JP4791951B2 - 照明モジュールおよび該照明モジュールの製造方法 - Google Patents

照明モジュールおよび該照明モジュールの製造方法 Download PDF

Info

Publication number
JP4791951B2
JP4791951B2 JP2006501461A JP2006501461A JP4791951B2 JP 4791951 B2 JP4791951 B2 JP 4791951B2 JP 2006501461 A JP2006501461 A JP 2006501461A JP 2006501461 A JP2006501461 A JP 2006501461A JP 4791951 B2 JP4791951 B2 JP 4791951B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting semiconductor
semiconductor element
emitting diode
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006501461A
Other languages
English (en)
Other versions
JP2006519481A (ja
Inventor
ヘールレ フォルカー
ハーン ベルトルト
ルーガウアー ハンス−ユルゲン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2006519481A publication Critical patent/JP2006519481A/ja
Application granted granted Critical
Publication of JP4791951B2 publication Critical patent/JP4791951B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Description

本発明は、少なくとも１つの光源を備えた照明モジュールに関する。さらに本発明は、この種の照明モジュールの製造方法に関する。
たとえばEP0 933 823 A2には、この種の照明モジュールの可能な形式について記載されている。この場合、発光ダイオードチップがリードフレームに取り付けられており、さらにケーシングによって取り囲まれていて、発光ダイオードチップの光出力結合面がガス状の雰囲気に接するように構成されている。この種の構造によりたとえば、ＵＶ放射の影響を受けても老化することのないおよび／またはリードフレームの熱膨張係数と整合された熱膨張係数を有するケーシング材料を利用できるようになる。この種の半導体素子の欠点は、発光ダイオードチップの電磁放射が空気もしくはガスに対しそのまま出力結合されてしまうことである。半導体材料の屈折率は一般にかなり高いので、その際に内部の反射により、たとえば半導体とガス雰囲気との界面における減衰反射（フラストレーテードレフレクション）により、光強度の大部分が失われる。この種のケーシングは発光ダイオードチップを保護するため一般にカバーも有しているので、このカバーとの界面における反射によって光強度のさらに別の部分が失われる。
光出力結合を改善する目的で発光ダイオードチップは一般に、できるかぎり高い屈折率をもつ透光性のモールド材料またはカプセル封止材料によって、殊に発光ダイオードチップの光出力結合面すべてがそれによって覆われるようカプセル化されている。Moellmer/Waitl, "Siemens SMT-TOPLED fuer die Oberflaechenmontage", Teil 1 : Eigenschaften und Besonderheiten (Siemens Components 29 (1991), Heft 4) には、この種の素子の一例について記載されている。この種のいわゆるＴＯＰＬＥＤは表面取り付け可能なケーシングを有している。発光ダイオードチップを包み込むモールド材料またはカプセル封止材料は一般にエポキシ樹脂であり、ＴＯＰＬＥＤの場合にはこれは実質的に平坦な出力結合平面を有している。空気に対しかなり高い屈折率をもつことから、発光ダイオードチップからの光の出力結合がエポキシ樹脂によって改善され、したがって周囲に対する光の出力結合全体も改善される。これに加えて、モールド材料またはカプセル封止材料の出力結合平面にレンズの形状をもたせることもでき、これによって光出力結合効率がいっそう高められる。これに対する代案として、別個のレンズを素子の放射方向でモールド材料またはカプセル封止材料に取り付けることができる。
この構造形状の欠点は、比較的短い発光波長をもつ発光ダイオードチップが用いられる場合たとえばＵＶ領域で発光する発光ダイオードチップの場合、屈折率の高いモールド材料またはカプセル封止材料の老化に起因して発光ダイオードチップから放出される電磁波により、この構造において強い劣化が引き起こされることである。さらに別の欠点は、この種のモールド材料またはカプセル封止材料は発光ダイオードチップの半導体材料と対比すると著しく異なる熱膨張係数を有していることであり、これによって材料の量の制限およびひいては素子のサイズの制限が生じてしまう。しかもモールド材料またはカプセル封止材料を用いた発光ダイオードチップのカプセル化はかなり高価であり、たとえばＴＯＰＬＥＤの場合には製造コスト全体のほぼ５０％になってしまう。
したがって本発明の課題は、できるかぎり高い光出力結合効率をもつ発光半導体素子をいっそう簡単かつ安価に製造可能な形状を開発することにある。これに加えて本発明の課題は、ＵＶ領域で放射を行う発光ダイオードチップを使用できるようにし、かつ発光ダイオードチップの個数に関して制約のない半導体素子を提供することにある。
上記の課題は、請求項１記載の特徴を備えた半導体素子により解決される。請求項３８には、この半導体素子の製造方法が記載されている。
請求項２〜３７ならびに請求項３９〜４９には、本発明による半導体素子もしくは本発明による方法の有利な実施形態が示されている。
本発明によれば冒頭で述べた形式の発光半導体素子が少なくとも１つの発光ダイオードチップを有しており、この発光ダイオードチップは電気接続導体を有するチップ支持体の上に取り付けられている。この場合、発光ダイオードチップは薄膜発光ダイオードチップであり、これは第１および第２の電気端子面ならびにエピタキシャル成長により形成された半導体層列を有している。半導体層列には、ｎ形半導体層とｐ形半導体層とこれら両方の半導体層の間に配置され電磁放射を発生する領域とを有しており、この半導体層列は支持体の上に配置されていて、この支持体に向いた側の主表面に反射層を有しており、この反射層は半導体層列において発せれた電磁放射の少なくとも一部分を反射して半導体層列へ戻す。しかも半導体層列は少なくとも１つの微細構造化された粗面化面をもつ少なくとも１つの半導体層列と出力結合面とを有しており、この出力結合面は実質的に反射層とは反対側の主表面により規定されている。この種の薄膜発光ダイオードチップのほか本発明のさらに別の重要な特徴は、薄膜発光ダイオードチップの出力結合面がモールド材料またはカプセル封止料のようなケーシング材料には覆われていないことである。
上述のように構成されている薄膜発光ダイオードチップにより、半導体から空気に向かって光が出力結合されるときに５０％を超える出力結合効率を達成することができた。さらに考察の結果判明したのは、この薄膜発光ダイオードチップにＴＯＰＬＥＤケーシング内で（薄膜発光ダイオードチップではない）慣用の発光ダイオードチップのようにエポキシ樹脂のモールド部材を設けた場合には、出力結合効率が低減される可能性があることである。ライン状に形成された出力結合面が設けられている薄膜発光ダイオードチップをエポキシ樹脂モールド部材を用いた別のケーシングに組み込めば、たしかに光出力結合効率の上昇がみられるものの、この種のケーシングに組み込まれた慣用の発光ダイオードチップに比べるとこの上昇は著しく僅かである。
図１のグラフには、このような測定の結果がまとめられている。このグラフには、薄膜発光ダイオードチップ（ハッチングされた棒グラフ）といわゆるＡＴＯＮ発光ダイオードチップ（白抜きの棒グラフ）が（ｘ軸上に書き込まれた）３つの異なるケーシング形状でそれぞれ示されている。ＡＴＯＮ発光ダイオードチップの場合に特徴的であるのは、チップから放出された放射の大部分が基板を介してチップから出力結合されることである。WO 01/61764 A1にはこの種のチップの一例が記載されている。この場合、モールドされたチップの出力結合効率が、１として規準におかれた空気に対する個々の発光ダイオードチップの出力結合効率に対し相対的にそれぞれ示されている。
第１の構造はモールド部材を有しておらず、つまりこの場合には発光ダイオードチップからの出力結合は空気に向かってじかに行われ、したがって相対的な出力結合効率は発光ダイオードチップの両方の形式に関して定義に従い規準すなわち１となるが、このことは調査対象の薄膜チップが絶対的に見て調査対象のＡＴＯＮチップの下で等しい出力結合効率をもつことを意味するものではない。
第２の構造は、平坦な出力結合面を有するエポキシ樹脂モールド部材の設けられたＴＯＰＬＥＤケーシングである。ＡＴＯＮ発光ダイオードチップをこの種のケーシングに組み込むことにより出力結合効率はほぼ１００％上昇する一方、薄膜発光ダイオードをこの種のケーシングに組み込むと出力結合効率はほぼ２０％低減する。
さらに第３の構造形式は、ライン状に形成された出力結合面を備えエポキシ樹脂モールド部材の設けられた慣用のラジアル構造のＬＥＤケーシングを有しており、この構造形式においてＡＴＯＮ発光ダイオードチップの場合には出力結合効率は１００％以上向上する一方、たしかに薄膜発光ダイオードチップの場合であっても出力結合効率の向上は見られるものの、それはたかだか２０％ほどにすぎない。
この考察から可能な解釈によれば、発光ダイオードチップから送出される光はエポキシ樹脂から空気への移行において強度損失が発生する一方、半導体からエポキシ樹脂への移行においては半導体から空気への移行と対比して強度利得が得られることになる。強度損失は殊にエポキシ樹脂と空気の界面における光の反射ならびにエポキシ樹脂の光の吸収に起因するのに対し、強度利得はエポキシ樹脂の比較的大きい屈折率およびそれによって減らされた反射に起因する。明らかに、慣用の発光ダイオードにおいてモールド部材への出力結合による強度利得は、モールド部材からの出力結合における強度損失が著しく過剰補償されるほど大きいのに対し、薄膜発光ダイオードチップにおける強度利得は、強度損失がケーシング構造形式に応じて優勢を占める程度に、あるいはごく僅かに過剰補償される程度に小さくなる可能性がある。
この種の薄膜発光ダイオードチップについては、たとえばI. Schnitzer等によるAppl. Phys. Lett. 63 (16), 18. Oktober 1993, 2174-2176に記載されており、この刊行物を本願の参考文献とする。また、ドイツ連邦共和国特許出願10245628.3, 10234977.0 und 10305100.7ならびにWO 02/13281 A1には、さらに別の薄膜発光ダイオードチップならびにその製造方法について記載されており、これらの刊行物も本願の参考文献とする。
本発明による発光半導体素子は、発光ダイオードチップがモールド材料またはカプセル封止材料によって取り囲まれているような慣用の素子と同等の光出力結合効率を有している。これと同時に、この種の素子よりもその製造を簡単かつ低コストで行うことができる。
半導体層列は有利には少なくとも、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮただし０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１である系から成る材料を有する。
殊に有利には、本発明をＵＶ領域の波長をもつ電磁放射を発生する半導体層列に用いることができる。薄膜発光ダイオードチップの出力結合面がモールド材料またはカプセル封止材料のような屈折率の高いケーシング材料によって覆われていないことから、さしたる欠点も伴わずにＵＶ放射の影響下で老化しないまたはごく僅かにしか老化しないように、半導体素子のすべての材料を選択することができる。
薄膜発光ダイオードチップの出力結合面は有利には、ガスの充填されたおよび／または真空状態にされた領域に接している。
半導体素子の１つの有利な実施形態によれば、エピタキシャル成長により製造された半導体層列が上に配置されている支持体は、別個に作成され半導体層列の成長後にこの層列と結合される支持体基板であり、たとえば半導体支持体基板である。この種の支持体基板は薄膜発光ダイオードの特別な製造方法ゆえに必要とされ、この場合、成長基板は少なくとも大半は、薄膜発光ダイオードチップの出力結合面を露出させもしくは形成する目的で半導体層列から除去される。
さらに有利には択一的に別個の支持体基板をやめることもでき、この場合には半導体素子のチップ支持体が半導体層列のための支持体の機能を担う。これにより半導体素子の高さを低くすることができる。
半導体素子の１つの有利な実施形態によれば、この半導体素子はケーシングフレームを有しており、これはチップ支持体上に配置されており、またはそれとは異なるものであり電気的な接続導体を有するケーシング底部に配置されており、これとともにケーシング中空部を規定し、この中空部内に薄膜発光ダイオードチップが配置されている。ケーシングフレームがケーシング底部に配置されているケースでは、チップ支持体はこのケーシング底部に取り付けられており、ケーシング底部の接続導体に電気的に接続されている。
有利にはこのケーシング中空部は、ケーシングベースボディとともに変形されたリードフレームにより規定されており、ケーシングベースボディの底部はこのケーシング底部に一体化されたリードフレームの部分とともにチップ支持体またはケーシング底部を成している。この場合、ケーシングベースボディは好適には実質的にプラスチックから成る。
択一的にチップ支持体またはケーシングボディは、有利には銅を含む金属プレートを有する配線板であり、これは薄膜発光ダイオードチップの第１の電気端子面と電気的にも熱伝導的にも接続されている。金属プレートは、薄膜発光ダイオードチップの電気的な接続のためにも薄膜発光ダイオードチップにおいて発生した熱を逃がすためにも利用することができる。
ケーシング中空部の内壁には有利には少なくとも部分的に、半導体素子において発せられた電磁放射に対し反射性の層が設けられており、有利には金属層または酸化層が設けられており、殊に有利にはＴｉＯ２，Ａｇ，ＡｌまたはＡｕを有する層が設けられている。この種の反射層を半導体素子からの光の出力結合を向上させるために用いることができる一方、ケーシング中空部の材料を電磁放射から保護するためにも用いることができ、このことは薄膜発光ダイオードチップがＵＶ放射を送出しかつケーシングがＵＶ放射の影響を受けて老化するプラスチックを有する場合に殊に有利である。
格別有利には反射層は導電性であり、しかも薄膜発光ダイオードチップの電気端子面と導電接続されている。したがってこれに加えて反射層を、薄膜発光ダイオードチップの電気接続導体として使用することができる。
１つの別の有利な実施形態によれば、ケーシング中空部の内壁には少なくとも部分的に拡散材料が設けられている。ケーシング中空部内壁に反射層が設けられているケースでは、好適には拡散材料をそこに取り付けることができる。択一的にまたは付加的にケーシング中空部内壁に、半導体素子において発せれた電磁放射を拡散反射させる層を設けることができ、殊にこれは別の反射層が設けられていない場合である。
有利には、ケーシング中空部は気密および／または水密に封止されている。
半導体素子の１つの格別有利な実施形態によれば、この半導体素子は放射透過性のカバープレートを有しており、このカバープレートは、ケーシング中空部の開口を実質的に覆うようにおよび／または閉鎖するように取り付けられている。このカバープレートはたとえば、薄膜発光ダイオードチップを外部の機械的または化学的な影響から保護するために用いられる。
有利にはカバープレートは少なくとも、半導体素子から送出される電磁放射をビーム成形するための光学的機構有利にはフォーカシング機構を有するよう成形されている。
有利にはカバープレートは実質的に少なくともガラス、石英ガラス、セラミックスまたはガラスセラミックスといった材料から成る。
有利にはカバープレートに拡散材料を設けることができ、この拡散材料はカバープレートに含まれており、付加的または択一的にカバープレートの上に取り付けられている。
半導体素子の１つの有利な実施形態によればカバープレートにおける少なくとも１つの主表面は、有利にはケーシング中空部内壁に向いたカバープレート主表面は、粗面化された構造を有している。これによって、カバープレート界面における反射殊に減衰反射に起因する光強度損失を低減することができる。この目的で有利であるのは、カバープレート主表面の粗面化構造を不規則に形成することである。
１つの有利な実施形態によれば、カバープレート主表面の粗面化構造は多数の部分面を有しており、これらの部分面は半導体層列の主延在平面に対し斜めに位置しており、この平面とそれぞれ異なる多数の角度を成している。たとえばこれらの角度に関して、部分面は主表面全体にわたり統計的に分散されている。構造形成された面のところで電磁放射が反射するならば、減衰反射の確率が小さくなる。その理由は、放射が面に新たに当射されるとき、構造形成された面の部分面に対し大きい確率で前回とは異なる入射角で当射するからであり、その結果、この種の電磁放射がケーシングから出力結合される確率が大きくなる。
カバープレート主表面の粗面化構造は殊に有利には、半導体素子から送出される電磁放射の波長のオーダにある構造サイズを有している。
半導体素子の殊に有利な実施形態によれば、放射方向において薄膜発光ダイオードの後段にルミネセンス変換材料が設けられており、これは薄膜発光ダイオードチップから送出される電磁放射の少なくとも一部分の波長を変換し、すなわちこの放射を吸収し、その後、別の波長の放射を送出する。波長変換された放射と薄膜発光ダイオードから送出された放射とが混合された結果として、有利には光学的に知覚可能な半導体素子の放射が発生し、それによってたとえば白色光を発生させることもできる。望まれるのであれば、薄膜発光ダイオードチップから送出される放射をルミネセンス変換材料によって実質的に完全に波長変換することができる。
ルミネセンス変換材料は、変換特性および／または粒子サイズに関して有利には少なくとも２つの異なる発光物質を有している。
有利にはカバープレートに、ルミネセンス変換材料の少なくとも一部分が組み込まれている。付加的にまたは択一的に、ルミネセンス変換材料の少なくとも一部分が有利には少なくともカバープレートの１つの主表面上に取り付けられている。有利にはこの主表面は、ケーシング中空部の内壁に向いたカバープレート主表面である。
１つの別の実施形態によれば、ルミネセンス変換材料の少なくとも一部分は有利には薄膜発光ダイオードチップの出力結合面に取り付けられている。これが殊に有利となるのは、半導体素子がカバープレートを有していない場合である。
カバープレート主表面および／または薄膜発光ダイオードチップの出力結合面の上に、有利には表面に粗面化構造をもつ変換層として、ルミネセンス変換材料が被着されている。このような構造により、半導体素子の放射出力結合効率を高めることができる。
この場合、変換層の粗面化構造は殊に有利には不規則である。
殊に有利には、変換層の粗面化構造は多数の部分面を有しており、これらの部分面は半導体層列の主延在平面に対し斜めに位置しており、この平面とそれぞれ異なる多数の角度を成している。たとえばこれらの角度に関して、粗面化構造の部分面は変換層全体にわたり統計的に分散されている。
半導体素子の１つの有利な実施形態によれば、変換層は多数のクリスタリットを有しており、変換層の粗面化構造は実質的にクリスタリットの形状によって直接的にまたは間接的に規定される。
変換層の粗面化構造は殊に有利には、半導体素子から送出される電磁放射の波長のオーダにある構造サイズを有している。
半導体素子のさらに別の有利な実施形態によれば、半導体素子は少なくとも２種類の、有利には３種類の薄膜発光ダイオードチップを有している。これらはそれぞれ異なる波長の可視光を送出し、それらの可視光は混合されて、ＣＩＥ色度図における特定の色座標の光たとえば白色光を送出する。この場合、複数の種類の薄膜発光ダイオードチップのうち少なくとも１つの種類の薄膜発光ダイオードチップは有利には、系ＩｎｘＧａｙＡｌ１−ｘ−ｙＰただし０≦ｘ≦１，０≦ｙ≦１およびｘ＋ｙ≦１である少なくとも１つの材料を有している。
有利には薄膜発光ダイオードチップは０μｍ〜１００μｍまでの厚さ、有利には０μｍ〜５０μｍまで、殊に有利には０μｍ〜１０μｍまでの厚さを有する。
発光半導体素子の１つの殊に有利な実施形態によれば、この発光半導体素子は薄膜発光ダイオードチップにおける少なくとも１つの電気端子面とチップ支持体の１つの接続導体との間に電気接続線路を有しており、これは実質的に放射透過性の導電性材料から成る層によって構成されている。殊に薄膜発光ダイオードチップ前面すなわち薄膜発光ダイオードチップの放射方向に向いた面がこの種の材料によって電気的に接続されており、したがってこのようにしなければこの目的で一般に用いられるボンディングワイヤが半導体素子には設けられないことになる。これにより半導体素子の全高を低減することができる。しかもこれにより薄膜発光ダイオードチップは、外部からの機械的影響をほとんど受けないようになる。さらに別の利点は、ボンディングパッドをなくすことができ、これによっていっそう大きい放射送出面が得られるようになることである。
導電性の放射透過性材料は有利には少なくとも１つの透明な導電性酸化物（ＴＣＯ）を有しており、殊に有利には酸化インジウムすず（ＩＴＯ）または酸化亜鉛（ＺｎＯ）を有している。
導電性の放射透過性材料から成るこの種の電気接続線路は、その適用において本発明による１つの半導体素子に限られるものではない。むしろ半導体ベースの任意の光源を備えた発光半導体素子に、ならびに光源からの出力結合がモールド材料またはカプセル封止材料によって覆われている半導体素子に適している。しかもこの技術は、開放された半導体面と電気接続導体との導電接続が必要とされるあらゆるオプトエレクトロニクス素子に適しており、半導体面を介して電磁放射が発せられるおよび／または受け取られる場合に殊に適している。このことは、以下で説明するこの種の電気接続線路の製造方法についてもあてはまる。
本発明による発光半導体素子製造方法によれば、第１および第２の電気端子面を備えた少なくとも１つの薄膜発光ダイオードチップと、少なくとも１つの第１の電気接続導体および少なくとも１つの第２の電気接続導体を備えたチップ支持体が準備される。ついで薄膜発光ダイオードチップがチップ支持体に取り付けられ、第１の電気端子面がチップ支持体の第１の電気接続導体と電気的に接続される。次のステップにおいて、薄膜発光ダイオードチップの第２の電気端子面と電気的に接続されてはならないすべての導電性の開放面が少なくとも、電気的に絶縁性の材料によって被層される。第１の接続導体ならびに薄膜発光ダイオードチップの側縁の開放面が殊に、電気的に絶縁性の材料によって被層される。さらに薄膜発光ダイオードチップにおける第２の電気端子面と第２の接続導体との間の電気的な接続は、チップ支持体と薄膜発光ダイオードチップを面全体にわたり導電性の放射透過性材料により被層することによって行われる。次に、取り付けられた材料とともに薄膜発光ダイオードチップが熱処理ないしはテンパリングされる。
この種の方法は、著しく薄い発光ダイオードチップたとえば１０μｍよりも小さい厚さの発光ダイオードチップの電気的な接触接続に殊に適している。この種の発光ダイオードは、一般に用いられる方法では簡単に破断してしまうため、ボンディングワイヤを用いて接続することはできない。
本発明による方法の１つの有利な実施形態によれば、薄膜発光ダイオードチップ裏面における第１の電気端子面を接触接続することができ、チップ支持体への薄膜発光ダイオードチップの取り付けならびに第１の電気端子面と第１の電気接続導体との電気的な接続が、薄膜発光ダイオードチップをその裏面で第１の電気接続導体とはんだ付けまたは接着することによって同時に行われる。
有利には、薄膜発光ダイオードチップの第２の電気端子面と第２の電気接続導体との電気的な接続を形成するステップの前に、第２の電気端子面を電気的に接触接続可能にする面に電気的接触接続材料が取り付けられる。この材料は、十分に良好な導電性で電気的接触接続を形成するために必要となる可能性がある。
本発明による方法の殊に有利な実施形態によればこの電気的接触材料が、狭いストライプの形状または小さい部分領域に制限された複数の層の形状の薄い層として設けられる。これにより、薄膜発光ダイオードチップへの電流供給が均等に広い面にわたり、有利にはその主表面全体にわたり行われるようになる。
有利には電気的に絶縁性の材料を用いた被層は、この材料を最初にチップ支持体と薄膜発光ダイオードチップに取り付け、ついで有利にはリソグラフィを用いて、第２の電気端子面を電気的に接触接続可能にする面ならびに第２の電気接続導体が露出されて少なくとも部分的に電気接続が行われるよう構造形成することによって行われる。
本発明による方法の１つの有利な実施形態によれば択一的に、電気的に絶縁性の材料による被層がスクリーン印刷によって行われる。
きわめて有利には、電気的に絶縁性の材料は実質的にはんだレジストから成る。
付加的にまたは択一的に、電気的に絶縁性の材料をＳｉＯ２とするのが有利である。
格別有利なことに本発明の方法によれば、多数の発光半導体素子が実質的に同時に製造される。この目的で、少なくとも１つの第１の電気接続導体と少なくとも１つの第２の電気接続導体をそれぞれ含む多数のコンポーネント区間を有するチップ支持体が用いられる。次に、各半導体素子が個別化される。多数の半導体素子を実質的に同時に製造することは、薄膜発光ダイオードチップの第２の端子面と第２の接続導体との電気的な接続の形成に関して殊に、簡単かつ低コストで実施可能である。なぜならばこれは実質的にチップ支持体と薄膜発光ダイオードチップの被層によって行われるからであり、このことはたとえ面積が大きくなっても付加的なコストをたいしてかけることなく実現可能である。
本発明による方法の１つの有利な実施形態によれば、コンポーネント区間がライン状に少なくとも１つのラインとして配置されている。
有利であるのは、個々のラインをチップ支持体におけるスリットによって互いに分け隔てることである。
図２Ａ〜図５を参照しながら説明した実施例には、本発明による方法および発光ダイオードチップのさらに別の有利な実施形態が示されている。図２Ａおよび図２Ｂは、本発明による半導体素子の１つの実施例をそれぞれ示す概略断面図である。図３Ａ〜図３Ｃは、本発明による方法の１つの実施例に関してそれぞれ異なるステップ段階での本発明による半導体素子の実施例を示す概略断面図である。図４Ａは、本発明による半導体素子の別の実施例を示す概略断面図である。図４Ｂは、図４Ａに示した実施例を上から見た概略平面図である。図４Ｃは、図４Ａおよび図４Ｂに示した半導体材料の放射角度に依存してそれぞれ異なる個数の薄膜発光ダイオードについて光強度分布を示す極座標グラフである。図５は、複数のコンポーネント区間を備えたチップ支持体を上から見た概略平面図である。
これらの実施例および図面において、同一の構成部材または同じ働きをもつ構成部材にはそれぞれ同じ参照符号が付されている。また、図示されている層厚は縮尺どおりと見なされるものではなく、理解を深める目的で誇張して厚く描かれている。さらに構造寸法も、実際のスケールまたは図中の他の素子に対する正しい寸法比では描かれていない。
図２Ａに示されている実施例の場合、チップ支持体４に被着された薄膜発光ダイオードチップ１がケーシングベースボディ１１とともに変形されたリードフレーム９，１０上に、チップ支持体４を介して取り付けられている。チップ支持体は第１および第２の接続導体５，６を有しており、これらは支持プレート１６に取り付けられていて、リードフレーム９，１０の端子と導電接続されており、たとえばこれははんだ付けまたは接着により行われる。支持プレート１６は、接続導体５，６が互いに電気的に絶縁されるように構成されている。たとえば支持プレート１６は、Ａｌ２Ｏ３のようなセラミックスによって形成することができる。
ケーシングフレーム１７を成すケーシングベースボディ１１の一部分は、反射層１５により覆われた内壁を有している。殊にこの反射層１５は半導体材料において発せられる電磁放射に対し反射性であり、たとえばアルミニウムによって構成することができる。
ケーシングベースボディ１１は一例としてプラスチックたとえばエポキシ樹脂から成り、カバープレート７によって覆われていて、このカバープレート７は少なくとも半導体素子において発生される放射に対し透過性であり、たとえばガラスによって形成されている。カバープレート７によって、ケーシングベースボディ１１を気密および／または水密に封止することができる。カバープレート７においてケーシングベースボディ１１の内面に向いた側に、変換層８としてルミネセンス変換材料が被着されている。変換層８の表面は、多数の部分表面をもつ不規則な粗面化構造（ざらざらした構造）を有しており（図示せず）、この構造は薄膜発光ダイオードチップ１の主延在平面に対し斜めに位置しており、この平面に対し多数の異なる角度を成している。しかもこれらの部分面は、その角度に関して変換層８の表面全体にわたり統計的に分散されている。変換層８はたとえば、ＹＡＧ：Ｃｅをベースとする発光物質粒子または他の適切な無機発光物質粒子を有しており、これについては一例としてWO 98/12757に記載されており、これを本願の参考文献とする。
カバープレート７においてケーシングベースボディ１１の内面とは反対側の主表面を、光学レンズとして構成することができる（図示せず）。
変換層の粗面化構造はたとえば不規則に形成された多数のクリスタリットの形状により規定されており、このようなクリスタリットとしてルミネセンス変換材料を設けることができる。択一的にまたは付加的に可能であるのは、カバープレート７においてケーシングベースボディ１１の内面に向いた側の主表面にもこの種の不規則な粗面化構造をもたせることである。このような粗面化構造の構造サイズは、半導体素子から放出される電磁放射の波長のオーダにあり、たとえばこれは約３００〜５００ｎｍである。このような構造によって、個々の表面のある１つの部分面に所定の角度で光ビームが投射して反射し、表面に再び投射するときに大きい確率を伴い別の角度で別の部分面に投射するようになり、その結果、透過に対する条件が場合によっては満たされることになる。このようにして減衰反射に起因する半導体素子における光強度損失を小さくすることができ、光出力結合の改善を効率的に実現することができる。
変換層のルミネセンス変換材料によって、薄膜発光ダイオード１から送出される特定の波長をもつ電磁放射（黒矢印で示す）の少なくとも一部分が吸収され、その後、この波長とは異なる一般にはもっと長い少なくとも１つの波長をもつ放射が送出される。種々の放射は混合されて、ＣＩＥ色度図における特定の色座標の光を生じさせ、たとえば白色光を生じさせる（白抜き矢印で示す）。種々の放射を良好に混合させる目的でカバープレートに拡散材料を設けることができ、この材料をカバープレート内に含めてもよいし、あるいはカバープレートの上に被着させてもよい。これに加えて反射層１５に拡散体を設けることもできるし、あるいは反射層１５を拡散反射材料によって構成することもできる。
本明細書の一般的な説明の個所で述べたようにして構成可能な薄膜発光ダイオードチップ１はたとえばはんだ付けまたは接着により、チップ支持体４の第１の電気接続導体５にじかに取り付けられた半導体層列２によって構成されている。さらにこれにより、薄膜発光ダイオードチップ１の第１の電気端子面が第１の電気接続導体５と導電接続される。半導体層列の厚さをたとえば８μｍとすることができる。
この種の半導体層列をたとえば慣用のｐｎ接合、ダブルヘテロ構造、単一量子井戸構造（ＳＱＷ構造）あるいは多重量子井戸構造（ＭＱＷ構造）とすることができる。この種の構造は当業者に周知であり、したがってここではこれ以上詳しくは説明しない。ＧａＮをベースとする多重量子井戸構造の一例についてはWO 01/39282 A2で述べられており、これを本願の参考文献とする。
薄膜発光ダイオード１の半導体層列２はたとえば、系ＩｎｘＡｌｙＧａ１−ｘ−ｙＮから成る少なくとも１つの材料を含み、ここで０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１であり、ＵＶ領域の波長をもつ電磁放射を送出する。薄膜発光ダイオード１１をたとえばＩｎＧａＮベースの発光ダイオードとすることができる。このケースでは、変換層により放射がほぼ完全に吸収され、２つまたはそれ以上の種々の発光物質により変換される。ＵＶ領域において放出を行う薄膜発光ダイオード１を用いること、ならびにそこから送出される放射が可視光にほぼ完全に変換されることの利点は、発光物質から放出される光が発光ダイオードから放出される光よりも一般的に広いスペクトルを有することである。このようにしてたとえば、色再現性（演色評価数）の向上した白色光を発生させることができる。
薄膜発光ダイオードチップ１の第２の電気端子面を、このチップの前面を介して接触接続可能である。この第２の電気端子面は、導電性の放射透過性材料１３を介してチップ支持体４の第２の接続導体６と導電接続されている。第１の接続導体５と第２の接続導体６との間が電気的に接続されてしまうのを回避する目的で、第１の接続導体５の空き平面ないしは開放平面ならびに薄膜発光ダイオード１チップ１の側縁が電気的に絶縁性の材料１２で覆われている。
導電性の放射透過性材料１３をたとえば、酸化インジウムすず（ＩＴＯ）または酸化亜鉛（ＺｎＯ）のような透明な導電性酸化物（ＴＣＯ）とすることができる。また、電気的に絶縁性の材料１２はたとえばはんだレジストから成り、あるいはＳｉＯ２を有する材料から成る。
図２Ｂに示されている実施例は、薄膜発光ダイオードチップ１における半導体層列２の支持体に関して、ならびに薄膜発光ダイオードチップ１とリードフレームの電気接続導体９，１０とが電気的に接続されている形式に関して、図２Ａを参照しながら説明してきた実施例とは異なっている。
この第２の実施例によれば半導体層列２のための支持体は別個に製造された半導体基板であって、これはその裏面で電気接続導体９に取り付けられており、たとえばはんだ付けされている。これにより、薄膜発光ダイオードチップ１の第１の電気端子面も第１の接続導体９と導電接続される。第２の電気端子面は、半導体層列２の前面を介してボンディングワイヤ１４により第２の電気接続導体１０と導電接続されている。このようにすれば、出力結合面すなわち薄膜発光ダイオードチップ１において放射方向に向いた主表面は実質的に覆われず、ガスたとえば空気が充填されている領域と隣り合い、さらに領域を真空状態にしておくことができる。
図２Ａおよび図２Ｂに示されている実施例において、ルミネセンス変換材料を付加的にまたは択一的に、薄膜発光ダイオードチップ１の光出力結合面にもしくは導電性の放射透過性材料１３にじかに取り付けることもできるし、あるいはカバープレートの材料中に含ませることもできる。さらにルミネセンス変換材料に、種々の粒子サイズの様々な発光物質をもたせることができる。別のオプションとして、ルミネセンス変換材料の設けられていないコンポーネントを挙げることもでき、その場合にはこのコンポーネントの薄膜発光ダイオードは有利には可視波長領域の放射を送出する。さらに、コンポーネントがカバープレートをもたないように構成することも可能である。
１つの薄膜発光ダイオードチップの代わりにコンポーネントに複数の薄膜発光ダイオードチップをもたせることも可能であり、しかもそれら複数の薄膜発光ダイオードチップの発光スペクトルを、種々の波長の放射が合成されて混色光が発せれるようそれぞれ異ならせることができる。この種の発光ダイオードは可視波長領域の放射を送出し、たとえば系ＩｎｘＧａｙＡｌ１−ｘ−ｙＰから成る少なくとも１つの材料を有する。ただし０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１である。
図３Ａ〜図３Ｃには半導体素子の１つの実施例の概略断面図が、この半導体素子の製造方法における種々のステップで示されている。この半導体素子は図２Ａに示されているチップ支持体４に対応し、このチップ支持体４の上にはその電気接続導体５，６と電気的に接続された薄膜発光ダイオードチップ１が被着されている。図２Ａに示されている実施例の場合にはチップ支持体は、ケーシングベースボディ１１とともに変形されたリードフレーム９，１０上に取り付けられている。ただし、当然ながら適用事例はこの種の構造に限定されるものではない。
チップ支持体４の第１の接続導体５の上に薄膜発光ダイオードチップ１がその裏面で取り付けられて接続導体５と電気的に接続され、これはたとえばはんだ付けまたは接着により行われる。図３Ａに示されているステップは、このようにして達成された状態に対応する。
ついで少なくとも、第２の電気接続導体６とは電気的に接続されてはならないすべての空き平面が、電気的に絶縁性の材料１２で覆われる。これをリソグラフィプロセスによって行うこともできるし、あるいはスクリーン印刷における１つのステップとしても行うことができ、これらは双方ともたとえばはんだレジストによって実現可能である。図３Ｂには、第１の接続導体５のすべての空き平面ならびに薄膜発光ダイオードチップ１の側縁が覆われた様子が例示されている。
薄膜発光ダイオードチップ１の第２の電気端子面と第２の電気接続導体６との電気的な接続を形成するために、チップ支持体４と発光ダイオードチップ１の表面が面全体にわたり導電性の透明材料１３で覆われ、これは当業者に周知の適切な被着法によって行われる（図３Ｃ参照）。被着前、第２の電気端子面を電気的に接触接続可能にする発光ダイオードチップ１の面に、電気的なコンタクト材料を設けることができる（図示せず）。これをたとえば金とすることができ、これはたとえば電磁放射透過性の薄い層として設けられる。
本発明による方法は、複数のコンポーネントを実質的に同時に製造するためにきわめて適している。この目的で図５に略示されているように、それぞれ少なくとも１つの第１および第２の電気接続導体５，６を備えた多数のコンポーネント区間１８をチップ４に設けることができる。この場合、各コンポーネント区間はライン状に配置されており、個々のラインはスリット１９により互いに分け隔てられている。その後、コンポーネントが個別化されるけれども、それよりも前の任意の時点にばらばらにしてもよいし、本発明による方法を用いる前にばらばらにされた状態にしておいてもよい。
１つのコンポーネント区間に複数の薄膜発光ダイオードチップをもたせることもでき（図４Ａおよび図４Ｂ参照）、図面に示されているボンディングワイヤに対する代替として、これらも上述の方法により実質的に同時に少なくとも１つの接続導体とそれぞれ電気的に接続することができる。薄膜発光ダイオードチップにおいて両方の電気端子面が前面側の１つの半導体面を介してそれぞれ電気的に接触接続可能であるならば、両方の端子面を上述の方法により個々の接続導体と電気的に導電接続させることができる。
図４Ａおよび図４Ｂに示されている実施例の場合、多数の発光ダイオードチップ１が１つの共通のチップ支持体４の上に取り付けられている。チップ支持体４の支持体プレート１６は導電性および熱伝導性の材料たとえば銅から成り、これに発光ダイオードチップ１の裏面がそれぞれ導電的および熱伝導的に接続されている。このように支持体プレートは第１の電気接続導体５として、さらにはヒートシンクとして用いられ、動作時に発光ダイオードチップ１から発生した熱がこのヒートシンクへ逃がされる。薄膜発光ダイオードチップ１の第２の電気端子面はそれぞれ反射層１５と導電接続されており、この層は導電性材料たとえばアルミニウムから成り、付加的に第２の接続導体６として用いられる。反射層１５の下には電気的に絶縁性の材料２０が配置されており、これによって支持体プレート１６とは電気的に絶縁されている。
チップ支持体４はケーシングフレーム１７を有しており、変換層８の設けられたカバープレート７がこのフレームの上に取り付けられている。
薄膜発光ダイオードの光出力結合面はその前面主表面によって実質的に規定されており、これにより発光ダイオードチップは良好に近似されたかたちでランベルト放射特性をもつようになる。したがって薄膜発光ダイオードチップは、多数の発光ダイオードを備えたコンポーネントのためにきわめて良好に適している。なぜならばそれらによって放射光強度を、コンポーネントの放射特性を大きく変えることなく高めることができるからであり、つまり非常に良好なスケーラビリティをもっているからである。このことは図４Ｃの極座標グラフに描かれており、この場合、図４Ａおよび図４Ｂによる半導体コンポーネントの放射特性が様々なサイズに関して、すなわち薄膜発光ダイオードの個数がそれぞれ異なる場合に関して描かれている（角度に依存する光強度）。コンポーネントのもつ発光ダイオードの個数が増えるにつれて光強度が大きくなるけれども、放射特性は実質的に等しく保たれている。
なお、実施例を参照した本発明のこれまでの説明は、本発明をこの説明に限定することを意味するものではないのは自明である。また、様々な実施例に基づきこれまで説明してきた特徴を、実施例に左右されることなく任意に互いに組み合わせることができる。
薄膜発光ダイオードチップとＡＴＯＮ発光ダイオードチップの出力結合効率を３つの異なるケーシング形状において比較したグラフ 本発明による半導体素子の１つの実施例をそれぞれ示す概略断面図 本発明による半導体素子の１つの実施例をそれぞれ示す概略断面図 本発明による方法の１つの実施例に関してそれぞれ異なるステップ段階での本発明による半導体素子の実施例を示す概略断面図 本発明による方法の１つの実施例に関してそれぞれ異なるステップ段階での本発明による半導体素子の実施例を示す概略断面図 本発明による方法の１つの実施例に関してそれぞれ異なるステップ段階での本発明による半導体素子の実施例を示す概略断面図 本発明による半導体素子の別の実施例を示す概略断面図 図４Ａに示した実施例を上から見た概略平面図 図４Ａおよび図４Ｂに示した半導体材料の放射角度に依存してそれぞれ異なる個数の薄膜発光ダイオードについて光強度分布を示す極座標グラフ 複数のコンポーネント区間を備えたチップ支持体を上から見た概略平面図

Claims (41)

  1. 電気接続導体を有するチップ支持体上に取り付けられている少なくとも１つの薄膜発光ダイオードチップが設けられており、該薄膜発光ダイオードチップは、第１および第２の電気端子面ならびにエピタキシャル成長により形成された半導体層列を有する形式の、発光半導体素子において、
    前記半導体層列は、ｎ導電形半導体層と、ｐ導電形半導体層と、該半導体層双方の間に配置された電磁放射発生領域を有しており、
    前記半導体層列は支持体上に配置されており、
    前記半導体層列は該支持体に向かう主表面に反射層を有しており、該反射層は前記半導体層列において発生される電磁放射の少なくとも一部分を該半導体層列へ向けて反射して戻し、
    前記半導体層列は、微細構造化され粗面化された少なくとも１つの面をもつ少なくとも１つの半導体層を有しており、
    前記半導体層列は出力結合面を有しており、該出力結合面は前記反射層とは反対側の主表面により規定されており、
    前記発光半導体素子はケーシングフレーム（１７）を有しており、該ケーシングフレームは、前記チップ支持体（４）の上に配置されており、または該チップ支持体とは異なるものであり電気接続導体（９，１０）を有するケーシング底部上に配置されており、該ケーシング底部の上に前記チップ支持体（４）が取り付けられており、該チップ支持体（４）は前記ケーシング底部の接続導体（９，１０）と電気的に接続されており、
    前記ケーシングフレーム（１７）は前記ケーシング底部とともにケーシング中空部を規定しており、該ケーシング中空部内に薄膜発光ダイオードチップ（１）が配置されており、
    前記発光半導体素子は放射透過性のカバープレートを有しており、該カバープレートの取り付けによりケーシング中空部の開口部が覆われ、および／または該ケーシング中空部の開口部が封止され、
    前記半導体層列はＵＶ領域の波長をもつ電磁放射を発生し、
    前記薄膜発光ダイオードチップは０μｍよりも大きく１００μｍ以下の厚さを有しており、
    前記薄膜発光ダイオードチップの放射方向において後方にルミネセンス変換材料が配置されており、該ルミネセンス変換材料は、前記薄膜発光ダイオードチップから送出された電磁放射のうち少なくとも一部分を波長変換し、
    前記薄膜発光ダイオードチップの出力結合面は、モールド材料またはカプセル封止材料のようなケーシング材料によって覆われておらず、
    該薄膜発光ダイオードチップの出力結合面は、ガスで充填された領域および／または真空状態にされた領域と接しており、
    前記ルミネセンス変換材料は、前記ガスで充填された領域および／または真空状態にされた領域と接しており、前記ケーシング中空部の内部に向いた前記カバープレートの主表面に変換層として取り付けられており、
    前記ルミネセンス変換材料は、薄膜発光ダイオードチップに向いた主表面に粗面化構造を有しており、前記変換層の粗面化構造は、前記発光半導体素子から送出された電磁放射の波長のオーダにあり、
    前記変換層の粗面化構造は不規則であり、
    前記変換層の粗面化構造は複数の部分面を有しており、該複数の部分面は前記半導体層列の主延在面に対し斜めに位置し該主延在面とそれぞれ異なる複数の角度を成しており、該角度に関して前記複数の部分面は統計的に前記変換層全体にわたって分散されており、
    前記変換層は複数のクリスタリットを有しており、前記変換層の粗面化構造は、該クリスタリットの形状により規定されていることを特徴とする、
    発光半導体素子。
  2. 請求項１記載の発光半導体素子において、
    前記半導体層列はＩｎxＡｌyＧａ1-x-yＮただし０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１である系から成る少なくとも１つの材料を有することを特徴とする、
    発光半導体素子。
  3. 請求項１または２記載の発光半導体素子において、
    前記半導体層列が前記支持体の上に配置されており、該支持体は支持体基板であることを特徴とする、
    発光半導体素子。
  4. 請求項３記載の発光半導体素子において、
    前記支持体は半導体支持体基板であることを特徴とする、
    発光半導体素子。
  5. 請求項１から４のいずれか１項記載の発光半導体素子において、
    前記半導体層列が前記支持体の上に配置されており、該支持体はチップ支持体であることを特徴とする、
    発光半導体素子。
  6. 請求項１から５のいずれか１項記載の発光半導体素子において、
    前記ケーシング中空部は、ケーシングベースボディとともに変形されたリードフレームにより規定されており、
    前記ケーシングベースボディの底部は該ケーシング底部に一体化された前記リードフレームの部分とともにチップ支持体またはケーシング底部を成していることを特徴とする、
    発光半導体素子。
  7. 請求項１から６のいずれか１項記載の発光半導体素子において、
    前記ケーシングベースボディはプラスチックから成ることを特徴とする、
    発光半導体素子。
  8. 請求項１から５のいずれか１項記載の発光半導体素子において、
    前記チップ支持体または前記ケーシング底部は、有利には銅を含む金属プレートを有する配線板であり、該配線板は前記薄膜発光ダイオードチップにおける第１の電気端子面と導電的および熱伝導的に接続されていることを特徴とする、
    発光半導体素子。
  9. 請求項１から８のいずれか１項記載の発光半導体素子において、
    前記ケーシング中空部の内壁に少なくとも部分的に、半導体素子において発生する電磁放射に対し反射性の層が設けられていることを特徴とする、
    発光半導体素子。
  10. 請求項１から９のいずれか記載の発光半導体素子において、
    前記反射性の層はＴｉＯ2，Ａｇ，ＡｌまたはＡｕを有することを特徴とする、
    発光半導体素子。
  11. 請求項９記載の発光半導体素子において、
    前記反射層は導電性であり、かつ薄膜発光ダイオードチップの第２の電気端子面と電気的に接続されていることを特徴とする、
    発光半導体素子。
  12. 請求項１から１１のいずれか１項記載の発光半導体素子において、
    前記ケーシング中空部の内壁に少なくとも部分的に拡散材料が設けられており、または半導体素子において発生する電磁放射を拡散反射させる層が設けられていることを特徴とする、
    発光半導体素子。
  13. 請求項１から１２のいずれか１項記載の発光半導体素子において、
    前記ケーシング中空部は気密および／または水密に封止されていることを特徴とする、
    発光半導体素子。
  14. 請求項１から１３のいずれか１項記載の発光半導体素子において、
    前記カバープレートは少なくとも、半導体素子から放出される電磁放射の放射整形用の光学的な機構を有するように形成されており、有利にはフォーカシング機構を有するように形成されていることを特徴とする、
    発光半導体素子。
  15. 請求項１から１４のいずれか１項記載の発光半導体素子において、
    前記カバープレートはガラス、石英ガラス、セラミックスまたはガラスセラミックスという材料のうち少なくとも１つの材料から成ることを特徴とする、
    発光半導体素子。
  16. 請求項１から１５のいずれか１項記載の発光半導体素子において、
    前記カバープレートに拡散材料が設けられており、該拡散材料はカバープレート中に含まれており、および／または該カバープレートの上に取り付けられていることを特徴とする、
    発光半導体素子。
  17. 請求項１から１６のいずれか１項記載の発光半導体素子において、
    前記カバープレートの少なくとも１つの主表面は粗面化構造を有することを特徴とする、
    発光半導体素子。
  18. 請求項１から１７のいずれか１項記載の発光半導体素子において、
    前記ケーシング中空部の内部に向かうカバープレート主表面は粗面化構造を有することを特徴とする、
    発光半導体素子。
  19. 請求項１７または１８記載の発光半導体素子において、
    前記カバープレート主表面の粗面化構造は不規則であることを特徴とする、
    発光半導体素子。
  20. 請求項１から１９のいずれか１項記載の発光半導体素子において、
    前記カバープレート主表面の粗面化構造は複数の部分面を有しており、該複数の部分面は前記半導体層列の主延在面に対し斜めに位置し該主延在面とそれぞれ異なる複数の角度を成しており、たとえば該角度に関して前記複数の部分面は統計的に前記主表面全体にわたって分散されていることを特徴とする、
    発光半導体素子。
  21. 請求項１７から２０のいずれか１項記載の発光半導体素子において、
    粗面化されたカバープレート主表面の構造は、半導体素子から送出される電磁放射の波長のオーダにある構造サイズを有することを特徴とする、
    発光半導体素子。
  22. 請求項１から２１のいずれか１項記載の発光半導体素子において、
    前記ルミネセンス変換材料は、変換特性および／または粒子サイズに関して少なくとも２つの異なる発光物質を有することを特徴とする、
    発光半導体素子。
  23. 請求項１から２２のいずれか１項記載の発光半導体素子において、
    前記カバープレートに、前記ルミネセンス変換材料の少なくとも一部分が組み込まれていることを特徴とする、
    発光半導体素子。
  24. 請求項１記載の発光半導体素子において、
    前記カバープレートの主表面のうち少なくとも１つは前記ルミネセンス変換材料によって完全に覆われていることを特徴とする、
    発光半導体素子。
  25. 請求項１から２４のいずれか１項記載の発光半導体素子において、
    前記半導体素子は少なくとも２種類の薄膜発光ダイオードチップを有しており、該薄膜発光ダイオードチップはそれぞれ異なる波長の可視光を送出し、該可視光は混合されて白色光を送出することを特徴とする、
    発光半導体素子。
  26. 請求項２５記載の発光半導体素子において、
    少なくとも１種類の薄膜発光ダイオードチップの半導体層列は、ＩｎxＧａyＡｌ1-x-yＰただし０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１である系から成る少なくとも１つの材料を有することを特徴とする、
    発光半導体素子。
  27. 請求項１から２６のいずれか１項記載の発光半導体素子において、
    前記薄膜発光ダイオードチップは０μｍよりも大きく１０μｍ以下の厚さを有することを特徴とする、
    発光半導体素子。
  28. 請求項１から２７のいずれか１項記載の発光半導体素子において、
    前記薄膜発光ダイオードチップの少なくとも１つの電気端子面と前記チップ支持体の電気接続導体との間に、導電性の放射透過性材料の層により構成されている電気接続導体が設けられていることを特徴とする、
    発光半導体素子。
  29. 請求項２８記載の発光半導体素子において、
    前記導電性の放射透過性材料は、少なくとも１つの透明な導電性酸化物（ＴＣＯ）を有することを特徴とする、
    発光半導体素子。
  30. 請求項２８または２９記載の発光半導体素子の製造方法において、
    ａ）第１および第２の電気端子面を備えた少なくとも１つの薄膜発光ダイオードチップと、少なくとも１つの第１の電気接続導体および少なくとも１つの第２の電気接続導体を備えたチップ支持体を準備するステップと、
    ｂ）該チップ支持体上に前記薄膜発光ダイオードチップを取り付けるステップと、
    ｃ）前記第１の電気端子面を前記第１の電気接続導体と電気的に接続するステップと、
    ｄ）少なくとも、前記薄膜発光ダイオードチップの第２の電気端子面と電気的に接続されてはならないすべての導電性の空き平面を、電気的に絶縁性の材料で被層するステップと、
    ｅ）前記薄膜発光ダイオードチップの第２の電気端子面と前記第２の接続導体との間の電気接続を、前記チップ支持体および前記薄膜発光ダイオードチップを導電性の放射透過性材料を用いて面全体にわたり被層し、ついで熱処理することによって形成するステップ、
    を有することを特徴とする、発光半導体素子の製造方法。
  31. 請求項３０記載の方法において、
    前記第１の電気端子面を前記薄膜発光ダイオードチップの裏面に接触接続可能にし、
    前記ステップｂ）およびステップｃ）を、前記薄膜発光ダイオードチップの該裏面を前記第１の電気接続導体にはんだ付けまたは接着することにより同時に行うことを特徴とする方法。
  32. 請求項３０または３１記載の方法において、
    前記ステップｅ）の前に、前記第２の電気端子面を接触接続可能にする面に電気接触材料を取り付けることを特徴とする方法。
  33. 請求項３２記載の方法において、
    前記電気接触材料を、狭いストライプの形状または小さい部分領域に制限された複数の層の形状の薄い層として設けることを特徴とする方法。
  34. 請求項３０から３３のいずれか１項記載の方法において、
    電気的に絶縁性の材料を用いた被層を、該材料を最初にチップ支持体と薄膜発光ダイオードチップに取り付け、ついで有利にはリソグラフィによって、第２の電気端子面を電気的に接触接続可能にする面ならびに第２の電気接続導体が露出されて少なくとも部分的に電気接続が行われるよう構造形成することによって行うことを特徴とする方法。
  35. 請求項３０から３３のいずれか１項記載の方法において、
    電気的に絶縁性の材料による前記被層をスクリーン印刷により行うことを特徴とする方法。
  36. 請求項３０から３５のいずれか１項記載の方法において、
    前記電気的に絶縁性の材料をはんだレジストによって構成することを特徴とする方法。
  37. 請求項３０から３４のいずれか１項記載の方法において、
    前記電気的に絶縁性の材料はＳｉＯ2を有することを特徴とする方法。
  38. 請求項３０から３３のいずれか１項記載の方法において、
    複数の発光半導体素子を同時に製造し、前記チップ支持体は、少なくとも１つの第１の電気接続導体と少なくとも１つの第２の電気接続導体をそれぞれ有する複数のコンポーネント区間を有しており、ついで前記半導体素子を個別化することを特徴とする方法。
  39. 請求項３８記載の方法において、
    前記コンポーネント区間をライン状に少なくとも１つのラインとして配置することを特徴とする方法。
  40. 請求項３９記載の方法において、
    個々のラインをチップ支持体におけるスリットにより互いに分け隔てることを特徴とする方法。
  41. 請求項３０から４０のいずれか１項記載の方法において、
    前記半導体層列から成長基板を除去して、前記薄膜発光ダイオードチップの出力結合面を露出させ、または形成することを特徴とする方法。
JP2006501461A 2003-02-28 2004-01-15 照明モジュールおよび該照明モジュールの製造方法 Expired - Fee Related JP4791951B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10308866.0 2003-02-28
DE10308866A DE10308866A1 (de) 2003-02-28 2003-02-28 Beleuchtungsmodul und Verfahren zu dessen Herstellung
PCT/DE2004/000040 WO2004077578A2 (de) 2003-02-28 2004-01-15 Beleuchtungsmodul auf leuchtdioden-basis und verfahren zu dessen herstellung

Publications (2)

Publication Number Publication Date
JP2006519481A JP2006519481A (ja) 2006-08-24
JP4791951B2 true JP4791951B2 (ja) 2011-10-12

Family

ID=32842040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006501461A Expired - Fee Related JP4791951B2 (ja) 2003-02-28 2004-01-15 照明モジュールおよび該照明モジュールの製造方法

Country Status (8)

Country Link
US (1) US7560741B2 (ja)
EP (1) EP1597776B1 (ja)
JP (1) JP4791951B2 (ja)
KR (1) KR101278885B1 (ja)
CN (1) CN100565944C (ja)
DE (1) DE10308866A1 (ja)
TW (1) TWI237910B (ja)
WO (1) WO2004077578A2 (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10353679A1 (de) * 2003-11-17 2005-06-02 Siemens Ag Kostengünstige, miniaturisierte Aufbau- und Verbindungstechnik für LEDs und andere optoelektronische Module
KR101156146B1 (ko) 2003-12-09 2012-06-18 재팬 사이언스 앤드 테크놀로지 에이젼시 질소면의 표면상의 구조물 제조를 통한 고효율 3족 질화물계 발광다이오드
DE102004047727B4 (de) 2004-09-30 2018-01-18 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip mit einer Konverterschicht und Verfahren zur Herstellung eines Lumineszenzdiodenchips mit einer Konverterschicht
ATE541320T1 (de) * 2004-11-18 2012-01-15 Koninkl Philips Electronics Nv Beleuchter und verfahren zur herstellung eines derartigen beleuchters
US8106584B2 (en) 2004-12-24 2012-01-31 Kyocera Corporation Light emitting device and illumination apparatus
US20060237735A1 (en) * 2005-04-22 2006-10-26 Jean-Yves Naulin High-efficiency light extraction structures and methods for solid-state lighting
US7294861B2 (en) * 2005-06-30 2007-11-13 3M Innovative Properties Company Phosphor tape article
KR100618941B1 (ko) * 2005-11-08 2006-09-01 김성규 투명발광장치 및 그 제조방법
JP5209177B2 (ja) * 2005-11-14 2013-06-12 新光電気工業株式会社 半導体装置および半導体装置の製造方法
JP4869900B2 (ja) * 2005-12-28 2012-02-08 株式会社半導体エネルギー研究所 表示装置及び電子機器
TWI417604B (zh) * 2005-12-28 2013-12-01 Semiconductor Energy Lab 顯示裝置
TWI321857B (en) * 2006-07-21 2010-03-11 Epistar Corp A light emitting device
US7503676B2 (en) * 2006-07-26 2009-03-17 Kyocera Corporation Light-emitting device and illuminating apparatus
US7910938B2 (en) * 2006-09-01 2011-03-22 Cree, Inc. Encapsulant profile for light emitting diodes
EP2843716A3 (en) 2006-11-15 2015-04-29 The Regents of The University of California Textured phosphor conversion layer light emitting diode
WO2008073400A1 (en) 2006-12-11 2008-06-19 The Regents Of The University Of California Transparent light emitting diodes
JP5168152B2 (ja) * 2006-12-28 2013-03-21 日亜化学工業株式会社 発光装置
JP2008205170A (ja) * 2007-02-20 2008-09-04 Nec Lighting Ltd 発光半導体デバイス
DE102007008524A1 (de) 2007-02-21 2008-08-28 Osram Opto Semiconductors Gmbh Strahlung emittierender Chip mit mindestens einem Halbleiterkörper
JP5158472B2 (ja) * 2007-05-24 2013-03-06 スタンレー電気株式会社 半導体発光装置
DE102007037822A1 (de) * 2007-08-10 2009-02-12 Osram Gesellschaft mit beschränkter Haftung Beleuchtungsvorrichtung
DE102007039291A1 (de) * 2007-08-20 2009-02-26 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleitermodul und Verfahren zur Herstellung eines solchen
DE102008014121A1 (de) * 2007-12-20 2009-06-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Halbleiterchip
JP4655103B2 (ja) 2008-04-14 2011-03-23 ソニー株式会社 ＧａＮ系半導体発光素子、発光素子組立体、発光装置、ＧａＮ系半導体発光素子の駆動方法、及び、画像表示装置
JP5052397B2 (ja) * 2008-04-23 2012-10-17 三菱電機株式会社 発光装置並びに発光器具
CN101350390B (zh) * 2008-08-21 2010-06-02 旭丽电子(广州)有限公司 一种led封装结构
TW201010130A (en) * 2008-08-27 2010-03-01 Univ Nat Central Method of packaging light emitting diode on through-type substrate
DE102008054029A1 (de) * 2008-10-30 2010-05-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
DE102008054219A1 (de) 2008-10-31 2010-05-06 Osram Opto Semiconductors Gmbh Organisches strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines organischen strahlungsemittierenden Bauelements
DE102009006177A1 (de) 2008-11-28 2010-06-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
US8288785B2 (en) * 2008-12-03 2012-10-16 Seoul Semiconductor Co., Ltd. Lead frame having light-reflecting layer, light emitting diode having the lead frame, and backlight unit having the light emitting diode
US8084777B2 (en) * 2009-03-24 2011-12-27 Bridgelux, Inc. Light emitting diode source with protective barrier
CN101551068A (zh) * 2009-04-30 2009-10-07 旭丽电子(广州)有限公司 一种发光二极管装置及其封装方法
DE102009042205A1 (de) * 2009-09-18 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Modul
US8264155B2 (en) * 2009-10-06 2012-09-11 Cree, Inc. Solid state lighting devices providing visible alert signals in general illumination applications and related methods of operation
US8350500B2 (en) * 2009-10-06 2013-01-08 Cree, Inc. Solid state lighting devices including thermal management and related methods
US8847481B2 (en) 2010-11-08 2014-09-30 Lg Innotek Co., Ltd. Lighting device comprising photoluminescent plate
JP2012238830A (ja) * 2011-05-09 2012-12-06 Lumirich Co Ltd 発光ダイオード素子
KR20120131712A (ko) * 2011-05-26 2012-12-05 엘지이노텍 주식회사 발광소자 패키지
WO2013038304A1 (en) * 2011-09-14 2013-03-21 Koninklijke Philips Electronics N.V. Reflective coating for a light emitting device mount
DE102012102114B4 (de) * 2012-03-13 2021-09-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierendes Halbleiterbauteil, Beleuchtungsvorrichtung und Anzeigevorrichtung
DE102012219040A1 (de) * 2012-10-18 2013-11-28 E.G.O. Elektro-Gerätebau GmbH Anzeigevorrichtung für ein Kochgerät und Kochgerät
CN103050489B (zh) * 2012-12-24 2015-07-08 余姚市泰联照明电器有限公司 Led照明装置
DE102013201327A1 (de) * 2013-01-28 2014-07-31 Osram Gmbh Leiterplatte, optoelektronisches Bauteil und Anordnung optoelektronischer Bauteile
KR20150025231A (ko) * 2013-08-28 2015-03-10 서울반도체 주식회사 광원 모듈 및 그 제조 방법, 및 백라이트 유닛
JP6490932B2 (ja) * 2013-09-16 2019-03-27 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP6211862B2 (ja) * 2013-09-18 2017-10-11 エスアイアイ・セミコンダクタ株式会社 光半導体装置およびその製造方法
JP2017510997A (ja) * 2014-04-07 2017-04-13 クリスタル アイエス, インコーポレーテッドCrystal Is, Inc. 紫外線発光デバイスおよび方法
JP6424738B2 (ja) * 2015-05-26 2018-11-21 日亜化学工業株式会社 発光装置および発光装置の製造方法
CN105185890A (zh) * 2015-08-10 2015-12-23 深圳市华星光电技术有限公司 Led光源结构及其封装方法
DE102015114010A1 (de) * 2015-08-24 2017-03-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, Verfahren zur Herstellung eines optoelektronischen Bauelements und Verfahren zum Betrieb eines optoelektronischen Bauelements
JP6728931B2 (ja) * 2016-04-21 2020-07-22 セイコーエプソン株式会社 光源装置およびプロジェクター
DE102019102153B4 (de) * 2019-01-29 2022-02-03 Bjb Gmbh & Co. Kg Anschlusselement
JP2021034502A (ja) * 2019-08-22 2021-03-01 スタンレー電気株式会社 発光装置、および、その製造方法
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163525A (ja) * 1996-11-29 1998-06-19 Sanyo Electric Co Ltd 発光装置
JP2000349347A (ja) * 1999-06-08 2000-12-15 Sanken Electric Co Ltd 半導体発光装置
JP2002042525A (ja) * 2000-07-26 2002-02-08 Toyoda Gosei Co Ltd 面状光源
JP2002203989A (ja) * 2000-12-21 2002-07-19 Lumileds Lighting Us Llc 発光装置及びその製造方法
JP2002229120A (ja) * 2001-01-31 2002-08-14 Rabo Sufia Kk 表示装置
JP2002252372A (ja) * 2001-02-26 2002-09-06 Nichia Chem Ind Ltd 発光ダイオード
JP2002324916A (ja) * 2001-04-24 2002-11-08 Rohm Co Ltd 赤外線データ通信モジュールおよびその製造方法
JP2002359403A (ja) * 2001-05-31 2002-12-13 Nichia Chem Ind Ltd 発光装置
JP2002368263A (ja) * 2001-06-06 2002-12-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5570080A (en) * 1978-11-21 1980-05-27 Nec Corp Preparation of luminous display device
JPS55113387A (en) * 1979-02-22 1980-09-01 Sanyo Electric Co Ltd Light emitting diode indicator
JP2791688B2 (ja) 1989-06-15 1998-08-27 コニカ株式会社 電子写真感光体
JPH0317656U (ja) 1989-06-30 1991-02-21
JP3316062B2 (ja) 1993-12-09 2002-08-19 株式会社東芝 半導体発光素子
JPH07220181A (ja) 1994-02-07 1995-08-18 Yuubunshiya:Kk 展示物引立用発光具
KR20050053798A (ko) 1996-06-26 2005-06-08 오스람 게젤샤프트 미트 베쉬랭크터 하프퉁 발광 변환 소자를 포함하는 발광 반도체 소자
DE19638667C2 (de) 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
JPH10233532A (ja) * 1997-02-21 1998-09-02 Houshin Kagaku Sangiyoushiyo:Kk 発光ダイオード
JPH1187779A (ja) 1997-09-04 1999-03-30 Rohm Co Ltd チップ型発光素子
JPH11161197A (ja) 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd 画像表示装置
DE19803936A1 (de) * 1998-01-30 1999-08-05 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Ausdehnungskompensiertes optoelektronisches Halbleiter-Bauelement, insbesondere UV-emittierende Leuchtdiode und Verfahren zu seiner Herstellung
JP3704941B2 (ja) 1998-03-30 2005-10-12 日亜化学工業株式会社 発光装置
US6501091B1 (en) * 1998-04-01 2002-12-31 Massachusetts Institute Of Technology Quantum dot white and colored light emitting diodes
US6504180B1 (en) * 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
JP3362219B2 (ja) * 1999-04-15 2003-01-07 サンユレック株式会社 気密封止パッケージの製造方法
US6502952B1 (en) * 1999-06-23 2003-01-07 Fred Jack Hartley Light emitting diode assembly for flashlights
US6504301B1 (en) 1999-09-03 2003-01-07 Lumileds Lighting, U.S., Llc Non-incandescent lightbulb package using light emitting diodes
DE19955747A1 (de) * 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
DE10006738C2 (de) 2000-02-15 2002-01-17 Osram Opto Semiconductors Gmbh Lichtemittierendes Bauelement mit verbesserter Lichtauskopplung und Verfahren zu seiner Herstellung
DE10010638A1 (de) * 2000-03-03 2001-09-13 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines lichtabstrahlenden Halbleiterkörpers mit Lumineszenzkonversionselement
DE10026254A1 (de) * 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip mit einer auf GaN basierenden strahlungsemittierenden Epitaxieschichtenfolge
WO2001082384A1 (de) 2000-04-26 2001-11-01 Osram Opto Semiconductors Gmbh Strahlungsmittierendes halbleiterbauelement und herstellungsverfahren
DE10020464A1 (de) * 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
TWI289944B (en) 2000-05-26 2007-11-11 Osram Opto Semiconductors Gmbh Light-emitting-diode-element with a light-emitting-diode-chip
US20020017652A1 (en) 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
US6635363B1 (en) * 2000-08-21 2003-10-21 General Electric Company Phosphor coating with self-adjusting distance from LED chip
US6429460B1 (en) * 2000-09-28 2002-08-06 United Epitaxy Company, Ltd. Highly luminous light emitting device
US20020084745A1 (en) 2000-12-29 2002-07-04 Airma Optoelectronics Corporation Light emitting diode with light conversion by dielectric phosphor powder
AU2002253875A1 (en) * 2001-01-22 2002-09-04 Nanopierce Technologies, Inc. Optical device module and method of fabrication
JP2002369263A (ja) 2001-06-11 2002-12-20 Terumo Corp 自動判別手段を備えた通信ケーブル及びそれを用いたモニタ／表示システム
TW543128B (en) * 2001-07-12 2003-07-21 Highlink Technology Corp Surface mounted and flip chip type LED package
ATE525755T1 (de) * 2001-10-12 2011-10-15 Nichia Corp Lichtemittierendes bauelement und verfahren zu seiner herstellung
JP4055405B2 (ja) 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
JP3707688B2 (ja) * 2002-05-31 2005-10-19 スタンレー電気株式会社 発光装置およびその製造方法
DE10234977A1 (de) 2002-07-31 2004-02-12 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Dünnschicht-Halbleiterbauelement auf GaN-Basis
DE10245628A1 (de) * 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163525A (ja) * 1996-11-29 1998-06-19 Sanyo Electric Co Ltd 発光装置
JP2000349347A (ja) * 1999-06-08 2000-12-15 Sanken Electric Co Ltd 半導体発光装置
JP2002042525A (ja) * 2000-07-26 2002-02-08 Toyoda Gosei Co Ltd 面状光源
JP2002203989A (ja) * 2000-12-21 2002-07-19 Lumileds Lighting Us Llc 発光装置及びその製造方法
JP2002229120A (ja) * 2001-01-31 2002-08-14 Rabo Sufia Kk 表示装置
JP2002252372A (ja) * 2001-02-26 2002-09-06 Nichia Chem Ind Ltd 発光ダイオード
JP2002324916A (ja) * 2001-04-24 2002-11-08 Rohm Co Ltd 赤外線データ通信モジュールおよびその製造方法
JP2002359403A (ja) * 2001-05-31 2002-12-13 Nichia Chem Ind Ltd 発光装置
JP2002368263A (ja) * 2001-06-06 2002-12-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子

Also Published As

Publication number Publication date
KR20050114632A (ko) 2005-12-06
US20060163601A1 (en) 2006-07-27
EP1597776A2 (de) 2005-11-23
EP1597776B1 (de) 2015-04-01
CN1754268A (zh) 2006-03-29
TWI237910B (en) 2005-08-11
JP2006519481A (ja) 2006-08-24
TW200425544A (en) 2004-11-16
WO2004077578A2 (de) 2004-09-10
US7560741B2 (en) 2009-07-14
KR101278885B1 (ko) 2013-06-26
CN100565944C (zh) 2009-12-02
WO2004077578A3 (de) 2005-07-21
DE10308866A1 (de) 2004-09-09

Similar Documents

Publication Publication Date Title
JP4791951B2 (ja) 照明モジュールおよび該照明モジュールの製造方法
US9882097B2 (en) Optoelectronic semiconductor chip, optoelectronic semiconductor component, and a method for producing an optoelectronic semiconductor component
KR100985452B1 (ko) 발광 장치
US7714342B2 (en) Chip coated light emitting diode package and manufacturing method thereof
JP4254266B2 (ja) 発光装置及び発光装置の製造方法
US9537070B2 (en) Optoelectronic component with a wireless contacting
JP4289027B2 (ja) 発光装置
JP7315665B2 (ja) 発光ダイオードパッケージ
KR102401829B1 (ko) 광학 렌즈 및 이를 구비한 발광 모듈
US10312416B2 (en) Radiation-emitting semiconductor device
JP2004517502A (ja) 発光ダイオードとその製造方法
JP2006237264A (ja) 発光装置および照明装置
KR20100028047A (ko) 고 효율 백색 발광 다이오드들을 위한 광학 설계들
KR101813495B1 (ko) 발광소자 패키지
JP2005209958A (ja) 発光素子収納パッケージおよび発光装置
JP2005191192A (ja) 発光素子搭載用基板および発光装置
KR101983778B1 (ko) 발광 소자 패키지
KR102200076B1 (ko) 구형 형광체, 이를 포함하는 발광 소자 패키지 및 조명 장치
KR20110131429A (ko) 발광소자 및 이의 제조방법
KR101754910B1 (ko) 발광소자
JP5655253B2 (ja) 発光装置
KR101894079B1 (ko) 간접조명 타입의 엘이디 패키지 및 그 제조 방법과 이를 이용한 조명장치
JP2006270120A (ja) 発光ダイオード装置
KR20130039094A (ko) 간접조명 타입의 엘이디 패키지 및 그 제조 방법과 이를 이용한 조명장치
KR20130039982A (ko) 간접조명 타입의 엘이디 패키지 및 그 제조 방법과 이를 이용한 조명장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090430

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090728

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090804

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090828

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100324

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100618

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101217

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110411

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4791951

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees