JP3362219B2 - 気密封止パッケージの製造方法 - Google Patents
気密封止パッケージの製造方法Info
- Publication number
- JP3362219B2 JP3362219B2 JP10745799A JP10745799A JP3362219B2 JP 3362219 B2 JP3362219 B2 JP 3362219B2 JP 10745799 A JP10745799 A JP 10745799A JP 10745799 A JP10745799 A JP 10745799A JP 3362219 B2 JP3362219 B2 JP 3362219B2
- Authority
- JP
- Japan
- Prior art keywords
- side wall
- wall portion
- substrate
- uncured
- sealing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣ,ＬＳＩ用パ
ッケージ、発光素子を用いる表示体,照明,センサー用パ
ッケージ、受光素子を用いるセンサー,カメラ、ＣＣＤ
用パッケージ、フィラメントを用いる照明灯等のような
気密封止を必要とするパッケージの製造方法に関する。
ッケージ、発光素子を用いる表示体,照明,センサー用パ
ッケージ、受光素子を用いるセンサー,カメラ、ＣＣＤ
用パッケージ、フィラメントを用いる照明灯等のような
気密封止を必要とするパッケージの製造方法に関する。
【０００２】
【従来技術】従来一般に、上記気密封止パッケージの製
造は、電子部品素子搭載の基板（又はリードフレーム）
上に、成形枠材の張り付け、その他金型成形手段等を適
用して、上記素子の周りに側壁としての枠部を形成し、
しかる後、該枠部上に光学的に透明乃至不透明の蓋材を
接着剤の適用下に被せ接着することにより行われてい
た。
造は、電子部品素子搭載の基板（又はリードフレーム）
上に、成形枠材の張り付け、その他金型成形手段等を適
用して、上記素子の周りに側壁としての枠部を形成し、
しかる後、該枠部上に光学的に透明乃至不透明の蓋材を
接着剤の適用下に被せ接着することにより行われてい
た。
【０００３】また、基板に、側壁としての枠部を形成す
る代わりに収納用ケースと呼ばれる凹部を形成し、該凹
部内に上記素子を収納搭載した後に、その上から蓋材を
接着剤の適用下に被せ接着するという製造方法も提案さ
れている。
る代わりに収納用ケースと呼ばれる凹部を形成し、該凹
部内に上記素子を収納搭載した後に、その上から蓋材を
接着剤の適用下に被せ接着するという製造方法も提案さ
れている。
【０００４】
【発明が解決しようとする課題】上記従来の製造方法で
は、接着剤適用による接着工程を含むために全体として
製造工程が複雑となり、生産効率の低下ひいては製造コ
スト高を招いていた。また蓋材を接着剤を使用して接着
しているために、接着部分からの水分の侵入を充分確実
に防止することが難しい上に、接着剤の滲みによる不具
合を発生し易く、品質,性能面での信頼性にも乏しかっ
た。
は、接着剤適用による接着工程を含むために全体として
製造工程が複雑となり、生産効率の低下ひいては製造コ
スト高を招いていた。また蓋材を接着剤を使用して接着
しているために、接着部分からの水分の侵入を充分確実
に防止することが難しい上に、接着剤の滲みによる不具
合を発生し易く、品質,性能面での信頼性にも乏しかっ
た。
【０００５】本発明は、製造工程の簡略化ひいては製造
の低コスト化が可能である上に品質,性能面での信頼性
の高い製品が得られる気密封止パッケージの製造方法を
提供することを目的としてなされたものである。
の低コスト化が可能である上に品質,性能面での信頼性
の高い製品が得られる気密封止パッケージの製造方法を
提供することを目的としてなされたものである。
【０００６】
【課題を解決するための手段】本発明は、基板上に搭載
された電子部品素子を該素子の周りに形成される側壁部
及び該側壁部上に被せられる蓋材を適用して気密封止す
るに際し、基板及び蓋材の少なくとも一方に、液状封止
材を用い孔版印刷手段を適用して未硬化側壁部を形成
し、しかる後、基板と蓋材とを未硬化側壁部を介し張り
合わせた状態で該未硬化側壁部を硬化させ、もって硬化
側壁部の形成と同時に該側壁部を構成している封止材の
接着材としての働きで基板と蓋材とを接着一体化するこ
とを特徴とする気密封止パッケージの製造方法に係る。
された電子部品素子を該素子の周りに形成される側壁部
及び該側壁部上に被せられる蓋材を適用して気密封止す
るに際し、基板及び蓋材の少なくとも一方に、液状封止
材を用い孔版印刷手段を適用して未硬化側壁部を形成
し、しかる後、基板と蓋材とを未硬化側壁部を介し張り
合わせた状態で該未硬化側壁部を硬化させ、もって硬化
側壁部の形成と同時に該側壁部を構成している封止材の
接着材としての働きで基板と蓋材とを接着一体化するこ
とを特徴とする気密封止パッケージの製造方法に係る。
【０００７】更に本発明は、基板上に搭載された電子部
品素子を該素子の周りに形成される側壁部及び該側壁部
上に被せられる蓋材を適用して気密封止するに際し、基
板上に多数個の電子部品素子が相互間に間隔を存し且つ
縦横に列をなすように搭載されており、基板及び蓋材の
少なくとも一方に、液状封止材を用い孔版印刷手段を適
用して未硬化側壁部を電子部品素子の各々の周りを取り
囲むように格子状に形成し、しかる後、基板と蓋材とを
該未硬化側壁部を介し張り合わせた状態で該側壁部を硬
化させ、もって格子状硬化側壁部の形成と同時に該側壁
部を構成している封止材の接着材としての働きで基板と
蓋材とを接着一体化し、次いで基板並びに蓋材を格子状
側壁部の縦横の中心線に沿って分断し多数個取りするこ
とを特徴とする気密封止パッケージの製造方法に係る。
品素子を該素子の周りに形成される側壁部及び該側壁部
上に被せられる蓋材を適用して気密封止するに際し、基
板上に多数個の電子部品素子が相互間に間隔を存し且つ
縦横に列をなすように搭載されており、基板及び蓋材の
少なくとも一方に、液状封止材を用い孔版印刷手段を適
用して未硬化側壁部を電子部品素子の各々の周りを取り
囲むように格子状に形成し、しかる後、基板と蓋材とを
該未硬化側壁部を介し張り合わせた状態で該側壁部を硬
化させ、もって格子状硬化側壁部の形成と同時に該側壁
部を構成している封止材の接着材としての働きで基板と
蓋材とを接着一体化し、次いで基板並びに蓋材を格子状
側壁部の縦横の中心線に沿って分断し多数個取りするこ
とを特徴とする気密封止パッケージの製造方法に係る。
【０００８】本発明製造方法によれば、未硬化側壁部の
形成のための孔版印刷を、真空雰囲気下で行うことが出
来る。
形成のための孔版印刷を、真空雰囲気下で行うことが出
来る。
【０００９】また、未硬化側壁部上への蓋材の被蓋を、
真空雰囲気下又は不活性ガスの充満雰囲気下で行うこと
ができる。
真空雰囲気下又は不活性ガスの充満雰囲気下で行うこと
ができる。
【００１０】また、電子部品素子として、発光素子を用
いる場合には、基板に対し未硬化側壁部が比較的粘度及
び粘度比の少なくとも一方が小さい液状封止材を用いて
孔版印刷により形成され、該側壁部は、未硬化状態での
液状封止材の下方への流動により底部側ほど漸進的に厚
肉になり、蓋材側に比較的粘度及び粘度比の少なくとも
一方が高い液状封止材を用いて未硬化側壁補助部が形成
され、上記未硬化側壁部の流動による上部の量不足が上
記補助部によって補われる構成になっていてもよい。
いる場合には、基板に対し未硬化側壁部が比較的粘度及
び粘度比の少なくとも一方が小さい液状封止材を用いて
孔版印刷により形成され、該側壁部は、未硬化状態での
液状封止材の下方への流動により底部側ほど漸進的に厚
肉になり、蓋材側に比較的粘度及び粘度比の少なくとも
一方が高い液状封止材を用いて未硬化側壁補助部が形成
され、上記未硬化側壁部の流動による上部の量不足が上
記補助部によって補われる構成になっていてもよい。
【００１１】
【発明の実施の形態】以下に本発明の一実施形態を添付
図面に基づき説明する。図１〜８は本発明の多数個取り
製造方法の一実施形態を示し、本実施形態によれば、図
１に示すように、基板１上には、複数個の電子部品素子
２が搭載され、該素子２は、図４に示すように、相互間
に間隔部３を存して縦横に列をなしている。一方上記素
子２,２間の間隔部３は格子状となり、縦横に延出して
いる。
図面に基づき説明する。図１〜８は本発明の多数個取り
製造方法の一実施形態を示し、本実施形態によれば、図
１に示すように、基板１上には、複数個の電子部品素子
２が搭載され、該素子２は、図４に示すように、相互間
に間隔部３を存して縦横に列をなしている。一方上記素
子２,２間の間隔部３は格子状となり、縦横に延出して
いる。
【００１２】図２〜４に示すように、上記基板１上に
は、格子状間隔部３と一致するように、液状封止材４１
を用い且つ孔版印刷手段を適用して、未硬化側壁部４１
ａが格子状に形成される。
は、格子状間隔部３と一致するように、液状封止材４１
を用い且つ孔版印刷手段を適用して、未硬化側壁部４１
ａが格子状に形成される。
【００１３】図２に示すように、孔版印刷に適用される
孔版５は、上記間隔部３と同一パターンで且つ間隔部３
より多少狭小幅の格子状通孔部６を備え、該通孔部６に
よって区画された孔版区画部５ａ,５ａ……には、それ
ぞれ下面側から上方へ凹入するザグリ部７が形成され、
該ザグリ部７内には、孔版印刷時に、電子部品素子２が
収納される。因みに、孔版区画部５ａ，５ａの相互は、
通孔部６を横切るように残された細幅のブリッジ部（図
示せず）により連結され、孔版５としての形態を保持し
ている。ブリッジ部は細幅であるので、孔版印刷への悪
影響はない。
孔版５は、上記間隔部３と同一パターンで且つ間隔部３
より多少狭小幅の格子状通孔部６を備え、該通孔部６に
よって区画された孔版区画部５ａ,５ａ……には、それ
ぞれ下面側から上方へ凹入するザグリ部７が形成され、
該ザグリ部７内には、孔版印刷時に、電子部品素子２が
収納される。因みに、孔版区画部５ａ，５ａの相互は、
通孔部６を横切るように残された細幅のブリッジ部（図
示せず）により連結され、孔版５としての形態を保持し
ている。ブリッジ部は細幅であるので、孔版印刷への悪
影響はない。
【００１４】図２に示す状態で、スキージ８の作動をし
て液状封止材４１を通孔部６内に押し込み充填し、しか
る後、孔版５を離脱することにより、図３,４に示すよ
うに、基板１の間隔部３の幅方向中央領域に液状封止材
４１からなる未硬化側壁部４１ａを格子状に形成するこ
とができる。格子状形成の未硬化側壁部４１ａは、図４
に示すように、電子部品素子２のそれぞれの周囲を枠状
に取り囲んでいる。
て液状封止材４１を通孔部６内に押し込み充填し、しか
る後、孔版５を離脱することにより、図３,４に示すよ
うに、基板１の間隔部３の幅方向中央領域に液状封止材
４１からなる未硬化側壁部４１ａを格子状に形成するこ
とができる。格子状形成の未硬化側壁部４１ａは、図４
に示すように、電子部品素子２のそれぞれの周囲を枠状
に取り囲んでいる。
【００１５】図５,６に示すように、未硬化側壁部４１
ａを形成した後は、蓋材９が該側壁部４１ａ上に被せら
れ、更にスペーサ１０を介在させた状態で、該側壁部４
１ａに対し押し付けられる。この押し付けにより、蓋材
９は未硬化側壁部４１ａのフラット上面の全面に均一に
密着される。蓋材９の押し付けをスペーサ１０を介在さ
せた状態で行うことにより、基板１と蓋材９との間の間
隔１１を一定に保持でき、押し付けに拘わらず未硬化側
壁部４１ａの高さの寸法精度を保持できる。
ａを形成した後は、蓋材９が該側壁部４１ａ上に被せら
れ、更にスペーサ１０を介在させた状態で、該側壁部４
１ａに対し押し付けられる。この押し付けにより、蓋材
９は未硬化側壁部４１ａのフラット上面の全面に均一に
密着される。蓋材９の押し付けをスペーサ１０を介在さ
せた状態で行うことにより、基板１と蓋材９との間の間
隔１１を一定に保持でき、押し付けに拘わらず未硬化側
壁部４１ａの高さの寸法精度を保持できる。
【００１６】図６に示すように、未硬化側壁部４１ａ上
に蓋材９を施した後は、該側壁部４１ａの硬化が加熱炉
或いは乾燥炉を適用して行われる。
に蓋材９を施した後は、該側壁部４１ａの硬化が加熱炉
或いは乾燥炉を適用して行われる。
【００１７】未硬化側壁部４１ａを構成している液状封
止材４１は加熱により速やかに硬化し、電子部品素子２
の周りに硬化側壁部４が形成される。また封止材は本来
接着性に優れ、該封止材の接着剤としての働きで、硬化
側壁部４を介し基板１と蓋材９が強固に接着固定され
る。
止材４１は加熱により速やかに硬化し、電子部品素子２
の周りに硬化側壁部４が形成される。また封止材は本来
接着性に優れ、該封止材の接着剤としての働きで、硬化
側壁部４を介し基板１と蓋材９が強固に接着固定され
る。
【００１８】よって、本発明製造方法によれば、封止材
とは別に接着剤を使用したり、更には接着を別工程で行
うという必要がなくなり、接着剤の使用及び接着工程を
省くことができ、製造工程の簡略化ひいては生産効率の
向上を計ることができる。
とは別に接着剤を使用したり、更には接着を別工程で行
うという必要がなくなり、接着剤の使用及び接着工程を
省くことができ、製造工程の簡略化ひいては生産効率の
向上を計ることができる。
【００１９】液状封止材（未硬化側壁部）の硬化を終え
た後は、図７に示すように、基板１並びに蓋材９を硬化
側壁部４の部分で縦横の中心線Ｌ上を通るように分断す
ることにより、気密封止パッケージＡの多数個取りが可
能になる。
た後は、図７に示すように、基板１並びに蓋材９を硬化
側壁部４の部分で縦横の中心線Ｌ上を通るように分断す
ることにより、気密封止パッケージＡの多数個取りが可
能になる。
【００２０】液状封止材は、本来、電子部品素子２を機
械的,熱的ストレス,湿度等の外的要因から保護するため
に使用され、本発明では該封止材を側壁形成用に加え基
板１と蓋材９とを接着するための接着剤としても兼用し
ているので、接着部からの水分の侵入を安定確実に防止
することができ、高品質,高性能の製品が得られる。
械的,熱的ストレス,湿度等の外的要因から保護するため
に使用され、本発明では該封止材を側壁形成用に加え基
板１と蓋材９とを接着するための接着剤としても兼用し
ているので、接着部からの水分の侵入を安定確実に防止
することができ、高品質,高性能の製品が得られる。
【００２１】図８は多数個取りされた製品を示し、上面
が平らで側面が垂直且つ直線の製品が得られる。
が平らで側面が垂直且つ直線の製品が得られる。
【００２２】尚、気密封止パッケージの製造は、上記多
数個取りに何等限定されず、該多数個取り製造に準じ
て、一個ずつの製造を行うことが出来る。
数個取りに何等限定されず、該多数個取り製造に準じ
て、一個ずつの製造を行うことが出来る。
【００２３】図９〜１１は、電子部品素子２として発光
素子、例えば発光ダイオードを用いた気密封止パッケー
ジ（チップＬＥＤ）の本発明に従う製造方法の一例を示
している。
素子、例えば発光ダイオードを用いた気密封止パッケー
ジ（チップＬＥＤ）の本発明に従う製造方法の一例を示
している。
【００２４】本実施形態に於いて、図９は先の実施形態
の図５に対応し、基板１上には、低粘度比（例えば粘度
比：１.５程度）の液状封止材４１を用い孔版印刷手段
を適用して、未硬化側壁部４１ａが電子部品素子２のそ
れぞれを取り囲むように格子状に形成されている。未硬
化側壁部４１ａは比較的低粘度比の液状封止材を用いて
形成されているので、形成後は、その一部が低粘度比に
より下方へ流動し、肉厚が下方側ほど漸進的に厚くな
り、内周面がやや湾曲し椀状を呈する。
の図５に対応し、基板１上には、低粘度比（例えば粘度
比：１.５程度）の液状封止材４１を用い孔版印刷手段
を適用して、未硬化側壁部４１ａが電子部品素子２のそ
れぞれを取り囲むように格子状に形成されている。未硬
化側壁部４１ａは比較的低粘度比の液状封止材を用いて
形成されているので、形成後は、その一部が低粘度比に
より下方へ流動し、肉厚が下方側ほど漸進的に厚くな
り、内周面がやや湾曲し椀状を呈する。
【００２５】一方、蓋材９は光学的に透明であり、該蓋
材９の裏面側には、上記未硬化側壁部４１ａと同一のパ
ターンで未硬化側壁補助部４２が、比較的高粘度比（例
えば粘度比：３.０程度）の液状封止材を用い孔版印刷
手段を適用して、好ましくは、上記側壁部４１ａに比べ
多少薄肉厚に形成される。因みに、比較的粘度比の大き
い液状封止材を用いるのは、孔版印刷後の垂れ下がり変
形を防止するためである。
材９の裏面側には、上記未硬化側壁部４１ａと同一のパ
ターンで未硬化側壁補助部４２が、比較的高粘度比（例
えば粘度比：３.０程度）の液状封止材を用い孔版印刷
手段を適用して、好ましくは、上記側壁部４１ａに比べ
多少薄肉厚に形成される。因みに、比較的粘度比の大き
い液状封止材を用いるのは、孔版印刷後の垂れ下がり変
形を防止するためである。
【００２６】図１０に示すように、このような状態で未
硬化側壁部４１ａ上に蓋材９を被せると、補助部４２が
上記側壁部４１ａの上端部にうまく接続され、流動によ
る上部の量不足が解消され、蓋材９を未硬化側壁部４１
ａ上に、隙間を発生させること無しに、しっかりと密着
させることが出来る。
硬化側壁部４１ａ上に蓋材９を被せると、補助部４２が
上記側壁部４１ａの上端部にうまく接続され、流動によ
る上部の量不足が解消され、蓋材９を未硬化側壁部４１
ａ上に、隙間を発生させること無しに、しっかりと密着
させることが出来る。
【００２７】図１０に示す状態で、先の実施形態と同様
に、未硬化側壁部４１ａ並びに補助部４２の加熱硬化
と、硬化後に分断を行うことにより、チップＬＥＤを多
数個取りできる。
に、未硬化側壁部４１ａ並びに補助部４２の加熱硬化
と、硬化後に分断を行うことにより、チップＬＥＤを多
数個取りできる。
【００２８】図１１は、多数個取りされた製品の一つを
示し、ＬＥＤ（電子部品素子）から発生した光の一部
は、椀状の内周面で反射して蓋材９に集光し光量が増し
輝度が向上する。この場合、液状封止材に白色顔料（例
えばＴｉＯ2）を混入し、白色に着色しておくことによ
り、輝度をより一層向上できる。
示し、ＬＥＤ（電子部品素子）から発生した光の一部
は、椀状の内周面で反射して蓋材９に集光し光量が増し
輝度が向上する。この場合、液状封止材に白色顔料（例
えばＴｉＯ2）を混入し、白色に着色しておくことによ
り、輝度をより一層向上できる。
【００２９】本発明に於いて、液状封止材としては、公
知の各種の熱硬化性封止用樹脂を用いることができる。
特にエポキシ樹脂系の液状封止材は、機械的,熱的スト
レス,湿度等の外的要因からの保護性、孔版印刷後の形
状保持性及び接着性等に優れ、特に好適であり、通常
は、粘度が１００〜１００００ポイズ、粘度比が１.５
〜５.０程度のものが使用される。このようなエポキシ
樹脂系の封止材は、市販品、例えばＮＰＲ−１００Ｔ
（商品名、日本レック株製、粘度１５００、粘度比２.
０）として入手できる。
知の各種の熱硬化性封止用樹脂を用いることができる。
特にエポキシ樹脂系の液状封止材は、機械的,熱的スト
レス,湿度等の外的要因からの保護性、孔版印刷後の形
状保持性及び接着性等に優れ、特に好適であり、通常
は、粘度が１００〜１００００ポイズ、粘度比が１.５
〜５.０程度のものが使用される。このようなエポキシ
樹脂系の封止材は、市販品、例えばＮＰＲ−１００Ｔ
（商品名、日本レック株製、粘度１５００、粘度比２.
０）として入手できる。
【００３０】基材１及び蓋材９の材質、詳しくは封止材
との接着面となる部分の材質は、上記液状封止材に対し
接着適性を有しているものであれば特に制限はない。例
えばエポキシ樹脂系封止材を使用する場合には、次の材
質のものが適当である。
との接着面となる部分の材質は、上記液状封止材に対し
接着適性を有しているものであれば特に制限はない。例
えばエポキシ樹脂系封止材を使用する場合には、次の材
質のものが適当である。
【００３１】基材１：ガラス−エポキシ,アラミド−エ
ポキシ,紙−フェノールなどのような有機基板、ガラス,
セラミック等の無機基板、アルミベース,鉄ベース,銅ベ
ース等の金属基板 蓋材９：ＰＥＴ,アクリル樹脂,ＰＰＳ,ポリカーボネー
トなどのプラスチック板、ガラス−エポキシ,ガラス−
ポリエステル,アラミド−エポキシなどの複合材、ガラ
ス,セラミックなどの無機材、アルミ,銅、ＳＵＳ等の金
属材、ＰＥＴ,ポリイミド,ポリカーボネート等のプラス
チックフィルム 基材１上に搭載される電子部品素子２としては、ＩＣ,
ＬＳＩ,発光ダイオード,受光素子,レーザーダイオード
等を例示でき、それぞれ単独又はそれらを適宜組み合わ
せて使用される。
ポキシ,紙−フェノールなどのような有機基板、ガラス,
セラミック等の無機基板、アルミベース,鉄ベース,銅ベ
ース等の金属基板 蓋材９：ＰＥＴ,アクリル樹脂,ＰＰＳ,ポリカーボネー
トなどのプラスチック板、ガラス−エポキシ,ガラス−
ポリエステル,アラミド−エポキシなどの複合材、ガラ
ス,セラミックなどの無機材、アルミ,銅、ＳＵＳ等の金
属材、ＰＥＴ,ポリイミド,ポリカーボネート等のプラス
チックフィルム 基材１上に搭載される電子部品素子２としては、ＩＣ,
ＬＳＩ,発光ダイオード,受光素子,レーザーダイオード
等を例示でき、それぞれ単独又はそれらを適宜組み合わ
せて使用される。
【００３２】基材１は表裏回路と共に周辺部に、表裏回
路を電気的に接続するスルーホールを備え、また裏面回
路にはマザーボード等への接続用パッド部が設けられて
いる。このような基板の構成そのものは、従来構成のも
のと実質的に異なるところがなく、表裏回路、スルホー
ル及び接続用パッドは、図では省略されている。スルー
ホールは予め絶縁性或いは導電性樹脂で穴埋めされ、基
板の表裏面に向かう気体の流通は遮断されている。スル
ーホールの穴埋めは、未硬化側壁部の孔版印刷時を利用
して行うこともできる。
路を電気的に接続するスルーホールを備え、また裏面回
路にはマザーボード等への接続用パッド部が設けられて
いる。このような基板の構成そのものは、従来構成のも
のと実質的に異なるところがなく、表裏回路、スルホー
ル及び接続用パッドは、図では省略されている。スルー
ホールは予め絶縁性或いは導電性樹脂で穴埋めされ、基
板の表裏面に向かう気体の流通は遮断されている。スル
ーホールの穴埋めは、未硬化側壁部の孔版印刷時を利用
して行うこともできる。
【００３３】蓋材９の光学的性質は、通常の電子部品素
子の場合には、光学的に不透明のもので充分であるが、
表示体,照明,光センサー,カメラ,ＣＣＤパッケージのよ
うに発光素子や受光素子を用いる場合には、上記例示の
蓋材の内、透明ガラス板、透明プラスチック板（又はシ
ート）等のような光学的に透明なものが使用される。
子の場合には、光学的に不透明のもので充分であるが、
表示体,照明,光センサー,カメラ,ＣＣＤパッケージのよ
うに発光素子や受光素子を用いる場合には、上記例示の
蓋材の内、透明ガラス板、透明プラスチック板（又はシ
ート）等のような光学的に透明なものが使用される。
【００３４】孔版５の区画部５ａに形成されるザグリ部
７の平面形状は、円,楕円,多角形等任意である。図１２
〜１４は、ザグリ部７が正方形状の場合を示している。
図１３は図１２の１３−１３線に沿う縦断面図、図１４
は図１２の１４−１４線に沿う縦断面図をそれぞれ示
し、区画部５ａ,５ａの相互はコーナ部に残されたブリ
ッジ部１２により連結されている。また図１５はザグリ
部７が円形の場合を示し、ブリッジ部１２は辺の部分に
残されている。
７の平面形状は、円,楕円,多角形等任意である。図１２
〜１４は、ザグリ部７が正方形状の場合を示している。
図１３は図１２の１３−１３線に沿う縦断面図、図１４
は図１２の１４−１４線に沿う縦断面図をそれぞれ示
し、区画部５ａ,５ａの相互はコーナ部に残されたブリ
ッジ部１２により連結されている。また図１５はザグリ
部７が円形の場合を示し、ブリッジ部１２は辺の部分に
残されている。
【００３５】図１６は、図１５に示す孔版５を適用して
形成された側壁形成用部４１ａを、また図１７は多数個
取りされた製品を示し、電子部品素子２は円筒状の空所
内に収納されている。因みに図１６図に対応する図４、
及び図１７に対応する図８では、電子部品素子２は角筒
状の空所内に収納されている。
形成された側壁形成用部４１ａを、また図１７は多数個
取りされた製品を示し、電子部品素子２は円筒状の空所
内に収納されている。因みに図１６図に対応する図４、
及び図１７に対応する図８では、電子部品素子２は角筒
状の空所内に収納されている。
【００３６】孔版印刷手段適用による未硬化側壁部４１
ａの形成は、真空雰囲気下で行うことが気泡の巻き込み
等を防止できるので、有利である。
ａの形成は、真空雰囲気下で行うことが気泡の巻き込み
等を防止できるので、有利である。
【００３７】未硬化側壁部４１ａ上への蓋材９の被蓋工
程は、真空又は不活性ガス（例えば窒素,ヘリウム,アル
ゴン,ネオン等）の充満雰囲気中で行うことが出来き、
前者の場合には、パッケージ内を真空雰囲気に、また後
者の場合には不活性ガスの充満雰囲気にそれぞれ保持で
き、電子部品素子の酸化変質等を防止できる。
程は、真空又は不活性ガス（例えば窒素,ヘリウム,アル
ゴン,ネオン等）の充満雰囲気中で行うことが出来き、
前者の場合には、パッケージ内を真空雰囲気に、また後
者の場合には不活性ガスの充満雰囲気にそれぞれ保持で
き、電子部品素子の酸化変質等を防止できる。
【００３８】未硬化側壁部の硬化工程は、通常雰囲気で
行えばよい。
行えばよい。
【００３９】
【発明の効果】本発明によれば、製造工程の簡略化ひい
ては製造の低コスト化が可能である上に品質,性能面で
の信頼性の高い製品が得られる気密封止パッケージの製
造方法を提供できる。
ては製造の低コスト化が可能である上に品質,性能面で
の信頼性の高い製品が得られる気密封止パッケージの製
造方法を提供できる。
【００４０】また、接着剤の使用と接着工程を省き得る
ので、材料費が安価になることに加え、接着工程を省き
得るので、その分、設備が簡素となり、設備費を節減で
きる。
ので、材料費が安価になることに加え、接着工程を省き
得るので、その分、設備が簡素となり、設備費を節減で
きる。
【図１】本発明製造方法に適用される基板上に電子部材
素子を搭載した状況を示す側面図である。
素子を搭載した状況を示す側面図である。
【図２】本発明製造方法に於ける、孔版印刷工程の状況
を概略的に示す縦断側面図である。
を概略的に示す縦断側面図である。
【図３】同、孔版上への未硬化側壁の形成状況を概略的
に示す縦断側面図である。
に示す縦断側面図である。
【図４】同、一部切り欠き斜視図である。
【図５】同、未硬化側壁上へ蓋材の施蓋直前の状況を概
略的に示す縦断面図である。
略的に示す縦断面図である。
【図６】同、施蓋直後の状況を概略的に示す縦断面図で
ある。
ある。
【図７】同、硬化工程及び硬化工程後の分断状況を示す
縦断面図である。
縦断面図である。
【図８】同、分断後に得られた製品の斜視図である。
【図９】本発明の他の実施形態に於ける、図５に対応す
る図である。
る図である。
【図１０】同、図６に対応する図である。
【図１１】同、図８に対応する図である。
【図１２】本発明製造方法に適用される孔版の部分平面
図である。
図である。
【図１３】図１２の１３−１３線に沿う縦断面図であ
る。
る。
【図１４】図１２の１４−１４線に沿う縦断面図であ
る。
る。
【図１５】孔版の他の一例を示す部分平面図である。
【図１６】図１５に示す孔版を適用して形成された未硬
化側壁部の斜視図である。
化側壁部の斜視図である。
【図１７】同、製品の斜視図である。
１ 基材
２ 電子部品素子
３ 間隔部
４ 硬化側壁部
５ 孔版
６ 格子状通孔部
７ ザグリ部
８ スキージ
９ 蓋材
１０ スペーサ
１１ 間隔
１２ ブリッジ部
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平11−74295（ＪＰ，Ａ)
特開 平２−263458（ＪＰ，Ａ)
特開 平１−134956（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/02
H01L 23/10
H01L 33/00
Claims (6)
- 【請求項１】基板上に搭載された電子部品素子を該素子
の周りに形成される側壁部及び該側壁部上に被せられる
蓋材を適用して気密封止するに際し、基板及び蓋材の少
なくとも一方に、液状封止材を用い孔版印刷手段を適用
して未硬化側壁部を形成し、しかる後、基板と蓋材とを
未硬化側壁部を介し張り合わせた状態で該未硬化側壁部
を硬化させ、もって硬化側壁部の形成と同時に該側壁部
を構成している封止材の接着材としての働きで基板と蓋
材とを接着一体化することを特徴とする気密封止パッケ
ージの製造方法。 - 【請求項２】基板上に搭載された電子部品素子を該素子
の周りに形成される側壁部及び該側壁部上に被せられる
蓋材を適用して気密封止するに際し、基板上に多数個の
電子部品素子が相互間に間隔を存し且つ縦横に列をなす
ように搭載されており、基板及び蓋材の少なくとも一方
に、液状封止材を用い孔版印刷手段を適用して未硬化側
壁部を電子部品素子の各々の周りを取り囲むように格子
状に形成し、しかる後、基板と蓋材とを該未硬化側壁部
を介し張り合わせた状態で該側壁部を硬化させ、もって
格子状硬化側壁部の形成と同時に該側壁部を構成してい
る封止材の接着材としての働きで基板と蓋材とを接着一
体化し、次いで基板並びに蓋材を格子状側壁部の縦横の
中心線に沿って分断し多数個取りすることを特徴とする
気密封止パッケージの製造方法。 - 【請求項３】未硬化側壁部の形成のための孔版印刷を、
真空雰囲気下で行うことを特徴とする請求項１又は２記
載の製造方法。 - 【請求項４】未硬化側壁部上への蓋材の被蓋を、真空雰
囲気下又は不活性ガスの充満雰囲気下で行うことを特徴
とする請求項１又は２記載の製造方法。 - 【請求項５】基板に対し未硬化側壁部が比較的粘度及び
粘度比の少なくとも一方が小さい液状封止材を用いて孔
版印刷により形成され、該側壁部は、未硬化状態での液
状封止材の下方への流動により底部側ほど漸進的に厚肉
になり、蓋材側に比較的粘度及び粘度比の少なくとも一
方が高い液状封止材を用いて未硬化側壁補助部が形成さ
れ、上記未硬化側壁部の流動による上部の量不足が上記
補助部によって補われる構成になっていることを特徴と
する請求項１又は２記載の製造方法。 - 【請求項６】電子部品素子が発光素子であり、蓋材が光
学的に透明であり、液状封止材が白色に着色されている
ことを特徴とする請求項５記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10745799A JP3362219B2 (ja) | 1999-04-15 | 1999-04-15 | 気密封止パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10745799A JP3362219B2 (ja) | 1999-04-15 | 1999-04-15 | 気密封止パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000299396A JP2000299396A (ja) | 2000-10-24 |
| JP3362219B2 true JP3362219B2 (ja) | 2003-01-07 |
Family
ID=14459668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10745799A Expired - Fee Related JP3362219B2 (ja) | 1999-04-15 | 1999-04-15 | 気密封止パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3362219B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4565728B2 (ja) * | 2000-10-10 | 2010-10-20 | 三洋電機株式会社 | 中空気密パッケージ型の半導体装置 |
| DE10137618A1 (de) * | 2001-08-01 | 2003-02-27 | Infineon Technologies Ag | Schutzvorrichtung für Baugruppen |
| DE10137667B4 (de) * | 2001-08-01 | 2010-05-20 | Qimonda Ag | Schutzvorrichtung für Baugruppen mit Abstandhalter |
| DE10137619A1 (de) | 2001-08-01 | 2003-02-27 | Infineon Technologies Ag | Abdeckelement für Baugruppen |
| DE10137666A1 (de) | 2001-08-01 | 2003-02-27 | Infineon Technologies Ag | Schutzvorrichtung für Baugruppen und Verfahren zu ihrer Herstellung |
| JP4020618B2 (ja) * | 2001-10-15 | 2007-12-12 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| JP4020624B2 (ja) * | 2001-11-08 | 2007-12-12 | 三洋電機株式会社 | 半導体装置の製造方法 |
| DE10308866A1 (de) | 2003-02-28 | 2004-09-09 | Osram Opto Semiconductors Gmbh | Beleuchtungsmodul und Verfahren zu dessen Herstellung |
| US7560820B2 (en) * | 2004-04-15 | 2009-07-14 | Saes Getters S.P.A. | Integrated getter for vacuum or inert gas packaged LEDs |
| JP5047509B2 (ja) * | 2006-03-01 | 2012-10-10 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
| WO2008023827A1 (fr) | 2006-08-25 | 2008-02-28 | Sanyo Electric Co., Ltd. | Dispositif semi-conducteur |
| JPWO2008023826A1 (ja) | 2006-08-25 | 2010-01-14 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| US9034729B2 (en) | 2006-08-25 | 2015-05-19 | Semiconductor Components Industries, Llc | Semiconductor device and method of manufacturing the same |
| DE102008025202B4 (de) | 2008-05-27 | 2014-11-06 | Epcos Ag | Hermetisch geschlossenes Gehäuse für elektronische Bauelemente und Herstellungsverfahren |
| DE112010005984T5 (de) * | 2010-11-10 | 2013-08-14 | Kuo-Kuang Chang | Verfahren zur Herstellung einer Abdeckung sowie zu deren Nutzung bei der Einkapselung von Leuchtdioden |
| JP2018060989A (ja) * | 2016-10-04 | 2018-04-12 | 日本特殊陶業株式会社 | 枠体部材、発光装置、およびこれらの製造方法 |
| JP2018085368A (ja) * | 2016-11-21 | 2018-05-31 | 日本特殊陶業株式会社 | 蓋部材、該蓋部材を用いた発光装置、およびこれらの製造方法 |
-
1999
- 1999-04-15 JP JP10745799A patent/JP3362219B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000299396A (ja) | 2000-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3362219B2 (ja) | 気密封止パッケージの製造方法 | |
| US6383835B1 (en) | IC package having a conductive material at least partially filling a recess | |
| US7675231B2 (en) | Light emitting diode display device comprising a high temperature resistant overlay | |
| US7935976B2 (en) | Package of light emitting diode and method for manufacturing the same | |
| US7541658B2 (en) | Optically interactive device package array | |
| JP4878053B2 (ja) | 発光ダイオードの製造方法 | |
| JP3163419B2 (ja) | 電子部品の製造方法 | |
| JP5497469B2 (ja) | 発光装置およびその製造方法 | |
| JP2000156528A (ja) | 発光素子 | |
| KR20090046701A (ko) | 수지 밀봉 발광체 및 그 제조 방법 | |
| JPH08330509A (ja) | 電子回路装置およびその製造方法 | |
| JPH1131751A (ja) | 中空パッケージとその製造方法 | |
| JP3182665U (ja) | チャンバ切欠を有するイメージセンサ | |
| JPH1050878A (ja) | 半導体装置およびその製造方法 | |
| US20060273437A1 (en) | Optoelectronic semiconductor assembly with an optically transparent cover, and a method for producing optoelectronic semiconductor assembly with an optically transparent cover | |
| JPH1065219A (ja) | 光電子部品の製造方法 | |
| JP2001094157A (ja) | チップ部品型発光ダイオードおよびその製造方法 | |
| US8779561B2 (en) | LED backlight unit without printed circuit board and method of manufacturing the same | |
| JP3801025B2 (ja) | 半導体装置 | |
| JP2002170998A (ja) | 半導体発光装置およびその製造方法 | |
| JP2014112724A (ja) | 発光装置およびその製造方法 | |
| KR100757825B1 (ko) | 발광 다이오드 제조방법 | |
| JP4006578B2 (ja) | ２側面発光型ｌｅｄの製造方法 | |
| TW201843847A (zh) | 光學模組的製造方法及光學模組 | |
| JP2013110288A (ja) | サイドビュー型発光装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |