JP4723664B2 - 導電パターン検査装置及び検査方法 - Google Patents

導電パターン検査装置及び検査方法 Download PDF

Info

Publication number
JP4723664B2
JP4723664B2 JP2009188319A JP2009188319A JP4723664B2 JP 4723664 B2 JP4723664 B2 JP 4723664B2 JP 2009188319 A JP2009188319 A JP 2009188319A JP 2009188319 A JP2009188319 A JP 2009188319A JP 4723664 B2 JP4723664 B2 JP 4723664B2
Authority
JP
Japan
Prior art keywords
conductive pattern
electrode
detected
conductive
reference value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009188319A
Other languages
English (en)
Other versions
JP2011038962A (ja
Inventor
秀嗣 山岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FCOM CORPORATION
Original Assignee
FCOM CORPORATION
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FCOM CORPORATION filed Critical FCOM CORPORATION
Priority to JP2009188319A priority Critical patent/JP4723664B2/ja
Priority to CN2010800294698A priority patent/CN102472788A/zh
Priority to KR1020127004075A priority patent/KR101384518B1/ko
Priority to PCT/JP2010/063705 priority patent/WO2011021567A1/ja
Priority to TW99127329A priority patent/TWI474012B/zh
Publication of JP2011038962A publication Critical patent/JP2011038962A/ja
Application granted granted Critical
Publication of JP4723664B2 publication Critical patent/JP4723664B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

本発明は、基板上に形成された導電パターンの電気的欠陥を検出する検査装置及び検査方法に関する。
近年、電子機器の小型化及び軽量化に伴い、回路基板は小型化され、回路基板上の導電パターンは高密度化されている。導電パターンの高密度化により、短絡や断線などの欠陥が起こり易くなった。このため、細密な導電パターンを検査する方法や装置について研究が行われている。この導電パターンの短絡及び断線状況を検査する方法は、大きく二つに分類される。
一つ目は、プローブカードを用いる方法である。プローブカード上に、導電パターン毎に一対の検査用触針が、導電パターンの両端に接触するように形成される。検査時には、それぞれの検査用触針が、それぞれ対応する導電パターンの両端に正確に接触するように、回路基板上にプローブカードが設置される。プローブカードから導電パターンの一端に接する検査用触針に、電気信号が流される。電気信号は導電パターンを介して他端に伝達され、他端から電気信号がプローブカードへと伝達される。この方法により、導電パターンの欠陥の有無の検査が行われる。
二つ目は、プローブを走査させる方法である。回路基板上の導電パターンの一端に電極板が配置される。電極板は回路基板上の導電パターンの一端全てと回路基板を介して静電結合が可能とされる広さを有する。プローブは、導電パターンの他端側に配置される。プローブの先端部は、回路基板上の導電パターンのいづれか一つにのみに接触するように形成されている。電気信号がプローブから導電パターンに流され、導電パターンを伝わり電極板へと伝達される。これにより導電パターンの導電テスト等が行われる。また、プローブを走査させることにより、導電パターン毎に導電テストが行われる(特許文献1)。この方法においては、電極板の代わりにセンサ部が、プローブと反対側の導電パターンの端に設置されることも可能である(特許文献2)。センサ部は導電パターン上に非接触で配置される。センサ部はプローブと同調して走査され、上記と同様に導電パターンごとに欠陥の有無の検査が行われる。プローブを二方向に走査させることも可能である(特許文献3)。
特開2003−344474号公報 特開2006−300665号公報 特開2008−281576号公報
上述された一つ目の方法においては、検査用触針が導電パターンの両端に接触するように形成されている。この方法によって、短絡等の有無は検出されるが、検出された欠陥の位置を特定することは不可能である。
上述された二つ目の方法においては、プローブの一方向の走査によって、欠陥のある導電パターンを特定することはできる。しかし、導電パターン上における欠陥の位置は特定できない。位置を特定するためには、再度プローブやカメラなどを走査して探索する必要がある。また、プローブ等を動かす方向が2次元に増えることにより、プローブ等の制御機能が複雑になる上、時間も要する。カメラが使用される場合は、カメラ自体及びカメラを操作する制御装置が必要となる。カメラで撮った画像によって検出する場合、画質は色情報(色調や階調)を持つ画素によって決定される。画素は色情報を持つ最小の単位であり、細かさには限界がある。このため、高密度化された回路基板において、画像を介する検出には限界がある。
本発明は、前述された問題に鑑みてなされたものであり、その目的は、基板上に形成された複数本の導電パターンの欠陥位置を迅速かつ簡易に特定できる手段を提供することにある。
本発明に係る導電パターン検査装置は、基板に並列に形成されたN本の直線状の第一導電パターン、及び上記第一導電パターンに対して、絶縁層を介して上記第一導電パターンと直交するように並列に形成された、直線状の第二導電パターンの状態を検査する装置であって、第一電極を介して上記第一導電パターンのいずれかに電気信号を供給する印加手段と、複数本の上記第一導電パターンと直交し、且つ一本の上記第二導電パターンと対向して平行に延出するように、上記第一電極から、上記第二導電パターンと同じ間隔で配置された複数の第二電極を介して、上記第一導電パターンから上記印加手段によって印加された電気信号をそれぞれ検出する検出手段と、上記第一電極及び上記第二電極を、上記第二導電パターンの長手方向に沿って、1本目の第一導電パターンからN本目の第一導電パターンへ向かって走査する走査手段と、上記検出手段が検出した各第一導電パターンの電気信号、及び予め設定された第一基準値に基づいて、断線のある第一導電パターンの本数目及び当該第一導電パターン上における断線の位置を判断する断線判断手段と、上記検出手段が検出した電気信号、及び予め設定された第二基準値に基づいて、第一導電パターン同士の短絡のある本数目を判断し、上記検出手段が検出した電気信号、及び予め設定された第三基準値に基づいて、上記第一導電パターンと上記第二導電パターンとの短絡のある位置を判断する短絡判断手段と、を備える。
上記検出手段は、上記第二電極を介して、上記第一電極により電気信号が印加された第一導電パターン及び当該第一導電パターンと隣接する第一導電パターンから当該電気信号を検出するものであってもよい。
上記第一電極は上記第一導電パターンに対して接触するものであり、上記第二電極は上記第一導電パターン及び上記第二導電パターンに対して非接触のものであることが好ましい。
上記断線判断手段は、k本目の第一導電パターンから上記第二電極を介して検出された各電気信号の少なくともいずれかが、予め設定された第一基準値より小さいときに、当該k本目の第一導電パターンが断線していると判断するものであってもよい。
上記断線判断手段は、k本目の第一導電パターンから上記第二電極を介して検出された各電気信号において、上記第一基準値より小さい電気信号が検出された第二電極の位置に基づいて当該k本目の第一導電パターンにおける断線位置を判断するものであってもよい。
上記短絡判断手段は、上記検出手段が検出したk本目の第一導電パターンを介して上記第二電極から得られた電気信号が、予め設定された第二基準値より大きいときに、当該k本目の第一導電パターンと他の第一導電パターンとが短絡していると判断するものであってもよい。
上記短絡判断手段は、上記検出手段が検出したk本目の第一導電パターンを介して上記第二電極から得られた各電気信号の少なくともいずれかが、予め設定された第三基準値より大きいときに、当該k本目の第一導電パターンと上記第二導電パターンとが短絡していると判断するするものであってもよい。
上記短絡判断手段は、k本目の第一導電パターンから上記第二電極を介して検出された各電気信号に対して、上記第三基準値より大きい電気信号が検出された第二電極の位置に基づいて当該k本目の第一導電パターンにおける上記第二導電パターンとの短絡位置を判断するものであってもよい。
本発明に係る導電パターン検査方法は、基板に並列に形成されたN本の直線状の第一導電パターン、及び上記第一導電パターンに対して、絶縁層を介して上記第一導電パターンと直交するように並列に形成された直線状の第二導電パターンの状態を検査する方法であって、第一電極を介して上記第一導電パターンのいずれかに電気信号を供給する印加工程と、複数本の上記第一導電パターンと直交し、且つ一本の上記第二導電パターンと対向して平行に延出するように、上記第一電極から、上記第二導電パターンと同じ間隔で配置された複数の第二電極を介して、上記第一導電パターンから上記印加工程において印加された電気信号をそれぞれ検出する検出工程と、上記第一電極及び上記第二電極を、上記第二導電パターンの長手方向に沿って、1本目の第一導電パターンからN本目の第一導電パターンへ向かって走査する走査工程と、上記検出工程において検出された各第一導電パターンの電気信号、及び予め設定された第一基準値づいて、断線のある第一導電パターンの本数目及び当該第一導電パターン上における断線の位置を特定する断線位置特定工程と、上記検出工程において検出された電気信号、及び予め設定された第二基準値に基づいて、第一導電パターン同士の短絡のある本数目を判断し、上記検出工程において検出された電気信号、及び予め設定された第三基準値に基づいて、上記第一導電パターンと上記第二導電パターンとの短絡のある位置を判断する短絡判断工程と、を含む。
上記検出工程は、上記第二電極を介して、上記第一電極により電気信号が印加された第一導電パターン及び当該第一導電パターンと隣接する第一導電パターンから当該電気信号を検出する工程であってもよい。
上記第一電極は上記第一導電パターンに対して接触するものであり、上記第二電極は上記第一導電パターン及び上記第二導電パターンに対して非接触のものであることが好ましい。
k本目の第一導電パターンから上記第二電極を介して検出された各電気信号の少なくともいずれかが、予め設定された第一基準値より小さいときに、当該k本目の第一導電パターンが断線していると判断してもよい。
k本目の第一導電パターンから上記第二電極を介して検出された各電気信号において、上記第一基準値より小さい電気信号が検出された第二電極の位置に基づいて当該k本目の第一導電パターンにおける断線位置を判断してもよい。
k本目の第一導電パターンを介して上記第二電極から得られた電気信号が、予め設定された第二基準値より大きいときに、当該k本目の第一導電パターンと他の第一導電パターンとが短絡していると判断してもよい。
k本目の第一導電パターンを介して上記第二電極から得られた各電気信号の少なくともいずれかが、予め設定された第三基準値より大きいときに、当該k本目の第一導電パターンと上記第二導電パターンとが短絡していると判断してもよい。
k本目の第一導電パターンから上記第二電極を介して検出された各電気信号に対して、上記第三基準値より大きい電気信号が検出された第二電極の位置に基づいて当該k本目の第一導電パターンにおける上記第二導電パターンとの短絡位置を判断してもよい。
本発明によれば、基板上に形成されたN本の第一導電パターン、及び第一導電パターンに対して、絶縁層を介して第一導電パターンと直交するように並列に形成された、直線状の第二導電パターンに対して第一電極及び複数の第二電極を各導電パターンに対して走査することによって、断線のある導電パターンの本数目及び位置を特定することができる。
図1は、本発明の一実施形態に係る導電パターン検査装置10の模式図である。 図2は、導電パターン検査装置10の概略側面図である。 図3は、導電パターン検査方法を示すフローチャートである。 図4は、断線・短絡の判断を示すフローチャートである。 図5は、正常な第一導電パターン17から検出された電気信号を示す模式図である。 図6は、断線のある第一導電パターン17から検出された電気信号を示す模式図である。 図7は、断線のある第一導電パターン17から検出された電気信号を示す模式図である。 図8は、短絡のある第一導電パターン17から検出された電気信号を示す模式図である。 図9は、正常な第一導電パターン17から検出された電気信号を示す模式図である。 図10は、第二導電パターン47との間に短絡のある第一導電パターン17から検出された電気信号を示す模式図である。
以下に、適宜図面が参照されて、本発明の好ましい実施形態が説明される。なお、以下に説明される各実施形態は本発明の一例にすぎず、本発明の要旨を変更しない範囲で、本発明の実施形態を適宜変更できることは言うまでもない。
[導電パターン検査装置10の概略]
図1は、本発明の一実施形態に係る導電パターン検査装置10の模式図である。図2は、本発明の一実施形態に係る導電パターン検査装置の概略側面図である。また、図2において、後から述べられる第一電極支持部材18は省略されている。
導電パターン検査装置10は主として、供給部20、第一電極12、受容部13、信号処理部21、制御部23、操作部24及び支持台30を備える。支持台30は検査対象を保持する基台である。第一電極12及び受容部13は、支持台30の検査対象が保持される面上に設けられている。第一電極12は供給部20と導線26で接続されている。受容部13は、支持台30と向かい合う面に複数の第二電極14を有する。第二電極14は、導線27を介して信号処理部21と接続されている。供給部20は、導線28を介して制御部23と接続されている。また、制御部23は、信号処理部21、操作部24と電気的に導線等を介して接続されている。各構成についての詳細は、以下に説明される。供給部20が、本発明における印加手段に相当する。受容部13が、本発明における検出手段に相当する。操作部24が、本発明における走査手段に相当する。制御部23が、本発明における断線判断手段及び短絡判断手段に相当する。
導電パターン検査装置及び方法を説明するために、検査対象である基板11が、図示されている。また、基板11平面上における第一導電パターン17に平行な方向を方向101、導電パターンに垂直な方向を方向102として使用する。
[基板11]
基板11は、液晶パネル等に用いられる基板であり、基底部33上に第一導電パターン17が形成されている。基底部33は、絶縁体からなる薄層板であり、主な材料としてガラスやプラスチックが挙げられる。各々の第一導電パターン17は、概ね同一の直線形状であり、基底部33上にN本が並列に形成されている。すなわち、N本の第一導電パターン17は、相互がほぼ平行となって基底部33の上面に並ぶように形成されている。第一導電パターン17は、導電性の材料から形成されており、このような材料について、例えば、インジウムとスズの酸化物(ITO)、銀、アルミニウム等が挙げられる。
[第一電極12]
第一電極12は、上述されたように導線26によって供給部20と電気的に接続されている。第一電極支持部材18は、第一電極12を支持している。図1において、第一電極支持部材18は第一電極12を横から支持しているが、この形態には限らず、第一電極支持部材18上から第一電極12を支持すること等も可能である。図2に示されるように、第一電極12の先端は接触部16を有する。接触部16は、第一導電パターン17の一方の第一端35付近に接触するように配置されている。第一電極12の接触部16は、隣り合う第一導電パターン17の間隔より小さいものであり、接触部16が、隣り合う2本の第一導電パターン17に同時に接触することはない。換言すると、接触部16は、第一導電パターン17のいずれか一本とのみ接触し得る。
第一電極12は第一導電パターン17と接触しているので、第一導電パターン17に対して印加可能な電気信号の大きさが、非接触な電極に比べて大きい。その結果、各第二電極14が検出する電気信号においてノイズが小さくなる。接触部16は導電体である。導電体として、例えばタングステン合金に代表される金属等が挙げられる。接触部16が第一導電パターン17のいずれか一本とのみ接触するには、仮に接触部16が金属繊維とすれば、その断面の直径が50〜70μm程度であることが好適である。
[受容部13]
図1及び図2に示されるように、受容部13は、複数の第二電極14と第二電極支持部材19とを備える。第二電極支持部材19は、各第二電極14を基板11と対向させ、且つ各第二電極14を基板11から一定の距離だけ離れた位置に支持する。図1においては、第二電極支持部材19の下方に配置された第二電極14が点線で示されている。第二電極支持部材19によって支持された複数の第二電極14を、一体として方向102へ移動可能である。複数の第二電極14は、第一電極12が接触する第一導電パターン17に沿って、第1電極が接触する第一端35から反対側の第二端36まで、所定の間隔で一列に配置されている。すなわち、各第二電極14は第一導電パターン17と非接触であり、静電結合を通じて第一導電パターン17から電気信号を検出する。
第二電極14は、第一電極12が接触する第一導電パターン17及びそれに隣り合う第一導電パターン17を含む複数の第一導電パターン17と対向する大きさである。仮に、第一電極12が接触する第一導電パターン17以外の第一導電パターン17にも電気信号が与えられていれば、第二電極14はその複数の第一導電パターン17から同時に電気信号を検出し得る。
[操作部24]
第一電極支持部材18及び第二電極支持部材19は、操作部24によって、不図示のモータから駆動伝達されて、一体として方向102へ移動され得る。モータから第一電極支持部材18及び第二電極支持部材19への駆動伝達は、公知のギヤ機構やベルト機構などによって実現される。また、第一電極支持部材18及び第二電極支持部材19の位置は、センサやエンコーダ、ステッピングモータのステップ量に基づいて把握され得る。第一電極支持部材18及び第二電極支持部材19が走査方向103へ移動されることによって、第一電極12及び複数の第二電極14が、各第一導電パターン17に対して走査される。
[信号処理部21]
図1に示されるように、信号処理部21は、第二電極14が検出した電気信号を受信する。信号処理部21は、受信した信号を増幅するとともに、フィルタによってノイズが除去し、一定の順序でシリアルに出力する。
[制御部23]
制御部23は、例えば、コンピュータのように情報処理装置として構成されている。制御部23には、供給部20から第一電極12へ出力させる電気信号のタイミングや大きさを指示するためのプログラムや、第一電極支持部材18及び第二電極支持部材19を所定のタイミングで所定の位置に移動させるためのプログラム、信号処理部21から出力された電気信号に基づいて、第一導電パターン17が断線或いは短絡している位置を特定するためのプログラムなどがインストールされている。
[導電パターン検査方法]
以下に、本発明の一実施形態に係る導電パターン検査装置10における導電パターン検査方法が説明される。
検査対象である基板11は、予め支持台30上に固定される。この固定方法は特に限定されず、ロボットや人力によって基板11が支持台30の所定の位置に固定される。制御部23は検査開始の指示を受け付けると、第一電極支持部材18及び第2電極支持部材19を1本目の第一導電パターン17に対応する検査開始位置へ移動させる(S1)。検査開始位置において、第一電極12が1本目の第一導電パターン17と接触する。また、各第二電極14は、1本目の第一導電パターン17を含む複数の第一導電パターン17に対向する。なお、検査開始位置は、必ずしも基板11における1本目の第一導電パターン17に限定されないが、本明細書においては、検査が開始される第一導電パターン17が1本目の第一導電パターン17と称される。
[印加工程]
制御部23は、供給部20に、第一電極12を通じて電気信号を1本目の第一導電パターン17に印加させて、電気信号の供給を開始する(S2)。この電気信号の一例として、交流電圧が挙げられ、電圧は20V程度である。電圧が20V以上であると、各第二電極14が十分な大きさの電気信号を検出するので、検出された電子信号とノイズとの判別が容易である。
[走査工程]
制御部23は、第一電極支持部材18及び第二電極支持部材19を、1本目の第一導電パターン17からN本目の第一導電パターン17へ向かって移動させる(S3)。第一電極12は、いずれか1本の第一導電パターン17と接触するので、この走査において、1本目の第一導電パターン17からN本目の第一導電パターン17に対して、順番に、第一電極12から電気信号がそれぞれ印加される。
[検出工程]
制御部23は、第一電極支持部材18及び第二電極支持部材19の走査過程において、第一電極12及び第二電極14が測定位置に位置するかを判別する(S4)。第一電極12及び第二電極14が測定位置に到達していなければ(S4:NO)、制御部23は第一電極支持部材18及び第二電極支持部材19の走査を継続する。この測定位置とは、各第一導電パターン17から電気信号を検出し得る位置である。例えば、第一電極支持部材18及び第二電極支持部材19の移動距離が、リニアエンコーダやモータのエンコーダによって検出され、その移動距離及び各第一導電パターン17のピッチに基づいて、第一電極12及び第二電極14が測定位置に位置したかが判断される。そして、制御部23は、第一電極12及び第二電極14が測定位置に位置すれば(S4:YES)、その第一導電パターン17に供給されて各第二電極14から検出される電気信号を、信号処理部21から受信する。この電気信号は、電気信号として制御部23のRAMへ格納される(S5)。
制御部23は、1本の第一導電パターン17からの電気信号を検出した後に、第一電極支持部材18及び第二電極支持部材19が終了位置に到達したかを判断する(S6)。検査終了位置とは、基板11にN本の第一導電パターン17が形成されているのであれば、第一電極12及び第二電極14がN本目の第一導電パターン17を超えて基板11の端側へ移動した位置である。検査終了位置では、第一電極12がN本目の第一導電パターン17と接触し、各第二電極14は、N本目の第一導電パターン17を含む複数の第一導電パターン17に対向する。なお、検査終了位置は、必ずしも基板11におけるN本目の第一導電パターン17を過ぎた位置に限定されない。
制御部23は、第一電極支持部材18及び第二電極支持部材19が終了位置へ到達していなければ(S6:NO)、前述された測定位置の判断(S4)及び測定と検出した電気信号の格納(S5)を繰り返す。制御部23は、第一電極支持部材18及び第二電極支持部材19がが終了位置に到達すれば(S6:YES)、電気信号の供給及び測定を停止する(S7)。そして、制御部23は、格納された電気信号からそれぞれの第一導電パターン17に対応するラインデータを抽出して(S8)、1本目からN本目の第一導電パターン17のそれぞれ対して、断線及び短絡を判断する(S9)。
[断線判断工程及び短絡判断工程]
図4に示されるように、制御部23は、RAMから1からN本目の第一導電パターン17において検出された電気信号を順次読み出す(S21)。そして、読み出したk本目の第一導電パターン17の電気信号を第一基準値と比較する(S22)。この第一基準値は、第一導電パターン17に断線があったときに検出される電気信号の大きさに基づいて予め設定される値である。
図5に示されるように、第一導電パターン17に断線或いは短絡がないとき、つまり第一導電パターン17が正常であるときには、k本目の第一導電パターン17に対向された7個の第二電極14からそれぞれ得られる電気信号の大きさは、ほぼ同じである。
図6に示されるように、仮に第一電極12側から数えて5個目の第二電極14と6個目の第二電極14との間において第一導電パターン17に断線が生じていると、第一電極12から印加された電気信号は5個目の第二電極14からは正常に検出されるが、6個目の第二電極14からは検出されないか微弱な電気信号が検出される。
また、図7に示されるように、仮に第一電極12側から数えて5個目の第二電極14の直下において第一導電パターン17に断線が生じていると、第一電極12から印加された電気信号は5個目の第二電極14から正常なときの半分程度の大きさで検出され、6個目の第二電極14からは検出されないか微弱な電気信号が検出される。このように、断線のある位置の直上の第二電極14により検出されるであろう電気信号の大きさより若干大きな値が第一基準値として予め設定されている。
制御部23は、k本目の第一導電パターン17において各第二電極14から検出された電気信号のうち、仮に5個目の第二電極14が検出した電気信号が第一基準値より小さければ(S22:YES)、k本目の第一導電パターン17における5個目の第二電極14付近に断線があるとして、断線のあるk本目と5個目の第二電極14の位置をRAMに格納する(S23)。
制御部23は、k本目の第一導電パターン17の電気信号のいずれもが第一基準値より大きければ(S22:NO)、その電気信号を第二基準値と比較する(S24)。この第二基準値は、第一導電パターン17に短絡があったときに検出される電気信号の大きさに基づいて予め設定される値である。
図8に示されるように、仮に第一電極12側から数えて2個目の第二電極14と3個目の第二電極14との間において、k本目の第一導電パターン17が(k+1)本目の第一導電パターン17と短絡していると、第一電極12からk本目の第一導電パターン17に印加された電気信号は、(k+1)本目の第一導電パターン17にも伝達されて、各第二電極14は、k本目の第一導電パターン17及び(k+1)本目の第一導電パターン17から電気信号を検出する。したがって、各第二電極14から検出される電気信号は、正常なときの2倍程度の大きさで検出される。このように、短絡があるときに各第二電極14より検出されるであろう電気信号の大きさより若干小さな値が第二基準値として予め設定されている。
制御部23は、k本目の第一導電パターン17において各第二電極14から検出された電気信号のいずれかが第二基準値より大きければ(S24:YES)、k本目の第一導電パターン17に短絡があるとして、短絡のあるk本目をRAMに格納する(S25)。
制御部23は、k本目の第一導電パターン17において各第二電極14から検出された電気信号のいずれもが第二基準値より小さければ(S24:NO)、k本目の第一導電パターン17は正常であるとしてRAMに格納する(S26)。
制御部23は、読み出したk本目をカウントアップして(S27)、k=Nでなければ(S28:NO)、次の(k+1)本目の第一導電パターン17の電気信号をRAMから読み出して同様の断線・短絡の判断を行い、k=Nであれば(S28:YES)、断線・短絡の判断を終了する。
[表示工程]
図3に示されるように、制御部23は、断線・短絡の判断を終了した後、RAMに格納された断線位置・短絡位置を読み出して、検査結果としてディスプレイなどの表示部に表示する(S10)。この表示に基づいて、検査者は、基板11のいずれの位置に断線或いは短絡があるかを知り得る。
[本実施形態の作用効果]
前述されたように、本実施形態によれば、第一電極12及び複数の第二電極14が基板11に対して一方向に走査されるのみによって、断線のある本数目及び位置が特定されるので、検査に要する時間が従来より格段に短縮される。また、同じ走査によって、短絡のある本数目についても特定される。また、第一電極12が第一導電パターン17に接触するので、第二電極14においてノイズと区別が可能な程度の大きな電気信号を検出することができる。また、第二電極14が第一導電パターン17に非接触なので、第二電極14を走査することによって第一導電パターン17が傷つけられることがない。さらには、各第一導電パターン17に対する各第二電極の位置が多少ズレても、断線・短絡の検査が可能である。
[変形例]
なお、本発明は、実施形態において示された基板11についてのみ検査を行い得るものではなく、例えば、液晶画面などに採用されている薄層トランジスタ(TFT)が組み込まれている二層から成る液晶パネルに対して検査を行い得る。
[基板51]
図9に示されるように、基板51は、基板11と同様に液晶パネル等に用いられる基板であり、基底部33上に形成された第一導電パターン17に対して、基底部33の一部を絶縁層として、基底部33の内部に第二導電パターン47が形成されている。つまり、第一導電パターン17が基底部33の表層として形成され、第二導電パターン47が基底部33の内層として形成されている。なお、各図においては、第二導電パターン47が波線で示されている。
各第二導電パターン47は、概ね同一の直線形状であり、図9に示される平面視において第一導電パターン17とほぼ直交するようにX本が並列に形成されている。第二導電パターン47の本数、つまりX本は第一導電パターン17の本数、つまりN本と同じである必要はない。
前述された短絡判断工程において、制御部23は、RAMから1からN本目の第一導電パターン17において検出された電気信号を順次読み出し、読み出したk本目の第一導電パターン17の電気信号を第三基準値と比較する。この第三基準値は、第一導電パターン17と第二導電パターン47との間に短絡があったときに検出される電気信号の大きさに基づいて予め設定される値である。
図9に示されるように、第一導電パターン17と第二導電パターン47との間に短絡がないとき、つまり第一導電パターン17と第二導電パターン47との間にクロスショートがないときには、k本目の第一導電パターン17に対向された7個の第二電極14からそれぞれ得られる電気信号の大きさは、ほぼ同じである。
図10において×印で示されるように、仮に第一電極12側から数えて4個目の第二電極14の直下においてk本目の第一導電パターン17と第二導電パターン47との間に短絡(クロスショート)が生じていると、第一電極12からk本目の第一導電パターン17に印加された電気信号が、短絡した第二導電パターン47にも伝達され、4個目の第二電極14は、k本目、k+1本目、k+2本目の各第一導電パターン17から電気信号を検出する。したがって、4個目の第二電極14から検出される電気信号は、正常なときの2倍以上の大きさで検出される。このように、短絡があるときに第二電極14より検出されるであろう電気信号の大きさより若干小さな値が第三基準値として予め設定されている。
制御部23は、k本目の第一導電パターン17において第二電極14から検出された電気信号のうち、仮に4個目の第二電極14が検出した電気信号が第三基準値より大きければ、k本目の第一導電パターン17が、4個目の第二電極14付近において第二導電パターン47と短絡していると判断して、短絡のあるk本目と4個目の第二電極14の位置をRAMに格納する。一方、制御部23は、k本目の第一導電パターン17において各第二電極14から検出された電気信号のいずれもが第三基準値より小さければ、k本目の第一導電パターン17は正常であると判断する。このようにして、基板51に対して、第一導電パターン17と第二導電パターン47との間における短絡のある本数目及び位置が特定される。
10・・・導電パターン検査装置
11,51・・・基板
12・・・第一電極
13・・・受容部
14・・・第二電極
17・・・第一導電パターン
18・・・支持部材
20・・・供給部
21・・・信号処理部
23・・・制御部
24・・・操作部
26,27,28・・・導線
30・・・支持台
33・・・基底部
35・・・第一端
36・・・第二端
47・・・第二導電パターン
101・・・第一導電パターン17に平行な方向
102・・・第一導電パターン17に垂直な方向
103・・・走査方向

Claims (16)

  1. 基板に並列に形成されたN本の直線状の第一導電パターン、及び上記第一導電パターンに対して、絶縁層を介して上記第一導電パターンと直交するように並列に形成された、直線状の第二導電パターンの状態を検査する装置であって、
    第一電極を介して上記第一導電パターンのいずれかに電気信号を供給する印加手段と、
    複数本の上記第一導電パターンと直交し、且つ一本の上記第二導電パターンと対向して平行に延出するように、上記第一電極から、上記第二導電パターンと同じ間隔で配置された複数の第二電極を介して、上記第一導電パターンから上記印加手段によって印加された電気信号をそれぞれ検出する検出手段と、
    上記第一電極及び上記第二電極を、上記第二導電パターンの長手方向に沿って、1本目の第一導電パターンからN本目の第一導電パターンへ向かって走査する走査手段と、
    上記検出手段が検出した各第一導電パターンの電気信号、及び予め設定された第一基準値に基づいて、断線のある第一導電パターンの本数目及び当該第一導電パターン上における断線の位置を判断する断線判断手段と、
    上記検出手段が検出した電気信号、及び予め設定された第二基準値に基づいて、第一導電パターン同士の短絡のある本数目を判断し、上記検出手段が検出した電気信号、及び予め設定された第三基準値に基づいて、上記第一導電パターンと上記第二導電パターンとの短絡のある位置を判断する短絡判断手段と、を備える導電パターン検査装置。
  2. 上記検出手段は、上記第二電極を介して、上記第一電極により電気信号が印加された第一導電パターン及び当該第一導電パターンと隣接する第一導電パターンから当該電気信号を検出するものである請求項1に記載の導電パターン検査装置。
  3. 上記第一電極は上記第一導電パターンに対して接触するものであり、上記第二電極は上記第一導電パターン及び上記第二導電パターンに対して非接触のものである請求項1又は請求項2に記載の導電パターン検査装置。
  4. 上記断線判断手段は、k本目の第一導電パターンから上記第二電極を介して検出された各電気信号の少なくともいずれかが、予め設定された第一基準値より小さいときに、当該k本目の第一導電パターンが断線していると判断する請求項1から請求項3のいずれかに記載の導電パターン検査装置。
  5. 上記断線判断手段は、k本目の第一導電パターンから上記第二電極を介して検出された各電気信号において、
    上記第一基準値より小さい電気信号が検出された第二電極の位置に基づいて当該k本目の第一導電パターンにおける断線位置を判断する請求項4に記載の導電パターン検査装置。
  6. 上記短絡判断手段は、上記検出手段が検出したk本目の第一導電パターンを介して上記第二電極から得られた電気信号が、予め設定された第二基準値より大きいときに、当該k本目の第一導電パターンと他の第一導電パターンとが短絡していると判断する請求項1から請求項5のいずれかに記載の導電パターン検査装置。
  7. 上記短絡判断手段は、上記検出手段が検出したk本目の第一導電パターンを介して上記第二電極から得られた各電気信号の少なくともいずれかが、予め設定された第三基準値より大きいときに、当該k本目の第一導電パターンと上記第二導電パターンとが短絡していると判断する請求項1から請求項6のいずれかに記載の導電パターン検査装置。
  8. 上記短絡判断手段は、k本目の第一導電パターンから上記第二電極を介して検出された各電気信号に対して、上記第三基準値より大きい電気信号が検出された第二電極の位置に基づいて当該k本目の第一導電パターンにおける上記第二導電パターンとの短絡位置を判断する請求項7に記載の導電パターン検査装置。
  9. 基板に並列に形成されたN本の直線状の第一導電パターン、及び上記第一導電パターンに対して、絶縁層を介して上記第一導電パターンと直交するように並列に形成された直線状の第二導電パターンの状態を検査する方法であって、
    第一電極を介して上記第一導電パターンのいずれかに電気信号を供給する印加工程と、
    複数本の上記第一導電パターンと直交し、且つ一本の上記第二導電パターンと対向して平行に延出するように、上記第一電極から、上記第二導電パターンと同じ間隔で配置された複数の第二電極を介して、上記第一導電パターンから上記印加工程において印加された電気信号をそれぞれ検出する検出工程と、
    上記第一電極及び上記第二電極を、上記第二導電パターンの長手方向に沿って、1本目の第一導電パターンからN本目の第一導電パターンへ向かって走査する走査工程と、
    上記検出工程において検出された各第一導電パターンの電気信号、及び予め設定された第一基準値づいて、断線のある第一導電パターンの本数目及び当該第一導電パターン上における断線の位置を特定する断線位置特定工程と、
    上記検出工程において検出された電気信号、及び予め設定された第二基準値に基づいて、第一導電パターン同士の短絡のある本数目を判断し、上記検出工程において検出された電気信号、及び予め設定された第三基準値に基づいて、上記第一導電パターンと上記第二導電パターンとの短絡のある位置を判断する短絡判断工程と、を含む導電パターン検査方法。
  10. 上記検出工程は、上記第二電極を介して、上記第一電極により電気信号が印加された第一導電パターン及び当該第一導電パターンと隣接する第一導電パターンから当該電気信号を検出する工程である請求項9に記載の導電パターン検査方法。
  11. 上記第一電極は上記第一導電パターンに対して接触するものであり、上記第二電極は上記第一導電パターン及び上記第二導電パターンに対して非接触のものである請求項9又は請求項10に記載の導電パターン検査方法。
  12. k本目の第一導電パターンから上記第二電極を介して検出された各電気信号の少なくともいずれかが、予め設定された第一基準値より小さいときに、当該k本目の第一導電パターンが断線していると判断する請求項9から請求項11のいずれかに記載の導電パターン検査方法。
  13. k本目の第一導電パターンから上記第二電極を介して検出された各電気信号において、上記第一基準値より小さい電気信号が検出された第二電極の位置に基づいて当該k本目の第一導電パターンにおける断線位置を判断する請求項12に記載の導電パターン検査方法。
  14. k本目の第一導電パターンを介して上記第二電極から得られた電気信号が、予め設定された第二基準値より大きいときに、当該k本目の第一導電パターンと他の第一導電パターンとが短絡していると判断する請求項9から請求項13のいずれかに記載の導電パターン検査方法。
  15. k本目の第一導電パターンを介して上記第二電極から得られた各電気信号の少なくともいずれかが、予め設定された第三基準値より大きいときに、当該k本目の第一導電パターンと上記第二導電パターンとが短絡していると判断する請求項9から請求項14のいずれかに記載の導電パターン検査方法。
  16. k本目の第一導電パターンから上記第二電極を介して検出された各電気信号に対して、上記第三基準値より大きい電気信号が検出された第二電極の位置に基づいて当該k本目の第一導電パターンにおける上記第二導電パターンとの短絡位置を判断する請求項15に記載の導電パターン検査方法。
JP2009188319A 2009-08-17 2009-08-17 導電パターン検査装置及び検査方法 Expired - Fee Related JP4723664B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009188319A JP4723664B2 (ja) 2009-08-17 2009-08-17 導電パターン検査装置及び検査方法
CN2010800294698A CN102472788A (zh) 2009-08-17 2010-08-12 导电图检查装置及检查方法
KR1020127004075A KR101384518B1 (ko) 2009-08-17 2010-08-12 도전패턴 검사장치 및 검사방법
PCT/JP2010/063705 WO2011021567A1 (ja) 2009-08-17 2010-08-12 導電パターン検査装置及び検査方法
TW99127329A TWI474012B (zh) 2009-08-17 2010-08-16 導電圖案檢查裝置及檢查方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009188319A JP4723664B2 (ja) 2009-08-17 2009-08-17 導電パターン検査装置及び検査方法

Publications (2)

Publication Number Publication Date
JP2011038962A JP2011038962A (ja) 2011-02-24
JP4723664B2 true JP4723664B2 (ja) 2011-07-13

Family

ID=43607022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009188319A Expired - Fee Related JP4723664B2 (ja) 2009-08-17 2009-08-17 導電パターン検査装置及び検査方法

Country Status (5)

Country Link
JP (1) JP4723664B2 (ja)
KR (1) KR101384518B1 (ja)
CN (1) CN102472788A (ja)
TW (1) TWI474012B (ja)
WO (1) WO2011021567A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2388146A2 (en) 2010-05-19 2011-11-23 Fujifilm Corporation Printing method, method for preparing overprint, method for processing laminate, light-emitting diode curable coating composition, and light-emitting diode curable ink composition
US8227539B2 (en) 2007-08-09 2012-07-24 Seiko Epson Corporation Photocurable ink composition and inkjet recording method
WO2012117944A1 (ja) 2011-02-28 2012-09-07 富士フイルム株式会社 インク組成物、画像形成方法及び印画物
US8518169B2 (en) 2007-01-29 2013-08-27 Seiko Epson Corporation Ink set, ink container, inkjet recording method, recording device, and recorded matter
US8530538B2 (en) 2005-03-29 2013-09-10 Seiko Epson Corporation Ink composition
US8673994B2 (en) 2006-11-30 2014-03-18 Seiko Epson Corporation Ink composition, two-pack curing ink composition set, and recording method and recorded matter using these

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104105975B (zh) * 2012-02-06 2016-03-30 罗泽系统株式会社 电极图案测试装置
JP6014950B1 (ja) * 2015-12-22 2016-10-26 オー・エイチ・ティー株式会社 導電体パターン検査装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07270476A (ja) * 1994-03-29 1995-10-20 Dainippon Printing Co Ltd 線状電極の欠陥検出方法および欠陥検出装置
JP2001084904A (ja) * 1999-09-14 2001-03-30 Dainippon Printing Co Ltd 電極検査装置及び電極検査方法
JP2004191381A (ja) * 2002-11-30 2004-07-08 Oht Inc 回路パターン検査装置及び回路パターン検査方法
JP2006300665A (ja) * 2005-04-19 2006-11-02 Oht Inc 検査装置および導電パターン検査方法
JP2008102031A (ja) * 2006-10-19 2008-05-01 Tokyo Cathode Laboratory Co Ltd パターン検査装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004184385A (ja) * 2002-11-30 2004-07-02 Oht Inc 回路パターン検査装置及びパターン検査方法
JP2006200993A (ja) * 2005-01-19 2006-08-03 Oht Inc 回路パターン検査装置およびその方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07270476A (ja) * 1994-03-29 1995-10-20 Dainippon Printing Co Ltd 線状電極の欠陥検出方法および欠陥検出装置
JP2001084904A (ja) * 1999-09-14 2001-03-30 Dainippon Printing Co Ltd 電極検査装置及び電極検査方法
JP2004191381A (ja) * 2002-11-30 2004-07-08 Oht Inc 回路パターン検査装置及び回路パターン検査方法
JP2006300665A (ja) * 2005-04-19 2006-11-02 Oht Inc 検査装置および導電パターン検査方法
JP2008102031A (ja) * 2006-10-19 2008-05-01 Tokyo Cathode Laboratory Co Ltd パターン検査装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8530538B2 (en) 2005-03-29 2013-09-10 Seiko Epson Corporation Ink composition
US8673994B2 (en) 2006-11-30 2014-03-18 Seiko Epson Corporation Ink composition, two-pack curing ink composition set, and recording method and recorded matter using these
US8518169B2 (en) 2007-01-29 2013-08-27 Seiko Epson Corporation Ink set, ink container, inkjet recording method, recording device, and recorded matter
US8227539B2 (en) 2007-08-09 2012-07-24 Seiko Epson Corporation Photocurable ink composition and inkjet recording method
EP2388146A2 (en) 2010-05-19 2011-11-23 Fujifilm Corporation Printing method, method for preparing overprint, method for processing laminate, light-emitting diode curable coating composition, and light-emitting diode curable ink composition
WO2012117944A1 (ja) 2011-02-28 2012-09-07 富士フイルム株式会社 インク組成物、画像形成方法及び印画物

Also Published As

Publication number Publication date
CN102472788A (zh) 2012-05-23
KR20120056256A (ko) 2012-06-01
KR101384518B1 (ko) 2014-04-11
JP2011038962A (ja) 2011-02-24
TWI474012B (zh) 2015-02-21
TW201132996A (en) 2011-10-01
WO2011021567A1 (ja) 2011-02-24

Similar Documents

Publication Publication Date Title
JP4723664B2 (ja) 導電パターン検査装置及び検査方法
KR100799161B1 (ko) 비접촉 싱글사이드 프로브와 이를 이용한 패턴전극의 단선및 단락 검사장치 및 그 방법
KR101005624B1 (ko) 터치패널의 검사장치
TWI401452B (zh) Circuit pattern inspection device and inspection method
KR20100028275A (ko) 평판 디스플레이의 전극라인 검사 장치 및 방법
KR20020001752A (ko) 검사 장치 및 검사 방법, 검사 유닛
JP2006300665A (ja) 検査装置および導電パターン検査方法
JP2010139377A (ja) 回路パターン検査装置及びその回路パターン検査方法
CN103380366A (zh) 缺陷检查方法、缺陷检查装置以及基板的制造方法
KR20050084001A (ko) 회로 패턴 검사 장치 및 회로 패턴 검사 방법
JP5352066B2 (ja) 電子回路基板の製造装置
KR102260861B1 (ko) 인쇄회로기판의 검사장치 및 그 제어방법
JP4748392B2 (ja) Tftアレイ基板検査装置
JP2000221227A (ja) 導電パターン検査装置及び方法
KR20080098088A (ko) 비접촉 싱글사이드 프로브와 이를 이용한 패턴전극의 단선및 단락 검사장치 및 그 방법
WO2017168530A1 (ja) 基板の配線経路の検査方法及び検査システム
JP2005208058A (ja) 回路パターン検査装置及び回路パターン検査方法
JP3001520B1 (ja) 高密度導通検査装置
JP2012022512A (ja) 検査装置、及び検査方法
KR100948062B1 (ko) 비접촉 싱글사이드 프로브
JP2010008996A (ja) 導電性構造部、特に薄膜トランジスタ型液晶ディスプレイの非接触式コンタクト形成のための装置及び方法
KR101823317B1 (ko) 패널의 배선패턴 검사장치 및 배선패턴 검사방법
KR100671342B1 (ko) 전기구동소자 검사 장치 및 방법
JP2013217841A (ja) 導電パターン検査装置
KR100627546B1 (ko) 자기센서와 카메라를 이용한 평판회로 전극선의 단선/단락위치 검출 장치 및 그 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees