JP4572982B2 - 対数尤度比演算回路、伝送装置及び対数尤度比演算方法、プログラム - Google Patents
対数尤度比演算回路、伝送装置及び対数尤度比演算方法、プログラム Download PDFInfo
- Publication number
- JP4572982B2 JP4572982B2 JP2008510341A JP2008510341A JP4572982B2 JP 4572982 B2 JP4572982 B2 JP 4572982B2 JP 2008510341 A JP2008510341 A JP 2008510341A JP 2008510341 A JP2008510341 A JP 2008510341A JP 4572982 B2 JP4572982 B2 JP 4572982B2
- Authority
- JP
- Japan
- Prior art keywords
- likelihood ratio
- llr
- log
- log likelihood
- signal point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Error Detection And Correction (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
本発明は、対数尤度比(LLR:Log Likelihood Ratio)を算出して出力する対数尤度比演算回路及び対数尤度比演算方法、対数尤度比演算回路を搭載した伝送装置に関する。
近年、通信システムに適用される誤り訂正符号に対する高利得化の要求が高まっている。そのため、ターボ(畳み込み)符号や、LDPC符号、ターボ積符号等の軟判定信号を用いて反復復号を行うタイプの高利得符号が用いられるようになりつつある。また、無線/有線による通信システム等の伝送系、又は記録媒体等の蓄積系によらず、通信量が増大しており、通信システムの大容量化に対する要求も強くなっている。
これらの高利得符号に用いられる復号器の入力信号は、LLRと呼ばれる信号である。本来、信号点が2次元配置となる直交変調(直交振幅変調(QAM))方式のLLRは、2次元で表される受信信号点と全ての信号点(16QAMならば16個)との2乗距離に基づいて計算される。この2乗距離の計算は複雑なため、一般には予めプログラムで計算して作成しておいた表をROM(Read Only Memory)、又はROMに相当する論理回路(真理値表)に格納しておき、この予め格納した表を参照してLLRを求めるという手法が用いられている(例えば、非特許文献1参照)。
また、演算によりLLRを求める装置として、特許文献1には、LLRの演算時間を低減するために、通信システムにおいて伝送されるM−aryQAM変調済記号内の各ビットに対する対数尤度比を効率的に算出する装置が記載されている。
関連するLLRを必要とするシステムにおいて、非特許文献1に記載されたLLR算出方法を用いる場合、予め計算し作成した参照表をROM等の回路に格納しておき、その回路のアドレスに受信信号点座標の信号を入力することで、LLRを出力している。
上記のような表を参照する方法を直交多値変調(直交振幅変調(QAM))方式を用いたシステムに適用すると、ROMのアドレスビット数やROM出力ビット数が非常に大きくなり、回路規模や遅延時間の点で実装に困難を伴う。
具体的には、上記の表を格納するROMは、直交変調を復調した2chの受信信号座標信号を入力とし、LLRを出力とする。また、多値変調方式の場合、受信信号は、多数のビットを用いて表現されることになる。この場合、その1シンボルに割り当てられた複数のビットに対するLLRを同時に出力しなければならないので、ROMの出力ビット数も多くなる。
例えば、128QAMでは、直交チャネルの1つの軟判定部分を3ビットとすると、1つの受信信号点は、硬判定部分の4ビットと併せ、(4+3)×2=14ビットで表される。1ビットあたりのLLRを5ビットとすると、1シンボルで伝送される7ビット分のLLRは、合計35ビットになる。つまり、この場合の受信信号点をLLRに変換するためには、14ビット入力且つ35ビット出力のROMを用意しなければならない。そのため、そのようなROMを実現するためには、回路規模が非常に大きくなってしまう。また、アドレス入力からデータ出力までの遅延時間が大きいため、高速動作をさせることができない。
また、特許文献1に記載された演算を行う装置では、グレイマッピング(ビットとシンボルの対応)における対称性を利用して演算量を削減している。そのため、グレイマッピングの前提条件が成立しないシンボル数が2の奇数乗の変調方式には適用できない。また、2乗距離演算を行うことによって最終的なLLRを求めており、LLR算出のための演算量はなお多い。
本発明は、変調方式、LLRのビット精度によらず、回路規模を小型化、低消費電力化でき、対数尤度比算出の高速化を行うことができる対数尤度比演算回路、伝送装置及び対数尤度比演算方法を提供することを目的とする。
本発明による対数尤度比演算回路は、直交振幅変調方式を用いた通信システムに適用される受信信号点座標の情報から対数尤度比を算出する対数尤度比演算回路であって、受信信号点の位置に応じて対数尤度比の値が変化する範囲を、ビットの硬判定しきい値を含む隣接する信号点間のみに限定したことを特徴とするものである。
本発明による伝送装置は、直交振幅変調方式を用いた通信システムに適用される受信信号点座標の情報から対数尤度比を算出する対数尤度比演算回路を搭載した伝送装置であって、対数尤度比演算回路は、受信信号点の位置に応じて対数尤度比の値が変化する範囲を、ビットの硬判定しきい値を含む隣接する信号点間のみに限定したことを特徴とするものである。
本発明による対数尤度比演算方法は、直交振幅変調方式を用いた通信システムに適用される受信信号点座標の情報から対数尤度比を算出する対数尤度比演算方法であって、受信信号点の位置に応じて対数尤度比の値が変化する範囲を、ビットの硬判定しきい値を含む隣接する信号点間のみに限定したことを特徴とするものである。
本発明によれば、直交振幅変調方式を用いた通信システムにおいて、本来2次元で行われる対数尤度比の計算を1次元に分解し、かつ演算量を大幅に削減して実行できる。また、対数尤度比の演算の全部又は大部分を論理演算器で構成できるので、大規模なROMを用いる必要がなく、変調方式や対数尤度比のビット精度にかかわらず、回路規模を小型化し低消費電力化できる。また、回路の動作速度を向上させることができ、その結果、大容量通信システムの実現が可能になる。従って、回路規模を小型化しつつ、対数尤度比算出の高速化を行うことができる。
また、ビット誤り率が最小となる準グレイ符号化を行うように構成すれば、2の奇数乗の信号点を有する直交振幅変調方式を用いる場合であっても、回路規模を小型化しつつ、LLR算出の高速化を行うことができる。
以下、本発明の実施形態を図面を参照して説明する。
変調及び復調を行う通信システムでは、復調器の出力である受信信号点座標は、直交する2つのチャネルの信号を組み合わせたものとして表現される。この信号の(m+n)ビットのうち、上位mビットが硬判定信号(変調シンボルを特定できるビット)であり、下位nビットが軟判定信号(シンボルの中間の位置を表すビット)である。
本発明の実施形態に係る対数尤度比演算回路は図1及び図13に示すように、基本的な構成として、2次元で表されるともに1次元信号に分解可能な受信信号の対数尤度比を算出する対数尤度比演算回路であって、前記一の1次元信号を入力し、その入力した1次元信号の信号点座標の情報を用いて論理演算を実行することによって対数尤度比を算出する第1の演算部(101A,102A,103A,104C,104D,201)と、前記他の1次元信号を入力し、その入力した1次元信号の信号点座標の情報を用いて論理演算を実行することによって対数尤度比を算出する第2の演算部(101B,102B,103B,104D,104E,201)とを有することを特徴とするものである。
第1の演算部及び第2の演算部が、受信信号点の位置に応じて対数尤度比の値が変化する範囲を、ビットの硬判定しきい値を含む隣接する信号点間のみに限定し、最終的な対数尤度比を算出する。
本発明の実施形態によれば、2次元で行われる対数尤度比の計算を1次元に分解し、かつ演算量を大幅に削減して実行できる。また、対数尤度比の演算の全部又は大部分を論理演算器で構成できるので、大規模なROMを用いる必要がなく、変調方式や対数尤度比のビット精度にかかわらず、回路規模を小型化し低消費電力化できる。また、回路の動作速度を向上させることができ、その結果、大容量通信システムの実現が可能になる。従って、回路規模を小型化しつつ、対数尤度比算出の高速化を行うことができる。
また、ビット誤り率が最小となる準グレイ符号化を行うように構成すれば、2の奇数乗の信号点を有する直交振幅変調方式を用いる場合であっても、回路規模を小型化しつつ、LLR算出の高速化を行うことができる。
(実施形態1)
次に、2の奇数乗の信号点を有する直交振幅変調方式に最適な対数尤度比演算回路を実施形態1として説明する。図1は、本発明の実施形態1に係る対数尤度比演算回路(LLR演算回路)の構成の一例を示すブロック図である。なお、本実施形態では、一例として、16QAMのLLR演算回路である場合を説明する。また、本実施形態では、16QAMの硬判定ビット数が2であるとする。また、軟判定ビット数は要求される特性により異なるが、本実施形態では、軟判定ビット数が3ビットであるとする。また、図1に示すLLR演算回路は、例えば、QAM(直交振幅変調方式)を用いたマイクロ波無線通信システムの伝送装置に搭載される。
次に、2の奇数乗の信号点を有する直交振幅変調方式に最適な対数尤度比演算回路を実施形態1として説明する。図1は、本発明の実施形態1に係る対数尤度比演算回路(LLR演算回路)の構成の一例を示すブロック図である。なお、本実施形態では、一例として、16QAMのLLR演算回路である場合を説明する。また、本実施形態では、16QAMの硬判定ビット数が2であるとする。また、軟判定ビット数は要求される特性により異なるが、本実施形態では、軟判定ビット数が3ビットであるとする。また、図1に示すLLR演算回路は、例えば、QAM(直交振幅変調方式)を用いたマイクロ波無線通信システムの伝送装置に搭載される。
図1に示すように、LLR演算回路は、領域検出回路101A,101Bと、LLR回路102A,102Bと、LLR変換器103A,103Bと、LLR変換器104A,104Bとを含む。
なお、以下、領域検出回路101A,101Bを包括的に表現する場合、又はいずれかを指す場合に、単に領域検出回路101とも表現する。また、LLR回路102A,102Bを包括的に表現する場合、又はいずれかを指す場合に、単にLLR回路102とも表現する。また、LLR変換器103A,103Bを包括的に表現する場合、又はいずれかを指す場合に、単にLLR変換器103とも表現する。また、LLR変換器104A,104Bを包括的に表現する場合、又はいずれかを指す場合に、単にLLR変換器104とも表現する。
領域検出回路101Aは、受信信号点のP軸座標を表すビットのうち、硬判定ビットを入力し、入力した硬判定ビットに基づいて、受信信号点のP軸座標が存在する位相平面上の領域を検出して出力する。
領域検出回路101Bは、受信信号点のQ軸座標を表すビットのうち、硬判定ビットを入力し、入力した硬判定ビットに基づいて、受信信号点のQ軸座標が存在する位相平面上の領域を検出して出力する。
LLR回路102Aは、受信信号点のP軸座標を表すビットのうち、軟判定ビットを入力し、入力した軟判定ビットに基づいて、一次的な対数尤度比(LLR)を算出する。
LLR回路102Bは、受信信号点のQ軸座標を表すビットのうち、軟判定ビットを入力し、入力した軟判定ビットに基づいて、一次的な対数尤度比(LLR)を算出する。
本実施形態では、LLR回路102の出力信号は、軟判定ビットだけに依存する一次的なLLR値である。本実施形態では、LLR回路102が出力する一次的なLLR値が硬判定ビットにより変換され、最終的なLLR値が算出される。
LLR変換器103,104は、LLR回路102の出力信号(一次的なLLR)を入力し、領域検出回路101の出力(領域の検出結果)に基づいて、最終的なLLRを算出する。
本実施形態では、LLR回路102からの出力信号は、領域検出回路101の検出結果に基づいて、(1)LLR回路102の出力信号をそのまま出力、(2)LLR回路102の出力信号を反転出力、(3)所定のLLR最大値に置き換えて出力、又は(4)所定のLLR最小値に置き換えて出力の4通りのいずれかの変換を受ける。そして、最終的なLLR値として出力される。
図2は、LLR変換器103,104の回路構成の一例を示すブロック図である。図2に示すように、LLR変換器103,104は、選択回路110及び反転器111を含む。
反転器111は、LLR回路102の出力信号のビットを反転して出力する。
選択回路110は、LLR回路102の出力信号(一次的なLLR)と、反転器111によって反転されたLLR回路102の出力信号と、所定のLLR最大値と、所定のLLR最小値とを入力する。また、選択回路110は、領域検出回路101の検出結果に基づいて、LLR回路102の出力信号、反転器111によって反転された出力信号と、所定のLLR最大値、又は所定のLLR最小値のいずれかを選択して出力する。なお、所定のLLR最大値及び所定のLLR最小値は、例えば、メモリ等の記憶部に予め記憶される。
領域検出回路101は、受信信号点の位置により、(1)硬判定のしきい値を挟みLLRが正の傾きで変化する領域、(2)硬判定のしきい値を挟みLLRが負の傾きで変化する領域、(3)硬判定のしきい値を挟まずLLRが最大値で変化しない領域、又は(4)硬判定のしきい値を挟まずLLRが最小値で変化しない領域のいずれの領域に受信信号点が存在するかを判定する。そして、領域検出回路101は、その判定結果に相当する信号を出力する。
なお、上記の領域検出回路101、LLR回路102、LLR変換器103,104が行う処理は、P軸座標を表すビットを処理する場合と、Q軸座標を表すビットを処理する場合とで、全く同じである。
本実施形態では、LLR演算回路は、2次元で表現されるとともに1次元信号(P軸の信号とQ軸の信号)に分解可能な受信信号を入力する。また、LLR演算回路において、領域検出回路101A、LLR回路102A及びLLR変換器103A,104Aは、受信信号を分解した1次元信号である1つの1次元信号(P軸の信号)を入力し、入力した1次元信号の信号点座標の情報を用いた論理演算を実行することによって対数尤度比(LLR)を算出する第1の演算部を構成している。また、領域検出回路101B、LLR回路102B及びLLR変換器103B,104Bは、受信信号を分解した1次元信号である他の1次元信号(Q軸の信号)を入力し、入力した1次元信号の信号点座標の情報を用いた論理演算を実行することによって対数尤度比(LLR)を算出する第2の演算部を構成している。そのような構成によって、LLR演算回路は、対数尤度比(LLR)を算出するための演算の全部又は大部分を、受信信号点の情報を用いた論理演算によって実行している。
次に、動作について説明する。まず、LLR演算回路の具体的な動作を説明する前に、対数尤度比(LLR)の計算方法について説明する。
多値直交変調(QAM)方式におけるLLRは、変調シンボルに割り当てられているビット毎に計算される。例えば、16QAMであれば、16個の変調シンボルがあり、1つのシンボルには4ビットが割り当てられている。従って、16QAMを用いる場合には、1つの受信信号から4ビット分のLLRを計算することになる。
(LLR定義)
以下にLLRの算出方法を示すが、まず、1次元の変調であるBPSK(2相位相変調)の場合のLLR算出方法について説明する。送信信号が±1の2値であり1次元の変調である場合、LLR(λ)は、次式(式(1))で定義される。
以下にLLRの算出方法を示すが、まず、1次元の変調であるBPSK(2相位相変調)の場合のLLR算出方法について説明する。送信信号が±1の2値であり1次元の変調である場合、LLR(λ)は、次式(式(1))で定義される。
ここで、式(1)において、P(xi=b|yi)は、受信信号yiを受信したときの送信信号がbであった事後確率であり、iは時刻を表す添え字である。
また、振幅が正規分布となる熱雑音に対する事後確率P(xi=b|yi)は、その雑音電力をσ2とすると、式(2)を用いて表される。
よって、式(2)に示す事後確率を式(1)に代入して計算すると、LLR(λ)は、式(3)に示すように求められる。
式(3)において、σ2を一定値とみなし、σ2も含めて比例定数を無視すると、結局LLR(λi)は受信信号(yi)そのものとなる。なお、ここで、σ2を一定とすることは、復号アルゴリズムとして min-sumアルゴリズムを用いる場合、復号特性に全く影響を与えない。また、 min-sumアルゴリズム以外のアルゴリズムを用いる場合であっても、今対象としている誤り訂正符号の訂正能力が高いため、信号対雑音電力比の僅かな改善で、誤り率が測定可能な範囲の範囲外となる。そのため、結果的に、σ2は一定と見て差し支えない。
このBPSKにおけるLLRと受信信号点との位置関係を図3に示す。LLR演算回路の後段の復号器での演算に適した形式として、LLRが2の補数で表現されているとする。この場合、復調器の最終出力としては、復号後のLLRが0以上であれば受信ビット=0と判定し、LLRが負の値であれば、受信ビット=1と判定する。つまり、LLRのMSBが判定結果となる。なお、ここでLLRを2の補数として扱うことは本質的なことではなく、LLRをオフセットバイナリ形式として見れば、上記の極性は逆になる。
次に、上記に示した1次元の変調方式を用いる場合のLLRの算出方法を、直交変調(QAM、すなわち2次元の変調方式)に拡張した場合を説明する。1つのシンボルに複数のビットが対応する多値QAMを用いる場合であっても、1つのビットは±1の2値で表される。16QAMであれば、4ビットに対し、それぞれ式(2)を用いて、16個の全ての信号点による影響を計算することになる。ここで、式(2)のyiは直交座標を用いて表され、式(2)のexp内の2乗距離計算は2次元で行われる。
上記のLLRの計算は、マッピングには何ら制約を必要としないが、式(3)に示すような簡単な形式で求めることはできない。そのため、ハードウェアで組んだ演算回路で上記の計算を実行することは極めて困難である。従って、計算機を用いて全ての受信信号点に対するLLRを予め計算しておき、表の形式でROMに保持しておくことが必要となる。
また、変調多値数が大きいと、受信信号点を表すビット数及び1つのシンボルに割り当てられているビット数が大きくなる。そのため、受信信号点座標を入力とし、シンボル毎のLLRを全部出力するためには、LLRを記憶しておくためのROMの規模が膨大になり、事実上実現できないことになる。
なお、2次元の変調方式を用いた回路の例として、例えば、資料「Product Specification AHA4541」(以下、文献A)には、米国AHA社のターボ積符号用のLSIであるAHA4541が、256QAMまで対応可能であることが記載されている。しかし、そのLSI(AHA4541)で用いているLLR算出方法については開示されていない。
また、例えば、同米国AHA社のターボ積符号用LSIであるAHA4540の資料「AHA Application Note Non-Square QAM Implementation for aha4540」(非特許文献1)の4.1項には、LLRの計算プログラムが記載されている。しかし、ハードウェアで実行可能な演算方式、あるいは回路構成については開示されていない。
また、LLR算出を簡易演算で実現する方法として、例えば、特開2002−330188「QAM信号のビット対数尤度比演算の方法と装置」(特許文献1)に示されている方法がある。
特許文献1に記載された技術は、DSP(ディジタル信号処理LSI)によるLLR定義式に基づいたLLRの厳密な計算を行い、そのLLR計算の簡略化の方法を示したものである。一方、特許文献1記載の方法では、マッピングをグレイ符号化することで、その対称性を利用して、本来必要となる演算回数を大幅に削減することができる。
しかし、グレイ符号化によるマッピングは128QAM等の2の奇数乗の信号点数をもつ変調方式では実現できない。この点、特許文献1にも、その適用範囲がグレイ符号化(カルノマッピング)が可能な変調方式を用いる場合に限られることが示されている。また、特許文献1記載の方法においても、結局のところ、受信信号点の位置と「0」に対応する信号点及び「1」に対応する信号点との2乗距離の差分としてLLRを求めており、なお演算が煩雑である。
少なくとも、シンボル数が2の奇数乗となるQAM変調方式に対応したハードウェアで実現可能なLLR演算回路は存在していない。また、これと同様な構成による2の偶数乗QAM変調方式での2乗距離計算を必要としないLLR演算回路も公知ではない。
これに対し、本実施形態では、シンボル数が2の奇数乗となるQAM変調方式に対応できるとともに、シンボル数が2の偶数乗のQAMに対しても、簡略化された回路構成を実現できるLLR演算回路を実現している。
(シンボル数が2の偶数乗の場合における簡略化)
次に、受信信号のシンボル数が2の偶数乗である場合におけるLLR演算回路の回路構成の簡略化について説明する。このシンボル数が2の偶数乗である場合のLLR演算を実用的な回路規模で実現するためには、表の形式ではなく、所定の規則に基づいた演算回路を用いて構成することが必要になる。以下、上記のLLR演算を、精度を低下させることなく、大幅に簡略化する手法について説明する。
次に、受信信号のシンボル数が2の偶数乗である場合におけるLLR演算回路の回路構成の簡略化について説明する。このシンボル数が2の偶数乗である場合のLLR演算を実用的な回路規模で実現するためには、表の形式ではなく、所定の規則に基づいた演算回路を用いて構成することが必要になる。以下、上記のLLR演算を、精度を低下させることなく、大幅に簡略化する手法について説明する。
まず、演算の簡略化のために、次の2つの仮定を置く。
仮定(a):ビット誤りが発生する可能性があり、LLR演算の対象とすべき領域は、異なるビットに対応する2つの信号点間だけであるとする。
仮定(b):2次元の信号であっても、1次元ずつ独立に計算することができるようなマッピングとする。
これら2つの仮定の意味と、それによる制約について以下に説明する。
仮定(a):ビット誤りが発生する可能性があり、LLR演算の対象とすべき領域は、異なるビットに対応する2つの信号点間だけであるとする。
仮定(b):2次元の信号であっても、1次元ずつ独立に計算することができるようなマッピングとする。
これら2つの仮定の意味と、それによる制約について以下に説明する。
(a)の仮定は、信号点間隔を2dとすると、雑音の振幅が2d以下であるということを意味する。例えば、16QAMにおけるLLRと受信信号点との位置関係の例を図4に示す。また、図4(a)は、Pch MSBの場合のLLRと受信信号点との位置関係の例を示す。また、図4(b)は、Pch LSBの場合のLLRと受信信号点との位置関係の例を示す。
図4(a)に示すように、Pch MSBの場合、信号点はP0からP3までの4つある。図4(a)に示すように、Pch MSBでは、信号点P1〜P2間においてビット値が0から1に変化する。この場合、受信信号点がP1とP2の間にあった場合、送信信号点はP1もしくはP2の可能性があり、受信信号点がP1に近いほど送信信号点がP1であった確率が高いと判断する。しかし、P0やP3であった可能性はないとする。
図4(a)に示す例では、雑音の振幅がdを越えたときビット誤りが発生するが、このビット誤りが発生する確率が0.01程度以下である場合を考えると、正規分布に従う雑音の振幅が2dを越える確率は1×10−6程度である。2d以上の振幅をもつ雑音の影響を考慮しなければならないような状況では、既に振幅がdから2dの間の雑音による誤りの発生が極めて多くなっており、もはや誤り訂正の利得がなくなっている。つまり、この場合、誤り訂正演算による誤り率の改善がない。
また、LLRの定義に基づいて、全ての信号点の影響を考慮した計算を行っても、直近の信号点以外の信号点による影響は極めて小さく、3〜5ビット程度に量子化してしまうLLR値には反映されない。従って、(a)の仮定は、誤り訂正演算の精度を損なうものではない。
以上のように、ビット誤りが発生する可能性があり、LLRによる確からしさの情報を必要とする区間は、異なるビットに対応する信号点間(2つの信号点間でビット値が0から1又は1から0に変化する区間)だけであり、その外側ではLLRの値を最大値又は最小値に固定して考えることができる。また、受信信号点の位置によってLLRの値を変える必要があるのは、0,1の判定しきい値をはさむ信号点間だけになる。
次に(b)の仮定について説明する。仮定(b)の条件を実現するマッピングはグレイ符号化によるマッピングであり、本発明の実施形態が対象としている誤り訂正符号を使う場合、ビット誤り率を最良にするため一般的に採用されているマッピング方法である。例えば、AHA社のターボ積符号用LSIであるAHA4541を記載した文献Aにも、グレイ符号化のマッピングが記載されている。
図5は、16QAMのグレイ符号化マッピングを示す図である。マッピングがグレイ符号化されていると、Pchのビットは縦(Q軸方向)に並んでいるシンボルで共通になっている。よって、式(2)のexp内の分子を、受信信号点に最も近い0,1のビットに対応したシンボルとの距離(A,B)の2乗値に置き換えればよい。このとき、一般にはQ軸方向のずれCが存在するが、このずれCは2つの距離に対し共通であるため、LLRの計算式(1)に代入すると消えてしまう。図6に示すように、2つの信号点を結ぶ水平な線分への受信信号点の正射影を点Rとし、0,1の信号点までの距離をそれぞれAp,Bpとすると、式(1)に代入された式(2)のexp内の分子は、式(4)で表される。
A2−B2=(Ap2+C2)−(Bp2+C2)
=Ap2−Bp2 式(4)
=Ap2−Bp2 式(4)
式(4)に示すように、結局、受信信号点の正射影(つまり受信信号の片チャネルの値)だけから、LLRを計算することができる。当然、Qchについても、同じことが成り立つ。このように、LLRの計算は、2次元の変調方式であっても、2つの独立な1次元信号に分解することができれば、1次元で考えてよい。そのため、LLRは、受信信号点の座標から簡単な計算で求められることがわかる。
多値QAMの場合は、ビットのレベル(MSB,2SB,・・・,LSB)により、0,1が割り当てられている信号点分布が異なる。そのため、LLRを計算しようとしているビットのレベルにより、計算回路を変更する必要があるが、LLRの値が変化する領域内だけで見ると、ビットのレベルは無関係である。よって、受信信号点の座標でLLRが変化する部分の回路は共通になる。つまり、共通のLLR算出回路の出力を、変換する部分をビットのレベルにより変えればよい。
以上、説明したように、2つの仮定(a),(b)は、LLRの演算精度や装置実現の自由度に実質的な悪影響を与えず、LLRの計算手順を大幅に簡略化する効果がある。さらに、対象外の信号点の影響を考慮する必要がないため、受信信号点と信号点の相対的な位置関係とLLR値の関係は、ビットのレベル(MSB,2SB,・・・,LSB)に依存しなくなる。
16QAMのPchにおけるLLR値の様子を表す図4に示す。MSBでは1箇所(P1−P2間)で傾斜がある。また、LSBでは2箇所(P0−P1間、P2−P3間)で傾斜があり、それらの極性は逆である。傾斜の度合いは、MSB,LSBとも同じである。なお、Qchの場合も全く同様になる。
なお、図4では、ビット「0」に対応するLLRを最大値とし、ビット「1」に対応するLLRを最小値としている。これは、受信信号点の位置を表す軟判定ビットの部分を2の補数表現と見たときに、そのMSBがビットの硬判定値と一致するようにするためである。また、2の補数表現と見るのは、復号器でLLRに基づいて数値演算を行う際に便利だからであり、本質的なものではない。また、LLRの極性は、周辺回路との整合を考慮して決めればよい。
受信信号点の位置に応じてLLRが変化する領域におけるLLR値は硬判定ビットの値によらず同じになるため、軟判定ビットのみを参照してLLRの算出を行えばよい。よって、例えば、軟判定ビット数が5であっても、高々32通りのLLRしかない。この部分をROMを用いて作成しても回路規模は非常に小さくて済む。さらに、信号点間の位置とLLRとが比例するような設定でよければ、受信信号の軟判定信号をそのままLLRとすることができ、LLR算出回路は不要となる。つまり、図1に示したLLR回路102は結線のみを用いて作成することができる。通常、この方法で十分な特性が得られる。LLRの利得を変えたい場合には、LLRを実際に作用させる復号器内部で乗算器を用いる等してLLRの傾きを変えればよい。
受信信号点の位置によってLLRの値を固定値にすること、及びLLRを反転することは、LLR算出回路102の出力信号と、その出力信号を反転した信号と、固定値(最小値と最大値)とを選択回路110に入力しておけばよい。そして、選択回路110が、領域判定回路の出力に基づいて、それらの入力のいずれかを選択して出力すればよい。
また、グレイ符号化のマッピングでは、PchとQchとは全く同じであるから、2つの同じ回路をそれぞれPch及びQchのチャネルに適用すればよい。
以上の考察から、16QAMのLLR演算回路を、図1及び図2に示すような構成で実現することができる。
次に、LLR演算回路の具体的な動作を説明する。図7は、LLR演算回路がLLRを算出する処理の一例を示す流れ図である。なお、以下の説明では、Pch側のLLRを求める場合を説明するが、Qch側のLLRを求める場合も同様である。すなわち、以下の説明において、領域検出回路101Aを領域検出回路101Bと、LLR回路102AをLLR回路102Bと、LLR変換器103A,104AをLLR変換器103B,104Bと、P軸をQ軸と読み替えれば、Qch側のLLRを求める場合が説明されたことになる。
LLRを算出する処理において、まず、LLR演算回路の領域検出回路101Aは、受信信号点のP軸座標を表すビットのうち、硬判定ビットを入力する。次いで、領域検出回路101Aは、入力した硬判定ビットに基づいて、受信信号点のP軸座標が存在する位相平面上の領域を検出する(ステップS11)。そして、領域検出回路101Aは、位相平面上の領域の検出結果をLLR変換器103A,104Aに出力する。
ステップS11では、領域検出回路101Aは、具体的には、受信信号点のP軸座標が存在する位相平面上の領域が、(1)硬判定のしきい値を挟みLLRが正の傾きで変化する領域、(2)硬判定のしきい値を挟みLLRが負の傾きで変化する領域、(3)硬判定のしきい値を挟まずLLRが最大値で変化しない領域、又は(4)硬判定のしきい値を挟まずLLRが最小値で変化しない領域のいずれであるかを検出し、その検出結果を出力する。
また、LLR回路102Aは、受信信号点のP軸座標を表すビットのうち、軟判定ビットを入力する。次いで、LLR回路102Aは、入力した軟判定ビットに基づいて、一次的なLLRを算出する(ステップS12)。そして、LLR回路102Aは、算出した一次的なLLRをLLR変換器103A,104Aに出力する。
LLR変換器103A,104Aの選択回路110は、LLR回路102Aの出力信号(一次的なLLR)と、反転器111によって反転されたLLR回路102Aの出力信号と、所定のLLR最大値と、所定のLLR最小値とを入力する。次いで、選択回路110は、領域検出回路101Aの検出結果に基づいて、LLR回路102Aの出力信号、反転器111によって反転された出力信号と、所定のLLR最大値、又は所定のLLR最小値のいずれかを選択する(ステップS13)。そして、選択回路110は、ステップS13の選択結果を最終的なLLRとして出力する(ステップS14)。
具体的には、選択回路110は、領域検出回路101Aの検出結果が(1)硬判定のしきい値を挟みLLRが正の傾きで変化する領域である場合には、LLR回路102の出力信号をそのまま選択して出力する。また、選択回路110は、領域検出回路101Aの検出結果が(2)硬判定のしきい値を挟みLLRが負の傾きで変化する領域である場合には、反転器111によって反転されたLLR回路102Aの出力信号を選択して出力する。また、選択回路110は、領域検出回路101Aの検出結果が(3)硬判定のしきい値を挟まずLLRが最大値で変化しない領域である場合には、所定のLLR最大値を選択して出力する。また、選択回路110は、領域検出回路101Aの検出結果が(4)硬判定のしきい値を挟まずLLRが最小値で変化しない領域である場合には、所定のLLR最小値を選択して出力する。
上記のような処理によって、選択回路110は、2つ(0,1)の判定しきい値を挟み隣り合う信号点間の1次元で見た軟判定信号を、そのまま対数尤度比として算出する。また、選択回路110は、2つ(0,1)の判定しきい値を挟まない隣り合う信号点間の1次元で見た軟判定信号を、その信号点の位相平面上での位置により、所定の最大値又は所定の最小値に固定して対数尤度比として算出する。
次に、特許文献1に記載された装置と本実施の形態で示したLLR演算回路との差異を説明する。特許文献1では、上記に示した仮定(b)のみを用いてLLR算出を行っている。グレイ符号化されたマッピングは1次元で考えることができるという考えを用いている点では本実施の形態と共通するが、仮定(a)については考慮されていないため、特許文献1記載の装置ではLLRを式(4)を用いて計算することになる。そのため、LLRを算出する際の演算量を十分に削減することはできない。本実施の形態では、仮定(a)の効果により、実質的に特性を劣化させることなく、特許文献1記載の装置よりさらに演算量を削減している。
以上に示した演算方法を、16QAMの場合を例にして以下に説明する。受信信号の座標は、硬判定ビットとその下位の軟判定ビットとを合わせて、ナチュラルコードで表現されているものとする(Pchでは、左端が全て「0」、右端が全て「1」)。
最初に、Pchの硬判定MSBに対するLLRについて説明する。PchのMSBは、信号点の右半分の8個で1であり、左半分の8個で0となっている(図5参照)。よって、そのPchのMSBの値の判定しきい値となる箇所はQ軸になる。
受信信号点が、Q軸のすぐ左側の信号点列より左にあれば、もはや送信信号が「1」であった可能性はなくなるので、LLRは最大値となる。逆に、受信信号点が、Q軸のすぐ右側の信号点列より右にあれば、もはや送信信号が「0」であった可能性はなくなるので、LLRは最小値となる。受信信号点がQ軸を挟む信号点間にあるときだけ、PchMSBに誤りが発生する可能性があるため、受信信号点の位置に応じたLLR値が必要となる。受信信号点がQ軸に近いとき、確度が低い(0と1の確率が近い)ため、LLRの絶対値が小さくなる。Q軸から離れるに従って、送信信号が「0」もしくは「1」であった確度が高くなるため、LLRの絶対値が大きくなる。
軟判定ビットをLLRとすると、ちょうど2の補数になっており、しきい値より大きいときが負の値になり、小さいときが正の値になる。このMSBがビットの硬判定値と一致していることになる。図6は、軟判定ビットが3ビットである場合を示している。
図8は、PchのMSBに対するLLR領域区分の例を示す説明図である。図8に示すように、PchのMSBに対するLLR領域区分には3つの領域があり、左から順にLLRが最大値である領域501、LLRが正から負に変化する領域502、LLRが最小値である領域503である。
また、PchのMSBと同様にして、QchのMSBに対するLLRが定まる。
次に、Pchの2SB(2nd Significant Bit 、この場合LSBでもある)に対するLLRについて説明する。Pchの2SBは、左の信号点の列から0,1,1,0となっており、判定のしきい値となる箇所が2箇所存在する。この2箇所(信号点間)で、MSBのときと同様にLLRが変化する。この場合、左側のしきい値の箇所ではビットの並び順が0,1となっておりMSBと同じであるが、右側のしきい値の箇所では1,0となっておりMSBと向きが逆である。そのため、2つのしきい値の箇所でLLRの極性を変える必要がある。
ビットがともに1である信号点間では誤りが発生しないので、LLRを最小値(負の最大絶対値)にする。また、位相平面上において両外側の2列よりさらに外側にも誤りが発生しないので、LLRを最大値(正の最大絶対値)にする。(図4(b)参照)
図9は、Pchの2SB(LSB)に対するLLR領域区分の例を示す説明図である。図9に示すように、Pchの2SB(LSB)に対するLLR領域区分には5つの領域があり、左から順にLLRが最大値である領域551、LLRが正から負に変化する領域552、LLRが最小値である領域553、LLRが負から正に変化する領域554、LLRが最大値である領域555である。
また、Pchの2SBと同様にして、Qchの2SBに対するLLRが定まる。
なお、さらに多値の信号点数が2の偶数乗である変調方式(例えば、64QAM、256QAM、・・・)に適用する場合には、上記と同様にして3SB以下を追加していけばよい。
本実施の形態で示したLLR演算回路の回路構成では、変調多値数が上がっても、回路規模が大きく変わらない。よって、多値数が大きいほど、ROMを用いてLLR演算用の回路を実現する場合の回路構成と比べたときの回路規模削減率が大きくなる。そのため、変調方式によらず、大規模なROMを必要とすることなく、LLR演算回路を実現することができる。従って、関連するLLR演算用の回路の構成に比べ高速化が容易である。
以上のように、この実施の形態によれば、QAMを用いた通信システムにおいて、本来2次元で行われるLLRの計算を1次元に分解し、かつ演算量を大幅に削減して実行できる。また、LLRの演算の全部又は大部分を論理演算器で構成できるので、大規模なROMを用いる必要がなく、変調方式やLLRのビット精度にかかわらず、回路規模を小型化し低消費電力化できる。また、回路の動作速度を向上させることができ、その結果、大容量通信システムの実現が可能になる。従って、回路規模を小型化しつつ、LLR算出の高速化を行うことができる。
なお、図1及び図2に示すLLR演算回路を構成する構成要素(101A,101B,102A,102B,103A,103B,104A,104B)をハードウエアとして構築したが、これらの構成要素が実行する機能をソフトウエアであるプログラムとして構築し、このプログラムをコンピュータに実行させることにより、LLR演算回路による処理を実行させるようにしてもよいものである。
実施の形態2.
次に、本発明の第2の実施の形態を図面を参照して説明する。第1の実施の形態では、シンボル数が2の偶数乗である場合を説明したが、本実施の形態では、シンボル数が2の奇数乗の場合について説明する。まず、LLR演算回路の具体的な構成及び動作を説明する前に、シンボル数が2の奇数乗の場合のLLRの計算方法について説明する。マッピングのグレイ符号化が可能なのは、信号点数が2の偶数乗の直交変調方式を用いる場合だけである。信号点数が2の奇数乗の変調方式(例えば、32QAMや128QAM)を用いる場合には、グレイ符号化を実現することはできない。
次に、本発明の第2の実施の形態を図面を参照して説明する。第1の実施の形態では、シンボル数が2の偶数乗である場合を説明したが、本実施の形態では、シンボル数が2の奇数乗の場合について説明する。まず、LLR演算回路の具体的な構成及び動作を説明する前に、シンボル数が2の奇数乗の場合のLLRの計算方法について説明する。マッピングのグレイ符号化が可能なのは、信号点数が2の偶数乗の直交変調方式を用いる場合だけである。信号点数が2の奇数乗の変調方式(例えば、32QAMや128QAM)を用いる場合には、グレイ符号化を実現することはできない。
しかし、グレイ符号化の考え方を利用して、隣り合う信号点間のビット相違(ハミング距離)が2以上となる部分を極力少なくしたマッピングを作ることはできる。以下、本実施の形態では、これを準グレイ符号化と呼ぶ。
図10は、32QAMを用いた場合の準グレイ符号化のマッピングを示す図である。準グレイ符号化では、直交する2つのチャネルのMSB(最上位ビット)は、グレイ符号化になっている。また、多値数によってはLSB(最下位ビット)もグレイ符号化になっている。従って、これらのビットについては、信号点数が2の偶数乗の変調方式と同様に、1次元に分解して考えることができる。
グレイ符号化できていないビットについては、2次元的な配置になってしまうが、グレイ符号化の考え方を用いてマッピングを決定すると、同じビットのまとまりとして扱うことで、0,1判定のしきい値の数を減らすことができる。このような考え方で求めた32QAMのマッピング例が図10に示されている。図10において、四角い領域で囲ってあるものがMSBである。また、シンボル付近に位置しているものがMSB以外の3ビットである。
図11は、32QAMの3SB(3ビット中の左端)についてLLRの領域の例を示す説明図である。図11に示すように、32QAMの3SBでは、各領域がグレイ符号化の場合のように1つの方向だけで分離されておらず、P軸及びQ軸の2つの方向に対して区分されている。図11において、2つの方向に対して区分される領域が交わる部分605は、2つの方向の情報を考慮してLLRを求める必要がある。以下、このような領域を特殊領域と呼ぶ。図11に示すように、32QAMの3SBでは、各象限に1つずつ、位相平面上に4つの特殊領域が存在する。この特殊領域は、信号点あるいはビットとの関係でいくつか種類があり、その特殊領域の種類に応じてLLR算出処理の仕方が異なる。
図12は、特殊領域の例を示す説明図である。図12では、例として2種類の特殊領域が示されている。図12(a)は、特殊領域の4隅にそれぞれ信号点が存在し、かつそれら信号点の4つのビットのうち3つのビットが同じである場合を示す。特殊領域は、硬判定ビットの1つ下位のビットにより、4つの領域に分けられるので、これら4つの領域に直交座標の象限と同じ番号を割り当てる(図12(c)参照)。
まず、受信信号点が象限1にある場合を考える。象限1と象限2との間ではビットが1で同じなので誤りは発生しない。しかし、象限1と象限4との間ではビットが1と0で異なるので誤りが発生する可能性があり、Q軸方向の軟判定値がLLRとなる。次に、象限2の場合には、象限1及び象限3とのいずれの間においてもビットが同じ1であるので誤りは発生せず、LLRは最小値である。次に、象限3の場合には、象限4との間でビットが1と0で異なるのでP軸方向の軟判定値がLLRとなる。
さらに、象限4の場合には、象限1及び象限3とのいずれの間においてもビットが1と0で異なるので、P軸方向及びQ軸方向の軟判定値から2つのLLRを求める。そして、その求めた2つのLLRのうち、絶対値の小さい方(誤りの可能性の高い方)を選択してLLRとする。
図12(b)は、特殊領域の3つの隅の箇所にのみ信号点が存在する場合を示す。なお、特殊領域内の区分の分け方は、図12(a)に示した方法と同じとする。受信信号点が象限1内に存在する場合と象限3内に存在する場合には、2つの方向が考えられるので、2つのLLRの絶対値が小さい方を選択する。また、存在しない信号点からの影響はないため、受信信号点が象限2内に存在する場合と象限4内に存在する場合には、信号点が存在する一方向だけについてLLRを求める。
以上の内容をまとめると、どの特殊領域であっても、以下に示す規則に従って、その領域内の4つもしくは3つの象限内の信号処理内容を定めることができる。
(規則1):二方向(P軸方向及びQ軸方向)のビットが同じであれば、LLRは最大値もしくは最小値とする。
(規則2):一方向(P軸方向又はQ軸方向)のみビットが異なる場合であれば、ビットが異なる方向のLLRを選択する。
(規則3):二方向(P軸方向及びQ軸方向)ともビットが異なる場合であれば、2つのLLR絶対値が小さい方をLLRとして選択する。
(規則4):信号点がない方向については、ビット誤りの可能性なし。
(規則5):受信信号点が信号点のない領域内に存在する場合、P軸方向とQ軸方向とのうち、どちらか絶対値が小さい方のLLRを選択する。
(規則1):二方向(P軸方向及びQ軸方向)のビットが同じであれば、LLRは最大値もしくは最小値とする。
(規則2):一方向(P軸方向又はQ軸方向)のみビットが異なる場合であれば、ビットが異なる方向のLLRを選択する。
(規則3):二方向(P軸方向及びQ軸方向)ともビットが異なる場合であれば、2つのLLR絶対値が小さい方をLLRとして選択する。
(規則4):信号点がない方向については、ビット誤りの可能性なし。
(規則5):受信信号点が信号点のない領域内に存在する場合、P軸方向とQ軸方向とのうち、どちらか絶対値が小さい方のLLRを選択する。
領域の区分は異なるが、4SB及び5SB(LSB)にも同じ考え方を適用することにより、特殊領域のLLRを求めることができる。よって、グレイ符号化が可能な(2つのチャネルの)MSBと併せて、全てのビットのLLRを演算回路で求めることができる。
以上に説明したように、32QAMでは特殊領域が存在し、硬判定ビットの1つ下のビットを用いて領域判定を行う必要があるため、32QAMを用いる場合のLLR演算回路は、図13及び図14に示すように構成することができる。
図13は、LLR演算回路の他の構成例を示すブロック図である。また、図14は、LLR変換器104C,104D,104Eの他の構成例を示すブロック図である。図14に示すように、本実施の形態では、LLR演算回路は、準グレイ符号化した符号器出力ビットのうち完全にグレイ符号化されたビットのみを含む通常領域について、LLRを算出する通常領域の処理回路と、準グレイ符号化した符号器出力ビットのうち完全にグレイ符号化されていないビットを含む特殊領域について、LLRを算出する特殊領域の処理回路とを含む。
以下、図13及び図14に示すLLR演算回路の動作について説明する。まず、MSB(P/Q 2bit)では、グレイ符号で表されるため、LLR演算回路の動作は、16QAMの場合と同様である。
次に、3−5SB(3bit)では、通常領域の処理を行う場合、LLR演算回路は、(1)LLRの最大値(固定値)を出力したり、(2)LLRの最小値(固定値)を出力したり、(3)LLRの傾きが+である場合LLRをそのまま出力したり、又は(4)LLRの傾きが−である場合LLRの全ビットを反転した信号を生成して出力する。この場合、LLRは、P方向のものとQ方向のものとがある。LLR演算回路は、領域検出回路201の領域判定結果(2bit)に基づいて、(1)〜(4)のうちのいずれかの出力を選択する。
なお、この場合に、領域判定結果(REG_N)とは、隣接する4つの信号点で囲まれた1つの領域を特定する精度を示すものである。また、LLRとは、受信信号点を表すビットのうち、軟判定部分のみを表す情報である。
特殊領域の処理を行う場合、LLR演算回路は、(1)絶対値の最大値(正の場合と負の場合とがある。なお、極性はビット列(3−5SB)で定まる)を出力したり、(2)必ずP方向のLLRを出力したり、(3)必ずQ方向のLLRを出力したり、(4)LLR絶対値比較器を用いて、P方向のLLRとQ方向のLLRとの絶対値が小さい方(min(|P|,|Q|))を出力する。この場合、LLR演算回路は、領域検出回路201による特殊領域内部の象限判定結果(REG_S)に基づいて、(1)〜(4)のうちのいずれかの出力を選択する。なお、選択信号は、4箇所の特殊領域に各4象限あるので、4bitである。また、出力(2)〜(4)は、極性が逆の場合もある。
また、特殊領域はビット列3−5SBごとに異なるので、同じ受信信号点に対し領域判定の出力はビット列ごとに異なる。また、LLR演算回路は、通常領域と特殊領域との区分信号により、2つの結果(通常領域の処理回路の出力と特殊領域の処理回路の出力)のいずれかを選択して出力する。この場合、LLR演算回路によって選択されなかった方の出力は、どのような信号が出力されていてもよい。
領域判定回路(領域検出回路201)は、グレイ配置になっているビット列用のDET1と、グレイ配置になっていないビット列用のDET2の2種類の回路を含む。また、DET2は、通常領域用のREG_Nと、特殊領域用のREG_Sと、通常領域と特殊領域とを区分するREG_N/Sの3種類の信号を出力する。
なお、本実施の形態に示した回路設計は一例であり、実際の回路設計においては、本実施の形態で示したLLR演算回路以外のLLR演算回路の実現方法が多数存在する。本実施の形態ここでは、必要な信号処理が判りやすいように通常領域と特殊領域との場合を分けて説明したものである。
なお、さらに多値の信号点数が2の奇数乗である変調方式(例えば、128QAM、512QAM、・・・)に適用する場合には、上記と同様の考え方でグレイ符号化できないビット列のLLR領域を設定すればよい。128QAM以上の変調方式(例えば512QAM)では、LSB(2ビット)もグレイ符号化が可能となり、32QAMより簡単な回路で実現が可能である。
本実施の形態で示したLLR演算回路の回路構成では、変調多値数が上がっても、回路規模が大きく変わらない。よって、多値数が大きいほど、ROMを用いてLLR演算用の回路を実現する場合の回路構成と比べたときの回路規模削減率が大きくなる。そのため、変調方式によらず、大規模なROMを必要とすることなく、LLR演算回路を実現することができる。従って、関連するLLR演算用の回路の構成に比べ高速化が容易である。
なお、図13及び図14に示すLLR演算回路を構成する構成要素(102A,102B,,201,103A,103B,104C,104D,104E,112,113,114)をハードウエアとして構築したが、これらの構成要素が実行する機能をソフトウエアであるプログラムとして構築し、このプログラムをコンピュータに実行させることにより、LLR演算回路による処理を実行させるようにしてもよいものである。
以上のように、本実施の形態によれば、準グレイ符号化を行うことによって、2の奇数乗の信号点を有するQAMを用いる場合であっても、回路規模を小型化しつつ、LLR算出の高速化を行うことができる。
なお、上記の各実施の形態で示したLLR演算回路は、軟判定信号の反復復号を行う誤り訂正符号とその復号器に適用できる。このような符号として現在知られている例としては、ターボ(畳み込み)符号や、ターボ積符号(TPC:Turbo Product Code)、LDPC(Low-Density Parity-Check)符号がある。
また、上記の各実施の形態で示したLLR演算回路を用いれば、LLRを等化器入力のメトリックとして用いることができる。そのため、上記の各実施の形態で示したLLR演算回路は、誤り訂正符号復号器以外にも、最尤系列推定による等化器の入力信号としてのLLR演算回路としても用いることができる。
また、上記の各実施の形態において、LLR演算回路は、2つ(0,1)の判定しきい値を挟み隣り合う信号点間の1次元で見た軟判定信号を入力し、予め計算した対数尤度比を出力するROM、又はこれに相当する論理回路で構成した対数尤度比出力回路を備えてもよい。そして、対数尤度比出力回路を全ての受信信号点で共用し、受信信号点の位相平面上での位置によって、LLRの出力を固定値に置き換えて出力してもよい。
次に、本発明の他の実施形態について説明する。
対数尤度比演算回路は、ビットとシンボルの対応関係を、ビット誤り率が最小となるように設定してもよいものである。また、対数尤度比演算回路は、変調方式が2の偶数乗の信号点を持つときのビットとシンボルの対応関係をグレイ配置としてもよいものである。また、対数尤度比演算回路は、変調方式が2の奇数乗の信号点を持つときのビットとシンボルの対応関係を、ビット誤り率が最小となる準グレイ配置としてもよいものである。また、対数尤度比演算回路は、対数尤度比を算出するための演算の全部、または大部分を、受信信号点座標の情報を用いた論理演算によって実行してもよいものである。
対数尤度比演算回路は、ビットとシンボルの対応関係を、ビット誤り率が最小となるように設定してもよいものである。また、対数尤度比演算回路は、変調方式が2の偶数乗の信号点を持つときのビットとシンボルの対応関係をグレイ配置としてもよいものである。また、対数尤度比演算回路は、変調方式が2の奇数乗の信号点を持つときのビットとシンボルの対応関係を、ビット誤り率が最小となる準グレイ配置としてもよいものである。また、対数尤度比演算回路は、対数尤度比を算出するための演算の全部、または大部分を、受信信号点座標の情報を用いた論理演算によって実行してもよいものである。
また、対数尤度比演算回路は、対数尤度比が変化する領域の対数尤度比として、2CHで表される受信信号点座標の情報のうちの1CHの軟判定ビットの部分をそのまま、または反転して出力するものであってもよい。また、対数尤度比演算回路は、対数尤度比が変化しない領域の対数尤度比として、対数尤度比の最大値、または最小値を出力するものであってもよいものである。また、対数尤度比演算回路は、2CHで表される受信信号点座標の情報のうちの1CHの硬判定ビットの情報だけをもとに領域判定することができない領域が存在する場合、請求項1に記載の条件のもとで、ビット誤りが発生しない領域においては、対数尤度比の最大値もしくは最小値を出力し、ビット誤りが発生する可能性のある領域においては、2CHのうちの、より尤度の低いCHの軟判定ビットを出力するものであってもよいものである。
また、対数尤度比演算回路において、対数尤度比の選択は、2CHで表される受信信号点座標の情報のうちの1CHの硬判定ビットの情報をもとに領域判定した結果を用いるものであってもよいものである。また、対数尤度比演算回路において、対数尤度比の選択は、2CHで表される受信信号点座標の情報のうちの1CHの硬判定ビットの情報だけをもとに領域判定することができない領域が存在する場合、硬判定の1つ下位のビットまで参照して領域判定した結果を用いるものであってもとよいものである。また、対数尤度比演算回路において、対数尤度比は、軟判定ビットからそれ以外の値に変換するものであってもよいものである。
本発明の実施形態による対数尤度比(LLR)演算回路は、予め作成した表を参照するのではなく、実時間での演算で受信信号点座標から直接LLRを求める。そのような構成により、ROMを用いて回路を構成する場合と比べて、回路規模が極めて小さくて済み、かつ高速動作を実現できる。また、本発明の実施形態による対数尤度比演算回路は、2次元の受信信号点座標を2つの1次元信号に分解して、シンボルに割り当てられたビット毎に並列にLLRの演算を実行する。そのため、対数尤度比演算回路は、選択回路、大小比較器及び反転器のような小規模で遅延の小さい回路要素を用いて実現できる。従って、本来2次元である受信信号点の座標を2つの1次元の信号に分解して扱うことで、回路構成を簡略化している。また、本発明の実施形態による対数尤度比演算回路に適用可能な変調方式は、シンボル数に制約条件がない。また、誤り訂正復号特性に影響がない範囲でLLR自体を簡略化しているため、2乗距離演算を必要としない。
以上、実施形態(及び実施例)を参照して本願発明を説明したが、本願発明は上記実施形態(及び実施例)に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は2006年9月29日に出願された日本出願特願2006−266523を基礎とする優先権を主張し、その開示の全てをここに取り込む。
本発明は、直交多値変調方式(直交振幅変調方式)を用いた通信システムに適用され、誤り訂正復号器や等化器の入力信号となる対数尤度比を算出するLLR算出回路に適用できる。
101A,101B 領域検出回路
102A,102B LLR回路
103A,103B,104A,104B LLR変換器
110 選択回路
111 反転器
102A,102B LLR回路
103A,103B,104A,104B LLR変換器
110 選択回路
111 反転器
Claims (16)
- 2次元で表されるともに1次元信号に分解可能な受信信号の対数尤度比を算出する対数尤度比演算回路であって、
前記一の1次元信号を入力し、その入力した1次元信号の信号点座標の情報を用いて論理演算を実行することによって対数尤度比を算出する第1の演算部と、
前記他の1次元信号を入力し、その入力した1次元信号の信号点座標の情報を用いて論理演算を実行することによって対数尤度比を算出する第2の演算部とを有することを特徴とする対数尤度比演算回路。 - 前記第1の演算部及び前記第2の演算部が、領域検出回路と、LLR回路と、LLR変換器とをそれぞれ有し、
前記領域検出回路が、入力した受信信号点の座標が表すビットのうちの硬判定ビットに基づいて、受信信号点の座標が存在する位相平面上の領域を検出するものであり、
前記LLR回路が、入力した受信信号点の座標が表すビットのうちの軟判定ビットに基づいて一次的な対数尤度比を算出するものであり、
前記LLR変換器が、前記領域検出回路が検出した領域の検出結果に基づいて、前記LLR回路が出力する一次的な対数尤度比を硬判定ビットにより変換して最終的な対数尤度比を算出するものである請求項1に記載の対数尤度比演算回路。 - 前記LLR変換器が、受信信号点の位置に応じて対数尤度比の値が変化する範囲を、ビットの硬判定しきい値を含む隣接する信号点間のみに限定し、最終的な対数尤度比を算出する請求項2に記載の対数尤度比演算回路。
- 前記LLR変換器が、対数尤度が変化する領域の対数尤度比として、前記LLR回路が出力する一次的な対数尤度比、或いは反転させた一次的な対数尤度比を出力し、対数尤度が変化しない領域の対数尤度比として、最大値或いは最小値の対数尤度比を出力する請求項2に記載の対数尤度比演算回路。
- 前記LLR変換器が、受信信号点が存在する二方向のビットが同じであれば、最大値或いは最小値の対数尤度比を出力し、一方向のみビットが異なる場合であれば、ビットが異なる方向の対数尤度比を出力し、二方向ともビットが異なる場合であれば、絶対値が小さい対数尤度比を出力し、受信信号点が信号点のない領域内に存在する場合、絶対値が小さい方対数尤度比を出力する請求項2に記載の対数尤度比演算回路。
- 2次元で表されるともに1次元信号に分解可能な受信信号の対数尤度比を算出する対数尤度比演算回路を構成するコンピュータに、
前記一の1次元信号を入力し、その入力した1次元信号の信号点座標の情報を用いて論理演算を実行することによって対数尤度比を算出する機能と、
前記他の1次元信号を入力し、その入力した1次元信号の信号点座標の情報を用いて論理演算を実行することによって対数尤度比を算出する機能とを実行させることを特徴とするプログラム。 - 前記コンピュータに、
入力した受信信号点の座標が表すビットのうちの硬判定ビットに基づいて、受信信号点の座標が存在する位相平面上の領域を検出する機能と、
入力した受信信号点の座標が表すビットのうちの軟判定ビットに基づいて一次的な対数尤度比を算出する機能と、
前記領域の検出結果に基づいて、前記一次的な対数尤度比を硬判定ビットにより変換して最終的な対数尤度比を算出する機能とを実行させる請求項6に記載のプログラム。 - 前記コンピュータに、
受信信号点の位置に応じて対数尤度比の値が変化する範囲を、ビットの硬判定しきい値を含む隣接する信号点間のみに限定し、最終的な対数尤度比を算出する機能を実行させる請求項7に記載のプログラム。 - 前記コンピュータに、
対数尤度が変化する領域の対数尤度比として、前記LLR回路が出力する一次的な対数尤度比、或いは反転させた一次的な対数尤度比を出力し、対数尤度が変化しない領域の対数尤度比として、最大値或いは最小値の対数尤度比を出力する機能を実行させる請求項7に記載のプログラム。 - 前記コンピュータに、
受信信号点が存在する二方向のビットが同じであれば、最大値或いは最小値の対数尤度比を出力し、一方向のみビットが異なる場合であれば、ビットが異なる方向の対数尤度比を出力し、二方向ともビットが異なる場合であれば、絶対値が小さい対数尤度比を出力し、受信信号点が信号点のない領域内に存在する場合、絶対値が小さい方対数尤度比を出力する請求項7に記載のプログラム。 - 2次元で表されるともに1次元信号に分解可能な受信信号の対数尤度比を算出する対数尤度比演算方法であって、
前記一の1次元信号を入力し、その入力した1次元信号の信号点座標の情報を用いて論理演算を実行することによって対数尤度比を算出し、
前記他の1次元信号を入力し、その入力した1次元信号の信号点座標の情報を用いて論理演算を実行することによって対数尤度比を算出することを特徴とする対数尤度比演算方法。 - 入力した受信信号点の座標が表すビットのうちの硬判定ビットに基づいて、受信信号点の座標が存在する位相平面上の領域を検出し、
入力した受信信号点の座標が表すビットのうちの軟判定ビットに基づいて一次的な対数尤度比を算出し、
前記領域の検出結果に基づいて、前記一次的な対数尤度比を硬判定ビットにより変換して最終的な対数尤度比を算出する請求項11に記載の対数尤度比演算方法。 - 受信信号点の位置に応じて対数尤度比の値が変化する範囲を、ビットの硬判定しきい値を含む隣接する信号点間のみに限定し、最終的な対数尤度比を算出する請求項12に記載の対数尤度比演算方法。
- 対数尤度が変化する領域の対数尤度比として、前記LLR回路が出力する一次的な対数尤度比、或いは反転させた一次的な対数尤度比を出力し、対数尤度が変化しない領域の対数尤度比として、最大値或いは最小値の対数尤度比を出力する機能を実行させる請求項11に記載の対数尤度比演算方法。
- 受信信号点が存在する二方向のビットが同じであれば、最大値或いは最小値の対数尤度比を出力し、一方向のみビットが異なる場合であれば、ビットが異なる方向の対数尤度比を出力し、二方向ともビットが異なる場合であれば、絶対値が小さい対数尤度比を出力し、受信信号点が信号点のない領域内に存在する場合、絶対値が小さい方対数尤度比を出力する請求項11に記載の対数尤度比演算方法。
- 2次元で表されるともに1次元信号に分解可能な受信信号の対数尤度比を算出する対数尤度比演算回路を搭載した伝送装置であって、
前記対数尤度比演算回路が、
前記一の1次元信号を入力し、その入力した1次元信号の信号点座標の情報を用いて論理演算を実行することによって対数尤度比を算出する第1の演算部と、
前記他の1次元信号を入力し、その入力した1次元信号の信号点座標の情報を用いて論理演算を実行することによって対数尤度比を算出する第2の演算部とを有することを特徴とする伝送装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006266523 | 2006-09-29 | ||
JP2006266523 | 2006-09-29 | ||
PCT/JP2007/068925 WO2008038749A1 (fr) | 2006-09-29 | 2007-09-28 | circuit de calcul du logarithme de rapport de vraisemblance, appareil émetteur, procédé et programme de calcul du logarithme de rapport de vraisemblance |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008038749A1 JPWO2008038749A1 (ja) | 2010-01-28 |
JP4572982B2 true JP4572982B2 (ja) | 2010-11-04 |
Family
ID=39230183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008510341A Expired - Fee Related JP4572982B2 (ja) | 2006-09-29 | 2007-09-28 | 対数尤度比演算回路、伝送装置及び対数尤度比演算方法、プログラム |
Country Status (7)
Country | Link |
---|---|
US (1) | US8675771B2 (ja) |
EP (1) | EP1936904A4 (ja) |
JP (1) | JP4572982B2 (ja) |
CN (1) | CN101356790B (ja) |
NO (1) | NO338913B1 (ja) |
RU (1) | RU2434350C2 (ja) |
WO (1) | WO2008038749A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100169735A1 (en) * | 2008-12-31 | 2010-07-01 | Texas Instruments Incorporated | Low density parity check code row update instruction |
JP5293360B2 (ja) * | 2009-04-10 | 2013-09-18 | 富士通株式会社 | 復調装置 |
JP5397469B2 (ja) * | 2009-06-03 | 2014-01-22 | 日本電気株式会社 | 尤度値算出装置、尤度値算出方法および無線システム |
CN101582699B (zh) * | 2009-06-24 | 2013-02-27 | 重庆金美通信有限责任公司 | 用于两电平调制输入的Turbo和LDPC译码的软判决LLR计算方法 |
US20110150143A1 (en) * | 2009-12-18 | 2011-06-23 | Electronics And Telecommunications Research Institute | Soft-decision demapping method for digital signal |
JP5581930B2 (ja) * | 2010-09-17 | 2014-09-03 | 富士通株式会社 | 受信装置および受信方法 |
RU2490770C1 (ru) * | 2012-03-20 | 2013-08-20 | Александр Абрамович Часовской | Система автономного электрообеспечения |
CN103973630B (zh) * | 2013-01-24 | 2017-03-15 | 晨星软件研发(深圳)有限公司 | 适用于数字电视广播系统的信号处理方法以及接收器 |
JP6075446B2 (ja) * | 2013-04-23 | 2017-02-08 | 日本電気株式会社 | 復調装置、復調方法およびプログラム |
CN105637826B (zh) * | 2013-10-18 | 2019-02-12 | 三菱电机株式会社 | 似然度生成电路及似然度生成方法 |
US9735990B2 (en) * | 2014-02-24 | 2017-08-15 | Mitsubishi Electric Corporation | Soft decision value generating apparatus and method of generating soft decision value |
WO2017221926A1 (ja) * | 2016-06-21 | 2017-12-28 | 日本電信電話株式会社 | 光受信機、光伝送装置及び光受信機のための方法 |
JP6675645B2 (ja) * | 2016-11-02 | 2020-04-01 | 日本電信電話株式会社 | 中継装置及び中継方法 |
JP6633262B1 (ja) | 2019-03-11 | 2020-01-22 | 三菱電機株式会社 | 光伝送装置および尤度生成回路 |
CN113055319B (zh) * | 2019-12-27 | 2022-02-25 | 华为技术有限公司 | 一种信号均衡方法和装置 |
JP2022026454A (ja) | 2020-07-31 | 2022-02-10 | 富士通株式会社 | 通信装置および通信システム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002330188A (ja) * | 2001-03-12 | 2002-11-15 | Motorola Inc | Qam信号のビット対数尤度比演算の方法と装置 |
JP2004104188A (ja) * | 2002-09-04 | 2004-04-02 | Matsushita Electric Ind Co Ltd | 軟判定復号装置及び軟判定復号方法 |
JP2006050532A (ja) * | 2004-06-28 | 2006-02-16 | Ntt Docomo Inc | ビット列候補削減型受信機および受信処理方法 |
WO2006070438A1 (ja) * | 2004-12-27 | 2006-07-06 | Mitsubishi Denki Kabushiki Kaisha | 受信装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6977972B1 (en) * | 2000-07-12 | 2005-12-20 | Sharp Laboratories Of America, Inc. | Method of hybrid soft/hard decision demodulation of signals with multilevel modulation |
US6993098B2 (en) | 2001-07-12 | 2006-01-31 | Koninklijke Philips Electronics N.V. | Method and apparatus for efficient calculating distance metric |
US7095812B2 (en) * | 2002-06-24 | 2006-08-22 | Agere Systems Inc. | Reduced complexity receiver for space-time- bit-interleaved coded modulation |
US6966024B2 (en) * | 2002-12-31 | 2005-11-15 | Motorola, Inc. | Method and device for adaptive quantization of soft bits |
CA2465332C (en) * | 2003-05-05 | 2012-12-04 | Ron Kerr | Soft input decoding for linear codes |
US7318035B2 (en) * | 2003-05-08 | 2008-01-08 | Dolby Laboratories Licensing Corporation | Audio coding systems and methods using spectral component coupling and spectral component regeneration |
US7349496B2 (en) * | 2003-06-27 | 2008-03-25 | Nortel Networks Limited | Fast space-time decoding using soft demapping with table look-up |
AU2004212605A1 (en) * | 2003-09-26 | 2005-04-14 | Nec Australia Pty Ltd | Computation of soft bits for a turbo decoder in a communication receiver |
US7849377B2 (en) * | 2003-12-22 | 2010-12-07 | Koninklijke Philips Electronics N.V. | SISO decoder with sub-block processing and sub-block based stopping criterion |
US7813453B2 (en) * | 2004-01-21 | 2010-10-12 | Qualcomm Incorporated | Data detection for a hierarchical coded data transmission |
JP4296949B2 (ja) * | 2004-02-03 | 2009-07-15 | ソニー株式会社 | 復号装置及び方法、並びに情報処理装置及び方法 |
US7526037B2 (en) * | 2004-12-31 | 2009-04-28 | Broadcom Corporation | Reduced complexity detector for multiple-antenna systems |
JP4680644B2 (ja) | 2005-03-22 | 2011-05-11 | 国立大学法人佐賀大学 | ジメチルエーテルと二酸化炭素との混合物冷媒を利用した寒冷地対応ヒートポンプに多段エジェクタを組み込んだサイクルシステム |
US7250747B1 (en) * | 2005-12-12 | 2007-07-31 | Xytrans, Inc. | Radiometer measurement linearization system and method |
US20080074307A1 (en) * | 2006-05-17 | 2008-03-27 | Olga Boric-Lubecke | Determining presence and/or physiological motion of one or more subjects within a doppler radar system |
-
2006
- 2006-09-29 US US12/083,234 patent/US8675771B2/en not_active Expired - Fee Related
-
2007
- 2007-09-28 CN CN2007800012609A patent/CN101356790B/zh not_active Expired - Fee Related
- 2007-09-28 JP JP2008510341A patent/JP4572982B2/ja not_active Expired - Fee Related
- 2007-09-28 WO PCT/JP2007/068925 patent/WO2008038749A1/ja active Application Filing
- 2007-09-28 RU RU2008117109/09A patent/RU2434350C2/ru not_active IP Right Cessation
- 2007-09-28 EP EP07828667.1A patent/EP1936904A4/en not_active Withdrawn
-
2008
- 2008-04-09 NO NO20081745A patent/NO338913B1/no not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002330188A (ja) * | 2001-03-12 | 2002-11-15 | Motorola Inc | Qam信号のビット対数尤度比演算の方法と装置 |
JP2004104188A (ja) * | 2002-09-04 | 2004-04-02 | Matsushita Electric Ind Co Ltd | 軟判定復号装置及び軟判定復号方法 |
JP2006050532A (ja) * | 2004-06-28 | 2006-02-16 | Ntt Docomo Inc | ビット列候補削減型受信機および受信処理方法 |
WO2006070438A1 (ja) * | 2004-12-27 | 2006-07-06 | Mitsubishi Denki Kabushiki Kaisha | 受信装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2008038749A1 (fr) | 2008-04-03 |
US8675771B2 (en) | 2014-03-18 |
RU2008117109A (ru) | 2009-11-10 |
CN101356790A (zh) | 2009-01-28 |
RU2434350C2 (ru) | 2011-11-20 |
CN101356790B (zh) | 2013-08-14 |
EP1936904A1 (en) | 2008-06-25 |
NO338913B1 (no) | 2016-10-31 |
EP1936904A4 (en) | 2015-10-21 |
NO20081745L (no) | 2009-03-17 |
JPWO2008038749A1 (ja) | 2010-01-28 |
US20100150268A1 (en) | 2010-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4572982B2 (ja) | 対数尤度比演算回路、伝送装置及び対数尤度比演算方法、プログラム | |
EP2974196B1 (en) | Method and apparatus for encoding and decoding for frequency and quadrature-amplitude modulation in wireless communication system | |
JP5326976B2 (ja) | 無線通信装置、誤り訂正方法及び誤り訂正プログラム | |
CN110071895B (zh) | 接收设备和接收方法 | |
KR102021314B1 (ko) | 비정방 직교진폭변조 방식의 연판정 복조 장치 및 방법 | |
JP3910586B2 (ja) | データ通信システムでのチャネル復号器の入力軟性決定値計算装置及び方法 | |
JP5976252B2 (ja) | 尤度生成装置およびその方法 | |
US11522635B2 (en) | Device and method for transmitting data by using multilevel coding, and communication system | |
JP5859147B2 (ja) | ビット尤度演算装置およびビット尤度演算方法 | |
US6625225B1 (en) | Trellis decoder and associated method | |
KR20200042374A (ko) | 초기 후보 감축에 기반한 심볼 검출을 위한 중첩 룩업 테이블 | |
US20060029162A1 (en) | Modular multi-bit symbol demapper | |
JP6075446B2 (ja) | 復調装置、復調方法およびプログラム | |
JP6633262B1 (ja) | 光伝送装置および尤度生成回路 | |
KR101702235B1 (ko) | M-psk 및 m-qam 방식에 대한 연판정 비트 계산 방법 | |
JP4452716B2 (ja) | 直交振幅変調の軟判定を用いた復調方法及び復調装置 | |
JP6731771B2 (ja) | デマッピング処理回路、チップ、及び受信装置 | |
JP2024027368A (ja) | 受信装置、領域分割装置およびプログラム | |
JP2012100057A (ja) | 信号処理装置 | |
JP4207845B2 (ja) | 変復調方法及び回路 | |
KR20090059394A (ko) | 연판정값 산출 방법 및 송신 신호 검출 방법 | |
KR100903876B1 (ko) | 비트 대칭 그레이 코드를 이용하여 위상 편이 방식으로변조된 수신 심볼 신호를 비트 정보로 분할하는 방법 및 그장치 | |
JP3830328B2 (ja) | ビタビ復号回路 | |
JP2017513425A (ja) | インターリービング深度を調整するための装置及び方法 | |
JP3422088B2 (ja) | 符号化変調信号の復号器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100720 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100802 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |