JP6633262B1

JP6633262B1 - 光伝送装置および尤度生成回路

Info

Publication number: JP6633262B1
Application number: JP2019541813A
Authority: JP
Inventors: 小西　良明; 良明小西; 石井　健二; 健二石井; 吉田　英夫; 英夫吉田; 杉原　隆嗣; 隆嗣杉原; 吉田　剛; 剛吉田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2019-03-11
Filing date: 2019-03-11
Publication date: 2020-01-22
Anticipated expiration: 2039-03-11
Also published as: US11736127B2; EP3926836A1; WO2020183555A1; CN113519126A; EP3926836B1; US20210384921A1; JPWO2020183555A1; EP3926836A4

Abstract

光伝送装置は、受信信号を位相平面上のＩ軸成分の信号、Ｑ軸成分の信号、およびＩ軸成分の信号とＱ軸成分の信号とを連接した信号に変換するシンボルデマッピング部と、受信信号に関する尤度を生成する尤度生成回路と、軟判定復号を実施する誤り訂正復号部とを備え、尤度生成回路は、Ｉ軸成分の信号を引数として、第１の尤度を出力する第１の１次元変調用ルックアップテーブルと、Ｑ軸成分の信号を引数として、第２の尤度を出力する第２の１次元変調用ルックアップテーブルと、Ｉ軸成分の信号とＱ軸成分の信号とを連接した信号を引数として、第３の尤度を生成する２次元変調用ルックアップテーブルとを有し、誤り訂正復号部は、第１の尤度、第２の尤度、および第３の尤度を元に軟判定復号を実施する。

Description

本発明は、軟判定復号を実施する光伝送装置、および光伝送装置に用いられる尤度生成回路に関する。

近年、光伝送システムに適用される変調方式は、送信データのビットレート上昇に伴い、多値化が進んでいる。さらに、半導体製造プロセスの微細化による大規模デジタル回路の実現、並びに数十Ｇｓｐｓ（ｓａｍｐｌｅｐｅｒｓｅｃｏｎｄ）のサンプリング速度を有する超高速ＡＤＣ（ＡｎａｌｏｇＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ）およびＤＡＣ（ＤｉｇｉｔａｌＡｎａｌｏｇＣｏｎｖｅｒｔｅｒ）の登場により、複雑な光信号を生成および復調することが可能となっている。

このため、６４ＱＡＭ（ＱｕａｄｒａｔｕｒｅＡｍｐｌｉｔｕｄｅＭｏｄｕｌａｔｉｏｎ）、１２８ＱＡＭおよび２５６ＱＡＭといった、従来の光通信では実現できなかった超多値の多値変調方式が開発されている。

これらの多値変調方式では、位相平面上での信号点の配置間隔が狭く、要求される伝送距離および信号速度を達成するためには、高い信号対雑音比ＳＮＲ（ＳｉｇｎａｌＮｏｉｓｅＲａｔｉｏ）が必要となる。このＳＮＲの不足を補うため、高速かつ高い符号化利得を得ることできるがＬＤＰＣ（ＬｏｗＤｅｎｓｉｔｙＰａｒｉｔｙＣｈｅｃｋ）といった強力な誤り訂正符号の重要性が、より一層増している。従って、ＬＤＰＣは、他の誤り訂正符号と組み合わせて、使用される。

誤り訂正符号では、受信情報系列を１または０で判断して復号を行なう硬判定復号に対し、性能を強化する方法として、信号のアナログ情報も利用する軟判定復号がある。軟判定復号では、受信信号の位相平面上の座標から、信号点に割り当てられたビットの確からしさを示す尤度を算出し、誤り訂正を実施している。

軟判定復号における尤度算出では、量子化した多ビット情報に対する重い算術演算処理が必要となり、実装時には回路規模が増大する。このため、従来から、この重い算術演算処理の代わりに、尤度算出に用いる演算式の近似化、あらかじめ演算した尤度を保存し座標を入力として値を出力させるＬＵＴ（ＬｏｏｋＵｐＴａｂｌｅ）などを用いることにより、回路規模を削減する手法が取られている（例えば、特許文献１参照）。

特許文献１に記載の方法は、受信した信号点から位相平面上のＩ（Ｉｎ−ｐｈａｓｅ）軸、およびＱ（Ｑｕａｄｒａｔｕｒｅ−ｐｈａｓｅ）軸において硬判定復号したビットを利用し、受信信号点の座標が存在する位相平面上の象限を検出する。そして、特許文献１に記載の方法は、一次的に求められた尤度情報から、その象限情報を元に、最終的な尤度情報に変換する。このように、特許文献１には、受信信号点に応じて尤度の値が変化する範囲を、硬判定しきい値を含む隣接する信号点間のみに限定することにより、尤度生成回路の規模を削減し、小型化する方法が示されている。

国際公開第２００８／０３８７４９号

しかしながら、従来技術には、以下のような課題がある。
デジタルコヒーレント技術の出現により、光通信システムにおいては、１チャネル単位あたりの伝送容量が１Ｔｂｐｓを超えた大容量化が進められている。その結果、信号処理を行なうデジタル回路の回路規模は、ＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ）集積化の限界にまで近づいている。

また、その一方で、データセンターなど光通信システムの適用領域の拡大により、ＱＰＳＫ（ＱｕａｄｒａｔｕｒｅＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）から１２８ＱＡＭといった多種の変調方式による信号を同一ＬＳＩで送受信することが求められている。

尤度生成を行なうために用いられるＬＵＴは、回路上ではＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）の受信信号座標を入力アドレスとして、当該座標に対する尤度をＲＡＭのデータとして蓄積し、出力するように実装される。ＬＵＴを用いた方式による回路削減手法においても、多種の変調方式に対するＬＵＴを個別に揃えた場合には、特に、超多値の変調方式において回路規模が膨大になるという問題がある。

本発明は、前記のような課題を解決するためになされたものであり、ＬＵＴを用いて尤度生成を行う際の回路規模の増大を抑制することのできる光伝送装置および尤度生成回路を得ることを目的とする。

本発明に係る光伝送装置は、受信信号を位相平面上のＩ軸成分の信号、Ｑ軸成分の信号、およびＩ軸成分の信号とＱ軸成分の信号とを連接した信号に変換するシンボルデマッピング部と、シンボルデマッピング部により変換されたＩ軸成分の信号、Ｑ軸成分の信号、およびＩ軸成分の信号とＱ軸成分の信号とを連接した信号に基づいて受信信号に関する尤度を生成する尤度生成回路と、尤度生成回路により生成された尤度を基に受信信号に対する軟判定復号を実施する誤り訂正復号部とを備え、尤度生成回路は、Ｉ軸成分の信号を引数として、第１の尤度を出力する第１の１次元変調用ルックアップテーブルと、Ｑ軸成分の信号を引数として、第２の尤度を出力する第２の１次元変調用ルックアップテーブルと、Ｉ軸成分の信号とＱ軸成分の信号とを連接した信号を引数として、第３の尤度を生成する２次元変調用ルックアップテーブルとを有し、誤り訂正復号部は、第１の尤度、第２の尤度、および第３の尤度を元に軟判定復号を実施し、低次の矩形ＱＡＭに対する尤度生成には、第１の１次元変調用ルックアップテーブルおよび第２の１次元変調用ルックアップテーブルを使用し、低次の非矩形ＱＡＭに対する尤度生成には、２次元変調用ルックアップテーブルを使用し、高次の非矩形ＱＡＭに対する尤度生成には、第１の１次元変調用ルックアップテーブル、第２の１次元変調用ルックアップテーブル、および２次元変調用ルックアップテーブルを共用化して使用するものである。

本発明に係る尤度生成回路は、受信信号を位相平面上の信号に変換した信号のうち、Ｉ軸成分の信号を引数として、第１の尤度を出力する第１の１次元変調用ルックアップテーブルと、受信信号を位相平面上の信号に変換した信号のうち、Ｑ軸成分の信号を引数として、第２の尤度を出力する第２の１次元変調用ルックアップテーブルと、受信信号を位相平面上の信号に変換した信号のうち、Ｉ軸成分の信号とＱ軸成分の信号とを連接した信号を引数として、第３の尤度を生成する２次元変調用ルックアップテーブルとを有し、低次の矩形ＱＡＭに対する尤度生成には、第１の１次元変調用ルックアップテーブルおよび第２の１次元変調用ルックアップテーブルを使用し、低次の非矩形ＱＡＭに対する尤度生成には、２次元変調用ルックアップテーブルを使用し、高次の非矩形ＱＡＭに対する尤度生成には、第１の１次元変調用ルックアップテーブル、第２の１次元変調用ルックアップテーブル、および２次元変調用ルックアップテーブルを共用化して使用するものである。

本発明によれば、ＬＵＴを用いて尤度生成を行う際の回路規模の増大を抑制することのできる光伝送装置および尤度生成回路を得ることができる。

本発明の実施の形態１に係る１２８ＱＡＭ尤度生成回路の構成図である。本発明の実施の形態１において、１２８ＱＡＭの信号点と、割り当てられたビットとの関係を示すコンスタレーション図の一例である。本発明の実施の形態１において、１２８ＱＡＭの符号化ビット０（ｂ０）の受信信号点座標による尤度値を示す図である。本発明の実施の形態１において、１２８ＱＡＭの符号化ビット０（ｂ０）に関する信号点のＩ軸方向と尤度値との関係を示す図である。本発明の実施の形態１において、１２８ＱＡＭの符号化ビット１（ｂ１）の受信信号点座標による尤度値を示す図である。本発明の実施の形態１において、１２８ＱＡＭの符号化ビット１（ｂ１）に関する信号点のＱ軸方向と尤度値との関係を示す図である。本発明の実施の形態１において、１２８ＱＡＭの符号化ビット２（ｂ２）の受信信号点座標による尤度値を示す図である。本発明の実施の形態１において、１２８ＱＡＭの符号化ビット３（ｂ３）の受信信号点座標による尤度値を示す図である。本発明の実施の形態１において、１２８ＱＡＭの符号化ビット４（ｂ４）の受信信号点座標による尤度値を示す図である。本発明の実施の形態１において、１２８ＱＡＭの符号化ビット５（ｂ５）の受信信号点座標による尤度値を示す図である。本発明の実施の形態１において、１２８ＱＡＭの符号化ビット６（ｂ６）の受信信号点座標による尤度値を示す図である。本発明の実施の形態１において、６４ＱＡＭの信号点と、割り当てられたビットとの関係を示すコンスタレーション図である。本発明の実施の形態１において、６４ＱＡＭの符号化ビットｂ０（ｂ０）の受信信号点座標による尤度値を示す図である。本発明の実施の形態１において、６４ＱＡＭの符号化ビットｂ１（ｂ１）の受信信号点座標による尤度値を示す図である。本発明の実施の形態１において、６４ＱＡＭの符号化ビットｂ２（ｂ２）の受信信号点座標による尤度値を示す図である。本発明の実施の形態１において、６４ＱＡＭの符号化ビットｂ３（ｂ３）の受信信号点座標による尤度値を示す図である。本発明の実施の形態１において、６４ＱＡＭの符号化ビットｂ４（ｂ４）の受信信号点座標による尤度値を示す図である。本発明の実施の形態１において、６４ＱＡＭの符号化ビットｂ５（ｂ５）の受信信号点座標による尤度値を示す図である。本発明の実施の形態１における６４ＱＡＭ尤度生成ＬＵＴの構成図である。本発明の実施の形態１において、３２ＱＡＭの信号点と、割り当てられたビットとの関係を示すコンスタレーション図である。本発明の実施の形態１において、３２ＱＡＭの符号化ビットｂ０（ｂ０）の受信信号点座標による尤度値を示す図である。本発明の実施の形態１において、３２ＱＡＭの符号化ビットｂ１（ｂ１）の受信信号点座標による尤度値を示す図である。本発明の実施の形態１において、３２ＱＡＭの符号化ビットｂ２（ｂ２）の受信信号点座標による尤度値を示す図である。本発明の実施の形態１において、３２ＱＡＭの符号化ビットｂ３（ｂ３）の受信信号点座標による尤度値を示す図である。本発明の実施の形態１において、３２ＱＡＭの符号化ビットｂ４（ｂ４）の受信信号点座標による尤度値を示す図である。本発明の実施の形態１における３２ＱＡＭ尤度生成ＬＵＴの構成図である。本発明の実施の形態１に係る光伝送装置の各機能を専用のハードウェアである処理回路で実現する場合を示した構成図である。本発明の実施の形態１に係る光伝送装置の各機能をプロセッサおよびメモリを備えた処理回路により実現する場合を示した構成図である。

以下、本発明の光伝送装置および尤度生成回路の好適な実施の形態につき、図面を用いて説明する。

実施の形態１．
図１は、本発明の実施の形態１に係る１２８ＱＡＭ尤度生成回路の構成図である。誤り訂正符号化部１１から出力された符号化ビットに応じて、シンボルマッピング部１２は、位相平面上での座標を決めて、マッピングされた信号を送信する。

伝送路チャネル１３を通じて伝送された信号は、シンボルデマッピング部１４において、受信信号点座標から得られた６ビット分解能のＩ軸成分の信号、６ビット分解能のＱ軸成分の信号、および６ビット分解のＩ軸成分およびＱ軸成分を連接した信号に変換される。

そして、６ビット分解能のＩ軸成分の信号は、１次元変調用尤度生成ＬＵＴ１５に入力される。また、６ビット分解能のＱ軸成分の信号は、１次元変調用尤度生成ＬＵＴ１６に入力される。さらに、６ビット分解のＩ軸成分およびＱ軸成分を連接した信号は、２次元変調用尤度生成ＬＵＴ１７に入力される。

１次元変調用尤度生成ＬＵＴ１５は、Ｉ軸成分の信号を引数として、符号化ビット０（ｂ０）の尤度を生成する。１次元変調用尤度生成ＬＵＴ１６は、Ｑ軸成分の信号を引数として、符号化ビット１（ｂ１）の尤度を生成する。さらに、２次元変調用尤度生成ＬＵＴ１７は、Ｉ軸成分およびＱ軸成分を連接した信号を引数として、符号化ビット２（ｂ２）から符号化ビット６（ｂ６）の尤度を生成する。

すなわち、１次元変調用尤度生成ＬＵＴ１５は、第１の尤度を生成するために用いられる１次元変調用ルックアップテーブルに相当する。また、１次元変調用尤度生成ＬＵＴ１６は、第２の尤度を生成するために用いられる１次元変調用ルックアップテーブルに相当する。さらに、２次元変調用尤度生成ＬＵＴ１７は、第３の尤度を生成するために用いられる２次元変調用ルックアップテーブルに相当する。

また、シンボルデマッピング部１４により変換された信号を元に、尤度を生成する１次元変調用尤度生成ＬＵＴ１５、１次元変調用尤度生成ＬＵＴ１６、および２次元変調用尤度生成ＬＵＴ１７の３つのルックアップテーブルは、尤度生成回路に相当する。

そして、誤り訂正復号部１８は、３つのルックアップテーブルを含む尤度生成回路で生成された各尤度値を元に、軟判定復号を実施する。

図２は、本発明の実施の形態１において、１２８ＱＡＭの信号点と、割り当てられたビットとの関係を示すコンスタレーション図の一例である。図２に示すように、１２８ＱＡＭの信号点は、位相平面上で正方形に配置されない非矩形のコンスタレーションとなる。

図３は、本発明の実施の形態１において、１２８ＱＡＭの符号化ビット０（ｂ０）の受信信号点座標による尤度値を示す図である。図４は、本発明の実施の形態１において、１２８ＱＡＭの符号化ビット０（ｂ０）に関する信号点のＩ軸方向と尤度値との関係を示す図である。コンスタレーションの網掛け部分が、尤度値が正となる領域である。符号化ビット０（ｂ０）は、信号点のＩ軸方向にのみ割り振られるため、１軸の座標情報のみで尤度を生成する１次元変調用ＬＵＴで処理することができる。尤度値は、受信信号点座標のＩ軸の絶対値が大きいほど、符号化ビットが１または０である尤度値が高くなる。

図５は、本発明の実施の形態１において、１２８ＱＡＭの符号化ビット１（ｂ１）の受信信号点座標による尤度値を示す図である。図６は、本発明の実施の形態１において、１２８ＱＡＭの符号化ビット１（ｂ１）に関する信号点のＱ軸方向と尤度値との関係を示す図である。コンスタレーションの網掛け部分が、尤度値が正となる領域である。

符号化ビット１（ｂ１）は、信号点のＱ軸方向にのみ割り振られるため、符号化ビット０と同じく、１軸の座標情報のみで尤度を生成する１次元変調用ＬＵＴで処理することができる。尤度値は、受信信号点座標のＱ軸の絶対値が大きいほど、符号化ビットが１または０である尤度値が高くなる。

図７は、本発明の実施の形態１において、１２８ＱＡＭの符号化ビット２（ｂ２）の受信信号点座標による尤度値を示す図である。図８は、本発明の実施の形態１において、１２８ＱＡＭの符号化ビット３（ｂ３）の受信信号点座標による尤度値を示す図である。図９は、本発明の実施の形態１において、１２８ＱＡＭの符号化ビット４（ｂ４）の受信信号点座標による尤度値を示す図である。

図１０は、本発明の実施の形態１において、１２８ＱＡＭの符号化ビット５（ｂ５）の受信信号点座標による尤度値を示す図である。さらに、図１１は、本発明の実施の形態１において、１２８ＱＡＭの符号化ビット６（ｂ６）の受信信号点座標による尤度値を示す図である。

コンスタレーションの網掛け部分が、尤度値が正となる領域である。これらの符号化ビットは、Ｉ軸の情報のみ、あるいはＱ軸の情報のみでは判定ができないように、信号点に割り振られる。このため、Ｉ軸およびＱ軸の座標情報を用いて尤度を生成する２次元変調用ＬＵＴでの処理が必要となる。

図１２は、本発明の実施の形態１において、６４ＱＡＭの信号点と、割り当てられたビットとの関係を示すコンスタレーション図である。図１２に示すように、６４ＱＡＭの信号点は、位相平面上で正方形に配置される矩形のコンスタレーションとなる。

図１３は、本発明の実施の形態１において、６４ＱＡＭの符号化ビットｂ０（ｂ０）の受信信号点座標による尤度値を示す図である。図１４は、本発明の実施の形態１において、６４ＱＡＭの符号化ビットｂ１（ｂ１）の受信信号点座標による尤度値を示す図である。図１５は、本発明の実施の形態１において、６４ＱＡＭの符号化ビットｂ２（ｂ２）の受信信号点座標による尤度値を示す図である。

図１６は、本発明の実施の形態１において、６４ＱＡＭの符号化ビットｂ３（ｂ３）の受信信号点座標による尤度値を示す図である。図１７は、本発明の実施の形態１において、６４ＱＡＭの符号化ビットｂ４（ｂ４）の受信信号点座標による尤度値を示す図である。さらに、図１８は、本発明の実施の形態１において、６４ＱＡＭの符号化ビットｂ５（ｂ５）の受信信号点座標による尤度値を示す図である。

符号化ビットｂ０からｂ２は、信号点のＩ軸方向にのみ割り振られるため、１軸の座標情報のみで尤度を生成する１次元変調用ＬＵＴで処理することができる。一方、符号化ビットｂ３からｂ５は、信号点のＱ軸方向にのみ割り振られるため、符号化ビットｂ０からｂ２と同じく、１軸の座標情報のみで尤度を生成する１次元変調用ＬＵＴで処理することができる。

図１９は、本発明の実施の形態１における６４ＱＡＭ尤度生成ＬＵＴの構成図である。受信信号点座標から得られた６ビット分解能のＩ軸成分が、１次元変調用尤度生成ＬＵＴ１２１に入力される。一方、６ビット分解能のＱ軸成分が、１次元変調用尤度生成ＬＵＴ１２２に入力される。

そして、１次元変調用尤度生成ＬＵＴ１２１は、６ビット分解能のＩ軸成分に基づいて、符号化ビット０（ｂ０）、符号化ビット１（ｂ１）、および符号化ビット２（ｂ２）の尤度を生成する。一方、１次元変調用尤度生成ＬＵＴ１２２は、６ビット分解能のQ軸成分に基づいて、符号化ビット３（ｂ３）、符号化ビット４（ｂ４）、および符号化ビット５（ｂ５）の尤度を生成する。

図２０は、本発明の実施の形態１において、３２ＱＡＭの信号点と、割り当てられたビットとの関係を示すコンスタレーション図である。図２０に示すように、３２ＱＡＭの信号点は、位相平面上で正方形に配置されない非矩形のコンスタレーションとなる。

図２１は、本発明の実施の形態１において、３２ＱＡＭの符号化ビットｂ０（ｂ０）の受信信号点座標による尤度値を示す図である。図２２は、本発明の実施の形態１において、３２ＱＡＭの符号化ビットｂ１（ｂ１）の受信信号点座標による尤度値を示す図である。図２３は、本発明の実施の形態１において、３２ＱＡＭの符号化ビットｂ２（ｂ２）の受信信号点座標による尤度値を示す図である。

図２４は、本発明の実施の形態１において、３２ＱＡＭの符号化ビットｂ３（ｂ３）の受信信号点座標による尤度値を示す図である。さらに、図２５は、本発明の実施の形態１において、３２ＱＡＭの符号化ビットｂ４（ｂ４）の受信信号点座標による尤度値を示す図である。

図２１〜図２５における網掛け部分が、尤度値が正となる領域を示している。図２１〜図２５に示すように、Ｉ軸の情報のみ、またはＱ軸の情報のみでは判定ができないように、信号点が存在する。このため、Ｉ軸およびＱ軸の座標情報で尤度を生成する２次元変調用ＬＵＴでの処理が必要となる。

図２６は、本発明の実施の形態１における３２ＱＡＭ尤度生成ＬＵＴの構成図である。受信信号点座標から得られた６ビット分解能のＩ軸成分およびＱ軸成分を連接した信号が、２次元変調用尤度生成ＬＵＴ１５１に入力される。そして、２次元変調用尤度生成ＬＵＴ１５１は、６ビット分解能のＩ軸成分およびＱ軸成分を連接した信号に基づいて、符号化ビット０（ｂ０）、符号化ビット１（ｂ１）、符号化ビット２（ｂ２）、符号化ビット３（ｂ３）、および符号化ビット４（ｂ４）の尤度を生成する。

３２ＱＡＭ尤度生成ＬＵＴおよび６４ＱＡＭ尤度生成ＬＵＴは、各々１２８ＱＡＭ尤度生成回路を構成する１次元変調用尤度生成ＬＵＴおよび２次元変調用尤度生成ＬＵＴと同じ構成である。このため、３２ＱＡＭ尤度生成回路および６４ＱＡＭ尤度生成回路は、共用化して、１２８ＱＡＭ尤度生成回路として使用することが可能である。

換言すると、本実施の形態１では、高次の非矩形ＱＡＭは、１次元変調用尤度生成回路と、２次元変調用尤度生成回路とにより構成されている。このような構成を採用することにより、低次の非矩形ＱＡＭおよび矩形ＱＡＭで使用する尤度生成回路を、高次の非矩形ＱＡＭで使用する尤度生成回路と共用化することができる。この結果、ＬＵＴを用いて尤度生成を行う際の回路規模の増大を抑制することのできる尤度生成回路が実現される。このような尤度生成回路は、８ＱＡＭ以上の非矩形多値変調方式を採用する光伝送装置において、適用することができる。

なお、上述した実施の形態１に係る光伝送装置における各機能は、処理回路によって実現される。各機能を実現する処理回路は、専用のハードウェアであってもよく、メモリに格納されるプログラムを実行するプロセッサであってもよい。図２７は、本発明の実施の形態１に係る光伝送装置の各機能を専用のハードウェアである処理回路１０００で実現する場合を示した構成図である。また、図２８は、本発明の実施の形態１に係る光伝送装置の各機能をプロセッサ２００１およびメモリ２００２を備えた処理回路２０００により実現する場合を示した構成図である。

処理回路が専用のハードウェアである場合、処理回路１０００は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）、ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）、またはこれらを組み合わせたものが該当する。光伝送装置を構成するシンボルデマッピング部、尤度生成回路、および誤り訂正復号部における各部の機能それぞれを、個別の処理回路１０００で実現してもよいし、各部の機能をまとめて処理回路１０００で実現してもよい。

一方、処理回路がプロセッサ２００１の場合、シンボルデマッピング部、尤度生成回路、および誤り訂正復号部における各部の機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアおよびファームウェアは、プログラムとして記述され、メモリ２００２に格納される。

プロセッサ２００１は、メモリ２００２に記憶されたプログラムを読み出して実行することにより、各部の機能を実現する。すなわち、光伝送装置は、処理回路２０００により実行されるときに、各処理ステップが結果的に実行されることになるプログラムを格納するためのメモリ２００２を備える。

これらのプログラムは、上述した各部の手順あるいは方法をコンピュータに実行させるものであるともいえる。ここで、メモリ２００２は、例えば、ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、フラッシュメモリ、ＥＰＲＯＭ（ＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅａｎｄＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）等の、不揮発性または揮発性の半導体メモリが該当する。また、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ等も、メモリ２００２に該当する。

なお、上述した各部の機能について、一部を専用のハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現するようにしてもよい。

このように、処理回路は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせによって、上述した各部の機能を実現することができる。

１１誤り訂正符号化部、１２シンボルマッピング部、１３伝送路チャネル、１４シンボルデマッピング部、１５Ｉ軸成分１次元変調尤度生成ＬＵＴ、１６Ｑ軸成分１次元変調尤度生成ＬＵＴ、１７２次元変調尤度生成ＬＵＴ、１８誤り訂正復号部、１２１Ｉ軸成分１次元変調尤度生成ＬＵＴ、１２２Ｑ軸成分１次元変調尤度生成ＬＵＴ、１５１２次元変調尤度生成ＬＵＴ。

Claims

受信信号を位相平面上のＩ軸成分の信号、Ｑ軸成分の信号、および前記Ｉ軸成分の信号と前記Ｑ軸成分の信号とを連接した信号に変換するシンボルデマッピング部と、
前記シンボルデマッピング部により変換された前記Ｉ軸成分の信号、前記Ｑ軸成分の信号、および前記Ｉ軸成分の信号と前記Ｑ軸成分の信号とを連接した信号に基づいて前記受信信号に関する尤度を生成する尤度生成回路と、
前記尤度生成回路により生成された前記尤度を基に前記受信信号に対する軟判定復号を実施する誤り訂正復号部と
を備え、
前記尤度生成回路は、
前記Ｉ軸成分の信号を引数として、第１の尤度を出力する第１の１次元変調用ルックアップテーブルと、
前記Ｑ軸成分の信号を引数として、第２の尤度を出力する第２の１次元変調用ルックアップテーブルと、
前記Ｉ軸成分の信号と前記Ｑ軸成分の信号とを連接した信号を引数として、第３の尤度を生成する２次元変調用ルックアップテーブルと
を有し、
前記誤り訂正復号部は、前記第１の尤度、前記第２の尤度、および前記第３の尤度を元に前記軟判定復号を実施し、
低次の矩形ＱＡＭに対する尤度生成には、前記第１の１次元変調用ルックアップテーブルおよび前記第２の１次元変調用ルックアップテーブルを使用し、
低次の非矩形ＱＡＭに対する尤度生成には、前記２次元変調用ルックアップテーブルを使用し、
高次の非矩形ＱＡＭに対する尤度生成には、前記第１の１次元変調用ルックアップテーブル、前記第２の１次元変調用ルックアップテーブル、および前記２次元変調用ルックアップテーブルを共用化して使用する
光伝送装置。
受信信号を位相平面上の信号に変換した信号のうち、Ｉ軸成分の信号を引数として、第１の尤度を出力する第１の１次元変調用ルックアップテーブルと、
前記受信信号を前記位相平面上の信号に変換した信号のうち、Ｑ軸成分の信号を引数として、第２の尤度を出力する第２の１次元変調用ルックアップテーブルと、
前記受信信号を前記位相平面上の信号に変換した信号のうち、前記Ｉ軸成分の信号と前記Ｑ軸成分の信号とを連接した信号を引数として、第３の尤度を生成する２次元変調用ルックアップテーブルと
を有し、
低次の矩形ＱＡＭに対する尤度生成には、前記第１の１次元変調用ルックアップテーブルおよび前記第２の１次元変調用ルックアップテーブルを使用し、
低次の非矩形ＱＡＭに対する尤度生成には、前記２次元変調用ルックアップテーブルを使用し、
高次の非矩形ＱＡＭに対する尤度生成には、前記第１の１次元変調用ルックアップテーブル、前記第２の１次元変調用ルックアップテーブル、および前記２次元変調用ルックアップテーブルを共用化して使用する
尤度生成回路。