KR101711452B1 - 교차형 직교-진폭 변조 성상을 갖는 실용적 격자부호 변조기 및 복조기 - Google Patents

교차형 직교-진폭 변조 성상을 갖는 실용적 격자부호 변조기 및 복조기 Download PDF

Info

Publication number
KR101711452B1
KR101711452B1 KR1020150164766A KR20150164766A KR101711452B1 KR 101711452 B1 KR101711452 B1 KR 101711452B1 KR 1020150164766 A KR1020150164766 A KR 1020150164766A KR 20150164766 A KR20150164766 A KR 20150164766A KR 101711452 B1 KR101711452 B1 KR 101711452B1
Authority
KR
South Korea
Prior art keywords
value
amplitude
channel
constellation
role
Prior art date
Application number
KR1020150164766A
Other languages
English (en)
Inventor
배석능
김수일
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020150164766A priority Critical patent/KR101711452B1/ko
Application granted granted Critical
Publication of KR101711452B1 publication Critical patent/KR101711452B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/40—Arrangements for handling quadrature signals, e.g. complex modulators

Abstract

본 발명은 변조기 및 복조기에 관한 것으로서, 더 상세하게는 일반적인 실용적 격자부호 변조 기법의 단점이었던 짝수 변조차수 직교-진폭 변조 성상만이 사용가능했던 점과 달리 홀수 변조차수 직교-진폭 변조 성상을 사용할 수 있는 실용적 격자부호 변조기 및 복조기에 대한 것이다.

Description

교차형 직교-진폭 변조 성상을 갖는 실용적 격자부호 변조기 및 복조기{Pragmatic Trellis-Coded Modulator and Demodulator with Cross-type Quadrature Amplitude Modulation Constellation}
본 발명은 변조기 및 복조기에 관한 것으로서, 더 상세하게는 Kokuryo 등이 제안했던 실용적 격자부호 변조 기법의 단점이었던 짝수 변조차수 직교-진폭 변조 성상만이 사용가능했던 점과 달리 홀수 변조차수 직교-진폭 변조 성상을 사용할 수 있는 실용적 격자부호 변조기 및 복조기에 대한 것이다.
격자부호 변조 기법은 Ungerboeck이 제안한 채널 부호화와 변조기법을 결합하는 복합적 변조기술이다. 이 격자부호 변조 기법은 주파수 효율은 높이면서 데이터 처리율은 그대로 유지할 수 있다는 장점이 있으나 구현은 복잡하여 실제 시스템에 적용되기 어렵다는 단점이 있었다.
이를 극복하기 위해 Viterbi는 실용적(Pragmatic) 격자부호 변조(Trellis-Coded Modulation; TCM) 기법을 제안하고 16-PSK(Phase Shift Keying), 16-ASK(Amplitude Shift Keying) 등에 적용하였다. 이러한 기법은 사실상의 표준(De-facto) 비터비 부호화기(Viterbi Decoder)의 사용으로 하드웨어 구현이 용이하다는 장점이 있다.
이에 대한 확장으로 논문(Yoshiro Kokuryo 외, "Pragmatic trellis coding applied to rectangular QAM," IEEE Transactions on Consumer Electronics, Vol.51, No.2 pp.365-370, May 2005.)이 제안되었다. 이 논문은 정방형(Square-type) 직교-진폭 변조(Quadrature Amplitude Modulation; QAM) 성상(Constellation)을 적용한 실용적 격자부호 변조 기법을 제안하였다. 또한, 이 논문에서는 I 채널과 Q 채널에 정보 비트를 독립적으로 할당할 수 있는 성상 할당(Constellation Mapping) 기법을 제안하고, 그에 대한 복조기법을 제시하였다.
도 1 및 도 2는 위 논문에서 제안한 실용적 격자부호 변조 기법의 변조기와 복조기의 구성도이며, 도 3은 16-QAM 성상할당 예시도이다.
Kokuryo 등이 제안한 방법의 장점은 실용적 격자부호 변조 기법이 가진 장점을 그대로 유지하면서도, 고속 데이터를 지원할 수 있도록 변조차수(modulation order, N)를 높게 할 수 있다는 점이다.
그러나 이러한 실용적 격자부호 변조 기법은 심볼 당 비트 수(또는 변조 차수 N)가 짝수인 정방형 직교-진폭 변조 기법에만 적용될 수 있어 모뎀 설계의 자유도가 떨어진다는 단점이 있다. 즉, N이 5이상의 홀수로써 교차형 성상을 갖는 기법에 대한 경우 제안된 기법은 사용될 수 없다.
1. 한국등록특허번호 제10-0437697호(2004.06.17) 2. 한국공개특허번호 제10-2012-0061214호
1. Yoshiro Kokuryo 외, "Pragmatic trellis coding applied to rectangular QAM," IEEE Transactions on Consumer Electronics, Vol.51, No.2 pp.365-370, May 2005) 2. 김선희외, "격자부호를 이용한 정 진폭 다중 트랜스 직교 변조 방식"한국산학기술학회 2008년도 추계학술발표논문집
본 발명은 위 배경기술에 따른 문제점을 해소하기 위해 제안된 것으로서, 홀수 변조 차수 직교-진폭 변조 성상을 사용할 수 있는 교차형 직교-진폭 변조 성상을 갖는 실용적 격자부호 변조기 및 복조기를 제공하는 데 그 목적이 있다.
또한, 본 발명은 기존의 하드웨어 구조는 그대로 유지한 상태에서 변조 및/또는 복조가 가능한 교차형 직교-진폭 변조 성상을 갖는 실용적 격자부호 변조기 및 복조기를 제공하는 데 다른 목적이 있다.
본 발명은 위에서 제시된 과제를 달성하기 위해 홀수 변조 차수 직교-진폭 변조 성상을 사용할 수 있는 교차형 직교-진폭 변조 성상을 갖는 실용적 격자부호 변조기를 제공한다.
상기 실용적 격자부호 변조기는,
입력 비트열을 입력받아 I-채널 비트열과 Q-채널 비트열로 변환하는 병직렬 변환기;
상기 입력 비트열의 최하위 비트를 제 1 및 제 2 부호화 정보로 변환하는 부호화기;
상기 I-채널 비트열 및 상기 제 1 부호화 정보로 이루어지는 제 1 최종 비트열을 I채널 진폭값으로 출력하고, 상기 Q-채널 비트열 및 상기 제 2 부호화 정보로 이루어지는 제 2 최종 비트열을 Q채널 진폭값으로 출력하는 한 쌍의 맵 블록;
상기 I채널 진폭값 및 Q채널 진폭값을 재할당(Remapping) 규칙에 따라 교차형 직교 진폭 변조 성상의 이동 성상값으로 출력하는 재할당 블록; 및
상기 이동 성상값을 복소 변조신호로 변환하는 직교 변조 블록;을 포함하는 것을 특징으로 할 수 있다.
삭제
삭제
삭제
삭제
이때, 상기 재할당 블록은, 상기 I채널 진폭값 및 Q채널 진폭값을 이용하여 직사각형 직교-진폭 변조 성상을 산출하고, 상기 직사각형 직교-진폭 변조 성상을 상기 교차형 직교-진폭 변조 성상으로 재할당하는 것을 특징으로 할 수 있다.
또한, 상기 재할당 블록은, 상기 직사각형 직교-진폭 변조 성상에 포함되는 영역을 교차형 직교-진폭 변조 성상으로 이동시키기 위해 필요한 복소수 변환값과 상기 복소수 변환값에 대응하는 테이블 주소를 갖는 성상 재할당 복소수값 저장 테이블; 상기 직사각형 직교-진폭 변조 성상 중 하나의 성상을 결정하여 상기 성상 재할당 복소수값 저장 테이블에 접근하기 위한 상기 테이블 주소를 생성하는 주소 생성기; 및 상기 테이블 주소를 통해 결정되는 상기 복소수값에 상기 I채널 진폭값 및 Q채널 진폭값을 이용하여 산출되는 현재의 성상 진폭값을 더하여 이동 성상값을 산출하는 덧셈기;를 포함하는 것을 특징으로 할 수 있다.
또한, 상기 직사각형 직교-진폭 변조 성상은 제 1 비이동 부분 성상 집합, 좌측부분 성상 집합, 및 우측 부분 성상 집합으로 이루어지며, 상기 교차형 직교 진폭 변조 성상은 상기 제 1 비이동 부분 성상 집합에 대응하는 제 2 비이동 부분 성상 집합, 상기 좌측 부분 성상 집합에 대응하는 상측부분 성상 집합, 및 상기 우측 부분 성상 집합에 대응하는 하측 부분 성상 집합으로 이루어지는 것을 특징으로 할 수 있다.
여기서, 상기 이동 성상값은 수학식
Figure 112015114620778-pat00001
(여기서,
Figure 112015114620778-pat00002
는 n번째 이동 성상점이고, m은 주소이고,
Figure 112015114620778-pat00003
은 주소 m에 해당하는 복소수값이고,
Figure 112015114620778-pat00004
는 현재의 성상 진폭값을 나타낸다)으로 정의되는 것을 특징으로 할 수 있다.
다른 한편으로, 본 발명의 다른 일실시예는, 디지털 변환 데이터를 I-채널 및 Q-채널에서 입력받아 각각 제 1 진폭 영역값 및 제 2 진폭 영역값을 산출하는 한 쌍의 프리 변환 블록; 상기 디지털 변환 데이터를 I-채널 및 Q-채널에서 입력받고 상기 제 1 진폭 영역값 및 제 2 진폭 영역값을 입력받아 각각 제 1 연판정값 및 제 2 연판정값을 산출하는 한 쌍의 규칙 블록; 상기 제 1 연판정값 및 제 2 연판정값을 입력받아 복호화 비트를 생성하는 비터비 복호화기; 상기 복호화 비트를 2개의 부호화 비트로 변환하는 부호화기; 상기 제 1 진폭 영역값 및 제 2 진폭 영역값을 입력받아 제 1 지연 진폭 영역값 및 제 2 지연 진폭 영역값을 산출하는 한쌍의 지연기; 상기 제 1 지연 진폭 영역값 및 제 2 지연 진폭 영역값, 부호화 비트를 입력받아 역할당하여 직사각형 직교-진폭 변조 성상을 생성하고 상기 직사각형 직교-진폭 변조 성상을 이용하여 제 1 역할당 진폭 영역값 및 제 2 역할당 진폭 영역값을 생성하는 역할당 블록; 상기 제 1 역할당 진폭 영역값 및 제 2 역할당 진폭 영역값을 복조하여 각각 제 1 부호화 비트열 및 제 2 부호화 비트열을 생성하는 한 쌍의 비트 변환 블록; 및 상기 제 1 부호화 비트열 및 제 2 부호화 비트열을 입력받아 하나의 비트열로 변환하는 병직렬 변환기;를 포함하는 것을 특징으로 하는 실용적 격자부호 복조기를 제공할 수 있다.
이때, 상기 역할당 블록은, 상기 제 1 진폭 영역값 및 제 2 진폭 영역값을 이용하여 교차형 직교-진폭 변조 성상을 산출하고, 상기 교차형 직교-진폭 변조 성상을 상기 직사각형 직교-진폭 변조 성상으로 역할당하는 것을 특징으로 할 수 있다.
또한, 상기 역할당 블록은, 상기 교차형 직교-진폭 변조 성상에 포함되는 상기 제 1 진폭 영역값 및 제 2 진폭 영역값을 직사각형 직교-진폭 변조 성상으로 이동시키기 위해 필요한 역할당값과 상기 역할당값에 대응하는 채널 주소를 갖는 성상 역할당 저장 테이블; 상기 교차형 직교 진폭-변조 성상 중 하나의 성상을 결정하여 상기 성상 역할당 저장 테이블에 접근하기 위한 채널 주소를 생성하는 주소 생성기; 및 상기 채널 주소를 통해 결정되는 상기 역할당값에 현재의 진폭 영역값을 더하여 상기 제 1 역할당 진폭 영역값 및 제 2 역할당 진폭 영역값을 생성하는 덧셈기;를 포함하는 것을 특징으로 할 수 있다.
이때, 상기 제 1 및 제 2 역할당 진폭 영역값은 수학식
Figure 112015114620778-pat00005
(여기서,
Figure 112015114620778-pat00006
과
Figure 112015114620778-pat00007
는 m 번째 부분성상 집합에 포함되는 영역을 이동시키기 위한 역할당값이고,
Figure 112015114620778-pat00008
와
Figure 112015114620778-pat00009
는 현재의 진폭 영역값이며, m=0, 1, 2,
Figure 112015114620778-pat00010
, 7, 8이다)을 이용하여 산출되는 것을 특징으로 할 수 있다.
또한, 상기 한 쌍의 비트 변환 블록은 상기 제 1 부호화 비트열을 산출하는 제 1 비트 변환 블록 및 상기 제 2 부호화 비트열을 산출하는 제 2 비트 변환 블록으로 이루어지며, 상기 제 1 비트 변환 블록은, I 채널의 상기 제 1 역할당 진폭 영역값 및 제 1 부호화 비트를 입력받아 상기 제 1 역할당 진폭 영역값이 짝수이고, 상기 제 1 부호화 비트가 1이면 상기 제 1 역할당 진폭 영역값에 1을 더하고, 상기 제 1 부호화 비트가 0이면 상기 제 1 역할당 진폭 영역값에 1을 빼어 홀수를 유지하는 것을 특징으로 할 수 있다.
본 발명에 따르면, Kokuryo 등이 제안한 실용적 격자부호 변조 기법의 단점이었던 짝수 변조차수 직교-진폭 변조 성상만이 사용가능했던 점과 달리 홀수 변조차수 직교-진폭 변조 성상을 사용할 수 있다.
또한, 본 발명의 다른 효과로서는 N이 5이상인 일반적인 변조차수를 갖는 직교-진폭 변조의 모든 경우에 대해 일관된 실용적 격자부호 변조 기법을 활용할 수 있다는 점을 들 수 있다.
또한, 본 발명의 또 다른 효과로서는 기존의 하드웨어 구조는 그대로 유지한 상태에서 단순한 가산 연산만이 추가된 성상 재할당을 통해 약간의 복잡도 추가만으로 변조가 가능하며, 복조에 대해서도 낮은 복잡도를 갖는 성상 역할당 블록의 추가만으로 홀수 변조차수를 갖는 직교-진폭 변조 성상을 이용할 수 있다는 점을 들 수 있다.
도 1은 일반적인 실용적 격자부호 변조기법을 구현하는 변조기 구성도이다.
도 2는 일반적인 실용적 격자부호 변조기법을 구현하는 복조기 구성도이다.
도 3은 일반적인 실용적 격자부호 변조기법에서의 성상 할당 예시도로서, 16-QAM(Quadrature Amplitude Modulation)을 사용했을 때의 성상도이다.
도 4는 본 발명의 일실시예에 따른 실용적 격자부호 변조기법을 구현하는 변조기 구성도이다.
도 5는 재할당전의 직사각형 직교-진폭 변조 성상의 일반적인 개념도이다.
도 6은 재할당된 교차형 직교-진폭 변조 성상의 일반적인 개념도이다.
도 7은 본 발명의 일실시예에 따른 실용적 격자부호 변조기법을 구현하는 복조기 구성도이다.
도 8은 본 발명의 일실시예에 따른 재할당된 교차형 직교-진폭 변조 성상 예시도로서 32-QAM(Quadrature Amplitude Modulation)을 사용했을 때의 성상도이다.
도 9는 본 발명의 일실시예에 따른 격자부호 변조기법의 비트 오류율 시뮬레이션 결과를 보여주는 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 구체적으로 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다.
제 1, 제 2등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. "및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않아야 한다.
이하 첨부된 도면을 참조하여 본 발명의 일실시예에 교차형 직교-진폭 변조 성상을 갖는 실용적 격자부호 변조기 및 복조기를 상세하게 설명하기로 한다.
도 4는 본 발명의 일실시예에 따른 실용적 격자부호 변조기법을 구현하는 변조기 구성도이다. 도 4를 참조하면, k(k=N-1은 짝수)개의 비트로 구성된 비트열
Figure 112015114620778-pat00011
는 직렬/병렬(Serial/Parallel) 변환기(110)에서 I-채널에는 k/2개의 비트로 구성된 비트열
Figure 112015114620778-pat00012
과 Q-채널에는 (k/2-1)개의 비트로 구성된 비트열
Figure 112015114620778-pat00013
(단, k=4일 때
Figure 112015114620778-pat00014
)로 변환된 뒤에 I-맵(Map) 블록(131)과 Q-맵(Map) 블록(132)에 입력된다.
또한,
Figure 112015114620778-pat00015
의 최하위 비트 b0은 부호화기(Encoder)(120)에 입력되어 c0과 c1로 부호화된 뒤에 I-Map 블록(131)과 Q-Map 블록(132)에 입력된다. 부호화기(120)는 컨벌루션 부호화기(Convolutional Encoder)가 되며, 해당 블록의 내부에서는 아래와 같은 비트열을 이루게 된다.
- I-Map 블록(131)의 최종 비트열 :
Figure 112015114620778-pat00016
- Q-Map 블록(132)의 최종 비트열 :
Figure 112015114620778-pat00017
위의 두 개의 비트열은 각각 I-Map 블록(131)과 Q-Map 블록(132)에서 일정한 변환 규칙에 따라 도 5와 같은 직사각형 직교-진폭 변조 성상(차원 : PI X PQ = k/2 X (k/2-1), 여기서 PI는 I-채널 진폭의 수, PQ는 Q-채널 진폭의 수를 나타낸다)을 구성하게 된다. I-채널과 Q-채널의
Figure 112015114620778-pat00018
번째 진폭
Figure 112015114620778-pat00019
와
Figure 112015114620778-pat00020
번째 진폭
Figure 112015114620778-pat00021
는 아래와 같은 값을 갖는다. 즉 결정되는 진폭값이다.
Figure 112015114620778-pat00022
Figure 112015114620778-pat00023
여기서
Figure 112015114620778-pat00024
는 인접진폭 사이의 최소 유클리드 거리의 1/2를 나타낸다. 최종 비트열
Figure 112015114620778-pat00025
과
Figure 112015114620778-pat00026
, 진폭값 AI와 AQ는 Kokuryo 등이 제안했던 것과 같이 일대일 할당이 이루어진다. 즉, I-채널에 할당되는 비트열의 최하위 비트(LSB)
Figure 112015114620778-pat00027
가 0일 때 [수학식 1]에서의
Figure 112015114620778-pat00028
가 짝수인
Figure 112015114620778-pat00029
가,
Figure 112015114620778-pat00030
가 1일 때는
Figure 112015114620778-pat00031
가 홀수인
Figure 112015114620778-pat00032
가 할당된다. LSB를 제외한 나머지 비트열
Figure 112015114620778-pat00033
의 할당은
Figure 112015114620778-pat00034
를 2로 나누었을 때, 그 몫이 다른 진폭의 경우에는 그레이코드(Gray Code)로 할당을 하며, 몫이 같은 경우에는 동일한
Figure 112015114620778-pat00035
을 할당한다.
예를 들어 비트열 [0 0 0], [0 0 1], [0 1 0]이 있다고 할 경우 이 세 비트열은 각각
Figure 112015114620778-pat00036
,
Figure 112015114620778-pat00037
,
Figure 112015114620778-pat00038
에 할당될 수 있다. 나머지 경우의 예에 대해서는 도 8에서 확인할 수 있다. Q-채널에 대해서는 I-채널과 동일한 방법이 사용된다.
이렇게 할당된 직사각형 성상은 본 발명에서 제안된 성상 재할당(Remapping) 규칙에 따라 도 6과 같이 교차형 직교-진폭 변조 성상으로 변환되게 된다. 교차형 직교-진폭 변조 성상으로 변환된 뒤에는 I-채널과 Q-채널의 신호를 일반적인 직교 변조 블록(150)로 공급한다.
도 5는 재할당전의 직사각형 직교-진폭 변조 성상의 일반적인 개념도이고, 도 6은 재할당된 교차형 직교-진폭 변조 성상의 일반적인 개념도이다. 본 발명의 일실시예에서 제안하는 성상 재할당 규칙은 도 5와 같은 직사각형 직교-진폭 변조 성상을 도 6에 나오는 교차형 직교-진폭 변조 성상으로 변환하는 기법이다.
먼저 변조기(도 4)에서 설명된 것과 같이 입력된 데이터에 따라 하나의 진폭값(복소수)이 할당되면, 이 진폭값이 해당되는 하위집합을 찾는다. 현재의 성상 진폭값
Figure 112015114620778-pat00039
이 집합 C1 ~ C8에 속하는 원소라면, 도 6의 상측 부분성상 집합(
Figure 112015114620778-pat00040
~
Figure 112015114620778-pat00041
) 또는 하측 부분성상 집합(
Figure 112015114620778-pat00042
~
Figure 112015114620778-pat00043
)으로 이동하게 된다. 성상점을 이동시키기 위한 방법은 아래와 같다.
현재의 성상 진폭값
Figure 112015114620778-pat00044
가 m(단, m=0,1, 2,
Figure 112015114620778-pat00045
, 7, 8)번째 부분성상 집합에 속한다고 하면, 아래의 표와 같은 테이블의 주소 m에 성상이동에 필요한 값이 저장되어 있다.
주소 복소수값
0 T0
1 T1
2 T2
:
:		 :
:
m Tm
:
:		 :
:
8 T8
표 1은 성상 재할당 복소수값 저장 테이블을 나타낸다. 이때, 결정되는 n(단, n=1, 2,
Figure 112015114620778-pat00046
, 7, 8) 번째 이동 성상값
Figure 112015114620778-pat00047
은 주소 m에 해당되는 복소수값
Figure 112015114620778-pat00048
을 현재의 진폭값
Figure 112015114620778-pat00049
와 덧셈연산을 하면 되며, 아래와 같은 성상 재할당 수학식으로 나타낼 수 있다.
Figure 112015114620778-pat00050
여기서, Tm은 복소수값으로 변조차수의 크기 및 이동규칙에 따라 다양한 값을 취할 수 있다. 현재의 성상 진폭값
Figure 112015114620778-pat00051
가 비이동 부분성상 집합 C0에 해당될 때, T0을 취하며 이 값은 언제나 0 이다.
물론, 이를 위해 재할당 블록(140)에 표 1이를 저장하는 테이블, 이 테이블의 주소를 생성하는 주소 생성기, 수학식 3을 하드웨어 및/또는 소프트웨어적으로 구현하는 곱셈기 등이 구성될 수 있다.
도 7은 본 발명의 일실시예에 따른 실용적 격자부호 변조기법을 구현하는 복조기 구성도이다. 도 7을 참조하면, 아날로그/디지털 변환기(ADC)의 I-채널과 Q-채널값 rI과 rQ은 각 채널에 있는 제 1 및 제 2 프리 변환(Pre-Dec) 블록(211, 212)과 제 1 및 제 2 규칙(Metric) 블록(221, 222)에 공급되며, 제 1 및 제 2 프리 변환 블록(211, 212)에서는 현재의 진폭값을 통해 해당 진폭이 속한 제 1 및 제 2 진폭 영역값(RI,RQ)을 결정한다. 진폭 영역의 결정 방법은 아래와 같다.
I-채널이 가질 수 있는 진폭값 중 서로 인접해 있는 진폭
Figure 112015114620778-pat00052
,
Figure 112015114620778-pat00053
와, Q-채널이 가질 수 있는 진폭값 중 서로 인접한
Figure 112015114620778-pat00054
,
Figure 112015114620778-pat00055
가 있을 때, I-채널과 Q-채널값 rI과 rQ가 아래와 같은 조건을 갖는다.
Figure 112015114620778-pat00056
위 수학식을 만족하면 RI와 RQ는 각각 다음과 같은 값을 갖게 된다.
Figure 112015114620778-pat00057
각 채널의 제 1 및 제 2 규칙(Metric) 블록(221, 222)에서는 진폭 영역값 RI와 RQ, 채널값 rI과 rQ을 통해 비터비 복호화기(230)에서 필요한 연판정값(Soft-decision value) VI와 VQ를 생성한다. 연판정값은 Kokuryo 외의 논문에 나온 방법과 동일하며, 좀 더 상세하게는 다음과 같다. I-채널에 대해서 현재의 채널값 rI과 인접 진폭값
Figure 112015114620778-pat00058
,
Figure 112015114620778-pat00059
중 LSB가 0이 할당되어 있는 인접 진폭이
Figure 112015114620778-pat00060
라고 할 때, rI과
Figure 112015114620778-pat00061
사이의 거리 z=|rI-
Figure 112015114620778-pat00062
|를 구한다.
z를 최소 유클리드 거리 d의 2배인 2d로 정규화하고, 이를 M비트로 이루어진 정수로 변환하면 I-채널에 대한 연판정 VI가 생성된다. 예를 들어 z=0.3, d=1, M=3이라고 할 때 산출되는 연판정값은 1(0 ~ 7의 값 중에서)이 된다. Q-채널에 대해서도 동일한 방법을 사용하면 된다.
비터비 복호화기(230)에서는 제 1 및 제 2 규칙 블록(221, 222)에서 출력된 연평정값 VI와 VQ를 이용하여 복호화 비트
Figure 112015114620778-pat00063
을 생성하며, 이것은 다시 부호화기(250)에 입력되어 부호화 비트
Figure 112015114620778-pat00064
,
Figure 112015114620778-pat00065
을 생성한다.
비터비 복호화기에서 산출되는 복호화된 비트는 역추적 깊이만큼 지연되므로 현재 생성되는 진폭영역값과 시간 차이가 발생하므로, 제 1 및 제 2 샘플 지연기(241,242)에서는 비터비 복호화기(230)의 역추적 깊이(traceback depth) 만큼 진폭영역값을 지연시켜 I-채널 및 Q-채널에서 교차형 직교-진폭 변조 성상의 지연 진폭 영역값
Figure 112015114620778-pat00066
과
Figure 112015114620778-pat00067
을 생성한다.
성상 재할당의 역과정인 역할당(Demap) 블록(260)에서는 지연 진폭 영역값 {tilde R}^{I 과
Figure 112015114620778-pat00068
, 부호화 비트
Figure 112015114620778-pat00069
,
Figure 112015114620778-pat00070
을 사용하여 교차형 직교-진폭 변조 성상의 I-채널의 진폭 영역값 rI와 Q-채널의 진폭 영역값 RQ를 직사각형 직교-진폭 변조 성상의 역할당 진폭 영역값
Figure 112015114620778-pat00071
,
Figure 112015114620778-pat00072
로 변환시킨다.
제 1 및 제 2 변환 블록(271, 272)에서는 역할당된 역할당 진폭 영역값
Figure 112015114620778-pat00073
,
Figure 112015114620778-pat00074
과
Figure 112015114620778-pat00075
,
Figure 112015114620778-pat00076
을 사용하여 비트열
Figure 112015114620778-pat00077
,
Figure 112015114620778-pat00078
을 생성해 내며, 최종 출력 데이터는 병직렬(Parallel/Serial) 변환기(280)를 통해 비트열
Figure 112015114620778-pat00079
=[
Figure 112015114620778-pat00080
Figure 112015114620778-pat00081
Figure 112015114620778-pat00082
]이 된다.
한편, 재할당된 성상을 통해 데이터를 복조하기 위해서는 도 6에 나온 교차형 성상을 도 5의 직사각형 성상으로 변환하기 위한 기법이 필요하며, 본 발명의 역할당(Demapping) 기법에서 이를 수행한다.
이를 개념적으로 도시한 도면이 도 8이다. 즉, 도 8은 본 발명의 일실시예에 따른 재할당된 교차형 직교-진폭 변조 성상 예시도로서 32-QAM(Quadrature Amplitude Modulation)을 사용했을 때의 성상도이다.
먼저, 수신된 교차형 직교-진폭 변조 성상에서 I-채널과 Q-채널의 진폭이 가질 수 있는 진폭 영역값
Figure 112015114620778-pat00083
와
Figure 112015114620778-pat00084
는 직사각형 성상(330)에서 교차형 성상(340)으로 이동됐을 때의 영역이므로, 이를 직사각형 성상의 영역으로 변환하는 단계가 필요하다. 이를 위해서는 현재의 진폭 영역값이
Figure 112015114620778-pat00085
와
Figure 112015114620778-pat00086
이 도 8에 표시된 것과 같이 상측 부분성상 집합(321) 또는 하측 부분성상 집합(322) 해당되는 영역에 포함될 경우, 현재의 진폭 영역값
Figure 112015114620778-pat00087
와
Figure 112015114620778-pat00088
을 원래의 진폭 영역값
Figure 112015114620778-pat00089
,
Figure 112015114620778-pat00090
로 이동시키면 된다. 즉, 좌측 부분 성상 집합(311) 또는 우측 부분 성상 집합(312)로 이동시키면 된다.
현재의 진폭 영역값
Figure 112015114620778-pat00091
와
Figure 112015114620778-pat00092
가 m번째 영역에 포함된다고 가정할 때, 아래의 [표 2]와 같은 테이블에 역할당을 위한 정수값이 I-채널과 Q-채널을 위해 각각 존재한다.
I-채널주소 역할당 값 Q-채널 주소 역할당 값
0
Figure 112015114620778-pat00093
 0
Figure 112015114620778-pat00094
1
Figure 112015114620778-pat00095
 1
Figure 112015114620778-pat00096
2
Figure 112015114620778-pat00097
 2
Figure 112015114620778-pat00098
:
:		 :
:		 :
:		 :
:
m
Figure 112015114620778-pat00099
 m
Figure 112015114620778-pat00100
:
:		 :
:		 :
:		 :
:
8
Figure 112015114620778-pat00101
 8
Figure 112015114620778-pat00102
위 표 2는 성상 역할당 정수값 저장 테이블을 나타낸다.
역할당을 위해 앞에서 결정된 주소 m을 통해 테이블에서 두 개의 역할당값
Figure 112015114620778-pat00103
과
Figure 112015114620778-pat00104
을 읽어서 아래의 수학식과 같이 연산을 수행하면 된다.
Figure 112015114620778-pat00105
여기서, 수식에 포함된 모든 변수는 정수이며, m=0, 1, 2,
Figure 112015114620778-pat00106
, 7, 8이다.
Figure 112015114620778-pat00107
과
Figure 112015114620778-pat00108
는 m 번째 부분성상 집합에 포함되는 영역을 이동시키기 위한 역할당값으로, 변조차수와 재할당 방법에 따라 다양한 값을 가질 수 있으며 테이블에 미리 저장되어 있어야 한다. 또한,
Figure 112015114620778-pat00109
와
Figure 112015114620778-pat00110
는 현재의 진폭 영역값이다.
만약 현재의 영역이 상측 부분성상과 하측 부분성상 집합에 포함되지 않으면, 즉 m=0이면
Figure 112015114620778-pat00111
과
Figure 112015114620778-pat00112
는 0이 된다.
또한, 짝수영역 결정의 경우, 성상 역할당 기법을 통해 역할당된
Figure 112015114620778-pat00113
와
Figure 112015114620778-pat00114
을 통해 송신기에서 전송된 비트 데이터로 변환시키기 위한 것은 기본적으로 Kokuryo 외의 논문에서 제안한 방법과 동일하지만, 결정된 영역 중에서
Figure 112015114620778-pat00115
가 짝수인 경우를 홀수의 영역으로 바꿔야 하는 절차가 필요하다. 짝수영역 결정 절차는 아래와 같다.
P-1)
Figure 112015114620778-pat00116
와
Figure 112015114620778-pat00117
의 입력을 받아
Figure 112015114620778-pat00118
가 짝수일 때,
Figure 112015114620778-pat00119
가 1이면,
Figure 112015114620778-pat00120
에 1을 더한다.
P-1-1)
Figure 112015114620778-pat00121
가 0이면
Figure 112015114620778-pat00122
에서 1을 뺀다.
P-2)
Figure 112015114620778-pat00123
가 홀수이면
Figure 112015114620778-pat00124
는 값이 그대로 유지된다.
도 9는 본 발명의 일실시예에 따른 격자부호 변조기법의 비트 오류율 시뮬레이션 결과를 보여주는 그래프이다.
110: 병직렬 변환기
120: 부호화기
131: I-맵 블록 132: Q-맵 블록
140: 재할당 블록
150: 직교 변조 블록
211: 제 1 프리 변환 블록 212: 제 2 프리 변환 블록
221: 제 1 규칙 블록 222: 제 2 규칙 블록
230: 비터비 복호화기
241: 제 1 샘플 지연기 242: 제 2 샘플 지연기
250: 부호화기
260: 역할당 블록
271: 제 1 비트 변환 블록 272: 제 2 비트 변환 블록
280: 병직렬 변환기

Claims (10)

  1. 홀수 변조차수 교차형 직교-진폭 변조 성상을 갖는 실용적 격자부호 변조기에 있어서,
    입력 비트열을 입력받아 I-채널 비트열과 Q-채널 비트열로 변환하는 병직렬 변환기;
    상기 입력 비트열의 최하위 비트를 제 1 및 제 2 부호화 정보로 변환하는 부호화기;
    상기 I-채널 비트열 및 상기 제 1 부호화 정보로 이루어지는 제 1 최종 비트열을 I채널 진폭값으로 출력하고, 상기 Q-채널 비트열 및 상기 제 2 부호화 정보로 이루어지는 제 2 최종 비트열을 Q채널 진폭값으로 출력하는 한 쌍의 맵 블록;
    상기 I채널 진폭값 및 Q채널 진폭값을 재할당(Remapping) 규칙에 따라 교차형 직교 진폭 변조 성상의 이동 성상값으로 출력하는 재할당 블록; 및
    상기 이동 성상값을 복소 변조신호로 변환하는 직교 변조 블록;
    을 포함하는 것을 특징으로 하는 실용적 격자부호 변조기.
  2. 제 1 항에 있어서,
    상기 재할당 블록은,
    상기 I채널 진폭값 및 Q채널 진폭값을 이용하여 직사각형 직교 진폭 변조 성상을 산출하고, 상기 직사각형 직교 진폭 변조 성상을 상기 교차형 직교 진폭 변조 성상으로 재할당하는 것을 특징으로 하는 실용적 격자부호 변조기.
  3. 제 2 항에 있어서,
    상기 재할당 블록은,
    상기 직사각형 직교 진폭 변조 성상에 포함되는 영역을 교차형 직교 진폭 변조 성상으로 이동시키기 위해 필요한 복소수 변환값과 상기 복소수 변환값에 대응하는 테이블 주소를 갖는 성상 재할당 복소수값 저장 테이블;
    상기 직사각형 직교 진폭 변조 성상 중 하나의 성상을 결정하여 상기 성상 재할당 복소수값 저장 테이블에 접근하기 위한 상기 테이블 주소를 생성하는 주소 생성기; 및
    상기 테이블 주소를 통해 결정되는 상기 복소수값에 상기 I채널 진폭값 및 Q채널 진폭값을 이용하여 산출되는 현재의 성상 진폭값을 더하여 이동 성상값을 산출하는 덧셈기;를 포함하는 것을 특징으로 하는 실용적 격자부호 변조기.
  4. 제 2 항에 있어서,
    상기 직사각형 직교 진폭 변조 성상은 제 1 비이동 부분 성상 집합, 좌측부분 성상 집합, 및 우측 부분 성상 집합으로 이루어지며, 상기 교차형 직교 진폭 변조 성상은 상기 제 1 비이동 부분 성상 집합에 대응하는 제 2 비이동 부분 성상 집합, 상기 좌측 부분 성상 집합에 대응하는 상측부분 성상 집합, 및 상기 우측 부분 성상 집합에 대응하는 하측 부분 성상 집합으로 이루어지는 것을 특징으로 하는 실용적 격자부호 변조기.
  5. 제 3 항에 있어서,
    상기 이동 성상값은 수학식
    Figure 112015114620778-pat00125
    (여기서,
    Figure 112015114620778-pat00126
    는 n번째 이동 성상점이고, m은 주소이고,
    Figure 112015114620778-pat00127
    은 주소 m에 해당하는 복소수값이고,
    Figure 112015114620778-pat00128
    는 현재의 성상 진폭값을 나타낸다)에 의해 산출되는 것을 특징으로 하는 실용적 격자부호 변조기.
  6. 홀수 변조차수 교차형 직교-진폭 변조 성상을 갖는 실용적 격자부호 복조기에 있어서,
    디지털 변환 데이터를 I-채널 및 Q-채널에서 입력받아 각각 제 1 진폭 영역값 및 제 2 진폭 영역값을 산출하는 한 쌍의 프리 변환 블록;
    상기 디지털 변환 데이터를 I-채널 및 Q-채널에서 입력받고 상기 제 1 진폭 영역값 및 제 2 진폭 영역값을 입력받아 각각 제 1 연판정값 및 제 2 연판정값을 산출하는 한 쌍의 규칙 블록;
    상기 제 1 연판정값 및 제 2 연판정값을 입력받아 복호화 비트를 생성하는 비터비 복호화기;
    상기 복호화 비트를 2개의 부호화 비트로 변환하는 부호화기;
    상기 제 1 진폭 영역값 및 제 2 진폭 영역값을 입력받아 제 1 지연 진폭 영역값 및 제 2 지연 진폭 영역값을 산출하는 한쌍의 지연기;
    상기 제 1 지연 진폭 영역값 및 제 2 지연 진폭 영역값, 부호화 비트를 입력받아 역할당하여 직사각형 직교-진폭 변조 성상을 생성하고 상기 직사각형 직교-진폭 변조 성상을 이용하여 제 1 역할당 진폭 영역값 및 제 2 역할당 진폭 영역값을 생성하는 역할당 블록;
    상기 제 1 역할당 진폭 영역값 및 제 2 역할당 진폭 영역값을 복조하여 각각 제 1 부호화 비트열 및 제 2 부호화 비트열을 생성하는 한 쌍의 비트 변환 블록; 및
    상기 제 1 부호화 비트열 및 제 2 부호화 비트열을 입력받아 하나의 비트열로 변환하는 병직렬 변환기;
    를 포함하는 것을 특징으로 하는 실용적 격자부호 복조기.
  7. 제 6 항에 있어서,
    상기 역할당 블록은,
    상기 제 1 진폭 영역값 및 제 2 진폭 영역값을 이용하여 교차형 직교진폭 변조 성상을 산출하고, 상기 교차형 직교 진폭 변조 성상을 상기 직사각형 직교-진폭 변조 성상으로 역할당하는 것을 특징으로 하는 실용적 격자 부호 복조기.
  8. 제 7 항에 있어서,
    상기 교차형 직교 진폭 변조 성상에 포함되는 상기 제 1 진폭 영역값 및 제 2 진폭 영역값을 직사각형 직교 진폭 변조 성상으로 이동시키기 위해 필요한 역할당값과 상기 역할당값에 대응하는 채널 주소를 갖는 성상 역할당 저장 테이블;
    상기 교차형 직교 진폭 변조 성상 중 하나의 성상을 결정하여 상기 성상 역할당 저장 테이블에 접근하기 위한 채널 주소를 생성하는 주소 생성기; 및
    상기 채널 주소를 통해 결정되는 상기 역할당값에 현재의 진폭 영역값을 더하여 상기 제 1 역할당 진폭 영역값 및 제 2 역할당 진폭 영역값을 생성하는 덧셈기;를 포함하는 것을 특징으로 하는 실용적 격자부호 복조기.
  9. 제 8 항에 있어서,
    상기 제 1 및 제 2 역할당 진폭 영역값은 수학식
    Figure 112015114620778-pat00129
    (여기서,
    Figure 112015114620778-pat00130
    과
    Figure 112015114620778-pat00131
    는 m 번째 부분성상 집합에 포함되는 영역을 이동시키기 위한 역할당값이고,
    Figure 112015114620778-pat00132
    와
    Figure 112015114620778-pat00133
    는 현재의 진폭 영역값이며, m=0, 1, 2,
    Figure 112015114620778-pat00134
    , 7, 8이다)을 이용하여 산출되는 특징으로 하는 실용적 격자부호 복조기.
  10. 제 8 항에 있어서,
    상기 한 쌍의 비트 변환 블록은 상기 제 1 부호화 비트열을 산출하는 제 1 비트 변환 블록 및 상기 제 2 부호화 비트열을 산출하는 제 2 비트 변환 블록으로 이루어지며, 상기 제 1 비트 변환 블록은, I 채널의 상기 제 1 역할당 진폭 영역값 및 제 1 부호화 비트를 입력받아 상기 제 1 역할당 진폭 영역값이 짝수이고, 상기 제 1 부호화 비트가 1이면 상기 제 1 역할당 진폭 영역값에 1을 더하고, 상기 제 1 부호화 비트가 0이면 상기 제 1 역할당 진폭 영역값에 1을 빼어 홀수를 유지하는 것을 특징으로 하는 실용적 격자부호 복조기.
KR1020150164766A 2015-11-24 2015-11-24 교차형 직교-진폭 변조 성상을 갖는 실용적 격자부호 변조기 및 복조기 KR101711452B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150164766A KR101711452B1 (ko) 2015-11-24 2015-11-24 교차형 직교-진폭 변조 성상을 갖는 실용적 격자부호 변조기 및 복조기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150164766A KR101711452B1 (ko) 2015-11-24 2015-11-24 교차형 직교-진폭 변조 성상을 갖는 실용적 격자부호 변조기 및 복조기

Publications (1)

Publication Number Publication Date
KR101711452B1 true KR101711452B1 (ko) 2017-03-02

Family

ID=58426460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150164766A KR101711452B1 (ko) 2015-11-24 2015-11-24 교차형 직교-진폭 변조 성상을 갖는 실용적 격자부호 변조기 및 복조기

Country Status (1)

Country Link
KR (1) KR101711452B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109412701A (zh) * 2018-11-28 2019-03-01 复旦大学 一种选择奇数阶正交振幅调制信号预编码星座点方法
KR20230064136A (ko) 2021-11-03 2023-05-10 강릉원주대학교산학협력단 격자구조 변조심볼 생성방법 및 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5651032A (en) * 1993-11-04 1997-07-22 Kabushiki Kaisha Toshiba Apparatus and method for trellis decoder
KR100437697B1 (ko) 2001-07-19 2004-06-26 스프레드텔레콤(주) 다수준 격자부호변조방식의 복호 방법 및 장치
US7756060B2 (en) * 1995-02-06 2010-07-13 Adc Telecommunications, Inc. Tone allocation in multipoint-to-point communication using orthogonal frequency division multiplexing
KR20120061214A (ko) 2010-12-03 2012-06-13 한국과학기술원 플래시 메모리 장치의 셀 간 간섭을 최소화하기 위한 격자 부호 변조 방법, 이를 이용하는 격자 부호 변조 회로, 오류 정정 회로 및 플래시 메모리 장치의 데이터 입력 방법과 플래시 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5651032A (en) * 1993-11-04 1997-07-22 Kabushiki Kaisha Toshiba Apparatus and method for trellis decoder
US7756060B2 (en) * 1995-02-06 2010-07-13 Adc Telecommunications, Inc. Tone allocation in multipoint-to-point communication using orthogonal frequency division multiplexing
KR100437697B1 (ko) 2001-07-19 2004-06-26 스프레드텔레콤(주) 다수준 격자부호변조방식의 복호 방법 및 장치
KR20120061214A (ko) 2010-12-03 2012-06-13 한국과학기술원 플래시 메모리 장치의 셀 간 간섭을 최소화하기 위한 격자 부호 변조 방법, 이를 이용하는 격자 부호 변조 회로, 오류 정정 회로 및 플래시 메모리 장치의 데이터 입력 방법과 플래시 메모리 장치

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1. Yoshiro Kokuryo 외, "Pragmatic trellis coding applied to rectangular QAM," IEEE Transactions on Consumer Electronics, Vol.51, No.2 pp.365-370, May 2005)
2. 김선희외, "격자부호를 이용한 정 진폭 다중 트랜스 직교 변조 방식"한국산학기술학회 2008년도 추계학술발표논문집

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109412701A (zh) * 2018-11-28 2019-03-01 复旦大学 一种选择奇数阶正交振幅调制信号预编码星座点方法
CN109412701B (zh) * 2018-11-28 2021-10-12 复旦大学 一种选择奇数阶正交振幅调制信号预编码星座点方法
KR20230064136A (ko) 2021-11-03 2023-05-10 강릉원주대학교산학협력단 격자구조 변조심볼 생성방법 및 장치

Similar Documents

Publication Publication Date Title
US10826619B2 (en) Methods of converting or reconverting a data signal and method and system for data transmission and/or data reception
US5398073A (en) Concatenated coded vestigial sideband modulation for high definition television
JP5847335B2 (ja) Ｑａｍ変調通信システムの多値差動復号装置および方法
JP2020526140A (ja) 位相雑音に対して最適化された直交振幅変調についての方法および装置
WO2010122699A1 (ja) 無線通信装置及び無線通信方法
KR101711452B1 (ko) 교차형 직교-진폭 변조 성상을 갖는 실용적 격자부호 변조기 및 복조기
EP1324558A1 (en) Multiresolution broadcast transmitter and method using Gaussian trellis shaping to reduce average signal power and corresponding multi-stage decoder
KR20070061283A (ko) 소프트 비트 매트릭 발생 장치 및 그 방법과 그를 이용한다치 레벨 ｑａｍ 수신시스템
JP2654321B2 (ja) トレリス符号化の方法および装置
Kostadinov et al. Soft decoding of integer codes and their application to coded modulation
CN109565349B (zh) 接收装置和接收方法
CN109565348B (zh) 发送装置、接收装置、发送方法和接收方法
Zou et al. Trellis-coded non-orthogonal multiple access
KR100888860B1 (ko) 비트 대칭 그레이 코드로 변조된 수신 심볼 신호를 비트정보로 분할하는 방법 및 그 장치
JP6075446B2 (ja) 復調装置、復調方法およびプログラム
JP6633262B1 (ja) 光伝送装置および尤度生成回路
JP3421317B2 (ja) 誤り訂正符号器及び誤り訂正復号器並びに誤り訂正方式の伝送装置
CN110506401B (zh) 用于延迟比特交织编码调制的发送器和接收器
RU2380847C2 (ru) Способ и устройство демодуляции с использованием мягкого решения для квадратурной амплитудной модуляции
JP7175434B2 (ja) 送信符号処理装置、送信符号処理方法、及び光送信器
Konishi A coded modulation scheme for 64-QAM with a matched mapping
KR100433028B1 (ko) 정방형 직교진폭변조(qam)수신신호를 복조하기 위한 연성결정 방법 및 그 장치
JP3628311B2 (ja) ビタビ復号装置、通信システム及びビタビ復号方法
US9641195B2 (en) Trellis coded modulation
JP3854617B2 (ja) 誤り訂正符号器及び誤り訂正復号器並びに誤り訂正方式の伝送装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200204

Year of fee payment: 4