JP3854617B2 - 誤り訂正符号器及び誤り訂正復号器並びに誤り訂正方式の伝送装置 - Google Patents

Description

本発明は、デジタルデータ伝送システムにおける誤り訂正技術に係り、特にデジタル多値変調方式のもとで動作する誤り訂正機能を有する符号器及び復号器並びに伝送装置に関する。

従来から、移動体や地上系のディジタル無線通信用のデータ伝送システムとして、１６ＱＡＭ方式(１６値直交振幅変調方式)、６４ＱＡＭ方式(６４値直交振幅変調方式)などのディジタル多値変調方式による伝送システムが実用化されている。

そこで従来技術によるディジタル多値変調方式について説明すると、これは例えば図１に示すような符号器を用いて送信すべきデータを多値化している。

この図１に示す符号器による多値化例では、まずＩ軸(実数部)とＱ軸(虚数部)からなる二次元の信号点平面上で、送信データの値に応じて多値化された信号点の座標を決定するため、シリアル形式の送信データをシリアル／パラレル変換器１Ａに入力し、パラレルデータに変換する。

このときの信号点平面は、例えば１６ＱＡＭ方式の場合、コンスタレーション平面上では図２に示すように表わされ、この平面上で１６個の各信号点が４ビットの送信データ信号の値で定義され、従って、この場合は、シリアル／パラレル変換器１Ａから出力される信号のビット数は４ビットである。

このため、シリアル／パラレル変換器１Ａは、図１に示したように、４個のレジスタ７で構成され、各レジスタ７の出力信号は順次レジスタ７間を所定のクロック信号期間毎に転送されると共に、４ビット分のクロック信号期間毎にラッチ５１に取込まれる。

これにより４ビットのパラレルデータが信号点発生器３Ａに入力されることになり、これにより信号点発生器３Ａは、図２の平面上での信号点を決定し、Ｉ軸側の、すなわち、同相振幅成分の振幅値とＱ軸側の、すなわち、直交振幅成分の振幅値とをそれぞれロールオフフィルタ(Ｒ０Ｆ、以下、フィルタとも称す)４、５へ出力し、ここから後段の伝送処理回路に供給されることになる。

信号点発生器３Ａでは、入力された４ビットのデータ信号のうち、２ビットのデータの各１ビットを夫々同相成分Ｉ１、Ｉ２とし、残りの２ビットのデータの各１ビットを夫々直交成分Ｑ１、Ｑ２として、図２に示すように、それら各成分Ｉ１、Ｉ２、Ｑ１、Ｑ２の値の組み合わせに応じてコンスタレーション平面上の信号点が決定される。

例えば、いま成分Ｉ１、Ｉ２、Ｑ１、Ｑ２の値が夫々０、０、１、０であったとすると、コンスタレーション平面上での座標(＋１、＋３)の点がそれら成分値に対応した信号点となる。

そのようにして、ロールオフフィルタ４には、Ｉ軸座標＋１、すなわち、同相振幅成分レベルが＋１であることを表わす信号が供給され、ロールオフフィルタ５には、Ｑ軸座標＋３、すなわち、直交振幅成分レベルが＋３であることを表わす信号が供給されることになる。

ここで、ロールオフフィルタ４、５以降の直交変調の技術については、本発明と直接関係が無いので省略する。

なお、ここでは、多値変調方式の例として１６ＱＡＭ変調方式を挙げて説明したが、他の多値変調方式においても、信号点の数と、それを定義するビット数が違うだけで、基本的には同様の構成となる。

こうして、多値化された送信データが送信装置側から受信装置側に伝送されることになるが、ここで、前記した多値化についての一般的な技術と、これ以降の変調など伝送に必要な一般的な技術については、以下の文献に詳しい開示があるので、ここでは詳しい説明は割愛する(例えば、非特許文献１、２参照。)。
『情報・通信におけるディジタル信号処理』 村野 他著、昭晃堂、pp41-49. 1987.11 『THE THEORY AND PRACTICE OF MODEM DESIGN』 John A.C.Bingham,A WILEY-INTERSCIENCE PUBLICATION, pp82-89, 1988

上述のようなデータ伝送システムでは、伝送線路で伝送データに重畳される劣化要因が多量になると、受信装置で受信された受信データの値が、その元となった送信装置における送信データの値から相当かけ離れ誤った値となるため、受信装置側での送信データの正確な再生が困難になり、再生されたデータが誤りとなってしまうという問題がある。

ところで、受信した送信データを再生する場合に、トレリス符号化の一つである畳み込み符号化を行う畳み込み符号器とビタビ復号器を用いて可能な限りデータ誤りが発生しないように再生する方法が知られている。しかしそのような再生方法に対応する送信装置では、シリアル送信データをｎビットずつパラレルデータに変換してからこのパラレルデータの各ビットに対しそれぞれ１個の畳み込み符号器を用いて誤り訂正符号化する必要がある。

例えば、ｎを４とする１６Ｑａｍ方式の場合、２ビット長のパラレルデータの各１ビットに対して１個の畳み込み符号器を使い、その２ビットのうち一方の１ビットのデータを符号化して２ビットの同相成分Ｉ用出力信号を生成し、さらに、もう一方の１ビットのデータを符号化して２ビットの直交成分Ｑ用の出力信号を生成する必要がある。

ここで、畳み込み符号化する前と、畳み込み符号化した後でのビット数の比は符号化率と呼ばれ、この例の場合、畳み込み符号器を２個使い、符号器全体としては２ビットの入力信号を符号化して、４ビットの信号を生成するので、符号化率は２ビット／４ビット、すなわち、１／２である。

この符号化率はデータの伝送速度に関係し、この例のように符号化率が５０％であるように低いと、データ伝送速度がそれだけ低くなってしまうことで、伝送効率が低下してしまう。

なお、図１の例の場合は誤り訂正機能が無いので、伝送路上の伝送速度と送信データの伝送速度は同じであり、符号化率は１であるので、それによる伝送効率の低下は無い。しかし誤り訂正機能を付加した場合には、前記した符号化率のため、伝送効率が低下してしまうのである。

ここで、誤り訂正機能が付加されていなければ、符号化率は１であって、それによるデータ伝送効率が低下する可能性は少ないが、反面、伝送路での雑音などによる影響を受けやすく、受信データにビット誤りが発生することになり、望ましくない。

一方、誤り訂正機能を付加すれば、伝送路での雑音の影響を受る虞れが少なくでき、ビット誤りの発生率を小さくできるが、前記した符号化率のため、データ伝送速度が低下してしまう。

例えば、いま、伝送路での畳み込み符号化されたデータの伝送速度が５４Ｍｂｉｔ／ｓであったとすると、前記した符号化率が１／２のときは、畳み込み符号化される前の送信すべきデータの量に関してのデータ伝送速度としては２７Ｍｂｉｔ／ｓに低下してしまう。

また、誤り訂正のためには、送信装置側に畳み込み符号器が、そして受信装置側にはビタビ復号器が必要になるので、符号化率を向上させるためには、これらのより効率的な使用も要件になる。

本発明の目的は、誤り訂正機能による符号化率の向上が図られ、以ってデータ伝送効率の向上が充分得られるようにした誤り訂正符号器及び誤り訂正復号器並びに誤り訂正方式の伝送装置を提供することにある。

前記目的を達成するため、本発明の一側面による、送信データを２ⁿ (ｎは４以上の整数)ＱＡＭ変調方式により伝送する装置に用いられる誤り訂正機能を有する符号器は、前記送信データを(ｎ−１)ビットのパラレルデータに変換する変換部と、前記２ⁿ ＱＡＭ変調方式による多値信号に変換する際、前記(ｎ−１)ビットのデータの内の１ビットが入力される畳み込み符号器とを設け、前記畳み込み符号器から出力される２ビットのデータを１ビットの同相成分と１ビットの直交成分とに振り分け、前記(ｎ−１)ビットのデータの残りのビットと、前記畳み込み符号器から出力される２ビットのデータとにより、前記２ⁿ ＱＡＭ変調方式による多値信号を発生するようにしたものである。

ｎが４以上の偶数の場合、前記２ⁿ ＱＡＭ変調方式による多値信号は以下のように構成すれば良い。

即ち、同相振幅成分(Ｉ)−直交振幅成分(Ｑ)座標系の信号点平面において、同一の同相振幅成分を有する信号点に対して同相成分に同一のビット配列を割り当て、同一の直交振幅成分を有する信号点に対しては直交成分に同一のビット配列を割り当て、
Ｉ軸方向に隣り合う信号点の畳み込み符号器の同相成分出力に相当する同相成分ビットには、互いに異なるビット値を割り当て(即ち、０と１を交互に割り当て)、
Ｑ軸方向に隣り合う信号点の、畳み込み符号器の直交成分出力に相当する直交成分ビットには、互いに異なるビット値を割り当てる(即ち、０と１を交互に割り当てる)。

ｎが５以上の奇数の場合、前記２ⁿ ＱＡＭ変調方式による多値信号は以下のように構成すれば良い。

即ち、同相振幅成分(Ｉ)−直交振幅成分(Ｑ)座標系の信号点平面の信号点を第１領域に含まれる信号点と第２領域に含まれる信号点とに分け、
第１領域においては、同一の同相振幅成分を有する信号点(複数)に対して同相成分に同一ビット配列を割り当て、同一の直交振幅成分を有する信号点(複数)に対しては直交成分に同一のビット配列を割り当て、
第２領域では第１領域に割り振らなかったビット配列を第２領域内の信号点に割り振り、
第１領域および第２領域を通して、Ｉ軸方向に隣り合う信号点の畳み込み符号器の同相成分出力に相当するビットには互いに異なるビット値を割り当て(即ち、０と１を交互に割り当てる)、Ｑ軸方向に隣り合う信号点の畳み込み符号器の直交成分出力に相当するビットには互いに異なるビット値を割り当てる(即ち、０と１を交互に割り当てる)。

なお、隣り合う信号点の結線方向が第１領域と第２領域との境を横切る方向のときは、０と１の順序は、第１領域と第２領域との境界でも崩さず維持する。隣り合う信号点の結線方向が第１領域と第２領域との境の線方向と平行のときは、０と１の順序は隣接する第１領域の０と１の順序と合わせる。また、全信号点で同一ビット割り当てが重ならないようにする。

好ましくは、前記第２領域内において、前記第１領域に割り当てなかつたビット配列(複数)から利用出来る限り、同一の同相振幅成分を有する信号点(複数)に対して同相成分に同一ビット配列割り当ておよび／または同一の直交振幅成分を有する信号点(複数)に対しては直交成分に同一のビット配列を割り当てるものである。

本発明の更に別の側面によるデータ伝送装置は、前記誤り訂正符号器を含む送信部と前記誤り訂正復号器を含む受信部で構成される。

本発明によれば、多値ＱＡＭ変調方式の多値数を表わす数値ｎが４以上の整数の場合にも本発明を適用でき、ｎが５以上の奇数のときは、符号化率は、例えば３２ＱＡＭ変調方式(ｎ＝５)では４／５、１２８ＱＡＭ変調方式(ｎ＝７)では６／７になるので、高い符号化率を容易に得ることができ、また、ｎが４以上の偶数のときは、符号化率は、例えば１６ＱＡＭ変調方式(ｎ＝４)では３／４、６４ＱＡＭ変調方式(ｎ＝６)では５／６、そして、２５６ＱＡＭ変調方式(ｎ＝８)では７／８となり、すなわち、符号化率は、(ｎ−１)／ｎとなって、この結果、本発明によれば、ｎがより大きくなるにつれてよりビットレートが高くなり、伝送効率をより大きく向上させることができる。

また、本発明によれば、送信装置側での畳み込み符号器と、受信装置側でのビタビ復号器がＩ軸成分とＱ軸成分の処理について、各１個だけで実現できるので、回路規模が小さくて済み、システムを安価に実現することができる。

更に本発明によれば、構成要素となる畳み込み符号器とビタビ復号器として、市場に汎用品として提供されているものが使用できるので、入手が容易であり、この点でもシステムを安価に提供することができる。

本発明は、以下説明する実施形態に限らず、様々な形態をとりうることが、本発明の技術分野の一般的な知識を有するものには容易に考えられるものであり、例えば、畳み込み符号器としては上述のものに限らず、特殊な畳み込み符号器、または、誤り訂正能力を向上させるために拘束長の長い構成のものでも使用が可能であり、畳み込み符号器、ビタビ復号器がどのようなものであっても使用できるという柔軟性がある。

本発明の実施形態の説明に先立ち、本発明の原理を以下で説明する。まず、畳み込み符号器とビタビ復号器を用いて、可能な限りデータ誤りが発生しないように送信する方法の原理について、図３(a)、図３(b)、図４(a)乃至図４(d)、それに図５、図６、図７に言及し、以下で説明する。

図３(a)は畳み込み符号器とビタビ符号器を有するデータ再生装置の１例を示すブロック図、図３(b)はビタビ符号器で使うメトリックを説明するための表である。

図３(a)において、シリアルの送信データは、入力端子１００から畳み込み符号器１０１に入力される。図３(a)に示した畳み込み符号器１０１は、図４(a)に示すように、排他的論理和(ＥＸＯＲ)回路６とレジスタ７の組合わせからなる最も簡単な構成のもので、ここでは、一例として、図４(d)に示したように、入力された送信データＣが以下の通りになっていた場合について示してある。

１，０，０，１，０，０，０，１，１，０，・・・・
そして、まず初期状態では、レジスタ７の出力Ａ，Ｂは、それぞれデータとして、レベル１が入った状態に設定されるものとする。

このとき、排他的論理和回路６は、図４(b)に示す論理構成をもち、入力ａ、ｂの組み合わせに対する出力ｃの論理値は、図４(c)の真理値表に示す通りになっているものとする。

次に、図４(d)の入出力データの値の遷移の様子を示す表により、畳み込み符号器１０１の動作について説明する。まず、時刻１では、送信データＣは、前記した通りレベル１になるが、レジスタの出力Ｂ、Ａは、初期状態のままなので、それぞれレベル１である。

この結果、出力Ｅは、データＡとデータＣの排他的論理和結果として、レベル０になり、出力Ｆは、データＢとデータＣの排他的論理和結果として、レベル０が出力され、さらにこの出力とデータＡの排他的論理和結果として、レベル１になる。

次に、時刻２では、送信データＣとしてレベル０が入力された場合で、このときは、時刻１でのデータＣはデータＢに、データＢはデータＡにシフトされているので、時刻２では、データＣはレベル０、データＢとデータＡはそれぞれレベル１になり、従って、出力Ｅはレベル１に、出力Ｆはレベル０になる。

また、時刻３では、送信データＣとしてレベル０が入力された場合で、このときは、時刻２でのＣのデータがＢに、ＢのデータがＡにシフトされ、従ってこの時刻３の状態では、データＣ、Ｂ、Ａはそれぞれレベル０、レベル０、レベル１となり、これらのデータから、データＥ、Ｆは、それぞれレベル１、レベル１になる。

このようにして、送信データＣのレベルに応じて、出力Ｅ、Ｆのレベルがそれぞれ決まることになる。ここで、出力Ｅ、Ｆのレベルは、ある時刻の送信データＣのレベルに対して、一義的に決まるわけではなく、レジスタの出力Ｂ、Ａの関係によっても決められる。

つまり、現に出力Ｅ、Ｆが出力される時刻よりも過去の時刻の送信データ列の情報を含んだデータとして決められるものであり、従って、過去の送信データ列に対して、レジスタ７と排他的論理和回路６の構成により決められる或る規則によって、現時刻でのデータにより出力Ｅ、Ｆのレベルが決められることになり、レジスタを多段にするほど過去の送信データ列の情報を多く含むことになる。

このときのレジスタの段数は、一般的には“拘束長”と呼ばれており、図４では、一例として畳み込み符号器が拘束長３の場合を示したが、一般的には、拘束長７の畳み込み符号器が用いられる。

図３(a)、(b)に戻り、畳み込み符号器１０１の出力Ｅ、Ｆ(図４(a)の出力Ｅ、Ｆ)は伝送路を介して受信装置側に送られる。そして、受信装置側で出力Ｅ′、Ｆ′が得られる。

ここで、伝送路で雑音やマルチパス・エコーなどの劣化要因が重畳されなければ、送信装置側でのデータＥとデータＦがそのまま受信装置側の出力Ｅ′、Ｆ′として得られる筈であるが、伝送路で前記した劣化要因が重畳されてしまったとすると、重畳された劣化要因の量により、送信装置側のデータＥ、Ｆとは異なった値の信号がデータＥ′、Ｆ′として供給されてしまう。

例えば、データＥ、Ｆではレベル１、若しくはレベル０であったものが、劣化要因が重畳された結果、データＥ′、Ｆ′のレベル値としては、例えば０．７や０．１のように、レベル１とレベル０の中間値になってしまったり、１．３などのようにレベル１以上になったり、或いはレベル０以下の値になってしまったりする。

そこで、ビタビ復号器１０７により、この重畳した劣化要因の影響をなるべく受けないように送信データを再生する。なお、ここでは、スタンフォード・テレコム(STANFORD TELECOM)社から、形式名「STEL-2060/CR」として市場に提供されているビタビ復号器を用いて説明する。

まず、データＥ′、Ｆ′は、それぞれメトリック設定部１０５、１０６に入力され、図３(ｂ)の表に示されているように、入力されたデータＥ′、Ｆ′のレベル値に応じて、ビタビ復号器１０７の入力端子に入力するための３ビット長のデジタル・データＧ１、Ｇ２の値を決める。

ここで、この図３(b)の表から明らかなように、３ビットで表現されるデジタル・データＧ１、Ｇ２の値は、データＥ′、Ｆ′のレベル値がレベル１に近づくほど大きくなり、レベル０に近づくほど小さくなる。つまり、これらのデータＧ１、Ｇ２は、データＥ′、Ｆ′のレベル値がレベル１、もしくはレベル０に対してどれくらい離れているかを表わすための“メトリック”と呼ばれている情報である。

ビタビ復号器１０７は、送信装置側の畳み込み符号器１０１で過去のデータの拘束を受けたデータ列と受信した信号がレベル１もしくはレベル０からどれくらい離れているかという情報を信号点受信毎に入力し、これらを時系列に見ることにより、伝送路で重畳した劣化要因の影響を受けない、誤りのない受信データを再生するもので、従って、出力端子１０８には、送信装置側で入力端子１００に入力された送信データと同じデータが再生されるようになる。

このような畳み込み符号器により作成したデータ列と受信データでのメトリックから受信データを再生するビタビ復号の原理については、例えば次の文献も含めて種々の文献に示されているので、詳細については、ここでは割愛する。

１ 『THE THEORY AND PRACTICE OF MODEM DESIGN』
John A.C.Bingham pp353-355, 1988
２ 『A PROGRAMATIC APPROACH TO TRELLIS-CODED MODULATION』
Andrew J. Viterbi et al. pp11-19, July, 1989,
IEEE Communication Magazine
◆
次に、このような誤り訂正機能を組合わせた多値変調方式の符号器は、一例として、図６に示したような構成が可能である。

例えば、６４ＱＡＭの変調方式との組合わせにおいては、シリアル／パラレル変換器１Ｂ及びラッチ５１の出力のパラレル２ビットの信号は、１ビットずつ同相成分側、直交成分側に分けられ、各１ビットがそれぞれ畳み込み符号器２Ａ、２Ｂに入力され、これらの畳み込み符号器２Ａ、２Ｂによって作成した２ビットのデータＩ１、Ｉ２及びＱ１、Ｑ２が信号点発生器３Ａに入力される。

ここで、これら畳み込み符号器２Ａ、２Ｂには、種々の構成のものが可能であるが、実用的には拘束長７の、図５に示す構成のものを使うことができる。しかし、どのような構成の畳み込み符号器でも、入力が１ビットで出力が２ビットであれば、図６に示した構成が取れるので、多値変調方式との組み合わせが可能である。

以下では、図５の畳み込み符号器２について説明する。基本的な動作は、図４(a)〜図４(d)で説明したものと同じであるが、送信データが図の左側より入力される。

時刻１では、この入カデータと第１段目のレジスタ７−１の出力とがＥＸＯＲ６−１によって排他的論理和が取られ、また、そのＥＸＯＲ６−１の出力と第２段目のレジスタ７−２の出力とがＥＸＯＲ６−２で排他的論理和が取られ、さらにそのＥＸ０Ｒ６−２の出力と第３段目のレジスタ７−３の出力とがＥＸＯＲ６−３で排他的論理和が取られる。

そして、また、このＥＸＯＲ６−３の出力と第６段目のレジスタ７−６の出力とが、ＥＸＯＲ６−４で排他的論理和が取られて図５の右側上部の出力Ｉ１となる。

一方、図５の右側下部の出力Ｉ２は、入カデータと、第２段目、第３段目、第４段目、第５段目、第６段目のレジスタ７−２〜７−６の出力との排他的論理和をＥＸＯＲ６−５〜６−８によってとることによって得られる。

時刻２においては、第５段目のレジスタ７−５の出力値が第６段目のレジスタ７−６の出力に、第４段目のレジスタ７−４の出力値が第５段目のレジスタ７−５の出力に、第３段目のレジスタ７−３の出力値が第４段目のレジスタ７−４の出力に、弟２段目のレジスタ７−２の出力値が第３段目のレジスタ７−３の出力に、第１段目のレジスタ７−１の出力値が第２段目のレジスタ７−２の出力に、時刻１の入カデータの値が第１段目のレジスタ７−１の出力に、それぞれシフトされ、時刻１のときと同様に、入カデータと所定のレジスタ７−１〜７−６の出力との排他的論理和をそれぞれ取って、各出力Ｉ１およびＩ２を得る。

時刻３には、時刻２において説明したように、それぞれのデータがシフトされ、入カデータと所定のレジスタ７−１〜７−６の出力との排他的論理和をそれぞれ取って、各出力Ｉ１およびＩ２を得る。

これを繰り返すことにより、左側から入力されたデータが過去のデータ列の情報を含んだかたちで、２つの出力Ｉ１およびＩ２にそれぞれ出されていく。なお、成分Ｑ１、Ｑ２についても、上述のものと同様な回路構成を用いて、同様な動作によりそれぞれ出力されていくものである。

図６に戻り、信号点発生器３(a)では、図１の誤り訂正機能がない場合のデジタル多値変調方式の符号器と同様にして、これらのデータＩ１、Ｉ２、Ｑ１、Ｑ２によって、コンスタレーション平面上に定義された信号点を決定し、決定された信号点に応じた同相振幅成分、直交振幅成分を表す信号がそれぞれロールオフフィルタ４、５に出力する。

一方、受信装置側では、上記したビタビ復号器を用いて受信データを出力することになるので、以下、この点について説明する。なお、同相振幅成分Ｉ軸と直交振幅成分Ｑ軸とは、同様な動作をするので、ここでは同相振幅成分Ｉ軸についてだけ説明する。

図７は、同相振幅成分Ｉ軸の軸だけを独立に横軸とし、縦軸はメトリックの値をとったグラフであり、ここで、図２にも示したように、１６ＱＡＭの場合、成分Ｉ１、Ｉ２は、振幅成分レベル＋３のとき、それぞれ値１と値０になり、振幅成分レベル＋１ではそれぞれ値０と値０に、振幅成分レベル−１ではそれぞれ値１と値１に、そして、振幅成分レベル−３ではそれぞれ値０と値１に定義されている。

そこで、図３(a)、(b)と、図４によって説明したように、メトリック設定部１０５、１０６の出力でビタビ復号器１０７の入力端子に入力されるデータＧ１、Ｇ２には、成分Ｉ１、Ｉ２のレベル１とレベル０の間を８等分して、その距離がメトリックとされたデータが入力される。

従って、いま、図２に×印で示した信号点を受信した場合、これは、図７においてその位置を変換した場合に、同じく×印で示された位置に相当し、この位置でのメトリックは、図７の点線とメトリックの折れ線とが交差するところの近傍の値が選択され、そのため、データＧ１では０１０になり、データＧ２では０１０になる。

次の信号点を受信した場合も同様にして、メトリックがビタビ復号器１０７に設定され、これを信号点毎に繰り返し行なうことにより、誤りのない受信データが再生され出力される。

ここで、上記図６の誤り訂正機能を有する符号器の場合は、２ビットの入力信号を符号化して４ビットの信号にしているので、符号化率は１／２である。

既に説明したように、この符号化率はデータの伝送速度に関係し、符号化率が低いとデータ伝送速度が遅くなって、伝送効率が低下してしまう。

なお、図１で説明した誤り訂正機能が無い場合のデジタル多値変調方式の符号器では、伝送路上の伝送速度と送信データの伝送速度は同じであり、伝送効率の低下は無い。しかし、誤り訂正機能を付加した場合には、上記した符号化率のため、伝送効率が低下してしまうのである。

しかし、誤り訂正機能が付加されていなければ、データ伝送効率が低下する可能性は少ないが、反面、伝送路での雑音などによる影響を受けやすく、受信データにビット誤りが発生することになり、望ましくない。

一方、誤り訂正機能を付加すれば、伝送路での雑音の影響を受る虞れが少なくでき、ビット誤りの発生率を小さくできるが、上記した符号化率のため、データ伝送速度が低下してしまう。

また、誤り訂正のためには、送信装置側に畳み込み符号化の機能が、そして受信装置側にはビタビ復号化の機能が必要になるので、符号化率を上げるためには、これら機能の効率的な使用も必要になる。

以下、上記の誤り訂正機能を付加した上で符号化率が大きくできるようにしたＱＡＭ変調方式の本発明の符号化技術について、更に詳しく説明する。

まず、上記したように、送信装置における畳み込み符号器は、本来、１ビットのデータを２ビットにし、その中に現に畳み込み符号化されるデータよりも過去のデータを拘束したデータ、つまり過去のデータの情報を含んだデータにすることにより、受信装置におけるビタビ復号で誤りをより低減させた受信データが得られるようにしたものであり、従って、この畳み込み符号器を効率的に使用することにより、符号化率を上げることができる。

このとき、図６の多値変調方式の符号器の例では、同相成分Ｉと直交成分Ｑとにそれぞれ２ビットの畳み込み符号器の出力を使用しているが、本発明では、畳み込み符号器の出力の２ビットの内の１ビットを同相成分Ｉに、残りの１ビットを直交成分Ｑにそれぞれ割り当てて、この２ビットのデータにより、受信装置側でビタビ復号を行ない、より誤りを低減させた受信データを再生し、出力するようになっている。

このため、送信データをシリアル／パラレル変換器とラッチにより、複数ビットのパラレルデータに変換し、この内の任意の１ビットだけを畳み込み符号器に入力し、出力される２ビットを１ビットずつに分け、畳み込み符号器の一方の１ビット出力と、畳み込み符号器に入力しなかった残りのビットを２群に分けた内の一方の群のビットと、を組み合わせて同相成分とする。

さらに、畳み込み符号器のもう一方の１ビット出力と、上記２群に分けた内の他方の群のビットとを組み合わせて直交成分とする。そして、これら同相成分と直交成分とを信号点発生器へ入力する。

一方、受信装置側では、送信装置側で畳み込み符号器からの出力で定義されるビットを基にしてメトリックを設定し、該設定されたメトリックに基づいてビタビ復号を行なって受信データを再生し出力する。

こうすることにより、送信装置において誤り訂正符号化に用いられる畳み込み符号器が１個で済むことになる。

この場合、シリアル／パラレル変換器とラッチによって作成した、例えは、３ビットパラレルデータが、１個の畳み込み符号器を用いて全体として４ビットのパラレルデータを信号点発生器に入力することになり、従って、このときの符号化率は３／４となる。

例えば、伝送路上の畳み込み符号化されたデータの伝送速度を５４Ｍｂｉｔ／ｓとした場合、本発明での畳み込み符号化前の送信すべきデータに関して換算された伝送速度は、５４Ｍｂｉｔ／ｓ×３／４＝４０．５Ｍｂｉｔ／ｓとなり、図６の場合の２７Ｍｂｉｔ／ｓに比較して、同じ帯域幅で変調方式が同じであるにもかかわらず、極めて高速な伝送速度となり、伝送効率が向上されていることが判る。

以下、本発明の実施形態について図面に言及して説明する。なお、全図面を通して同様な部材には同様な参照番号を付すものである。

まず、図８は、１６ＱＡＭ変調方式の伝送システムに適用した場合の発明の誤り訂正符号器を含むデータ送信装置の一実施形態のブロック図である。なお、この誤り訂正符号器は、１６ＱＡＭ変調方式に限らず、一般的に、２ⁿ (ｎ：４以上の整数)ＱＡＭ変調方式の伝送システムに適用可能である。

図８において、シリアル／パラレル変換器１Ｃ、ラッチ５１、畳み込み符号器２、信号点発生器３Ｂ、それにロールオフフィルタ４、５までが誤り訂正符号器を構成する。なお、ロールオフフィルタ４、５は、変調部４０に含めたとしてもよい。

図８において、まず送信データは、３台のレジスタ７からなるシリアル／パラレル変換器１Ｃに入力され、３ビット長のパラレル信号に変換される。ここで、一般的には、上記したように、(ｎ−１)ビット(ｎ：４以上の偶数)長のパラレル信号に変換される。そして、各レジスタ７の出力データはラッチ５１に取り込まれ、３ビット長のパラレルデータにされる。

次に、これら３ビット長のパラレルデータの内、まず１ビットを畳み込み符号器２に入力し、成分Ｉ２、Ｑ２を出力させ、一方、畳み込み符号器２に入力しなかったデータは、そのままでそれぞれ成分Ｉ１、Ｑ１とする。なお、畳み込み符号器２に入力されるビットとしては任意のビットでよいが、この実施形態では真ん中の１ビットにしてある。

この１６ＱＡＭ方式の例では、パラレルデータのうちのどの１ビットが入力された場合でも畳み込み符号器２の出力は成分Ｉ２、Ｑ２とする。これにより、ビット配列の組み合わせを図９の各信号点毎に割り当ててあるビット配列による組み合わせとすることができる。

また、３ビットのパラレルデータの内の、畳み込み符号器２に入力しなかった２ビットのデータをＩ１とＱ１にどう割り当ててもかまわないが、後述の図１２で示した復号部のパラレル／シリアル変換器２８に入力される信号の入力順序の割り当てもそれに合わせた配置にして、図８で示したシリアルの送信データがパラレル／シリアル変換器２８を通して同じ順序で出力されるようにしておく必要がある。

そして、これらの成分をそれぞれ組み合せ、成分Ｉ１、Ｉ２を同相成分とし、成分Ｑ１、Ｑ２を直交成分として、信号点発生器３Ｂに入力する。この信号点発生器３Ｂは、同相振幅成分(Ｉ)−直交振幅成分(Ｑ)座標系の信号点平面上において、図９に示す信号点のビット配列が定義されているものであるが、このビット配列の定義の規則は、次の通りに定めてある。

(１) 同相成分Ｉ１、Ｉ２
同じ振幅成分の信号点については、直交成分Ｑと独立になるように、成分Ｉ１、Ｉ２に同じビット値を割り当てる。例えば、Ｉ軸での振幅成分のレベルが＋３のとき、成分Ｉ１、Ｉ２はそれぞれ値０、１を、振幅成分レベルが＋１ではそれぞれ値０、０を、振幅成分レベルが−１ではそれぞれ値１、１を、そして振幅成分レベルが−３ではそれぞれ値１、０を夫々割り当てる。

(２) 同相成分Ｉ２
成分Ｉ２は、Ｉ軸方向に関し振幅レベルが隣り合う信号点間で値０と１とを交代させる、すなわち、互いに異なるビット値を割り当てる。例えば、上述の(１)と関連して、Ｉ軸での振幅成分レベルが＋３では、成分Ｉ２は値１であるのに対して、隣の振幅成分レベルが＋１ででの成分Ｉ２は値０になっており、その隣の振幅成分レベル−１での成分Ｉ２は値１で、さらにその隣の振幅成分レベル−３での成分Ｉ２は値０である。

(３) 直交成分Ｑ１、Ｑ２
同じ振幅成分の信号点については、同相成分Ｉと独立になるように、成分Ｑ１、Ｑ２に同じビット値を割り当てる。例えば、Ｑ軸での振幅成分レベルが＋３のとき、成分Ｑ１、Ｑ２はそれぞれ値０、１を、振幅成分レベルが＋１ではそれぞれ値０、０を、振幅成分レベルが−１ではそれぞれ値１、１を、振幅成分レベルが−３ではそれぞれ値１、０を割り当てる。

(４) 直交成分Ｑ２
成分Ｑ２は、Ｑ軸方向に関して振幅成分レベルが隣り合う信号点間で値０と１とを交代させる、すなわち、互いに異なるビット値を割り当てる。例えば、上述の(３)と関連して、Ｑ軸での振幅成分レベルが＋３では、成分Ｑ２は値１であるのに対して、隣の振幅成分レベル＋１での成分Ｑ２は値０になっており、その隣の振幅成分レベル−１での成分Ｑ２は値１で、さらにその隣の振幅成分レベル−３での成分Ｑ２は値０である。

従って、以上のことを、同相成分Ｉと直交成分Ｑそれぞれにｎ／２ビット(ｎは４以上の偶数)を割り当てたとして、更に、この実施形態のように同相、直交成分各成分に２ビットずつ割り当てたとして、Ｉ軸−Ｑ軸座標系の信号点平面上でビット配列を定義すると、以下のようになる。

(１)同一同相振幅成分を有する信号点に対して同相成分に同一ビット配列を割り当て、
同一直交振幅成分を有する信号点に対しては直交成分に同一ビット配列を割り当てる(但し、同相成分と直交成分とではビット配列は互いに独立に、すなわち、相互に異なった配列となるように割り当てる)。

(２)同相振幅成分軸方向で隣り合う信号点の、畳み込み符号器の同相成分出力に相当するビットには互いに異なるビット値を割り当て(値０と１を交互に割り当て)、
直交振幅成分軸方向で隣り合う信号点の、畳み込み符号器の直交成分出力に相当するビットには互いに異なるビット値を割り当てる(値０と１を交互に割り当てる)。

そこで、信号点発生器３Ｂは、入力された成分Ｉ１、Ｉ２、Ｑ１、Ｑ２のデータにより、定義された信号点の同相振幅成分と直交振幅成分を出力し、ロールオフフィルタ４，５にそれぞれ供給する。

例えば、いま成分Ｉ１、Ｉ２、Ｑ１、Ｑ２がそれぞれ値１，０，０，０であった場合には、信号点は座標(−３、＋１)となり、ロールオフフィルタ４に対しては、同相振幅成分レベルが−３の信号を、ロールオフフィルタ５に対しては、同相振幅成分レベルが＋１の信号を出力するのである。

ロールオフフィルタ４、５の出力は伝送処理系に供給されて送信信号が生成される。伝送処理系は変調部４０と送信処理部６０とで構成される。

変調部４０では、ロールオフフィルタ４，５からの波形整形された並列の直交した同相振幅成分(Ｉ)信号と直交振幅成分(Ｑ)信号を、デジタル正弦波発生器４１からの変調波の周波数(fc)の正弦波(cos(ωc・t))とπ／2位相シフト器４２を通してπ／2位相シフトした正弦波(sin(ωc・t))にて変調を乗算器４３にて行い、足し算器４４にてこれらの和をとって、Ｄ／Ａコンバータ４５にてデジタル信号からアナログ信号に変換する。

このアナログ信号はアナログのローパスフィルタ(ＬＰＦ)４６によって、サンプリングによる折り返し歪成分が除去され、変調波信号として出力される。この変調波信号は送信処理部６０に供給され周知の電力増幅等の必要な処理がなされ送信信号に変換される。

次に、本発明の別の実施形態による受信装置の誤り訂正復号器について、説明する。この復号器は、図８の場合のように、ｎが偶数の２ⁿ ＱＡＭ変調方式に対応したものである。

ここで、理解を容易にするため、まず誤り訂正方式を使用しない場合の受信装置側での機能について、図１０により説明すると、この場合、まず、受信した信号はゲイン可変アンプ１９に入力され、Ａ／Ｄコンバータ２０の出力に接続されたＡＧＣ制御部２１からの制御信号により、受信レベルが一定のレベルにされてＡ／Ｄコンバータ２０に供給される。

そして、Ａ／Ｄコンバータ２０でアナログ信号からデジタル信号へ変換され、そのデジタル信号出力は復調部２２、波形整形を行なうロールオフフィルタ２３を通過後、伝送系による歪みを等化するための自動等化器２４を経由して識別器２６に入力され、その入力された信号に基いて信号点が識別され、その識別結果から信号点／データ変換部２９により送信データが復号される。

なお、復調部２２では、Ａ／Ｄコンバータ２０からのデジタル信号に、図示しないデジタル正弦波発生器からの、変調波の周波数の正弦波とこの正弦波をπ／２位相シフトした正弦波を図示しない乗算器にて夫々乗ずることにより復調して並列の同相振幅成分(Ｉ)信号と直交振幅成分(Ｑ)信号とを得る。

信号点／データ変換部２９での復号処理は、送信装置側の信号点発生器(例えば、図８の３Ｂ)で発生した信号点に対して、逆に各信号点に定義されたビットを復元する処理であり、従って、ここで得られたパラレル信号はパラレル／シリアル変換器２８に入力され、シリアル信号に変換された後、受信信号として出力されることになる。

また、このとき識別部２６は、識別結果をタップ更新部２５に供給し、これにより自動等化器２４のタップを更新させ、伝送特性に適応した等化動作が得られるように制御する。

図１１は本発明による誤り訂正機能を付加した場合の一実施形態によるデータ受信装置の構成を示す。誤り訂正機能が付加されていた場合は、この図１１に示すように、自動等化器２４の出力は識別部２６と軟判定復号部２７の双方に並列に入力される。

ここで、識別部２６は、図１０の場合と同様に、識別結果をタップ更新部２５に供給し、これにより自動等化器２４のタップを更新させ、伝送路特性に適応した等化動作が得られるように制御する。

そして、軟判定復号部２７からは、誤りの訂正され復号された送信データがパラレルに出力され、パラレル／シリアル変換器２８によりシリアル信号に変換された後、受信信号として出力されることになる。

次に、軟判定復号部２７の詳細について、図１２により説明する。この軟判定復号部２７には、図示のように、前段の自動等化器２４からＩ軸成分とＱ軸成分の信号が供給されるようになっており、そして、これらの信号は、まず領域判定部８、１５に夫々入力される。

ここで、送信装置側から送信された信号点について考察してみると、これは、伝送路の歪みや雑音が加わり、受信装置側において信号点座標上、必ずしも送信した信号点の位置に受信しないことがあり、このため送信信号に、図１３の×印で示した、●印との位置ずれとして表されるように、誤りが発生してしまうことになる。

この図１３は、送信した信号点の座標が、例えば(＋１、＋３)であったのに対して、受信したデータでは、信号点が×印で示した位置になってしまった場合について示したものであるが、本実施形態では、この誤りを訂正し、出力に誤りが発生しないようにしており、この場合、本実施形態では、図８の信号点発生器３Ｂの動作説明に際して既に述べたように、ビット割り当てがＩ軸とＱ軸と全く独立に定義してあるので、復号に際して独立に誤り訂正された復号を行うことができる。

図１３において、×印で示した受信データによる信号点を同相成分Ｉ軸だけで見ると、図１４のようになる。この図１４は、図１３の同相振幅成分(Ｉ)−直交振幅成分(Ｑ)座標系の信号点平面を同相振幅成分Ｉ軸方向に複数の領域Ａ−Ｅに分割して示した図である。

同相振幅成分レベル＋３以上の領域をＡ、レベル＋３からレベル＋１までの領域をＢ、レベル＋１からレベル−１までの領域をＣ、レベル−１からレベル−３までの領域をＤ、レベル−３以下の領域をＥと命名する。

図示はしないが、直交振幅成分Ｑ軸方向についても同様に領域を定める。そこで、領域判定部８では、この図１４に示したように、受信した信号点がＡ〜Ｅのどの領域にあるものとして受信されたかを判定し、判定結果Ｊｉをメトリック設定部９に供給するようになっている。

一方、このメトリック設定部９には、自動等化器２４から供給された信号の内のＩ軸振幅成分信号も入力されており、これによりメトリック設定部９では、どれだけ確からしいかという情報、つまりビタビ復号で必要とするメトリックを、判定結果ＪｉとＩ軸振幅成分信号から数値にして求め、ビタビ復号器１１のＧ１端子に供給する。

ここで、このビタビ復号器１１には、一例として、図３(a)、３(b)で説明したビタビ復号器１０７と同じく、形式名「STEL-2060/CR」として市場に提供されているビタビ復号器を用いたものとして説明すると、この「STEL-2060/CR」では、信号点間を８分割した３ビットのデータをメトリックとして、Ｇ１端子に入力するように規定されている。

まず、図１４の例では、受信点が上記の例の通りであったとき、Ｂ領域にあるとしてＩ軸座標の振幅成分レベル＋３とレベル＋１との間を８分割し、メトリックを設定する。

そうすると、このときは、図９に示したように、レベル＋３に割り当てられたビットＩ１、Ｉ２は、それぞれ値０，１になり、レベル＋１に割り当てられたビットＩ１、Ｉ２は、それぞれ値０，０になっている。

このとき、送信装置側で畳み込み符号器２の出力信号Ｉ２について定義されているビットは、レベル＋３では値１、レベル＋１では値０である。

一方、ビタビ復号器１１に入力されるメトリックとしては、Ｉ２の値が１から０に対して、その間の各メトリックが順に１１１、１１０、１０１、１００、０１１、０１０、００１、０００と定義されている。

そこで、この定義に従って、受信した信号点に対応するメトリックをビタビ復号器１１のＧ１端子に入力してやればよく、この図１４の例では、メトリックは１０１になる。

このことは、領域Ｃや領域Ｄ内に信号点を受信した場合も同様で、Ｉ２の値が１から０へ順に定義されているメトリックの中から選択されたメトリックをビタビ復号器１１のＧ１端子に入力してやればよい。

一方、領域Ａに受信した場合には、メトリックは１１１とすればよく、領域Ｅに受信した場合には０００とすればよい。

これは、領域Ａに受信する場合には、極めて高い確率で送信装置側で送出した信号点の同相振幅成分レベルが＋３であることが推測されるからであり、領域Ｅに受信した場合も同様で、同相振幅成分レベルが−３であることが、やはり極めて高い確率で推測されるからである。

なお、これらの推測は、伝送路で重畳される雑音やマルチパス・エコーの強さがガウス分布を呈するからで、この結果、送信した信号点の近傍での誤りの発生確率が高く、離れるほど発生確率が下るためである。

直交成分Ｑ軸についても同様で、ビットＱ１、Ｑ２の振幅成分が直交成分のＱ軸において＋３のとき、レベル０とレベル１にし、＋１ではレベル０とレベル０に、−１ではレベル１とレベル１に、そして−３ではレベル１とレベル０に定義されているので、領域判定部１５の判定結果ＪｑとＱ軸成分信号からメトリック設定部１４により、同相成分のＩ軸の場合と全く同様にして、受信した信号点からメトリックを設定し、ビタビ復号器１１のＧ２端子に入力してやればよい。

ビタビ復号器１１では、Ｇ１端子、Ｇ２端子の入力信号により、内部でビタビ復号を実行し、ＯＵＴ端子に訂正されたデータを出力する。この結果、ＯＵＴ端子に出力される信号は、図８の送信装置側で畳み込み符号器２の入力信号に相当する信号になっている。

この訂正された信号は、ＯＵＴ端子から畳み込み符号器１２に供給されるが、ここで、この畳み込み符号器１２は、図８の送信装置側での畳み込み符号器２と全く同じ構成のものであり、従って、この畳み込み符号器１２の出力には、送信装置側の畳み込み符号器２の出力Ｉ２、Ｑ２と同じ出力Ｉ２ｒ、Ｑ２ｒが得られることになる。

畳み込み符号器１２の出力Ｉ２ｒ、Ｑ２ｒは、夫々デコーダ１３、１７に供給されるが、これらのデコーダ１３、１７には、領域判定部８、１５から遅延回路１０、１６を介して、夫々の遅延された判定結果Ｊ′ｉ、Ｊ′ｑも入力されている。

ここで、これらの遅延回路１０、１６は、夫々ビタビ復号器１１のＯＵＴ信号が出力されるのに要する内部遅延と同じ遅延時間を持たせたものである。そこで、いま、領域判定部８の判定結果Ｊｉが、例えば領域Ｂであるとして得られたとする。

そうすると、この領域Ｂを表わすデータが、遅延回路１０を介してデコーダ１３に供給されることになるが、このとき、同じく領域Ｂを表わすデータはビタビ復号器１１にも供給され、ここで復号されてから畳み込み符号器１２により符号化され、出力Ｉ２ｒとしてデコーダ１３に入力されることになる。

ここで遅延回路１０があるため、これらは同時にデコーダ１３に入力され、その結果としてデコーダ１３から出力Ｉ１ｒが得られるが、このとき、つまりデコーダ１３に入力される領域判定結果が領域Ｂのとき、畳み込み符号器１２の出力Ｉ２ｒが値０であったとすると、この場合、図１４から明らかなように、領域Ｂのとき、ビットＩ２が値０として定義されているのは、振幅成分レベル＋１の信号点であることが分かる。

従って、振幅成分レベル＋１のときのビットＩ１、Ｉ２の定義がそれぞれ値０、０であるから、出力Ｉ１ｒは値０としてデコーダ１３から出力されるが、この出力Ｉ１ｒは、送信装置側のデータＩ１に相当し、かつ、誤りの無いデータとなる。

直交振幅成分Ｑ軸側においても同様で、領域判定部１５の結果を、遅延回路１６により、ビタビ復号の内部遅延時間分送らせた信号と、畳み込み符号器１２から出力される信号Ｑ２ｒから、同相振幅成分Ｉ軸側と同じやり方でデコーダ１７から出力Ｑ１ｒが得られ、これも送信装置側の信号Ｑ１に相当するデータである。

上記の場合は、同相振幅成分Ｉ軸と直交振幅成分Ｑ軸とで、送信装置側で送信した信号点は(＋１、＋３)と推測でき、誤りのない正しい信号点が得られることになり、従って、図２に戻り、ビタビ復号器１１のＯＵＴ端子から出力された信号と、デコーダ１３および１７から出力された出力Ｉ１ｒ、Ｑ１ｒはパラレル／シリアル変換器２８に供給してやれば、送信データと同じ誤りのないシリアルデータが得られることになる。

ここで、デコーダ１３、１７は領域によりそれぞれ割り当てビットが種々異なる。そこで、これらのデコーダは、例えば図１５に示したように、ＲＯＭテーブルで実現するのが簡単でよい。つまり、領域判定部８、１５の出力と畳み込み符号器１２の出力をＲＯＭ３０のアドレスに割り当て、ＲＯＭ３０のそれぞれのアドレスに出力データを事前に書き込んでおけば、これらの信号が入力されたときにデコード出力が得られることになり、簡単に実現できるからである。

この１６ＱＡＭ変調方式に適用した実施形態では、符号化率は３／４になり、図６の構成における符号化率１／２と比較して充分に高いデータ伝送速度を得ることができる。

また、この実施形態では、畳み込み符号器２は、受信装置側のものをのぞき送信装置側に１個あり、また、ビタビ復号器１１は受信装置側に１個あるだけである。つまり、Ｉ軸成分とＱ軸成分の処理に夫々１個の畳み込み符号器と１個のビタビ復号器で済むことになり、この結果、回路規模が抑えられ、低廉化が図れることになる。

更に、この実施形態によれば、構成要素となる畳み込み符号器とビタビ復号器として、市場に汎用品として提供されているものが使用できるので、入手が容易であり、この点でも低廉化が図れることになる。

次に、図１６、１７に言及して本発明の別の実施形態について説明する。上記の実施形態では、１６ＱＡＭ変調方式に適用した場合について説明したが、先行技術は６４ＱＡＭ方式や２５６ＱＡＭ方式などにも適用可能である。例えば、６４ＱＡＭ変調方式に適用した場合の送信装置側の構成は、図１６に示すようになる。

この図１６の６４ＱＡＭ変調方式の場合には、シリアル／パラレル変換器１Ｄとラッチ５１との組み合わせにより、送信データを５ビットのパラレルデータに変換する。

そして、その５ビットデータの内、例えば、真中の１ビットを畳み込み符号器２に入力し、その出力Ｉ３を同相成分Ｉ側の信号とし、出力Ｑ３は直交成分Ｑ側の信号とする。

一方、畳み込み符号器２に入力しなかったビットＩ１、Ｉ２は、畳み込み符号器２の出力Ｉ３と共に３ビットの同相成分Ｉとして、また、同じくビットＱ１、Ｑ２は、畳み込み符号器２の出力Ｑ３と共に３ビットの直交成分Ｑとして、夫々信号点発生器３Ｃに入力する。なお、畳み込み符号器２に入力するビットは、任意のビットでよいが、この実施形態では真ん中の１ビットにしてある。

信号点発生器３Ｃでは、図１７に示したように、送信する６４個の信号点を入力６ビットに対して、それぞれの信号点が定義されている。図１７は、本発明の一例であるが、同相成分の３ビットと直交成分の３ビットで６４個の信号点が定義されている。

信号点発生器３Ｃは、シリアル／パラレル変換器１Ｄと量み込み符号器２からの出力される６ビットの信号により、決められた６４個のいずれかの信号点の座標に相当するＩ軸の振幅成分値及びＱ軸の振幅成分値をロールオフフィルタ４、５にそれぞれ入力する。

この信号点発生器３Ｃでの６４個の信号点の定義方法は、Ｉ軸とＱ軸との振幅成分をそれぞれ独立に、定義してある。つまり、例えばＩ軸の振幅成分レベルが＋７の信号点、つまり(＋７、＋７) (＋７、＋５) (＋７、＋３) (＋７、＋１) (＋７、−１) (＋７、−３) (＋７、−５) (＋７、−７)には、全て入カビットＩ１、Ｉ２、Ｉ３としてそれぞれ値０，１，１、すなわち、‘０１１’が定義されている。

Ｉ軸の振幅成分レベルが＋５の場合には、‘０１０’が定義され、レベル＋３の場合には、‘００１’が定義されるように、どの振幅成分レベルでも、同じ振幅成分レベルであればすべて同じビットが割り当てられる。

また、一方Ｑ軸側においても、同様にＱ軸の同じ振幅成分レベルの信号点の入カビットは、同じに定義してある。例えば、Ｑ軸の振幅成分レベルが＋７の信号点、つまり(＋７、＋７) (＋５、＋７) (＋３、 ＋７) (＋１、＋７) (−１、＋７) (−３、＋７) (−５、＋７) (−７、＋７)の座標の点はすべてＱ１，Ｑ２，Ｑ３について‘０１１’に定義してある。他の振幅成分レベルについても同様である。

このようにＩ軸、Ｑ軸を独立に定義することにより、受信装置側で復号するときに同相成分、直交成分の各信号をそれぞれ独立に復号することができる。また、量み込み符号器２から出力された同相成分信号の１ビット、ここではＬＳＢに定義されているが、これが信号点毎に０，１，０，１，・・と、値１と０とが交互になるように定義されている。

要するに、信号点発生器３Ｃでのコンスタレーション上のビット配列の定義は、基本的な方針は１６ＱＡＭの場合と同様で、次の通りに定めてある。

(a) 同相成分Ｉ１、Ｉ２、Ｉ３
直交成分Ｑと独立になるように、同じ振幅成分では、Ｉ１、Ｉ２、
Ｉ３に同じビット値を割り当てる。

(b) 同相成分Ｉ３
隣り合う信号点間で、Ｉ３は、値０と１とを交互に割り当てる。

(c) 直交成分Ｑ１、Ｑ２、Ｑ３
同相成分Ｉと独立になるように、同じ振幅成分レベルでは、Ｑ１、
Ｑ２、Ｑ３に同じビット値を割り当てる。

(d) 直交成分Ｑ３
Ｑ軸方向で隣り合う信号点間で、Ｑ３は、値０と１とを交互に割り
当てる。

このような規則でコンスタレーション上の信号点のビット配列を定義することにより、図１４に示した１６ＱＡＭ方式の場合と同じく、ビットＩ３が隣り合わせの信号点で０と１とが交互に配置されているので、受信装置側で領域判定をしてビタビ復号することによりビットＩ３が再生されれば、同様にしてビットＩ１、Ｉ２を推測することができる。

従って、受信装置側では、直交成分Ｑについても同様のことを行なうことにより、夫々のデコーダの出力とビタビ復号器のＯＵＴ端子とから、誤りのない受信データを出力することができる。そして、この６４ＱＡＭ方式による実施形態の場合には、符号化率が５／６となり、極めて高いデータ伝送効率を得ることができる。

また、この場合でも、Ｉ軸成分とＱ軸成分両方の処理のために、受信装置側のものを除き送信装置側に畳み込み符号器が１個だけと、受信装置側にビタビ復号器が１個だけ有ればよく、回路規模が抑えられ、更に構成要素となる畳み込み符号器とビタビ復号器が、市場に汎用品として提供されているもので済むので、入手が容易であり、従って、低廉化が充分に図れることになる。

更に、本発明を２５６ＱＡＭ方式に適用した場合も、信号点発生器でのコンスタレーション平面上のビット配列の定義について、上記した６４ＱＡＭ方式のときなどと同様に行なうことにより、同じく受信装置側のものを除き送信装置側に１個の畳み込み符号器と受信装置側に１個のビタビ復号器とを設けることにより実現が可能で、この場合、例えば、次のようにすれば良い。

まず１個の畳み込み符号器の出力をビットＩ４、Ｑ４とした上で、一方では、畳み込み符号器に入力しないビットＩ１、Ｉ２、Ｉ３と出力Ｉ４を組み合わせ、これら４ビットの出力Ｉ１〜Ｉ４を同相成分として信号点発生器に入力し、他方では、畳み込み符号器に入力しないビットＱ１、Ｑ２、Ｑ３と出力Ｑ４を組み合わせ、これら４ビットの出力Ｑ１〜Ｑ４を直交成分として信号点発生器に入力するのである。

この２５６ＱＡＭ方式に適用した実施形態の場合には、符号化率は７／８にも達し、この結果、更に著しいデータ伝送効率の向上を得ることができる上、上記した他の実施形態と同様、低廉化を充分に図ることができる。

ところで、以上の実施形態は、何れも適用対象が、ｎが４以上の偶数の場合の誤り訂正方式に限られている。そこで、以下、ｎが奇数になっている２ⁿ ＱＡＭ変調方式の誤り訂正機能を備えた伝送システムに適用して符号化率の向上が充分に図れるようにした誤り訂正符号器及び誤り訂正復号器並びに誤り訂正方式の伝送装置の実施形態について説明する。

端的にいえば、以下の実施形態では、ＱＡＭ変調方式のコンスタレーションにおけるビット配列を領域に分けて定義するものであり、これにより、ｎが奇数のＱＡＭ変調方式、例えば３２ＱＡＭ変調方式、１２８ＱＡＭ変調方式などにも、上述の実施形態と同様な誤り訂正方式が採用できるようにしたものである。

図１８は、本発明を３２ＱＡＭ変調方式、すなわち２ⁿ ＱＡＭ変調方式の多値数を表わす数値ｎが５の場合の伝送システムに適用した場合の誤り訂正符号器の一実施形態である。なお、本発明は３２ＱＡＭ変調方式に限らず、一般的に、２ⁿ (ｎ：５以上の奇数)ＱＡＭ変調方式の伝送システムに適用可能である。

図１８において、送信データは、４個のレジスタ７からなるシリアル／パラレル変換器１Ｅに入力され、そこで４ビットのパラレル信号に変換される。ここで、一般的には、上記したことに対応して、(ｎ−１)ビット(ｎ：５以上の奇数)のパラレル信号に変換される。そして、各レジスタ７の出力データは４ビット毎にラッチ５１に取り込まれ、４ビットのパラレルデータにされる。

次に、これら４ビットのパラレルデータの内、まず１ビットを畳み込み符号器２に入力し、成分Ｉ３、Ｑ２を出力させ、一方、畳み込み符号器２に入力しなかったデータは、そのままで成分Ｉ１、Ｉ２、Ｑ１とする。

なお、図８に関連して説明したように畳み込み符号器２に入力するビットとしては任意のビットでよいが、この実施形態ではシリアル／パラレル変換器１Ｅの先頭から２番目のビットにしてある。そして、これらの成分を夫々組み合わせ、成分Ｉ１、Ｉ２、Ｉ３、成分Ｑ１、Ｑ２を信号点発生器３Ａに入力する。

ここで、この信号点発生器３Ｄは、図１９に示す信号点のビット配列が定義されているものであるが、このビット配列は２ⁿ 通り(本実施形態ではｎ＝５で３２通り)のビット配列を使って、図２０に示すように、図１９のコンスタレーション平面上の信号点を領域Ａと２つの領域Ｂとにそれぞれ含まれる信号点に分けて、例えば以下のような手順でその区分けを決定する。

なお、成分Ｉ１、Ｉ２、Ｉ３は、領域Ａ内では同相成分を表しており、また、成分Ｑ１、Ｑ２は、同じく領域Ａ内では直交成分を表している。そのため、以下、この実施形態において、成分Ｉ１、Ｉ２、Ｉ３を同相成分と称すると共に、成分Ｑ１、Ｑ２を直交成分と称する。

(１) まず、Ａ領域で同相成分Ｉ１、Ｉ２、Ｉ３および直交成分Ｑ１、Ｑ２の５ビットに前述のｎが４以上の偶数の場合での規則に従って、ビット割り付けをする。これで、２４個の信号点の定義が決まる。ところで、信号点は３２個ある。このことは、Ｉ成分とＱ成分の５ビットで、どの信号点も重複して同じビットを割り付けたり、未割り付けだったり、といったことなく過不足無くぴったり定義すると３２個信号点が定義されるということを意味する。

(２) 上記(１)で２４個の信号点の定義が決まったので、残り８個の信号点のビット割付を以下の手順で２つのＢ領域に割り付ける。

(３) 基本的には、ビタビ復号が正しく動作するために、Ａ領域とＢ領域との境目も含めてＢ領域内部で(境目は本実施形態ではＱ成分としか関係しないが)、Ｉ３とＱ２とは、夫々隣りの信号点との関係が必ず、０，１，０，１、…と交互になるよう割り付ける。このことは必ず必要である。

(４) 次に、Ｉ１、Ｉ２、Ｑ１を割り付けるが、その際、Ａ領域に割り振られなかったビット配列の内から同じビット配列が利用出来る限り、できるだけＡ領域の規則(同じ成分は、同じビットになるようにする規則)に従うようにビット割付をする。

(５) 上記(４)において、どうしてもＡ領域の規則に従うことが出来ない場合には、しかたなく違反してもしょうがないとして、ビット割付をする。規則違反があっても性能的には、非常に小さな劣化である。なお、Ｉ成分とＱ成分の５ビットの配列が重複したり、不足したりしないようビット割付をする。

特に、Ｂ領域について整理すると、以下のようになる。即ち、Ｉ１、Ｉ２、Ｉ３、Ｑ１、Ｑ２を３２個の信号点にデータビット配列を割り当てるときに、重複しないようにする必要がある。

従って、Ｂ領域での８個の信号点のデータビット配列は、Ａ領域のデータビット配列以外のものを割り振るのだが、そのときに、最低限、Ｉ３、Ｑ２は隣り合う信号点間で、値が０、１、０、１、…の規則に従って、交互になるようにまず決める。

そして、残ったＩ１、Ｉ２、Ｑ１には、３２個の信号点のデータビット割り当てが重複しないように、つまりＡ領域で使わなかったビットを割り当てる。以上のような手順で、３２個の各信号点のデータビット配列を定義する。

図２０の場合、Ｉ１、Ｉ２、Ｉ３の３ビットに着目すると、Ａ領域では、１１１、１００、１０１、０００、００１が使われたので、残りの０１１と１１０とが未定義である。従って、この未定義の０１１と１１０とをＢ領域のＩ１、Ｉ２、Ｉ３に割り当てればよい。

以上のビット配列手順を整理すると、このビット配列は、図１９の信号点平面を図２０に示すようにＡ領域と２つのＢ領域とに分けて、以下のような規則で行えば良い。

〔Ａ領域において〕
(Ａ−１) 同相成分Ｉ１、Ｉ２、Ｉ３
同じ振幅成分では、直交成分Ｑと独立になるように、成分Ｉ１、Ｉ２、Ｉ３それぞれに同じビット値を割り当てる。つまりＩ軸での振幅成分レベルが＋５のとき、成分Ｉ１、Ｉ２、Ｉ３は、それぞれ値０、１、０にし、振幅成分レベルが＋３では、それぞれ値０、０、１に、振幅成分レベルが＋１では、それぞれ値０、０、０に、振幅成分レベルが−１では、それぞれ値１、０、１に、振幅成分レベルが−３では、それぞれ値１、０、０に、そして振幅成分レベルが−５では、それぞれ値１、１、１に割り当てられている。

(Ａ−２) 同相成分Ｉ３
成分Ｉ３は、Ｉ軸方向に関し隣り合う信号点間で値０と１とを交互に割り当てる。つまりＩ軸での振幅成分レベルが＋５では、成分Ｉ３は値０であるのに対して、隣の振幅成分レベルが＋３での成分Ｉ３は値１になっており、その隣の振幅成分レベルが＋１での成分Ｉ３は値０で、さらにその隣の振幅成分レベルが−１では値１、その隣の振幅成分レベルが−３では値０、その隣の振幅成分レベルが−５では値１である。

(Ａ−３) 直交成分Ｑ１、Ｑ２
同じ振幅成分レベルでは、同相成分Ｉと独立になるように、成分Ｑ１、Ｑ２にそれぞれ同じビット値を割り当てる。つまりＱ軸での振幅成分レベルが＋３のとき、成分Ｑ１、Ｑ２はそれぞれ値０、１にし、振幅成分レベルが＋１ではそれぞれ値０、０に、振幅成分レベルが−１ではそれぞれ値１、１に、振幅成分レベルが−３ではそれぞれ値１、０に割り当てられている。

(Ａ−４) 直交成分Ｑ２
成分Ｑ２は、Ｑ軸方向に隣り合う信号点間で値０と１とを交互に割り当てる。つまり、Ｑ軸での振幅成分レベルが＋３では、成分Ｑ２は値１であるのに対して、隣の振幅成分レベルが＋１での成分Ｑ２は値０になっており、その隣の振幅成分レベルが−１での成分Ｑ２は値１で、さらにその隣の振幅成分レベルが−３ではＱ２は値０である。

〔Ｂ領域において〕
(Ｂ−１) 同相成分Ｉ３
成分Ｉ３は、Ｉ軸方向に隣り合う信号点間で値０と１を交互に割り当てるが、その位相(順序)はＡ領域に合わせる。つまり、Ｉ軸での振幅成分レベルが＋３では、成分Ｉ３は値１、振幅成分レベルが＋１では値０、振幅成分レベルが−１では値１、振幅成分レベルが−３では値０である。

(Ｂ−２) 直交成分Ｑ２
成分Ｑ２は、Ａ領域を通してＱ軸方向に隣り合う信号点間で値０と１とを交互に割り当てる。即ち、値０と１の位相(順序)はＡ領域とＢ領域との境界でも崩さず、継続させる。

(Ｂ−３) Ｉ１、 Ｉ２、Ｑ１
Ａ、Ｂ領域を通して成分Ｉ１、Ｉ２、Ｉ３、Ｑ１、Ｑ２のビット配列に重複が生じないよう、Ａ領域に割り振らなかったビット配列から割り当てる。

この規則は言いかえると以下のようにも定義できる。即ち、同相振幅成分(Ｉ)−直交振幅成分(Ｑ)座標系の信号点平面を第１領域と第２領域とに分け、
第１領域においては、同一の同相振幅成分を有する信号点に対して同相成分に同一ビット配列を割り当て、同一の直交振幅成分を有する信号点に対しては直交成分に同一のビット配列を割り当て、
第２領域では第１領域に割り振らなかったビット配列を第２領域内の信号点に割り振り、
第１領域および第２領域を通して、Ｉ軸方向に隣り合う信号点の畳み込み符号器の同相成分出力に相当するビット位置には互いに異なるビット値を割り当て(即ち、値０と１を交互に割り当てる)、Ｑ軸方向に隣り合う信号点の畳み込み符号器の直交成分出力に相当するビット位置には互いに異なるビット値を割り当てる(即ち、値０と１を交互に割り当てる)。

なお、隣り合う信号点の隣り合う方向が第１領域と第２領域を横切る方向のときは、値０と１の順序は、第１領域と第２領域との境界でも崩さず維持する。隣り合う信号点の隣り合う方向が第１領域と平行のときは、値０と１の順序は隣接する第１領域の値０と１の順序(位相)と合わせる。また、全信号点で同一ビット割り当てが無いようにする。

図１８の信号点発生器３Ｄは、入力された成分Ｉ１、Ｉ２、Ｉ３、Ｑ１、Ｑ２のデータにより、定義された信号点の同相振幅成分と直交振幅成分とを出力し、それぞれロールオフフィルタ４、５に供給する。ロールオフフィルタ４、５以後の変調部４０と送信処理部６０は図８のそれと同様なので説明を省略する。

次に、図１８の実施形態に対応する誤り訂正復号器の一実施形態について、説明する。

上述のｎが４以上の偶数の場合の実施形態では、コンスタレーション平面上の信号点のビット割り当てがＩ軸とＱ軸とで全く独立に定義してあったが、図１８の実施形態では、図２０に示したように、完全には独立になっていない。

まず、Ｉ軸成分で見ると、図２１に示したように、Ｑ軸と独立ではないため、成分Ｉ１、Ｉ２、Ｉ３のビット割り当てが重複していてもかまわないとする箇所が生じてしまう。

例えば、Ｉ軸の振幅成分レベルがそれぞれ＋３、＋１、−１、−３での成分Ｉ１、Ｉ２、Ｉ３は、以下夫々斜線で区切って順に表記すると、値０、０、１／値０、０、０／値１、０、１／値１、０、０の組み合わせとなる場合と、値０、１、１／値１、１、０／値０、１、１／値１、１、０の組み合わせになる場合との２種類の割り当てのいずれでもよく、重複する可能性がある。

しかし、この重複については、Ｑ軸の振幅成分により区別し、重複しないようにすることができる。

つまり、Ｑ軸の振幅成分レベルが±１又は±３の場合には、Ｉ軸の振幅成分レベルがそれぞれ＋３、＋１、−１、−３のとき、成分Ｉ１、Ｉ２、Ｉ３は順に値０、０、１／値０、０、０／値１、０、１／値１、０、０となり、Ｑ軸の振幅成分レベルが±５の場合には、成分Ｉ１、Ｉ２、Ｉ３は順に値０、１、１／値１、１、０／値０、１、１／値１、１、０となるからであり、従って、Ｑ軸での振幅成分の情報と照合することにより、Ｉ軸の復号が可能になる。

一方、Ｑ軸成分の場合では、図２２に示したように、やはりＩ軸と独立ではないため、同様にＱ１、Ｑ２のビット割り当てが重複する可能性がある。例えば、Ｑ軸の振幅成分が＋５、−５のときの成分Ｑ１、Ｑ２は、それぞれ値０、０／値１、１の場合と値１、０／値０、１との２種類の割り当てとなっている。

しかし、これも、Ｉ軸の振幅成分が±１の場合には、Ｑ軸の振幅成分が＋５、−５での成分Ｑ１、Ｑ２はそれぞれ値０、０／値１、１となり、Ｉ軸の振幅成分が±３の場合には、成分Ｑ１、Ｑ２はそれぞれ値１、０／値０、１であり、やはりＩ軸での振幅成分の情報と照合することで、Ｑ軸の復号が可能になる。

ここで、先に説明したｎが４以上の偶数の場合の実施形態では、図１２に示した軟判定復号部２７により、Ｉ軸とＱ軸とで、それぞれ独立に受信した振幅成分レベルの信号から各成分値が復号される。

しかし、ｎが５以上の奇数の場合の実施形態では、上記したように、受信した信号点の振幅成分レベルについては、Ｉ軸、Ｑ軸ともに分かるが、これをビットに復号する場合には、先に述べたｎが４以上の偶数の場合の実施形態における方式をそのまま適用できない。

そこで、本実施形態では、図２３に示すように、ビットに復号するためのデコーダ１３、１７に、相手側の軸の情報も入力して復号する方式の軟判定復号部２７Ａを用いて復号するようになっている。

このため、軟判定復号部２７Ａは、Ｉ軸のデコーダ１３′に、遅延回路１０を経由した領域判定部８の信号ｊ′ｉと畳み込み符号器１２の出力Ｉ２ｒが入力される以外に、遅延回路１６を経由した領域判定部１５からの信号ｊ′ｑと畳み込み符号器１２の出力Ｑ２ｒも入力され、これにより受信信号点のＱ軸の振幅成分も分かるようにし、Ｉ軸でのビットの復号ができるようにしてある。

また、Ｑ軸でも同様で、Ｑ軸のデコーダ１７′には、信号ｊ′ｑと出力Ｑ２ｒとが入力される外に、遅延回路１０を経由した領域判定部８からの信号ｊ′ｉと畳み込み符号器１２の出力Ｉ２ｒも入力され、これにより受信信号点のＩ軸での振幅成分が分かり、Ｑ軸でのビットの復号ができるようになっている。

従って、これらのデコーダ１３′、１７′の出力信号Ｉ１ｒ、Ｑ１ｒと、ビタビ復号器１１の出力信号をパラレルシリアル変換器２８に入力することにより、３２ＱＡＭ方式による誤りのない受信データをシリアル信号に変換して出力することができる。

そして、この３２ＱＡＭ方式による実施形態の場合には、符号化率が４／５となり、高いデータ伝送効率を実現することができる。

更に、この実施形態でも、先述の実施形態と同じく、Ｉ軸成分とＱ軸成分の処理に、受信装置側のものを除き送信装置側に１個の畳み込み符号器と受信装置側に１個のビタビ復号器が必要なだけなので、回路規模が抑えられ、さらに構成要素となる畳み込み符号器とビタビ復号器が、市場に汎用品として提供されているもので済むので、入手が容易であり、従って、低廉化が充分に図れることになる。

更に、本発明を１２８ＱＡＭ変調方式、すなわち２ⁿ ＱＡＭ変調方式の多値数を表わす数値ｎが７の場合の伝送システムに適用した場合も、信号点発生器でのコンスタレーション平面上のビット配列の定義について、上記した３２ＱＡＭ方式のときと同様に行なうことにより、同じく受信装置側のものを除き送信装置側に１個の畳み込み符号器と受信装置側に１個のビタビ復号器とにより、実現が可能である。

図２４は本発明を１２８ＱＡＭ変調方式、すなわち２ⁿ ＱＡＭ変調方式の多値数を表す数値ｎが７の場合の伝送システムに適用した場合の誤り訂正符号器の一実施形態を示し、図２５と図２６はこの１２８ＱＡＭ変調方式でのビット配列の一例を示す。

図２４において、送信データは、６台のレジスタ７からなるシリアル／パラレル変換器１Ｆに入力され、６ビットのパラレル信号に変換される。そして、各レジスタ７の出カデータは６ビット毎にラッチ５１に取り込まれ、６ビットのパラレルデータにされる。

そして、この実施形態では、シリアル／パラレル変換器１Ｆの先頭から３番目の１ビットを畳み込み符号器２に入力し、成分Ｉ４、Ｑ３を出力させ、一方、畳み込み符号器２に入力しなかったデータはそのままで成分Ｉ１、Ｉ２、Ｉ３、Ｑ２、Ｑ１とする。

なお、畳み込み符号器２に入力するビットは任意のビットで良い。そして、これらの成分を組み合わせて、成分Ｉ１、Ｉ２、Ｉ３、Ｉ４、成分Ｑ１、Ｑ２、Ｑ３を信号点発生器３Ｅに入力する。

ここで、この信号点発生器３Ｅは、図２５に示す信号点のビット配列が定義されているが、このビット配列は２ⁿ 通り(本実施形態ではｎ＝７で１２８通り)のビット配列を使って、図２０の場合と同様、図２５の信号点を領域Ａと２つの領域Ｂとに分けて図２６に示すように配列する。

なお、成分Ｉ１、Ｉ２、Ｉ３、Ｉ４は、領域Ａ内では同相成分を表しており、また、成分Ｑ１、Ｑ２、Ｑ３は、同じく領域Ａ内では直交成分を表している。そのため、以下、この実施形態において、成分Ｉ１、Ｉ２、Ｉ３、Ｉ４を同相成分と称すると共に、成分Ｑ１、Ｑ２、Ｑ３を直交成分と称する。

このビット配列の規則は図１８と関連して説明した規則に順ずる。即ち、Ｂ領域では、最低限、成分Ｉ４とＱ３は、値０と１を図１８の場合と同様な規則で割り当てる。それ以外のビット割り付けは、できるだけＡ領域での規則に従うように定義する。それが不可能な信号点については、残つたビット値を割り当てれば良い。

本実施形態の１２８ＱＡＭの場合、同一の同相振幅成分を有する信号点の同相成分に同一のビット値を割り当てる、と言う規則は適用できるが、同一の直交振幅成分を有する信号点の直交成分に同一のビット値を割り当てると言う規則は適用できない。

簡単に言うと、Ｂ領域では、成分Ｉ４、Ｑ３は、Ａ領域との境界も含め値０，１を交互に割り付け、同相振幅成分の信号点の同相成分には同じビット値を割り付ける。そして、Ｑ１、Ｑ２に関しては、未だどこの信号点にも割り付けられていないビット値を割り当てる。このような規則でＢ領域にビット配列を定義すれば良い。

そして、本発明を１２８ＱＡＭ変調方式に適用したこの実施形態によれば、符号化率は６／７にも達し、この結果さらにデータ伝送効率の向上を図ることができる上、上記した他の実施形態と同様、低廉化を充分に図ることができる。

なお、上述した本発明の実施形態においては、送信装置の誤り訂正符号器の出力信号およびその出力信号に同期されたパラレルデータ信号が直に信号点発生器(マッピング手段)へ入力された構成でもって説明されているが、この出力信号およびパラレルデータ信号は、信号の並び替えを行うインターリーブ手段を介して信号点発生器に入力されるとしてもよい。

この場合、インターリーブ手段によって信号が並び替えられたとしても、誤り訂正符号器の出力信号２ビットの内一方の１ビットが同相成分側に割り当てられるようにして信号点発生器へ入力され、他方の１ビットが直交成分側に割り当てられるようにして信号点発生器へ入力されれば、本発明の奏する効果を問題なく得ることができる。

なお、この場合のインターリーブ手段としては、１シンボル、すなわち、１信号点当たりのデータ信号毎に、時間インターリーブを行う構成としたインターリーブ手段を用いることとしてよい。

誤り訂正機能が付加されていない従来技術によるディジタル多値変調方式の符号器の一例を示すブロック図である。 図１の符号器の１６ＱＡＭ方式におけるコンスタレーション平面上での信号点のビット配置を示す図である。 畳み込み符号器とビタビ復号器を用いた誤り訂正方法の一例を説明するための図である。 畳み込み符号器の一例の構成と動作とを説明するための図である。 拘束長７の畳み込み符号器の一例の構成を示すブロック図である。 誤り訂正機能を付加した場合のディジタル多値変調方式の符号器の一例の構成を示すブロック図である。 受信装置側でビタビ復号化を行う場合に用いられるメトリック設定の様子を説明するための図である。 本発明の一実施形態による誤り訂正符号器を有する送信装置の構成を示すブロック図である。 図８の実施形態による信号点のビット配列についての定義を説明するためのコンスタレーション平面上におけるビット配置図である。 誤り訂正機能の無い多値変調方式の受信装置の一例の構成を示すブロック図である。 本発明の一実施形態による誤り訂正機能を備えた多値変調方式の受信装置の構成を示すブロック図である。 軟判定復号部の構成例を示すブロック図である。 図１２の判定復号部の動作に関わるコンスタレーション平面上における信号点の移動を説明するためのビット配置図である。 図１２の判定復号部の動作に関わるメトリック設定の様子を説明するための図である。 図１２の軟判定復号部でのデコーダの一例を示すブロック図である。 本発明の別の実施形態による誤り訂正符号器の構成を示すブロック図である。 図１６の構成におけるコンスタレーション平面上での６４ＱＡＭ変調方式での信号点のビット配列例を示す図である。 本発明を３２ＱＡＭ変調方式の伝送システムに適用した場合の誤り訂正符号器の別の実施形態の構成を示すブロック図である。 ３２ＱＡＭ変調方式のコンスタレーション平面上での信号点のビット配置の一例を示す説明図である。 図１８の３２ＱＡＭ変調方式の実施形態におけるコンスタレーション平面上での信号点のビット配列規則の説明図である。 図１８の３２ＱＡＭ変調方式の実施形態におけるＩ軸振幅成分での復号方法の説明図である。 図１８の３２ＱＡＭ変調方式の実施形態におけるＱ軸振幅成分での復号方法の説明図である。 図１８の実施形態における軟判定復号部の構成を示すブロック図である。 本発明を１２８ＱＡＭ変調方式の伝送システムに適用した場合の誤り訂正符号器の実施形態の構成を示すブロック図である。 １２８ＱＡＭ変調方式のコンスタレーション平面上での信号点のビット配置の一例を示す説明図である。 図２４の１２８ＱＡＭ変調方式の実施形態におけるコンスタレーション平面上での信号点のビット配列規則の説明図である。

符号の説明

１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、２８：シリアル／パラレル変換器
２、２Ａ、２Ｂ、１２、１０１：畳み込み符号器
３Ａ、３Ｂ、３Ｃ、３Ｄ、３Ｅ：信号点発生器
４、５、２３：ロールオフフィルタ(ＲＯＦ)
６、６−１〜６−８：排他的論理和回路
７、７−１〜７−６：レジスタ
８、１５：領域判定部
９、１４、１０５、１０６：メトリック設定部
１０、１６：遅延回路
１１、１０７：ビタビ復号器
１３、１７：デコーダ
１９：可変利得アンプ
２０：Ａ／Ｄコンバータ
２１：ＡＧＣ制御部
２２：復調部
２４：自動等化器
２５：タップ更新部
２６：識別部
２７、２７Ａ：軟判定復号部
２９：信号点／ビット変換器
３０：ＲＯＭ
４０：変調部
４１：正弦波発生器
４２：π／２位相シフト器
４３：乗算器
４４：足し算器
４５：Ｄ／Ａコンバータ
４６：ローパスフィルタ(ＬＰＦ)
５１：ラッチ
６０：送信処理部

Claims (3)

1. 送信データを２ⁿ(ｎは４以上の偶数)ＱＡＭ変調方式により伝送する装置に使われる誤り訂正符号器であって、
   前記送信データを(ｎ−１)ビットのパラレルデータに変換する変換部と、
   前記(ｎ−１)ビットのパラレルデータの内の所定の１ビットのデータが入力され畳み込み符号化して２ビットの符号化データを出力する畳み込み符号器と、
   前記畳み込み符号器から出力される２ビットのデータと、前記(ｎ−１)ビットのパラレルデータの内の前記所定ビットを除いたデータ(以下、残りのパラレルデータと称す)とが、これらパラレルデータ信号の並び替えを行うインターリーブ手段を介して入力される信号点発生器とを有し、
   前記畳み込み符号器から出力される並び替えの行われた２ビットの符号化データの内の一方のビットは同相成分として前記信号点発生器に入力され、他方のビットは直交成分として前記信号点発生器に入力され、前記並び替えの行われた残りのパラレルデータは同相成分としてと直交成分としてとに半分ずつ分けて前記信号点発生器に入力され、該信号点発生器は前記２ⁿ ＱＡＭ変調方式による多値信号を発生する誤り訂正符号器において、
   同相振幅成分(Ｉ)−直交振幅成分(Ｑ)座標系の信号点平面における前記２ⁿ ＱＡＭ変調方式による多値信号の割り当てを、
   同一の同相振幅成分を有する信号点に対して、同相成分には同一のビット配列を割り当て、
   同一の直交振幅成分を有する信号点に対して、直交成分には同一のビット配列を割り当て、
   同相振幅成分軸方向で隣り合う信号点どうしに対して、前記畳み込み符号器から同相成分として出力されるビットには互いに異なるビット値を割り当て、
   直交振幅成分軸方向で隣り合う信号点どうしに対して、前記畳み込み符号器から直交成分として出力されるビットには互いに異なるビット値を割り当てるように構成することを特徴とする誤り訂正符号器。
2. 送信データを２ⁿ(ｎは４以上の偶数)ＱＡＭ変調方式により伝送する装置であって、
   送信部と受信部とを有し、
   前記送信部は、前記送信データを入力信号として受け取り、該入力信号を並列の直交した同相成分信号と直交成分信号とに変換して出力する誤り訂正符号部と該誤り訂正符号部の出力である前記同相成分信号と直交成分信号とを入力として受信しアナログ変調波信号を生成して出力する変調部とを有し、
   前記受信部は、前記送信部から前記アナログ変調波信号を受信して復調し、同相成分信号と直交成分信号を生成する復調部と該復調部からの前記同相成分信号と直交成分信号を復号する誤り訂正復号部とを有し、
   前記誤り訂正符号部は、前記送信データを(ｎ−１)ビットのパラレルデータに変換する変換部と前記(ｎ−１)ビットのパラレルデータの内の任意の１ビットのデータが入力され畳み込み符号化して２ビットの符号化データを出力する畳み込み符号器と該畳み込み符号器から出力される２ビットのデータと前記(ｎ−１)ビットのパラレルデータの内の前記所定ビットを除いたデータ(以下、残りのパラレルデータと称す)とが、これらパラレルデータ信号の並び替えを行うインターリーブ手段を介して入力される信号点発生器とを有し、
   前記畳み込み符号器から出力される並び替えの行われた２ビットの符号化データの内の一方のビットは同相成分として、他方のビットは直交成分として前記信号点発生器に入力され、前記並び替えの行われた残りのパラレルデータは同相成分としてと直交成分としてとに半分ずつ分けて前記信号点発生器に入力され、該信号点発生器は前記２ⁿ ＱＡＭ変調方式による多値信号を発生する伝送装置において、
   同相振幅成分(Ｉ)−直交振幅成分(Ｑ)座標系の信号点平面における前記信号点発生器による前記２ⁿ ＱＡＭ変調方式による多値信号を、
   同一の同相振幅成分を有する信号点に対して、同相成分には同一のビット配列を割り当て、
   同一の直交振幅成分を有する信号点に対して、直交成分には同一のビット配列を割り当て、
   同相成分軸方向で隣り合う信号点どうしに対して、前記畳み込み符号器から同相成分として出力されるビットには互いに異なるビット値を割り当て、
   直交成分軸方向で隣り合う信号点どうしに対して、前記畳み込み符号器から直交成分として出力されるビットには互いに異なるビット値を割り当てるように構成することを特徴とする伝送装置。
3. 送信データを２ⁿ (ｎは４以上の偶数)ＱＡＭ変調方式により伝送する送信装置であって、
   前記送信データを(ｎ−１)ビットのパラレルデータに変換する変換部と、
   前記(ｎ−１)ビットのパラレルデータの内の所定の１ビットのデータが入力され畳み込み符号化して２ビットの符号化データを出力する畳込み符号器と、
   前記畳込み符号器から出力される２ビットのデータと上記(ｎ−１)ビットのパラレルデータの内の残りのパラレルデータとが、これらパラレルデータ信号の並び替えを行うインターリーブ手段を介して入力される信号点発生器であって、
   前記畳込み符号器から出力される並び替えの行われた２ビットの符号化データと上記(ｎ−１)ビットのパラレルデータの内の並び替えの行われた残りのパラレルデータは、それぞれ同相成分信号と直交成分信号とに半分ずつ分けて入力され、
   上記２ⁿ ＱＡＭ変調方式による多値信号を発生する前記信号点発生器と、
   前記信号点発生器からの出力が印加され、前記同相成分信号と直交成分信号に、それぞれ直交する所定の周波数で変調し、加算される変調器と、
   前記変調器からの出力が印加される送信処理部とを有し、前記送信処理部から送信信号が出力される送信装置において、
   前記信号点発生器は、前記２ⁿ ＱＡＭ変調方式の多値信号を発生し、
   前記多値信号は、同相成分と直交成分座標系の信号点平面において、
   同一の同相振幅成分を有する信号点に対して同相成分に同一のビット配列を割当て、
   同一の直交振幅成分を有する信号点に対して直交成分に同一のビット配列を割当て、
   同相成分軸方向で隣合う信号点の同相成分の、上記畳込み符号器の同相成分出力に相当するビットには、互いに異なるビット値を割当て、
   直交成分軸方向で隣合う信号点の直交成分の、上記畳込み符号器の直交成分出力に相当するビットには、互いに異なるビット値を割当てた信号で構成することを特徴とする送信装置。

Images