CN101356790B - 对数似然比运算电路、发送装置和对数似然比运算方法 - Google Patents

对数似然比运算电路、发送装置和对数似然比运算方法 Download PDF

Info

Publication number
CN101356790B
CN101356790B CN2007800012609A CN200780001260A CN101356790B CN 101356790 B CN101356790 B CN 101356790B CN 2007800012609 A CN2007800012609 A CN 2007800012609A CN 200780001260 A CN200780001260 A CN 200780001260A CN 101356790 B CN101356790 B CN 101356790B
Authority
CN
China
Prior art keywords
likelihood ratio
log
llr
circuit
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800012609A
Other languages
English (en)
Other versions
CN101356790A (zh
Inventor
佐佐木英作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101356790A publication Critical patent/CN101356790A/zh
Application granted granted Critical
Publication of CN101356790B publication Critical patent/CN101356790B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Error Detection And Correction (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

实现高速执行对数似然比计算，同时减小电路尺寸和功耗，而无论调制方法的多级数目如何。指示接收信号点的P轴坐标的比特的硬判决比特被输入到区域检测电路，并且基于该硬判决比特输入，区域检测电路检测并输出其中存在接收信号点的坐标的相平面上的区域。指示接收信号点的坐标的比特的软判决比特被输入到LLR电路，并且基于该软判决比特输入，LLR电路计算主LLR。LLR转换器基于区域检测电路的输出(区域检测结果)来计算最终的LLR。通过这种配置，在将其中对数似然比的值根据接收信号点的位置变化的范围限定到包括比特的硬判决阈值的相邻信号点之间的区域的情况下，对数似然比被计算。

Description

对数似然比运算电路、发送装置和对数似然比运算方法
技术领域
本发明涉及用于计算并输出对数似然比(LLR)的对数似然比运算电路和对数似然比运算方法，以及包括对数似然比运算电路的发送装置。 
背景技术
近年来，随着对将被应用于通信系统的纠错码的更高增益的需求的增大，诸如turbo(卷积)码、LDPC码和turbo乘积码之类的通过使用软判决码来执行迭代译码的类型的高增益码被越来越多地使用。此外，随着无论是诸如无线/有线通信系统之类的传输系统还是诸如记录介质之类的存储系统的通信量的增大，对更大容量的通信系统的需求也被增大。 
用于这样的高增益码的译码器的输入信号是称作LLR的信号。最初，基于所有信号点(16个，如果是16QAM)和二维表示的接收信号点的平方距离，计算其中信号点二维地排列的正交调制(正交幅度调制：QAM)的LLR。因为平方距离计算较复杂，所以通常一直使用如下的方法，其中由程序预先计算并生成的表格被存储在ROM(只读存储器)中或者对应于ROM的逻辑电路(真值表)中，并且参考所存储的表格来计算LLR(参见，例如，非专利文献1)。 
此外，作为通过算术运算来计算LLR的装置，专利文献1公开了一种装置，为了缩短时间即LLR的运算时间，该装置计算将在通信系统中被有效发送的M-ary QAM调制信号中每个比特的对数似然比。 
专利文献1：日本专利申请特开No.2002-330188 
非专利文献1：“AHA Application Note Non-Square QAM Implementation for AHA4540”，ANA Inc. 
发明内容
本发明要解决的问题 
在需要相关的LLR的系统中使用非专利文献1所描述的LLR计算方法的情况下，将已经被计算并产生的参考表格预先存储在诸如ROM之类的电路中，并且将包括接收信号点坐标的信号输入到该电路的地址，藉此LLR被输出。 
如果将参考如上所述的表格的方法应用于使用正交多级调制(正交幅度调制：QAM)的系统，那么ROM的地址比特数和ROM的输出比特数变得极大，这使得因电路尺寸和延迟时间导致安装困难。 
具体地，其中正交调制被解调的2ch的接收信号坐标信号被输入到存储上述表格的ROM，然后ROM输出LLR。在多级调制方法的情况下，用多个比特来表示接收信号。在这种情况下，因为关于被分配给一个符号的多个比特的LLR需要被同时输出，所以ROM的输出比特数也较大。 
例如，在128 QAM的情况下，如果正交信道的一个软判决部分具有3个比特，那么一个接收信号点被表示为(4+3)×2＝14个比特，其中还包括硬判决部分的4个比特。如果针对1个比特的LLR包括5个比特，那么将在一个符号中发送的针对7个比特的LLR总共具有35个比特。为了将这种情况的接收信号点转换为LLR，需要准备14个比特输入和35个比特输出的ROM，并且为了实现这样的ROM，电路尺寸变得极大。此外，因为从地址输入到数据输出的延迟时间较长，所示不能够执行高速运算。 
此外，在专利文件1所描述的执行算术运算的装置中，通过使用格雷映射(Gray mapping)(比特和符号之间的对应)中的对称属性来减小运算量。因此，这不能够被应用于其中符号数是2的奇次幂的调制方法中，在此格雷映射的前提条件不被满足。此外，因为通过平方距离计算来计算最终的LLR，所以计算LLR的算术运算量仍然很大。 
本发明的一个目的在于提供无论调制方法和LLR的比特精度如何，都能够高速计算对数似然比同时减小电路尺寸和功耗的对数似然比运算电路、发送装置和对数似然比运算方法。 
解决问题的手段 
根据本发明的对数似然比运算电路是如下的对数似然比运算电路，该电路用于根据接收信号点的坐标信息来计算对数似然比以应用于使用正交幅度调制方法的通信系统，该电路的特征在于其中对数似然比的值随接收信号点的位置而变化的范围被限定到包括比特的硬判决阈值的相邻信号点之间的区域。 
根据本发明的发送装置是包括对数似然比运算电路的发送装置，该电路用于根据接收信号点的坐标信息来计算对数似然比以应用于使用正交幅度调制方法的通信系统。该对数似然比运算电路的特征在于其中对数似然比的值随接收信号点的位置而变化的范围被限定到包括比特的硬判决阈值的相邻信号点之间的区域。 
根据本发明的对数似然比运算方法是如下的对数似然比运算方法，该方法用于根据接收信号点的坐标信息来计算对数似然比以应用于使用正交幅度调制方法的通信系统。该方法的特征在于其中对数似然比的值随接收信号点的位置而变化的范围被限定到包括比特的硬判决阈值的相邻信号点之间的区域。 
本发明的效果 
根据本发明，在使用正交幅度调制方法的通信系统中，最初二维地执行的对数似然比的计算被分解为一维，并且算术运算量可以在很大程度上被减小。此外，因为可以由逻辑运算单元来执行所有的或者几乎所有的对数似然比的运算，所以不需要使用大规模的ROM，并且电路尺寸和功耗可以被减小而无论调制方法和对数似然比的比特精度如何。此外，因为电路的运算速度可以被改善，所以大容量的通信系统可以被实现。因此，能够在增大计算对数似然比的速度的同时减小电路尺寸。 
此外，通过执行其中比特差错率最小的使用正交幅度调制方法的准格雷编码的配置，即使在使用具有2的奇次幂个信号点的正交幅度调制方法的情况下，也能够在以更高速度执行LLR计算的同时减小电路尺寸。 
具体实施方式
以下将参考附图来描述本发明的示例性实施例。 
在执行调制和解调的通信系统中，作为解调器的输出的接收信号点坐标被表示为两个信道的正交信号的组合。在信号比特(m+n)中，高m个比特指示硬判决信号(能够指定经调制的符号的比特)，低n个比特指示软判决信号(指示符号的中间位置的比特)。 
如图1和图13所示，根据本发明的示例性实施例的对数似然比运算电路作为基本配置包括第一计算单元(101A、102A、103A、104C、104D和210)和第二计算单元(101B、102B、103B、104D、104E和201)，第一计算单元是用于计算被二维地表示的并且能够被分解为一维信号的接收信号的对数似然比的对数似然比运算电路，这些电路接收被输入其中的一个一维信号并且通过使用该一维信号输入的信号点坐标信息来执行逻辑算术运算，第二计算单元接收被输入其中的另一个一个信号并且通过使用该一维信号输入的信号点坐标信息来执行逻辑算术运算，从而计算对数似然比。 
第一计算单元和第二计算单元将其中对数似然比的值随接收信号点的位置而变化的范围限定到包括比特的硬判决阈值的相邻信号点之间的区域，并且计算最终的对数似然比。 
根据本发明的示例性实施例，被二维地执行的对数似然比的计算被分解为一维，并且计算量可以在很大程度上被减小。此外，因为可以由逻辑运算单元来进行所有的或者几乎所有的对数似然比的运算，所以不需要使用大规模的ROM，并且电路尺寸和功耗可以被减小而无论调制方法和对数似然比的比特精度如何。此外，因为电路的运算速度可以被改善，所以大容量的通信系统可以被实现。因此，能够在以更高速度计算对数似然比的同时减小电路尺寸。 
此外，通过执行准格雷编码使得比特差错率最小的配置，即使在使用具有2的奇次幂个信号点的正交幅度调制方法的情况下，也能够使电路尺寸更小，并且能够以更高速度执行LLR的计算。 
(第一示例性实施例) 
接下来，将最适用于具有2的奇次幂个信号点的正交幅度调制方法的对数似然比运算电路作为第一示例性实施例来描述。图1是示出根据本发明的第一示例性实施例的对数似然比运算电路(LLR运算电路)的示例性配置的框图。在本实施例中，将16 QAM的LLR运算电路作为示例进行描述。此外，在示例性实施例中，假设16 QAM的硬判决比特数为2。虽然软判决比特数随所需要的特性变化，但是在示例性实施例中将软判决比特数假设为3个比特。此外，例如，将图1所示的LLR运算电路提供给使用QAM(正交幅度调制)的微波无线通信系统的发送装置。 
如图1所示，LLR运算电路包括区域检测电路101A和101B，LLR电路102A和102B，LLR转换器103A和103B，以及LLR转换器104A和104B。 
注意，如果总地指示区域检测电路101A和101B或者指示它们的任一个，那么可以简单地将其指示为区域检测电路101。类似地，如果总地指示LLR电路102A和102B或者指示它们的任一个，那么可以简单地将其指示为LLR电路102。类似地，如果总地指示LLR转换器103A和103B或者指示它们的任一个，那么可以简单地将其指示为LLR转换器103。类似地，如果总地指示LLR转换器104A和104B或者指示它们的任一个，那么可以简单地将其指示为LLR转换器104。 
在指示接收信号点的P轴坐标的比特之中的硬判决比特被输入到区域检测电路101A，并且基于该硬判决比特输入，区域检测电路101A检测并输出其中存在接收信号点的P轴坐标的相平面上的区域。 
在指示接收信号点的Q轴坐标的比特之中的硬判决比特被输入到区域检测电路101B，并且基于该硬判决比特输入，区域检测电路101B检测并输出其中存在接收信号点的Q轴坐标的相平面上的区域。 
在指示接收信号点的P轴坐标的比特之中的软判决比特被输入到LLR电路102A，并且基于该软判决比特输入，LLR电路102A计算主对数似然比(LLR)。 
在指示接收信号点的Q轴坐标的比特之中的软判决比特被输入到LLR电路102B，并且基于该软判决比特输入，LLR电路102B计算主对数似然 比(LLR)。 
在该示例性实施例中，LLR电路102的输出信号仅依赖于软判决比特的主LLR值。在该示例性实施例中，从LLR电路102输出的主LLR值利用硬判决比特被转换，藉此最终的LLR值被计算。 
LLR电路102的输出信号(主LLR)被输入到LLR转换器103和104，并且基于区域检测电路101的输出(区域检测结果)，LLR转换器103和104计算最终的LLR。 
在示例性实施例中，根据区域检测电路101的检测结果，将如下的四种转换的任一种应用于LLR电路102的输出信号，包括(1)直接输出LLR电路102的输出信号，(2)反相并输出LLR电路102的输出信号，(3)用预定的最大LLR值替换所述输出信号并且将其输出，以及(4)用预定的最小LLR值替换所述输出信号并且将其输出。然后，将信号作为最终的LLR值输出。 
图2是示出LLR转换器103和104的示例性电路配置的框图。如图2所示，LLR转换器103和104的每个都包括选择电路110和反相器111。 
反相器111反相LLR电路102的输出信号的比特并且将其输出。 
LLR电路102的输出信号(主LLR)、经反相器111反相的LLR电路102的输出信号、预定的最大LLR值和预定的最小LLR值被输入到选择电路110。此外，根据区域检测电路101的检测结果，选择电路110选择LLR电路102的输出信号、经反相器111反相的LLR电路102的输出信号、预定的最大LLR值和预定的最小LLR值的任一个并将其输出。应注意，例如，预定的最大LLR值和预定的最小LLR值被预先存储在诸如存储器之类的存储设备中。 
根据接收信号点的位置，区域检测电路101确定接收信号点存在于如下的四个区域之中的哪个区域中：(1)其中LLR以跨过硬判决阈值的正斜度变化的区域，(2)其中LLR以跨过硬判决阈值的负斜度变化的区域，(3)其中LLR在最大值处不变并且不跨过硬判决的阈值的区域，以及(4)其中LLR在最小值处不变并且不跨过硬判决的阈值的区域。然后，区域检测电路101输出对应于确定结果的信号。 
注意，在处理指示P轴坐标的比特的情况下和在处理指示Q轴坐标的比特的情况下，由区域检测电路101、LLR电路102、LLR转换器103和104所执行的处理是完全相同的。 
在该示例性实施例中，被二维表示的并且可以被分解为一维信号(P轴信号和Q轴信号)的接收信号被输入到LLR运算电路。在LLR运算电路中，通过分解接收信号而得到的一维信号(P轴信号)被输入到形成第一运算单元的区域检测电路101A、LLR电路102A以及LLR转换器103A和104A，该第一运算单元用于通过使用该一维信号输入的信号点坐标信息来执行逻辑算术运算，来计算对数似然比(LLR)。此外，通过分解接收信号而得到的另一个一维信号(Q轴信号)被输入到形成第二运算单元的区域检测电路101B、LLR电路102B以及LLR转换器103B和104B，该第二运算单元用于通过使用该输入的一维信号的信号点坐标信息来执行逻辑算术运算，来计算对数似然比(LLR)。利用这些配置，LLR运算电路通过使用接收信号点的信息执行逻辑算术运算，执行用于计算对数似然比的全部或者几乎全部运算。 
接下来，将描述操作。在描述LLR运算电路的具体操作之前，首先描述计算对数似然比(LLR)的方法。 
针对被分配给调制符号的每一个比特来计算多级正交调制(QAM)方法中的LLR。例如，在16 QAM的情况下，包括16个调制符号，并且4个比特被分配给每一符号。如此，在使用16 QAM的情况下，将根据一个接收信号来计算针对4个比特的LLR。 
(LLR定义) 
下文中将示出计算LLR的方法。首先，在作为一维调制的BPSK(二相移键控)的情况下计算LLR的方法将被首先描述。如果发送信号是二值的(±1)并且这是一维调制，那么由如下的等式(等式(1))来定义LLR(λ)： 
λi = In P ( xi = + 1 | yi ) P ( xi = - 1 | yi ) 等式(1) 
在等式(1)中，P(xi＝b|yi)是后验概率，其中当接收信号yi被接收时发送信号是b，并且i是指示时间的后缀。 
此外，通过使用等式(2)来表示关于其中振幅变为正态分布的热噪声的后验概率P(xi＝b|yi)，其中噪声功率是δ2。 
P ( xi = b | yi ) = 1 2 πσ 2 exp { - ( yi - b ) 2 2 σ 2 } 等式(2) 
因此，通过将如等式(2)所示的后验概率代入等式(1)来计算LLR(λ)，如等式(3)所示： 
λi = 2 yi σ 2 等式(3) 
在等式(3)中，假设δ2是常数值并且不考虑包括δ2的比例常数，LLR(λi)变为接收信号(yi)本身。注意，如果将最小和算法用作译码算法，那么将δ2设定为常数决不会影响译码特性。此外，即使是在使用除最小和算法之外的算法的情况下，因为作为当前对象的纠错码的纠正能力较强，所以信噪功率比的仅略微的改善也将使得比特差错率超出可测量的范围。因此，将δ2理解为常数是合理的。 
图3示出BPSK中的LLR和接收信号点之间的关系。假设以作为适用于LLR运算电路的下一级中的译码器操作的形式的2的补数来表示LLR。在这种情况下，作为解调器的最终输出，如果解调后的LLR是0或者更大，那么接收比特被确定为0，并且如果该LLR是负值，那么接收比特被确定为1。换言之，LLR的MSB成为确定结果。应注意，处理作为2的补数的LLR并不是必需的。在将LLR考虑为偏量二进制(offsetbinary)形式的情况下，极性将是相反的。 
接下来，在使用如上所述的一维调制方法的情况下的计算LLR的方法被扩展到正交调制(QAM，或者二维调制方法)。即使在使用多级QAM(其中多个比特对应于一个符号)的情况下，也以两个值±1来表示一个比特。如果是16 QAM，那么将通过使用等式(2)来针对4个比特分别计算全部16个信号点的影响。注意，通过使用正交坐标来表示等式(2)中的yi，并且二维地执行等式(2)的exp内的平方距离计算。 
虽然如上所述的LLR的计算不需要任何对于映射的限制，但是不能以如等式(3)所示的简单形式来进行计算。因此，很难通过被构建为硬件的运算电路来执行计算。因此，需要预先通过使用计算器来针对所有的接收信号点计算LLR并且以表格的形式将其存储在ROM中。 
此外，随着调制多级数目变大，指示接收信号点的比特码数和被分配给一个符号的比特码数变大。因此，为了输出作为输入的针对每个符号的所有LLR和接收信号点坐标，用于存储LLR的ROM的大小变得极大，这在实践中不能够被实现。 
作为使用二维调制方法的电路的示例，文献“Product SpecificationAHA4541”(此后称作文献A)描述了如下的内容：作为由美国AHA公司制造的用于turbo乘积码的LSI的AHA4541可以支持高达256QAM。然而，文献A未能公开用于该LSI(AHA4541)的计算方法。 
此外，描述作为由美国AHA公司制造的用于turbo乘积码的LSI的AHA4541的文献“AHA Application Note Non-Square QAM Implementationfor AHA 4540”(非专利文献1)在4.1节中公开了用于计算LLR的程序。然而，非专利文献1没有公开能够通过硬件被执行的运算方法以及电路配置。 
此外，作为通过简单运算来实现LLR计算的方法，在日本专利申请特开No.2002-330188中“Method and Apparatus for Bit Log Likelihood RatioOperation of QAM Signal”(专利文献1)公开了一种方法。 
在专利文献1中公开的技术基于LLR的定义式用DSP(数字信号处理LSI)严格计算LLR，并且公开了一种简化LLR计算的方法。另一方面，在专利文献1中公开的方法通过对映射进行格雷编码并且利用对称属性，可以在很大程度上减小最初所需的运算次数。 
然而，在信号点数目为2的奇次幂的调制方法如128 QAM中，不能实现通过格雷编码的映射。考虑到该方面，专利文献1指出应用范围局限于使用允许格雷编码(卡诺映射)的调制方法的情况。如此，因为即使在专利文献1的方法中，也将LLR作为接收信号点的位置与对应于“0”的信号点和对应于“1”的信号点之间的平方距离的差来计算，所以运算仍 然较复杂。 
至少，支持其中符号数是2的奇次幂的QAM调制方法的、可以在硬件上实现的LLR运算电路不存在。此外，在与2的奇次幂方法具有相同配置的2的偶次幂的QAM调制方法中的不需要平方距离计算的LLR运算电路尚不为人熟知。 
相反，示例性实施例可以支持其中符号数是2的奇次幂的QAM调制方法，并且实现如下的LLR运算电路：即使是针对其中符号数是2的偶次幂的QAM调制方法，该LLR运算电路也可以实现简单的电路配置。(当符号数是2的偶次幂时的简化) 
接下来，将描述当接收信号的符号数是2的偶次幂时LLR运算电路的电路配置的简化。为了在可实现的尺寸的电路上实现其中符号数是2的偶次幂的LLR运算，必需不是基于表格格式而是基于预定规则来使用运算电路。此后，将描述在很大程度上简化LLR运算而不会使精度变坏的方法。 
首先，为了简化运算，给出如下的两个假设： 
假设(a)：比特差错可能被引起，并且作为LLR运算对象的区域被限定到在对应于不同比特的两个信号点之间的部分。 
假设(b)：映射被实现使得即使是二维信号也可以通过每个一维信号被独立的计算。 
这两个假设的含义及其限制将在下文中进行描述。 
假设(a)意味着如果信号点之间的距离是2d，那么噪声振幅是2d或者更低。例如，图4示出在16 QAM中的LLR与接收信号点之间的位置关系的示例。图4A示出在Pch MSB的情况下的LLR与接收信号点之间的示例性位置关系，并且图4B示出在Pch LSB的情况下的LLR与接收信号点之间的示例性位置关系。 
如图4A所示，在Pch MSB的情况下，存在四个信号点P0到P3。如图4A所示，在Pch MSB的情况下，比特值在信号点P1到P2之间从0变到1。在这种情况下，如果接收信号点存在于P1和P2之间，那么发送信号点可能是P1或者P2，并且因为接收信号点更接近P1，所以确定发送信 号点是P1的可能性较高，并且发送信号点决不会是P0或者P3。 
在图4A所示的示例中，当噪声振幅超过d时引起比特差错。如果引起比特差错的可能性大约是0.01或者更低，那么根据正态分布噪声振幅超过2d的可能性大约是1×10-6。在不必考虑具有2d或者更大振幅的噪声的影响的情况下，在具有d到2d的振幅的噪声之间引起了极大数目的差错，并且不存在纠错增益。在该情况下，通过纠错运算没有提供在比特差错率方面的改善。 
此外，即使基于LLR的定义来执行其中考虑了所有信号点的影响的计算，除最近的信号点之外的信号点的影响也是极小的，从而使得所述影响不会被反映在被量化为约3到5个比特的LLR值上。因此，假设(a)不会使纠错运算的精度变坏。 
如上所述，仅存在在对应于不同比特的信号之间的部分(在两个信号之间比特值从0变到1或者从1变到0的部分)，其中比特差错可能被引起并且LLR的确定性信息被需要。在该部分之外的部分中，LLR的值能够被固定为最大值或者最小值。此外，仅是在跨过0和1的判决阈值的信号之间的部分，有必需根据接收信号点的位置来改变LLR的值。 
接下来，将描述假设(b)。实现假设(b)的条件的映射是通过格雷编码来执行的映射，格雷编码被一般地用于当使用纠错码(即示例性实施例的研究对象)时使比特差错率最佳。例如，公开了作为由ANA公司制造的用于turbo乘积码的LSI的ANA4541的文献A也描述了格雷编码映射。 
图5示出16 QAM的格雷编码映射。如果映射是经格雷编码的，那么Pch比特在垂直对准(Q轴的方向)的符号中是公用的。因此，仅需要用最接近接收信号点的对应于比特0和1的符号之间的距离(A，B)的平方值来替代等式(2)的“exp”内的分子。在这种情况下，虽然通常在Q轴的方向上存在平移量C，但是因为平移量C是两个距离二者所共同的，所以当被输入LLR等式(1)中时其被消去。如图6所示，假设接收信号点到连接两个信号点的水平线的垂直投影是点R并且到信号点0和1的距离分别是Ap和Bp，那么被输入到等式(1)中的等式(2)的“exp”内的 分子被示出为等式(4)。 
A2-B2＝(Ap2+C2)-(Bp2+C2)＝Ap2-Bp2    等式(4) 
如等式(4)所示，最终可以仅根据接收信号点的垂直投影(即一个信道值)来计算LLR。当然，对于Qch而言情况相同。以这种方式，即使LLR计算是二维的计算方法，如果其可以被分解为两个独立的一维信号，那么也可以一维地考虑该调制方法。如此，应理解，根据接收信号点的坐标可以容易地计算LLR。 
在多级QAM的情况下，由于比特级(MSB、2SB、...LSB)引起其中被分配了0和1的信号点分布不同。因此，虽然由于将针对其计算LLR的比特的级引起必需改变计算电路，但是如果在LLR值改变的区域内进行考虑，那么比特级与此无关。如此，其中LLR随接收信号点坐标而改变的部分的电路是公用的。换言之，仅需要根据比特级来改变公用LLR计算电路的输出。 
如上所述，两个假设(a)和(b)提供了如下的效果：在很大程度上简化了LLR的计算程序，而不会实质上相反地影响LLR的运算精度和实现装置的自由度。此外，因为不需要考虑非研究对象的信号点的影响，所以接收信号点与信号点之间的相对位置关系以及与LLR值之间的关系与比特级(MSB、2SB、...LSB)无关。 
图4示出在16QAM的Pch中的LLR值的状态。在MSB中，在一个位置处(P1和P2之间)存在斜度。此外，在LSB中，存在两个斜度(在P0和P1之间，以及在P2和P3之间)，并且它们的极性相反。在MSB和LSB中的倾斜程度是相同的。这也是Qch的情况。 
在图4中，对应于比特“0”的LLR被设定为最大值，并且对应于比特“1”的LLR被设定为最小值。这是因为当指示接收信号点的位置的软判决比特的部分被认为是2的补数的表达式时，MSB与比特的硬判决值一致。此外，认为其是2的补数的表达式的原因是因为当由译码器基于LLR来执行数字值运算时这样做是方便的，因此它不是必需的。此外，可以在考虑与周围电路的一致性的同时来设定LLR的极性。 
因为不论硬判决比特的值如何，在LLR随接收信号点的位置而改变的 区域中的LLR值变得相同，所以在仅参考软判决比特的同时来计算LLR。因此，即使例如软判决比特数是5，也至多存在32路LLR。即使通过使用ROM来产生该部分，电路尺寸也可以非常小。此外，如果信号点与LLR之间的位置是成比例的关系可接受，那么接收信号的软判决信号可以直接是LLR，因此不需要LLR计算电路。也就是说，可以通过仅使用连接来产生图1所示的LLR电路102。概言之，通过该方法可以获得足够的特性。如果期望改变LLR的增益，仅需要通过使用译码器内部的复用器等来改变LLR的斜度，该复用器实际上运算LLR。 
为了根据接收信号点的位置来固定LLR的值并且使LLR(即LLR计算电路102的输出信号)反相，仅需要将通过使输出信号反相而生成的信号以及固定值(最大值和最小值)输入到选择电路110。然后，根据区域检测电路的输出，选择电路110选择并输出所述输入的任一个。 
此外，因为在格雷编码的映射中Pch和Qch是相同的，所以可以将相同的两个电路分别应用于Pch和Qch信道。 
考虑到上述描述，可以如图1和图2所示地配置16 QAM的LLR运算电路。 
接下来，将描述LLR运算电路的具体操作。图7是示出由LLR运算电路来计算LLR的示例性过程的流程图。虽然在下文中将描述在Pch一侧计算LLR的情况，但是在Qch一侧计算LLR的情况也是相同的。也就是说，在以下的描述中，可以通过将区域检测电路101A替换为区域检测电路101B、将LLR电路102A替换为LLR电路102B、将LLR转换器103A和104A替换为LLR转换器103B和104B并且将P轴替换为Q轴，来描述在Qch一侧计算LLR的情况。 
在计算LLR的过程中，首先，在指示接收信号点的P轴坐标的比特之中的硬判决比特被输入到LLR运算电路的区域检测电路101A。然后，基于该硬判决比特输入，区域检测电路101A检测其中存在该接收信号点的P轴坐标的相平面上的区域(步骤S11)。然后，区域检测电路101A将相平面上的区域的检测结果输出到LLR转换器103A和104A。 
在步骤S11，区域检测电路101A具体地检测其中存在接收信号点的P 轴坐标的相平面上的区域是否是(1)其中LLR以跨过硬判决阈值的正斜度改变的区域，(2)其中LLR以跨过硬判决阈值的负斜度改变的区域，(3)其中LLR不跨过硬判决阈值并且在最大值处不变的区域，或者(4)其中LLR不跨过硬判决阈值并且在最小值处不变的区域，然后区域检测电路101A输出结果。 
此外，在指示接收信号点的P轴坐标的比特之中的软判决比特被输入到LLR电路102A。然后，基于该软判决比特输入，LLR电路102A计算主LLR(步骤S12)。然后，LLR电路102A将所计算的主LLR输出到LLR转换器103A和104A。 
LLR电路102A的输出信号(主LLR)、经反相器111反相的LLR电路102A的输出信号、预定的LLR最大值和预定的LLR最小值被输入到LLR转换器103A和104A的选择电路110。然后，基于区域检测电路101A的检测结果，选择电路110选择LLR电路102A的输出信号、经反相器111反相的输出信号、预定的LLR最大值和预定的LLR最小值之一(步骤S13)。然后，选择电路110将步骤S13的选择结果作为最终的LLR输出(步骤S14)。 
具体地，如果区域检测电路101A的检测结果是上述的第(1)项，也就是其中LLR以跨过硬判决阈值的正斜度改变的区域，那么选择电路110直接选择并输出LLR电路102A的输出信号。如果区域检测电路101A的检测结果是上述的第(2)项，也就是其中LLR以跨过硬判决阈值的负斜度改变的区域，那么选择电路110选择并输出经反相器111反相的LLR电路102A的输出信号。如果区域检测电路101A的检测结果是上述的第(3)项，也就是其中LLR不跨过硬判决阈值并且在最大值处不变的区域，那么选择电路110选择并输出预定的LLR最大值。如果区域检测电路101A的检测结果是上述的第(4)项，也就是其中LLR不跨过硬判决阈值并且在最小值处不变的区域，那么选择电路110选择并输出预定的LLR最小值。 
通过上述的过程，选择电路110直接将在两个判决阈值(0，1)上的相邻信号点之间一维地示出的软判决信号作为对数似然比来计算。此外， 选择电路110根据相平面上的信号点的位置，将在不跨过两个判决阈值(0，1)的相邻信号点之间一维地示出的软判决信号作为对数似然比来计算，同时将其固定为预定的最大值或者预定的最小值。 
接下来，将描述在专利文献1中所描述的装置与在该示例性实施例中所示出的LLR运算电路之间的差别。在专利文献中，仅通过使用上述的假设(b)来执行LLR计算。虽然在使用如下的概念方面其与该示例性实施例是相同的：可以一维地考虑经格雷编码的映射，但是因为未考虑到假设(a)，所以专利文献1中的装置使用等式(4)来计算LLR。因此，用于计算LLR的运算量不能够被充分地减小。在该示例性实施例中，因假设(a)的影响，使得与专利文献1所描述的装置的运算量相比较而言，运算量被更大程度地减小并且实质上没有使特性变坏。 
在下文中，将示例性地使用16 QAM的情况来描述以上给出的运算方法。假设接收信号的坐标被表示为其中硬判决比特和低位的软判决比特被组合的自然码(在Pch中，左端都是“0”并且右端都是“1”)。 
首先，将描述关于Pch的硬判决MSB的LLR。Pch的MSB被形成使得右边一半的信号点中的8个信号点是1，并且左边一半中的8个信号点是0(参考图5)。因此，形成Pch的MSB的值的判决阈值的部分是Q轴。 
如果接收信号点存在于紧邻Q轴左侧的信号点线左边，那么不存在发送信号是“1”的可能性，因此LLR是最大值。相反，如果接收信号点存在于紧邻Q轴右侧的信号点线右边，那么不存在发送信号是“0”的可能性，因此LLR是最小值。因为在Pch MSB中，仅当接收信号点在Q轴上的信号点之间时可能引起差错，所以需要与接收信号点的位置相对应的LLR值。随着当接收信号点接近Q轴时概率(0和1接近的概率)变低，LLR的绝对值变得较小。随着接收信号点远离Q轴，发送信号是“0”或者“1”的概率变大，因此LLR的绝对值变大。 
如果软判决比特是LLR，那么它是2的补数，并且当它大于阈值时它是负值，而当它小于阈值时它是正值。该MSB与比特的硬判决值一致。图6示出其中软判决比特是3个比特的情况。 
图8示出关于Pch的MSB的LLR区域部分的示例。如图8所示，存在三个关于Pch的MSB的LLR区域部分，包括(从左侧起)：其中LLR是最大值的区域501，其中LLR从正和负变化的区域502，和其中LLR是最小值的区域503。 
此外，关于Qch的MSB的LLR也以与Pch的MSB相同的方式被确定。 
接下来，将描述关于Pch的2SB(第二有效位，在这种情况下，也是LSB)的LLR。Pch的2SB包括从左侧信号点线开始的0、1、1和0，并且存在构成判决阈值的两个部分。在这两个位置处(信号点之间)，LLR如MSB的情况而改变。在这种情况下，虽然在左边在阈值位置处比特以0和1的顺序存在，这与MSB的情况相同，但是在右边在阈值位置处比特以1和0的顺序存在，这与MSB情况中的顺序相反。因此，在两个阈值位置处需要改变LLR的极性。 
因为在其中两个比特均是1的信号点之间不会引起差错，所以LLR被设定为最小值(负的最大绝对值)。此外，因为在相平面两侧的两条线外侧不会引起差错，所以LLR被设定为最大值(正的最大绝对值)(参考图4B)。 
图9示出关于Pch的2SB(LSB)的LLR区域部分的示例。如图9所示，关于Pch的2SB(LSB)的LLR区域部分具有五个区域，包括(从左侧起)：其中LLR是最大值的区域551，其中LLR从正变到负的区域552，其中LLR是最小值的区域553，其中LLR从负变到正的区域554，和其中LLR是最大值的区域555。 
关于Qch的2SB的LLR以与Pch的2SB相同的方式被设定。 
此外，在应用于其中多级信号点是2的偶次幂的调制方法(例如，64QAM，256 QAM等)的情况下，仅需要以类似的方式添加3SB或者之后的有效位。 
在该示例性实施例所示出的LLR运算电路的电路配置中，即使调制多级数目增大也不会在很大程度上改变电路尺寸。因此，随着多级数目变大，与通过使用ROM来实现LLR运算电路的电路配置相比较而言，电路 尺寸的减小率变大。如此，无论是何种调制方法都可以实现LLR运算电路而不需要大规模的ROM。因此，与相关的用于LLR算术运算的电路配置相比较而言，其很容易实现高速运算。 
如上所述，根据该示例性实施例，在使用QAM的通信系统中，能够将最初二维地执行的LLR计算分解为一维地执行，并且能够在很大程度上减小运算量。此外，因为可以由逻辑运算单元来计算所有的或者几乎所有的LLR算术运算，所以不需要使用大规模的ROM，并且无论何种调制方法和何种LLR比特精度，都可以减小电路尺寸以及功耗。此外，电路的运算速度可以被改善，因此，大容量的通信系统可以被实现。因此，能够实现更高速度的LLR计算同时减小电路尺寸。 
虽然形成图1和图2所示的LLR运算电路的元件(101A、101B、102A、102B、103A、103B、104A和104B)被构建为硬件，但是将由这些元件所执行的功能构建为作为软件的程序并且使得计算机执行这些程序从而执行由LLR运算电路所执行的处理也是可接受的。 
(第二示例性实施例) 
接下来，参考附图来描述本发明的第二示例性实施例。虽然第一示例性实施例描述了其中符号数是2的偶次幂的情况，但是该示例性实施例描述其中符号数是2的奇次幂的情况。在描述LLR运算电路的具体配置和操作之前，首先描述当符号数是2的奇次幂时计算LLR的方法。仅当在使用其中信号点数是2的偶次幂的正交调制方法的情况时，可以实现仅格雷编码的映射。在使用其中信号点数是2的奇次幂的调制方法(例如，32QAM、128 QAM)的情况下，不能够实现格雷编码。 
然而，能够产生如下的映射：通过使用格雷编码的概念使其中相邻信号点之间的比特差(汉明(humming)距离)为2或者更大的部分尽可能地少。下文中，在该示例性实施例中这被称作准格雷编码。 
图10是示出在使用32 QAM的情况下的准格雷编码的映射。在该准格雷编码中，正交的两个信道的MSB(最高位)被进行格雷编码。此外，还可以根据多级数目对LSB(最低位)进行格雷编码。因此，可以通过以 与其中信号点数是2的偶次幂的调制方法所采用的方式相同的方式将这些比特分解位一维的来考虑这些比特。 
虽然未经格雷编码的比特被二维地排列，但是当使用格雷编码的概念来确定映射时，可以通过将它们视为相同的比特组来减少阈值0，1判决的数目。图10示出基于该概念而计算得到的32 QAM的示例性映射。在图10中，每个用正方形包围的数字是MSB。此外，除MSB之外，被定位在符号附近的是3个比特。 
图11示出针对32 QAM的3SB(左端的三个比特)的LLR区域的示例。如图11所示，虽然没有在一个方向上划分32 QAM的3SB，这与每个区域都进行了格雷编码的情况不同，但是在P轴和Q轴两个方向上对其进行了划分。在图11中，对于其中在两个方向进行了划分的区域重叠的部分605，必需在考虑两个方向的信息的同时来计算LLR。此后，这样的区域被称作特别区域。如图11所示，在32 QAM的3SB中，四个特别区域存在于相平面上，这四个特别区域的每一个被置于每一象限中。存在依赖于与信号点或者比特的关系的某些类型的特别区域，并且处理LLR计算的方法随特别区域的类型不同而不同。 
图12示出特别区域的示例，在图12中，两种类型的特别区域被示例性地示出。图12A示出其中信号点存在于特别区域的四个象限中的情况，并且在信号点的四个比特之中的三个比特是相同的。因为通过比硬判决比特低一级的比特将特别区域划分为四个区域，所以与直角坐标象限的那些编号相同的编号被分配给四个区域(参见图12C)。 
首先，将考虑其中接收信号点存在于象限1中的情况。在象限1和象限2中，比特为1，也就是相同，进而不会引起差错。然而，因为象限1和象限4中的比特不同，也就是1和0，所以可能引起差错，并且Q轴方向上的软判决值变为LLR。在其中接收信号点存在于象限2中的情况下，因为该比特与象限1和象限3中的比特相同，也就是1，进而不会引起差错，所以LLR为最小值。在其中接收信号点存在于象限3中的情况下，因为该比特与象限4的比特不同，也就是1和0，所以P轴方向上的软判决值变为LLR。 
此外，在其中接收信号点存在于象限4中的情况下，因为具有象限1以及象限3的比特为1和0，所以根据P轴方向上和Q轴方向上的软判决值将获得两个LLR。然后，具有较小绝对值(具有较高的差错可能性)的一个被选作LLR。 
图12B示出其中信号点仅存在于特别区域的三个角的情况。划分特别区域的方法与在图12A中示出的方法相同。因为当接收信号点存在于象限1中时以及当接收信号点存在于象限3中时可能考虑两个方向，所以两个LLR中的具有较小绝对值的一个被选择。此外，因为缺少的信号点没有影响，所以当接收信号点存在于象限2中时以及当接收信号点存在于象限4中时，针对其中存在信号点的一个方向的LLR被获得。 
总之，即使是在任一特别区域中，也能够根据在下文中描述的规则来定义在区域内的四个或者三个象限中的信号处理。 
(规则1)：如果在两个方向(P轴方向和Q轴方向)上的比特相同，那么LLR是最大值或者最小值。 
(规则2)：如果仅是一个方向(P轴方向或Q轴方向)上的比特不同，那么在其中比特为不同的方向上的LLR被选择。 
(规则3)：如果在两个方向上(P轴方向和Q轴方向)上的比特均不同，那么两个LLR中具有较小绝对值的一个被选作LLR。 
(规则4)：对于没有信号点的方向，不会引起比特差错。 
(规则5)：如果接收信号点存在于没有信号点的区域中，那么在P轴方向上的和在Q轴方向上的LLR之中，具有较小绝对值的一个被选择。 
对于4SB和5SB(LSB)，虽然区域部分不同，但是可以通过应用相同概念来获得特别区域中的LLR。如此，可以与其中能够进行格雷编码的(两个信道的)MSB一起，通过运算电路来计算所有比特的LLR。 
如上所述，因为在32QAM的情况中存在特别区域使得必需通过使用更低位的硬判决比特来执行区域判决，所以可以如图13和图14所示地来配置在使用32 QAM的情况中的LLR运算电路。 
图13是示出LLR运算电路的另一示例性配置的框图，并且图14是示出LLR转换器104C、104D和104E的另一示例性配置的框图。如图14所 示，在该示例性实施例中，LLR运算电路包括：用于正常区域的处理电路，和用于特别区域的针对特别区域来计算LLR的处理电路，该正常区域仅包括在从编码器输出的经准格雷编码的比特之中的被完全地进行了格雷编码的比特，该特别区域包括在从编码器输出的经准格雷编码的比特之中的未被完全地进行格雷编码的比特。 
此后，将描述在图13和图14中示出的LLR运算电路的操作。首先，因为在MSB(P/Q 2个比特)中用格雷码进行表示，所以LLR运算电路的操作与16 QAM的情况相同。 
接下来，在3-5SB(3个比特)的情况下，当对正常区域进行的处理将被执行时，LLR运算电路可以(1)输出LLR的最大值(固定值)，(2)输出LLR的最小值(固定值)，(3)如果LLR的斜度为正则直接输出LLR，或者(4)如果LLR的斜度为负，则生成并输出其中LLR的所有比特都被反相的信号。在这种情况下，LLR包括P方向和Q方向。基于区域检测电路201的区域判决结果(2个比特)，LLR运算电路选择上述第(1)项到第(4)项的任一项的输出。 
在这种情况下，区域检测结果(REG_N)指示如下的精度，该精度指定由四个相邻信号点包围的一个区域。此外，LLR是仅指示在指示接收信号点的比特之中的软判决部分的信息。 
在对特别区域执行处理的情况下，LLR运算电路可以(1)输出绝对值的最大值(可以是正的或者负的，由比特串(3-5SB)来确定极性)，2)一直输出P方向上的LLR，(3)一直输出Q方向上的LLR，或者(4)通过使用LLR绝对值比较器，输出在P方向上的和在Q方向上的LLR中的具有较小绝对值(min(|P|，|Q|))的LLR。在这种情况下，LLR运算电路基于由区域检测电路201检测到的特别区域内的象限判决结果(REG_S)，选择上述第(1)项到第(4)项的任一项。应注意，因为在四个特别区域的每一个中存在四个象限，所以所选择的信号是4个比特的。此外，在输出(2)到(4)中极性可能相反。 
因为特别区域在各自的比特串3-5SB中不同，所以对于每个比特串而言，关于相同接收信号点的区域判决输出不同。此外，LLR运算电路根据 正常区域和特别区域的分离信号来选择并输出两个结果的任一个(正常区域的处理电路的输出和特别区域的处理电路的输出)。在这种情况下，对于LLR运算电路未选择的输出，可以输出任何信号。 
区域判决电路(区域检测电路201)包括两种类型的电路，也就是，针对格雷映射中的比特串的DET1，和针对非格雷映射中的比特串的DET2。此外，DET2输出三种类型的信号，包括针对正常区域的REG_N、针对特别区域的REG_S，和用于分离正常区域和特别区域的REG_N。 
应注意，在该示例性实施例中示出的电路设计是一个示例，并且在实际的电路设计中，存在除在该示例性实施例中示出的LLR运算电路之外的实现LLR运算电路的多种方式。在该示例性实施例中，将正常区域和特别区域分开来进行描述使得必要的信号处理更容易被理解。 
在应用于其中多级信号点是2的奇次幂的调制方法(例如，128QAM、512 QAM)的情况下，仅需要以与如上所述的思想相同的方式来设定不能够进行格雷编码的比特串的LLR区域。在用于128 QAM或者更高QAM(例如，512 QAM)的调制方法中，LSB(2个比特)也可以被格雷编码，这可以通过比32 QAM的电路更简单的电路来实现。 
在该示例性实施例所示出的LLR运算电路的电路配置中，即使调制多级数目变大电路尺寸也不会在很大程度上改变。因此，随着多级数目变大，与通过使用ROM来实现LLR运算电路的电路配置相比较而言，电路尺寸的减小率变大。因此，无论是何种调制方法都可以实现LLR运算电路而不需要大规模的ROM。如此，与相关的用于LLR运算的电路配置相比较而言，高速运算可以很容易地实现。 
虽然形成图13和图14所示的LLR运算电路的元件(102A、102B、201、103A、103B、104C、104D、104E、112、113和114)被构建为硬件，但是可以将由这些元件所执行的功能构建为作为软件的程序，将由计算机来执行所述程序使得由LLR运算电路所执行的处理被实现。 
如上所述，根据示例性实施例，即使使用具有2的奇次幂个信号点的QAM，也能够通过执行准格雷编码，在以更高速度执行LLR计算的同时减小电路尺寸。 
应注意，可以将在每个示例性实施例中示出的LLR运算电路应用于纠错码(用于对软判决信号进行迭代译码)以及用于纠错码的译码器。已知的这些码的示例包括turbo(卷积)码、TPC(turbo乘积码)和LDPC(低密度奇偶校验)。 
此外，通过使用在每个示例性实施例中示出的LLR运算电路，可以将LLR用作均衡器的输入的度量(metric)。如此，除纠错码译码器之外，还可以通过最大似然序列估计将在每个示例性实施例中示出的LLR运算电路用作均衡器的输入信号的LLR运算电路。 
此外，在每个示例性实施例中，LLR运算电路可以包括如下的ROM或者包括与其对应的逻辑电路的对数似然比输出电路，其中在相邻信号点(在它们之间具有两个(0，1)判决阈值)之间被一维地示出的软判决信号被输入所述ROM中并且所述ROM输出预先计算的对数似然比。此外，对数似然比输出电路被所有的接收信号点共享也是可接受的，并且根据接收信号点在相平面上的位置，可以通过将其替换为固定值来输出LLR的输出。 
接下来，将描述本发明的另一示例性实施例。 
对数似然比运算电路可以设定比特和符号之间的对应关系，从而使得比特差错率变得最小。此外，当调制方法具有2的偶次幂个信号点时，对数似然比运算电路可以将比特和符号之间的对应关系设定为处于格雷映射中。此外，当调制方法具有2的奇次幂个信号点时，对数似然比运算电路可以将比特和符号之间的对应关系设定为处于其中比特差错率最小的准格雷映射中。此外，对数似然比运算电路可以执行所有的或者几乎所有的用于通过使用接收信号点坐标信息的逻辑运算来计算对数似然比的操作，这也是可接受的。 
此外，对数似然比运算电路可以输出在2CH中直接表示的或者通过将其反相来表示的接收信号点坐标信息之中的1CH的软判决比特部分，作为其中对数似然比变化的区域的对数似然比。此外，对数似然比运算电路可以输出对数似然比的最大值或者最小值，作为其中对数似然比不变的区域的对数似然比。此外，如果存在不能够仅基于在2CH中示出的接收信号点 坐标信息之中的1CH的硬判决比特信息被判决的区域时，如下操作也是可接受的：在根据权利要求1所述的条件下，针对其中决不会引起比特差错的区域，对数似然比运算电路输出对数似然比的最大值或者最小值，并且针对其中可能引起比特差错的区域，该对数似然比运算电路输出在2CH中的具有较低似然性的软判决比特。 
此外，在对数似然比运算电路中，可以通过使用基于在2CH中所指示的接收信号点坐标信息的1CH中的硬判决比特信息的区域判决结果，来执行对对数似然比的选择。此外，在对数似然比运算电路中，如果存在不能够仅基于在2CH中示出的接收信号点坐标信息的1CH中的硬判决比特信息来执行区域判决的区域时，那么可以通过使用参考比硬判决低一级的比特的区域判决结果来执行对对数似然比的选择。此外，在对数似然比运算电路中，对数似然比可以是从软判决比特被转换到另一个值的对数似然比。 
根据示例性实施例的对数似然比(LLR)运算电路并未参考预定表格，而是通过使用实际时间的算术运算根据接收信号点坐标来直接计算LLR。通过这样的配置，与使用ROM的电路配置的情况相比较而言，电路尺寸可以极小，并且还可以实现高速运算。此外，根据本发明的对数似然比运算电路将二维的接收信号点坐标分解为两个一维信号，并且针对被分配给符号的每个比特来执行LLR运算。如此，还可以通过使用诸如选择电路、较大和较小的比较器或者反相器之类的具有很小延迟的小型电路，来实现对数似然比运算电路。因此，通过将最初是二维的接收信号点坐标分解为两个一维信号，电路配置被简化。此外，可应用于根据示例性实施例的对数似然比运算电路的调制方法没有对符号数的限制条件。此外，因为在不影响纠错译码特性的范围内LLR自身被简化，所以不需要平方距离运算。 
虽然已经参考示例性实施例描述了本发明，但是本发明并不局限于上述的示例性实施例。本领域中的技术人员可以理解，可以以各种方式在本发明的范围内修改本发明的配置和细节。 
本申请要求基于2006年9月29日递交的日本专利申请No.2006- 266523的优先权，该申请的全部内容被结合于此。 
工业实用性 
本发明被应用于使用正交多级调制方法(正交幅度调制方法)的通信系统，并且可应用于计算用作纠错译码器和均衡器的输入信号的对数似然比的LLR计算电路。 
附图说明
图1是示出根据本发明的对数似然比运算电路(LLR运算电路)的示例性配置的框图。 
图2是示出LLR转换器的示例性电路配置的框图。 
图3是示出在BPSK中LLR和接收信号点之间的位置关系的示图。 
图4是示出在16 QAM中LLR和接收信号点之间的位置关系的示例的示图。 
图5是示出16 QAM的格雷编码映射(硬判决比特的映射)的示图。 
图6是示出其中软判决比特为3个比特的示例的示图。 
图7是示出其中LLR运算电路计算LLR的示例性处理的流程图。 
图8是示出关于Pch的MSB的LLR区域部分的示例的示图。 
图9是示出关于Pch的2SB(LSB)的LLR区域部分的示例的示图。 
图10是示出当使用32 QAM时准格雷编码的映射的示图。 
图11是示出针对32 QAM的3SB(左端的3个比特)的LLR区域的示例的示图； 
图12是示出当使用其中符号数是2的奇次幂的调制方法时所存在的特别区域的示例的示图； 
图13是示出LLR运算电路的另一示例性配置的框图。 
图14是示出LLR转换器的另一示例性配置的框图。 
标号描述 
101A，101B区域检测电路 
102A，102B  LLR电路 
103A，103B，104A，104B LLR转换器 
110选择电路 
111反相器 

Claims (13)

1.一种对数似然比运算电路，用于计算被二维地表示的并且能够被分解为一维信号的接收信号的对数似然比，包括：
被输入了所述一维信号中的一个信号的第一运算单元，所述第一运算单元用于通过使用所述一维信号输入的信号点坐标的信息执行逻辑算术运算来计算对数似然比；以及
被输入了所述一维信号中的另一个信号的第二运算单元，所述第二运算单元用于通过使用所述另一个一维信号输入的信号点坐标的信息执行逻辑算术运算来计算对数似然比，
其中所述第一运算单元和所述第二运算单元中的每个包括区域检测电路、对数似然比LLR电路和对数似然比LLR转换器，
所述区域检测电路基于由所述接收信号点输入的坐标所指示的比特当中的硬判决比特，检测存在所述接收信号点的坐标的相平面上的区域；
所述对数似然比LLR电路基于由所述接收信号点输入的坐标所指示的比特当中的软判决比特，计算主对数似然比；并且
所述对数似然比LLR转换器基于由所述区域检测电路所检测的区域的检测结果，通过利用所述硬判决比特对从所述对数似然比LLR电路输出的主对数似然比进行转换，来计算最终的对数似然比，
并且其中所述对数似然比LLR转换器在计算所述最终的对数似然比时，将所述最终的对数似然比的值根据所述接收信号点的位置而变化的范围限定到包括所述比特的硬判决阈值的相邻信号点之间的区域。
2.根据权利要求1所述的对数似然比运算电路，其中所述电路设定比特和符号之间的对应关系使得比特差错率最小。
3.根据权利要求1所述的对数似然比运算电路，其中当所述电路被应用于使用正交幅度调制方法的通信系统中时并且当所述调制方法具有2的偶次幂个信号点时，所述电路将比特和符号之间的对应关系设定为处于格雷映射中。
4.根据权利要求1所述的对数似然比运算电路，其中当所述电路被应用于使用正交幅度调制方法的通信系统中时并且当所述调制方法具有2的奇次幂个信号点时，所述电路将比特和符号之间的对应关系设定为处于其中比特差错率最小的准格雷映射中。
5.根据权利要求3所述的对数似然比运算电路，其中所述电路执行用于通过使用接收信号点坐标信息的逻辑运算来计算对数似然比的所有的算术运算。
6.根据权利要求2所述的对数似然比运算电路，其中所述电路输出在2个信道中直接表示的或者以反相状态表示的所述接收信号点坐标信息中所包括的1个信道的软判决比特，作为所述最终的对数似然比变化的区域的对数似然比。
7.根据权利要求2所述的对数似然比运算电路，其中所述电路输出预定的最大值或者预定的最小值，作为所述最终的对数似然比不变的区域的对数似然比。
8.根据权利要求2所述的对数似然比运算电路，其中当存在不能仅基于在2个信道中表示的所述接收信号点坐标信息中所包括的1个信道的硬判决比特信息来执行区域判决的区域时，所述电路在未引起比特差错的区域中输出预定的最大值或者预定的最小值，并且在会引起比特差错率的区域中输出在2个信道中具有较低似然性的信道的软判决比特。
9.根据权利要求6所述的对数似然比运算电路，其中对所述对数似然比的选择使用基于在2个信道中表示的所述接收信号点坐标信息中所包括的1个信道的硬判决比特信息而执行的区域判决的结果。
10.根据权利要求8所述的对数似然比运算电路，其中当存在不能仅基于在2个信道中表示的所述接收信号点坐标信息中所包括的1个信道的硬判决比特信息来执行区域判决的区域时，对所述对数似然比的选择使用通过参考比所述硬判决比特低一级的比特的区域判决的结果。
11.根据权利要求6所述的对数似然比运算电路，其中作为所述最终的对数似然比变化的区域的所述对数似然比进一步从所述软判决比特被转换为另一个值。
12.一种包括对数似然比运算电路的发送装置，所述对数似然比运算电路用于计算被二维地表示的并且能够被分解为一维信号的接收信号的对数似然比，包括：
被输入了所述一维信号中的一个信号的第一运算单元，所述第一运算单元用于通过使用所述一维信号输入的信号点坐标的信息执行逻辑算术运算来计算对数似然比；以及
被输入了所述一维信号中的另一个信号的第二运算单元，所述第二运算单元用于通过使用所述另一个一维信号输入的信号点坐标的信息执行逻辑算术运算来计算对数似然比，
其中所述第一运算单元和所述第二运算单元中的每个包括区域检测电路、对数似然比LLR电路和对数似然比LLR转换器，
所述区域检测电路基于由所述接收信号点输入的坐标所指示的比特当中的硬判决比特，检测存在所述接收信号点的坐标的相平面上的区域；
所述对数似然比LLR电路基于由所述接收信号点输入的坐标所指示的比特当中的软判决比特，计算主对数似然比；并且
所述对数似然比LLR转换器基于由所述区域检测电路所检测的区域的检测结果，通过利用所述硬判决比特对从所述对数似然比LLR电路输出的主对数似然比进行转换，来计算最终的对数似然比，
并且其中所述对数似然比LLR转换器在计算所述最终的对数似然比时，将所述最终的对数似然比的值根据所述接收信号点的位置而变化的范围限定到包括所述比特的硬判决阈值的相邻信号点之间的区域。
13.一种对数似然比运算方法，用于计算被二维地表示的并且能够被分解为一维信号的接收信号的对数似然比，所述方法包括：
接收所述一维信号中的一个信号，并且通过使用所述一维信号输入的信号点坐标的信息执行逻辑算术运算来计算对数似然比；以及
接收所述一维信号中的另一个信号，并且通过使用所述另一个一维信号输入的信号点坐标的信息执行逻辑算术运算来计算对数似然比，
其中所述方法还包括：
基于由所述接收信号点输入的坐标所指示的比特当中的硬判决比特，检测存在所述接收信号点的坐标的相平面上的区域；
基于由所述接收信号点输入的坐标所指示的比特当中的软判决比特，计算主对数似然比；并且
基于所述区域的检测结果，通过利用所述硬判决比特对所述主对数似然比进行转换来计算最终的对数似然比，
并且其中所述方法还包括：在计算所述最终的对数似然比时，将所述最终的对数似然比的值根据所述接收信号点的位置而变化的范围限定到包括所述比特的硬判决阈值的相邻信号点之间的区域。
CN2007800012609A 2006-09-29 2007-09-28 对数似然比运算电路、发送装置和对数似然比运算方法 Expired - Fee Related CN101356790B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP266523/2006 2006-09-29
JP2006266523 2006-09-29
PCT/JP2007/068925 WO2008038749A1 (fr) 2006-09-29 2007-09-28 circuit de calcul du logarithme de rapport de vraisemblance, appareil émetteur, procédé et programme de calcul du logarithme de rapport de vraisemblance

Publications (2)

Publication Number Publication Date
CN101356790A CN101356790A (zh) 2009-01-28
CN101356790B true CN101356790B (zh) 2013-08-14

Family

ID=39230183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800012609A Expired - Fee Related CN101356790B (zh) 2006-09-29 2007-09-28 对数似然比运算电路、发送装置和对数似然比运算方法

Country Status (7)

Country Link
US (1) US8675771B2 (zh)
EP (1) EP1936904A4 (zh)
JP (1) JP4572982B2 (zh)
CN (1) CN101356790B (zh)
NO (1) NO338913B1 (zh)
RU (1) RU2434350C2 (zh)
WO (1) WO2008038749A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100169735A1 (en) * 2008-12-31 2010-07-01 Texas Instruments Incorporated Low density parity check code row update instruction
JP5293360B2 (ja) * 2009-04-10 2013-09-18 富士通株式会社 復調装置
JP5397469B2 (ja) * 2009-06-03 2014-01-22 日本電気株式会社 尤度値算出装置、尤度値算出方法および無線システム
CN101582699B (zh) * 2009-06-24 2013-02-27 重庆金美通信有限责任公司 用于两电平调制输入的Turbo和LDPC译码的软判决LLR计算方法
US20110150143A1 (en) * 2009-12-18 2011-06-23 Electronics And Telecommunications Research Institute Soft-decision demapping method for digital signal
JP5581930B2 (ja) * 2010-09-17 2014-09-03 富士通株式会社 受信装置および受信方法
RU2490770C1 (ru) * 2012-03-20 2013-08-20 Александр Абрамович Часовской Система автономного электрообеспечения
CN103973630B (zh) * 2013-01-24 2017-03-15 晨星软件研发(深圳)有限公司 适用于数字电视广播系统的信号处理方法以及接收器
WO2014174862A1 (ja) * 2013-04-23 2014-10-30 日本電気株式会社 復調装置、復調方法および記録媒体
CN105637826B (zh) * 2013-10-18 2019-02-12 三菱电机株式会社 似然度生成电路及似然度生成方法
CN106063216B (zh) * 2014-02-24 2018-06-19 三菱电机株式会社 软判定值生成装置以及软判定值生成方法
JP6753931B2 (ja) * 2016-06-21 2020-09-09 日本電信電話株式会社 光受信機、光伝送装置及び光受信機のための方法
JP6675645B2 (ja) * 2016-11-02 2020-04-01 日本電信電話株式会社 中継装置及び中継方法
WO2020183555A1 (ja) 2019-03-11 2020-09-17 三菱電機株式会社 光伝送装置および尤度生成回路
CN113055319B (zh) * 2019-12-27 2022-02-25 华为技术有限公司 一种信号均衡方法和装置
JP2022026454A (ja) 2020-07-31 2022-02-10 富士通株式会社 通信装置および通信システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1375953A (zh) * 2001-03-12 2002-10-23 摩托罗拉公司 为正交调幅信号计算位对数似然比的方法和设备
CN1526215A (zh) * 2001-07-12 2004-09-01 �ʼҷ����ֵ������޹�˾ 有效计算对数似然比的方法与设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977972B1 (en) * 2000-07-12 2005-12-20 Sharp Laboratories Of America, Inc. Method of hybrid soft/hard decision demodulation of signals with multilevel modulation
US7095812B2 (en) * 2002-06-24 2006-08-22 Agere Systems Inc. Reduced complexity receiver for space-time- bit-interleaved coded modulation
JP2004104188A (ja) 2002-09-04 2004-04-02 Matsushita Electric Ind Co Ltd 軟判定復号装置及び軟判定復号方法
US6966024B2 (en) * 2002-12-31 2005-11-15 Motorola, Inc. Method and device for adaptive quantization of soft bits
CA2465332C (en) * 2003-05-05 2012-12-04 Ron Kerr Soft input decoding for linear codes
US7318035B2 (en) * 2003-05-08 2008-01-08 Dolby Laboratories Licensing Corporation Audio coding systems and methods using spectral component coupling and spectral component regeneration
US7349496B2 (en) * 2003-06-27 2008-03-25 Nortel Networks Limited Fast space-time decoding using soft demapping with table look-up
AU2004212605A1 (en) * 2003-09-26 2005-04-14 Nec Australia Pty Ltd Computation of soft bits for a turbo decoder in a communication receiver
ATE400089T1 (de) * 2003-12-22 2008-07-15 Koninkl Philips Electronics Nv Siso-decoder mit subblockverarbeitung und auf subblock basierendem stoppkriterium
US7813453B2 (en) * 2004-01-21 2010-10-12 Qualcomm Incorporated Data detection for a hierarchical coded data transmission
JP4296949B2 (ja) * 2004-02-03 2009-07-15 ソニー株式会社 復号装置及び方法、並びに情報処理装置及び方法
JP4536539B2 (ja) 2004-06-28 2010-09-01 株式会社エヌ・ティ・ティ・ドコモ ビット列候補削減型受信機および受信処理方法
WO2006070438A1 (ja) * 2004-12-27 2006-07-06 Mitsubishi Denki Kabushiki Kaisha 受信装置
US7526037B2 (en) * 2004-12-31 2009-04-28 Broadcom Corporation Reduced complexity detector for multiple-antenna systems
JP4680644B2 (ja) 2005-03-22 2011-05-11 国立大学法人佐賀大学 ジメチルエーテルと二酸化炭素との混合物冷媒を利用した寒冷地対応ヒートポンプに多段エジェクタを組み込んだサイクルシステム
US7250747B1 (en) * 2005-12-12 2007-07-31 Xytrans, Inc. Radiometer measurement linearization system and method
US20080119716A1 (en) * 2006-05-17 2008-05-22 Olga Boric-Lubecke Determining presence and/or physiological motion of one or more subjects with quadrature doppler radar receiver systems

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1375953A (zh) * 2001-03-12 2002-10-23 摩托罗拉公司 为正交调幅信号计算位对数似然比的方法和设备
CN1526215A (zh) * 2001-07-12 2004-09-01 �ʼҷ����ֵ������޹�˾ 有效计算对数似然比的方法与设备

Also Published As

Publication number Publication date
US20100150268A1 (en) 2010-06-17
WO2008038749A1 (fr) 2008-04-03
NO338913B1 (no) 2016-10-31
NO20081745L (no) 2009-03-17
JPWO2008038749A1 (ja) 2010-01-28
JP4572982B2 (ja) 2010-11-04
CN101356790A (zh) 2009-01-28
US8675771B2 (en) 2014-03-18
RU2008117109A (ru) 2009-11-10
EP1936904A1 (en) 2008-06-25
EP1936904A4 (en) 2015-10-21
RU2434350C2 (ru) 2011-11-20

Similar Documents

Publication Publication Date Title
CN101356790B (zh) 对数似然比运算电路、发送装置和对数似然比运算方法
US10164735B2 (en) Adaptive modulation and coding method, apparatus, and system
US9735990B2 (en) Soft decision value generating apparatus and method of generating soft decision value
CN104995844A (zh) 具有对于ldpc码可靠性输入的比特翻转解码
KR950035229A (ko) 디지탈 신호를 부호화하는 장치 및 방법
US9246724B2 (en) Method and apparatus for performing soft demapping in rotated quadrature amplitude modulation (QAM) based communication system
KR102083594B1 (ko) 회전 직교 진폭 변조 기반의 통신 시스템에서 소프트 디매핑 방법 및 장치
KR102021314B1 (ko) 비정방 직교진폭변조 방식의 연판정 복조 장치 및 방법
US9385757B1 (en) Systems and methods for using a non-binary soft output viterbi algorithm
US20090213953A1 (en) Bit Log Likelihood Ratio (LLR) Computation of a 32-QAM System
US20150155973A1 (en) Efficient Demapping of Constellations
CN103444113A (zh) 发射分开的信令数据的信令数据发射
CN1822509B (zh) 低密度奇偶校验解码器及其解码方法
JP3712371B2 (ja) 復調復号装置、受信装置および復調復号方法
JP2005318052A (ja) ブランチメトリック演算方法
JP2011082759A (ja) 誤り訂正符号の復号方法およびその装置
JP2017163485A (ja) 光受信装置および光受信装置における光シンボルラベル識別法
JP4452716B2 (ja) 直交振幅変調の軟判定を用いた復調方法及び復調装置
Fu et al. On the undetected error probability for binary codes
Duchrau et al. Modified Cross Parity Codes for Adjacent Double Error Correction
JP6633252B2 (ja) 尤度生成装置
JP2003283341A (ja) 線形ブロック符号に従って符号化されたデータを訂正するための装置
JP2024027368A (ja) 受信装置、領域分割装置およびプログラム
IL190492A (en) Method and device for determining an item of reliability information concerning a received bit by using cartesian metrics
JP3830328B2 (ja) ビタビ復号回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130814

Termination date: 20170928