JP4536100B2

JP4536100B2 - 発振器

Info

Publication number: JP4536100B2
Application number: JP2007269542A
Authority: JP
Inventors: 敏正沼田; プエルアレハンドロ; ドゲパトリッシオ; キサイコウ
Original assignee: Fujitsu Media Devices Ltd
Current assignee: Fujitsu Media Devices Ltd
Priority date: 2007-01-29
Filing date: 2007-10-16
Publication date: 2010-09-01
Anticipated expiration: 2027-10-16
Also published as: US20080180184A1; KR100938083B1; CN101237219A; JP2008187703A; US7696833B2; CN101237219B; KR20080071062A

Description

本発明は発振器に関し、特に発振部が絶縁層を有する実装部に実装された発振器に関する。

発振器、特に電圧制御発振器は、例えば、携帯電話端末、ＰＨＳ（Ｐｅｒｓｏｎａｌｈａｎｄｙｐｈｏｎｅｓｙｓｔｅｍ）端末、無線ＬＡＮ（Ｌｏｃａｌａｒｅａｎｅｔｗａｒｋ）、トランシーバ等の移動体通信端末等に用いられている。

図１は従来例に係る発振器の回路図である。発振器は発振部１１を含み、発振部１１は共振回路２０、発振回路３０およびバッファ回路４０を含んでいる。発振回路３０を構成するトランジスタＱ１とバッファ回路４０を構成するトランジスタＱ２とはグランドと電源端子Ｔｂとの間に縦続接続されている。

共振回路２０は、可変容量ダイオードＤ１と、キャパシタＣ２、Ｃ３およびストリップライン等の線路Ｓ５からなる。制御端子Ｔａに印加される制御電圧Ｖａは線路Ｓ４およびキャパシタＣ１により高周波成分が除去され、可変容量ダイオードＤ１に印加される。可変容量ダイオードＤ１の静電容量は制御電圧Ｖａにより変化し共振回路２０の共振周波数が変化する。

発振回路３０はバイポーラトランジスタＱ１およびキャパシタＣ５、Ｃ６からなるコルピッツ発振回路の一種であるクラップ発振回路を構成している。トランジスタＱ１のベースは結合キャパシタＣ４を介し共振回路２０に接続されている。

バッファ回路４０はバイポーラトランジスタＱ２を有している。バイポーラトランジスタＱ２のエミッタは発振回路３０のトランジスタＱ１のコレクタに接続され、トランジスタＱ２のベースは結合キャパシタＣ８を介しトランジスタＱ１のエミッタに接続されている。

線路Ｓ２は電源ＶｂからトランジスタＱ２のコレクタに電源供給する際、交流成分を除去するチョーク用インダクタとして機能する。抵抗Ｒ１からＲ４はトランジスタＱ１、Ｑ２に供給されるバイアスを設定するための抵抗である。キャパシタＣ７、Ｃ１０およびＣ１１は高周波成分をグランドに短絡するためのキャパシタである。
特開２００５−１６００７６号公報特開２００５−１６００７７号公報

図１の従来例のように、バッファ回路４０を有する発振器は、トランジスタＱ２等を用いるため、部品点数が多く実装面積が大きくなる。また、コストが高くなってしまう。しかしながら、バッファ回路４０を用いない発振器においては、発振が安定せず負荷変動、高調波レベルおよびＣ／Ｎ比（Ｃａｒｒｉｅｒｔｏｎｏｉｓｅｒａｔｉｏ）が悪いという課題がある。

本発明は、上記課題に鑑み、小型で低コストであり、かつ負荷変動、高調波レベルおよびＣ／Ｎ比を改善することが可能な発振器を提供することを目的としている。

本発明の１つの態様によれば、第１発振周波数の第１発振信号を第１中間ノードを介し出力端子に出力する第１発振部と、絶縁層を有し、前記第１発振部を実装する実装部と、前記絶縁層に設けられ、一端が前記第１中間ノードに他端がグランドに接続されたストリップ線である第１線路と、前記絶縁層に設けられ、一端が前記第１中間ノードに他端が電源端子に接続されたストリップ線である第２線路と、前記絶縁層に設けられ、一端が前記第１中間ノードに他端が前記出力端子に接続されたストリップ線である第３線路と、を具備する発振器が提供される。本態様によれば、発振器を設計する段階でインダクタンスを第１線路から第３線路により微調整することができる。よって、負荷変動や高調波レベルを改善した発振器を設計することができる。また、第１線路から第２線路は高周波特性のＱが高いため、高周波において安定した発振器が実現できる。さらに、部品数を削減し小型化、低コスト化が可能となる。

図面を参照に、本発明の実施例について説明する。

図２は実施例１に係る発振器の回路図である。図２を参照に、実施例1に係る発振器の発振部１０は共振回路２０と発振回路３０とを含んでいる。実施例１に係る発振器は、図１の従来例と異なりバッファ回路を有していない。

共振回路２０は、可変容量ダイオードＤ１１と、キャパシタＣ２１、Ｃ３１および線路Ｓ５１からなる。可変容量ダイオードＤ１１は制御端子Ｔａに接続された線路Ｓ４１の一端とグランドとの間に接続され、可変容量ダイオードＤ１１のカソードにはキャパシタＣ２１の一端が接続される。キャパシタＣ２１の他端とグランドとの間にはキャパシタＣ３１と線路Ｓ５１とが並列に接続される。制御端子Ｔａに印加される制御電圧Ｖａが変化すると可変容量ダイオードＤ１１の静電容量が変化し共振回路２０の共振周波数が変化する。制御電圧Ｖａは線路Ｓ４１およびキャパシタＣ１１により高周波成分が除去され可変容量ダイオードＤ１１のカソードに印加される。以上により、共振回路２０は、制御電圧Ｖａにより周波数が第１発振周波数に制御された共振信号を生成する。

発振回路３０はバイポーラトランジスタＱ１１およびキャパシタＣ５１、Ｃ６１からなるコルピッツ発振回路の一種であるクラップ発振回路を構成している。トランジスタＱ１１のベースは結合キャパシタＣ４１を介し共振回路２０に接続されている。トランジスタＱ１１のベースとグランドとの間にキャパシタＣ５１とＣ６１とが直列接続されている。キャパシタＣ５１とＣ６１との間のノードはトランジスタＱ１１のエミッタに接続されている。以上により、発振回路３０は、共振回路２０の共振信号の周波数である第１発振周波数を有する第１発振信号を生成する。

発振回路３０のトランジスタＱ１１のコレクタは第１中間ノードＮ１に接続されている。第１中間ノードＮ１とグランドとの間には第１線路Ｓ１１とキャパシタＣ７１（第１キャパシタ）とが直列に接続されている。第１線路Ｓ１１とキャパシタＣ７１とは発振回路３０のコレクタから出力された発振信号のうち高周波成分を接地する。これにより、発振回路３０から出力される第１発振周波数の第１発振信号がグランドに漏洩することを抑制することができる。

第１中間ノードＮ１と電源端子Ｔｂとの間には第２線路Ｓ２１が接続されている。第２線路Ｓ２１は電源Ｖｂのチョーク用インダクタとして機能し、電源Ｖｂの直流成分がトランジスタＱ１１のコレクタに印加される。これにより、第１発振周波数の第１発振信号が電源に漏洩することを抑制することができる。

第１中間ノードＮ１と出力端子Ｔｏｕｔとの間には第３線路Ｓ３１、インダクタＬ１１およびキャパシタＣ８１（第２キャパシタ）が直列に接続される。インダクタＬ１１とキャパシタＣ８１との間の第２中間ノードＮ２とグランドとの間にキャパシタＣ９１が接続されている。第３線路Ｓ３１およびインダクタＬ１１並びにキャパシタＣ８１は第１発振信号のうち低周波成分を除去する。キャパシタＣ９１は第１発振信号のうち高周波成分を除去する。これにより、第１発振周波数の第１発振信号が出力端子Ｔｏｕｔから出力される。また、出力端子Ｔｏｕｔから不要な周波数成分が発振回路３０に入力することを抑制することができる。

抵抗Ｒ１１からＲ３１はトランジスタＱ１１のコレクタ、ベース、エミッタに所望の電圧を印加するために機能する。

図３は、実施例１に係る発振器の断面模式図である。実施例１に係る発振器は、セラミック等の絶縁層６１から６３からなる積層６０、チップ部品５６、積層６０およびチップ部品５６を覆うカバー部６５を含んでいる。カバー部６５は積層６０に設けられたスルーホールに挿入され半田付けされている。チップ部品５６としては、キャパシタＣ７１、トランジスタＱ１１、インダクタＬ１１等がある。

チップ部品５６は配線基板７０上に半田６８を用い実装されている。配線基板７０にはＡｕ（金）やＣｕ（銅）等の金属からなる配線７２が形成されている。各絶縁層６１から６３には、絶縁層６１から６３を貫通するビアにＡｕやＣｕ等の金属が埋め込まれた接続部５１から５５、および、ＡｕやＣｕ等の金属で形成された線路パターンである線路Ｓ１１からＳ３１が形成されている。

第１線路Ｓ１１は一端が接続部５３を介しキャパシタＣ７１に接続されている。第１線路Ｓ１１の他端は接続部５１を介しトランジシタＱ１１のコレクタ端子５０に接続されている。第２線路Ｓ２１は一端が接続部５５を介し電源端子Ｔｂである絶縁層６３に形成されたフットパッドに接続されている。第２線路Ｓ２１の他端は接続部５２および５１を介しトランジシタＱ１１のコレクタ端子５０に接続されている。第３線路Ｓ３１は一端が接続部５４を介しインダクタＬ１１の一端に接続されている。インダクタＬ１１の他端はキャパシタＣ８１（不図示）および接続部（不図示）を介し出力端子Ｔｏｕｔ（不図示）に接続されている。第３線路Ｓ３１の他端は接続部５１を介しトランジシタＱ１１のコレクタ端子５０に接続されている。接続部５１、５２が図２の第１中間ノードＮ１に相当する。

以上のように、実施例１に係る発振器は、第１発振周波数の第１発振信号を第１中間ノードＮ１を介し出力端子Ｔｏｕｔに出力する発振部１０を有している。また、絶縁層６１から６３を有し、発振部１０を実装する積層６０（実装部）を有している。そして、第１中間ノードＮ１とグランドとの間に結合された第１線路Ｓ１１が絶縁層６１に設けられており、第１中間ノードＮ１と電源端子Ｔｂとの間に結合された第２線路Ｓ２１が絶縁層６２に設けられており、第１中間ノードＮ１と出力端子Ｔｏｕｔとの間に結合された第３線路Ｓ３１が絶縁層６１に設けられている。

第１線路Ｓ１１および第２線路Ｓ２１が設けられていることにより、発振部１０から出力される第１発振信号がグランドや電源に漏洩することを抑制することができる。これにより、Ｃ／Ｎ比が悪化することを抑制することができる。第３線路Ｓ３１とインダクタＬ１１とが設けられていることにより、出力端子Ｔｏｕｔから入力される第１発振周波数より高周波な信号が発振部１０に達するのを防ぐことができる。

バッファ回路を有しない発振器において、発振が安定しない、つまり負荷変動や高調波レベルが安定しない１つの要因について説明する。バッファ回路を有さず、負荷変動や高調波レベルが小さい発振器を設計する際は、線路Ｓ１１からＳ３１に相当するインダクタンスをシミュレーションする。しかしながら、シミュレーション結果と実際の結果とは乖離することが多い。このため、バッファ回路を有さない発振器においては負荷変動や高調波レベルが安定しない。

実施例１によれば、線路Ｓ１１からＳ３１を絶縁層６１，６２に設けられた線路パターンで形成する。これにより、発振器を設計する段階でインダクタンスを線路Ｓ１１からＳ３１により微調整することができる。よって、負荷変動や高調波レベルを改善した発振器を設計することができる。また、線路Ｓ１１からＳ３１は高周波特性のＱが高いため、高周波において安定した発振器が実現できる。さらに、バッファ回路を有していないため、部品数を削減し小型化、低コスト化が可能となる。

図４は実施例１の変形例１に係る断面模式図である。実施例１の図３に対し、絶縁層６２と絶縁層６３との間に絶縁層６２ａが設けられている。第３線路Ｓ３１は絶縁層６２ａに設けられている。その他の構成は実施例１と同じであり説明を省略する。

実施例１の変形例１のように、線路Ｓ１１からＳ３１は、それぞれ異なる絶縁層に設けられていることが好ましい。これにより、線路Ｓ１１からＳ３１間の結合が小さくなる。よって、シミュレーション結果と実際の結果との乖離が縮小する。よって、線路Ｓ１１からＳ３１により微調整が容易となり負荷変動や高調波レベルをより改善した発振器を設定することができる。

また、絶縁層の数を減らすため、線路Ｓ１１からＳ３１は、同一の絶縁層に設けられていてもよい。

図５は実施例１の変形例２に係る発振器の回路図である。実施例１の図２に対し、電源端子Ｔｂとグランドとの間に、高周波除去用のキャパシタＣ１０１が接続されている。その他の構成は実施例１と同じであり説明を省略する。

図６は比較例に係る発振器の回路図である。比較例に係る発振器は２バンド発振器であり、第１発振信号を出力する第１発振部１０ａと、第１発振信号とは異なる周波数の第２発振信号を出力する第２発振部１０ｂと、を有している。第１発振部１０ａおよび第２発振部１０ｂは、線路Ｓ５１とグランドとの間に線路Ｓ６１が接続されていること、キャパシタＣ１１は共通であること以外は、実施例１の発振部１０と同じ回路であり説明を省略する。

第１発振部１０ａのトランジスタＱ１１および第２発振部１０ｂのトランジスタＱ１２のベースはそれぞれ抵抗Ｒ３１およびＲ３２を介しそれぞれトランジスタＱ２１およびＱ２２のコレクタに接続されている。トランジスタＱ２１およびＱ２２のエミッタは電源端子Ｔｂに接続されるとともに、それぞれ抵抗Ｒ５１およびＲ５２を介しベースに接続されている。トランジスタＱ２１およびＱ２２のベースはそれぞれ抵抗Ｒ４１およびＲ４２を介しそれぞれスイッチ端子Ｔｓｗ１およびＴｓｗ２に接続されている。スイッチ端子Ｔｓｗ１およびＴｓｗ２に入力されるスイッチ信号Ｖｓｗ１およびＶｓｗ２に応じ、それぞれ第１発振部１０ａおよび第２発振部１０ｂに電源Ｖｂが供給される。

第１発振部１０ａのトランジスタＱ１１および第２発振部１０ｂのトランジスタＱ１２のコレクタは共通のノードＮ０に接続される。ノードＮ０と電源端子Ｔｂとの間に線路Ｓ７が、ノードＮ０と出力端子Ｔｏｕｔとの間にキャパシタＣ８１が、ノードＮ０とグランドとの間にキャパシタＣ９１が接続されている。

比較例においては、スイッチ信号Ｖｓｗ１およびＶｓｗ２により選択された発振部１０ａおよび１０ｂの発振信号が出力端子Ｔｏｕｔから出力する。

図７は実施例２に係る発振器の回路図である。実施例２に係る発振器は比較例に係る発振器と同様に、第１発振部１０ａと第２発振部１０ｂとを有している。比較例と同じように、第１発振部１０ａおよび第２発振部１０ｂのトランジスタＱ１１およびＱ１２のベースと電源端子Ｔｂとの間に、それぞれトランジスタＱ２１およびＱ２２が接続されている。第１発振部１０ａのトランジスタＱ１１のコレクタが接続される第１中間ノードＮ１には、実施例１と同じように線路Ｓ１１からＳ３１が接続されている。第２発振部１０ｂのトランジスタＱ１２のコレクタは第３中間ノードＮ３に接続されている。第３中間ノードＮ３はインダクタＬ１２および線路Ｓ３２を介し第２中間ノードＮ２と接続されている。第３中間ノードＮ３とグランドとの間には、線路Ｓ１２およびキャパシタＣ７２とが直列に接続されている。

スイッチ用トランジスタＱ２１およびＱ２２は比較例の図６と同じ構成である。電源端子Ｔｂの電源電圧Ｖｂを２．８Ｖとし、スイッチ信号Ｖｓｗ１およびＶｓｗ２がともに２．８Ｖ（ハイレベル）の場合、トランジスタＱ２１およびＱ２２はオフする。このため、第１発振部１０ａおよび第２発振部１０ｂのトランジスタＱ１１およびＱ１２のベースには電源電圧が供給されない。よって、発振器はスタンバイ状態となり発振停止状態となる。

スイッチ信号Ｖｓｗ１が０Ｖ（ローレベル）、Ｖｓｗ２が２．８Ｖ（ハイレベル）の場合、トランジスタＱ２１はオンし、トランジスタＱ２２はオフする。よって、第１発振部１０ａに電源電圧が供給され、第１発振部１０ａの第１発振信号が出力端子Ｔｏｕｔから出力する。

スイッチ信号Ｖｓｗ１が２．８Ｖ（ハイレベル）、Ｖｓｗ２が０Ｖ（ローレベル）の場合、第２発振部１０ｂの第２発振信号が出力端子Ｔｏｕｔから出力する。このように、スイッチ信号Ｖｓｗ１およびＶｓｗ２により、発振信号を出力する発振部を選択することができる。

実施例２においては、第１発振部１０ａに加え、第２発振周波数の第２発振信号を第２中間ノードＮ２を介し出力端子Ｔｏｕｔに出力する第２発振部１０ｂを有している。第２発振部１０ｂは、第２中間ノードＮ２にインダクタＬ１２および線路Ｓ３２（第２インダクタンス素子）を介し接続している。つまり、第１発振部１０ａは第１発振信号を第１インダクタンス素子（線路Ｓ３１およびインダクタＬ１１）を介し出力端子Ｔｏｕｔに出力し、第１中間ノードＮ１から電圧が供給される。一方、第２発振部１０ｂは、第２発振信号を第２インダクタンス素子（線路Ｓ３２およびインダクタＬ１２）を介し出力端子Ｔｏｕｔに出力し、第１インダクタンス素子および第２インダクタンス素子を介し電圧が供給される。

このように、第１発振部１０ａと電源端子Ｔｂとの間には第２線路Ｓ２１がチョーク用インダクタンス素子として接続されている。一方、第２発振部１０ｂは電源端子Ｔｂとの間に、第２線路Ｓ２１に加え第１インダクタンス素子および第２インダクタンス素子が接続されている。これにより、第２発振部１０ｂの電源端子との間のチョーク用インダクタンスを第１発振部１０ａに比べ大きくすることができる。

発振周波数の低い発振部には大きなチョーク用インダクタンスが求められる。よって、第２発振部１０ｂの第２発振周波数が第１発振部１０ａの第１発振周波数より低い場合、第２発振部１０ｂに接続されるチョーク用インダクタンスは第１発振部１０ａに接続されるチョーク用インダクタンスより大きいことが求められる。実施例２では、第２線路Ｓ２１を第１発振部１０ａおよび第２発振部１０ｂが電源端子Ｔｂに接続する共通のチョーク用インダクタンスとして用いることにより、部品点数を削減し、発振器の小型化が可能となる。

また、第２インダクタンス素子は、第２発振部１０ｂと電源端子Ｔｂとの間のチョーク用インダクタンスの一部と、第２発振部１０ｂと出力端子Ｔｏｕｔとの間の高周波除去用インダクタンスとを兼ねている。これにより、部品点数を削減し、発振器の小型化が可能となる。

図８は実施例２の変形例１に係る発振器の回路図である。実施例２の図７に対し、第１発振部１０ａにおいて、抵抗Ｒ１１、Ｒ１２が線路Ｓ６１を介し接地されている。第２発振部１０ｂも同様である。他の構成は実施例１と同じである。

図９は実施例２の変形例２に係る発振器の回路図である。実施例２の変形例１の図８に対し、第２中間ノードＮ２とキャパシタＣ８１との間にノイズ削減用の抵抗Ｒ４１が設けられている。他の構成は実施例２の変形例１と同じである。

図１０は実施例３に係る発振器の回路図である。実施例３に係る発振器は、実施例２の第１発振部１０ａおよび第２発振部１０ｂに加え、第３発振周波数の第３発振信号を出力する第３発振部１０ｃを有している。第２中間ノードＮ２と第２発振部１０ｂとの間に第３中間ノードＮ３が設けられている。第３発振部１０ｃは、第３中間ノードＮ３に第３インダクタンス素子（インダクタＬ１３）を介し接続しており、第３中間ノードＮ３を介し出力端子Ｔｏｕｔに出力する。つまり、第３発振部１０ｃは、第３発振信号を第３インダクタンス素子（インダクタＬ１３）および第２インダクタンス素子（インダクタＬ１２）を介し出力端子Ｔｏｕｔに出力し、第１インダクタンス素子（線路Ｓ３１およびインダクタＬ１１）、第２インダクタンス素子および第３インダクタンス素子を介し電圧が供給される。

このように、実施例３においては、第２線路Ｓ２１、第１インダクタンス素子および第２インダクタンス素子を第２発振部１０ｂと第３発振部１０ｃとの共通のチョーク用インダクタンスとしている。よって、第３発振部１０ｃのチョーク用インダクタンスの部品を削減することができる。

第３発振部１０ｃの第３発振周波数が第２発振部１０ｂの第２発振周波数より低い場合、第３発振部１０ｃに接続されるチョーク用インダクタンスは第２発振部１０ｂに接続されるチョーク用インダクタンスより大きいことが求められる。実施例３では、第３発振部１０ｃに第２発振部１０ｂに加え第３インダクタンス素子を付加しているため、第３発振部１０ｃのチョーク用インダクタンスを第２発振部１０ｂに比べ大きくすることができる。

さらに、第２インダクタンス素子は第２発振部１０ｂと出力端子Ｔｏｕｔとの間の高周波遮断用のインダクタンス素子を兼ねている。第２インダクタンス素子および第３インダクタンス素子は第３発振部１０ｃと出力端子Ｔｏｕｔとの間の高周波遮断用のインダクタンス素子を兼ねている。これにより、部品個数を削減しコストを削減することができる。

実施例２、３において、第１インダクタンス素子、第２インダクタンス素子、第３インダクタンス素子は、線路パターンやインダクタとすることができる。設計段階で微調整を行うためには、実施例１のように、実装部の絶縁層に設けられた線路パターンを少なくとも含むことが好ましい。

本発明のいくつかの実施例について説明したが、本実施例は、本発明の原理と精神から逸脱しない限り当業者が変更することもできる。本実施例は特許請求の範囲とその均等の範囲を確定するものではない。

図１は従来の発振器の回路図である。図２は実施例１に係る発振器の回路図である。図３は実施例１に係る発振器の断面模式図である。図４は実施例１の変形例１に係る発振器の断面模式図である。図５は実施例１の変形例２に係る発振器の回路図である。図６は比較例に係る発振器に係る回路図である。図７は実施例２に係る発振器の回路図である。図８は実施例２の変形例１に係る発振器の回路図である。図９は実施例２の変形例２に係る発振器の回路図である。図１０は実施例３に係る発振器の回路図である。

Claims

第１発振周波数の第１発振信号を第１中間ノードを介し出力端子に出力する第１発振部と、
絶縁層を有し、前記第１発振部を実装する実装部と、
前記絶縁層に設けられ、一端が前記第１中間ノードに他端がグランドに接続されたストリップ線である第１線路と、
前記絶縁層に設けられ、一端が前記第１中間ノードに他端が電源端子に接続されたストリップ線である第２線路と、
前記絶縁層に設けられ、一端が前記第１中間ノードに他端が前記出力端子に接続されたストリップ線である第３線路と、を具備する発振器。
前記絶縁層は積層された複数の絶縁層であり、
前記第１線路、前記第２線路および前記第３線路は、それぞれ異なる絶縁層に設けられている請求項１記載の発振器。
前記第１線路と前記グランドとの間に接続された第１キャパシタを具備し、
前記第１線路の他端は前記第１キャパシタを介し前記グランドに接続されている請求項１記載の発振器。
前記第３線路と前記出力端子との間に接続された第２キャパシタを具備し、
前記第３線路の他端は前記第２キャパシタを介し前記出力端子に接続されている請求項１記載の発振器。
前記第３線路と前記出力端子との間に接続されたインダクタを具備し、
前記第３線路の他端は前記インダクタを介し前記出力端子に接続されている請求項１記載の発振器。
前記第１発振部は、
制御電圧により周波数が制御された共振信号を生成する共振回路と、
前記共振信号の周波数で前記第１発振信号を生成する発振回路と、を有する請求項１記載の発振器。
前記第１発振部はバッファ回路を有していない請求項１記載の発振器。
前記第３線路の他端と前記出力端子との間に設けられた第２中間ノードを介し、前記出力端子に第２発振周波数の第２発振信号を出力する第２発振部と、
一端が前記第中間２ノードに他端が前記第２発振部に接続された第２インダクタンス素子と、を具備する請求項１記載の発振器。
前記第２発振周波数は前記第１発振周波数より低い請求項８記載の発振器。
前記第２インダクタンス素子の他端と前記第２発振部との間に設けられた第３中間ノードを介し、前記出力端子に第３発振周波数の第３発振信号を出力する第３発振部と、
一端が前記第３中間ノードに他端が前記第３発振部に接続された第３インダクタ素子と、を具備する請求項８記載の発振器。
前記第３発振周波数は前記第２発振周波数より低い請求項１０記載の発振器。
前記第３線路の他端と前記出力端子との間に接続された第２キャパシタと、
前記第３線路の他端と前記第２キャパシタとの間のノードと、前記グランドと、の間に接続された第３キャパシタと、
を具備し、
前記第３線路の他端は前記第２キャパシタを介し前記出力端子に接続され、
前記ノードは前記第３キャパシタを介し前記グランドに接続されている請求項３記載の発振器。