KR100938083B1 - 발진기 - Google Patents

발진기 Download PDF

Info

Publication number
KR100938083B1
KR100938083B1 KR1020070119080A KR20070119080A KR100938083B1 KR 100938083 B1 KR100938083 B1 KR 100938083B1 KR 1020070119080 A KR1020070119080 A KR 1020070119080A KR 20070119080 A KR20070119080 A KR 20070119080A KR 100938083 B1 KR100938083 B1 KR 100938083B1
Authority
KR
South Korea
Prior art keywords
oscillation
oscillator
line
inductance element
intermediate node
Prior art date
Application number
KR1020070119080A
Other languages
English (en)
Other versions
KR20080071062A (ko
Inventor
토시마사 누마타
알레한드로 푸엘
패트리치오 다우그
징후이 카이
Original Assignee
후지쓰 메디아 데바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 메디아 데바이스 가부시키가이샤 filed Critical 후지쓰 메디아 데바이스 가부시키가이샤
Publication of KR20080071062A publication Critical patent/KR20080071062A/ko
Application granted granted Critical
Publication of KR100938083B1 publication Critical patent/KR100938083B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
    • H03B5/1841—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator
    • H03B5/1847—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator the active element in the amplifier being a semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/0002—Types of oscillators
    • H03B2200/0008—Colpitts oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/0014—Structural aspects of oscillators
    • H03B2200/0022—Structural aspects of oscillators characterised by the substrate, e.g. material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/0208—Varying the frequency of the oscillations by electronic means the means being an element with a variable capacitance, e.g. capacitance diode

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

본 발명은, 제1발진 주파수의 제1발진 신호를 제1중간 노드(N1)를 통해 출력 단자(Tout)로 출력하는 제1발진부(10)와, 절연층을 가지고 제1발진부를 실장하는 실장부와, 절연층에 설치되고 제1중간 노드(N1)와 접지의 사이에 결합된 제1선로(S11)와, 절연층에 설치되고 제1중간 노드(N1)와 전원 단자(Tb)의 사이에 결합된 제2선로(S21)와, 절연층에 설치되고 제1중간 노드(N1)와 출력 단자(Tout)의 사이에 결합된 제3선로(S31)를 구비하는 발진기이다.
Figure R1020070119080
노드, 발진부, 절연층, 출력, 선로, 발진기

Description

발진기{OSCILLATOR}
본 발명은 발진기에 관한 것으로 특히 발진부가 절연층을 가지는 실장부에 실장된 발진기에 관한 것이다.
발진기, 특히 전압 제어 발진기는, 예를 들면, 휴대전화 단말, PHS(Personal Handyphone　System) 단말, 무선 LAN(Local　Area　Netwark), 트랜시버(transciever) 등의 이동 통신 단말 등에 이용되고 있다.
도 1은 종래예와 관련되는 발진기의 회로도이다. 발진기는 발진부(11)를 포함하고, 발진부(11)는 공진 회로(20), 발진 회로(30) 및 버퍼(buffer) 회로(40)를 포함하고 있다. 발진 회로(30)를 구성하는 트랜지스터(Q1)와 버퍼 회로(40)를 구성하는 트랜지스터(Q2)는 접지와 전원 단자(Tb)의 사이에 종속 접속되어 있다.
공진 회로(20)는 가변 용량 다이오드(D1)와 캐패시터(C2, C3) 및 스트립 라인 등의 선로(S5)로 이루어진다. 제어 단자(Ta)에 인가되는 제어 전압(Va)은 선로(S4) 및 캐패시터(C1)에 의해 고주파 성분이 제거되고, 가변 용량 다이오드(D1)에 인가된다. 가변 용량 다이오드(D1)의 정전 용량은 제어 전압(Va)에 의해 변화하고 공진 회로(20)의 공진 주파수가 변화한다.
발진 회로(30)는 바이폴러(bipolar) 트랜지스터(Q1) 및 캐패시터(capacitor)(C5, C6)로 이루어지는 콜핏츠(Colpitts) 발진 회로의 일종인 클랩(Clap) 발진 회로를 구성하고 있다. 트랜지스터(Q1)의 베이스(base)는 결합 캐패시터(C4)를 통해 공진 회로(20)에 접속되어 있다.
버퍼 회로(40)는 바이폴러 트랜지스터(Q2)를 가지고 있다. 바이폴러 트랜지스터(Q2)의 이미터(emitter)는 발진 회로(30)의 트랜지스터(Q1)의 컬렉터(collector)에 접속되고, 트랜지스터(Q2)의 베이스(base)는 결합 캐패시터(C8)를 통해 트랜지스터(Q1)의 이미터에 접속되어 있다.
선로(S2)는 전원(Vb)으로부터 트랜지스터(Q2)의 컬렉터에 전원 공급할 때, 교류 성분을 제거하는 초크용 인덕터(choke inductor)로서 기능한다. 저항(R1~R4)은 트랜지스터(Q1, Q2)에 공급되는 바이어스(bias)를 설정하기 위한 저항이다. 캐패시터(C7, C10 및 C11)는 고주파 성분을 접지에 단락하기 위한 캐패시터(capacitor)이다.
<특허 문헌 1> 일본국 특허공개 2005-160076호 공보
<특허 문헌 2> 일본국 특허공개 2005-160077호 공보
도 1의 종래예와 같이 버퍼 회로(40)를 가지는 발진기는 트랜지스터(Q2) 등을 이용하기 때문에 부품 점수가 많아 실장 면적이 커진다. 또, 비용이 높아져 버린다. 그렇지만, 버퍼 회로(40)를 이용하지 않는 발진기에 있어서는 발진이 안정되지 않고 부하 변동, 고조파 레벨 및 C/N비(Carrier　to　Noise　ratio)가 나쁘다고 하는 과제가 있다.
본 발명은 상기 과제를 감안하여 이루어진 것으로 소형으로 저비용이고, 한편 부하 변동, 고조파 레벨 및 C/N비를 개선하는 것이 가능한 발진기를 제공하는 것을 목적으로 하고 있다.
본 발명의 하나의 태양에 의하면, 제1발진 주파수의 제1발진 신호를 제1중간 노드를 통해 출력 단자로 출력하는 제1발진부와, 절연층을 가지고 상기 제1발진부를 실장하는 실장부와, 상기 절연층에 설치되고 상기 제1중간 노드와 접지의 사이에 결합된 제1선로와, 상기 절연층에 설치되고 상기 제1중간 노드와 전원 단자의 사이에 결합된 제2선로와, 상기 절연층에 설치되고 상기 제1중간 노드와 상기 출력 단자의 사이에 결합된 제3선로를 구비하는 발진기가 제공된다. 본 태양에 의하면, 발진기를 설계하는 단계에서 인덕턴스를 제1선로로부터 제3선로에 의해 미세 조정할 수가 있다. 따라서, 부하 변동이나 고조파 레벨을 개선한 발진기를 설계할 수가 있다. 또, 제1선로로부터 제2선로는 고주파 특성 Q가 높기 때문에 고주파에 있어서 안정된 발진기를 실현할 수 있다. 또한, 부품수를 삭감하여 소형화, 저비용화가 가능하게 된다.
본 발명의 다른 태양에 의하면, 제1발진 주파수의 제1발진 신호를 제1인덕턴스 소자를 통해 출력 단자로 출력하고, 제1중간 노드로부터 전압이 공급되는 제1발진부와, 제2발진 주파수의 제2발진 신호를 제2인덕턴스 소자를 통해 상기 출력 단자로 출력하고, 상기 제1인덕턴스 소자 및 상기 제2인덕턴스 소자를 통해 전압이 공급되는 제2발진부를 구비하는 발진기를 제공할 수가 있다. 이 태양에 의하면, 제1발진부와 제2발진부의 초크용 인덕턴스 소자를 공통으로 할 수 있기 때문에 부품 점수를 삭감하여 소형화, 저비용화가 가능한 발진기를 제공할 수가 있다.
본 발명은 발진기에 있어서 소형으로 저비용이고, 한편 부하 변동, 고조파 레벨 및 C/N비를 개선하는 것이 가능하게 된다.
도면을 참조하여 본 발명의 실시예에 대해서 설명한다.
<실시예 1>
도 2는 실시예 1과 관련되는 발진기의 회로도이다. 도 2를 참조하면 실시예 1과 관련되는 발진기의 발진부(10)는 공진 회로(20)와 발진 회로(30)를 포함하고 있다. 실시예 1과 관련되는 발진기는 도 1의 종래예와 달리 버퍼(buffer) 회로를 가지고 있지 않다.
공진 회로(20)는 가변 용량 다이오드(D11)와 캐패시터(C21, C31) 및 선 로(S51)로 이루어진다. 가변 용량 다이오드(D11)는 제어 단자(Ta)에 접속된 선로(S41)의 일단과 접지의 사이에 접속되고, 가변 용량 다이오드(D11)의 캐소드에는 캐패시터(C21)의 일단이 접속된다. 캐패시터(C21)의 타단과 접지의 사이에는 캐패시터(C31)와 선로(S51)가 병렬로 접속된다. 제어 단자(Ta)에 인가되는 제어 전압(Va)이 변화하면 가변 용량 다이오드(D11)의 정전 용량이 변화하여 공진 회로(20)의 공진 주파수가 변화한다. 제어 전압(Va)은 선로(S41) 및 캐패시터(C11)에 의해 고주파 성분이 제거되고 가변 용량 다이오드(D11)의 캐소드에 인가된다. 이상에 의해 공진 회로(20)는 제어 전압(Va)에 의해 주파수가 제1발진 주파수로 제어된 공진 신호를 생성한다.
발진 회로(30)는 바이폴러(bipolar) 트랜지스터(Q11) 및 캐패시터(C51, C61)로 이루어지는 콜핏츠(Colpitts) 발진 회로의 일종인 클랩(Clap) 발진 회로를 구성하고 있다. 트랜지스터(Q11)의 베이스는 결합 캐패시터(C41)를 통해 공진 회로(20)에 접속되어 있다. 트랜지스터(Q11)의 베이스와 접지의 사이에 캐패시터(C51)와 캐패시터(C61)가 직렬로 접속되어 있다. 캐패시터(C51)와 캐패시터(C61)의 사이의 노드는 트랜지스터(Q11)의 이미터에 접속되어 있다. 이상에 의해 발진 회로(30)는 공진 회로(20)의 공진 신호의 주파수인 제1발진 주파수를 가지는 제1발진 신호를 생성한다.
발진 회로(30)의 트랜지스터(Q11)의 컬렉터는 제1중간 노드(N1)에 접속되어 있다. 제1중간 노드(N1)와 접지의 사이에는 제1선로(S11)와 캐패시터(C71)(제1캐패시터)가 직렬로 접속되어 있다. 제1선로(S11)와 캐패시터(C71)는 발진 회로(30)의 컬렉터로부터 출력된 발진 신호 중 고주파 성분 및 저주파 성분을 접지한다. 이에 의해 발진 회로(30)로부터 출력되는 제1발진 주파수의 제1발진 신호가 접지로 누설되는 것을 억제할 수가 있다.
제1중간 노드(N1)와 전원 단자(Tb)의 사이에는 제2선로(S21)가 접속되어 있다. 제2선로(S21)는 전원(Vb)의 초크용 인덕터로서 기능하고, 전원(Vb)의 직류 성분이 트랜지스터(Q11)의 컬렉터에 인가된다. 이에 의해 제1발진 주파수의 제1발진 신호가 전원으로 누설되는 것을 억제할 수가 있다.
제1중간 노드(N1)와 출력 단자(Tout)의 사이에는 제3선로(S31), 인덕터(L11) 및 캐패시터(C81)(제2캐패시터)가 직렬로 접속된다. 인덕터(L11)와 캐패시터(C81)의 사이의 제2중간 노드(N2)와 접지의 사이에 캐패시터(C91)가 접속되어 있다. 제3선로(S31) 및 인덕터(L11) 및 캐패시터(C81)는 제1발진 신호 중 저주파 성분을 제거한다. 캐패시터(C91)는 제1발진 신호 중 고주파 성분을 제거한다. 이에 의해 제1발진 주파수의 제1발진 신호가 출력 단자(Tout)로부터 출력된다. 또, 출력 단자(Tout)로부터 불필요한 주파수 성분이 발진 회로(30)에 입력되는 것을 억제할 수가 있다.
저항(R11~R31)은 트랜지스터(Q11)의 컬렉터(collector), 베이스(base), 이미터(emitter)에 소망의 전압을 인가하기 위해서 기능한다.
도 3은 실시예 1과 관련되는 발진기의 단면 모식도이다. 실시예 1과 관련되는 발진기는 세라믹 등의 절연층(61~63)으로 이루어지는 적층(60), 칩(chip) 부품(56), 적층(60) 및 칩 부품(56)을 덮는 커버부(65)를 포함하고 있다. 커버부(65) 는 적층(60)에 설치된 스루홀(through hole)에 삽입되고 납땜되어 있다. 칩 부품(56)으로서는 캐패시터(C71), 트랜지스터(Q11), 인덕터(L11) 등이 있다.
칩 부품(56)은 배선 기판(70) 상에 땜납(68)을 이용하여 실장되어 있다. 배선 기판(70)에는 Au(금)이나 Cu(동) 등의 금속으로 이루어지는 배선(72)이 형성되어 있다. 각 절연층(61~63)에는 절연층(61~63)을 관통하는 비아(via)에 Au(금)이나 Cu(동) 등의 금속이 매립된 접속부(51~55), 및 Au(금)이나 Cu(동) 등의 금속으로 형성된 선로 패턴(pattern)인 선로(S11~S31)가 형성되어 있다.
제1선로(S11)는 일단이 접속부(53)를 통해 캐패시터(C71)에 접속되어 있다. 제1선로(S11)의 타단은 접속부(51)를 통해 트랜지스터(Q11)의 컬렉터 단자(50)에 접속되어 있다. 제2선로(S21)는 일단이 접속부(55)를 통해 전원 단자(Tb)인 절연층(63)에 형성된 풋패드(footpad)에 접속되어 있다. 제2선로(S21)의 타단은 접속부(52 및 51)를 통해 트랜지스터(Q11)의 컬렉터 단자(50)에 접속되어 있다. 제3선로(S31)는 일단이 접속부(54)를 통해 인덕터(L11)의 일단에 접속되어 있다. 인덕터(L11)의 타단은 캐패시터(C81)(미도시) 및 접속부(미도시)를 통해 출력 단자(Tout)(미도시)에 접속되어 있다. 제3선로(S31)의 타단은 접속부(51)를 통해 트랜지스터(Q11)의 컬렉터 단자(50)에 접속되어 있다. 접속부(51 및 52)가 도 2의 제1중간 노드(N1)에 상당한다.
이상과 같이 실시예 1과 관련되는 발진기는 제1발진 주파수의 제1발진 신호를 제1중간 노드(N1)를 통해 출력 단자(Tout)로 출력하는 발진부(10)를 가지고 있다. 또, 절연층(61~63)을 가지고, 발진부(10)를 실장하는 적층(60)(실장부)을 가지고 있다. 그리고, 제1중간 노드(N1)와 접지의 사이에 결합된 제1선로(S11)가 절연층(61)에 설치되어 있고, 제1중간 노드(N1)와 전원 단자(Tb)의 사이에 결합된 제2선로(S21)가 절연층(62)에 설치되어 있고, 제1중간 노드(N1)와 출력 단자(Tout)의 사이에 결합된 제3선로(S31)가 절연층(61)에 설치되어 있다.
제1선로(S11) 및 제2선로(S21)가 설치되어 있음으로써 발진부(10)로부터 출력되는 제1발진 신호가 접지나 전원으로 누설되는 것을 억제할 수가 있다. 이에 의해 C/N비가 악화되는 것을 억제할 수가 있다. 제3선로(S31)와 인덕터(L11)가 설치되어 있음으로써 출력 단자(Tout)로부터 입력되는 제1발진 주파수부터 고주파인 신호가 발진부(10)에 이르는 것을 방지할 수가 있다.
버퍼 회로를 가지지 않는 발진기에 있어서는 발진이 안정되지 않는다. 즉, 부하 변동이나 고조파 레벨이 안정되지 않는 하나의 요인에 대해서 설명한다. 버퍼 회로를 가지지 않고 부하 변동이나 고조파 레벨이 작은 발진기를 설계할 때는 선로(S11~S31)에 상당하는 인덕턴스(inductance)를 시뮬레이션(simulation) 한다. 그렇지만, 시뮬레이션 결과와 실제의 결과는 괴리가 있는 것이 많다. 이 때문에 버퍼 회로를 갖지 않는 발진기에 있어서는 부하 변동이나 고조파 레벨이 안정되지 않는다.
실시예 1에 의하면, 선로(S11~S31)를 절연층(61, 62)에 설치된 선로 패턴으로 형성한다. 이에 의해 발진기를 설계하는 단계에서 인덕턴스를 선로(S11~S31)에 의해 미세 조정할 수가 있다. 따라서, 부하 변동이나 고조파 레벨을 개선한 발진기를 설계할 수가 있다. 또, 선로(S11~S31)는 고주파 특성 Q가 높기 때문에 고주파에 있어서 안정된 발진기를 실현할 수 있다. 또한, 버퍼 회로를 가지고 있지 않기 때문에 부품수를 삭감하여 소형화, 저비용화가 가능하게 된다.
도 4는 실시예 1의 변형예 1과 관련되는 단면 모식도이다. 실시예 1의 도 3에 대해 절연층(62)과 절연층(63)의 사이에 절연층(62a)이 설치되어 있다. 제3선로(S31)는 절연층(62a)에 설치되어 있다. 그 외의 구성은 실시예 1과 같으므로 설명을 생략한다.
실시예 1의 변형예 1과 같이 선로(S11~S31)는 각각 다른 절연층에 설치되어 있는 것이 바람직하다. 이에 의해 선로(S11~S31) 사이의 결합이 작아진다. 따라서, 시뮬레이션 결과와 실제의 결과의 괴리가 축소된다. 따라서, 선로(S11~S31)에 의해 미세 조정이 용이하게 되어 부하 변동이나 고조파 레벨을 보다 개선한 발진기를 설정할 수가 있다.
또, 절연층의 수를 줄이기 위해서 선로(S11~S31)는 동일한 절연층에 설치되어 있어도 좋다.
도 5는 실시예 1의 변형예 2와 관련되는 발진기의 회로도이다. 실시예 1의 도 2에 대해 전원 단자(Tb)와 접지의 사이에 고주파 제거용의 캐패시터(C101)가 접속되어 있다. 그 외의 구성은 실시예 1과 같으므로 설명을 생략한다.
<실시예 2>
도 6은 비교예와 관련되는 발진기의 회로도이다. 비교예와 관련되는 발진기는 2밴드(2 band) 발진기이고, 제1발진 신호를 출력하는 제1발진부(10a)와 제1발진 신호는 다른 주파수의 제2발진 신호를 출력하는 제2발진부(10b)를 가지고 있다. 제 1발진부(10a) 및 제2발진부(10b)는 선로(S51)와 접지의 사이에 선로(S61)가 접속되어 있는 것, 캐패시터(C11)가 공통인 것 이외는 실시예 1의 발진부(10)와 같은 회로이므로 설명을 생략한다.
제1발진부(10a)의 트랜지스터(Q11) 및 제2발진부(10b)의 트랜지스터(Q12)의 베이스는 각각 저항(R31 및 R32)을 통해 각각 트랜지스터(Q21 및 Q22)의 컬렉터에 접속되어 있다. 트랜지스터(Q21 및 Q22)의 이미터는 전원 단자(Tb)에 접속됨과 아울러, 각각 저항(R51 및 R52)을 통해 베이스에 접속되어 있다. 트랜지스터(Q21 및 Q22)의 베이스는 각각 저항(R41 및 R42)을 통해 각각 스위치 단자(Tsw1 및 Tsw2)에 접속되어 있다. 스위치 단자(Tsw1 및 Tsw2)에 입력되는 스위치 신호(Vsw1 및 Vsw2)에 따라 각각 제1발진부(10a) 및 제2발진부(10b)에 전원(Vb)이 공급된다.
제1발진부(10a)의 트랜지스터(Q11) 및 제2발진부(10b)의 트랜지스터(Q12)의 컬렉터는 공통의 노드(N0)에 접속된다. 노드(N0)와 전원 단자(Tb)의 사이에 선로(S7)가 접속되고, 노드(N0)와 출력 단자(Tout)의 사이에 캐패시터(C81)가 접속되고, 노드(N0)와 접지의 사이에 캐패시터(C91)가 접속되어 있다.
비교예에 있어서는 스위치 신호(Vsw1 및 Vsw2)에 의해 선택된 발진부(10a 및 10b)의 발진 신호가 출력 단자(Tout)로부터 출력된다.
도 7은 실시예 2와 관련되는 발진기의 회로도이다. 실시예 2와 관련되는 발진기는 비교예와 관련되는 발진기와 마찬가지로 제1발진부(10a)와 제2발진부(10b)를 가지고 있다. 비교예와 마찬가지로 제1발진부(10a) 및 제2발진부(10b)의 트랜지스터(Q11 및 Q12)의 베이스와 전원 단자(Tb)의 사이에 각각 트랜지스터(Q21 및 Q22)가 접속되어 있다. 제1발진부(10a)의 트랜지스터(Q11)의 컬렉터가 접속되는 제1중간 노드(N1)에는 실시예 1과 마찬가지로 선로(S11~S31)가 접속되어 있다. 제2발진부(10b)의 트랜지스터(Q12)의 컬렉터는 제3중간 노드(N3)에 접속되어 있다. 제3중간 노드(N3)는 인덕터(L12) 및 선로(S32)를 통해 제2중간 노드(N2)와 접속되어 있다. 제3중간 노드(N3)와 접지의 사이에는 선로(S12) 및 캐패시터(C72)가 직렬로 접속되어 있다.
스위치용 트랜지스터(Q21 및 Q22)는 비교예의 도 6과 같은 구성이다. 전원 단자(Tb)의 전원 전압 Vb를 2.8V로 하고, 스위치 신호(Vsw1 및 Vsw2)가 함께 2.8V(하이 레벨(high level))인 경우, 트랜지스터(Q21 및 Q22)는 오프(off)한다. 이 때문에 제1발진부(10a) 및 제2발진부(10b)의 트랜지스터(Q11 및 Q12)의 베이스에는 전원 전압이 공급되지 않는다. 따라서, 발진기는 대기(standby) 상태로 되어 발진 정지 상태로 된다.
스위치 신호(Vsw1)가 0V(로 레벨(low level)), 스위치 신호(Vsw2)가 2.8V(하이 레벨)인 경우, 트랜지스터(Q21)는 온(on)하고, 트랜지스터(Q22)는 오프(off)한다. 따라서, 제1발진부(10a)에 전원 전압이 공급되고, 제1발진부(10a)의 제1발진 신호가 출력 단자(Tout)로부터 출력된다.
스위치 신호(Vsw1)가 2.8V(하이 레벨), 스위치 신호(Vsw2)가 0V(로 레벨)인 경우, 제2발진부(10b)의 제2발진 신호가 출력 단자(Tout)로부터 출력된다. 이와 같이 스위치 신호(Vsw1 및 Vsw2)에 의해 발진 신호를 출력하는 발진부를 선택할 수가 있다.
실시예 2에 있어서는 제1발진부(10a)에 더하여 제2발진 주파수의 제2발진 신호를 제2중간 노드(N2)를 통해 출력 단자(Tout)로 출력하는 제2발진부(10b)를 가지고 있다. 제2발진부(10b)는 제2중간 노드(N2)에 인덕터(L12) 및 선로(S32)(제2인덕턴스 소자)를 통해 접속하고 있다. 즉, 제1발진부(10a)는 제1발진 신호를 제1인덕턴스 소자(선로(S31) 및 인덕터(L11))를 통해 출력 단자(Tout)로 출력하고, 제1중간 노드(N1)로부터 전압이 공급된다. 한편, 제2발진부(10b)는 제2발진 신호를 제2인덕턴스 소자(선로(S32) 및 인덕터(L12))를 통해 출력 단자(Tout)로 출력하고, 제1인덕턴스 소자 및 제2인덕턴스 소자를 통해 전압이 공급된다.
이와 같이 제1발진부(10a)와 전원 단자(Tb)의 사이에는 제2선로(S21)가 초크용 인덕턴스 소자로서 접속되어 있다. 한편, 제2발진부(10b)는 전원 단자(Tb)의 사이에 제2선로(S21)에 더하여 제1인덕턴스 소자 및 제2인덕턴스 소자가 접속되어 있다. 이에 의해 제2발진부(10b)의 전원 단자의 사이의 초크용 인덕턴스를 제1발진부(10a)에 비해 크게 할 수가 있다.
발진 주파수가 낮은 발진부에는 큰 초크용 인덕턴스가 요구된다. 따라서, 제2발진부(10b)의 제2발진 주파수가 제1발진부(10a)의 제1발진 주파수보다 낮은 경우, 제2발진부(10b)에 접속되는 초크용 인덕턴스는 제1발진부(10a)에 접속되는 초크용 인덕턴스보다 큰 것이 요구된다. 실시예 2에서는 제2선로(S21)를 제1발진부(10a) 및 제2발진부(10b)가 전원 단자(Tb)에 접속하는 공통의 초크용 인덕턴스로서 이용함으로써 부품 점수를 삭감하여 발진기의 소형화가 가능하게 된다.
또, 제2인덕턴스 소자는 제2발진부(10b)와 전원 단자(Tb)의 사이의 초크용 인덕턴스의 일부와, 제2발진부(10b)와 출력 단자(Tout)의 사이의 고주파 제거용 인덕턴스를 겸하고 있다. 이에 의해 부품 점수를 삭감하여 발진기의 소형화가 가능하게 된다.
도 8은 실시예 2의 변형예 1과 관련되는 발진기의 회로도이다. 실시예 2의 도 7에 대해 제1발진부(10a)에 있어서 저항(R11, R21)이 선로(S61)를 통해 접지되어 있다. 제2발진부(10b)도 마찬가지이다. 다른 구성은 실시예 1과 같다.
도 9는 실시예 2의 변형예 2와 관련되는 발진기의 회로도이다. 실시예 2의 변형예 1의 도 8에 대해 제2중간 노드(N2)와 캐패시터(C81)의 사이에 노이즈 삭감용의 저항(R41)이 설치되어 있다. 다른 구성은 실시예 2의 변형예 1과 같다.
<실시예 3>
도 10은 실시예 3과 관련되는 발진기의 회로도이다. 실시예 3과 관련되는 발진기는 실시예 2의 제1발진부(10a) 및 제2발진부(10b)에 더하여 제3발진 주파수의 제3발진 신호를 출력하는 제3발진부(10c)를 가지고 있다. 제2중간 노드(N2)와 제2발진부(10b)의 사이에 제3중간 노드(N3)가 설치되어 있다. 제3발진부(10c)는 제3중간 노드(N3)에 제3인덕턴스 소자(인덕터(L13))를 통해 접속하고 있고, 제3중간 노드(N3)를 통해 출력 단자(Tout)로 출력한다. 즉, 제3발진부(10c)는 제3발진 신호를 제3인덕턴스 소자(인덕터(L13)) 및 제2인덕턴스 소자(인덕터(L12))를 통해 출력 단자(Tout)로 출력하고, 제1인덕턴스 소자(선로(S31) 및 인덕터(L11)), 제2인덕턴스 소자 및 제3인덕턴스 소자를 통해 전압이 공급된다.
이와 같이 실시예 3에 있어서는 제2선로(S21), 제1인덕턴스 소자 및 제2인덕 턴스 소자를 제2발진부(10b)와 제3발진부(10c)의 공통의 초크용 인덕턴스(inductance)로 하고 있다. 따라서, 제3발진부(10c)의 초크용 인덕턴스의 부품을 삭감할 수가 있다.
제3발진부(10c)의 제3발진 주파수가 제2발진부(10b)의 제2발진 주파수보다 낮은 경우, 제3발진부(10c)에 접속되는 초크용 인덕턴스는 제2발진부(10b)에 접속되는 초크용 인덕턴스(inductance)보다 큰 것이 요구된다. 실시예 3에서는, 제3발진부(10c)에 제2발진부(10b)에 더하여 제3인덕턴스 소자를 부가하고 있기 때문에 제3발진부(10c)의 초크용 인덕턴스를 제2발진부(10b)에 비해 크게 할 수가 있다.
또한, 제2인덕턴스 소자는 제2발진부(10b)와 출력 단자(Tout)의 사이의 고주파 차단용의 인덕턴스 소자를 겸하고 있다. 제2인덕턴스 소자 및 제3인덕턴스 소자는 제3발진부(10c)와 출력 단자(Tout)의 사이의 고주파 차단용의 인덕턴스 소자를 겸하고 있다. 이에 의해 부품 개수를 삭감하고 비용을 삭감할 수가 있다.
실시예 2, 3에 있어서 제1인덕턴스 소자, 제2인덕턴스 소자, 제3인덕턴스 소자는 선로 패턴이나 인덕터로 할 수가 있다. 설계 단계에서 미세 조정을 하기 위해서는 실시예 1과 같이 실장부의 절연층에 설치된 선로 패턴을 적어도 포함하는 것이 바람직하다.
본 발명의 몇 개의 실시예에 대해서 설명하였지만, 본 실시예는 본 발명의 원리와 정신으로부터 일탈하지 않는 한 당업자가 변경할 수도 있다. 본 실시예는 특허 청구의 범위와 그 균등의 범위를 확정하는 것은 아니다.
도 1은 종래의 발진기의 회로도이다.
도 2는 실시예 1과 관련되는 발진기의 회로도이다.
도 3은 실시예 1과 관련되는 발진기의 단면 모식도이다.
도 4는 실시예 1의 변형예 1과 관련되는 발진기의 단면 모식도이다.
도 5는 실시예 1의 변형예 2와 관련되는 발진기의 회로도이다.
도 6은 비교예와 관련되는 발진기와 관련되는 회로도이다.
도 7은 실시예 2와 관련되는 발진기의 회로도이다.
도 8은 실시예 2의 변형예 1과 관련되는 발진기의 회로도이다.
도 9는 실시예 2의 변형예 2와 관련되는 발진기의 회로도이다.
도 10은 실시예 3과 관련되는 발진기의 회로도이다.

Claims (13)

  1. 제1발진 주파수의 제1발진 신호를 제1중간 노드를 통해 출력 단자로 출력하는 제1발진부와,
    절연층을 가지고 상기 제1발진부를 실장하는 실장부와,
    상기 절연층에 설치되고 상기 제1중간 노드와 접지의 사이에 결합된 제1선로와,
    상기 절연층에 설치되고 상기 제1중간 노드와 전원 단자의 사이에 결합된 제2선로와,
    상기 절연층에 설치되고 상기 제1중간 노드와 상기 출력 단자의 사이에 결합된 제3선로를 구비하고,
    상기 제1선로와 상기 접지의 사이에 접속된 제1캐패시터를 구비하고,
    상기 제1선로와 상기 제1캐패시터는 상기 제1발진 신호가 상기 접지로 누설되는 것을 억제하는 것을 특징으로 하는 발진기.
  2. 제1항에 있어서,
    상기 절연층은 적층된 복수의 절연층이고,
    상기 제1선로, 상기 제2선로 및 상기 제3선로는 각각 다른 절연층에 설치되어 있는 것을 특징으로 하는 발진기.
  3. 제1항에 있어서,
    상기 제1선로, 상기 제2선로 및 상기 제3선로는 각각 상기 제1중간 노드에 직접 접속되어 있는 것을 특징으로 하는 발진기.
  4. 제1항에 있어서,
    상기 제3선로와 상기 출력 단자의 사이에 접속된 제2캐패시터를 구비하는 것을 특징으로 하는 발진기.
  5. 제1항에 있어서,
    상기 제3선로와 상기 출력 단자의 사이에 접속된 인덕터를 구비하는 것을 특징으로 하는 발진기.
  6. 제1항에 있어서,
    상기 제1발진부는,
    제어 전압에 의해 주파수가 제어된 공진 신호를 생성하는 공진 회로와,
    상기 공진 신호의 주파수로 상기 제1발진 신호를 생성하는 발진 회로를 가지는 것을 특징으로 하는 발진기.
  7. 삭제
  8. 제1항에 있어서,
    상기 제1중간 노드와 상기 출력 단자의 사이에 설치된 제2중간 노드에 제2인덕턴스 소자를 통해 접속하고, 제2발진 주파수의 제2발진 신호를 상기 제2중간 노드를 통해 상기 출력 단자로 출력하는 제2발진부를 구비하고,
    상기 제2선로는 상기 제1 발진부와 상기 전원 단자 사이의 초크용 인덕턴스로서 기능하고, 상기 제2선로, 상기 제3선로 및 상기 제2인덕턴스 소자는 상기 제2발진부와 상기 전원 단자 사이의 초크용 인덕턴스로서 기능하는 것을 특징으로 하는 발진기.
  9. 제8항에 있어서,
    상기 제2발진 주파수는 상기 제1발진 주파수보다 낮은 것을 특징으로 하는 발진기.
  10. 제8항에 있어서,
    상기 제2중간 노드와 상기 제2발진부의 사이에 설치된 제3중간 노드에 제3인덕턴스 소자를 통해 접속하고, 제3발진 주파수의 제3발진 신호를 상기 제3중간 노드를 통해 상기 출력 단자로 출력하는 제3발진부를 구비하고,
    상기 제2선로, 상기 제3선로, 상기 제2인덕턴스 소자 및 상기 제3인덕턴스 소자는 상기 제3발진부와 상기 전원 단자 사이의 초크용 인덕턴스로서 기능하는 것을 특징으로 하는 발진기.
  11. 제10항에 있어서,
    상기 제3발진 주파수는 상기 제2발진 주파수보다 낮은 것을 특징으로 하는 발진기.
  12. 제1발진 주파수의 제1발진 신호를 제1인덕턴스 소자를 통해 출력 단자로 출력하고, 제1중간 노드로부터 전압이 공급되는 제1발진부와,
    제2발진 주파수의 제2발진 신호를 제2인덕턴스 소자를 통해 상기 출력 단자로 출력하고, 상기 제1인덕턴스 소자 및 상기 제2인덕턴스 소자를 통해 전압이 공급되는 제2발진부를 구비하고,
    상기 제1인덕턴스 소자는 상기 제1발진부와 전원 단자 사이의 초크용 인덕턴스로서 기능하고, 상기 제1인덕턴스 소자 및 상기 제2인덕턴스 소자는 상기 제2발진부 및 상기 전원 단자 사이의 초크용 인덕턴스로서 기능하고, 상기 제2발진 주파수는 상기 제1발진 주파수보다 낮은 것을 특징으로 하는 발진기.
  13. 제12항에 있어서,
    제3발진 주파수의 제3발진 신호를 제3인덕턴스 소자 및 상기 제2인덕턴스 소자를 통해 상기 출력 단자로 출력하고, 상기 제1인덕턴스 소자, 상기 제2인덕턴스 소자 및 상기 제3인덕턴스 소자를 통해 전압이 공급되는 제3발진부를 구비하고,
    상기 제1인덕턴스 소자, 상기 제2인덕턴스 소자 및 상기 제3인덕턴스 소자는 상기 제3발진부와 상기 전원 단자 사이의 초크용 인덕턴스로서 기능하고, 상기 제3발진 주파수는 상기 제2발진 주파수보다 낮은 것을 특징으로 하는 발진기.
KR1020070119080A 2007-01-29 2007-11-21 발진기 KR100938083B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/699,025 US7696833B2 (en) 2007-01-29 2007-01-29 Oscillator
US11/699,025 2007-01-29

Publications (2)

Publication Number Publication Date
KR20080071062A KR20080071062A (ko) 2008-08-01
KR100938083B1 true KR100938083B1 (ko) 2010-01-21

Family

ID=39667277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070119080A KR100938083B1 (ko) 2007-01-29 2007-11-21 발진기

Country Status (4)

Country Link
US (1) US7696833B2 (ko)
JP (1) JP4536100B2 (ko)
KR (1) KR100938083B1 (ko)
CN (1) CN101237219B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5747668B2 (ja) * 2011-06-09 2015-07-15 住友電気工業株式会社 発振回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501341B2 (en) * 1999-12-24 2002-12-31 Murata Manufacturing Co., Ltd. Voltage controlled oscillator and communication device using same
US6552620B2 (en) * 2000-09-12 2003-04-22 Fusion Lighting, Inc. Power oscillator
KR20060088805A (ko) * 2005-02-02 2006-08-07 삼성전자주식회사 초 광대역의 신호 생성기

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0202652B2 (en) * 1985-05-21 1999-03-17 Matsushita Electric Industrial Co., Ltd. Microwave oscillator
JPH01276905A (ja) * 1988-04-28 1989-11-07 Matsushita Electric Ind Co Ltd 発振回路
JPH09252218A (ja) * 1996-01-08 1997-09-22 Casio Comput Co Ltd 間欠動作型発振器
US5999061A (en) * 1998-05-05 1999-12-07 Vari-L Company, Inc. First and second oscillator circuits selectively coupled through passive output circuit to a load
JP2002135067A (ja) * 2000-10-26 2002-05-10 Asahi Kasei Microsystems Kk 増幅器
US7071792B2 (en) * 2001-08-29 2006-07-04 Tropian, Inc. Method and apparatus for impedance matching in an amplifier using lumped and distributed inductance
JP3764688B2 (ja) 2002-02-27 2006-04-12 京セラ株式会社 電圧制御型発振回路
JP2004235906A (ja) 2003-01-29 2004-08-19 Kyocera Corp デュアルバンド発振器
US7053721B2 (en) 2003-11-21 2006-05-30 Fujitsu Media Devices Limited Oscillator having a resonant circuit and a drive circuit
US20050110588A1 (en) 2003-11-21 2005-05-26 Fujitsu Media Devices Limited Oscillator
JP2006157095A (ja) * 2004-11-25 2006-06-15 Hitachi Metals Ltd 高周波回路及びこれを用いたマルチバンド通信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501341B2 (en) * 1999-12-24 2002-12-31 Murata Manufacturing Co., Ltd. Voltage controlled oscillator and communication device using same
US6552620B2 (en) * 2000-09-12 2003-04-22 Fusion Lighting, Inc. Power oscillator
KR20060088805A (ko) * 2005-02-02 2006-08-07 삼성전자주식회사 초 광대역의 신호 생성기

Also Published As

Publication number Publication date
US20080180184A1 (en) 2008-07-31
KR20080071062A (ko) 2008-08-01
JP2008187703A (ja) 2008-08-14
CN101237219B (zh) 2011-12-21
CN101237219A (zh) 2008-08-06
US7696833B2 (en) 2010-04-13
JP4536100B2 (ja) 2010-09-01

Similar Documents

Publication Publication Date Title
US6982614B2 (en) Multi-mode filter
KR100938086B1 (ko) 발진기
KR100938083B1 (ko) 발진기
US7598817B2 (en) Oscillator for outputting different oscillation frequencies
KR100668224B1 (ko) 전압제어 발진기, 복합 모듈, 및 통신 장치
KR100636984B1 (ko) 전압제어 발진기, 복합 모듈, 및 통신 장치
KR100389106B1 (ko) 발진기
JP2006141057A (ja) 電圧制御発振回路
US20050110588A1 (en) Oscillator
US6960964B2 (en) Oscillator
JP2005277882A (ja) 電圧制御型発振器
KR100640521B1 (ko) 듀얼 밴드용 전압제어발진기
JP2000341037A (ja) 高周波発振回路
JP3491562B2 (ja) 周波数逓倍器
JP2012216950A (ja) 電圧制御発振器
JP2003017936A (ja) 電圧制御発振器
JP2000022442A (ja) 電圧制御発振回路
JP2003078350A (ja) 高周波電圧制御型発振回路
JP2001267846A (ja) 電圧制御発振器
JP2003179431A (ja) 周波数シフト型高周波電圧制御型発振回路
JP2003101345A (ja) 周波数シフト型電圧制御発振回路
JP2003198417A (ja) 高周波部品
JP2003142942A (ja) 電圧制御発振器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee