JP3491562B2 - 周波数逓倍器 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は周波数逓倍器に関
し、特に、移動体通信機器等に組み込まれて用いられる
周波数逓倍器に関する。 【０００２】 【従来の技術】一般に、携帯電話では、水晶発振子を備
えた局部発振回路にて基準信号を発生させている。該基
準信号は、周波数逓倍器にて周波数逓倍され、入力信号
から中間周波数信号を得るための局部発振周波数信号と
される。該局部発振周波数信号は携帯電話の入力信号と
ともにミキサ回路に供給され、該ミキサ回路から前記入
力信号と局部発振周波数信号との差に等しい周波数を有
する中間周波数信号を取り出すようにしている。このよ
うな周波数逓倍器の回路構成の一例を図９に示す。 【０００３】図９に示した周波数逓倍器は、高い逓倍次
数（５逓倍以上）を必要とするときに採用される回路例
であり、二つのＣ級増幅回路Ａｐ１及びＡｐ２により構
成されている。その入力端子１，２には、図示しない局
部発振回路で発生した基準信号が供給される。周波数逓
倍器の第一段のＣ級増幅回路Ａｐ１は、トランジスタＱ
１、二つの同調回路１１，１２、バイアス抵抗Ｒ１１，
Ｒ１２、同調回路１１の一端を交流的に接地するバイパ
スコンデンサＣｓ１、カップリングコンデンサＣ３およ
び直流を阻止するバイアスカット用コンデンサＣ１から
構成されている。 【０００４】第二段のＣ級増幅回路Ａｐ２も、第一段の
Ｃ級増幅回路Ａｐ１と全く同じ回路構成を有しており、
トランジスタＱ２、二つの同調回路２１，２２、バイア
ス抵抗Ｒ２１，Ｒ２２、同調回路２１の一端を交流的に
接地するバイパスコンデンサＣｓ２、カップリングコン
デンサＣ５および直流を阻止するバイアスカット用コン
デンサＣ２から構成されている。第二段のＣ級増幅回路
Ａｐ２の出力は、直流バイアスカット用コンデンサＣ４
を通して出力端子３，４から取り出される。 【０００５】電源端子５からは、電源ライン６を通し
て、第一段のＣ級増幅回路Ａｐ１および第二段のＣ級増
幅回路Ａｐ２にそれぞれ定電圧が印加される。また、電
源ライン６とグランドとの間に接続されたコンデンサＣ
ｓ３は、電源ライン６を通して、第二段のＣ級増幅回路
Ａｐ２側の信号が第一段のＣ級増幅回路Ａｐ１側にフィ
ードバックするのを防止するためのデカップリングコン
デンサである。 【０００６】第一段のＣ級増幅回路Ａｐ１では、バイア
ス抵抗Ｒ１２を調整してトランジスタＱ１をＣ級動作さ
せることにより、入力端子１，２から供給された基準信
号の高調波を発生させる。バイアス抵抗Ｒ１１の抵抗値
を調整することによって、トランジスタＱ１の増幅度や
消費電流を調整する。トランジスタＱ１のコレクタに
は、同調回路１１が電気的に接続されている。同調回路
１１は、インダクタＬ１１とコンデンサＣ１１の並列回
路にて構成されている。この同調回路１１の同調周波数
を、トランジスタＱ１によってＣ級増幅された基準信号
の高調波のうち所望の逓倍波（ｍ次逓倍波）に同調させ
る。これにより、基準信号のｍ次逓倍波のみを選択増幅
し、その他の周波数の逓倍波はバイパスコンデンサＣｓ
１を介してグランドに接地され、増幅されない。 【０００７】同調回路１２は、カップリングコンデンサ
Ｃ３を介して同調回路１１に結合しており、ｍ次逓倍波
のみを選択するフィルタとして機能する。同調回路１２
は、インダクタＬ１２とコンデンサＣ１２の並列回路に
て構成されている。カップリングコンデンサＣ３は、そ
の容量値を調整して、同調回路１１，１２の結合度を調
整することにより、Ｃ級増幅回路Ａｐ１の増幅度及びス
プリアス抑圧を調整する。これにより、第一段のＣ級増
幅回路Ａｐ１からは、基準信号の周波数がｍ逓倍された
ｍ次逓倍波信号が、次の第二段のＣ級増幅回路Ａｐ２に
入力される。 【０００８】第二段のＣ級増幅回路Ａｐ２では、バイア
ス抵抗Ｒ２２を調整してトランジスタＱ２をＣ級動作さ
せることにより、第一段のＣ級増幅回路Ａｐ１から入力
されたｍ次逓倍波信号の高調波を発生させる。 【０００９】トランジスタＱ２のコレクタには、同調回
路２１が電気的に接続されている。同調回路２１は、イ
ンダクタＬ２１とコンデンサＣ２１の並列回路にて構成
されている。この同調回路２１の同調周波数を、トラン
ジスタＱ２によってＣ級増幅されたｍ次逓倍波信号の高
調波のうち所望の逓倍波（ｍ×ｎ次逓倍波）に同調させ
る。これにより、ｍ次逓倍波信号のｎ次逓倍波のみを選
択増幅し、その他の周波数の逓倍波はバイパスコンデン
サＣｓ２を介してグランドに接地され、増幅されない。 【００１０】同調回路２２は、カップリングコンデンサ
Ｃ５を介して同調回路２１に結合しており、ｍ×ｎ次逓
倍波のみを選択するフィルタとして機能する。同調回路
２２は、インダクタＬ２２とコンデンサＣ２２の並列回
路にて構成されている。これにより、第二段のＣ級増幅
回路Ａｐ２からは、基準信号の周波数がｍ×ｎ逓倍され
た信号が出力される。 【００１１】従来、前記のような回路構成を有する周波
数逓倍器は一般に、ディスクリートの電子部品をプリン
ト基板に実装することにより構成したり、混成集積回路
としてモジュール化することにより構成されていた。 【００１２】 【発明が解決しようとする課題】ところで、図９の周波
数逓倍器では、第一段のＣ級増幅回路Ａｐ１の同調回路
１１，１２がカップリングコンデンサＣ３により容量結
合されている。同様に、第二段のＣ級増幅回路Ａｐ２の
同調回路２１，２２がカップリングコンデンサＣ５によ
り容量結合されている。このため、同調用インダクタＬ
１１，Ｌ１２及びＬ２１，Ｌ２２はインダクタンス値が
大きくなる。 【００１３】一方、同調用インダクタＬ１１，Ｌ１２及
びＬ２１，Ｌ２２として、小型のインダクタを使用する
と、インダクタパターンを細線化することによる直流抵
抗成分の増加が大きくなり、同調用インダクタＬ１１，
Ｌ１２のＱ値低下を招き、周波数選択性および利得が劣
化する。このような点から、従来の周波数逓倍器は、携
帯電話の小型化を妨げる原因の一つになっていた。 【００１４】そこで、本発明の目的は、高いＱ値を有す
る同調用インダクタを備え、逓倍出力特性およびスプリ
アス抑圧特性が優れた小型の周波数逓倍器を提供するこ
とにある。 【００１５】 【課題を解決するための手段】前記目的を達成するた
め、本発明に係る周波数逓倍器は、能動素子により構成
されてなる増幅回路に複数の同調回路が接続され、前記
増幅回路に信号を入力して、該信号の周波数が逓倍され
た逓倍波信号を前記増幅回路から出力する周波数逓倍器
において、前記複数の同調回路のそれぞれの同調用イン
ダクタが前記能動素子を搭載した多層基板に内蔵される
と共に、同調用インダクタ相互が誘導結合し、かつ、前
記複数の同調回路が容量結合していることを特徴とす
る。 【００１６】 【作用】以上の構成により、増幅回路に接続された複数
の同調回路の同調用インダクタは、多層基板に内蔵され
て相互に誘導結合している。同調回路相互が誘導結合お
よび容量結合しているため、同調回路が容量結合だけし
ていた従来と比較して、同調用インダクタのインダクタ
ンス値が小さくなる。従って、同調用インダクタのイン
ダクタパターンの長さが短くなり、同調用インダクタの
直流抵抗成分が小さくなる。さらに、多層基板は比較的
広面積であるため、インダクタパターンのパターン幅を
広くして同調用インダクタの直流抵抗成分をより小さく
することもできる。この結果、同調用インダクタが高Ｑ
値となる。 【００１７】 【発明の実施の形態】以下に、本発明に係る周波数逓倍
器の実施の形態について添付の図面を参照して説明す
る。 【００１８】［第１実施形態、図１〜図４］本発明に係
る周波数逓倍器の一つの実施形態の電気等価回路を図１
に示す。該等価回路は、図９で説明した周波数逓倍器の
等価回路において、第一段のＣ級増幅回路Ａｐ１の同調
回路１１と１２とを相互誘導結合（Ｍ結合）させてカッ
プリングコンデンサＣ３を省略するとともに、第二段の
Ｃ級増幅回路Ａｐ２の同調回路２１と２２とを相互誘導
結合させてカップリングコンデンサＣ５を省略したもの
である。なお、図１において、図９に対応する部分には
同一符号を付して示し、重複した説明は省略する。 【００１９】周波数逓倍器の具体的な構成を図２〜図４
に示す。なお、図２及び図３は、図１の電気回路を有す
る周波数逓倍器の構成を概念的に示す分解斜視図であ
る。これら図２及び図３では、層間を電気的に接続する
ためのビアホールは一部しか記載しておらず、また、内
部電極と外部端子を電気的に接続するための引出電極も
一部しか記載していない。また、図４は本第１実施形態
の外観を示す斜視図である。 【００２０】周波数逓倍器は、内部接続パターン３３を
設けた絶縁性シート３１と、コンデンサ電極３６ａ，３
６ｂを設けた絶縁性シート３１と、インダクタパターン
３８，３９，４０，４１を設けた絶縁性シート３１と、
広面積のグランド電極４２を設けた絶縁性シート３１
と、電源パターン４３を設けた絶縁性シート３１と、パ
ッド３２を設けた絶縁性シート３１等にて構成されてい
る。 【００２１】内部接続パターン３３は、図１に示した電
気回路を実現するため、各部品間を電気的に接続する。
コンデンサ電極３６ａと３６ｂはシート３１を挟んで対
向しており、同調用コンデンサＣ２１を形成する。 【００２２】渦巻状のインダクタパターン３８は、シー
ト３１の略右半分の位置に配設され、第二段のＣ級増幅
回路Ａｐ２の同調回路２１の同調用インダクタＬ２１を
形成する。渦巻状のインダクタパターン３９は、シート
３１の略右半分の位置に配設され、同調回路２２の同調
用インダクタＬ２２を形成する。インダクタパターン３
８と３９は、絶縁性シート３１を間にして対向し、相互
に誘導結合している。そして、絶縁性シート３１の厚み
を調整してインダクタパターン３８と３９の距離を変
え、同調回路２１と２２の結合度を調整することができ
る。これにより、Ｃ級増幅回路Ａｐ２の増幅度及びスプ
リアス抑圧を調整することができる。 【００２３】同様に、渦巻状のインダクタパターン４０
は、シート３１の略左半分の位置に配設され、第一段の
Ｃ級増幅回路Ａｐ１の同調回路１１の同調用インダクタ
Ｌ１１を形成する。渦巻状のインダクタパターン４１
は、シート３１の略左半分の位置に配設され、同調回路
１２の同調用インダクタＬ１２を形成する。インダクタ
パターン４０と４１は、絶縁性シート３１を間にして対
向し、相互に誘導結合している。そして、絶縁性シート
３１の厚みを調整してインダクタパターン４０と４１の
距離を変え、同調回路１１と１２の結合度を調整するこ
とができる。これにより、Ｃ級増幅回路Ａｐ１の増幅度
及びスプリアス抑圧を調整することができる。 【００２４】ところで、インダクタパターン３８と４０
は、同一シート３１上に隣接して配置されている。従っ
て、両者が磁気的に結合するのを防止するため、本第１
実施形態はインダクタパターン３８の巻回方向とインダ
クタパターン４０の巻回方向とを逆にしている。同様
に、インダクタパターン３９の巻回方向とインダクタパ
ターン４１の巻回方向も逆にしている。また、隣接する
インダクタパターンの巻回方向を互いに逆にする替わり
に、インダクタパターン３８と４０の間隔及びインダク
タパターン３９と４１の間隔を広くして、両者が磁気的
に結合するのを防止してもよいし、併用してもよい。 【００２５】さらに、電源パターン４３は、シート３１
を挟んでグランド電極４２に対向しており、グランド電
極４２と共にデカップリングコンデンサＣｓ３を形成す
る。 【００２６】以上の構成からなる各シート３１は積み重
ねられ、一体的に焼成されることにより、図４に示すよ
うに多層基板５１とされる。多層基板５１の側面部に
は、入力端子１，２、出力端子３，４、電源端子５及び
グランド端子Ｇが形成される。さらに、多層基板５１の
上面のパッド３２には、それぞれトランジスタＱ１，Ｑ
２、コンデンサＣ１，Ｃ２，Ｃ４，Ｃ１１，Ｃ１２，Ｃ
２２，Ｃｓ１，Ｃｓ２及び抵抗Ｒ１１，Ｒ１２，Ｒ２
１，Ｒ２２が半田付けされる。 【００２７】こうして、図１に示した電気回路を有し
た、周波数逓倍器が得られる。この周波数逓倍器は、同
調回路１１，１２，２１，２２の同調用インダクタＬ１
１，Ｌ１２，Ｌ２１，Ｌ２２を、多層基板５１内に内蔵
している。同調用インダクタＬ１１とＬ１２は相互に誘
導結合し、同調用インダクタＬ２１とＬ２２は相互に誘
導結合している。従って、同調回路１１と１２、２１と
２２は相互に誘導結合することになり、同調回路１１と
１２、２１と２２を容量結合していた従来と比較して、
同調用インダクタＬ１１〜Ｌ２２のインダクタンス値を
小さくすることができる。つまり、同調用インダクタＬ
１１，Ｌ１２，Ｌ２１，Ｌ２２のインダクタパターン４
０，４１，３８，３９の長さが短くなり、同調用インダ
クタＬ１１〜Ｌ２２の直流抵抗成分を小さくできる。さ
らに、多層基板５１は比較的広面積であるため、インダ
クタパターン３８〜４１のパターン幅を広くして同調用
インダクタＬ１１〜Ｌ２２の直流抵抗成分をより小さく
することもできる。この結果、高Ｑ値のインダクタＬ１
１〜Ｌ２２が得られ、逓倍出力特性及びスプリアス抑圧
特性が優れた周波数逓倍器を得ることができる。 【００２８】［第２実施形態、図５〜図８］本発明に係
る周波数逓倍器のいま一つの実施形態の電気等価回路を
図５に示す。該等価回路は、図１で説明した第１実施形
態の周波数逓倍器の等価回路において、第一段のＣ級増
幅回路Ａｐ１の同調回路１１と１２を相互誘導結合させ
るとともにカップリングコンデンサＣ３で容量結合する
一方、第二段のＣ級増幅回路Ａｐ２の同調回路２１と２
２を相互誘導結合させるとともにカップリングコンデン
サＣ５で容量結合したものである。なお、図５におい
て、図１に対応する部分には同一符号を付して示し、重
複した説明は省略する。 【００２９】カップリングコンデンサＣ３は、図６に示
すように、絶縁性シート３１に設けたコンデンサ電極５
５ａ，５５ｂにて形成され、カップリングコンデンサＣ
５は、絶縁性シート３１に設けたコンデンサ電極５６，
３６ａにて形成される。 【００３０】同調用インダクタＬ１１，Ｌ１２，Ｌ２
１，Ｌ２２は、図７に示すように、それぞれ一枚の絶縁
性シート３１上に形成されたインダクタパターン６３
ａ，６４ａ，６１ａ，６２ａとインダクタパターン６３
ｂ，６４ｂ，６１ｂ，６２ｂとからなる。つまり、イン
ダクタパターン６３ａと６３ｂは、シート３１に設けた
ビアホール４５を介して電気的に直列に接続され、同調
用インダクタＬ１１を形成する。インダクタパターン６
４ａと６４ｂは、シート３１に設けたビアホール４５を
介して電気的に直列に接続され、同調用インダクタＬ１
２を形成する。インダクタパターン６１ａと６１ｂは、
シート３１に設けたビアホール４５を介して電気的に直
列に接続され、同調用インダクタＬ２１を形成する。イ
ンダクタパターン６２ａと６２ｂは、シート３１に設け
たビアホール４５を介して電気的に直列に接続され、同
調用インダクタＬ２２を形成する。 【００３１】インダクタパターン６３ａ，６３ｂと６４
ａ，６４ｂは、その巻回方向が同方向とされ、相互に誘
導結合している。インダクタパターン６１ａ，６１ｂと
６２ａ，６２ｂは、その巻回方向が同方向とされ、相互
に誘導結合している。インダクタパターン６１ａ，６１
ｂと６２ａ，６２ｂの間隔、並びに、インダクタパター
ン６３ａ，６３ｂと６４ａ，６４ｂの間隔を変えて、そ
れぞれ同調回路２１と２２の結合度や同調回路１１と１
２の結合度を調整することができる。これにより、Ｃ級
増幅回路Ａｐ１，Ａｐ２の増幅度及びスプリアス抑圧を
調整することができる。 【００３２】一方、インダクタパターン６１ａ，６１ｂ
と６３ａ，６３ｂが磁気的に結合するのを防止するた
め、インダクタパターン６１ａ，６１ｂと６３ａ，６３
ｂの巻回方向は相互に逆方向になるように設定されてい
る。同様に、インダクタパターン６２ａ，６２ｂと６４
ａ，６４ｂの巻回方向も相互に逆方向になるように設定
されている。 【００３３】以上の構成からなる各シート３１は積み重
ねられ、一体的に焼成されることにより、図８に示すよ
うに多層基板５１とされる。多層基板５１の側面部に
は、入力端子１，２、出力端子３，４、電源端子５及び
グランド端子Ｇが形成される。さらに、多層基板５１の
上面のパッド３２には、それぞれトランジスタＱ１，Ｑ
２、コンデンサＣ１，Ｃ２，Ｃ４，Ｃ１１，Ｃ１２，Ｃ
２２，Ｃｓ１，Ｃｓ２及び抵抗Ｒ１１，Ｒ１２，Ｒ２
１，Ｒ２２が半田付けされる。 【００３４】こうして、図５に示した電気回路を有し
た、周波数逓倍器が得られる。この周波数逓倍器は、同
調回路１１と１２並びに同調回路２１と２２が、それぞ
れ誘導結合するとともに、カップリングコンデンサＣ
３，Ｃ５によって容量結合しているので、同調用インダ
クタＬ１１〜Ｌ２２のインダクタンス値をさらに小さく
することができる。従って、インダクタパターン６１ａ
〜６４ｂの巻回数を少なくでき、さらに薄型の周波数逓
倍器が得られる。 【００３５】［他の実施形態］本発明は、前記実施形態
に限定されるものではなく、その要旨の範囲内で種々に
変更することができる。例えば、バイパスコンデンサＣ
ｓ１，Ｃｓ２、デカップリングコンデンサＣｓ３等のコ
ンデンサは、基板５１に内蔵してもよいし、ディスクリ
ート部品にして多層基板５１上に実装してもよい。ある
いは、これらのコンデンサを多層基板５１に実装する代
わりに、別の回路基板に実装してもよい。また、能動素
子には、ｎｐｎ型トランジスタの他に、ｐｎｐ型のトラ
ンジスタや電界効果型トランジスタ（ＦＥＴ）等を用い
てもよい。 【００３６】また、前記実施形態において第一段の増幅
回路の接続された複数の同調回路の同調用インダクタン
スを多層基板に内蔵して相互に誘導結合させると共に、
第二段の増幅回路に接続された複数の同調回路の同調用
インダクタをディスクリート部品にして多層基板上に実
装してもよい。さらに、増幅回路は３段以上であっても
よい。 【００３７】 【発明の効果】以上の説明からも明らかなように、本発
明によれば、増幅回路に接続された複数の同調回路の同
調用インダクタを多層基板に内蔵して相互に誘導結合さ
せたので、同調用インダクタのインダクタンス値を小さ
くすることができる。従って、同調用インダクタのイン
ダクタパターンの長さが短くなり、同調用インダクタの
直流抵抗成分を小さくすることができる。さらに、多層
基板は比較的広面積であるため、インダクタパターンの
パターン幅を広くして同調用インダクタの直流抵抗成分
をより小さくすることもできる。この結果、同調用イン
ダクタが高Ｑ値を有し、逓倍出力特性及びスプリアス抑
圧特性が優れた小型の周波数逓倍器が得られる。 【００３８】また、同調回路を誘導結合させると共に容
量結合もさせることにより、同調用インダクタのインダ
クタンス値をさらに小さくすることができる。従って、
同調用インダクタのインダクタパターンの巻回数を少な
くして周波数逓倍器の厚みを薄くすることができ、周波
数逓倍器のさらなる小型化を図ることができる。

【図面の簡単な説明】 【図１】本発明に係る周波数逓倍器の第１実施形態の回
路構成を示す電気回路図。 【図２】図１に示した周波数逓倍器の一部分の構成を示
す分解斜視図。 【図３】図１に示した周波数逓倍器の残りの部分の構成
を示す分解斜視図。 【図４】図２及び図３に示した周波数逓倍器の全体の外
観を示す斜視図。 【図５】本発明に係る周波数逓倍器の第２実施形態の回
路構成を示す電気回路図。 【図６】図５に示した周波数逓倍器の一部分の構成を示
す分解斜視図。 【図７】図５に示した周波数逓倍器の残りの部分の構成
を示す分解斜視図。 【図８】図６及び図７に示した周波数逓倍器の全体の外
観を示す斜視図。 【図９】従来の周波数逓倍器の回路構成を示す電気回路
図。 【符号の説明】 ３１…絶縁性シート ５１…多層基板 Ａｐ１，Ａｐ２…Ｃ級増幅回路 １１，１２，２１，２２…同調回路 Ｑ１，Ｑ２…トランジスタ（能動素子） Ｌ１１，Ｌ１２，Ｌ２１，Ｌ２２…同調用インダクタ ３８，３９，４０，４１…インダクタパターン ６１ａ，６１ｂ，６２ａ，６２ｂ，６３ａ，６３ｂ，６
４ａ，６４ｂ…インダクタパターン Ｃ３，Ｃ５…カップリングコンデンサ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03B 19/14

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】 能動素子により構成されてなる増幅回路
   に複数の同調回路が接続され、前記増幅回路に信号を入
   力して、該信号の周波数が逓倍された逓倍波信号を前記
   増幅回路から出力する周波数逓倍器において、 前記複数の同調回路のそれぞれの同調用インダクタが前
   記能動素子を搭載した多層基板に内蔵されると共に、前
   記同調用インダクタ相互が誘導結合し、かつ、前記複数
   の同調回路が容量結合していることを特徴とする周波数
   逓倍器。