JP3648979B2 - 発振器とこれを用いた高周波モジュール - Google Patents
発振器とこれを用いた高周波モジュール Download PDFInfo
- Publication number
- JP3648979B2 JP3648979B2 JP09433098A JP9433098A JP3648979B2 JP 3648979 B2 JP3648979 B2 JP 3648979B2 JP 09433098 A JP09433098 A JP 09433098A JP 9433098 A JP9433098 A JP 9433098A JP 3648979 B2 JP3648979 B2 JP 3648979B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- oscillator
- circuit
- control voltage
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、２種類の発振周波数を選択的に出力する発振器とこれを用いた高周波モジュールに関するものである。
【０００２】
【従来の技術】
以下、従来の発振器について説明する。従来の発振器は図５に示すように、第１の周波数を出力する発振回路１と、第２の周波数を出力する発振回路２と、発振回路１のオン・オフを行うＮＰＮ型スイッチトランジスタ３と、発振回路２のオン・オフを行うＰＮＰ型トランジスタ４とで構成されていた。そして、制御電圧入力端子５からの入力にしたがって、発振回路１と発振回路２とが選択的に選ばれて出力端子６から出力されていた。
【０００３】
【発明が解決しようとする課題】
しかしながらこのような従来の構成では、発振回路１と発振回路２のいずれかを選択するのにＮＰＮ型のトランジスタ３とＰＮＰ型のトランジスタ４の２つのトランジスタが必要となり、発振器が大型化してしまうと言う問題があった。
【０００４】
そこで本発明は、この問題を解決するために小型化された発振器を提供することを目的としたものである。
【０００５】
【課題を解決するための手段】
この目的を達成するために本発明の発振器は、第１のコレクタ接地トランジスタと第１の共振回路で形成される第１の発振回路と、第２のコレクタ接地トランジスタと第２の共振回路で形成される第２の発振回路とを備え、第３のトランジスタに加えられる制御電圧により前記第１の発振回路と前記第２の発振回路とを選択的に活性化する発振器において、前記第３のトランジスタは第１の抵抗を介して前記第１のトランジスタのエミッタに接続されるとともに、前記第２の抵抗を介して前記第２のトランジスタのベースに接続され、前記制御電圧は、前記第３のトランジスタのベースへ供給される構成としたものである。
【０００６】
これにより、小型化された発振器を提供することができる。
【０００７】
【発明の実施の形態】
本発明の請求項１に記載の発明は、第１のコレクタ接地トランジスタと第１の共振回路で形成される第１の発振回路と、第２のコレクタ接地トランジスタと第２の共振回路で形成される第２の発振回路とを備え、第３のトランジスタに加えられる制御電圧により前記第１の発振回路と前記第２の発振回路とを選択的に活性化する発振器において、前記第３のトランジスタは第１の抵抗を介して前記第１のトランジスタのエミッタに接続されるとともに、前記第２の抵抗を介して前記第２のトランジスタのベースに接続され、前記制御電圧は、前記第３のトランジスタのベースへ供給される発振器であり、これにより第３のトランジスタ１つのみで第１の発振回路と第２の発振回路とを切り替えることができるので、発振器の小型化を図ることができる。
また、発振回路の切り替えは第３のトランジスタ１つで行えるので、低価格の発振器が得られる。更に、発振回路の切り替えは第３のトランジスタ１つで行うので、第１の発振回路と第２の発振回路とが同時にオンしたり、同時にオフしたりすることはなく必ずどちらか一方の発振回路がオンしているので、負荷電流の平均化が図れる。このことにより、外部に対するノイズが少なくなる。また、過渡電流の変化がないので、供給する電源の設計が楽である。
【０００９】
請求項２に記載の発明は、第１のトランジスタと第２のトランジスタとの間に第３のトランジスタを配置した請求項１に記載の発振器であり、このように配置することにより配線距離を短くすることができ、小型化に寄与できる。又、配線距離を短くすることにより発振周波数が直接他の回路に悪影響をおよぼすことはない。
【００１０】
請求項３に記載の発明は、第１のトランジスタと第２のトランジスタと第３のトランジスタは共にＮＰＮ型のトランジスタで構成した請求項１に記載の発振器であり、同一タイプのトランジスタで構成できるので、購入部品の種類が少なくて済むと共に部品管理も楽である。
【００１１】
請求項４に記載の発明は、発振器が実装されるプリント基板には４層基板を用い、第１層目に電子部品を装着し、第２層目と第４層目は全面グランドパターンとするとともに第３層目に共振回路を形成するインダクタンスの一部をパターンで形成し、このインダクタンスの残余の部分はスルーホールで第１層目に導出するとともにこの第１層目に残余のインダクタンスをパターンで形成した請求項１に記載の発振器であり、これらのグランドパターンにより、外部と高周波的に分離される。また、多層基板を用いることにより発振器の小型化を図ることができる。更に、インダクタンスをパターンで形成しているので振動に対して強く、携帯電話等に使用すると有利である。更に又、インダクタンスの残余部を１層目に設けているので発振周波数の調整を容易に行うことができる。
【００１２】
請求項５に記載の発明は、請求項１に記載の発振器の出力にトランジスタで形成されたエミッタ接地増幅器を接続し、この増幅器のトランジスタのコレクタに共振回路を設けるとともに、この共振回路は制御電圧入力端子から入力される制御電圧によって共振周波数を切り替える高周波モジュールであり、増幅器にも共振回路が設けられているので、選択特性の良い発振器が得られる。またこの制御電圧入力端子は発振器の制御電圧入力端子に接続されているので、発振器の発振周波数を切り替えに連動して増幅器の通過特性も変わるので、制御が簡単である。
【００１３】
請求項６に記載の発明は、電子部品が実装されるとともに略４角形をしたプリント基板と、このプリント基板の角近傍にそれぞれ制御電圧入力端子と、同調電圧入力端子と、出力端子と、電源端子とを設けるとともにこれらの端子間にグランド端子を設けた請求項５に記載の高周波モジュールであり、制御電圧入力端子と、同調電圧入力端子と、出力端子と、電源端子間の高周波的絶縁度が向上する。したがって、お互いに妨害を与えることはない。
【００１４】
以下、図面に従って本発明の一実施の形態を説明する。図１は本発明の発振器の回路図である。図１において、本発明の発振器は発振回路１１と、発振回路１２と、この発振回路１１と発振回路１２とを選択的に切り替える１つのＮＰＮ型スイッチトランジスタ１３とで構成されている。そして、このトランジスタ１３のベースは抵抗１４を介して制御電圧入力端子１５に接続されている。又コレクタは抵抗１６を介して電源端子１７に接続されている。
【００１５】
発振回路１１は、ＮＰＮ型の発振トランジスタ１８と、このトランジスタ１８に結合コンデンサ１９を介して共振回路２０に接続されている。トランジスタ１８のコレクタはコンデンサ２１を介してグランドに接地されるとともに電源端子１７に接続されている。ベースは抵抗２２と２３とでバイアス電圧が与えられるとともにコンデンサ２４を介してエミッタに接続されている。このエミッタは抵抗２５を介して前記スイッチトランジスタ１３のコレクタに接続されるとともに結合コンデンサ２６を介して出力端子２７に接続されている。また、このトランジスタ１８のエミッタとグランドとの間にはコンデンサ２８が設けられている。
【００１６】
共振回路２０は、パターンで形成されたインダクタンス３０と、このインダクタンス３０と並列に接続された固定コンデンサ３１と可変コンデンサ３２の直列接続体とで構成されている。なお、可変コンデンサ３２のカソード側からは高抵抗３３を介して制御電圧入力端子３５に接続されている。ここで、インダクタンス３０は、固定インダクタンス３０ａと周波数調整用インダクタンス３０ｂに分割されている。
【００１７】
発振回路１２も同様に、ＮＰＮ型の発振トランジスタ４０と、このトランジスタ４０に結合コンデンサ４１を介して共振回路４２に接続されている。トランジスタ４０のコレクタはコンデンサ４３を介してグランドに接地されるとともに電源端子１７に接続されている。ベースは抵抗４４でトランジスタ１３のコレクタに接続されるとともに抵抗４５でグランドに接続されてバイアス電圧が与えられている。また、このベースからはコンデンサ４６を介してエミッタに接続されている。このエミッタは抵抗４７を介してグランドに接続されるとともに結合コンデンサ４８を介して出力端子２７に接続されている。また、このトランジスタ４０のエミッタとグランドとの間にはコンデンサ４９が設けられている。
【００１８】
共振回路４２も同様に、パターンで形成されたインダクタンス５０と、このインダクタンス５０と並列に接続された固定コンデンサ５１と可変コンデンサ５２の直列接続体とで構成されている。なお、可変コンデンサ５２のカソード側からは高抵抗５３を介して制御電圧入力端子３５に接続されている。ここで、インダクタンス５０は、固定インダクタンス５０ａと周波数調整用インダクタンス５０ｂに分割されている。
【００１９】
以上のように構成された発振器について、以下にその動作を説明する。発振回路１１は発振のためのトランジスタ１８及びその周辺回路と共振回路２０とで略１．７ＧHzの周波数を出力端子２７に出力する。また、この発振周波数は同調電圧入力端子３５に入力される電圧の大きさでコンデンサ３２の容量が変わり出力周波数を制御することができる。また、発振周波数の上限や下限等はインダクタンス３０ｂをトリミングすることにより行う。
【００２０】
発振回路１２に関しても同様である。すなわち、発振回路１２は発振のためのトランジスタ４０及びその周辺回路と共振回路４２とで略１．０ＧHzの周波数を出力端子２７に出力する。また、この発振周波数は同調電圧入力端子３５に入力される信号で可変コンデンサ５２の容量が変わり、出力周波数を制御することができる。また、発振周波数の上限や下限等はインダクタンス５０ｂをトリミングすることにより行う。
【００２１】
ここで、発振回路１１と発振回路１２との切り替えは、トランジスタ１３で行う。すなわち、制御電圧入力端子１５をハイにすることによりトランジスタ１３はオンとなり、このトランジスタ１３のエミッタはグランドに接続されているのでコレクタはゼロ電位になる。すなわち、トランジスタ１８に電流が流れてオンするとともにトランジスタ４０はオフする。すなわち、出力端子２７には発振回路１１から１．７ＧHzの周波数が出力される。
【００２２】
同様に、制御電圧入力端子１５をローにするとトランジスタ１３はオフとなり、コレクタはハイになる。そうすると、トランジスタ１８がオフするとともにトランジスタ４０はオンする。すなわち、出力端子２７には発振回路１２から１．０ＧHzの周波数が出力される。
【００２３】
図２は、発振器の出力端子２７に接続されるとともにＮＰＮ型のトランジスタで構成された増幅器である。この増幅器は入力端子６１に接続された増幅回路６２と、この増幅回路６２の出力からコンデンサ６３を介して接続された増幅回路６４と、この増幅回路６４の出力がコンデンサ６５を介して接続された出力端子６６と、増幅回路６２を構成するトランジスタ６７のコレクタと電源端子１７との間に接続されるとともに周波数切り替え可能な第１の共振回路６８と、増幅回路６４のトランジスタ６９と電源端子１７との間に接続されるとともに周波数切り替え可能な第２の共振回路７０と、制御電圧入力端子７１（図１の制御電圧入力端子３５に接続されている。）に接続され、共振回路６８と７０の共振周波数を切り替えるスイッチ回路７２とで構成されている。
【００２４】
ここで、第１の共振回路６８は、インダクタンス７４ａと７４ｂの直列接続とコンデンサ（このコンデンサはパターンの浮遊容量で形成されている）７５の並列接続で形成される。このコンデンサ７５とインダクタンス７４ｂとで高い方の周波数、１．７ＧHzに共振し、コンデンサ７５とインダクタンス７４ａとインダクタンス７４ｂとで低い方の周波数、１．０ＧHzに共振するように設計している。
【００２５】
また、第２の共振回路７０も同様に、インダクタンス７５ａと７５ｂの直列接続とコンデンサ（このコンデンサはパターンの浮遊容量で形成されている）７７の並列接続で形成される。このコンデンサ７７とインダクタンス７５ｂとで高い方の周波数、１．７ＧHzに共振し、コンデンサ７７とインダクタンス７５ａとインダクタンス７５ｂの和とで低い方の周波数、１．０ＧHzに共振するように設計している。ここで、コンデンサ７８とコンデンサ７９は共に直流カット用のコンデンサである。
【００２６】
以上のように構成された増幅器について、以下にその動作を説明する。入力端子６１（発振器の出力端子２７に接続されている）に入力された信号は増幅回路６２と６４で増幅されて出力端子６６から出力される。ここで、制御電圧入力端子７１がハイの場合はスイッチトランジスタ回路７２のトランジスタ８０，８１共にオンとなる。これらのトランジスタ８０，８１のエミッタはグランドに接続されているので、コレクタはグランドレベルとなる。コンデンサ７８と７９は直流カット用のコンデンサなので、インダクタンス７４ａと７４ｂの接続点及びインダクタンス７５ａと７５ｂの接続点が交流的にグランドレベルとなる。すなわち、共振回路６８はコンデンサ７５とインダクタンス７４ｂとの並列共振回路となり、共振回路７０はコンデンサ７７とインダクタンス７５ｂとの並列共振回路となり、共に高い周波数（１．７ＧHz）で共振し、この周波数を能率良く通過させる増幅器となる。
【００２７】
次に、制御電圧入力端子７１がローの場合はスイッチトランジスタ回路７２のトランジスタ８０，８１共にオフとなる。すなわちこれらのトランジスタ８０，８１のコレクタは高インピーダンスとなるので、インダクタンス７４ａと７４ｂの接続点及びインダクタンス７５ａと７５ｂの接続点が交流的にオープンとなる。すなわち、共振回路６８はコンデンサ７５と並列にインダクタンス７４ａと７４ｂとが直列接続された並列共振回路となり、共振回路７０はコンデンサ７７とインダクタンス７５ａと７５ｂとが直列接続された並列共振回路となり、共に低い周波数（１．０ＧHz）で共振し、この周波数を能率良く通過させる増幅器になる。
【００２８】
図３は、図１に示した発振器と図２に示した増幅器が接続された高周波モジュールの平面図である。図３において、９０は略四角形をした４層のプリント基板であり、このプリント基板９０の４つの角にはそれぞれ制御電圧入力端子１５、同調電圧入力端子３５、出力端子６６及び電源端子１７が設けられており、その間には、グランド端子９１がそれぞれの辺に合計４個設けられている。また、この高周波モジュールの大きさは縦寸法１０mm、横寸法１２mm、厚さ２mmとなっている。
【００２９】
このように信号端子を離して設けると共に、その間にグランド端子９１を設けることにより、端子相互間の影響が少なくなる。すなわち、ノイズに対して対策される。また、四隅に端子を設けているので、実装の際の取り付けバランスがよい。また、発振回路１１と１２との間にスイッチトランジスタ１３を配置しているので、配線を短くすることができ小型化に寄与する。更にこのトランジスタ１３側に制御電圧入力端子１５を設けると共に、発振回路１１と１２側に同調電圧入力端子３５を設けている。そして、この発振器に続いて増幅回路６２と６４をこの順に配置し、増幅回路６４の出力の近傍に出力端子６６を設けている。このような配置をすることにより小型化が図れる。
【００３０】
図４は、高周波モジュールの断面図である。図４において、９０は４層のプリント基板であり、このプリント基板９０の１層目９０ａには発振器や増幅器を構成する電子部品９２が実装されている。９３は金属製のシールドケースであり電子部品９２を覆うようにプリント基板９０に設けられている。また、このプリント基板９０の２層目９０ｂと４層目９０ｄは全面グランドパターンとしている。３層目９０ｃには、共振回路２０の一部を構成するインダクタンス３０ａと共振回路４２の一部を構成するインダクタンス５０ａとがパターンで構成されて実装されている。そして、これらのインダクタンスからはそれぞれスルーホールで１層目９０ａに導出されてインダクタンス３０ｂ，５０ｂが形成され、これらのインダクタンス３０ｂ，５０ｂをトリミングすることにより周波数を調整している。
【００３１】
【発明の効果】
以上のように本発明によれば、第１のコレクタ接地トランジスタと第１の共振回路で形成される第１の発振回路と、第２のコレクタ接地トランジスタと第２の共振回路で形成される第２の発振回路とを備え、第３のトランジスタに加えられる制御電圧により前記第１の発振回路と前記第２の発振回路とを選択的に活性化する発振器において、前記第３のトランジスタは第１の抵抗を介して前記第１のトランジスタのエミッタに接続されるとともに、前記第２の抵抗を介して前記第２のトランジスタのベースに接続され、前記制御電圧は、前記第３のトランジスタのベースへ供給されるものであり、これにより第３のトランジスタ１つのみで第１の発振回路と第２の発振回路とを切り替えることができるので、発振器の小型化を図ることができる。
【００３２】
また、発振回路の切り替えは第３のトランジスタ１つで行えるので、低価格の発振器が得られる。
【００３３】
更に、発振回路の切り替えは第３のトランジスタ１つで行うので、第１の発振回路と第２の発振回路とが同時にオンしたり、同時にオフしたりすることはなく必ずどちらか一方の発振回路のみがオンしているので、負荷電流の平均化が図れる。このことにより、外部に対するノイズが少なくなる。また、過渡電流の変化がないので、供給する電源の設計が楽である。
【図面の簡単な説明】
【図１】本発明の一実施の形態による発振器の回路図
【図２】同、発振器に接続される増幅器の回路図
【図３】本発明の一実施の形態による高周波モジュールの平面図
【図４】同、断面図
【図５】従来の発振器の回路図
【符号の説明】
１１ 発振回路
１２ 発振回路
１３ トランジスタ
１５ 制御電圧入力端子
１８ トランジスタ
２０ 共振回路
２７ 出力端子
４０ トランジスタ
４２ 共振回路
【発明の属する技術分野】
本発明は、２種類の発振周波数を選択的に出力する発振器とこれを用いた高周波モジュールに関するものである。
【０００２】
【従来の技術】
以下、従来の発振器について説明する。従来の発振器は図５に示すように、第１の周波数を出力する発振回路１と、第２の周波数を出力する発振回路２と、発振回路１のオン・オフを行うＮＰＮ型スイッチトランジスタ３と、発振回路２のオン・オフを行うＰＮＰ型トランジスタ４とで構成されていた。そして、制御電圧入力端子５からの入力にしたがって、発振回路１と発振回路２とが選択的に選ばれて出力端子６から出力されていた。
【０００３】
【発明が解決しようとする課題】
しかしながらこのような従来の構成では、発振回路１と発振回路２のいずれかを選択するのにＮＰＮ型のトランジスタ３とＰＮＰ型のトランジスタ４の２つのトランジスタが必要となり、発振器が大型化してしまうと言う問題があった。
【０００４】
そこで本発明は、この問題を解決するために小型化された発振器を提供することを目的としたものである。
【０００５】
【課題を解決するための手段】
この目的を達成するために本発明の発振器は、第１のコレクタ接地トランジスタと第１の共振回路で形成される第１の発振回路と、第２のコレクタ接地トランジスタと第２の共振回路で形成される第２の発振回路とを備え、第３のトランジスタに加えられる制御電圧により前記第１の発振回路と前記第２の発振回路とを選択的に活性化する発振器において、前記第３のトランジスタは第１の抵抗を介して前記第１のトランジスタのエミッタに接続されるとともに、前記第２の抵抗を介して前記第２のトランジスタのベースに接続され、前記制御電圧は、前記第３のトランジスタのベースへ供給される構成としたものである。
【０００６】
これにより、小型化された発振器を提供することができる。
【０００７】
【発明の実施の形態】
本発明の請求項１に記載の発明は、第１のコレクタ接地トランジスタと第１の共振回路で形成される第１の発振回路と、第２のコレクタ接地トランジスタと第２の共振回路で形成される第２の発振回路とを備え、第３のトランジスタに加えられる制御電圧により前記第１の発振回路と前記第２の発振回路とを選択的に活性化する発振器において、前記第３のトランジスタは第１の抵抗を介して前記第１のトランジスタのエミッタに接続されるとともに、前記第２の抵抗を介して前記第２のトランジスタのベースに接続され、前記制御電圧は、前記第３のトランジスタのベースへ供給される発振器であり、これにより第３のトランジスタ１つのみで第１の発振回路と第２の発振回路とを切り替えることができるので、発振器の小型化を図ることができる。
また、発振回路の切り替えは第３のトランジスタ１つで行えるので、低価格の発振器が得られる。更に、発振回路の切り替えは第３のトランジスタ１つで行うので、第１の発振回路と第２の発振回路とが同時にオンしたり、同時にオフしたりすることはなく必ずどちらか一方の発振回路がオンしているので、負荷電流の平均化が図れる。このことにより、外部に対するノイズが少なくなる。また、過渡電流の変化がないので、供給する電源の設計が楽である。
【０００９】
請求項２に記載の発明は、第１のトランジスタと第２のトランジスタとの間に第３のトランジスタを配置した請求項１に記載の発振器であり、このように配置することにより配線距離を短くすることができ、小型化に寄与できる。又、配線距離を短くすることにより発振周波数が直接他の回路に悪影響をおよぼすことはない。
【００１０】
請求項３に記載の発明は、第１のトランジスタと第２のトランジスタと第３のトランジスタは共にＮＰＮ型のトランジスタで構成した請求項１に記載の発振器であり、同一タイプのトランジスタで構成できるので、購入部品の種類が少なくて済むと共に部品管理も楽である。
【００１１】
請求項４に記載の発明は、発振器が実装されるプリント基板には４層基板を用い、第１層目に電子部品を装着し、第２層目と第４層目は全面グランドパターンとするとともに第３層目に共振回路を形成するインダクタンスの一部をパターンで形成し、このインダクタンスの残余の部分はスルーホールで第１層目に導出するとともにこの第１層目に残余のインダクタンスをパターンで形成した請求項１に記載の発振器であり、これらのグランドパターンにより、外部と高周波的に分離される。また、多層基板を用いることにより発振器の小型化を図ることができる。更に、インダクタンスをパターンで形成しているので振動に対して強く、携帯電話等に使用すると有利である。更に又、インダクタンスの残余部を１層目に設けているので発振周波数の調整を容易に行うことができる。
【００１２】
請求項５に記載の発明は、請求項１に記載の発振器の出力にトランジスタで形成されたエミッタ接地増幅器を接続し、この増幅器のトランジスタのコレクタに共振回路を設けるとともに、この共振回路は制御電圧入力端子から入力される制御電圧によって共振周波数を切り替える高周波モジュールであり、増幅器にも共振回路が設けられているので、選択特性の良い発振器が得られる。またこの制御電圧入力端子は発振器の制御電圧入力端子に接続されているので、発振器の発振周波数を切り替えに連動して増幅器の通過特性も変わるので、制御が簡単である。
【００１３】
請求項６に記載の発明は、電子部品が実装されるとともに略４角形をしたプリント基板と、このプリント基板の角近傍にそれぞれ制御電圧入力端子と、同調電圧入力端子と、出力端子と、電源端子とを設けるとともにこれらの端子間にグランド端子を設けた請求項５に記載の高周波モジュールであり、制御電圧入力端子と、同調電圧入力端子と、出力端子と、電源端子間の高周波的絶縁度が向上する。したがって、お互いに妨害を与えることはない。
【００１４】
以下、図面に従って本発明の一実施の形態を説明する。図１は本発明の発振器の回路図である。図１において、本発明の発振器は発振回路１１と、発振回路１２と、この発振回路１１と発振回路１２とを選択的に切り替える１つのＮＰＮ型スイッチトランジスタ１３とで構成されている。そして、このトランジスタ１３のベースは抵抗１４を介して制御電圧入力端子１５に接続されている。又コレクタは抵抗１６を介して電源端子１７に接続されている。
【００１５】
発振回路１１は、ＮＰＮ型の発振トランジスタ１８と、このトランジスタ１８に結合コンデンサ１９を介して共振回路２０に接続されている。トランジスタ１８のコレクタはコンデンサ２１を介してグランドに接地されるとともに電源端子１７に接続されている。ベースは抵抗２２と２３とでバイアス電圧が与えられるとともにコンデンサ２４を介してエミッタに接続されている。このエミッタは抵抗２５を介して前記スイッチトランジスタ１３のコレクタに接続されるとともに結合コンデンサ２６を介して出力端子２７に接続されている。また、このトランジスタ１８のエミッタとグランドとの間にはコンデンサ２８が設けられている。
【００１６】
共振回路２０は、パターンで形成されたインダクタンス３０と、このインダクタンス３０と並列に接続された固定コンデンサ３１と可変コンデンサ３２の直列接続体とで構成されている。なお、可変コンデンサ３２のカソード側からは高抵抗３３を介して制御電圧入力端子３５に接続されている。ここで、インダクタンス３０は、固定インダクタンス３０ａと周波数調整用インダクタンス３０ｂに分割されている。
【００１７】
発振回路１２も同様に、ＮＰＮ型の発振トランジスタ４０と、このトランジスタ４０に結合コンデンサ４１を介して共振回路４２に接続されている。トランジスタ４０のコレクタはコンデンサ４３を介してグランドに接地されるとともに電源端子１７に接続されている。ベースは抵抗４４でトランジスタ１３のコレクタに接続されるとともに抵抗４５でグランドに接続されてバイアス電圧が与えられている。また、このベースからはコンデンサ４６を介してエミッタに接続されている。このエミッタは抵抗４７を介してグランドに接続されるとともに結合コンデンサ４８を介して出力端子２７に接続されている。また、このトランジスタ４０のエミッタとグランドとの間にはコンデンサ４９が設けられている。
【００１８】
共振回路４２も同様に、パターンで形成されたインダクタンス５０と、このインダクタンス５０と並列に接続された固定コンデンサ５１と可変コンデンサ５２の直列接続体とで構成されている。なお、可変コンデンサ５２のカソード側からは高抵抗５３を介して制御電圧入力端子３５に接続されている。ここで、インダクタンス５０は、固定インダクタンス５０ａと周波数調整用インダクタンス５０ｂに分割されている。
【００１９】
以上のように構成された発振器について、以下にその動作を説明する。発振回路１１は発振のためのトランジスタ１８及びその周辺回路と共振回路２０とで略１．７ＧHzの周波数を出力端子２７に出力する。また、この発振周波数は同調電圧入力端子３５に入力される電圧の大きさでコンデンサ３２の容量が変わり出力周波数を制御することができる。また、発振周波数の上限や下限等はインダクタンス３０ｂをトリミングすることにより行う。
【００２０】
発振回路１２に関しても同様である。すなわち、発振回路１２は発振のためのトランジスタ４０及びその周辺回路と共振回路４２とで略１．０ＧHzの周波数を出力端子２７に出力する。また、この発振周波数は同調電圧入力端子３５に入力される信号で可変コンデンサ５２の容量が変わり、出力周波数を制御することができる。また、発振周波数の上限や下限等はインダクタンス５０ｂをトリミングすることにより行う。
【００２１】
ここで、発振回路１１と発振回路１２との切り替えは、トランジスタ１３で行う。すなわち、制御電圧入力端子１５をハイにすることによりトランジスタ１３はオンとなり、このトランジスタ１３のエミッタはグランドに接続されているのでコレクタはゼロ電位になる。すなわち、トランジスタ１８に電流が流れてオンするとともにトランジスタ４０はオフする。すなわち、出力端子２７には発振回路１１から１．７ＧHzの周波数が出力される。
【００２２】
同様に、制御電圧入力端子１５をローにするとトランジスタ１３はオフとなり、コレクタはハイになる。そうすると、トランジスタ１８がオフするとともにトランジスタ４０はオンする。すなわち、出力端子２７には発振回路１２から１．０ＧHzの周波数が出力される。
【００２３】
図２は、発振器の出力端子２７に接続されるとともにＮＰＮ型のトランジスタで構成された増幅器である。この増幅器は入力端子６１に接続された増幅回路６２と、この増幅回路６２の出力からコンデンサ６３を介して接続された増幅回路６４と、この増幅回路６４の出力がコンデンサ６５を介して接続された出力端子６６と、増幅回路６２を構成するトランジスタ６７のコレクタと電源端子１７との間に接続されるとともに周波数切り替え可能な第１の共振回路６８と、増幅回路６４のトランジスタ６９と電源端子１７との間に接続されるとともに周波数切り替え可能な第２の共振回路７０と、制御電圧入力端子７１（図１の制御電圧入力端子３５に接続されている。）に接続され、共振回路６８と７０の共振周波数を切り替えるスイッチ回路７２とで構成されている。
【００２４】
ここで、第１の共振回路６８は、インダクタンス７４ａと７４ｂの直列接続とコンデンサ（このコンデンサはパターンの浮遊容量で形成されている）７５の並列接続で形成される。このコンデンサ７５とインダクタンス７４ｂとで高い方の周波数、１．７ＧHzに共振し、コンデンサ７５とインダクタンス７４ａとインダクタンス７４ｂとで低い方の周波数、１．０ＧHzに共振するように設計している。
【００２５】
また、第２の共振回路７０も同様に、インダクタンス７５ａと７５ｂの直列接続とコンデンサ（このコンデンサはパターンの浮遊容量で形成されている）７７の並列接続で形成される。このコンデンサ７７とインダクタンス７５ｂとで高い方の周波数、１．７ＧHzに共振し、コンデンサ７７とインダクタンス７５ａとインダクタンス７５ｂの和とで低い方の周波数、１．０ＧHzに共振するように設計している。ここで、コンデンサ７８とコンデンサ７９は共に直流カット用のコンデンサである。
【００２６】
以上のように構成された増幅器について、以下にその動作を説明する。入力端子６１（発振器の出力端子２７に接続されている）に入力された信号は増幅回路６２と６４で増幅されて出力端子６６から出力される。ここで、制御電圧入力端子７１がハイの場合はスイッチトランジスタ回路７２のトランジスタ８０，８１共にオンとなる。これらのトランジスタ８０，８１のエミッタはグランドに接続されているので、コレクタはグランドレベルとなる。コンデンサ７８と７９は直流カット用のコンデンサなので、インダクタンス７４ａと７４ｂの接続点及びインダクタンス７５ａと７５ｂの接続点が交流的にグランドレベルとなる。すなわち、共振回路６８はコンデンサ７５とインダクタンス７４ｂとの並列共振回路となり、共振回路７０はコンデンサ７７とインダクタンス７５ｂとの並列共振回路となり、共に高い周波数（１．７ＧHz）で共振し、この周波数を能率良く通過させる増幅器となる。
【００２７】
次に、制御電圧入力端子７１がローの場合はスイッチトランジスタ回路７２のトランジスタ８０，８１共にオフとなる。すなわちこれらのトランジスタ８０，８１のコレクタは高インピーダンスとなるので、インダクタンス７４ａと７４ｂの接続点及びインダクタンス７５ａと７５ｂの接続点が交流的にオープンとなる。すなわち、共振回路６８はコンデンサ７５と並列にインダクタンス７４ａと７４ｂとが直列接続された並列共振回路となり、共振回路７０はコンデンサ７７とインダクタンス７５ａと７５ｂとが直列接続された並列共振回路となり、共に低い周波数（１．０ＧHz）で共振し、この周波数を能率良く通過させる増幅器になる。
【００２８】
図３は、図１に示した発振器と図２に示した増幅器が接続された高周波モジュールの平面図である。図３において、９０は略四角形をした４層のプリント基板であり、このプリント基板９０の４つの角にはそれぞれ制御電圧入力端子１５、同調電圧入力端子３５、出力端子６６及び電源端子１７が設けられており、その間には、グランド端子９１がそれぞれの辺に合計４個設けられている。また、この高周波モジュールの大きさは縦寸法１０mm、横寸法１２mm、厚さ２mmとなっている。
【００２９】
このように信号端子を離して設けると共に、その間にグランド端子９１を設けることにより、端子相互間の影響が少なくなる。すなわち、ノイズに対して対策される。また、四隅に端子を設けているので、実装の際の取り付けバランスがよい。また、発振回路１１と１２との間にスイッチトランジスタ１３を配置しているので、配線を短くすることができ小型化に寄与する。更にこのトランジスタ１３側に制御電圧入力端子１５を設けると共に、発振回路１１と１２側に同調電圧入力端子３５を設けている。そして、この発振器に続いて増幅回路６２と６４をこの順に配置し、増幅回路６４の出力の近傍に出力端子６６を設けている。このような配置をすることにより小型化が図れる。
【００３０】
図４は、高周波モジュールの断面図である。図４において、９０は４層のプリント基板であり、このプリント基板９０の１層目９０ａには発振器や増幅器を構成する電子部品９２が実装されている。９３は金属製のシールドケースであり電子部品９２を覆うようにプリント基板９０に設けられている。また、このプリント基板９０の２層目９０ｂと４層目９０ｄは全面グランドパターンとしている。３層目９０ｃには、共振回路２０の一部を構成するインダクタンス３０ａと共振回路４２の一部を構成するインダクタンス５０ａとがパターンで構成されて実装されている。そして、これらのインダクタンスからはそれぞれスルーホールで１層目９０ａに導出されてインダクタンス３０ｂ，５０ｂが形成され、これらのインダクタンス３０ｂ，５０ｂをトリミングすることにより周波数を調整している。
【００３１】
【発明の効果】
以上のように本発明によれば、第１のコレクタ接地トランジスタと第１の共振回路で形成される第１の発振回路と、第２のコレクタ接地トランジスタと第２の共振回路で形成される第２の発振回路とを備え、第３のトランジスタに加えられる制御電圧により前記第１の発振回路と前記第２の発振回路とを選択的に活性化する発振器において、前記第３のトランジスタは第１の抵抗を介して前記第１のトランジスタのエミッタに接続されるとともに、前記第２の抵抗を介して前記第２のトランジスタのベースに接続され、前記制御電圧は、前記第３のトランジスタのベースへ供給されるものであり、これにより第３のトランジスタ１つのみで第１の発振回路と第２の発振回路とを切り替えることができるので、発振器の小型化を図ることができる。
【００３２】
また、発振回路の切り替えは第３のトランジスタ１つで行えるので、低価格の発振器が得られる。
【００３３】
更に、発振回路の切り替えは第３のトランジスタ１つで行うので、第１の発振回路と第２の発振回路とが同時にオンしたり、同時にオフしたりすることはなく必ずどちらか一方の発振回路のみがオンしているので、負荷電流の平均化が図れる。このことにより、外部に対するノイズが少なくなる。また、過渡電流の変化がないので、供給する電源の設計が楽である。
【図面の簡単な説明】
【図１】本発明の一実施の形態による発振器の回路図
【図２】同、発振器に接続される増幅器の回路図
【図３】本発明の一実施の形態による高周波モジュールの平面図
【図４】同、断面図
【図５】従来の発振器の回路図
【符号の説明】
１１ 発振回路
１２ 発振回路
１３ トランジスタ
１５ 制御電圧入力端子
１８ トランジスタ
２０ 共振回路
２７ 出力端子
４０ トランジスタ
４２ 共振回路
Claims (6)
- 第１のコレクタ接地トランジスタと第１の共振回路で形成される第１の発振回路と、第２のコレクタ接地トランジスタと第２の共振回路で形成される第２の発振回路とを備え、第３のトランジスタに加えられる制御電圧により前記第１の発振回路と前記第２の発振回路とを選択的に活性化する発振器において、前記第３のトランジスタは第１の抵抗を介して前記第１のトランジスタのエミッタに接続されるとともに、前記第２の抵抗を介して前記第２のトランジスタのベースに接続され、前記制御電圧は、前記第３のトランジスタのベースへ供給される発振器。
- 第１のトランジスタと第２のトランジスタとの間に第３のトランジスタを配置した請求項１に記載の発振器。
- 第１のトランジスタと第２のトランジスタと第３のトランジスタはともにＮＰＮ型のトランジスタで構成した請求項１に記載の発振器。
- 発振器が実装されるプリント基板には４層基板を用い、第１層目に電子部品を装着し、第２層目と第４層目は全面グランドパターンとするとともに第３層目に共振回路を形成するインダクタンスの一部をパターンで形成し、このインダクタンスの残余の部分はスルーホールで第１層目に導出するとともにこの第１層目に残余のインダクタンスをパターンで形成した請求項１に記載の発振器。
- 請求項１に記載の発振器の出力にトランジスタで形成されたエミッタ接地増幅器を接続し、この増幅器のトランジスタのコレクタに共振回路を設けるとともに、この共振回路は制御電圧入力端子から入力される制御電圧によって共振周波数を切り替える高周波モジュール。
- 電子部品が実装されるとともに略４角形をしたプリント基板と、このプリント基板の角近傍にそれぞれ制御電圧入力端子と、同調電圧入力端子と、出力端子と、電源端子とを設けるとともにこれらの端子間にグランド端子を設けた請求項６に記載の高周波モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09433098A JP3648979B2 (ja) | 1998-04-07 | 1998-04-07 | 発振器とこれを用いた高周波モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09433098A JP3648979B2 (ja) | 1998-04-07 | 1998-04-07 | 発振器とこれを用いた高周波モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11298242A JPH11298242A (ja) | 1999-10-29 |
| JP3648979B2 true JP3648979B2 (ja) | 2005-05-18 |
Family
ID=14107282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09433098A Expired - Fee Related JP3648979B2 (ja) | 1998-04-07 | 1998-04-07 | 発振器とこれを用いた高周波モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3648979B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001016033A (ja) | 1999-06-25 | 2001-01-19 | Alps Electric Co Ltd | 切替型発振回路 |
| JP2001060826A (ja) | 1999-08-19 | 2001-03-06 | Alps Electric Co Ltd | ２バンド発振装置 |
| JP2001111342A (ja) * | 1999-10-14 | 2001-04-20 | Alps Electric Co Ltd | ２バンド発振器 |
| JP2001196852A (ja) | 2000-01-12 | 2001-07-19 | Matsushita Electric Ind Co Ltd | 複数周波数帯用電圧制御発振器 |
| JP2001244733A (ja) * | 2000-02-29 | 2001-09-07 | Fujitsu Media Device Kk | 高周波二帯域出力発振器 |
| JP2002261543A (ja) * | 2001-03-06 | 2002-09-13 | Alps Electric Co Ltd | ２バンド発振器 |
| KR20030073657A (ko) * | 2002-03-12 | 2003-09-19 | 엘지전자 주식회사 | 다중 밴드 전압 제어 발진기 |
| JP3853285B2 (ja) | 2002-11-01 | 2006-12-06 | シャープ株式会社 | 電圧制御発振器及びこれを備えた集積回路装置 |
-
1998
- 1998-04-07 JP JP09433098A patent/JP3648979B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11298242A (ja) | 1999-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3648979B2 (ja) | 発振器とこれを用いた高周波モジュール | |
| US7142067B2 (en) | Voltage-controlled oscillator, composite module, and communication apparatus | |
| US6278329B1 (en) | Low-noise amplifier stage with matching network | |
| US7109811B2 (en) | Voltage controlled oscillator, composite module, and communication apparatus | |
| JPH03201805A (ja) | 電圧制御発振器 | |
| JP3330040B2 (ja) | 発振回路 | |
| US6700177B2 (en) | Compact, surface-mounting-type, electronic-circuit unit | |
| CN1095283C (zh) | 用于具有低相位噪声的数字高级电视信号的振荡器 | |
| US7696833B2 (en) | Oscillator | |
| US6960964B2 (en) | Oscillator | |
| US20050110588A1 (en) | Oscillator | |
| JP3491562B2 (ja) | 周波数逓倍器 | |
| US7053721B2 (en) | Oscillator having a resonant circuit and a drive circuit | |
| JP2000349557A (ja) | 周波数逓倍器 | |
| JP3159445B2 (ja) | 高周波発振装置 | |
| JPH046252Y2 (ja) | ||
| JP3484771B2 (ja) | 発振装置 | |
| JP2003142942A (ja) | 電圧制御発振器 | |
| JPH10117110A (ja) | 発振器 | |
| KR20020017512A (ko) | 위상잡음 개선을 위한 집적회로형 초소형 전압제어발진소자 | |
| JPH0548331A (ja) | 電圧制御発振器 | |
| JP2005228857A (ja) | 高周波発振装置 | |
| JP2003017936A (ja) | 電圧制御発振器 | |
| JPH06268441A (ja) | 電圧制御高周波発振器 | |
| JPH0750522A (ja) | 電圧可変発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |