JP2003142942A - 電圧制御発振器 - Google Patents

Abstract

(57)【要約】 【課題】電圧制御発振器の積層基板の絶縁層の積層数を
減ずるとともに、Ｃ／Ｎ特性が維持できる電圧制御発振
器を提供することにある。 【解決手段】電圧制御発振器においてＣ／Ｎ特性の向上
のため、発振用トランジスタのエミッタ抵抗に直列に第
２ストリップ線路を挿入する。共振回路部の共振手段の
第１ストリップ線路を積層基板の内部に、第２ストリッ
プ線路を積層基板１の裏面に配置した。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、携帯電話機や移動
通信端末などに使用される電圧制御発振回路が形成され
た電圧制御発振器に関するものである。 【０００２】 【従来の技術】移動体通信端末やその他の通信機器に使
用されている電圧制御発振回路は、多層基板に形成され
ている。このような部品を電圧制御発振器という。ま
た、電圧制御発振器は、電圧制御発振回路と接続する他
の回路とともに形成される。電圧制御発振回路は、外部
の制御電圧により発振出力の周波数を任意に制御でき
る。このため、移動体通信端末や通信機器においては、
選局や使用周波数帯域を切り替えるために広く用いられ
ている。 【０００３】電圧制御発振器に形成される電圧制御発振
回路は図3に示すように、共振回路部Ｘ、負性抵抗回路部
Ｙ、増幅回路部Ｚから構成されている。共振回路部Ｘ
は、主に電圧制御発振器の発振周波数を決定するストリ
ップ線路ＳＬ、可変容量ダイオードＤＶ、コンデンサＣ
３、C４から構成され、さらに、可変容量ダイオードＤ
Ｖに供給する外部制御電圧を安定化させる平滑回路部Ｗ
を含んでいる。 【０００４】共振回路部Ｘの平滑回路部Ｗは、コンデン
サC１、インダクタンス素子L１から成り、共振回路部Ｘ
の可変容量ダイオードＤＶへ制御電圧を供給する。共振
回路部Ｘは、第１ストリップ線路ＳＬを含む共振回路
（第１共振回路）からなり、可変容量ダイオードＤＶの
容量変化に応じて共振周波数が任意に制御することがで
きる。 【０００５】負性抵抗回路Ｙは共振回路部Ｘで決定され
る共振周波数に基づいて発振周波数で発振させるための
回路であり、発振用トランジスタＴｒ１、コンデンサＣ
6、Ｃ7、Ｃ9及び複数のバイアス抵抗から構成される。
また、発振用トランジスタＴｒ１のエミッタには、抵抗
Ｒ６と第２ストリップ線路L3である第１の共振回路が配
置されている。この共振回路は、発振周波数の信号が発
振用トランジスタＴｒ１にて減衰しない（グランド電位
に漏れない）よう、また、発振周波数以外の不要な周波
数をグランド電位に逃がすための回路である。 【０００６】また増幅回路Ｚは増幅用トランジスタＴｒ
２、コンデンサＣ８、Ｃ１０、Ｃ１１及び複数のバイア
ス抵抗、インダクタンス素子Ｌ２から構成されている。 【０００７】発振信号は増幅用トランジスタＴｒ２のエ
ミッタに供給され、ここで増幅されて結合コンデンサＣ
１１を介して出力端子ＯＵＴＰＵＴより出力される。 【０００８】一般に、高周波発振器では搬送波に対する
雑音比の特性（以下、Ｃ／Ｎ特性という）が重要であ
る。Ｃ／Ｎ特性が劣化すると、その高周波発振器を用い
た無線通信機の通信性能が損なわれる。具体的には通信
相手と接続できなかったり、接続できても通信途中で切
断されたり、さらには通信中の雑音が多く通話品質が低
下する現象として現れるものである。したがってＣ／Ｎ
特性の向上は、重要な技術的課題である。 【０００９】このＣ／Ｎ特性の向上させるために、上述
のように発振用トランジスタＴｒ１のエミッタ端子とグ
ランドの間に抵抗Ｒ６、第２ストリップ線路Ｌ３を配置
している。ここで、発振回路の効率を考えた場合、直流
での回路動作では抵抗Ｒ６はなるべく小さい値がよい
が、Ｃ／Ｎ特性を向上させるために発振用トランジスタ
Ｔｒ１のエミッタ側抵抗Ｒ６のインピーダンスを大きく
する必要がある。そこで図３に示すように、発振用トラ
ンジスタＴｒ１のエミッタ端子は接続される抵抗Ｒ６に
直列にストリップ線路Ｌ３を接続し、ストリップ線路Ｌ
３を経由して接地する。ストリップ線路Ｌ３は、等価回
路ではＬとＣの並列共振回路と考えられ、回路定数によ
って決まる自己共振周波数を持つ（第２共振回路Ｖ）。
その自己共振周波数でインピーダンスが最大になる。し
たがってストリップ線路Ｌ３の自己共振周波数を発振周
波数の付近に設定することによって抵抗Ｒ６のストリッ
プ線路Ｌ３側端子は発振周波数の付近においては高イン
ピーダンス状態にすることができる。これにより発振出
力の一部がグランドに流れ出ることを抑制できるため、
発振器の出力を無駄なく増幅回路部Ｚに送ることができ
る。 【００１０】図４には、Ｃ／Ｎ特性を示す特性図であ
り、発振用トランジスタＴｒ１のエミッタに抵抗Ｒ６を
配置したものに対して、さらに、ストリップ線路Ｌ３を
配置することにより、Ｃ／Ｎ特性を約１ｄＢｃ／Ｈｚ改
善することができる。従来のこのような電圧制御発振器
は、図５に示すように、電圧制御発振器２０には絶縁体
４層からなる積層基板２１を用いて構成される。 【００１１】積層基板２１は、複数の誘電体層２１ａ〜
２１ｅからなり、各誘電体層間に、容量形成用電極、内
部配線層２５、グランド導体膜２８、ストリップ線路Ｓ
Ｌやインダクタ素子Ｌ３などが内装されている。また、
積層基板２１の表面には、各種電子部品素子２６が搭載
される表面配線層２７が形成されている。また、積層基
板２１の裏面には、グランド導体膜２３及び外部回路と
接続する端子電極２４が形成されている。また、積層基
板２１の表面には、電子部品素子２６が実装され、さら
に、 その表面にシールドケース２２が被覆されるよう
に取り付けられている。 【００１２】図３の電圧制御発振回路において、共振手
段であるストリップ線路ＳＬは、図５における誘電体層
２１ａと２１ｂとの間との層間に形成されたストリップ
線路ＳＬとして記載している。また、図３に示す発振用
トランジスタＴｒ１のエミッタとグランド電位間に配置
したストリップ線路Ｌ３は、図５における誘電体層２１
ｄと２１ｅとの間との層間に形成されたストリップ線路
Ｌ３として記載している。このストリップ線路Ｌ３が形
成された誘電体層と隣接する上下の誘電体層または誘電
体層上には、ストリップ線路Ｌ３を上下から挟持するグ
ランド導体膜２８、２３が形成されている。尚、グラン
ド導体膜２３は、積層基板２１の裏面側に形成されてい
る。 【００１３】 【発明が解決しようとする課題】積層基板２１に内装さ
れたストリップ線路Ｌ３は、発振出力の周波数領域で高
インピーダンス状態になるように設計されており、実質
的に共振回路部Ｘの共振周波数と非常に近い周波数とな
っている。ここで、ストリップ線路Ｌ３と共振回路部Ｘ
のストリップ線路ＳＬを同一の積層基板２１内に形成す
ると、通常その電極間の浮遊容量によって、相互干渉を
引き起こし、発振器のＣ／Ｎ特性が悪化する。このた
め、図５の構造では、両者の間にグランド導体膜２８を
介在させ、干渉を抑えていた。 【００１４】しかし、このように途中でグランド導体膜
２８を介在させるために、積層基板２１に誘電体層を１
層増やす必要があり、製品のコストダウンを達成するこ
とができなった。また、ストリップ線路ＳＬとストリッ
プ線路Ｌ３とを平面に引き離すように構成すると、必然
的に積層基板２１が大型化してしまい、小型な電圧制御
発振器が達成できない。 【００１５】本発明は上述の問題点に鑑みて案出された
ものであり、その目的は、小型で低背が可能であり、Ｃ
／Ｎ特性の高い電圧制御発振器を提供することにある。 【００１６】 【課題を解決するための手段】本発明では、第１ストリ
ップ線路を含む共振手段と可変容量ダイオードとを含む
共振回路部と、前記共振回路部の共振周波数に基づいて
発振条件を整え、且つ発振信号を出力する発振用トラン
ジスタ、該発振用トランジスタのエミッタとグランド電
位との間に第２ストリップ線路を有する共振回路を含む
負性抵抗回路部と、前記負性抵抗回路部の発振信号を増
幅して発振出力する増幅回路部とから成る電圧制御発振
回路を、複数の誘電体層が積層した多層基板に配置して
成る電圧制御発振器において、前記第１ストリップ線路
は、前記積層基板の誘電体層間内に内装されるととも
に、前記第２ストリップ線路は、前記積層基板の裏面に
被着形成されていることを特徴とする電圧制御発振器で
ある。 【作用】本発明によれば発振用トランジスタＴｒ１のエ
ミッタに接続した抵抗Ｒ６に、直列に接続したインピー
ダンスとなるストリップ線路Ｌ３（第２共振回路）と共
振手段を構成するストリップ線路ＳＬを積層基板の厚み
方向に引き離して配置されている。即ち、ストリップ線
路ＳＬは、積層基板の内装に、ストリップ線路ＳＬ３
は、積層基板の裏面に配置されている。これは、ストリ
ップ線路ＳＬが主に可変容量ダイオードに接続されたコ
ンデンサや結合用コンデンサＣ５と接続するコンデンサ
なとのように、積層基板の表面に実装される電子部品素
子に接続されるため、積層基板内でも、比較的表面側に
近傍の誘電体層間に配置されている。これに対して、ス
トリップ線路ＳＬ３は、その一端がグランド電位に配置
されるため、グランド端子電極の近傍である積層基板の
裏面に形成される。このため、結果として、ストリップ
線路ＳＬとＳＬ３とが積層基板の厚み方向に離れて配置
されることになる。その結果、両者のストリップ線路間
の干渉が減少する。このような構成により、発振用トラ
ンジスタＴｒ１のエミッタに接続した抵抗Ｒ６に、直列
に接続したインピーダンスとなるストリップ線路Ｌ３
は、チョークコイルとして働くものであり、一端はグラ
ンドに、他端は抵抗R６につながっているため、外部か
らのノイズなどの影響（外乱の影響）を受けにくいた
め、積層基板の裏面に配置しても、特性が変化すること
が一切ない。 【００１７】 【発明の実施の形態】以下、本発明の電圧制御発振器を
図面に基づいて説明する。 【００１８】図１は電圧制御発振回路を具備した電圧制
御発振器の断面構造図である。この電圧制御発振器の積
層基板１１は、ガラス繊維にエポキシ樹脂を含浸させた
ガラスエポキシ材料からなる絶縁層１１ａ〜１１ｄが積
層状態に積層されている。そして、所定絶縁層１１ａ〜
１１ｄの層間には、内部配線層が形成されている。この
内部配線層は、図３の電圧制御発振回路におけるストリ
ップ線路ＳＬ、Ｌ１、Ｌ２やグランド導体膜１５や回路
網を構成する配線層などが例示できる。 【００１９】また、積層基板１の表面には、表面配線層
１６、１７が形成されており、この表面配線層１６、１
７に電圧制御発振回路を構成する各種電子部品素子１９
ａ、１９ｂ、１９ｃが実装されている。この電子部品素
子１９ａ〜１９ｃは、例えばトランジスタ、コンデン
サ、抵抗及び可変容量ダイオードＤＶなどが例示でき
る。このような電子部品素子１９ａ、１９ｂ、１９ｃ
は、表面配線層１６、１７の一部に半田接合される。 【００２０】絶縁層１１ａと１１ｂとの間には、図３の
電圧制御発振回路の共振手段を構成するストリップ線路
ＳＬが配置されている。また、ストリップ線路ＳＬを回
避するように所定パターンの配線層やグランド導体膜１
５が形成されている。 【００２１】また、絶縁層１１ｂと１１ｃとの間には、
図３の電圧制御発振回路の平滑回路部Ｗを構成するスト
リップ線路Ｌ１及び増幅回路部Ｚの出力段のストリップ
線路Ｌ２が配置されている。 【００２２】また、積層基板１の裏面には、図２に示す
ように、その周辺部には、複数の外部接続端子１４、グ
ランド導体膜１３が配置され、その中央部付近には図３
の負性抵抗回路部Ｙの発振用トランジスタＴｒ１のエミ
ッタに接続するストリップ線路Ｌ３が配置されている。 【００２３】尚、外部端子電極１４は、Ｖｃｃ端子、Ｏ
ｕｔｐｕｔ端子、Ｖｃ端子などが例示でき、また、グラ
ンド導体膜１３と接続する外部端子電極がグランド電位
の端子電極となっている。またストリップ線路Ｌ３は、
その中央部に所定値のインダクタンス成分を確保するた
めにミアンダ状（蛇行した形状）にパターンニングされ
た配置されている。ここで、ストリップ線路Ｌ３とグラ
ンド電位以外の外部端子電極１４との間には、グランド
導体膜１３がパターン化されて延出している。 【００２４】また、積層基板１１のこの裏面がマザーボ
ードとの接続面となる。従って、の外部端子電極１４、
及びグランド電位の端子電極以外には、半田付着を防止
するレジストを覆うようにすることが望ましい。 【００２５】電子部品素子１９ａ、１９ｂ、１９ｃが実
装される表面配線層１６、１７と積層基板１１の内部に
形成されたストリップ線路ＳＬ、Ｌ１、Ｌ２、グランド
導体膜、配線層、さらに、積層基板１１の裏面に形成さ
れた外部端子電極１４やグランド電位導体膜１３、グラ
ンド電位外部端子電極との間には、積層基板１１の厚み
方向を貫くビアホール導体や積層基板１の端面に形成し
た導体膜によって互いに接続される。 【００２６】積層基板１１の表面には、電子部品素子１
９ａ，１９ｂ，１９ｃを覆うようにグランド電位のシー
ルドキャップ１２をはんだ付けにて取り付ける。 【００２７】ここで、本発明の電圧制御発振器は、積層
基板１１の内部において、表面側の絶縁層１１ａと１１
ｂとの間にストリップ線路ＳＬが配置され、積層基板１
１の裏面にストリップ線路Ｌ３が配置されており、この
関係は、積層基板１１の小型化を考慮した場合、最も両
者の接合を低減させる構造と言える。例えば、ストリッ
プ線路ＳＬを積層基板１１の表面側に形成することが考
えられるが、積層基板１１の表面に形成すると、電子部
品素子１９ａ〜１９ｃの搭載占有領域を侵してしまい、
基板が大型化してしまう。 【００２８】また、ストリップ線路ＳＬを、積層基板１
１の表面側の近傍に形成することにより、図３の電圧制
御発振回路に示すコンデンサＣ３やコンデンサＣ４、コ
ンデンサＣ５（積層基板１１の表面に実装される電子部
品素子）との接続が物理的に簡単となる。 【００２９】また、ストリップ線路Ｌ３は、積層基板１
１の裏面に形成されており、その面には、グランド電位
の端子電極が位置されており、グランド電位と容易に接
続することができる。同時に、マザーボードとの接合す
る界面であり、電子部品素子の実装が実質的に困難な面
であるものの、外部端子電極１４との間には容易にグラ
ンド導体膜１３が形成でき、外乱から影響を受けないの
で望ましい。 【００３０】上述の構成のストリップ線路Ｌ３を積層基
板１１の裏面に形成した本発明の電圧制御発振器１０に
よれば、図５に示すストリップ線路Ｌ３を積層基板２１
の内部に形成した電圧制御発振器と比較して、何らの発
振出力では変化は無く、またＣ／Ｎ特性も遜色のないも
のであった。 【００３１】本実施の形態による結果は、ストリップ線
路ＳＬとストリップ線路Ｌ３の層間に、ストリップ線路
Ｌ１、Ｌ２を適切に配置することにより、ストリップ線
路ＳＬとストリップ線路Ｌ３間の結合を無くし、また、
ストリップ線路Ｌ１、Ｌ２との結合をなくし、Ｃ／Ｎ特
性を悪化されずに、積層基板の絶縁層の積層数を減ら
し、コストダウン化が図れる。 【００３２】以上説明したように、本実施の形態による
と発振用トランジスタＴｒ１のエミッタに接続した抵抗
に直列に接続したインピーダンスとなるストリップ線路
Ｌ３を、共振回路部Ｘの共振手段のストリップ線路ＳＬ
から積層基板１１の厚み方向で離しており、両者の間に
ストリップ線路Ｌ１や配線をストリップ線路ＳＬとスト
リップ線路Ｌ３間をシールドするように配置したので、
ストリップ線路ＳＬとストリップ線路Ｌ３間の結合が減
少し、Ｃ／Ｎ特性を向上させることができる。 【００３３】なお、本実施の形態ではガラスエポキシ材
料の絶縁層を３層積層してなる積層基板を用いたが、誘
電体セラミック材料を用いた積層基板でも、より多層の
基板でも同様の効果が得られることは言うまでもなぃ。 【００３４】 【発明の効果】本発明ではストリップ線路ＳＬとストリ
ップ線路Ｌ３の間に、積層基板の厚み方向に離して配置
することができるため、ストリップ線路ＳＬとストリッ
プ線路Ｌ３間の結合を減少させて、Ｃ／Ｎ特性を劣化す
ることがない。 【００３５】また、ストリップ線路Ｌ３を積層基板の裏
面に配置しているので、積層基板の積層数を減少させる
ことができるため、小型化、低背化が維持、達成でき
る。 【００３６】また、ストリップ線路ＳＬとストリップ線
路Ｌ３との間に、自己共振周波数の離れた他のストリッ
プ線路を挟み込むことによって、ストリップ線路ＳＬと
ストリップ線路Ｌ３間の結合を、さらに減少させること
ができる。

【図面の簡単な説明】 【図１】本発明に係る電圧制御発振器の構成を示す縦断
面図である。 【図２】図１に示す電圧制御発振器の積層基板の裏面の
パターンを示す平面図である。 【図３】本発明の電圧制御発振器に搭載される電圧制御
発振回路の回路図である。 【図４】図３におけるストリップ線路Ｌ３の有無の状態
を示す特性図である。 【図５】従来の電圧制御発振器の断面図である。 【符号の説明】 Ｘ…共振回路部 Ｙ…負性抵抗回路部 Ｚ…増幅回路部 Ｔｒ１…発振用トランジスタ Ｔｒ２…増幅用トランジスタ ＳＬ…ストリップ線路 Ｌ１、Ｌ２、Ｌ３…ストリップ線路 １４…外部電極 １３…グランド導体膜 １１…積層基板 ＤＶ…可変容量ダイオード １９ａ,１９ｂ,１９ｃ、２９ａ、２９ｂ、２９ｃ…電子
部品素子

Claims (1)

1. 【特許請求の範囲】 【請求項１】 第１ストリップ線路を含む共振手段と可
   変容量ダイオードとを含む共振回路部と、前記共振回路
   部の共振周波数に基づいて発振条件を整え、且つ発振信
   号を出力する発振用トランジスタ、該発振用トランジス
   タのエミッタとグランド電位との間に第２ストリップ線
   路を有する共振回路を含む負性抵抗回路部と、前記負性
   抵抗回路部の発振用トランジスタが出力する発振信号を
   増幅して発振出力する増幅回路部とから成る電圧制御発
   振回路を、 複数の誘電体層を積層した積層基板に配置して成る電圧
   制御発振器において、前記第１ストリップ線路は、前記
   積層基板の誘電体層間内に内装されるとともに、前記第
   ２ストリップ線路は、前記積層基板の裏面に被着形成さ
   れていることを特徴とする電圧制御発振器。