JP4517653B2 - 光半導体デバイス - Google Patents

光半導体デバイス Download PDF

Info

Publication number
JP4517653B2
JP4517653B2 JP2004022166A JP2004022166A JP4517653B2 JP 4517653 B2 JP4517653 B2 JP 4517653B2 JP 2004022166 A JP2004022166 A JP 2004022166A JP 2004022166 A JP2004022166 A JP 2004022166A JP 4517653 B2 JP4517653 B2 JP 4517653B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
cladding layer
semiconductor device
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004022166A
Other languages
English (en)
Other versions
JP2005217195A (ja
Inventor
道夫 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2004022166A priority Critical patent/JP4517653B2/ja
Publication of JP2005217195A publication Critical patent/JP2005217195A/ja
Application granted granted Critical
Publication of JP4517653B2 publication Critical patent/JP4517653B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、光半導体デバイスに関する。
文献1(特開平9−214045号公報)には、半導体レーザが記載されている。この半導体レーザは、活性層を含むメサストライプを埋め込む様にFeドープInP埋め込み層を設けると共に、FeドープInP埋め込み層とメサストライプとの間にFe拡散防止層を設ける。Fe拡散防止層によって、FeドープInP埋め込み層の抵抗率の低下を防止するとともに、p型InP層の不純物濃度の低下を防止する。
文献2(特開平8−255950号公報)には、埋め込み型半導体レーザが記載されている。埋め込み型半導体レーザは、InP基板上に形成された量子井戸活性層を含むメサ部と、このメサ部の側面を埋め込む埋め込み部とを備えた半導体レーザにおいて、埋め込み部では、p−InP層と、InPよりもバンドギャップの大きいInGaAlAs層と、半絶縁性のInP層と、n−InP層とが順に設けられている。この埋め込み型半導体レーザは、半絶縁性InP層の抵抗率を高く保ち、漏れ電流が小さく、高出力まで動作可能となる。
文献3(特開2001−352131号公報)には、半絶縁埋設リッジ構造が記載されている。半絶縁埋設リッジ構造では、複数のInAlAs及び/又はInGaAlAs層を用い、クラッド層と活性層との間と、電流阻止層と活性層との間の直接接触を防ぐ。
特開平9−214045号公報 特開平8−255950号公報 特開2001−352131号公報
これらの文献に記載された半導体素子では、p型の導電型の不純物として、拡散係数の大きい亜鉛元素が用いられる。また、埋め込み領域とメサストライプとの間に、埋め込み領域がメサストライプに接触することを防止する半導体層(以下、拡散防止層と呼ぶ)を設けている。この拡散防止層によれば、p型の導電型の不純物と鉄元素との相互拡散が低減される。
これらの素子において用いられている半導体素子は、必然的に拡散防止層を必要としている。しかしながら、拡散防止層を用いることの無い光半導体デバイスが求められている。
そこで、本発明は、上記の事項を鑑みて為されたものであり、p型の導電型の不純物と鉄原子との相互拡散が低減される光半導体デバイス提供することを目的としている。
本発明の一側面によれば、光半導体デバイスは、(a)基板上に設けられた半導体メサと、(b)前記基板上に設けられ前記半導体メサを埋め込む埋め込み領域とを備え、前記半導体メサは、第1のクラッド層、第2のクラッド層および活性層を含んでおり、前記活性層は、前記第1のクラッド層と前記第2のクラッド層との間に設けられており、前記埋め込み領域は、少なくとも鉄元素が添加された半導体層を含んでおり、前記第1のクラッド層は、炭素元素が添加されておりヒ素元素を含むIII−V化合物半導体から成ることを特徴とする。この光半導体デバイスは、前記第1のクラッド層および前記埋め込み領域上に設けられた第3のクラッド層をさらに備えることができる。前記第3のクラッド層は、炭素元素が添加されておりヒ素元素を含むIII−V化合物半導体から成ることを特徴とする。
この光半導体デバイスの第1のクラッド層には炭素元素が添加されており埋め込み層には鉄元素が添加されているので、炭素元素および鉄元素の相互拡散が低減される。第1のクラッド層のキャリア濃度が小さくならない。また、埋め込み領域内の鉄が添加された半導体層の抵抗が低下することを抑えることができる。さらに、第1のクラッド層の抵抗が上昇することを抑えることができる。
本発明の別の側面によれば、光半導体デバイスは、(a)基板上に設けられた半導体メサと、(b)前記基板上に設けられ前記半導体メサを埋め込む埋め込み領域とを備え、前記半導体メサは、第1のクラッド層、第2のクラッド層および活性層を含んでおり、前記活性層は、前記第1のクラッド層と前記第2のクラッド層との間に設けられており、前記埋め込み領域は、少なくとも鉄元素が添加された半導体層を含んでおり、前記活性層は、炭素元素が添加されておりヒ素元素を含むIII−V化合物半導体の領域を有することを特徴とする。この光半導体デバイスは、前記第1のクラッド層および前記埋め込み領域上に設けられた第3のクラッド層をさらに備えることができる。前記第3のクラッド層は、炭素元素が添加されておりヒ素元素を含むIII−V化合物半導体から成ることを特徴とする。
この光半導体デバイスの活性層は炭素元素が添加されておりヒ素元素を含むIII−V化合物半導体の領域を含んでいるので、炭素元素および鉄元素の相互拡散が低減される。このIII−V化合物半導体領域のキャリア濃度が小さくならない。また、埋め込み領域の抵抗が低下することを抑えることができる。さらに、III−V化合物半導体領域の抵抗が上昇することを抑えることができる。この光半導体デバイスでは、活性層が、炭素元素が添加された半導体領域を含むので、光半導体デバイスの特性を改善することができる。
本発明の更なる別の側面によれば、光半導体デバイスは、(a)基板上に設けられた半導体メサと、(b)前記基板上に設けられ前記半導体メサを埋め込む埋め込み領域とを備え、前記半導体メサは、第1のクラッド層、第2のクラッド層、光閉じ込め層および活性層を含んでおり、前記活性層は、前記第1のクラッド層と前記第2のクラッド層との間に設けられており、前記埋め込み領域は、少なくとも鉄元素が添加された半導体層を含んでおり、前記光閉じ込め層は、炭素元素が添加されておりヒ素元素を含むIII−V化合物半導体から成ることを特徴とする。この光半導体デバイスは、前記第1のクラッド層および前記埋め込み領域上に設けられた第3のクラッド層をさらに備えることができる。前記第3のクラッド層は、炭素元素が添加されておりヒ素元素を含むIII−V化合物半導体から成ることを特徴とする。
この光半導体デバイスの光閉じ込め層には炭素元素が添加されており埋め込み層には鉄元素が添加されているので、炭素元素および鉄元素の相互拡散が低減される。光閉じ込め層のキャリア濃度が小さくならない。また、埋め込み領域の抵抗が低下することを抑えることができる。さらに、光閉じ込め層の抵抗が上昇することを抑えることができる。この炭素元素が添加された光閉じ込め層によれば、光半導体デバイスの特性を改善することができる。
本発明の光半導体デバイスでは、前記埋め込み領域の前記半導体層はInP半導体から成ることが好ましい。
この光半導体デバイスの半導体層には炭素元素が添加されているので、鉄元素が添加されたInP半導体領域の抵抗が低下することを抑えることができる。
InP半導体に炭素元素を添加した場合は、n導電型を示す。しかし、本発明のように、ヒ素元素を含むIII−V化合物半導体に不純物として炭素元素を添加した場合、炭素元素はp型の導電型を示す。この炭素元素は、従来p型導電型の不純物として用いられている亜鉛(Zn)元素に比較して、拡散係数が著しく小さい。
本発明の光半導体デバイスでは、前記III−V化合物半導体はAlGaInAs半導体およびAlInAs半導体の少なくともいずれかであることが好適である。
この光半導体デバイスにおいて、AlGaInAs半導体層およびAlInAs半導体層を用いると、ドーパントが埋め込み領域に拡散することを防ぐことができる。
本発明の光半導体デバイスは、前記第1のクラッド層および前記埋め込み領域上に設けられた第3のクラッド層を更に備え、前記第3のクラッド層は、炭素元素が添加されたヒ素元素を含むIII−V化合物半導体から成ることが好ましい。
この光半導体デバイスの第3のクラッド層には炭素元素が添加されているので、鉄元素が添加された埋め込み領域の抵抗が低下することを抑えることができる。
本発明の光半導体デバイスでは、前記第3のクラッド層の前記III−V化合物半導体は、AlGaInAs半導体およびAlInAs半導体の少なくともいずれかであることが好適である。
この光半導体デバイスにおいて、AlGaInAs半導体層およびAlInAs半導体層を用いると、ドーパントが埋め込み領域に拡散することを防ぐことができる。
本発明の光半導体デバイスでは、前記活性層は、井戸層およびバリア層を含む多重量子井戸構造を有しており、前記バリア層は、炭素元素が添加されたAlGaInAs半導体および炭素元素が添加されたAlInAs半導体の少なくともいずれかから成ることが好ましい。
この光半導体デバイスでは、前記バリア層が、炭素元素が添加された半導体領域を含むので、光半導体デバイスの高速動作特性が改善されることができる。
本発明に係る別の側面によれば、光半導体デバイスを製造する方法は、(a)炭素元素を含むハロゲン化合物を用いて、炭素元素が添加されたIII−V化合物半導体層を形成する工程と、(b)前記III−V化合物半導体層を形成する工程の後に、鉄元素が添加された埋め込み領域を形成する工程とを備え、前記III−V化合物半導体層は、AlGaInAs半導体層およびAlInAs半導体層の少なくともいずれかである。
この方法では、炭素元素が添加された半導体層上に、鉄元素が添加された埋め込み領域を形成するので、鉄元素が添加された埋め込み領域の抵抗が低下することを抑えることができる。
本発明の更なる別の側面によれば、光半導体デバイスを製造する方法は、(a)鉄元素が添加された埋め込み領域を形成する工程と、(b)前記埋め込み領域を形成した後に、炭素元素を含むハロゲン化合物を用いて、炭素元素が添加されたIII−V化合物半導体層を形成する工程を備え、前記III−V化合物半導体層は、AlGaInAs半導体層およびAlInAs半導体層の少なくともいずれかである。
この方法では、鉄元素が添加された埋め込み領域上に、炭素元素が添加された半導体層上を形成するので、鉄元素が添加された埋め込み領域の抵抗が低下することを抑えることができる。

以上説明したように、本発明によれば、p型の導電型の不純物と鉄との相互拡散が低減される光半導体デバイスが提供され、また、この光半導体デバイスを製造する方法が提供される。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の光半導体デバイスおよび光半導体デバイスを製造ずる方法に係わる実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
(第1の実施の形態)
図1は、本実施の形態に係る光半導体デバイスを示す断面図である。光半導体デバイス1は、炭素ドープの第1のクラッド層3と、第2のクラッド層5と、活性層7と、埋め込み領域9とを備える。活性層7は、第1のクラッド層3と第2のクラッド層5との間に設けられている。埋め込み領域9は、半導体メサを埋め込むように設けられている。半導体メサは、第1のクラッド層3、第2のクラッド層5および活性層7を含む。埋め込み領域9は鉄ドープIII−V化合物半導体層11を含む。鉄ドープIII−V化合物半導体層11は、鉄ドープIII−V化合物半導体層11は高抵抗を有しており、例えば活性層7bに電流を閉じ込めることができる。この光半導体デバイス1の第1のクラッド層3は炭素ドープであるので、鉄ドープのIII−V化合物半導体層11の抵抗が低下することを抑えることができる。
この光半導体デバイスの第1のクラッド層3は炭素元素が添加されており埋め込み層9には鉄元素が添加されているので、炭素元素および鉄元素の相互拡散が低減される。第1のクラッド層3への鉄元素の拡散が少なくできるので、第1のクラッド層3のキャリア濃度が小さくならない。また、第1のクラッド層3の炭素濃度の低下が抑えられるので、第1のクラッド層3の抵抗が上昇することを抑えることができる。さらに、埋め込み領域9内の半導体層11からの鉄元素の拡散が少なくでき第1のクラッド層3からの炭素元素の拡散が抑えられるので、埋め込み領域9の抵抗が低下することを抑えることができる。
一実施例では、第1のクラッド層3はp型III−V化合物半導体から成り、第2のクラッド層5はn型III−V化合物半導体から成り、活性層7はアンドープIII−V化合物半導体から成る。好適な実施例の光半導体デバイス1では、埋め込み領域9の鉄ドープIII−V化合物半導体層11は、鉄ドープInP層を含むことが好ましい。この光半導体デバイスの第1のクラッド層は炭素ドープであるので、鉄ドープInP層に抵抗が低下することを抑えることができる。好適な実施例の光半導体デバイス1では、第1のクラッド層3は、炭素元素が添加されておりヒ素元素を含むIII−V化合物半導体から成ることができる。
光半導体デバイス1は、支持基体13を含む。第1のクラッド層3、第2のクラッド層5、活性層7および埋め込み領域9は、支持基体13上に設けられている。支持基体13としては、例えば、InP半導体基板またはGaAs半導体基板を用いることができるが、本発明は、これに限定されるものではない。活性層7は、InGaAsP半導体から成ることができる。また、活性層7は、量子井戸構造を有することができ、該量子井戸構造は、例えばInGaAsP半導体から成る井戸層とInGaAsP半導体から成るバリア層を含む。
一実施例の光半導体デバイス1では、第1のクラッド層3、第2のクラッド層5、活性層7および埋め込み領域9は、支持基体13上に設けられたメサ形状を成しており、例えば、該メサ17はストライブ形状を成すことができる。ストライプの幅は、例えば1.5マイクロメートル程度である。
光半導体デバイス1では、第1のクラッド層3は、ヒ素(As)を含むIII−V化合物半導体から成ることが好ましく、炭素はp型ドーパントとして働く。また、好適な実施例では、第1のクラッド層3は、例えばAlGaInAs半導体、AlInAs半導体およびInGaAsP半導体の少なくともいずれかから成ることができる。これらの半導体材料は、活性層7に対して光閉じ込めと電位障壁を提供できると共に、炭素がp型ドーパントとして働く。これによって、第1のクラッド層3のp型ドーパントの拡散により埋め込み領域9の抵抗が低下することを防ぐことができる。
光半導体デバイス1は第3のクラッド層19を更に備えることができ、第3のクラッド層19は第1のクラッド層3および埋め込み領域9上に設けられている。第3のクラッド層19は、活性層に光を閉じ込めるために設けられている。第3のクラッド層19の導電型は第1のクラッド層3の導電型と同じである。
光半導体デバイス1はコンタクト層21を更に備えることができる。第3のクラッド層19は、コンタクト層21と埋め込み領域9およびメサ17との間に設けられている。好適な実施例は、コンタクト層21は、第3のクラッド層21のバンドギャップより小さいバンドギャップを有している。また、コンタクト層21にはドーパントが高濃度に添加されており、コンタクト層21のドーパント濃度は、第3のクラッド層21のドーパント濃度より大きい。コンタクト層21は、炭素でドープされていることが好ましい。コンタクト層21は、ヒ素を含むIII−V化合物半導体から成ることが好ましく、炭素ドーパントがp型ドーパントとして働く。
光半導体デバイス1では、埋め込み領域9は、埋め込み層11と第3のクラッド層19との間に設けられた半導体層23を含むことができる。半導体層23は、第3のクラッド層19と異なる導電型を有しており、p型クラッド層19から埋め込み層11に流れ込むキャリア(ホール)を阻止するために設けられている。
光半導体デバイス1において、メサ領域25、クラッド層19およびコンタクト層21は、支持基体13上に設けられたメサ形状を成しており、例えば、該メサ領域25はストライブ形状になっていることができる。メサ25のストライプの幅は、例えば10マイクロメートル程度である。
光半導体デバイス1は、支持基体13の一表面13a、メサ25上に設けられた絶縁膜26を備えることができる。絶縁膜26として例示すれば、絶縁性シリコン無機化合物から成ることができる。
光半導体デバイス1は、コンタクト層21に電気的に接続された電極27を有することができる。電極27は、絶縁膜26の開口を通してコンタクト層21にオーミック接触している。また、光半導体デバイス1は、支持基体13の別の面13b上に設けられた電極31を有している。
以上説明したように、本実施の形態の光半導体デバイス1によれば、拡散防止層を用いること無くp型の導電型の不純物と鉄原子との相互拡散が低減される光半導体デバイスが提供される。
図2は、別の実施の形態に係る光半導体デバイスを示す図面である。光半導体デバイス1aは、第3のクラッド層19に替えて、第3のクラッド層29を有している。第3のクラッド層29は、ヒ素を含むIII−V化合物半導体(燐を構成元素として含まない)から成ることが好ましい。炭素ドーパントは、ヒ素系III−V化合物半導体中においてp型ドーパントとして働く。
この光半導体デバイスの第3のクラッド層29は炭素元素が添加されており埋め込み層9には鉄元素が添加されているので、炭素元素および鉄元素の相互拡散が低減される。第3のクラッド層29への鉄元素の拡散が少なくできるので、第3のクラッド層29のキャリア濃度が小さくならない。また、第3のクラッド層29の炭素濃度の低下が抑えられるので、第3のクラッド層29の抵抗が上昇することを抑えることができる。さらに、埋め込み領域9内の半導体層11からの鉄元素の拡散が少なくでき第3のクラッド層29からの炭素元素の拡散が抑えられるので、埋め込み領域9の抵抗が低下することを抑えることができる。
一実施例として、
第1のクラッド層3:p型AlGaInAs半導体(炭素ドープ)
キャリア濃度:5×1017cm−3
第2のクラッド層5:n型InP半導体(シリコンドープ)
キャリア濃度:8×1017cm−3
活性層7:GaInAsP/GaInAsPのMQW
埋め込み層11:鉄ドープInP
厚さ:約1.5マイクロメートル
半導体層23:シリコンドープInP半導体
キャリア濃度:2×1018cm−3
厚さ:約0.2マイクロメートル
第3のクラッド層29:p型AlInAs半導体(炭素ドープ)
キャリア濃度:1×1018cm−3
厚さ:約1.5マイクロメートル
支持基体13:n型InP単結晶基板
コンタクト層21:炭素ドープGaInAs半導体
キャリア濃度:1×1020cm−3
厚さ:約0.5マイクロメートル
絶縁膜26:シリコン酸化物
電極27:アノード電極
電極31:カソード電極
を示す。
図3は、p型クラッド層が亜鉛ドーパントで添加された光半導体デバイスを示す。光半導体デバイス41では、亜鉛ドープInP半導体層43とシリコンドープInP半導体層45との間には、InGaAsP活性層47が設けられている。埋め込み領域49は鉄ドープInP層51とシリコンドープInP半導体層53を含む。第1のクラッド層43は亜鉛でドープされている。亜鉛ドープInP半導体層43に添加された亜鉛が、鉄ドープのInP層51に拡散するので、鉄ドープのInP層51の抵抗が低下する。また、亜鉛の拡散のため、InP層51内の鉄ドーパントがp型InP半導体層43に拡散する。これらの相互拡散により、鉄ドープInP層51の抵抗はより一層低下しやすくなる。InP半導体層55も亜鉛でドープされている。InP半導体層55に添加された亜鉛が鉄ドープInP層51に拡散するので、鉄ドープのInP層51の抵抗が低下する。
以上説明したように、本実施の形態の光半導体デバイス1aによれば、拡散防止層を用いること無くp型の導電型の不純物と鉄原子との相互拡散が低減される光半導体デバイスが提供される。
(第2の実施の形態)
図4(A)は、第2の実施の形態に係る光半導体デバイスを示す図面である。光半導体デバイス1bは、光閉じ込め(SCH)層33aを備えている。光閉じ込め層33aは、活性層7bと第1のクラッド層3との間に設けられている。光閉じ込め層33aは、その一部または全部に炭素がドープされたIII−V化合物半導体から成ることができる。図4(A)に示された光半導体デバイス1bでは、層状の領域に炭素がドープされている。
光半導体デバイス1と同様に、光半導体デバイス1bでは、活性層7bは、第1のクラッド層3と第2のクラッド層5との間に設けられている。埋め込み領域9は、半導体メサを埋め込むように設けられている。この半導体メサは、第1のクラッド層3、第2のクラッド層5、光閉じ込め層33aおよび活性層7bを含む。埋め込み領域9は鉄ドープIII−V化合物半導体層11を含む。鉄ドープIII−V化合物半導体層11は高抵抗を有しており、例えば活性層7bに電流を閉じ込めることができる。
この光半導体デバイスの光閉じ込め層33aは炭素元素が添加されており埋め込み領域9には鉄元素が添加されているので、炭素元素および鉄元素の相互拡散が低減される。光閉じ込め層33aへの鉄元素の拡散が少なくできるので、光閉じ込め層33aのキャリア濃度が小さくならない。また、光閉じ込め層33aの炭素濃度の低下が抑えられるので、光閉じ込め層33aの抵抗が上昇することを抑えることができる。さらに、埋め込み領域9内の半導体層11からの鉄元素の拡散が少なくでき光閉じ込め層33aからの炭素元素の拡散が抑えられるので、埋め込み領域9の抵抗が低下することを抑えることができる。
この炭素元素が添加された光閉じ込め層33aによれば、光半導体デバイス1bの特性を改善することができる。
好適な実施例では、好適な実施例では、光閉じ込め層33aは、炭素元素が添加されたIII−V化合物半導体の領域を含むことができる。このIII−V化合物半導体領域は、ヒ素元素を含むIII−V化合物半導体である。光閉じ込め層33aは、例えば炭素ドープのAlGaInAs半導体および炭素ドープのAlInAs半導体の少なくともいずれかから成ることが好ましい。炭素ドープ光閉じ込め層33aによれば、光半導体デバイス1bにおいて、キャリア(例えば、ホール)が活性層3bに流れる経路の電気抵抗を小さくすることができる。また、光半導体デバイス1bによる発熱を少なくすることができる。光半導体デバイス1bは、活性層3bと第2のクラッド層5との間に設けられた光閉じ込め層33bを更に備えることができる。活性層3bは、井戸層35a、35b、35c、35dおよびバリア層37a、37b、37c、37d、37d、37eを含む。井戸層35a〜35dおよびバリア層37a〜37eは、交互に配列されている。
図4(A)に示されるように、光半導体デバイス1bは、炭素元素が添加された第1のクラッド層3を有していれば、埋め込み領域9内に含まれる鉄原子と第1のクラッド層3内の炭素原子の相互拡散が低減される。第1のクラッド層3への鉄元素の拡散が少なくできるので、第1のクラッド層3のキャリア濃度が小さくならない。また、第1のクラッド層3の炭素濃度の低下が抑えられるので、第1のクラッド層3の抵抗が上昇することを抑えることができる。さらに、埋め込み領域9内の半導体層11からの鉄元素の拡散が少なくでき第1のクラッド層3からの炭素元素の拡散が抑えられるので、埋め込み領域9の抵抗が低下することを抑えることができる。
光半導体デバイス1bは、光半導体デバイス1と同様に、例えば、半導体層23と、第3のクラッド層29と、支持基体13と、コンタクト層21とを備えることができ、更に、絶縁膜26と、電極27と、電極31とを備えることができる。
以上説明したように、本実施の形態の光半導体デバイス1bによれば、拡散防止層を用いること無くp型の導電型の不純物と鉄原子との相互拡散が低減される光半導体デバイスが提供される。
(第3の実施の形態)
図4(B)は、第3の実施の形態に係る光半導体デバイスの実施例を示す図面である。光半導体デバイス1と同様に、光半導体デバイス1cでは、活性層7bは、第1のクラッド層3と第2のクラッド層5との間に設けられている。埋め込み領域9は、第1のクラッド層3、第2のクラッド層5および活性層7bを含む半導体メサを埋め込むように設けられている。埋め込み領域9は鉄ドープIII−V化合物半導体層11を含む。鉄ドープIII−V化合物半導体層11は高抵抗を有しており、例えば活性層7bに電流を閉じ込めることができる。光半導体デバイス1cの活性層7cは、炭素元素が添加されたIII−V化合物半導体の領域を含むことができる。この光半導体デバイスの活性層7cは、炭素元素が添加された半導体領域を含んでおり埋め込み層には鉄元素が添加されているので、炭素元素および鉄元素の相互拡散が低減される。活性層7c内の該半導体層のキャリア濃度が小さくならない。また、埋め込み領域の抵抗が低下することを抑えることができる。さらに、活性層7c内の該半導体層の抵抗が上昇することを抑えることができる。
好適な実施例では、活性層7cは、炭素元素が添加されたAlGaInAs半導体領域および炭素元素が添加されたAlInAs半導体領域の少なくともいずれかを含むことができる。
活性層3cは、図4(B)に示されるように、多重量子井戸構造を有する。活性層3cは、第1のクラッド層3と第2のクラッド層5との間に配列された井戸層45a、45b、45c、45dおよびバリア層47a、47b、47c、47d、47d、47eを含む。井戸層45a〜45dおよびバリア層47a〜47eは、交互に配列されている。井戸層45a〜45dはアンドープ半導体層であるように形成される。バリア層47a〜47eの少なくとも1つは、炭素でドープされていることが好ましい。好適な実施例では、図4(B)に示された光半導体デバイス1cのように、全てのバリア層47a〜47eに炭素がドープされている。バリア層47a〜47eの一部または全てに炭素を添加することによって、微分利得が改善され、緩和振動周波数が高くなると共に、埋め込み領域の抵抗の低下が抑制される。
光半導体デバイス1cは、第1のクラッド層3と活性層3cとの間に設けられた光閉じ込め層49aを含むことができ、また第2のクラッド層5と活性層3cとの間に設けられた光閉じ込め層49bを含むことができる。好適な実施例では、光閉じ込め層49aの一部または全部が炭素でドープされている。また、光半導体デバイス1cは、一部または全部に炭素がドープされた光閉じ込め層49aを含むことができ、これによって光半導体デバイスの発熱を小さくすることができる。
また、図4(B)に示されるように、光半導体デバイス1cは、炭素元素が添加された第1のクラッド層3を有していれば、埋め込み領域9内に含まれる鉄原子と第1のクラッド層3内の炭素原子の相互拡散が低減される。第1のクラッド層3への鉄元素の拡散が少なくできるので、第1のクラッド層3のキャリア濃度が小さくならない。また、第1のクラッド層3の炭素濃度の低下が抑えられるので、第1のクラッド層3の抵抗が上昇することを抑えることができる。さらに、埋め込み領域9内の半導体層11からの鉄元素の拡散が少なくでき第1のクラッド層3からの炭素元素の拡散が抑えられるので、埋め込み領域9の抵抗が低下することを抑えることができる。
光半導体デバイス1cは、光半導体デバイス1と同様に、例えば、半導体層23と、第3のクラッド層29と、支持基体13と、コンタクト層21とを備えることができ、更に、絶縁膜26と、電極27と、電極31とを備えることができる。
既にいくつかの実施の形態を説明したけれども、これらの実施の形態を組み合わせた変形例の光半導体デバイスを得ることもでき、例えば、一変形例の光半導体デバイスは、炭素が添加された光閉じ込め層と、炭素が添加されたバリア層とを含むことができる。
以上説明したように、本実施の形態の光半導体デバイス1cによれば、拡散防止層を用いること無くp型の導電型の不純物と鉄原子との相互拡散が低減される光半導体デバイスが提供される。
(第4の実施の形態)
図5(A)、図5(B)および図5(C)は、第2の実施の形態に係る光半導体デバイスを製造する方法を示す図面である。図6(A)、図6(B)および図6(c)は、第2の実施の形態に係る光半導体デバイスを製造する方法を示す図面である。図7(A)および図7(B)は、第2の実施の形態に係る光半導体デバイスを製造する方法を示す図面である。
図5(A)に示されるように、基板51を準備する。基板51は、III−V化合物半導体基板であることができ、例えば、n型InP基板である。ついで、基板51の主面51a上に、複数のIII−V化合物半導体膜を形成する。この形成は、例えば有機金属気相成長法を用いて行われる。本実施例では、基板51上に、n型III−V化合物半導体膜53、活性層55および炭素ドープIII−Vヒ素化合物半導体膜57を順に堆積する。n型III−V化合物半導体膜53は、例えばシリコンドープInP半導体膜であることができ、活性層55は、アンドープInGaAsP半導体膜55であることができ、III−Vヒ素化合物半導体膜57は、例えば、p型AlGaInAs半導体膜およびp型AlInAs半導体膜の少なくともいずれかであることができる。炭素ドープIII−Vヒ素化合物半導体膜57は、ドーパント源として、例えばCBr4といった炭素元素を含むハロゲン化合物を用いて形成されることができる。このハロゲン化合物(CBr4を含めて)の特徴は、例えば、次のようなものである。炭素濃度の制御性がよい。低濃度から高濃度まで、その濃度を制御することが可能である。高濃度の炭素を添加することが可能である。CBr4は、高濃度でp導電型の炭素ドープAlGaInAs半導体膜および炭素ドープAlInAs半導体膜を形成するために好適である。この膜の酸素濃度は、亜鉛ドーパントを用いて成膜した膜に比べて小さい。
図5(B)に示されるように、メサを形成するためのマスク層59を形成する。マスク層59は、シリコン窒化膜といった絶縁膜から成ることができる。マスク層59を用いて、炭素ドープIII−V化合物半導体膜57、アンドープInGaAsP半導体膜55、およびn型III−V化合物半導体膜53を順にエッチングして、炭素ドープIII−Vヒ素化合物半導体層57a、活性層55aおよびn型III−V化合物半導体層53aを形成する。これによって、炭素ドープIII−Vヒ素化合物半導体層57a、活性層55aおよびn型III−Vヒ素化合物半導体層53aを含むメサ60が形成される。
図5(C)に示されるように、マスク層59を用いて、半導体表面上に鉄ドープの埋め込み層61を形成する。この結果、鉄ドープの第1の埋め込み膜61が、炭素ドープIII−Vヒ素化合物半導体層57a上に形成され、また活性層55a、n型III−V化合物半導体層53aおよび基板51上に形成される。次いで、シリコンドープの第2の埋め込み膜63を形成する。第2の埋め込み膜63は、例えば、n型InP半導体膜であることができる。鉄ドープの埋め込み膜61は、例えば鉄ドープInP半導体膜であることができる。この後に、マスク層59を取り除く。
この方法では、炭素ドープの半導体層57a上に鉄ドープの埋め込み膜61を形成するので、鉄ドープの埋め込み膜61の抵抗が低下することを抑えることができる。
図6(A)に示されるように、シリコンドープの第2の埋め込み膜63を形成した後に、CBr4を用いて炭素ドープのIII−V化合物半導体膜65をシリコンドープの第2の埋め込み膜63上に形成する。III−V化合物半導体膜65としては、例えばAlGaInAs半導体膜およびAlInAs半導体膜の少なくともいずれかを用いることができる。
この方法では、鉄ドープの埋め込み膜上に炭素ドープのIII−V化合物半導体膜65上を形成するので、鉄ドープの埋め込み膜の抵抗が低下することを抑えることができる。
ついで、III−V化合物半導体膜65上に、コンタクト層を形成するための別のp型III−V化合物半導体膜67を形成する。III−V化合物半導体膜67は、例えば炭素でドープされていることができ、また、例えばGaInAs半導体膜であることができる。
図6(B)に示されるように、メサを形成するためのマスク層69を形成する。マスク層69は、シリコン窒化膜といった絶縁膜から成ることができる。マスク層69を用いて、p型III−V化合物半導体膜67、炭素ドープのIII−V化合物半導体膜65、第2の埋め込み膜63および第1の埋め込み膜61を順にエッチングして、p型III−V化合物半導体層67a、炭素ドープのIII−V化合物半導体層65a、第2の埋め込み層63aおよび第1の埋め込み層61aを形成する。これによって、p型III−V化合物半導体層67a、炭素ドープのIII−V化合物半導体層65a、第2の埋め込み層63a、第1の埋め込み層61aおよびメサ60を含むメサ70が形成される。この後に、マスク層69を取り除く。
図7(A)に示されるように、メサ70および基板51上に絶縁膜71が形成される。絶縁膜71としては、例えば、シリコン酸化膜を用いることができる。
図7(B)に示されるように、メサ70上に絶縁膜71に開口を形成した後に、電極73を形成する。電極73は、絶縁膜71上および開口71a上に形成されている。また、基板51の裏面に電極75を形成する。上記の方法に基づいて、第1から第3の実施の形態に記載された光半導体デバイスを製造することができる。
以上説明したように、本実施の形態の光半導体デバイスを製造する方法によれば、拡散防止層を用いることの無くp型ドーパントおよび鉄原子の相互拡散が低減される光半導体デバイスが形成される。
通信用半導体レーザといった光半導体デバイスでは、クラッドの材料はInP半導体であり、InP半導体では炭素はp型ドーパントして作用しない。本実施の形態に係る光半導体デバイスおよびその製造方法では、鉄ドープのp型半導体領域には炭素ドープ半導体領域が接触しているので、結果的に、炭素ドーパントの拡散距離は小さい。また、亜鉛と鉄との相互拡散は生じない。
また、本実施の形態に係る光半導体デバイスおよびその製造方法では、III−V化合物半導体基板としてInP基板を用いた場合について説明したが、GaAs基板を用いてもよい。GaAs基板を用いた場合、炭素ドープIII−Vヒ素化合物半導体層として、例えばAlGaAs半導体膜であることができる。また、鉄ドープの埋め込み膜としては、GaInP半導体膜であることができる。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではなく、本発明に係る光半導体デバイスは、例えば、レーザダイオード、半導体光増幅器、半導体光変調器、半導体光スイッチおよび光半導体集積素子のために用いることができる。また、本発明に係る光半導体デバイスは、例えば、発光ダイオードおよび垂直共振器半導体発光素子といった面発光型光半導体デバイスであってもよい。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
図1は、本実施の形態に係る光半導体デバイスを示す断面図である。 図2は、第1の実施の形態の光半導体デバイスの変形例を示す図面である。 図3は、p型クラッド層が亜鉛ドーパントで添加された光半導体デバイスを示す。 図4(A)および図4(B)は、本実施の形態に係る光半導体デバイスの変形例を示す図面である。 図5(A)、図5(B)および図5(C)は、第2の実施の形態に係る光半導体デバイスを製造する方法を示す図面である。 図6(A)および図6(B)は、第2の実施の形態に係る光半導体デバイスを製造する方法を示す図面である。 図7(A)および図7(B)は、第2の実施の形態に係る光半導体デバイスを製造する方法を示す図面である。
符号の説明
1、1a、1b、1c…光半導体デバイス、3…第1のクラッド層、5…第2のクラッド層、7…活性層、11…埋め込み層、13…支持基体、23…III−V化合物半導体層、29…第3のクラッド層、13…支持基体、17、25…メサ
21…コンタクト層、23…III−V化合物半導体層、27…絶縁膜、27…アノード電極、31…カソード電極、51…基板、53…n型III−Vヒ素化合物半導体膜、55…活性層、57…炭素ドープIII−Vヒ素化合物半導体膜、59…マスク層、57a…炭素ドープIII−Vヒ素化合物半導体層、55a…活性層、53a…n型III−V化合物半導体層、60…メサ、61…鉄ドープの埋め込み膜、61a…第1の埋め込み層、63…第2の埋め込み膜、63a…第2の埋め込み層、65…炭素ドープのIII−V化合物半導体膜、65a…炭素ドープのIII−V化合物半導体層、67…p型III−V化合物半導体膜、67a…p型III−V化合物半導体層、69…マスク層、70…メサ、71…絶縁膜、73…電極、75…電極

Claims (7)

  1. 光半導体デバイスであって、
    基板上に設けられた半導体メサと、
    前記基板上に設けられ前記半導体メサを埋め込む埋め込み領域と
    を備え、
    前記半導体メサは、第1のクラッド層、第2のクラッド層および活性層を含んでおり、
    前記活性層は、前記第1のクラッド層と前記第2のクラッド層との間に設けられており、
    前記埋め込み領域は、少なくとも鉄元素が添加された半導体層を含んでおり、
    前記第1のクラッド層は、炭素元素が添加されておりヒ素元素を含むIII−V化合物半導体から成り、
    当該光半導体デバイスは、前記第1のクラッド層および前記埋め込み領域上に設けられた第3のクラッド層を更に備え、
    前記第3のクラッド層は、炭素元素が添加されておりヒ素元素を含むIII−V化合物半導体から成ることを特徴とする光半導体デバイス。
  2. 光半導体デバイスであって、
    基板上に設けられた半導体メサと、
    前記基板上に設けられ前記半導体メサを埋め込む埋め込み領域と
    を備え、
    前記半導体メサは、第1のクラッド層、第2のクラッド層および活性層を含んでおり、
    前記活性層は、前記第1のクラッド層と前記第2のクラッド層との間に設けられており、
    前記埋め込み領域は、少なくとも鉄元素が添加された半導体層を含んでおり、
    前記活性層は、炭素元素が添加されておりヒ素元素を含むIII−V化合物半導体の領域を有し、
    当該光半導体デバイスは、前記第1のクラッド層および前記埋め込み領域上に設けられた第3のクラッド層を更に備え、
    前記第3のクラッド層は、炭素元素が添加されておりヒ素元素を含むIII−V化合物半導体から成ることを特徴とする光半導体デバイス。
  3. 光半導体デバイスであって、
    基板上に設けられた半導体メサと、
    前記基板上に設けられ前記半導体メサを埋め込む埋め込み領域と
    を備え、
    前記半導体メサは、第1のクラッド層、第2のクラッド層、光閉じ込め層および活性層を含んでおり、
    前記活性層は、前記第1のクラッド層と前記第2のクラッド層との間に設けられており、
    前記埋め込み領域は、少なくとも鉄元素が添加された半導体層を含んでおり、
    前記光閉じ込め層は、炭素元素が添加されておりヒ素元素を含むIII−V化合物半導体から成り、
    当該光半導体デバイスは、前記第1のクラッド層および前記埋め込み領域上に設けられた第3のクラッド層を更に備え、
    前記第3のクラッド層は、炭素元素が添加されておりヒ素元素を含むIII−V化合物半導体から成ることを特徴とする光半導体デバイス。
  4. 前記埋め込み領域の前記半導体層はInP半導体から成ることを特徴とする請求項1から請求項3のいずれか一項に記載された光半導体デバイス。
  5. 前記III−V化合物半導体は、AlGaInAs半導体およびAlInAs半導体の少なくともいずれかである請求項1から請求項4のいずれか一項に記載された光半導体デバイス。
  6. 前記第3のクラッド層の前記III−V化合物半導体は、AlGaInAs半導体およびAlInAs半導体の少なくともいずれかであることを特徴とする請求項1から請求項5のいずれか一項に記載された光半導体デバイス。
  7. 前記活性層は、井戸層およびバリア層を含む多重量子井戸構造を有しており、
    前記バリア層は、炭素元素が添加されたAlGaInAs半導体および炭素元素が添加されたAlInAs半導体の少なくともいずれかから成ることを特徴とする請求項1から請求項6のいずれか一項に記載された光半導体デバイス。
JP2004022166A 2004-01-29 2004-01-29 光半導体デバイス Expired - Fee Related JP4517653B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004022166A JP4517653B2 (ja) 2004-01-29 2004-01-29 光半導体デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004022166A JP4517653B2 (ja) 2004-01-29 2004-01-29 光半導体デバイス

Publications (2)

Publication Number Publication Date
JP2005217195A JP2005217195A (ja) 2005-08-11
JP4517653B2 true JP4517653B2 (ja) 2010-08-04

Family

ID=34905586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004022166A Expired - Fee Related JP4517653B2 (ja) 2004-01-29 2004-01-29 光半導体デバイス

Country Status (1)

Country Link
JP (1) JP4517653B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257815B1 (en) 2014-07-28 2016-02-09 Mitsubishi Electric Corporation Optical semiconductor device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260109A (ja) * 2004-03-15 2005-09-22 Fujitsu Ltd 光半導体素子
JP2007201072A (ja) * 2006-01-25 2007-08-09 Opnext Japan Inc 半導体光素子
JP4797782B2 (ja) * 2006-04-28 2011-10-19 住友電気工業株式会社 半導体光素子
JP4861095B2 (ja) * 2006-08-28 2012-01-25 日本オプネクスト株式会社 半導体レーザ素子および光送信モジュール
JP6487236B2 (ja) * 2015-02-18 2019-03-20 日本オクラロ株式会社 半導体光素子、及びその製造方法
JP2019201162A (ja) * 2018-05-18 2019-11-21 日本電信電話株式会社 光装置
WO2022113194A1 (ja) * 2020-11-25 2022-06-02 日本電信電話株式会社 半導体構造および半導体素子

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148754A (ja) * 1994-11-24 1996-06-07 Oki Electric Ind Co Ltd 半導体レーザおよびその製造方法
JPH0923038A (ja) * 1995-07-07 1997-01-21 Fuji Electric Co Ltd 半導体レーザ素子およびその製造方法
JPH0945986A (ja) * 1995-07-27 1997-02-14 Mitsui Petrochem Ind Ltd 半導体レーザ素子
JPH1022579A (ja) * 1996-07-03 1998-01-23 Mitsubishi Electric Corp 光導波路構造とこの光導波路構造を用いた半導体レーザ、変調器及び集積型半導体レーザ装置
JPH114044A (ja) * 1997-06-11 1999-01-06 Hitachi Cable Ltd 化合物半導体エピタキシャルウエハおよびその製造方法
JPH11186665A (ja) * 1997-12-25 1999-07-09 Sony Corp 半導体発光素子
JPH11261154A (ja) * 1998-03-11 1999-09-24 Nippon Telegr & Teleph Corp <Ntt> 半導体発光素子
JP2001144383A (ja) * 1999-08-31 2001-05-25 Sharp Corp 半導体レーザ素子及びその製造方法
JP2001352131A (ja) * 2000-03-31 2001-12-21 Agere Systems Optoelectronics Guardian Corp InAlAs又はInGaAlAsを使用する光電装置に関するドーパント拡散阻止
JP2003078213A (ja) * 2001-09-05 2003-03-14 Hitachi Ltd 半導体光素子及びその製造方法
JP2003114407A (ja) * 2001-10-03 2003-04-18 Nippon Telegr & Teleph Corp <Ntt> 電界吸収型光変調器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148754A (ja) * 1994-11-24 1996-06-07 Oki Electric Ind Co Ltd 半導体レーザおよびその製造方法
JPH0923038A (ja) * 1995-07-07 1997-01-21 Fuji Electric Co Ltd 半導体レーザ素子およびその製造方法
JPH0945986A (ja) * 1995-07-27 1997-02-14 Mitsui Petrochem Ind Ltd 半導体レーザ素子
JPH1022579A (ja) * 1996-07-03 1998-01-23 Mitsubishi Electric Corp 光導波路構造とこの光導波路構造を用いた半導体レーザ、変調器及び集積型半導体レーザ装置
JPH114044A (ja) * 1997-06-11 1999-01-06 Hitachi Cable Ltd 化合物半導体エピタキシャルウエハおよびその製造方法
JPH11186665A (ja) * 1997-12-25 1999-07-09 Sony Corp 半導体発光素子
JPH11261154A (ja) * 1998-03-11 1999-09-24 Nippon Telegr & Teleph Corp <Ntt> 半導体発光素子
JP2001144383A (ja) * 1999-08-31 2001-05-25 Sharp Corp 半導体レーザ素子及びその製造方法
JP2001352131A (ja) * 2000-03-31 2001-12-21 Agere Systems Optoelectronics Guardian Corp InAlAs又はInGaAlAsを使用する光電装置に関するドーパント拡散阻止
JP2003078213A (ja) * 2001-09-05 2003-03-14 Hitachi Ltd 半導体光素子及びその製造方法
JP2003114407A (ja) * 2001-10-03 2003-04-18 Nippon Telegr & Teleph Corp <Ntt> 電界吸収型光変調器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257815B1 (en) 2014-07-28 2016-02-09 Mitsubishi Electric Corporation Optical semiconductor device

Also Published As

Publication number Publication date
JP2005217195A (ja) 2005-08-11

Similar Documents

Publication Publication Date Title
US8003995B2 (en) Semiconductor optical device with suppressed double injection phenomenon
JP2001352131A (ja) InAlAs又はInGaAlAsを使用する光電装置に関するドーパント拡散阻止
JPH0722691A (ja) 半導体レーザとその製造方法
JP5093063B2 (ja) 集積化半導体光素子及び半導体光装置
US20080049804A1 (en) Semiconductor laser diode with a mesa stripe buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and a method for producing the same
JP4792854B2 (ja) 半導体光素子及びその製造方法
JP4517653B2 (ja) 光半導体デバイス
US4815083A (en) Buried heterostructure semiconductor laser with high-resistivity semiconductor layer for current confinement
US7408965B2 (en) Semiconductor laser diode with emission efficiency independent of thickness of p-type cladding layer
JP2006261340A (ja) 半導体デバイス及びその製造方法
JP2010010622A (ja) 半導体光素子
JP2005286032A (ja) 光半導体デバイス、および光半導体デバイスを製造する方法
JP2019192879A (ja) 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法
JP2011040632A (ja) 半導体光素子
US20090086779A1 (en) Semiconductor laser diode with reduced parasitic capacitance
JP2009059919A (ja) 光半導体デバイス及びその作製方法
JP2005217010A (ja) 半導体レーザ装置
JP2780275B2 (ja) 埋込み構造半導体レーザ
JPH07131116A (ja) 半導体レーザ素子
TWI758822B (zh) 半導體裝置
JP2007005642A (ja) 半導体発光素子
JP2007201031A (ja) 半導体レーザ装置
JP2005260109A (ja) 光半導体素子
JP4508174B2 (ja) 垂直共振型面発光素子
JP2006294640A (ja) 半導体光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100510

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140528

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees