JP4387942B2 - Dutの故障に起因するテスト信号の劣化の補償 - Google Patents
Dutの故障に起因するテスト信号の劣化の補償 Download PDFInfo
- Publication number
- JP4387942B2 JP4387942B2 JP2004521659A JP2004521659A JP4387942B2 JP 4387942 B2 JP4387942 B2 JP 4387942B2 JP 2004521659 A JP2004521659 A JP 2004521659A JP 2004521659 A JP2004521659 A JP 2004521659A JP 4387942 B2 JP4387942 B2 JP 4387942B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- output signal
- signal voltage
- voltage level
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims description 246
- 230000015556 catabolic process Effects 0.000 title description 2
- 238000006731 degradation reaction Methods 0.000 title description 2
- 230000007704 transition Effects 0.000 claims description 49
- 239000000523 sample Substances 0.000 claims description 34
- 230000004044 response Effects 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 17
- 230000008859 change Effects 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000000052 comparative effect Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 description 21
- 238000013459 approach Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Tests Of Electronic Circuits (AREA)
Description
V2 = VH - I×R1
V2 = VH - (VL - VH)×R1/(R1 + R2)
ここで、Iは、故障32により引き出される定常状態の故障電流である。「最悪の場合」には、ドライバ24がN+1個のIC端子22(そのN個の端子は故障により低論理レベルVLの電圧源に連結され得る)に接続される。かかる場合には、ノード30及び故障していない残りの1つの端子における定常状態のテスト信号電圧V2は次の通りである。
V2 = VH - (VL - VH)×R1/(R1 + (R2/N)) (1)
故障は、ドライバ24がV1を低論理レベルVLへとプルしている時点で、N+1個の端子22のうちのN個を高論理レベルVHの電圧源に連結させるものと仮定する。この場合、ノード30、及び故障していない1つの端子22における定常状態のテスト信号電圧V2は、次式の通りとなる。
V2 = VL + (VH - VL)×R1/(R1 + (R2/N)) (2)
上記式(1),(2)は、N個のIC端子22からなる何れかの組における故障が、故障していないIC端子を、比 R1/(R1 + (R2/N)) に従って、低論理レベルVLを超えてプルし又は高論理レベルVH未満にプルし得ることを示している。故障が、端子22におけるテスト信号電圧をVLを大きく超えてプルし過ぎ又はVH未満に大きくプルし過ぎた場合には、端子22に故障を有さないIC12がテスト信号の論理状態を認識しないことになり、よってテスト不能となる。
Claims (14)
- 集積回路(IC)のテスト中に前記ICの複数のIC端子にテスト信号を同時に供給するための装置であって、制御信号が、第1の状態と第2の状態との間で繰り返し遷移する場合において、前記テスト信号が、第1の論理レベルを表す第1のテスト信号電圧レベルと第2の論理レベルを表す第2のテスト信号電圧レベルとの間で繰り返し遷移し、
前記装置は、
回路ノードと、
前記制御信号が前記第1の状態と前記第2の状態との間で遷移する場合において、第1の出力信号電圧レベルと第2の出力信号電圧レベルとの間で出力信号を駆動するための第1の手段であって、前記出力信号は、前記回路ノードに抵抗的に結合されて前記回路ノードにおいて前記テスト信号が生成される、第1の手段と、
前記回路ノードから、前記複数のIC端子を互いに分離させる抵抗を含む回路網を介して、前記複数のIC端子に前記テスト信号を同時に分配するための第2の手段と、
前記制御信号が前記第1の状態と前記第2の状態との間で遷移する場合において前記テスト信号が前記第1のテスト信号電圧レベルと前記第2のテスト信号電圧レベルとの間で遷移するように、前記第1の出力信号電圧レベルと前記第2の出力信号電圧レベルとを調節することによって、前記制御信号と前記テスト信号とに応答するための第3の手段と
を含み、
前記第3の手段は、前記テスト中に、前記第1の出力信号電圧レベルと前記第2の出力信号電圧レベルとを調節することによって、前記制御信号と前記テスト信号とに応答することが可能である、装置。 - 前記テスト中に、前記第3の手段は、前記制御信号が前記第1の状態にある場合において前記テスト信号電圧と第1の基準電圧との間の第1の比較を実行し、前記第1の比較に従って前記第1の出力信号電圧レベルを調節し、
前記テスト中に、前記第3の手段は、前記制御信号が前記第2の状態にある場合において前記テスト信号電圧と第2の基準電圧との間の第2の比較を実行し、前記第2の比較に従って前記第2の出力信号電圧レベルを調節する、請求項1に記載の装置。 - 前記第2の手段は、
複数の導電性プローブであって、前記複数の導電性プローブの各々は、前記複数のIC端子のうちの1つずつに別々に接触する、複数の導電性プローブと、
前記回路ノードを前記複数のプローブの各々に抵抗的に連結するための手段と
を含む、請求項2に記載の装置。 - 前記複数のICは、半導体ウェハ上に形成され、前記複数のIC端子は、前記半導体ウェハの表面上に存在し、
前記第2の手段は、
複数の導電性プローブであって、前記複数の導電性プローブの各々は、前記複数のIC端子のうちの1つずつに別々に接触する、複数の導電性プローブと、
前記回路ノードを前記複数のプローブの各々に抵抗的に連結するための手段と
を含む、請求項1に記載の装置。 - 前記複数のICは、半導体ウェハ上に形成され、前記複数のIC端子は、前記半導体ウェハの表面上に存在し、
前記第2の手段は、
複数の導電性プローブであって、前記複数の導電性プローブの各々は、前記複数のIC端子のうちの1つずつに別々に接触する、複数の導電性プローブと、
複数の抵抗であって、前記複数の抵抗の各々は、前記回路ノードを前記複数のプローブのうちの1つずつに別々に連結する、複数の抵抗と
を含む、請求項1に記載の装置。 - 集積回路(IC)のテスト中に前記ICの複数のIC端子にテスト信号を同時に供給するための装置であって、制御信号が、第1の状態と第2の状態との間で繰り返し遷移する場合において、前記テスト信号が、第1の論理レベルを表す第1のテスト信号電圧レベルと第2の論理レベルを表す第2のテスト信号電圧レベルとの間で繰り返し遷移し、
前記装置は、
回路ノードと、
前記制御信号が前記第1の状態と前記第2の状態との間で遷移する場合において、第1の出力信号電圧レベルと第2の出力信号電圧レベルとの間で出力信号を駆動するための第1の手段であって、前記出力信号は、前記回路ノードに抵抗的に結合されて前記回路ノードにおいて前記テスト信号が生成される、第1の手段と、
前記回路ノードから、前記複数のIC端子を互いに分離させる抵抗を含む回路網を介して、前記複数のIC端子に前記テスト信号を同時に分配するための第2の手段と、
前記制御信号が前記第1の状態と前記第2の状態との間で遷移する場合において前記テスト信号が前記第1のテスト信号電圧レベルと前記第2のテスト信号電圧レベルとの間で遷移するように、前記第1の出力信号電圧レベルと前記第2の出力信号電圧レベルとを調節することによって、前記制御信号と前記テスト信号とに応答するための第3の手段と
を含み、
前記第2の出力信号電圧レベルは、前記第1の出力信号電圧レベルよりも高く、
前記第1の状態から前記第2の状態への前記制御信号の変化に応答して、前記第1の手段は、前記出力信号を、前記第2の出力信号電圧レベルよりも十分に高く最初に駆動し、その後に前記出力信号を前記第2の出力信号電圧レベルに駆動し、
前記第2の状態から前記第1の状態への前記制御信号の変化に応答して、前記第1の手段は、前記出力信号を、前記第1の出力信号電圧レベルよりも十分に低く最初に駆動し、その後に前記出力信号を前記第1の出力信号電圧に駆動する、装置。 - 集積回路(IC)のテスト中に前記ICの複数のIC端子にテスト信号を同時に供給するための装置であって、制御信号が、第1の状態と第2の状態との間で繰り返し遷移する場合において、前記テスト信号が、第1の論理レベルを表す第1のテスト信号電圧レベルと第2の論理レベルを表す第2のテスト信号電圧レベルとの間で繰り返し遷移し、
前記装置は、
回路ノードと、
前記制御信号が前記第1の状態と前記第2の状態との間で遷移する場合において、第1の出力信号電圧レベルと第2の出力信号電圧レベルとの間で出力信号を駆動するための第1の手段であって、前記出力信号は、前記回路ノードに抵抗的に結合されて前記回路ノードにおいて前記テスト信号が生成される、第1の手段と、
前記回路ノードから、前記複数のIC端子を互いに分離させる抵抗を含む回路網を介して、前記複数のIC端子に前記テスト信号を同時に分配するための第2の手段と、
前記制御信号が前記第1の状態と前記第2の状態との間で遷移する場合において前記テスト信号が前記第1のテスト信号電圧レベルと前記第2のテスト信号電圧レベルとの間で遷移するように、前記第1の出力信号電圧レベルと前記第2の出力信号電圧レベルとを調節することによって、前記制御信号と前記テスト信号とに応答するための第3の手段と
を含み、
前記第3の手段は、
前記制御信号が第1の状態にある場合において前記テスト信号電圧と第1の基準電圧との間の第1の比較を実行し、前記第1の比較に応じて第1のデータを変更するための第4の手段と、
前記制御信号が第2の状態にある場合において前記テスト信号電圧と第2の基準電圧との間の第2の比較を実行し、前記第2の比較に応じて第2のデータを変更するための第5の手段と、
前記第4及び第5の手段により変更された前記第1及び第2のデータを格納するための第6の手段と、
前記第6の手段により格納された前記第1及び第2のデータに応じて前記第1及び第2の出力信号電圧レベルを調節するための第7の手段と
を含む、装置。 - 前記第6の手段は、前記テスト中に前記第1及び第2の出力信号電圧レベルが一定に維持されるように前記テスト前に前記第1及び第2のデータを格納する、請求項7に記載の装置。
- 集積回路(IC)のテスト中に前記ICの複数のIC端子にテスト信号を同時に供給するための装置であって、制御信号が、第1の状態と第2の状態との間で繰り返し遷移する場合において、前記テスト信号が、第1の論理レベルを表す第1のテスト信号電圧レベルと第2の論理レベルを表す第2のテスト信号電圧レベルとの間で繰り返し遷移し、
前記装置は、
回路ノードと、
前記制御信号が前記第1の状態と前記第2の状態との間で遷移する場合において、第1の出力信号電圧レベルと第2の出力信号電圧レベルとの間で出力信号を駆動するための第1の手段であって、前記出力信号は、前記回路ノードに抵抗的に結合されて前記回路ノードにおいて前記テスト信号が生成される、第1の手段と、
前記回路ノードから、前記複数のIC端子を互いに分離させる抵抗を含む回路網を介して、前記複数のIC端子に前記テスト信号を同時に分配するための第2の手段と、
前記制御信号が前記第1の状態と前記第2の状態との間で遷移する場合において前記テスト信号が前記第1のテスト信号電圧レベルと前記第2のテスト信号電圧レベルとの間で遷移するように、前記第1の出力信号電圧レベルと前記第2の出力信号電圧レベルとを調節することによって、前記制御信号と前記テスト信号とに応答するための第3の手段と
を含み、
前記テスト前に、前記第3の手段は、前記制御信号が第1の状態にある場合において前記テスト信号電圧と第1の基準電圧との間の第1の比較を実行し、前記第1の比較に従って前記第1の出力信号電圧レベルを調節し、
前記テスト前に、前記第3の手段は、前記制御信号が第2の状態にある場合において前記テスト信号電圧と第2の基準電圧との間の第2の比較を実行し、前記第2の比較に従って前記第2の出力信号電圧レベルを調節し、
前記テスト中に、前記第3の手段は、前記第1の出力信号電圧レベル及び前記第2の出力信号電圧レベルの更なる調節を差し控え、
前記第2の出力信号電圧レベルは、前記第1の出力信号電圧レベルよりも高く、
前記第1の状態から前記第2の状態への前記制御信号の変化に応答して、前記第1の手段は、前記出力信号電圧を、前記第2の出力信号電圧レベルよりも十分に高く最初に駆動し、その後に前記出力信号電圧を前記第2の出力信号電圧に駆動し、
前記第2の状態から前記第1の状態への前記制御信号の変化に応答して、前記第1の手段は、前記出力信号電圧を、前記第1の出力信号電圧レベルよりも十分に低く最初に駆動し、その後に前記出力信号電圧を前記第1の出力信号電圧に駆動する、装置。 - 集積回路(IC)のテスト中に前記ICの複数のIC端子にテスト信号を同時に供給するための装置であって、制御信号が、第1の状態と第2の状態との間で繰り返し遷移する場合において、前記テスト信号が、第1の論理レベルを表す第1のテスト信号電圧レベルと第2の論理レベルを表す第2のテスト信号電圧レベルとの間で繰り返し遷移し、
前記装置は、
回路ノードと、
前記制御信号が前記第1の状態と前記第2の状態との間で遷移する場合において、第1の出力信号電圧レベルと第2の出力信号電圧レベルとの間で出力信号を駆動するための第1の手段であって、前記出力信号は、前記回路ノードに抵抗的に結合されて前記回路ノードにおいて前記テスト信号が生成される、第1の手段と、
前記回路ノードから、前記複数のIC端子を互いに分離させる抵抗を含む回路網を介して、前記複数のIC端子に前記テスト信号を同時に分配するための第2の手段と、
前記制御信号が前記第1の状態と前記第2の状態との間で遷移する場合において前記テスト信号が前記第1のテスト信号電圧レベルと前記第2のテスト信号電圧レベルとの間で遷移するように、前記第1の出力信号電圧レベルと前記第2の出力信号電圧レベルとを調節することによって、前記制御信号と前記テスト信号とに応答するための第3の手段と
を含み、
前記テスト前に、前記第3の手段は、前記制御信号が第1の状態にある場合において前記テスト信号電圧と第1の基準電圧との間の第1の比較を実行し、前記第1の比較に従って前記第1の出力信号電圧レベルを調節し、
前記テスト前に、前記第3の手段は、前記制御信号が第2の状態にある場合において前記テスト信号電圧と第2の基準電圧との間の第2の比較を実行し、前記第2の比較に従って前記第2の出力信号電圧レベルを調節し、
前記テスト中に、前記第3の手段は、前記第1の出力信号電圧レベル及び前記第2の出力信号電圧レベルの更なる調節を差し控え、
前記第3の手段は、
前記制御信号が第1の状態にある場合において前記テスト信号電圧と第1の基準電圧との間の第1の比較を実行し、前記第1の比較に応じて設定された値の第1のデータを生成するための第4の手段と、
前記制御信号が第2の状態にある場合において前記テスト信号電圧と第2の基準電圧との間の第2の比較を実行し、前記第2の比較に応じて設定された値の第2のデータを生成するための第5の手段と、
前記第4及び第5の手段により生成された前記第1及び第2のデータを格納するための第6の手段と、
前記第6の手段により格納された前記第1及び第2のデータに応じて前記第1及び第2の出力信号電圧レベルを調節するための第7の手段と
を含む、装置。 - 前記第6の手段は、前記テスト中に前記第1及び第2の出力信号電圧レベルが一定に維持されるように前記テスト前に生成された第1及び第2のデータを格納する、請求項10に記載の装置。
- 集積回路(IC)のテスト中に前記ICの複数のIC端子にテスト信号を同時に送信するための方法であって、制御信号が、第1の状態と第2の状態との間で繰り返し遷移する場合において、前記テスト信号の電圧が、第1の論理レベルを表す第1のテスト信号電圧レベルと第2の論理レベルを表す第2のテスト信号電圧レベルとの間で繰り返し遷移し、前記複数のIC端子のうちの少なくとも1つを電位源に連結する少なくとも1つの故障が、他のIC端子において前記テスト信号により表される第1及び第2の論理レベルに実質的に影響を与えず、
前記方法は、
a.前記制御信号が前記第1の状態と前記第2の状態との間で遷移する場合において、出力信号を第1の出力信号電圧レベルと第2の出力信号電圧レベルとの間で駆動するステップと、
b.前記出力信号を回路ノードに抵抗的に結合して前記回路ノードにおいて前記テスト信号を生成するステップと、
c.前記テスト信号を、前記回路ノードから、前記複数のIC端子を互いに抵抗的に分離させる経路を介して、前記複数のIC端子に同時に分配するステップと、
d.前記制御信号が前記第1の状態と前記第2の状態との間で遷移する場合において、前記テスト信号が前記第1のテスト信号電圧レベルと前記第2のテスト信号電圧レベルとの間で遷移するように前記第1の出力信号電圧レベルと前記第2の出力信号電圧レベルとを調節するステップと
を含み、
前記第1のテスト信号電圧レベルと前記第2テスト信号電圧レベルとは、前記テスト中に調節されることが可能である、方法。 - 集積回路(IC)のテスト中に前記ICの複数のIC端子にテスト信号を同時に送信するための方法であって、制御信号が、第1の状態と第2の状態との間で繰り返し遷移する場合において、前記テスト信号の電圧が、第1の論理レベルを表す第1のテスト信号電圧レベルと第2の論理レベルを表す第2のテスト信号電圧レベルとの間で繰り返し遷移し、前記複数のIC端子のうちの少なくとも1つを電位源に連結する少なくとも1つの故障が、他のIC端子において前記テスト信号により表される第1及び第2の論理レベルに実質的に影響を与えず、
前記方法は、
a.前記制御信号が前記第1の状態と前記第2の状態との間で遷移する場合において、出力信号を第1の出力信号電圧レベルと第2の出力信号電圧レベルとの間で駆動するステップと、
b.前記出力信号を回路ノードに抵抗的に結合して前記回路ノードにおいて前記テスト信号を生成するステップと、
c.前記テスト信号を、前記回路ノードから、前記複数のIC端子を互いに抵抗的に分離させる経路を介して、前記複数のIC端子に同時に分配するステップと、
d.前記制御信号が前記第1の状態と前記第2の状態との間で遷移する場合において、前記テスト信号が前記第1のテスト信号電圧レベルと前記第2のテスト信号電圧レベルとの間で遷移するように前記第1の出力信号電圧レベルと前記第2の出力信号電圧レベルとを調節するステップと
を含み、
前記第2の出力信号電圧レベルは、前記第1の出力信号電圧レベルよりも高く、
前記ステップaは、
a1.前記第1の状態から前記第2の状態への前記制御信号の変化に応答して、前記出力信号電圧を、前記第2の出力信号電圧レベルよりも十分に高く最初に駆動し、その後に前記出力信号電圧を前記第2の出力信号電圧に駆動するサブステップと、
a2.前記第2の状態から前記第1の状態への前記制御信号の変化に応答して、前記出力信号電圧を、前記第1の出力信号電圧レベルよりも十分に低く最初に駆動し、その後に前記出力信号電圧を前記第1の出力信号電圧に駆動するサブステップと
含む、方法。 - 前記ステップdは、
d1.前記テスト中に、前記制御信号が前記第1の状態にある場合において前記テスト信号電圧と第1の基準電圧との第1の比較を実行し、前記第1の比較に従って前記第1の出力信号電圧レベルを調節するサブステップと、
d2.前記テスト中に、前記制御信号が前記第2の状態にある場合において前記テスト信号電圧と第2の基準電圧との第2の比較を実行し、前記第2の比較に従って前記第2の出力信号電圧レベルを調節するサブステップと
を含む、請求項12に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/193,831 US6812691B2 (en) | 2002-07-12 | 2002-07-12 | Compensation for test signal degradation due to DUT fault |
PCT/US2003/021678 WO2004008162A2 (en) | 2002-07-12 | 2003-07-09 | Compensation for test signal degradation due to dut fault |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009189565A Division JP2009271088A (ja) | 2002-07-12 | 2009-08-18 | Dutの故障に起因するテスト信号の劣化の補償 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005533251A JP2005533251A (ja) | 2005-11-04 |
JP4387942B2 true JP4387942B2 (ja) | 2009-12-24 |
Family
ID=30114616
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004521659A Expired - Fee Related JP4387942B2 (ja) | 2002-07-12 | 2003-07-09 | Dutの故障に起因するテスト信号の劣化の補償 |
JP2009189565A Pending JP2009271088A (ja) | 2002-07-12 | 2009-08-18 | Dutの故障に起因するテスト信号の劣化の補償 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009189565A Pending JP2009271088A (ja) | 2002-07-12 | 2009-08-18 | Dutの故障に起因するテスト信号の劣化の補償 |
Country Status (9)
Country | Link |
---|---|
US (2) | US6812691B2 (ja) |
EP (2) | EP1523686B1 (ja) |
JP (2) | JP4387942B2 (ja) |
KR (2) | KR100967147B1 (ja) |
CN (1) | CN100445762C (ja) |
AU (1) | AU2003247980A1 (ja) |
DE (2) | DE60320049T2 (ja) |
TW (1) | TWI287095B (ja) |
WO (1) | WO2004008162A2 (ja) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5914613A (en) | 1996-08-08 | 1999-06-22 | Cascade Microtech, Inc. | Membrane probing system with local contact scrub |
US6256882B1 (en) | 1998-07-14 | 2001-07-10 | Cascade Microtech, Inc. | Membrane probing system |
US6603323B1 (en) * | 2000-07-10 | 2003-08-05 | Formfactor, Inc. | Closed-grid bus architecture for wafer interconnect structure |
DE20114544U1 (de) | 2000-12-04 | 2002-02-21 | Cascade Microtech, Inc., Beaverton, Oreg. | Wafersonde |
AU2002327490A1 (en) | 2001-08-21 | 2003-06-30 | Cascade Microtech, Inc. | Membrane probing system |
US6784674B2 (en) * | 2002-05-08 | 2004-08-31 | Formfactor, Inc. | Test signal distribution system for IC tester |
US6798225B2 (en) * | 2002-05-08 | 2004-09-28 | Formfactor, Inc. | Tester channel to multiple IC terminals |
US7057404B2 (en) | 2003-05-23 | 2006-06-06 | Sharp Laboratories Of America, Inc. | Shielded probe for testing a device under test |
US7154259B2 (en) * | 2003-10-23 | 2006-12-26 | Formfactor, Inc. | Isolation buffers with controlled equal time delays |
JP2007517231A (ja) | 2003-12-24 | 2007-06-28 | カスケード マイクロテック インコーポレイテッド | アクティブ・ウェハプローブ |
US7307433B2 (en) * | 2004-04-21 | 2007-12-11 | Formfactor, Inc. | Intelligent probe card architecture |
KR20070058522A (ko) | 2004-09-13 | 2007-06-08 | 캐스케이드 마이크로테크 인코포레이티드 | 양측 프루빙 구조 |
US7262624B2 (en) * | 2004-12-21 | 2007-08-28 | Formfactor, Inc. | Bi-directional buffer for interfacing test system channel |
US7414418B2 (en) * | 2005-01-07 | 2008-08-19 | Formfactor, Inc. | Method and apparatus for increasing operating frequency of a system for testing electronic devices |
US7656172B2 (en) | 2005-01-31 | 2010-02-02 | Cascade Microtech, Inc. | System for testing semiconductors |
US7535247B2 (en) | 2005-01-31 | 2009-05-19 | Cascade Microtech, Inc. | Interface for testing semiconductors |
US20070016835A1 (en) * | 2005-07-12 | 2007-01-18 | Integrated Device Technology, Inc. | Method and apparatus for parameter adjustment, testing, and configuration |
DE102005037236A1 (de) * | 2005-08-08 | 2007-02-15 | Robert Bosch Gmbh | Vorrichtung und Verfahren zur Konfiguration einer Halbleiterschaltung |
US7650246B2 (en) * | 2005-08-31 | 2010-01-19 | International Business Machines Corporation | Process and apparatus for estimating circuit delay |
US7557592B2 (en) * | 2006-06-06 | 2009-07-07 | Formfactor, Inc. | Method of expanding tester drive and measurement capability |
US7403028B2 (en) | 2006-06-12 | 2008-07-22 | Cascade Microtech, Inc. | Test structure and probe for differential signals |
US7723999B2 (en) | 2006-06-12 | 2010-05-25 | Cascade Microtech, Inc. | Calibration structures for differential signal probing |
US7764072B2 (en) | 2006-06-12 | 2010-07-27 | Cascade Microtech, Inc. | Differential signal probing system |
US7589548B2 (en) * | 2007-02-22 | 2009-09-15 | Teradyne, Inc. | Design-for-test micro probe |
US20080275662A1 (en) * | 2007-05-01 | 2008-11-06 | Vladimir Dmitriev-Zdorov | Generating transmission-code compliant test sequences |
US7876114B2 (en) | 2007-08-08 | 2011-01-25 | Cascade Microtech, Inc. | Differential waveguide probe |
WO2009031404A1 (ja) * | 2007-09-04 | 2009-03-12 | Advantest Corporation | 伝送回路、送信器、受信器、および、試験装置 |
KR101414980B1 (ko) * | 2008-06-30 | 2014-07-09 | 삼성전자주식회사 | 테스트 시스템 |
US7888957B2 (en) | 2008-10-06 | 2011-02-15 | Cascade Microtech, Inc. | Probing apparatus with impedance optimized interface |
US8410806B2 (en) | 2008-11-21 | 2013-04-02 | Cascade Microtech, Inc. | Replaceable coupon for a probing apparatus |
CN101750580B (zh) * | 2008-12-01 | 2012-05-09 | 豪雅微电子(苏州)有限公司 | 集成电路中功能模块芯片的测试方法 |
WO2012002935A1 (en) * | 2010-06-29 | 2012-01-05 | Teradyne, Inc. | Calibrating a channel of a test system |
US9759772B2 (en) | 2011-10-28 | 2017-09-12 | Teradyne, Inc. | Programmable test instrument |
US10776233B2 (en) | 2011-10-28 | 2020-09-15 | Teradyne, Inc. | Programmable test instrument |
CN104678278A (zh) * | 2013-11-28 | 2015-06-03 | 英业达科技有限公司 | 由连接配置提供信号的集成电路测试结构及其测试方法 |
TWI580969B (zh) * | 2015-04-14 | 2017-05-01 | Mpi Corp | Probe card |
US10180486B2 (en) * | 2016-03-16 | 2019-01-15 | Formfactor Beaverton, Inc. | Test standards and methods for impedance calibration of a probe system, and probe systems that include the test standards or utilize the methods |
JP6782134B2 (ja) * | 2016-09-26 | 2020-11-11 | ラピスセミコンダクタ株式会社 | スキャン回路、集合スキャン回路、半導体装置、および半導体装置の検査方法 |
KR102670373B1 (ko) | 2016-10-12 | 2024-05-28 | 삼성전자주식회사 | 반도체 소자 검사 장치 및 이를 포함하는 시스템 |
US11450613B2 (en) * | 2018-03-23 | 2022-09-20 | Intel Corporation | Integrated circuit package with test circuitry for testing a channel between dies |
WO2020042906A1 (en) | 2018-08-31 | 2020-03-05 | Changxin Memory Technologies, Inc. | Test methods, tester, load board and test system |
CN108732489B (zh) * | 2018-08-31 | 2023-09-05 | 长鑫存储技术有限公司 | 测试方法、测试设备、测试载板及测试系统 |
US11385261B2 (en) * | 2018-10-26 | 2022-07-12 | Keithley Instruments, Llc | Test and measurement instrument having overpulsed power supply and controlled slew rate |
TWI708305B (zh) * | 2020-03-31 | 2020-10-21 | 利亙通國際有限公司 | 晶圓製程良率分析之大量取樣測試的改良方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4646299A (en) * | 1983-08-01 | 1987-02-24 | Fairchild Semiconductor Corporation | Method and apparatus for applying and monitoring programmed test signals during automated testing of electronic circuits |
US4764925A (en) * | 1984-06-14 | 1988-08-16 | Fairchild Camera & Instrument | Method and apparatus for testing integrated circuits |
US4802092A (en) * | 1985-06-20 | 1989-01-31 | Harte J Richard | Electric probe used to activate correct and incorrect response areas in an instructional apparatus |
US5101153A (en) * | 1991-01-09 | 1992-03-31 | National Semiconductor Corporation | Pin electronics test circuit for IC device testing |
DE19506325C1 (de) * | 1995-02-23 | 1996-08-14 | Siemens Ag | Prüfschaltung und Prüfverfahren zur Funktionsprüfung von elektronischen Schaltungen |
JPH102930A (ja) * | 1996-06-18 | 1998-01-06 | Hitachi Electron Eng Co Ltd | Icテスタ |
US5889392A (en) * | 1997-03-06 | 1999-03-30 | Maxim Integrated Products, Inc. | Switch-mode regulators and methods providing transient response speed-up |
US5794175A (en) * | 1997-09-09 | 1998-08-11 | Teradyne, Inc. | Low cost, highly parallel memory tester |
US6028438A (en) * | 1997-10-31 | 2000-02-22 | Credence Systems Corporation | Current sense circuit |
JP2001296335A (ja) * | 2000-04-14 | 2001-10-26 | Nec Corp | 半導体装置の検査方法及び検査装置 |
JP3700558B2 (ja) * | 2000-08-10 | 2005-09-28 | 日本電気株式会社 | 駆動回路 |
US6297676B1 (en) * | 2000-10-23 | 2001-10-02 | Motorola, Inc. | High capacitance drive fast slewing amplifier |
US7009213B2 (en) * | 2003-07-31 | 2006-03-07 | Lumileds Lighting U.S., Llc | Light emitting devices with improved light extraction efficiency |
JP4526933B2 (ja) * | 2004-11-22 | 2010-08-18 | 天龍製鋸株式会社 | ディスクカッター |
-
2002
- 2002-07-12 US US10/193,831 patent/US6812691B2/en not_active Expired - Fee Related
-
2003
- 2003-07-09 EP EP03764482A patent/EP1523686B1/en not_active Expired - Lifetime
- 2003-07-09 KR KR1020057000582A patent/KR100967147B1/ko not_active IP Right Cessation
- 2003-07-09 DE DE60320049T patent/DE60320049T2/de not_active Expired - Fee Related
- 2003-07-09 DE DE60308870T patent/DE60308870T2/de not_active Expired - Lifetime
- 2003-07-09 WO PCT/US2003/021678 patent/WO2004008162A2/en active IP Right Grant
- 2003-07-09 KR KR1020087031861A patent/KR20090015156A/ko not_active Application Discontinuation
- 2003-07-09 JP JP2004521659A patent/JP4387942B2/ja not_active Expired - Fee Related
- 2003-07-09 AU AU2003247980A patent/AU2003247980A1/en not_active Abandoned
- 2003-07-09 CN CNB038215365A patent/CN100445762C/zh not_active Expired - Fee Related
- 2003-07-09 EP EP06015765A patent/EP1722247B1/en not_active Expired - Lifetime
- 2003-07-11 TW TW092119060A patent/TWI287095B/zh not_active IP Right Cessation
-
2004
- 2004-11-01 US US10/979,059 patent/US6965248B2/en not_active Expired - Fee Related
-
2009
- 2009-08-18 JP JP2009189565A patent/JP2009271088A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US20040008024A1 (en) | 2004-01-15 |
JP2005533251A (ja) | 2005-11-04 |
CN1682124A (zh) | 2005-10-12 |
JP2009271088A (ja) | 2009-11-19 |
AU2003247980A8 (en) | 2004-02-02 |
EP1722247A2 (en) | 2006-11-15 |
US20050088169A1 (en) | 2005-04-28 |
US6812691B2 (en) | 2004-11-02 |
WO2004008162A3 (en) | 2004-04-08 |
TWI287095B (en) | 2007-09-21 |
DE60320049T2 (de) | 2009-06-04 |
KR100967147B1 (ko) | 2010-07-05 |
DE60320049D1 (de) | 2008-05-08 |
CN100445762C (zh) | 2008-12-24 |
AU2003247980A1 (en) | 2004-02-02 |
EP1523686B1 (en) | 2006-10-04 |
DE60308870D1 (de) | 2006-11-16 |
TW200409923A (en) | 2004-06-16 |
EP1722247B1 (en) | 2008-03-26 |
EP1523686A2 (en) | 2005-04-20 |
US6965248B2 (en) | 2005-11-15 |
KR20050011008A (ko) | 2005-01-28 |
EP1722247A3 (en) | 2006-11-29 |
DE60308870T2 (de) | 2007-05-16 |
WO2004008162A2 (en) | 2004-01-22 |
KR20090015156A (ko) | 2009-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4387942B2 (ja) | Dutの故障に起因するテスト信号の劣化の補償 | |
KR101374986B1 (ko) | 테스터기 구동 및 측정 성능을 확장하는 방법 | |
US7245139B2 (en) | Tester channel to multiple IC terminals | |
TWI276820B (en) | Interface circuit | |
US8400176B2 (en) | Wafer level contactor | |
US7772828B2 (en) | Automatic test equipment capable of high speed test | |
US7203460B2 (en) | Automated test of receiver sensitivity and receiver jitter tolerance of an integrated circuit | |
US6856158B2 (en) | Comparator circuit for semiconductor test system | |
JP5087398B2 (ja) | 試験装置及びデバイスインターフェイス装置 | |
US20010030553A1 (en) | Method and apparatus for inspecting semiconductor device | |
TW200302539A (en) | Predictive, adaptive power supply for an integrated circuit under test | |
US11551773B2 (en) | Method of testing with ground noise | |
KR100916763B1 (ko) | 반도체 디바이스 테스트 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070425 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070425 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090218 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090515 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090522 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090617 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090624 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090717 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091001 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |