JP5087398B2 - 試験装置及びデバイスインターフェイス装置 - Google Patents
試験装置及びデバイスインターフェイス装置 Download PDFInfo
- Publication number
- JP5087398B2 JP5087398B2 JP2007524620A JP2007524620A JP5087398B2 JP 5087398 B2 JP5087398 B2 JP 5087398B2 JP 2007524620 A JP2007524620 A JP 2007524620A JP 2007524620 A JP2007524620 A JP 2007524620A JP 5087398 B2 JP5087398 B2 JP 5087398B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- test
- terminal
- device under
- under test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims description 205
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 12
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56004—Pattern generation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
Description
1.特願2005−198559号 出願日 2005年7月7日
ここで、実際の試験装置においては、多数のDUTを同時に試験実施できるように、試験ユニット710、720内に備える試験信号生成部、ドライバ、コンパレータ、論理比較器のチャンネル数は、数千チャンネルを備えている。
なお、現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
また、第1端子および第2端子に共通の試験信号を供給する場合に、接続制御部は、第1スイッチおよび第2スイッチを共にオンとしてもよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
20 被試験デバイス(DUT)
22 DRAM
24 フラッシュメモリ
100 制御装置
110 試験モジュール
120 デバイスインターフェイス部
130 試験信号生成部
135 論理比較部
140 ドライバ
145 コンパレータ
150 スイッチ
160 スイッチ
170 電圧出力部
172 DAコンバータ
174 スイッチ
180 電圧出力部
182 DAコンバータ
184 スイッチ
190 スイッチ
195 スイッチ
200 テストヘッド
210 パフォーマンスボード
215 DSA部
218 MB部
230 ソケットボード
240 ソケット
400 DAコンバータ
また、スイッチ150,160を個別に制御するようにしても良い。この場合には、異なるDUT品種に対して、DSA部215が共用できる場合がある。
Claims (7)
- 第1LSIチップ及び前記第1LSIチップと異なる第2LSIチップを有する被試験デバイスを試験する試験装置であって、
前記被試験デバイスに供給する試験信号を生成する試験信号生成部と、
前記試験信号を出力するドライバと、
前記ドライバおよび前記被試験デバイスの前記第1LSIチップの第1端子の間の配線上に設けられる第1スイッチと、
前記ドライバおよび前記被試験デバイスの前記第2LSIチップの第2端子の間の配線上に設けられる第2スイッチと、
前記被試験デバイスの前記第1端子に前記試験信号を供給する場合に前記第1スイッチをオンとして前記第2スイッチをオフとし、前記第2端子に前記試験信号を供給する場合に前記第1スイッチをオフとして前記第2スイッチをオンとする接続制御部と
を備える試験装置。 - 前記第1スイッチおよび前記第1端子の間の配線に接続され、前記第1スイッチがオフの場合に予め設定された第1基準電圧を前記第1端子に供給する第1電圧出力部と、
前記第2スイッチおよび前記第2端子の間の配線に接続され、前記第2スイッチがオフの場合に予め設定された第2基準電圧を前記第2端子に供給する第2電圧出力部と
を更に備える請求項1に記載の試験装置。 - 前記第1電圧出力部は、
設定値に応じた前記第1基準電圧を出力する第1DAコンバータと、
前記第1スイッチと前記第1端子との間の配線と前記第1DAコンバータの出力との間に設けられ、前記第1スイッチがオフの場合に前記第1DAコンバータの出力を前記第1端子に接続する第3スイッチと
を有し、
前記第2電圧出力部は、
設定値に応じた前記第2基準電圧を出力する第2DAコンバータと、
前記第2スイッチと前記第2端子との間の配線と前記第2DAコンバータの出力との間に設けられ、前記第2スイッチがオフの場合に前記第2DAコンバータの出力を前記第2端子に接続する第4スイッチと
を有する請求項2に記載の試験装置。 - 第3スイッチを介して前記第1スイッチと前記第1端子との間の配線上に接続されるとともに、第4スイッチを介して前記第2スイッチと前記第2端子との間の配線上に接続され、前記第1スイッチがオフの場合に前記第1基準電圧を出力し、前記第2スイッチがオフの場合に前記第2基準電圧を出力する共通DAコンバータを更に備え、
前記第1電圧出力部は、前記第1スイッチがオフの場合に前記共通DAコンバータの出力を前記第1端子に接続し、
前記第2電圧出力部は、前記第2スイッチがオフの場合に前記共通DAコンバータの出力を前記第2端子に接続する
請求項2に記載の試験装置。 - 前記第1スイッチをオンからオフに切り替える場合に、前記接続制御部は、前記試験信号生成部により前記第1基準電圧を出力させ、かつ、前記第1電圧出力部により前記第1基準電圧を前記第1端子に供給させた状態で前記第1スイッチをオフとする請求項2から4のいずれか1項に記載の試験装置。
- 前記試験信号生成部および前記ドライバを有する試験モジュールが搭載されるテストヘッドと、
前記被試験デバイスの種類に応じて交換され、前記ドライバおよび前記被試験デバイスの端子の間を接続するパフォーマンスボードと
を更に備え、
前記パフォーマンスボードは、前記第1スイッチ、前記第2スイッチ、前記第1電圧出力部、および前記第2電圧出力部を有する
請求項2から5のいずれか1項に記載の試験装置。 - 試験装置のテストヘッドに接続されて、前記テストヘッドと、第1LSIチップ及び前記第1LSIチップと異なる第2LSIチップを有する被試験デバイスとの間で中継接続するデバイスインターフェイス装置であって、
前記テストヘッドに備えるドライバと前記被試験デバイスの前記第1LSIチップの第1端子の間における接続を開閉する第1スイッチと、
前記テストヘッドに備える前記ドライバと前記被試験デバイスの前記第2LSIチップの第2端子の間における接続を開閉する第2スイッチと、
前記第1スイッチの一端と前記第2スイッチの一端が前記ドライバに接続され、
前記第1スイッチの他端は前記被試験デバイスの第1端子へ接続され、
前記被試験デバイスの第1端子に対して、開閉スイッチを介して予め定められた第1基準電圧を供給する第1電圧出力部と、
前記第2スイッチの他端は前記被試験デバイスの第2端子へ接続され、
前記被試験デバイスの第2端子に対して、開閉スイッチを介して予め定められた第2基準電圧を供給する第2電圧出力部と、
を備えることを特徴とするデバイスインターフェイス装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007524620A JP5087398B2 (ja) | 2005-07-07 | 2006-07-07 | 試験装置及びデバイスインターフェイス装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005198559 | 2005-07-07 | ||
JP2005198559 | 2005-07-07 | ||
PCT/JP2006/313550 WO2007007658A1 (ja) | 2005-07-07 | 2006-07-07 | 試験装置 |
JP2007524620A JP5087398B2 (ja) | 2005-07-07 | 2006-07-07 | 試験装置及びデバイスインターフェイス装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007007658A1 JPWO2007007658A1 (ja) | 2009-01-29 |
JP5087398B2 true JP5087398B2 (ja) | 2012-12-05 |
Family
ID=37637051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007524620A Expired - Fee Related JP5087398B2 (ja) | 2005-07-07 | 2006-07-07 | 試験装置及びデバイスインターフェイス装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7679372B2 (ja) |
EP (1) | EP1909109A4 (ja) |
JP (1) | JP5087398B2 (ja) |
KR (1) | KR100989588B1 (ja) |
WO (1) | WO2007007658A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI339270B (en) * | 2007-09-27 | 2011-03-21 | King Yuan Electronics Co Ltd | Socket boards with switch components on a testing apparatus |
KR100921221B1 (ko) | 2007-10-23 | 2009-10-12 | 주식회사 아이티엔티 | 반도체 디바이스 테스트 시스템의 mcp 디바이스 테스트방법 |
KR100916762B1 (ko) | 2007-12-10 | 2009-09-14 | 주식회사 아이티엔티 | 반도체 디바이스 테스트 시스템 |
JP5314684B2 (ja) * | 2008-06-02 | 2013-10-16 | 株式会社アドバンテスト | 試験用ウエハ、および、試験システム |
US8362791B2 (en) * | 2008-06-20 | 2013-01-29 | Advantest Corporation | Test apparatus additional module and test method |
US9733301B2 (en) * | 2010-02-05 | 2017-08-15 | Celerint, Llc | Universal multiplexing interface system and method |
TWI514389B (zh) * | 2012-09-03 | 2015-12-21 | Silicon Motion Inc | 快閃記憶體控制器和快閃記憶體控制方法 |
JP6972075B2 (ja) * | 2019-09-30 | 2021-11-24 | アンリツ株式会社 | 移動端末試験システム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63101782A (ja) * | 1986-10-20 | 1988-05-06 | Advantest Corp | Ic試験装置 |
WO1999027376A1 (fr) * | 1997-11-20 | 1999-06-03 | Advantest Corporation | Procede de test de circuits integres et appareil de test de circuits integres utilisant ce procede |
WO2003008985A1 (fr) * | 2001-07-17 | 2003-01-30 | Advantest Corporation | Circuit d'e/s et appareil de controle |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6404220B1 (en) * | 1997-11-20 | 2002-06-11 | Advantest Corporation | IC testing method and IC testing device using the same |
KR100363936B1 (ko) | 1999-07-10 | 2002-12-16 | 가부시키가이샤 아드반테스트 | Ic 시험방법 및 이 시험방법을 이용한 ic 시험장치 |
JP2003098222A (ja) * | 2001-09-25 | 2003-04-03 | Mitsubishi Electric Corp | 検査用基板、検査装置及び半導体装置の検査方法 |
US6885213B2 (en) * | 2002-09-13 | 2005-04-26 | Logicvision, Inc. | Circuit and method for accurately applying a voltage to a node of an integrated circuit |
JP4124345B2 (ja) * | 2003-05-30 | 2008-07-23 | シャープ株式会社 | 試験装置 |
-
2006
- 2006-07-07 EP EP06767960A patent/EP1909109A4/en not_active Withdrawn
- 2006-07-07 KR KR1020087001295A patent/KR100989588B1/ko active IP Right Grant
- 2006-07-07 WO PCT/JP2006/313550 patent/WO2007007658A1/ja active Application Filing
- 2006-07-07 JP JP2007524620A patent/JP5087398B2/ja not_active Expired - Fee Related
-
2007
- 2007-11-27 US US11/945,276 patent/US7679372B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63101782A (ja) * | 1986-10-20 | 1988-05-06 | Advantest Corp | Ic試験装置 |
WO1999027376A1 (fr) * | 1997-11-20 | 1999-06-03 | Advantest Corporation | Procede de test de circuits integres et appareil de test de circuits integres utilisant ce procede |
WO2003008985A1 (fr) * | 2001-07-17 | 2003-01-30 | Advantest Corporation | Circuit d'e/s et appareil de controle |
Also Published As
Publication number | Publication date |
---|---|
JPWO2007007658A1 (ja) | 2009-01-29 |
KR20080025155A (ko) | 2008-03-19 |
US20080297165A1 (en) | 2008-12-04 |
EP1909109A1 (en) | 2008-04-09 |
KR100989588B1 (ko) | 2010-10-25 |
US7679372B2 (en) | 2010-03-16 |
WO2007007658A1 (ja) | 2007-01-18 |
EP1909109A4 (en) | 2010-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5087398B2 (ja) | 試験装置及びデバイスインターフェイス装置 | |
US20140253099A1 (en) | Semiconductor device on device interface board and test system using the same | |
US6883128B2 (en) | PC and ATE integrated chip test equipment | |
US20080094086A1 (en) | Stack-type semiconductor package sockets and stack-type semiconductor package test systems | |
US20060270357A1 (en) | Channel switching circuit | |
US20080290891A1 (en) | Method of performing parallel test on semiconductor devices by dividing voltage supply unit | |
KR20120065790A (ko) | 반도체 장치 동시 연속 테스트 방법 및 테스트 장비 | |
JP4299760B2 (ja) | 半導体装置のテスト方法 | |
US20160259006A1 (en) | Method and apparatus for interconnect test | |
CN112562770A (zh) | 具有测试电路的半导体装置 | |
US8873267B2 (en) | Semiconductor apparatus | |
CN114550795A (zh) | 一种用于测试lpddr4颗粒的平台开发系统及控制方法 | |
US20050017748A1 (en) | Test system for testing integrated chips and an adapter element for a test system | |
CN102565576A (zh) | 测试对象的方法以及用于执行测试对象的方法的设备 | |
US8103927B2 (en) | Field mounting-type test apparatus and method for testing memory component or module in actual PC environment | |
US6842031B2 (en) | Method of electrically testing semiconductor devices | |
JP2004069650A (ja) | 変換装置 | |
TW202221345A (zh) | 半導體晶片及其預燒測試方法 | |
KR20120107379A (ko) | 멀티칩 패키지 테스트 시스템 | |
US8461859B2 (en) | Semiconductor device and interface board for testing the same | |
KR100898029B1 (ko) | 반도체 테스트 장치 및 테스트 방법 | |
KR101374339B1 (ko) | 전압을 공급하는 장치 | |
US10109369B2 (en) | Test device and test system having the same | |
KR100921221B1 (ko) | 반도체 디바이스 테스트 시스템의 mcp 디바이스 테스트방법 | |
JP5638738B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090629 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120910 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |