TWI287095B - Compensation for test signal degradation due to DUT fault - Google Patents

Description

1287095 (1) 玖、發明說明 【發明所屬之技術領域】 本發明一般係有關電子裝置測試器，此發送一測試信 號至測試下之裝置 （DUT)之多個接頭，且特別係有關用 以補償測試信號退化之系統。 【先前技術】 如顯示於圖1及 2， 先前技藝積體電路（1C)測試 器 1〇測試一組數位 IC DUT 12， 然後此等自半導體 晶圓 16(此等構製於其上）分離，使用一互連系統18 連接測試器 1 〇至一組探針 20，提供信號進出 1C表 面上之接頭 22。1C 測試器 1 〇 包含一組測試波道 14 ，各能發送一數位測試信號至一 1C接頭，或對1C 接頭上所產生之數位反應信號抽樣，以決定其狀態。互 連系統 18包含一組鬚銷或其他型式之連接器，用以連 接每一測試波道 1 4之輸入/輸出接頭至一探針板組件 13。探針板組件 13包含一或更多基體層，包含鬚銷11 及探針 20間之導電線跡及通道信號路徑。 由於半導體晶圓16可保持大量之1C， 且由於每 一 1C可具有大量之接頭墊，故使用分離波道進出每一 1C接頭之一 1C測試器10需要非常多之波道14，以 同時測一試晶圓上之所有 1C。 故此，一 1C測試器 1〇通常同時僅測試晶圓 16上之 1C之一部份。晶圓 16普通裝於卡盤 15上’此安置晶圓 16，俾探針 20 _ 4 - 1287095 (2) 接觸欲測試之一組特定1C之接頭 22。 在測試器 10 已測試該組 IC 12後，卡盤 1 5改變晶圓 16之位 置，俾探針 2 0接觸欲測試之次一組 1C之接頭。 爲加速測試程序，宜擴大同時測試 1C 22之數量至 最大程度。如說明於 2002年 5月 8日所提出之美 國專利申請案第 1 0/1 42,549號，題爲 ”IC測試器之 測試信號分配系統’’（列作參考），增加測試器可同時 測試 1C之數量之一方法爲施加一波道之測試信號輸出 至一個以上 1C輸入接頭。例如，當欲測試之每一 1C 爲由 8數元字進出之隨機進出記憶體 （RAM)時，則 一組 8測試波道各可同時發送位址至若干 RAM，因爲 所有 RAM在測試期間中接收相同之位址序列。 雖互連系統 18提供路徑，在二方向上輸送信號於 許多測試波道 14及1C接頭 2 2之間，但圖2僅顯 示一測試波道 14之一部份，由互連系統1 8連接至 晶圓16上之1C 12之若干接頭 22。一驅動器24反 應波道 14內之控制電路（未顯示），產生電壓 VI之 輸出信號。幅度 R1之一電阻26連接驅動器之輸出 信號 VI至互連系統18之一節點30， 以產生電壓 V2之一測試信號於節點3 0上。電阻26包含驅動器 24之輸出電阻以及驅動器輸出端及節點 3 〇間之路徑中 之任何電阻。 互連系統1 8分配在節點3 〇上所發展之測試信號 經各爲電阻 R2之隔離電阻器2 8之一網路至一組探針 1287095 (3) 2〇。當充分大時，隔離電阻器 28相互隔離接頭 22, 以防止故障 32 至地，或在任一或更多 1C 12之接頭 22之任一其他電位來源驅動其他 1C接頭 22至故障 電位，而不管驅動器 24之輸出端上之電壓。當接收同 一測試信號之1C在其接頭處確具有故障時，隔離電阻 器 28 使測試器 10 能測試在其接頭上無故障之 1C 12。雖圖 2顯示隔離電阻器 28 形成簡單之平行網 路，如說明於前述美國專利申請案第 1 0/1 42,549號，但 電阻器 28可安排成其他網路配置。其他非限制實例顯 示於 2000年 7月 10日所提出之美國專利申請案第 09/613,531 號。 單個測試器波道 14可驅動之1C接頭 22之數量 部份由驅動器 24維持足夠之測試信號電壓於 1C接頭 22(當一或更多其他 1C接頭遭遇故障時，此不遭遇故 障）之能力限制。在 1C接頭 22上之輸入阻抗主要 爲電容性，且此等在測試信號改變狀態後，具有時間充電 或放電 1C接頭電容後，通常吸引少量之定態電流。故 此，在定態情況下，呈現於無遭遇故障之每一 1C接頭 22上之電壓大致等於 V2。當驅動器 24反應輸入” 驅動’’控制信號 D之狀態改變，改變其輸出電壓 VI 至一高或低邏輯位準時，在隔離電阻器 28連接處之節 點 3 0上之測試信號電壓 V2上升或下降至定態高或低 邏輯電壓位準，在測試信號電流已完全充電或放電 1C 接頭 22上之電容後，此大致等於 V2。 測試信號之轉 -6- 1287095 • * (4) 換爲1C接頭電容及驅動器 24及接頭22間之信號路 徑之電阻之函數。 當有故障 32連接 1C 32之一之接頭 22例如至 一低邏輯電位 VL之來源時，則當驅動器 24驅動 VI 自一低邏輯位準 VL至一高邏輯位準 VH時，在節點 3〇及無遭遇故障之接頭 22處之電壓 V2上升至 V2 = VH-I*R1 V2 = VR_(VL-VH)*R1/(R1+R2) 其中，I爲由故障 3 2所吸引之定態故障電流。在”最 壞情形”，驅動器 24連接至 N.+ l 1C接頭，N接頭可 由故障連接至低邏輯位準 VL 之來源。在此情形，在 3 〇處及無遭遇故障之單個所餘接頭 22處之定態測試信 號電壓 V2爲 V2 = VH-(VL-VH)*R1/(R1 + (R2/N)) (1) 假設當驅動器 24拉 VI至低邏輯位準 VL時，故障 連接 N+1之 N接頭 22至高邏輯位準 VH之來源。 在此情形，在節點 3 0及在無遭遇故障之單個1C接頭 22處之定態測試信號電壓 V2爲 (2) V2 = VL-(VH-VL)*R1/(R1+(R2/N)) (5) 1287095 等式（1)及（2)顯示在任一組 NIC接頭22處之故障可 依比率R1/(R1+(R2/N))拉無遭遇故障之 1C接頭於低邏 輯位準VL以上或高邏輯位準VH以下。當故障拉接頭 22處之測試信號電壓至 VL上方太遠或 VH下方太遠 時，無故障在其接頭 22處之 1C 12不認識測試信號 之邏輯狀態，且故此不能測試。 然而，當隔離電阻器 28之電阻 R2充分大時，測 試系統可具有故障裕度。等式 （1)及 （2)顯示 R2之 大小增加減少故障對電壓 V2 上之測試信號電壓之影 響，故此可上升或下降至接近 VH或 VL。當由同一測 試信號驅動之 1C接頭 22之數量 N+1及需容忍之故 障之最大數量 N增加時，隔離電阻器 28之幅度 R2 亦需增加，俾測試系統具有故障裕度。 但增加隔離電阻 R2之幅度降低驅動器 24可充電 及放電在 1C接頭上之電容之速率。此轉而增加測試信 號需改變狀態之時間量，且故此減少測試信號可操作之最 大頻率。故此，當吾人增加 R2，以增加可由單個測試 信號驅動接頭 22之數量時，吾人到達一限度，此爲測 試信號之最大操作頻率之函數。故此，可由同一測試信號 以故障容忍之方式同時驅動之1C接頭之數量與測試信 號之頻率成反比關係。 需要一種方法，以進一步增加可由單個測試信號驅動 之1C接頭之數量，而不降低測試信號之最大操作頻 -8 - 1287095 ⑹ 率。 【發明內容】 測試波道內之一驅動器之輸出信號由電阻連接至互連 系統之電路節點，以產生一測試信號於該電路。互連系統 經由隔離電阻器之網路分配測試信號至一組欲測試之1C 之接頭，俾所有 1C接頭由同一測試信號同時驅動。 一反饋系統監視測試信號電壓，並依需要調整驅動器 輸出信號電壓，以補償測試信號電壓由於一或更多 1C 接頭之故障所引起之改變。當測試信號欲驅動 1C接頭 至高邏輯位準時，測試信號先設定於大致高於該高邏輯位 準之電壓，以迅速充電 1C接頭之電容。當 1C接頭電 壓接近所需之高邏輯位準時，測試信號電壓降低至維持定 態高邏輯位準於 1C接頭上所需之位準。反之，當測試 信號欲驅動1C接頭至低邏輯位準時，先驅動測試信號 電壓大致低於所需之低邏輯位準，以迅速放電 1C接頭 之電容，及然後增加至所需之適當定態位準，以維持1C 接頭電壓於所需之低邏輯位準。依此方式整形之測試信號 使測試信號在特定之隔離電阻上可操作於較之普通方波測 試信號其他可能爲高之頻率上。 本說明書所附之專利申請特別指出並明顯申請本發明 之主題事項之專利。然而，精於本藝之人士由閱讀說明書 之其餘部份，並參考附圖，可最佳明瞭申請者視爲實施本 發明之最佳模式之組織及操作方法，以及本發明之其他優 -9 - 1287095 (7) 點及目的，在附圖中，相同之參考編號指相同之元件。 【實施方式】 個 明 〇 非 時 器 56 互 別 動 號 位 路 資 或 本發明係有關一種用以同時分配一單個測試信號至 組測試下電子裝置 （DUT)，諸如積體電路 （1C)之一 以上接頭之系統。以下說明書說明申請者視爲實施本發 之最佳模式之發明之一或更多示範實施例及/或應用 雖此處所述之實施例說明本發明之一或更多實例，但並 意爲限制本發明於此等示範實施例或實施例操作之方式 圖 3顯示一多波道 1C測試器之一單個波道 34 經由互連系統 36連接至半導體晶圓 42上所構製之 組 1C 40之若干相似接頭 3 8，俾同一測試信號可同 驅動每一 1C接頭 38。 測試器波道 34內之一驅動 54供應測試信號經輸出阻抗及由電阻 R1之電阻器 所代表之路徑阻抗至互連系統 3 6內之一節點5 0。 連系統 3 6包含一組相似電阻 R2之隔離電阻器 44 至各別探針4 8之每一連接節點5 0，每一探針進出個 之一 1C接頭 38。 測試組成一連續測試週期，在每一週期期間中，驅 器54反應由普通格式化器60所產生之驅動控制信 D，可驅動測試信號至一高邏輯位準 VH或一低邏輯 準VL。在開始每一測試週期之前，如由來自定時電 62之信號所示’格式化器60獲得來自記憶體64之 料.，指示在次一測試週期之期間中，驅動測試信號至高 - 10 - (8) 1287095 低。格式化器 60然後設定其輸出驅動控制信號 D在 以下測試週期之期間中至適當狀態，及驅動器54依之 反應，驅動測試信號至高或低。 互連系統 3 6內之隔離電阻器 44防止低阻抗故障 5 8連接任何 1C接頭 3 8至地，或任何其他電位來源驅 動每一其他 1C接頭 38至該電位，而不管驅動器54 之輸出信號電壓 VI之幅度。當 R2不充分高時，在一 或更多1C 40之接頭38處之故障會拉到達其他1C之 1C接頭處之測試信號電壓至測試信號高或低位準之可接 受範圍外，從而使在無遭受故障之1C 40上所執行之測 試無效。 使測試系統具有故障裕度所需之隔離電阻器之最小電 阻爲欲由測試信號同時驅動之 1C接頭 3 8之數量之函 數。當由測試信號驅動之 1C接頭數量增加時，提供故 障裕度所需之隔離電阻 R2之幅度需大。然而，當測 試信號同時驅動許多1C接頭 30時，提供故障裕度所 需之隔離電阻 R2之高値趨於降低測試信號改變狀態時 使 1C接頭電容充電及放電所需之測試信號電流。充電 電流之降低減小測試信號可改變狀態之變化率，從而降低 測試信號可操作之最大頻率。 爲補償測試信號充電電流由大隔離電阻値 R2所引 起之減少，測試波道 34包含一反饋控制器66， 此監 視在節點 50之測試信號電壓 V2及驅動器 54之D 輸入。當 D輸入指示測試信號電壓 V2將被驅動至高 -11 - 1287095 (9) 邏輯位準 VR時，反饋控制器66比較 V2及一 VH 位準基準電壓，並調整供應於驅動器54之輸出電壓 VHIGH，作爲控制驅動器輸出 VI之高邏輯位準之基 準。反饋控制器66調整VHIGH，以驅動測試信號電壓 V2至所需之高邏輯位準 VH。 同樣，當 D輸入指示 測試信號電壓 V2將爲低邏輯位準 VL時，反饋控制 器66 比較測試信號電壓 V2及 VL位準基準電壓， 並調整一輸出電壓 VLOW，驅動器 54當設定其輸出信 號 VI時，使用作爲基準。反饋控制器66設定 VLOW ’以驅動測試信號電壓 V2至所需之低邏輯位準 VL。 圖 4顯示測試信號電壓 V2如何反應輸入至圖3 之驅動器 54上之 D控制信號中之改變。當 D信號 轉換至〇邏輯狀態時，V2信號電壓落於定態低邏輯位 準 VL， 及當 D信號轉換至 1邏輯狀態時，V2信 號上升至定態高邏輯位準VH。 圖 5顯示在1C接頭 38上無任何故障，當達生 圖 4之測試信號 V2時，驅動器 54信號之輸出電壓 VI如何行爲。當 D信號自1轉至 0時，反饋控制 器66感測 V2遠高於所需之低邏輯位準VL， 故先設 定信號驅動器54之VLOW， 以迅速驅動 VI至其最低 可能電壓位準 VMIN，從而迅速移去 1C接頭電容中之 電荷，並拉下信號電壓 V2。 當 V2接近 VL時，反 饋控制器 66 升起基準電壓 VLOW，使 V2隱定至其 - 12- 1287095 (10) 定態低邏輯位準 V L。 同樣，當 D控制信號自〇轉變 至1時，反饋控制器66感測測試信號電壓 V2遠低 於所需之高邏輯位準 VH， 且故此設定信號驅動器 54 於 VHIGH，以迅速拉上 VI 至其最高電壓位準 VMAX，以迅速充電1C接頭電容，從而迅速拉高測試信 號電壓 V2。當測試信號電益到達所需之高邏輯位準 VH 時，反饋控制器 66降低 VHIGH，使 V2可穩定至其 所需定態位準 VH。 圖 6顯示當一 1C接頭38上有一高邏輯位準故 障，趨於拉節點50向 VH時，驅動器輸出信號 VI 之行爲。圖 6所示之驅動器輸出信號 VI之行爲與圖 5所示之 VI信號行爲相似，唯當控制信號 D轉變至 〇時，反饋控制器 66設定 VLOW之定態値，俾驅 動器 54驅動 VI至稍低於 VL之定態幅度，以保持 V2於適當低邏輯位準 VL。 VI之此較低幅度補償測 試信號電壓 V2上之高位準故障之影響。 圖 7 顯不當在一或更多 1C 接頭 38上有一故 障，傾於拉節點 5 0上之測試信號向 VL時，V1信 號之行爲。圖 7所示之驅動器輸出信號 VI之行爲與 圖 5所示之 VI信號之行爲相似，唯當控制信號 D驅 動至 1時，反饋控制器 66設定 VHIGH之定態値， 俾驅動器 54驅動 VI至稍高於 VH之定態幅度，俾 保持測試信號電壓 V2於所需之高邏輯位準VH。 VI 之增加幅度補償測試信號電壓V2上之低位準故障。 -13- 1287095 (11) 最大許可測試信號頻率爲提供故障防護所需之隔離電 阻 R2之幅度，及驅動器54 之 VMAX及 VMIN電 壓限度之幅度之函數。當 VMAX及 VMIN分別遠高 (更正）及低（更負）於 VH及 VL時，在 D改變 狀態後即刻，測試信號可迅速移動電荷進及出1C接頭 電容，即使當使 R2大，以對大量之 1C接頭提供故障 防護時亦然。反饋之此使用於補償故障可增加可由同測 試信號驅動 1C接頭 3 8之數量，而無需降低測試信號 之最大許可頻率。 在一些高頻應用上，由圖 3之反饋控制器 66所 提供之反饋環路之反應可能太慢或不穩定，或由反饋控制 器 66所提供之反饋環路可能注入不可接受之雜訊於測 試信號中。圖 8顯示圖 3之測試波道 34可如何適應 較高頻率操作。如顯示於圖 8， 插入由格式化器 60 控制之一抽樣及保持電路 68於反饋控制器 66及驅動 器 54間之 VHIGH及 VLOW基準信號路徑中。 圖 9顯示一校準程序，格式化器 60在測試 1C 40之前執行。參考圖 8及9，格式化器 60先設定 抽樣及保持電路 68，以通過反饋控制器 66之 VLOW 及VHIGH輸出信號直接至驅動器 54(步驟 90)。 在 格式化器 60設定控制信號 D於 0之期間中（步驟 92)，反饋控制器 66驅動 VLOW至定態位準，此爲 克服任一或更多 1C接頭 3 8上之故障情況（如有 ） 之所需。格式化器 60然後告知抽樣及保持電路 68之 -14- (12) 1287095 一，以抽樣及保持 VLOW之値（步驟 94)。其次，格式 化器 60驅動控制信號D至 1足夠長時間，俾反饋 控制器 66可驅動 VHIGH至所需之定態位準，以克服 1C接頭 38之任一故障情況（步驟 96)。格式化器60 然後告知另一抽樣及保持電路 68，以保持該 VHIGH電 壓位準（步驟 98)。 其後，在 1C 40之測試期間中，抽樣及保持電路 68保持 VLOW及 VHIGH於在校準程序之期間中所設 定之位準，且不管反饋控制器 66之輸出。如此，在測 試之期間中，測試信號電壓 V2不由反饋後制，但驅動 器輸出信號 VI之定態値仍適當調整，以對測試信號電 壓 V2補償在 1C接頭 38上之故障。 圖 10顯示圖 8之驅動器 54之反饋控制系統之 另一實施例。在此，反饋控制器66提供數位而非類比 輸出資料，指示 VHIGH及 VLOW信號之値。在校準 程序之期間中，格式化器先設定一對閂 57，以通過反 饋控制器 66 之資料輸出至一對數位至類比變換器 (DAC)55 之輸入端，此產生 VHIGH 及 VLOW信號。 然而，在校準程序之期間中，在反饋控制器 66之資料 輸出到達定態後，格式化器告知閂 57保持現資料値， 俾在其後測試程序之期間中，VHIGH及 VLOW保持固 定。

圖 11顯示在測試之期間中，當一或更多1C接頭 上之高邏輯位準故障嘗試拉測試信號電壓 V2向 VH -15- (13) 1287095 時，VI信號之行爲。當 D信號轉變至 0時，驅動 器54儘速驅動其輸出信號電壓VI至抽樣及保持電路 58之 VLOW基準信號輸出之幅度，此已預設定大致低 於 VL，以補償測試信號電壓 V2上之故障影響。 圖 12 顯示在測試期間中，當一或更多 1C 接頭 58 上之低位準故障嘗試拉測試信號電壓 V2 向 VL 時，VI信號之行爲。當 D信號轉變至 1時，VI信 號上升至至抽樣及保持電路58之 VHIGH基準信號輸 出之値，此已預設定高於 VH，以補償測試信號電壓 V2上之故障影響。 圖 13顯示在測試期間中，當各 1C接頭 58上之 高及低位準故障嘗試拉測試信號電壓 V2於 VH及 VL 間某處時，VI信號之行爲。當 D 信號轉變至 0 時，VI信號下降至至抽樣及保持電路 58之 VLOW 基準信號輸出之値，此已預設定低於 VL，及當 D信號 轉變至 1時，VI信號上升至 VHIGH之値，此已預 設定高於 VH。 圖14顯示在測試之期間中，當一或更多1C接頭 38上之故障嘗試拉節點50於 VL以下時，VI信號之 行爲。當 D信號轉變至 〇時，VI信號落於抽樣及 保持電路 58之 VLOW基準信號輸出之値，此已預設 定大致高於 VL， 及當 D信號轉變至1時，VI信號 上升至 VHIGH之値，此已預設定大致高於 VH。 在測試期間中，如顯示於圖3，使用反饋控制系統 -16- (14) 1287095 之一優點爲，在狀態改變後，此可即時暫時驅動 VI信 號至其全範圍 VMAX或 VMIN電壓，以迅速充電或放 電 1C接頭電容。此有助於增加最大許可測試信號頻 率。由於 VI之反饋控制並不在圖 8之系統中測試之 期間發生，故驅動器 5 4可僅驅動 V1信號至所需之 VHIGH或 VLOW位準，以維持 VI於適當之定態位 準。圖 8之系統並不暫時使用驅動器 54之全範圍電 壓，以加速 1C接頭電容充電及放電。 圖 15 顯示本發明之另一示範實施例，其中，圖 8之驅動器 54由一脈波整形器 70取代。脈波整形器 反應其輸入信號之狀態傳輸，產生具有所需形狀之輸出信 號脈波，及所需脈波形狀無需爲方波信號，諸如由圖8 之驅動器 54所產生者。在本申請書中，脈波整形器 70適當提供 V1信號脈波，在其 D信號輸入之狀態改 變後，其尖峰即在 VMAX或 VMIN，以提供大致 1C 接頭電容充電電流，且其後安定至適當之定態位準。 在圖15之測試系統中，與圖 8之測試系統所用 者相似之一測試前校準程序預設定抽樣及保持電路 68 之 VHIGH及 VLOW輸出至所需位準，以維持定態測 試信號電壓 V2於適當高及低邏輯位準，而不管在 1C 接頭 38上之任何故障。其後，當測試1C 40及 D信 號輸入自 〇轉變至 1時，脈波整形器 70即時驅動 VI至 VMAX，以迅速供應電荷至 1C接頭 38，及其 後，驅動 VI値下降至一定態値，在預定之時間間隔上 -17- 1287095 (15) 匹配 VHIGH 。當其 D信號輸入自1轉變至 0時， 脈波整形器 7〇 即時驅動 VI 至 VMIN，以迅速移去 1C接頭電容上之電荷’且其後’拉起脈波 VI至一定 態値，在一預定之時間間隔中匹配 VLOW。 圖 16顯示當 D信號進行狀態改變時，VI信號之 行爲。在此例中，故障連接1C接頭 3 8至低邏輯位準 (VL)源，俾在椴準程序之期間中，反饋控制器 66設 定 VHIGH 高於 VH，但設定 VLOW 等於 VL。 其 後，當測試 1C 40，及控制信號 D轉變至 〇時，脈波 整形器 70先驅動 VI至 VMIN， 以迅速移去 1C接 頭電容中之電荷，但其後斜升 VI 回至 VLOW = VL，俾 在測試週期之定態部份之期間中，維持 V2於 VL。當 信號轉變回至 1時，脈波整形器 70即時驅動 VI上 升至 VMAX， 以迅速充電1C接頭電容，且其後， 傾斜 VI下降回至定態位準 VHIGH，此已預設定高於 VH，以補償1C接頭故障。 圖17顯示當一或更多接頭 38短路至高邏輯位準 VH之來源時’ VI信號之行爲，及圖18顯示當接頭 38上之故障嘗試驅動 V2至 VL及 VH間之某位準 時’ V1信號之行爲。 ® 16-18所示之脈波形狀爲實例；精於本藝之人士明 瞭脈波整形器7〇可用以依多程方法之任一整形VI信 Ψ, ^ it 1C接頭電容完全充電或放電所需之總時 間’從而增加測試信號之最大許可頻率。例如，如顯示 -18- 1287095 (16) 於圖19，脈波整形器 70可在每一 D狀態轉變後保持 VI 信號於 VMAX 或 VMIN 經一預定期間，然後驅動 VI 信號至 VHIGH 或 VLOW。 VI 信號之傾斜部份可 爲線性或非線性。

雖在圖 3，8、及 15所示之本發明之示範實施例 中，反饋控制器66置於測試波道 34中，但此可置 於波道 34外，設有引線，以輸送 VHIGH及 VLOW 信號至該波道。 爲簡單起見，圖 3，8，及 15顯示隔離電阻器 44 形成相當簡單之網路。然而，本發明可實施成連接互 連系統，使用其他隔離電阻器網配置成例如於 2002年 5 月 8日所提出之美國專利申請案第 1 0/142,549號， 題爲（1C測試器之測試信號分配系統所述，列作參考。 所有隔電阻器 44無需爲同値。例如，圖 20顯 示圖 8之測試波道 34之一版本，當 1C 40之接頭 38爲雙向時可用。ic接頭 38在某測試週期之期間中 接收測試信號，同時在其他測試週期之期間中，此等轉送 1C反應信號回至測試波道 34。 圖 20之驅動器 54 爲三態驅動器，不獨接收自格式化器6 0輸入之控制信 號 D ’指示驅動其輸出 v丨信號至高或低，但亦來自格 式化器60之一 Z輸入信號，指示是否三態化其輸出信 號’俾不拉高或拉低節點50。在1C 40發送反應信號 回至測試波道 34之測試週期之期間中，整形器 60 告知驅動器54三態化其輸出信號 V1。 一資料獲得電 -19 - 1287095 (17) 路6 5反應來自格式化器6 0之控制信號C，對反應信 號之電壓抽樣，並決定由每一 1C 40自反應信號電壓產 生之輸出信號之狀態。 圖20之互連系統36與圖8之互連系統36之 不同在於，每一隔離電阻器44具有不同之電阻。明 確言之，每一後隔離電阻器44之電阻爲其前之隔離電 阻器之一倍。 正常上，當所有 1C 40適當操作時，則在其產生 輸出信號之測試週期期間中，所有 1C 40在接頭 38 上同時產生同高或低邏輯 VH或 VL之輸出信號，及 隔離電阻器 44驅動呈現於節點 5 0上之反應信號大致 至該高或低邏輯信準。然而，當一或更多 1C 40故障 時，則在任一時刻，其一些可產生高邏輯位準 （VH)輸出 信號，同時另些則產生低邏輯位準 （VL)輸出信號。在 此情形，由資料獲得電路 65 所見之反應信號電壓在 VH及 VL間之某位準。由圖 20所示之隔離電阻値之 安排，資料獲得電路 65可由反應號之電壓，分別決定 在每一 1C 40之接頭 38處之輸出信號之邏輯狀態。 在驅動器 54發送測試信號至 1C接頭 38之任一 測試週期之期間中，圖 20之測試波道以與圖 8之測 試波道相同之方式操作，以補償任一 1C接頭之故障。 用以校準圖 8 之測試波道之 VHIGH及 VLOW基準 電壓所用之方法（圖 9) 亦可用以校準圖 20 之 VHIGH及 VLOW基準電壓。當脈波整形器適於提供 -20- 1287095 (18) 三態輸出時，圖 20之驅動器 54亦可由圖15所用型 式之脈波整形器取代。 雖已說明本發明之各種版本，用於使用控針卡之型式 之 1C測試器上，以進出半導體晶圓上所構製之1C接 頭，但精於本藝之人士明瞭，本發明可使用於其他測試 器，使用其他型式之介面裝備，提供進出 1C之 DUT 接頭，此仍可在晶圓階層，或此可與其上構製此等之晶 圓分離，及此在其測試時可已或可未裝於1C封裝中。此 介面裝備包含，但不限於裝載板，燒入板，及最後測試 板。本發明在其最廣層面上並非意在限制於涉及特定型式 之 1C測試器之應用，任何特定型式之測試器至 DUT 互連系統，或任何特定型式之 IC DUT。精於本藝之人士 應明瞭雖以上說明本發明使用於測試積體電路方面，此亦 可使用於測試任何種類之電子裝置，包含例如倒裝式晶片 組件，電路板等。 以上說明及附圖顯示實施本發明之最佳模式之示範實 施例，所述最佳模式之元件或步驟示範後附申請專利之本 發明之元件及步驟。然而，後附申請專利意在應用於實施 本發明之任何模式，包含任一申請專利中所述之元件或步 驟之組合，包括說明書及附圖所示之本發明之示範實施例 之元件或步驟之功能相等者。 【圖式簡單說明】

圖1爲經由互連系統進出晶圓上所構製之一組IC -21 1287095 (19) 之先前積體電路（1C)測試器之簡單側視圖。 圖 2爲槪要圖，顯示圖 1之測試器之一波道之一 部份，發送一測試信號經由圖1之互連系統所提供之信 號路徑至圖 1之晶圓上之一組 1C接頭。 圖 3 爲槪要圖，顯示本發明之第一示範實施例之 測試器之一波道之一部份，用以發送一測試信號經由互連 系統所提供之信號路徑至晶圓上之一組 1C接頭。 圖 4爲時序圖，顯不圖 3之信號 V2及 D之行 爲。 圖 5-7爲時序圖，顯示在 1C接頭之各種故障情況 下圖3之信號 VI之行爲。 圖 8爲槪要圖，顯示本發明之第二示範實施例之 測試器之一波道之一部份，用以發送一測試信號經由互連 系統所提供之信號路徑至晶圓上之一組1C接頭。 圖 9爲流程圖，顯示當校準由圖8之抽樣及保持 電路所產生之VHIGH及VLOW資料値時，圖 8之格 式化器之行爲。 圖10爲槪要圖，顯示本發明之第三示範實施例之 另一系統，用以控制圖 8之測試波道之 VHIGH及 VLOW 値。 圖11-14爲時序圖，顯示在1C接頭之各種故障情 況下，圖 8 之信號 VI之行爲。 圖15爲槪要圖，顯示本發明之第四示範實施例之 測試器之一波道之一部份，用以發送一測試信號經由互連 -22- 1287095 (20) 系統所提供之信號路徑至晶圓上之一組 1C接頭。 圖 16-19爲時序圖，顯示在 1C接頭之各種故障 情況下，圖 1 5之信號 V1之行爲。 圖 20爲槪要圖，顯示本發明之第五示範實施例之 測試器之一波道之一部份，用以發送一測試信號經由互連 系統所提供之信號路徑至晶圓上之一組 1C接頭，並接 收來自此等之反應信號。 [主要元件對照表] 34測試波道 3 6互連系統 38 1C接頭 42半導體晶圓 44隔離電阻器 5 0節點 54驅動器 _ 56電阻器 57閂 58故障 60格式化器 64記憶體 66反饋控制器 70脈波整形器 -23-

Claims (1)

1. (1) 1287095 拾、申請專利範圍 1 · 一種在積體電路（ic)之測試期間中用以同時供應 一測試ig號至IC之多個I c接頭之裝置，其中，當控制信 號重複轉變於第一及第二狀態之間時，該測試信號重複轉 變方）代表弟一及弟一^邏fe位準之弟一及第一測試信號電壓 位準之間，該裝置包含： 一電路節點； 第一機構，用以當該控制信號轉變於第一及第二狀態 之間時，驅動一輸出信號於第一及第二輸出信號電壓位準 之間，該輸出信號電阻連接至該電路節點，以產生該測試 信號於該電路節點上； 第二機構，用以經由一網路同時分配來自該電路節點 之測試信號至多個1C接頭，該網路包含使1C接頭相互隔 離的電阻；及 第三機構，用以藉由調整第一及第二輸出信號電壓位 準，使得當該控制信號轉變於該第一及第二狀態之間時， 該測試信號轉變於第一及第二測試信號電壓位準之間，而 反應於該控制信號及該測試信號。 2.如申請專利範圍第1項所述之裝置，其中，在 該1C之測試期間中，該第三機構藉由調整第一及第二輸 出信號電壓位準，而反應於該控制信號及該測試信號。 3·如申請專利範圍第 1項所述之裝置， 其中，在該1C之測試之前，該第三機構反應於該控 制信號及該測試信號，並調整第一及第二輸出信號電壓位 -24- (2) 1287095 準，及 其中，在該1C之測試期間中，該第三機構不調整第 一及第二輸出信號電壓位準。 4. 如申請專利範圍第 1項所述之裝置， 其中，當該控制信號爲第一狀態時，該第三機構反應 於該測試信號電壓及第一基準電壓間之第一比較，而調整 第一輸出信號電壓位準，及 其中，當該控制信號爲第二狀態時，該第三機構反應 於該測試信號電壓及第二基準電壓間之第二比較，而調整 第二輸出信號電壓位準。 5. 如申請專利範圍第 i項所述之裝置， 其中，該第二輸出信號電壓位準較該第一輸出信號電 壓位準更高， 其中，反應於該控制信號自第一狀態變化至第二狀 態，該第一機構先驅動該輸出信號大致較該第二輸出信號 電壓位準更高，且其後，驅動該輸出信號至該第二輸出信 號電壓位準，及 其中，反應於該控制信號自第二狀態變化至第一狀 態’該第一機構先驅動該輸出信號大致較該第一輸出信號 電壓位準更低，且其後，驅動該輸出信號至該第一輸出信 號電壓位準。 6. 如申請專利範圍第1項所述之裝置，其中，ic 構製於半導體晶圓上，其中，1C接頭置於該半導體晶圓 之一表面上，且其中，該第二機構包含： -25- (3) 1287095 多個傳導探針，各接觸個別之一 1C接頭，及 用以將該電路節點電阻連接至每一探針的機構。 7 ·如申請專利範圍第 1項所述之裝置，其中，1C 構製於半導體晶圓上，其中，1C接頭置於該半導體晶圓 之一表面上，且其中，該第二機構包含： 多個傳導探針，各接觸個別之一 1C接頭，及 多個電阻器，各將該電路節點連接至一個別探針。 8.如申請專利範圍第 1項所述之裝置，其中，該 第三機構包含： 第四機構，用以當該控制信號爲第一狀態時，執行該 測試信號電壓及第一基準電壓間之第一比較，並用以反應 於該第一比較而改變第一資料， 第五機構，用以當該控制信號爲第二狀態時，執行該 測試信號電壓及第二基準電壓間之第二比較，並用以反應 於該第二比較而改變第二資料， 第六機構，用以儲存由該第四及第五機構所改變之第 一及第二資料，及 第七機構，用以反應於由該第六機構所儲存之第一及 第二資料，而調整第一及第二輸出信號電壓位準。 9·如申請專利範圍第 8項所述之裝置， 其中，在該1C之測試之前，該第六機構儲存第一及 第二資料，使得在該1C之測試期間中，第一及第二輸出 信號電壓位準保持恆定。 10.如申請專利範圍第 1項所述之裝置， -26- (4) 1287095 其中’在該1C之測試期間中，當該控制信號爲第一 狀態時’該第三機構執行該測試信號電壓及第一基準電壓 間之第一比較’並依據該第一比較調整該第一輸出信號電 壓位準，及 其中’在該1C之測試期間中，當該控制信號爲第二 狀態時’該第三機構執行該測試信號電壓及第二基準電壓 間之第二比較，並依據該第二比較調整該第二輸出信號電 壓位準。 1 1.如申請專利範圍第 1 0項所述之裝置，其中， 該第二機構包含： 多個傳導探針，各接觸一個別1C接頭，及 用以將該電路節點電阻連接至每一探針的機構。 12.如申請專利範圍第 1項所述之裝置， 其中，在該1C之測試之前，當該控制信號爲第一狀 態時，該第三機構執行該測試信號電壓及第一基準電壓間 之桌一比較，並依據該第一比較調整第一輸出信號電壓位 準，及 其中，在該1C之測試之前，當該控制信號爲第二狀 態時，該第三機構執行該測試信號電壓及第二基準電壓間 之第二比較，並依據該第二比較調整第二輸出信號電壓位 準，及 其中，在該1C之測試期間中，該第三機構不進一步 調整第一及第二輸出信號電壓位準。 1 3 .如申請專利範圍第 1 2項所述之裝置， -27- (5) 1287095 其中，第二輸出信號電壓位準較第一輸出信號電壓位 準爲更高， 其中，反應於該控制信號自第一狀態變化至第二狀 態，該第一機構先驅動該輸出信號電壓大致較第二輸出信 號電壓位準更高，且其後，驅動該輸出信號電壓至第二輸 出信號電壓位準，及 其中，反應於該控制信號自第二狀態變化至第一狀 態，該第一機構先驅動該輸出信號電壓大致較第一輸出信 號電壓位準更低，且其後，驅動該輸出信號電壓至第一輸 出信號電壓位準。 1 4.如申請專利範圍第 1 2項所述之裝置，其中， 該第三機構包含： 第四機構，用以當該控制信號爲第一狀態時，執行該 測試信號電壓及第一基準電壓間之第一比較，並用以反應 於該第一比較而產生第一組資料値， 第五機構，用以當該控制信號爲第二狀態時，執行該 測試信號電壓及第二基準電壓間之第二比較，並用以依據 該第二比較而產生第二組資料値， 第六機構，用以儲存由該第四及第五機構產生之第一 及第二資料，及 第七機構，用以反應於由該第六機構所儲存之第一及 第二資料，而調整第一及第二輸出信號電壓位準。 1 5 ·如申請專利範圍第1 4項所述之裝置， 其中，在該1C之測試之前，該第六機構儲存產生之 -28- (6) 1287095 第一及第二資料，使得在該1C之測試期間中，第一及第 二輸出信號電壓位準保持恆定。 16. —種在積體電路（1C)之測試期間中用以同時發送 一測試信號至IC之多個1C接頭之方法，其中，當控制信 號重複轉變於第一及第二狀態之間時，該測試信號之電壓 重複轉變於代表第一及第二邏輯位準之第一及第二測試信 號電壓位準之間，其中，將多個1C接頭之至少一個連接 至一電位來源之至少一故障係對其他1C接頭上由該測試 信號所代表之第一及第二邏輯位準無實質影響，該方法包 括步驟： a·當該控制信號轉變於第一及第二狀態之間時，驅 動輸出信號於第一及第二輸出信號電壓位準之間， b ·將該輸出信號電阻連接至一電路節點，以產生該 測試信號於該電路節點上； c·經由使1C接頭相互電阻隔離之路徑，同時分配來 自該電路節點之測試信號至多個1C接頭；及 d ·當該控制號轉變於該第一及第二狀態之間時，調 整第一及第二輸出信號電壓準，使得該測試信號轉變於第 一及第二測試信號電壓位準之間。 1 7 ·如申請專利範圍第1 6項所述之方法，其中， 在該1C之測試期間中，在步驟d處調整第一及第二測試 信號電壓位準。 1 8 ·如申請專利範圍第1 6項所述之方法，其中， 在該1C之測試之前，在步驟d處調整第一及第二測試信 -29- (7) 1287095 號電壓位準’並在該1C之測試期間中將第一及第二_ _ 信號電壓位準保持恆定。 1 9 ·如申請專利範圍第1 8項所述之方法，其中， 第二輸出信號電壓位準較第一輸出信號電壓位準更高，I 其中，步驟a包含副步驟： al·藉由先驅動該輸出信號電壓大致較第二輸出信號 電壓位準更高，及其後驅動該輸出信號電壓至第二輸出信 號電壓位準，而反應於該控制信號自第一狀態改變至第二 狀態，及 a2.藉由先驅動該輸出信號電壓大致較第一輸出信號 電壓位準更低，及其後驅動該輸出信號電壓至第一輸出信 號電壓位準，而反應於該控制信號自第二狀態改變至第一 狀態。 20·如申請專利範圍第 16項所述之方法，其中， 步驟d包含副步驟： d 1 ·當該控制信號爲第一狀態時，執行該測試信號電 壓及第一基準電壓間之第一比較， d2 ·反應於該第一比較而調整第一資料， d 3 .當該控制信號爲第一狀態時’執行該測試信號電 壓及第二基準電壓間之第二比較， (H.反應於該第二比較而調整第二資料， d5·儲存在步驟dl及d3所調整之第〜及第二資料， 及 d6·反應於所儲存之第一及第二資料，而控制第一及 -30- (8) 1287095 第二輸出信號電壓位準。 2 1 ·如申請專利範圍第 20項所述之方法， 其中，步驟d5發生於該1C之測試之前，及 其中，在該1C之測試期間中，第一及第二輸出信號 電壓位準保持恆定。 22.如申請專利範圍第 16項所述之方法，其中， 步驟d包含副步驟： dl ·在該1C之測試期間中，當該控制信號爲第一狀 態時，執行該測試信號電壓及第一基準電壓間之第一比 較，並依據該第一比較而調整第一輸出信號電壓位準，及 d2.在該1C之測試期間中，當該控制信號爲第二狀 態時，執行該測試信號電壓及第二基準電壓間之第二比 較，並依據該第二比較而調整第二輸出信號電壓位準。 23 .如申請專利範圍第 1 6項所述之方法，其中， 步驟d包含副步驟： d 1 .在該1C之測試之前，當該控制信號爲第一狀態 時，執行該測試信號電壓及第一基準電壓間之一第比較； d2.在該IC之測試之前，依據該第一比較而調整第 一輸出信號電壓位準； d3 .在該1C之測試之前，當該控制信號爲第二狀態 時，執行該測試信號電壓及第二基準電壓間之第二比較； d4.在該1C之測試之前，依據該第二比較而調整第 二輸出信號電壓位準；及 d5.在該1C之測試期間中，不進一步調整第一及第 -31 - (9)1287095 二輸出信號電壓位準。

   -32- 128709#牛 5:第 92119060 ’ 中文圖式替換頁 號專利申請案 民國95年12月18日修正

   1287095 月tf日修(更)正替換頁 圖3

   1287095

   圖8

   551287095 _ Mt.

   90 1287095 丨招/f 9修(更)正替換頁I 圖15 VMAX —► 脈波整 形器 VHIGH VMIN VLOW S/H 70 68 V1 R1 ,56 V 反饋控 制器 66 測試雌 34 YU VH VL 測試 記憶體 格式化器 定時 Μ 60 62 D 50 互連系統 36 R2 七 R2 七 R2 > R2 ◄——44 48 58 40 38 晶圓 + 42 X 1287095 勿革/玥/fw修(更)正替換頁 圖20

   1287095 柒、（一）、本索指定代表圖為：笫3圖 (二）、本代表圈之元件代表符號簡單說明： 34測試波道 3 6互接系統 3 8 1C接頭 42半導體晶圓 44隔離電阻器 5 0節點 54驅動器 56電阻器 58故障 60格式化器 64記憶體 66反饋控制器 捌、本案若有化學式時，請揭示最能顯示發明特徵的化學 式··