JP4315296B2

JP4315296B2 - スイッチトモード電源回路用バーストモード動作低電力待機

Info

Publication number: JP4315296B2
Application number: JP51072399A
Authority: JP
Inventors: ナフェートマジト; トムモベルス; アーウィンジーアールセイネン
Original assignee: NXP BV
Current assignee: NXP BV
Priority date: 1997-07-31
Filing date: 1998-07-27
Publication date: 2009-08-19
Anticipated expiration: 2018-07-27
Also published as: DE69837525T2; EP0935843A1; EP0935843B1; WO1999007062A2; US5812383A; WO1999007062A3; JP2001501440A; DE69837525D1

Description

発明の技術分野
本発明は、待機モード時にバーストモード動作を呈するテレビジョン受信機用スイッチトモード電源回路に関するものである。
発明の背景
上述のタイプのスイッチトモード電源回路はモトローラ社製の混合周波数モードグリーンＰＷＭコントローラＮｏ．ＭＣ４４６０３の仕様書の図４６に示されている。本明細書の図１はこのスイッチトモード電源回路の主要部分を示す。特に、このスイッチトモード電源回路は変成器Ｔの一次巻線Ｌ１に接続されたドレイン及び抵抗Ｒ１を経て接地されたソースを有するスイッチングトランジスタＴr1を具える。巻線Ｌ１の他端はライン電圧整流器ＬＶＲの正端子＋ＶＢに接続される。トランジスタＴr1のゲートは抵抗Ｒ２を経てコントローラの出力端子（ピン３）に接続される。変成器ＴはフォトカプラＯＣの発光ダイオードＤ１に部分的に接続された二次巻線Ｌ２及びＬ３を有する。ライン電圧整流器ＬＶＲの入力端子が直列抵抗Ｒ３及び接地されたキャパシタＣ１を含むフィルタ回路に接続され、このフィルタ回路が次いでそれぞれの抵抗Ｒ４，Ｒ５及びＲ６を経てコントローラのＶcc入力端子（ピン１）、Ｖｃ入力端子（ピン２）及び折返し入力端子（ピン５）に接続されるとともに、フォトカプラＯＣの光検知トランジスタＴr2に接続される。このフィルタ回路はダイオードＤ２及びインダクタＬ４の直列接続を経て変成器Ｔの補助一次巻線Ｌauxの一端にも、直列抵抗Ｒ７及び接地されたキャパシタＣ２を含むフィルタ回路を経てコントローラの減磁検出入力端子（ピン８）にも、ダイオードＤ３及び抵抗Ｒ８の直列接続を経てコントローラの過電圧保護入力端子（ピン６）にも接続される。ピン６はキャパシタＣ３により大地に分路され、抵抗Ｒ８は抵抗Ｒ９を経て接地される（とともにコントローラのピン４にも接続される）。
電力がライン電圧整流器ＬＶＲに供給されると同時に、フィルタ回路Ｒ３／Ｃ１からの電流が補助一次巻線Ｌauxに供給され、且つスイッチングトランジスタＴr1がスイッチングしないときこの電流がキャパシタＣ２の充電に使用され（且つ正電源電圧Ｖcc及びＶｃの発生にも使用され）、常時動作“細流充電”回路を生ずる。この細流充電回路による一定の電流ドレーンのためにスイッチトモード電源回路を待機モード中に真の低電力動作にすることが阻止される。これは、汎用ライン電圧の用途において、大きな入力電圧変化（Ｖinput＝９８Ｖ_AC−２７０Ｖ_AC）のために、特に真実である。
発明の概要
本発明の目的は、待機動作中に極めて低い電力消費を達成し得るスイッチトモード電源回路を提供することにある。
本発明は、この目的を達成するために、常規動作モードと待機モードを有するスイッチトモード電源回路において、第１出力端子及び第２出力端子を有する直流供給電圧発生手段と；一次巻線、補助一次巻線、第１の二次巻線及び第２の二次巻線を有し、前記一次巻線が前記直流供給電圧発生手段の第１出力端子に結合された第１端子及び第２端子を有する変成器と；前記一次巻線の第２端子及び前記直流供給電圧発生手段の第２出力端子と直列に接続された可制御スイッチと；前記第１の二次巻線の両端間に結合され、常規動作モードにおいて第１の主出力電圧を発生し、待機モードにおいて前記第１の主出力電圧より低い第２の主出力電圧を発生する主出力キャパシタと；前記第２の二次巻線の両端間に結合され、制御電圧を発生する制御出力キャパシタと；前記待機モードの間前記第１の二次巻線の一端を前記第２の二次巻線に選択的に結合する手段と；発光手段と光検出手段を有するフォトカプラと；前記フォトカプラの発光手段を前記待機モードの間前記制御出力キャパシタの両端間に選択的に結合する手段と；前記制御出力キャパシタの両端間の制御出力電圧が前記待機モードの間に所定の値を超えるときに前記発光手段を前記光検出手段へと発光させる手段と；前記可制御スイッチにスイッチング信号を供給する出力端子、前記変成器の前記補助一次巻線に分路補助キャパシタを経て結合された補助電圧検知入力端子と、前記補助電圧を受信するよう結合された入力端子を有する前記光検出手段の出力端子に結合された待機モード検出入力端子とを有するコントローラとを具え、前記コントローラは前記スイッチトモード電源の始動時に前記補助キャパシタを充電する始動電流源を具え、該始動電流源が、前記待機モードの間、前記可制御スイッチがスイッチングしないときに前記補助キャパシタを間欠的に充電するのに使用されることを特徴とする。
上述のスイッチトモード電源回路では、待機モードが要求されると、第１の二次巻線が第２の二次巻線に接続され、主出力キャパシタからエネルギーが除去される結果として、第２の主出電圧が主出力キャパシタの両端間に発生する。同時に、フォトカプラの発光手段が制御出力キャパシタの両端間に結合される。第１の二次巻線が第２の二次巻線に結合される結果として、制御出力キャパシタの両端間の制御出力電圧は第１の所定値に到達するまで上昇する。この時点において、発光手段がフォトカプラの光検出手段を駆動し、補助キャパシタ両端間の補助電圧をコントローラの待機モード検出入力端子に供給せしめる。補助電圧の検出時に、コントローラは可制御スイッチをターンオフさせ、変成器の一次巻線から第１及び第２の二次巻線及び補助巻線へのエネルギーの転送を停止させる。このとき制御出力キャパシタは放電し始め、制御出力キャパシタの両端間の電圧が低下し始める。更に、補助キャパシタも放電し始め、その両端間の電圧も低下し始める。制御出力電圧が第１の所定値以下に低下すると、フォトカプラの発光手段が発光を停止し、光検出手段がターンオフし、補助電圧をコントローラの待機モード検出入力端子から除去する。次いで、補助電圧が第２の所定値以下に低下すると、コントローラ内の始動電流源が駆動され、補助キャパシタを充電する。補助電圧が第３の所定値以上に上昇すると、コントローラは始動電流源をターンオフさせるとともに、可制御スイッチのスイッチングを再び開始させ、以上のサイクルを反復する。
出願人は、スイッチトモード電源をバーストモード待機動作後に常規動作に戻すときに制御電圧を維持するために過度に大きな制御出力キャパシタが必要とされることを確かめた。この制御出力キャパシタの大きさを最小にするためには、始動電流源を用いてバーストモード待機動作の最終サイクル中に補助キャパシタの充電のために通常の電流より大きい電流を発生させるのが有利である。
これは、上述したスイッチトモード電源を次のように動作させることにより達成され、この方法は、バーストモード待機動作から常規動作への所望の切換えを検出し、前記始動電流源から前記補助キャパシタの充電に使用される電流より相当大きい他の電流を発生させ、前記他の電流を用いて前記補助キャパシタを充電することを特徴とする。
出願人は、スイッチトモード電源回路を待機動作中にバーストモードで動作させるとき、極めて低い動作周波数のために、可聴雑音（ガラガラ音）が変成器により発生されることを確かめた。この可聴雑音は許容ピーク電流を低減することにより最小にすることができる。
このため、本発明の他の目的は待機中にバーストモードで動作し得るとともに最小の可聴雑音を発生するスイッチトモード電源回路を提供することにある。
この目的を達成するために、上述のスイッチトモード電源回路は、更に、前記可制御スイッチと前記直流供給電圧発生手段の前記第２出力端子との間に直列に接続されたセンス抵抗を具え、且つ前記コントローラが、更に、測定電流を発生する手段と、前記可制御スイッチがスイッチングしない時間中に前記測定電流を前記センス抵抗に選択的に供給する手段と、前記測定電流により前記センス抵抗の両端間に発生する電圧を測定する手段と、前記測定電圧に基づいて基準電圧を選択する手段と、前記可制御スイッチがスイッチングするときに前記センス抵抗の両端間に発生する電圧と前記基準電圧との比較に基づいて前記可制御スイッチを制御する手段とを具えることを特徴とする。
本発明の上述した目的及び利点及び後に明らかとなる追加の目的及び利点を念頭に置きながら、本発明を図面を参照して以下に説明する。
好適実施例の説明
図２は一次側制御を用いる本発明スイッチトモード電源の第１の実施例のブロック回路図を示す。特に、ダイオード整流器ブリッジＲＥＣをライン電圧源に接続する。整流器ブリッジＲＥＣからの出力端子をキャパシタＣ11を経て接地するとともに変成器ＴＲの一次巻線Ｌ11の一端に接続する。一次巻線Ｌ11の他端を可制御スイッチＴr11の一方の端子に接続し、その他方の端子を検知抵抗Ｒsenseを経て接地する。変成器ＴＲの第１の二次巻線Ｌ12はダイオードＤ１１及び主出力キャパシタＣ12の直列接続を経て互いに接続された第１及び第２の端を有し、第１の二次巻線Ｌ12の第２の端を接地する。主出力キャパシタＣ12の両端間に負荷（図示せず）を接続することができる。
変成器ＴＲは、更に、ダイオードＤ12及び制御出力キャパシタＣ13の直列接続を経て互いに接続された第１及び第２の端を有する第２の二次巻線Ｌ13を具え、第２の二次巻線Ｌ１３の第２の端を接地する。制御出力キャパシタＣ13の両端間に、当該スイッチトモード電源回路が設置された例えばテレビジョン受信機を制御するマイクロプロセッサ（図示せず）を接続してこれに動作電力を供給することができる。
第１の二次巻線Ｌ12はダイオードＤ13及び可制御スイッチＳw1を経て制御出力キャパシタＣ13の一端にも接続するとともに、制御出力キャパシタＣ13をフォトカプラの発光ダイオードＤ14、ツェナーダイオードＺ１及び可制御スイッチＳw2の直列接続により分路する。可制御スイッチＳw1及びＳw2はマイクロプロセッサからの信号により制御され、スイッチトモード電源回路の待機モードを開始させる。
変成器ＴＲは更に補助一次巻線Ｌ14を含み、この巻線の一端はダイオードＤ15に接続し、次いでＶauxキャパシタＣ14を経て大地に、コントローラＩＣのＶaux入力端子に、及びフォトカプラの光センサＴr12の一方の端子に接続し、光センサＴr12の他方の端子は抵抗Ｒ11を経て大地に及びコントローラＩＣの待機モード検出入力端子（ＯＯＢ）に接続する。更に、２つの抵抗Ｒ12及びＲ13、ツェナーダイオードＺ２の直列接続を経て整流器ブリッジＲＥＣの出力端子を接地する。抵抗Ｒ13とツェナーダイオードＺ２との接続点をパワースイッチＳw3を経てＯＯＢ入力端子に接続する。補助一次巻線Ｌ14の他端は接地する。コントローラＩＣは、更に、整流器ブリッジＲＥＣの出力端子に接続されたＶin入力端子、抵抗Ｒ14を経て補助一次巻線Ｌ14の一端に接続されたＤＥＭＡＧ入力端子、可制御スイッチＴr11の制御入力端子に接続されたドライバ出力端子、及び抵抗Ｒsenseに接続されたＩsense入力端子を有する。
図２に示す実施例はバーストモード待機動作が要求されたことをコントローラに信号するために別個のフォトカプラを主として使用している。しかし、殆どのスイッチトモード電源では、フォトカプラが常規動作中の制御電圧の調整のために既に使用されている。図３はバーストモード待機動作を信号するために既存のフォトカプラを使用する本発明スイッチトモード電源回路の第２の実施例を示す。特に、フォトカプラの発光ダイオードＤ14を抵抗Ｒ15及びＲ16を経てツェナーダイオードＺ３のカソードに接続し、そのアノードを接地する。ツェナーダイオードＺ３のカソードを抵抗Ｒ17及びキャパシタＣ15の直列接続を経てツェナーダイオードＺ３の制御端子に接続するとともに第１の二次巻線Ｌ12の出力端子と大地との間に接続された抵抗Ｒ18及びＲ19の共通接続点に接続する。スイッチＳw2によりツェナーダイオードＺ１のカソードを第２の二次巻線Ｌ13の出力端子に接続し、ツェナーダイオードＺ１のアノードを抵抗Ｒ20及びＲ21の直列接続を経て接地する。抵抗Ｒ15とＲ16との接続点をＮＰＮトランジスタＴr13のコレクタに接続し、そのエミッタを大地に、そのベースを抵抗Ｒ20とＲ21との接続点に接続する。一次側では、フォトカプラの光センサＴr12とダイオードＤ16との接続点を更に抵抗Ｒ22を経てコントローラＩＣのＶcntl入力端子に接続する。この入力端子は更に抵抗Ｒ23及びキャパシタＣ16の並列配置を経て大地に接続する。
常規動作中、トランジスタＴr13はオフであり、フォトカプラの発光ダイオードＤ14により発生される光の強度が回路Ｒ16−Ｒ19，Ｃ15及びＺ３により制御される。この可変光強度は光センサＴr12に対応する応答を生じ、このセンサがＶaux電圧の一部分を可制御スイッチＴr11を調整するコントローラＩＣのＶcntl入力端子に供給する。この電圧は比較器３６をイネーブルする＋５．６ボルトより低い。しかし、マイクロプロセッサがスイッチＳw1及びＳw2を閉じてバーストモード待機動作を信号すると、制御出力キャパシタＣ13の両端間の制御出力電圧の増大によりトランジスタＴr13がターンオンし、発光ダイオードＤ14を大きく増大した光出力で発光させ、これにより光センサＴr12がＶaux電圧の全部をコントローラＩＣのＯＯＢ入力端子に供給する。
図４に示すように、コントローラＩＣはＶin入力端子に結合された始動電流源30及びＶaux入力端子に接続されたＶccマネジメント回路32を含む。ＯＯＢ入力端子はこの入力端子の電圧を＋２．４Ｖと比較して“ＯＦＦ／ＯＮ”信号を発生する第１の比較器34に接続する。このＯＦＦ／ＯＮ信号はＶccマネジメント回路32の入力端子に供給する。ＯＯＢ入力端子はこの入力端子の電圧を＋５．６Ｖと比較して“バーストモード待機動作”信号Ｓ６を発生する第２の比較器36に接続する。この信号Ｓ６は始動電流源30及びＯＲゲート38の一方の入力端子に供給する。Ｖccマネジメント回路32の出力（Ｓ５）も始動電流源30及びＯＲゲート38の他方の反転入力端子に供給する。ＯＲゲート38の出力をＲＳフリップフロップ40のリセット入力端子に供給し、そのセット入力端子を発振器42の出力端子に接続する。ＲＳフリップフロップ40のＱ出力端子をＡＮＤゲート44の一方の入力端子に接続し、このゲートの出力端子を可制御スイッチＴr11を駆動するドライバ46に接続する。
図５は始動電流源30の一実施例を示す。Ｖin入力端子を高電圧スイッチＪＦＥＴに接続する。このＪＦＥＴはそのゲートが接地され、常時ＯＮである。このＪＦＥＴのソースの電圧はＪＦＥＴのピンチオフ電圧にほぼ等しい。抵抗Ｒ24で電流を制限し、ツェナーダイオードＺ４及びＺ５を用いてＦＥＴスイッチＭ３及びＭ４のゲート電圧を供給する。ＦＥＴスイッチＭ４のソースをＰＭＯＳ電流源50に接続するとともに、対応するＮＭＯＳ電流源52を接地する。ＮＭＯＳ電流源52はバイアスＩbiasを受信する。Ｖaux入力端子をダイオードＤ17を経てＦＥＴスイッチＭ３のソースに接続し、このソースは電圧Ｖccも受信するよう接続されている。ＦＥＴスイッチＭ１及びＭ２のゲートを信号Ｓ５を受信するよう接続し、それぞれＦＥＴスイッチＭ３及びＭ４のゲートを選択的に接地させる。
ＰＭＯＳ電流源50及びＮＭＯＳ電流源52はスイッチング信号Ｓ１−Ｓ４及びＳ７をそれぞれ受信する可制御スイッチＳw5−Ｓw9により選択的に相互接続される。スイッチＳw5−Ｓw9のどれが閉成されるかに応じて、種々の電流（Ｉ１−Ｉ５）がＶaux入力端子に供給される。信号Ｓ６は可制御スイッチＳw4を駆動し、始動電流源３０を一時的に停止させる。非使用時にはＦＥＴスイッチＭ１及びＭ２をターンオンする信号Ｓ５により始動電流源30がターンオフされ、浪費電力が最小になる。
図６に示すように、スイッチング信号Ｓ１−Ｓ５及びＳ７はＶccマネジメント回路32により発生される。特に、Ｖaux入力端子を比較器54−60の一方の入力端子に接続し、これらの比較器はＶaux電圧を過電圧保護レベル（例えば＋１４Ｖ）、始動電圧（例えば＋１１Ｖ）、不足電圧ロックアウトレベル（例えば＋８Ｖ）、及びＶcc低電圧レベルをそれぞれ表わす基準電圧Ｖ１−Ｖ４と比較する。これらの比較器54−60の出力は論理回路62のそれぞれの入力端子に供給され、この論理回路がスイッチング信号Ｓ１−Ｓ５，Ｓ７及びＵＶＬＯを発生する。この論理回路６２は更に比較器34からＯＦＦ／ＯＮ信号を受信する。
上述したスイッチトモード電源回路の動作を図７及び図８を参照して以下に説明する。ライン電圧が整流器ブリッジＲＥＣに供給されるとき、スイッチＳw3が開の場合には、コントローラＩＣは“スリープモード”にあり、電力消費は３００μＡ以下である。スイッチＳw3を閉じると、ＯＯＢ入力端子の電圧がツェナーダイオードＺ２の電圧に等しくなり（即ち＋２．４Ｖより高くなり）、ＯＦＦ／ＯＮ比較器34の出力が“ハイ”になる。これは始動シーケンスを開始し、Ｖccマネジメント回路32がＳ５信号をターンオフして始動電流源30から電流Ｉ１を発生させ、この電流がＶauxキャパシタＣ14の充電を開始する。Ｖaux電圧がＶcclow以上に上昇すると、Ｖccマネジメント回路が瞬時ｔ=t1において信号Ｓ１を発生し、この時点において始動電流源30が電流Ｉ４を発生する。次いでＶauxが一層高速に上昇し、ｔ=t2においてＶaux＝Ｖstartになると、Ｖccマネジメント回路32が信号Ｓ２を発生する。次いで（t2＜ｔ＜t4）、コントローラＩＣは可制御スイッチＴrllのスイッチングを開始させ、変成器ＴＲの一次巻線Ｌ11から二次巻線Ｌ12及びＬ13へのエネルギーの転送を開始させるとともに補助一次巻線Ｌ14へのエネルギー転送も開始させ、補助一次巻線Ｌ14がＶauxキャパシタＣ14の充電を引き継ぐ。スイッチトモード電源回路はこのとき常規動作状態になり、始動電流源30はＶccマネジメント回路32からのＳ５信号によりターンオフされる。
バーストモード待機動作が要求されると、マイクロプロセッサがスイッチＳw1及びＳw2を閉じ、第１の二次巻線Ｌ12を第２の二次巻線Ｌ13に結合させて主出力キャパシタＣ12からエネルギーを除去する。更に、スイッチＳw2がフォトカプラの発光ダイオードＤ14及びツェナーダイオードＺ１を第２の二次巻線Ｌ13の両端間に接続する。第１及び第２の二次巻線Ｌ12及びＬ13の結合は制御出力キャパシタＣ13の両端間の制御出力電圧の増大を生ずる。制御出力電圧がツェナーダイオードＺ１の電圧を超えると、発光ダイオードＤ14が付勢される。このとき光センサＴr12がＶaux電圧をコントローラＩＣのＯＯＢ入力端子に結合する。Ｖaux電圧は例えば＋５．６Ｖより大きいため、比較器36が信号Ｓ６を発生し、これによりフリップフロップ40をリセットさせて可制御スイッチＴr11のスイッチングを停止させる。
可制御スイッチＴr11がスイッチングを停止すると、変成器ＴＲは一次巻線Ｌ11から第１及び第２の二次巻線Ｌ12及びＬ13へのエネルギーの転送を停止する。その結果として、制御出力キャパシタＣ13及びＶauxキャパシタＣ14が放電し始め、制御電圧及びＶaux電圧が低下し始める。制御電圧がツェナーダイオードＺ１の電圧以下に低下すると、発光ダイオードＤ14が発光を停止し、光センサＴr12がＶaux電圧をコントローラＩＣのＯＢＢ入力端子から除去し、比較器36が信号Ｓ６の発生を停止する。Ｖaux電圧がこの時間中に低下し、Ｖuvloレベルに低下すると、Ｖccマネジメント回路32は信号Ｓ５の発生を停止し、これによりフリップフロップ４０のリセット状態を維持するとともに、始動電流源30を駆動してＶauxキャパシタＣ14を充電し、Ｖauxを上昇させる。Ｖaux電圧がＶstartレベルに上昇すると、Ｖccマネジメント回路32がＳ５信号を発生し、始動電流源30をターンオフさせるとともに可制御スイッチＴr11のスイッチングを開始させる。可制御スイッチＴr11のスイッチングは変成器ＴＲの一次巻線Ｌ11から第１及び第２の二次巻線Ｌ12及びＬ13へのエネルギーの転送を生起する。次いで、マイクロプロセッサがスイッチＳw1及びＳw2を開いてバーストモード待機動作の終了及び常規動作への復帰を指示するまで、このサイクルが繰り返される。
バーストモード待機動作の欠点は、バーストモード動作時に制御出力キャパシタＣ13に比較的大きなキャパシタンスが必要とされる点にある。制御出力キャパシタの大きさはバーストモード待機動作中の最後の２サイクルにより決まる。特に、最後の２サイクルにおいては制御出力キャパシタＣ13は再充電されず、その電圧が低下し続ける。そこで制御出力キャパシタＣ13は制御出力キャパシタＣ13の両端間に接続されるマイクロプロセッサをこの時間中も十分に給電し得るように十分大きさなキャパシタンスを有するものとする必要がある。
大きなキャパシタンス値を制御出力キャパシタＣ13に与える代わりに、始動電流源30を、期間Ｔ５(図１１参照)中にＶauxキャパシタＣ14に電流Ｉ５を供給して期間Ｔ５を著しく短縮する効果を得るように変更する。図１１は正しいスケールで描いてなく、実際には期間Ｔ３はＴ５より相当小さい。
低周波数のバーストモード動作のため、即ち可制御スイッチＴr11のスイッチング動作は低周波数で生起するバーストとして行われるため、可聴雑音（ガラガラ音）が変成器ＴＲにより発生される。出願人は、変成器ＴＲの許容ピーク電流を制限することによりこの可聴雑音を最小にすることができることを確かめた。この目的のために、図４に示すように、コントローラＩＣに可制御スイッチＴr11を流れる電流を検出する過電流保護回路48を含める。この過電流保護回路48はＩsense及びＤＥＭＡＧ入力端子に結合された入力端子を有するとともに、比較器36から信号Ｓ６を受信する。過電流保護回路48の出力端子をＡＮＤゲート44の第２入力端子に結合する。
この過電流保護回路48の一実施例を図９に示す。複数の比較器60−68がＩsense入力端子の電圧を基準電圧Ｖref1−Ｖref5と比較し、それらの出力信号を論理回路70に供給し、この論理回路はＤＥＭＡＧ信号及びＳ６信号も受信する。比較器60−68からの信号に依存して、論理回路70はスイッチＳw10−Ｓw14の一つを閉じてそれぞれの電圧(10ｍＶ−５００ｍＶ)を基準電圧として過電流保護（ＯＣＰ）比較器72の非反転入力端子に供給する。この比較器72の反転入力端子にはＩsense入力端子の電圧が供給される。電流源74からの出力電流が信号Ｓ６により制御されるスイッチＳw15を経てＩsenseラインに選択的に供給される。
ピーク電流は通常は抵抗Ｒsenseの値をシステムの要求に依存して選択することにより設定される。しかし、これはシステムの設計時に設定されるパラメータであり、システムの状態（即ち常規動作又はバーストモード待機動作）に依存して変えることはできない。ピーク電流をシステム状態に依存して調整するために、過電流保護回路48は当該システムに対し選択されたピーク電流を反映するＲsenseの値を測定する。ピーク電流が既知になったら、ＯＣＰ比較器72の基準トリップレベルを調整してピーク電流レベルを１アンペア以下に下げる。これは、可制御スイッチＴr11がスイッチングしてないとき（信号Ｓ６の発生中）にＩsense入力端子からＲsense抵抗へ一定の電流Ｉoutを供給し、次の電圧：
Ｖsense＝Ｉout＊Ｒsense
Ｒsense＝（500ｍＶ）/Ｉpeak
Ｖsense＝（Ｉout＊500ｍＶ）/Ｉpeak
を測定することにより達成される。Ｉout及び500ｍＶは一定の量であるから、ＶsenseはＩpeakの直接的な尺度である。Ｉpeakの値に依存して、新しい基準電圧がＯＣＰ比較器72に対し選択される。次いでこの新しい基準電圧が次のスイッチングサイクルの間可制御スイッチＴr11により使用される。
過電流保護回路の他の実施例を図10に示す。センスＦＥＴを用いて集積パワーＩＣ（ＰＩＣ）内にピーク電流低減を実現することができる。センスＦＥＴは主可制御スイッチＴr11と並列に配置された小さいパワートランジスタである。センスＦＥＴは可制御スイッチＴr11と同一のゲート駆動電圧で駆動され、且つこのスイッチと同一のドレイン電圧を有するので、センスＦＥＴを流れる電流は主可制御主Ｔr11を流れる電流を真に表わすものとなる。特に、Ｉsense入力端子をその非反転入力端子に500ｍＶの基準電圧を受信するＯＣＰ比較器80の反転入力端子に接続する。ＯＣＰ比較器80の出力をバーストモード待機信号Ｓ６を受信する論理回路82の１つの入力端子に供給する。センスＦＥＴのソースを抵抗84を経て接地するとともに比較器86の反転入力端子に接続する。この比較器86は電圧源Ｖrefに接続された非反転入力端子を有し、この比較器の出力端子を論理回路82の第２の入力端子接続する。抵抗84の抵抗値及びＶrefの値は１アンペアのピーク電流に対し設定される。
バーストモード待機動作の場合には、論理回路82の制御の下で、過電流保護機能がＯＣＰ比較器80の代わりに比較器86により達成され、ピーク電流がＯＣＰ比較器80により測定されたＲsense抵抗により決まるレベルの代わりに1アンペアに設定される。
ここに開示した構造の多くの変更や変形が当業者に明らかである。上述の実施例は説明のためにのみ開示されたものであり、本発明を限定するものではない。本発明の思想に基づくこれらの全ての変更は請求の範囲に記載された本発明の範囲に含まれるものとする。
【図面の簡単な説明】
図１は細流充電回路を有する従来のスイッチトモード電源回路の回路図を示し、
図２は本発明スイッチトモード電源回路の第１の実施例のブロック回路図を示し、
図３は本発明スイッチトモード電源回路の第２の実施例のブロック回路図を示し、
図４はコントローラに含まれる始動電流源及びＶccマネジメント回路並びに過電流保護回路のブロック図を示し、
図５は始動電流源の回路図を示し、
図６はＶccマネジメント回路のブロック図を示し、
図７は電圧Ｖauxに対する電流Ｉauxを示すグラフであり、
図８は時間に対する電圧Ｖauxの変化をグラフであり、
図９は過電流保護回路の第１の実施例の詳細ブロック図であり、
図１０は過電流保護回路の第２の実施例の詳細ブロック図であり、
図１１は制御出力キャパシタの両端間電圧、Ｖaux、バーストモード信号Ｓ６及び駆動信号を示すグラフである。

Claims

常規動作モードと待機モードを有するスイッチトモード電源回路であって、
第１出力端子及び第２出力端子を有する直流供給電圧発生手段と、
一次巻線、補助一次巻線及び二次巻線を有し、前記一次巻線が前記直流供給電圧発生手段の第１出力端子に結合された第１端子及び第２端子を有し、前記二次巻線が常規動作モードにおいて第１の出力電圧を発生し、待機モードにおいて第１の出力電圧より低い第２の出力電圧を発生する変成器と、
前記一次巻線の第２端子及び前記直流供給電圧発生手段の第２出力端子と直列に接続された可制御スイッチと、
前記二次巻線に結合され、前記待機モードを開始させるとともに待機モード開始信号を発生する待機モード開始手段と、
前記可制御スイッチにスイッチング信号を供給する出力端子、前記変成器の前記補助一次巻線に分路補助キャパシタを経て結合された補助電圧検知入力端子と、前記待機モード開始信号を受信する待機モード検出入力端子とを有し、待機モードの間前記可制御スイッチにバーストスイッチング動作を反復させるコントローラとを具え、前記コントローラは前記スイッチトモード電源の始動時に前記補助キャパシタを充電する始動電流源を具え、該始動電流源が、前記待機モードにおいて、前記可制御スイッチがスイッチングしないときに前記補助キャパシタを間欠的に充電するのに使用されるよう構成されていることを特徴とするスイッチトモード電源回路。
請求項１に記載されたスイッチトモード電源を動作させる方法であって、
バーストモード待機動作から常規動作への所望の切換えを検出し、
前記始動電流源から前記補助キャパシタの充電に使用される電流より大きい他の電流を発生させ、
前記他の電流を用いて前記補助キャパシタを充電する、
ことを特徴とするスイッチトモード電源動作方法。
前記スイッチトモード電源回路が、更に、前記可制御スイッチと前記直流供給電圧発生手段の前記第２出力端子との間に直列に接続されたセンス抵抗を具え、且つ前記コントローラが、更に、
測定電流を発生する手段と、
前記可制御スイッチがスイッチングしない時間中に前記測定電流を前記センス抵抗に選択的に供給する手段と、
前記測定電流により前記センス抵抗の両端間に発生する電圧を測定する手段と、
前記測定電圧に基づいて基準電圧を選択する手段と、
前記可制御スイッチのスイッチング時に発生する前記センス抵抗の両端間の電圧と前記基準電圧との比較に基づいて前記可制御スイッチを制御する手段と、
を具えることを特徴とする請求項１記載のスイッチトモード電源回路。
前記コントローラが、前記コントローラの待機モード検出入力端子に結合された第１入力端子と所定の電圧を受けるよう結合された第２入力端子を有する比較器を具え、該比較器の出力端子が前記始動電流源の制御入力端子及び前記可制御スイッチへのスイッチング信号の供給を停止させる停止手段に結合され、前記待機モード検出入力端子における前記待機モード開始手段からの電圧が前記所定の電圧を超えるとき、前記比較器が、前記停止手段により前記スイッチング信号の供給を停止させるとともに前記補助キャパシタを充電する始動電流源をターンオフさせることにより待機モードを開始させることを特徴とする請求項１記載のスイッチトモード電源回路。