JP4275200B2 - 低パワーメモリ装置用スペーサ型薄膜ポリシリコントランジスタ - Google Patents
低パワーメモリ装置用スペーサ型薄膜ポリシリコントランジスタ Download PDFInfo
- Publication number
- JP4275200B2 JP4275200B2 JP23203496A JP23203496A JP4275200B2 JP 4275200 B2 JP4275200 B2 JP 4275200B2 JP 23203496 A JP23203496 A JP 23203496A JP 23203496 A JP23203496 A JP 23203496A JP 4275200 B2 JP4275200 B2 JP 4275200B2
- Authority
- JP
- Japan
- Prior art keywords
- tft
- region
- polysilicon
- layer
- polysilicon gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 105
- 229920005591 polysilicon Polymers 0.000 title claims description 104
- 125000006850 spacer group Chemical group 0.000 title claims description 40
- 239000010409 thin film Substances 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims description 55
- 238000000151 deposition Methods 0.000 claims description 28
- 238000002955 isolation Methods 0.000 claims description 23
- 230000008021 deposition Effects 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 19
- 150000004767 nitrides Chemical class 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 238000004151 rapid thermal annealing Methods 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical group [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims 4
- 239000010410 layer Substances 0.000 description 50
- 238000004519 manufacturing process Methods 0.000 description 24
- 238000012545 processing Methods 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910015890 BF2 Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、大略、集積回路メモリ装置に関するものであって、更に詳細には、薄膜トランジスタ（ＴＦＴ）技術を使用する集積回路メモリ装置に関するものである。
【０００２】
【従来の技術】
薄膜トランジスタ（ＴＦＴ）は、特にスタティックランダムアクセスメモリ（ＳＲＡＭ）セルにおいて多数の集積回路メモリ装置において選択される負荷装置となりつつある。ＴＦＴは本来的にオフ電流が低いという利点を有しており、それはバッテリ動作を長期化させることを特徴とする低パワー及びゼロパワーのＳＲＡＭ適用例において特に重要であるという点において、ＴＦＴは標準的なポリシリコン抵抗負荷装置よりも勝れたものである。然しながら、このような利点にも拘らず、現在の技術水準における技術で設計され且つ製造されたＴＦＴのビット線から供給電圧（Ｖｃｃ）へのリークは長時間にわたって例えばＳＲＡＭなどの高密度メモリ装置のバッテリ動作を可能とするのには尚且つ大き過ぎるものである。
【０００３】
このビット線から供給電圧へのリークを減少させるためにとられた最も一般的なアプローチは、例えばＴＦＴチャンネルを可及的に薄く且つ幅狭に形成するなどのＴＦＴチャンネルの断面積を減少させることであった。この目的のために、例えば約１００Åの厚さをもった極めて薄いポリシリコン層を付着形成することの可能な技術が開発されている。然しながら、これらの層の結果的に得られるポリシリコンのグレイン（粒界）寸法も非常に小さなものである。一方、メモリセルのＴＦＴの幅は、回路内のその他の臨界的寸法（ＣＤ）よりも著しく小さなものとさせることが可能である。従って、他の全てのＣＤが０．５μｍ又はそれ以上であるが、０．３乃至０．４μｍのチャンネル幅を持ったＴＦＴを特徴とする製品が現在入手可能である。この幅寸法とメモリ装置のその他のＣＤとの間のこのような差は製造上のホトリソグラフィの側面にかなりの圧力を与え、従ってこのような幾何学的形状を使用する装置を製造することを非常に困難なものとさせている。更に、装置のゲートによってＴＦＴチャンネルを完全に取囲むプロセスが存在している。このことは、プロセスを複雑化させ、妥当な製造上のアプローチを生みだすものではない。
【０００４】
【発明が解決しようとする課題】
本発明は、以上の点に鑑みなされたものであって、上述した如き従来技術の欠点を解消し、薄膜トランジスタ（ＴＦＴ）のビット線から供給電圧（Ｖｃｃ）へのリークを最小とさせることを目的とする。更に、本発明の別の目的とするところは、薄膜トランジスタ（ＴＦＴ）のビット線から供給電圧（Ｖｃｃ）へのリークを最小とさせるためにＴＦＴチャンネルの断面積を減少させることを可能とする技術を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明によれば、薄膜トランジスタ（ＴＦＴ）のビット線から供給電圧へのリークを最小とさせるために、ＴＦＴの断面積を減少させている。このことは、制御可能な態様で非常に幅狭で薄いチャンネルを持ったＴＦＴを製造するためのスペーサエッチプロセスを使用することによって達成される。ＴＦＴのスペーサ寸法は、単にポリシリコンゲート及びチャンネルポリシリコンの厚さを変更することによって調節することが可能である。チャンネル厚さは、付着形成したチャンネルポリシリコンの厚さによって制限され、該ポリシリコンは約３００Å乃至５００Å程度の薄さとすることが可能であり、且つＴＦＴのチャンネル幅は装置のポリシリコンゲートに沿ってエッチングしたスペーサの高さに対応しており、それは約０．１５乃至０．２５μｍ程度に小さくすることが可能である。
【０００６】
本発明の第一好適実施例では、スペーサエッチプロセスを行なうために少なくとも２つのポリシリコン層を使用し、該プロセスはＴＦＴのトランジスタチャンネルの断面積を制御可能な態様で最小とすることを可能とし、その際にＴＦＴのビット線から供給電圧へのリークを減少させている。この第一好適実施例ではオプションとして平坦化を与える。本発明の第二好適実施例も所望のチャンネル長さを得るために第一ポリシリコンゲート層の周りに形成したスペーサ−ＴＦＴ負荷構成体のポリシリコンスペーサを選択的にエッチングすることによってスペーサエッチプロセスを利用している。この第二好適実施例は単に２つのポリシリコン層を必要とするに過ぎない利点を提供しており、平坦化は必要ではない。
【０００７】
【発明の実施の形態】
本発明は、ＴＦＴのトランジスタチャンネルを制御可能な態様で非常に幅狭で且つ薄くさせるスペーサエッチプロセスを利用している。チャンネル厚さは付着形成したチャンネルポリシリコンの厚さによって制限され、それは約３００乃至５００Å程度に小さくすることが可能であり、且つチャンネル幅は装置のポリシリコンゲートに沿ってエッチングしたスペーサの高さに対応している。該スペーサの高さは約０．１５乃至０．２５μｍ程度とすることが可能である。本発明において可能なこれらの幾何学的形状は、標準的な製品を製造するために使用される光学的リソグラフィ技術の能力の２倍を超える改良を表わしている。ＴＦＴのスペーサ寸法は、単に、ポリシリコンゲート及びチャンネルポリシリコンの厚さを変更することによって調節することが可能である。
【０００８】
本発明の第一好適実施例は、非常に幅狭で且つ薄いチャンネルを持ったＴＦＴ装置を提供し、ビット線から供給電圧へのリークが著しく減少されるようにＴＦＴチャンネルの断面積が小さくされる。図１乃至１４は本発明の第一好適実施例の方法及び構成体（装置）を示している。
【０００９】
ＴＦＴを形成する前に、当該技術分野において公知の集積回路装置用の標準的な層の付着形成及びコンタクトのエッチングが行なわれる。これらの標準的な処理ステップは、典型的に、集積回路メモリ装置が形成される箇所のシリコン基板の上部上に１つ又は２つのポリシリコン（ポリ）層を形成することを包含する。これらの標準的なステップに続いて、図１のＴＦＴ構成体１０において示したように、装置基板１２の平坦化を行なう。図１に示した装置基板１２の平坦化はオプションのステップである。然しながら、ストリンガーが形成されることを回避するようにＴＦＴ用の平坦なベースを与えるためには平坦化を行なうことが望ましい場合がある。約１５００Å乃至２５００Åの厚さを有するＴＦＴポリシリコンゲート層１４を、図２に示した如く、基板１２の上に形成する。ＴＦＴポリシリコンゲート層１４は、例えば多結晶又は後の段階で再結晶化させることの可能なアモルファスシリコン等の典型的に導電性物質の付着形成によって形成する。ＴＦＴポリシリコンゲート層１４の付着速度は、それが付着形成される温度に依存し、それは、付着形成した物質の好適な構造に依存して約５２０℃乃至６２０℃の間で変化することが可能である。次いで、ＴＦＴポリシリコンゲート層１４を、図３に示したように、パターン形成及びエッチングステップを行なってＴＦＴポリシリコンゲート１５を形成する。
【００１０】
図４を参照すると、ＴＦＴポリシリコンゲート１５及び基板１２の上に約１００乃至３００Åの厚さをもったゲート酸化物層１６の付着形成を行なう。ゲート酸化物層１６は、テトラエチルオルトシリケート（ＴＥＯＳ）又は例えば高温度酸化物（ＨＴＯ）等のその他のゲート酸化物物質とすることが可能である。ゲート酸化物層１６の付着速度は約１０Å／分乃至１００Å／分である。次いで、図５に示したように、窒化物付着ステップを行なう。約１００乃至３００Åの窒化物１８を約１０Å／分乃至１００Å／分の付着速度でゲート酸化物１６の上に付着形成し、且つ爾後のエッチングステップ期間中にストリンガーが形成されることを回避するための過剰エッチ保護層として作用する。この窒化物の付着形成はオプションの処理ステップであり、且つストリンガーが形成されることが問題でない箇所においては必要でない場合がある。
【００１１】
次いで、ＴＦＴチャンネルを形成する。図６を参照すると、ＴＦＴチャンネルアモルファスシリコン付着ステップが行なわれる。約２００Å乃至５００ÅのＴＦＴチャンネルアモルファスシリコン２０を窒化物１８の上に付着形成させる。ＴＦＴチャンネルアモルファスシリコン２０の付着形成は、ＴＦＴポリシリコンゲート１４を形成する場合に上述した条件と類似した条件の下で行なうことが可能である。ＴＦＴチャンネルアモルファスシリコン２０を付着形成した後に、通常、適切なグレイン寸法を有するポリシリコン層を形成するために、約８乃至１５０時間の間約５５０℃乃至７００℃においてＴＦＴチャンネルアモルファスシリコン２０の再結晶化アニーリングを行なう。例えば、典型的な再結晶化アニーリングステップは、２４時間の間６００℃で行なうことが可能である。グレイン寸法が問題ではない場合には、窒化物１８の上に２００Å乃至５００ÅのＴＦＴチャンネルポリシリコン２０を付着形成し且つ再結晶化アニーリングステップを行なわないことが可能である。図７を参照すると、ＴＦＴ装置１０をパターン形成し且つ異方性エッチングを行なって、チャンネル２０ａ及びストリンガーと呼ばれる第二の寄生スペーサ２０ｂを図示した如くＴＦＴポリシリコンゲート側部に隣接して形成する。次いで、ストリンガー２０ｂのようなストリンガーの除去を付加的なマスキングステップを介して行なう。それに続いて、適宜のイオン注入によってＴＦＴのＶＴ（スレッシュホールド電圧）の調節を行なうか、又は本来的なＴＦＴのＶＴを使用することが可能である。従って、装置のＴＦＴのＶＴ（スレッシュホールド電圧）を調節することが望ましい場合には、約２０乃至４０ＫｅＶのエネルギにおいて約１乃至１０ｅ１２のドーズで燐、砒素又はＢＦ２を使用してイオン注入することが可能である。最後に、ソース／ドレインマスク及びイオン注入を行なって、図８のメモリ装置とさせる。更に、所望により標準的なＴＦＴ後処理ステップを実施する。これらの付加的な処理ステップとしては、ＴＦＴを保護するか又は封止するステップ等がある。
【００１２】
図８の最終的なＴＦＴ構成体１０は図９に平面図で示した従来のＴＦＴ構成体と著しく異なっている。図９の平面図レイアウトはＳＲＡＭ又はその他の集積回路メモリ装置におけるＴＦＴに対して典型的なものである。本発明の利点は、図９の従来技術を図１０に示した本発明のＴＦＴの平面図と比較することによって明らかなものとなる。図１０の本発明のＴＦＴチャンネルは図９の従来のＴＦＴチャンネルよりも小さな断面積を有している。本発明のＴＦＴチャンネルは従来技術のＴＦＴチャンネルよりも著しく幅狭で且つ厚さが薄いものである。このように小さな断面積は、ビットラインから供給電圧（Ｖｃｃ）へのリークを減少させる効果を有している。例えば高密度ＳＲＡＭ等の集積回路メモリ装置を長期間の間バッテリ動作させるためにはビットラインから供給電圧のリークが非常に小さなものであることが重要である。
【００１３】
図１１を参照すると、チャンネルポリシリコンマスクと図２のＴＦＴポリシリコンゲート付着に対応するポリシリコンゲートマスクとの間のマスク整合が示されている。ＴＦＴチャンネルポリシリコンパターン形成ステップの後に、ＴＦＴチャンネルはエッチングされ且つスペーサ及びストリンガーがＴＦＴゲートの端部に沿って形成される。図１２に示したように、これらの不所望のスペーサ又はストリンガーは点線で示した別個のマスキングステップを使用して除去される。
図１３の従来のＴＦＴ構成体の断面図を図１４に示した本発明の断面図と比較することによって、本発明の第一好適実施例をよりよく理解することが可能である。従来のＴＦＴチャンネルの断面積は約０．３乃至０．５μｍ×約３００乃至５００Åとして示してあり、それは上述したように特別のリソグラフィ装置を必要とする。本発明の第一実施例のＴＦＴのチャンネルの断面積はそれよりかなり小さく、即ち約０．１５乃至０．２μｍ×約３００乃至５００Åである。これは何らリソグラフィに関連した拘束条件なしで達成される。
【００１４】
図１乃至１４に示した本発明の第一好適実施例の処理ステップ及び構成体は、幅及び厚さの両方が非常に小さなチャンネルを有するＴＦＴ装置を示している。然しながら、本発明の第一好適実施例は、少なくとも２つのポリシリコン層を必要としており、即ち、図１のオプションとしての平坦化の前に実施される標準的な処理ステップにおいて形成される１つ又は２つのポリシリコン層と、図２に示したＴＦＴゲートポリシリコン付着である。
【００１５】
図１５乃至２５を参照すると、単に２つのポリシリコン層を必要とするに過ぎず平坦化を必要とすることのない本発明の第二好適実施例が示されている。この第二好適実施例のＴＦＴ構成体３０は、第一ポリシリコン（ゲート）層の周りに形成されており且つ選択的にエッチングされて必要なチャンネル長を与えるスペーサ−ＴＦＴ負荷構成体のポリシリコンスペーサを特徴としている。ＴＦＴは構成体３０のフィールド酸化膜の上に形成されており、従って、それは標準的なスペーサ酸化物エッチング及び基板内のトランジスタの形成と干渉することはない。
【００１６】
ＴＦＴスペーサの画定を行なう前に、最初に、幾つかの標準的な処理ステップを行なう。最初に、図１５を参照すると、活性領域３２及び活性領域２３に隣接する分離領域３４の画定を行なう。この活性領域及び分離領域の画定に続いて、当該技術分野において公知の埋込コンタクトをオプションとして形成することが可能であり、埋込コンタクトマスク／イオン注入に続いて埋込コンタクト開口を形成する。一方、レイアウトに依存して、共用コンタクトを使用することも可能であり、その場合には、ゲート酸化膜を成長させ且つパターン形成した後にポリシリコンの第一層（ポリ１）を直接的に付着形成する。共用コンタクトを有するレイアウトは多少より多くの面積を使用する場合がある。図１６を参照すると、ゲート３６を標準的な方法で形成することが可能であり、例えば、約１０００乃至２０００Åの厚さで約６２０℃においてポリシリコンを付着形成し、次いで燐（ＰＯＣｌ）付着及びドライブイン（例えば、約３０分間の間９００℃）又はイオン注入（例えば、約３０乃至５０ＫｅＶのエネルギレベルにおいて約１０乃至１０ｅ１５のドーズでＰ３１）を行ない、次いで約８００乃至９００℃において約３０分間の間アニールを行なうことが可能である。
【００１７】
ポリシリコンの抵抗値を減少させるために、ポリサイド層を、通常、付着形成させるか又はサリサイド（自己整合型シリサイド）プロセスによって形成する。噴出を回避するためには、このゲートポリサイドは、ＴａＳｉ2 （タンタルシリサイド）ではなくＷＳｉ2 （タングステンシリサイド）とすべきである。ポリサイドの厚さは約１０００乃至２０００Åとすることが可能である。ポリサイド又はサリサイドの形成に続いてエッチングステップを行なうことが可能である。図１６のゲートポリシリコン層３６を形成した後に、構成体３０のゲートポリシリコン層３６及び分離領域３４を適宜のマスクを使用してＮ−／Ｐ−イオン注入に露呈させる。Ｎ−ドーパントは、例えば、約２５乃至４５ＫｅＶのエネルギレベルにおける約１乃至１０ｅ１３のドーズの燐であり、且つＰ−ドーパントは、例えば、約３０乃至５０ＫｅＶのエネルギレベルにおける約１乃至１０ｅ１３のドーズにおいてのＢＦ２か又はＢ１１である。セル区域においてはＮ−イオン注入のみが実施され、従って、マスキングステップは添付の図面には示していない。Ｎ−／Ｐ−イオン注入に続いて、ゲートポリシリコン層３６の端部及び分離領域３４の一部の上に窒化物ライナー３８を付着形成し、その後にパターン形成する。図１７を参照すると、窒化物ライナー３８を約１０乃至１００Å／分の付着速度で約１００乃至３００Åの厚さに付着形成し、下側に存在するフィールド酸化膜を酸化物スペーサ除去期間中に過剰にエッチングされることから保護する。次いで、後の段階で形成されるバルクトランジスタ領域内の酸化物スペーサの下側において不所望のものである場合には、窒化物ライナーをパターン形成する。このオプションとしてのパターン形成のために使用されるマスクを図２５に示してある。窒化物ライナー３８を付着形成することはオプションのステップであり、それは後の酸化物スペーサの過剰エッチングに対する保護を与えるものである。次いで、スペーサ酸化物層を付着形成し、次いでエッチングを行なってゲートポリシリコン層３６の端部に隣接した酸化物スペーサ４０を形成することによって、酸化物スペーサ４０を形成する。酸化物スペーサ４０は、使用されるポリ１ゲート３６の種類、即ちＷＳｉ2 又はＴａＳｉ2 に依存して単一層又は二重層として、例えば、約５０乃至２５０Å／分の高速付着速度で約７００℃においてＴＥＯＳから付着形成させる。これに続いて標準的なスペーサ酸化物エッチングを行なってスペーサを形成する。
【００１８】
次に、適宜のマスクを使用して、Ｎ＋及びＰ＋イオン注入によってバルクトランジスタ形成を完了することが必要であり、この場合にも、Ｐ＋イオン注入はセル区域の周辺部においてのみ行なわれ、従ってマスクは図面中に示していない。Ｎ＋イオン注入は、設計基準及び回路の所望の最終的な電気的特性に依存して、当該技術分野において公知の如く、約３０乃至５０ＫｅＶのエネルギにおいて、１乃至１０ｅ１５のドーズでの砒素とそれに続く１乃至１０ｅ１４のドーズでの燐で実施することが可能である。Ｐ＋イオン注入は、この場合にも、所望の接合深さ／駆動電流等に依存して、例えば３０ＫｅＶの適宜のエネルギで１−１０ｅ１５のドーズでのＢＦ２又はボロンとすることが可能である。図１５乃至１７に関連して説明し且つ図示した処理ステップに対応するマスク層を図１８に示してある。ポリ１ゲート層３６及び活性領域３２の両方が示されている。
【００１９】
図１９を参照すると、第一ポリシリコンゲート層３６のパターンを上側に存在する第二ポリシリコン層から分離するために（特に、供給電圧Ｖｃｃからワード線を分離するために）、図示したように、ポリシリコンゲート層３６及び分離領域３４の上にＩＰＯ（ポリシリコン間酸化物）層４２を付着形成させることが可能である。これはオプションであるが推奨される処理ステップである。そうでない場合には、薄いＴＦＴゲート酸化膜がポリ１をポリ２から分離するが、このような分離は不充分な場合がある。
【００２０】
図２０を参照すると、厚いＩＰＯ酸化物層４２及びスペーサ４０は、ポリシリコンスペーサがＴＦＴチャンネルとして作用すべく形成される箇所の領域から局所的に除去されねばならない。従って、ＩＰＯ酸化物層４２及びスペーサ４２の一部が除去されてポリシリコンゲート層３６の端部に隣接した分離領域３４上においてＩＰＯ酸化物層４２内に開口４３を形成する。この目的のためのマスクを図１８に示してある。フィールド酸化膜領域においては、エッチングは窒化物ライナー３８において停止する。共用コンタクト用の開口も設けられている。窒化物ライナー３８はＴＦＴゲート酸化膜の所望の目標とする厚さに依存して、この時点で除去することが可能である（オプションとしての処理ステップ）。窒化物ライナー３８が薄いので、窒化物ライナー３８を除去するのにドライ又はウエットの剥離プロセスで充分である。
【００２１】
次に、本発明の第二好適実施例に基づいて、ＴＦＴ用のポリシリコンスペーサを形成するのに必要な処理ステップが実施される。図２１を参照すると、ポリシリコンゲート３６、ＩＰＯ酸化物層４２及び開口４３上に酸化物を付着形成させてＴＦＴゲート酸化物層４４を形成する。次いで、図２２に示したように、共用コンタクト開口を形成する。ＴＦＴゲート酸化物層４４の上にＴＦＴチャンネルポリシリコン層４６を付着形成する。次いで、直列抵抗を減少させるためにＴＦＴチャンネルポリシリコン層４６の上にタンタル（Ｔａ）を付着形成し、そのタンタルは、電圧供給線Ｖｓｓ及びＶｃｃ上のものを除いて全ての箇所においてマスクを使用して後にエッチング除去する。次いで、タンタルが付着形成されている箇所においてＲＴＡ（迅速熱アニール）によってＴａＳｉ2 層を形成することが可能である。同時的にサリサイド化させたＶｓｓ及びＶｃｃ供給線は直列抵抗を減少させることを可能とする。最後に、ＴＦＴチャンネルポリシリコン層４６をパターン形成する。図２３を参照すると、次いで、ＴＦＴチャンネルポリシリコン層４６をエッチングしてポリシリコンスペーサ４８ａ及び第二寄生（不所望の）スペーサ４８ｂ（ストリンガーと呼ばれる）を形成する。次いで、図２４に示したように、付加的なマスキングステップによってストリンガーを除去する。従って、ストリンガー４８ｂは除去される。これに続いて、約３０乃至４０ＫｅＶのエネルギで１乃至１０ｅ１１のドーズで燐、砒素又はＢＦ２で本装置のＴＦＴ ＶＴ（スレッシュホールド電圧）イオン注入を行なうことが可能である。最後に、この段階においてか又はタンタル付着直前の早い段階においてソース／ドレインマスク及びソース／ドレインイオン注入を実施する。所望により、付加的な標準的ＴＦＴ後処理ステップを実施する。これらの付加的な処理ステップは、ＴＦＴを保護するか又は封止することを助けるために行なうことが可能である。例えば、上述したステップに続いて標準的な平坦化処理を行なうことが可能である。第二好適実施例のＴＦＴスペーサ構成体３０は図２５のマスクレイアウトの平面図にも示してある。
【００２２】
３つのポリシリコン層ではなく単に２つのポリシリコン層を使用し且つ平坦化を必要としないことに加えて、本発明のこの第二実施例はその他の効果を提供している。即ち、第二好適実施例の同時的にサリサイド化したＶｓｓ及びＶｃｃ電圧供給線は直列抵抗を減少させることを可能としている。更に、ＴａＳｉ又はＷＳｉ層を介してプルダウンゲート（Ｎ＋）へ接続しているＴＦＴソース（Ｐ＋）は、問題と成りうるＮ＋／Ｐ＋寄生接合が存在しないことを確保している。
【００２３】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ限定されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【図１】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図２】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図３】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図４】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図５】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図６】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図７】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図８】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図９】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図１０】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図１１】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図１２】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図１３】 従来のＴＦＴ構成体のＴＦＴチャンネルの断面積を示した概略図。
【図１４】 本発明の第一好適実施例に基づくＴＦＴ構成体の断面積を示した概略図。
【図１５】 本発明の第二好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図１６】 本発明の第二好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図１７】 本発明の第二好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図１８】 本発明の第二好適実施例に基づくＴＦＴ構成体のマスクレイアウトを示した概略図。
【図１９】 本発明の第二好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図２０】 本発明の第二好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図２１】 本発明の第二好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図２２】 本発明の第二好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図２３】 本発明の第二好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図２４】 本発明の第二好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図２５】 本発明の第二好適実施例に基づくＴＦＴ構成体のマスクレイアウトを示した概略図。
【符号の説明】
１０ ＴＦＴ構成体
１２ 基板
１４ ＴＦＴポリシリコンゲート層
１５ ＴＦＴポリシリコンゲート
１６ ゲート酸化物層
１８ 窒化物
２０ ＴＦＴチャンネルアモルファスシリコン
２０ａ チャンネル
２０ｂ ストリンガー
【発明の属する技術分野】
本発明は、大略、集積回路メモリ装置に関するものであって、更に詳細には、薄膜トランジスタ（ＴＦＴ）技術を使用する集積回路メモリ装置に関するものである。
【０００２】
【従来の技術】
薄膜トランジスタ（ＴＦＴ）は、特にスタティックランダムアクセスメモリ（ＳＲＡＭ）セルにおいて多数の集積回路メモリ装置において選択される負荷装置となりつつある。ＴＦＴは本来的にオフ電流が低いという利点を有しており、それはバッテリ動作を長期化させることを特徴とする低パワー及びゼロパワーのＳＲＡＭ適用例において特に重要であるという点において、ＴＦＴは標準的なポリシリコン抵抗負荷装置よりも勝れたものである。然しながら、このような利点にも拘らず、現在の技術水準における技術で設計され且つ製造されたＴＦＴのビット線から供給電圧（Ｖｃｃ）へのリークは長時間にわたって例えばＳＲＡＭなどの高密度メモリ装置のバッテリ動作を可能とするのには尚且つ大き過ぎるものである。
【０００３】
このビット線から供給電圧へのリークを減少させるためにとられた最も一般的なアプローチは、例えばＴＦＴチャンネルを可及的に薄く且つ幅狭に形成するなどのＴＦＴチャンネルの断面積を減少させることであった。この目的のために、例えば約１００Åの厚さをもった極めて薄いポリシリコン層を付着形成することの可能な技術が開発されている。然しながら、これらの層の結果的に得られるポリシリコンのグレイン（粒界）寸法も非常に小さなものである。一方、メモリセルのＴＦＴの幅は、回路内のその他の臨界的寸法（ＣＤ）よりも著しく小さなものとさせることが可能である。従って、他の全てのＣＤが０．５μｍ又はそれ以上であるが、０．３乃至０．４μｍのチャンネル幅を持ったＴＦＴを特徴とする製品が現在入手可能である。この幅寸法とメモリ装置のその他のＣＤとの間のこのような差は製造上のホトリソグラフィの側面にかなりの圧力を与え、従ってこのような幾何学的形状を使用する装置を製造することを非常に困難なものとさせている。更に、装置のゲートによってＴＦＴチャンネルを完全に取囲むプロセスが存在している。このことは、プロセスを複雑化させ、妥当な製造上のアプローチを生みだすものではない。
【０００４】
【発明が解決しようとする課題】
本発明は、以上の点に鑑みなされたものであって、上述した如き従来技術の欠点を解消し、薄膜トランジスタ（ＴＦＴ）のビット線から供給電圧（Ｖｃｃ）へのリークを最小とさせることを目的とする。更に、本発明の別の目的とするところは、薄膜トランジスタ（ＴＦＴ）のビット線から供給電圧（Ｖｃｃ）へのリークを最小とさせるためにＴＦＴチャンネルの断面積を減少させることを可能とする技術を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明によれば、薄膜トランジスタ（ＴＦＴ）のビット線から供給電圧へのリークを最小とさせるために、ＴＦＴの断面積を減少させている。このことは、制御可能な態様で非常に幅狭で薄いチャンネルを持ったＴＦＴを製造するためのスペーサエッチプロセスを使用することによって達成される。ＴＦＴのスペーサ寸法は、単にポリシリコンゲート及びチャンネルポリシリコンの厚さを変更することによって調節することが可能である。チャンネル厚さは、付着形成したチャンネルポリシリコンの厚さによって制限され、該ポリシリコンは約３００Å乃至５００Å程度の薄さとすることが可能であり、且つＴＦＴのチャンネル幅は装置のポリシリコンゲートに沿ってエッチングしたスペーサの高さに対応しており、それは約０．１５乃至０．２５μｍ程度に小さくすることが可能である。
【０００６】
本発明の第一好適実施例では、スペーサエッチプロセスを行なうために少なくとも２つのポリシリコン層を使用し、該プロセスはＴＦＴのトランジスタチャンネルの断面積を制御可能な態様で最小とすることを可能とし、その際にＴＦＴのビット線から供給電圧へのリークを減少させている。この第一好適実施例ではオプションとして平坦化を与える。本発明の第二好適実施例も所望のチャンネル長さを得るために第一ポリシリコンゲート層の周りに形成したスペーサ−ＴＦＴ負荷構成体のポリシリコンスペーサを選択的にエッチングすることによってスペーサエッチプロセスを利用している。この第二好適実施例は単に２つのポリシリコン層を必要とするに過ぎない利点を提供しており、平坦化は必要ではない。
【０００７】
【発明の実施の形態】
本発明は、ＴＦＴのトランジスタチャンネルを制御可能な態様で非常に幅狭で且つ薄くさせるスペーサエッチプロセスを利用している。チャンネル厚さは付着形成したチャンネルポリシリコンの厚さによって制限され、それは約３００乃至５００Å程度に小さくすることが可能であり、且つチャンネル幅は装置のポリシリコンゲートに沿ってエッチングしたスペーサの高さに対応している。該スペーサの高さは約０．１５乃至０．２５μｍ程度とすることが可能である。本発明において可能なこれらの幾何学的形状は、標準的な製品を製造するために使用される光学的リソグラフィ技術の能力の２倍を超える改良を表わしている。ＴＦＴのスペーサ寸法は、単に、ポリシリコンゲート及びチャンネルポリシリコンの厚さを変更することによって調節することが可能である。
【０００８】
本発明の第一好適実施例は、非常に幅狭で且つ薄いチャンネルを持ったＴＦＴ装置を提供し、ビット線から供給電圧へのリークが著しく減少されるようにＴＦＴチャンネルの断面積が小さくされる。図１乃至１４は本発明の第一好適実施例の方法及び構成体（装置）を示している。
【０００９】
ＴＦＴを形成する前に、当該技術分野において公知の集積回路装置用の標準的な層の付着形成及びコンタクトのエッチングが行なわれる。これらの標準的な処理ステップは、典型的に、集積回路メモリ装置が形成される箇所のシリコン基板の上部上に１つ又は２つのポリシリコン（ポリ）層を形成することを包含する。これらの標準的なステップに続いて、図１のＴＦＴ構成体１０において示したように、装置基板１２の平坦化を行なう。図１に示した装置基板１２の平坦化はオプションのステップである。然しながら、ストリンガーが形成されることを回避するようにＴＦＴ用の平坦なベースを与えるためには平坦化を行なうことが望ましい場合がある。約１５００Å乃至２５００Åの厚さを有するＴＦＴポリシリコンゲート層１４を、図２に示した如く、基板１２の上に形成する。ＴＦＴポリシリコンゲート層１４は、例えば多結晶又は後の段階で再結晶化させることの可能なアモルファスシリコン等の典型的に導電性物質の付着形成によって形成する。ＴＦＴポリシリコンゲート層１４の付着速度は、それが付着形成される温度に依存し、それは、付着形成した物質の好適な構造に依存して約５２０℃乃至６２０℃の間で変化することが可能である。次いで、ＴＦＴポリシリコンゲート層１４を、図３に示したように、パターン形成及びエッチングステップを行なってＴＦＴポリシリコンゲート１５を形成する。
【００１０】
図４を参照すると、ＴＦＴポリシリコンゲート１５及び基板１２の上に約１００乃至３００Åの厚さをもったゲート酸化物層１６の付着形成を行なう。ゲート酸化物層１６は、テトラエチルオルトシリケート（ＴＥＯＳ）又は例えば高温度酸化物（ＨＴＯ）等のその他のゲート酸化物物質とすることが可能である。ゲート酸化物層１６の付着速度は約１０Å／分乃至１００Å／分である。次いで、図５に示したように、窒化物付着ステップを行なう。約１００乃至３００Åの窒化物１８を約１０Å／分乃至１００Å／分の付着速度でゲート酸化物１６の上に付着形成し、且つ爾後のエッチングステップ期間中にストリンガーが形成されることを回避するための過剰エッチ保護層として作用する。この窒化物の付着形成はオプションの処理ステップであり、且つストリンガーが形成されることが問題でない箇所においては必要でない場合がある。
【００１１】
次いで、ＴＦＴチャンネルを形成する。図６を参照すると、ＴＦＴチャンネルアモルファスシリコン付着ステップが行なわれる。約２００Å乃至５００ÅのＴＦＴチャンネルアモルファスシリコン２０を窒化物１８の上に付着形成させる。ＴＦＴチャンネルアモルファスシリコン２０の付着形成は、ＴＦＴポリシリコンゲート１４を形成する場合に上述した条件と類似した条件の下で行なうことが可能である。ＴＦＴチャンネルアモルファスシリコン２０を付着形成した後に、通常、適切なグレイン寸法を有するポリシリコン層を形成するために、約８乃至１５０時間の間約５５０℃乃至７００℃においてＴＦＴチャンネルアモルファスシリコン２０の再結晶化アニーリングを行なう。例えば、典型的な再結晶化アニーリングステップは、２４時間の間６００℃で行なうことが可能である。グレイン寸法が問題ではない場合には、窒化物１８の上に２００Å乃至５００ÅのＴＦＴチャンネルポリシリコン２０を付着形成し且つ再結晶化アニーリングステップを行なわないことが可能である。図７を参照すると、ＴＦＴ装置１０をパターン形成し且つ異方性エッチングを行なって、チャンネル２０ａ及びストリンガーと呼ばれる第二の寄生スペーサ２０ｂを図示した如くＴＦＴポリシリコンゲート側部に隣接して形成する。次いで、ストリンガー２０ｂのようなストリンガーの除去を付加的なマスキングステップを介して行なう。それに続いて、適宜のイオン注入によってＴＦＴのＶＴ（スレッシュホールド電圧）の調節を行なうか、又は本来的なＴＦＴのＶＴを使用することが可能である。従って、装置のＴＦＴのＶＴ（スレッシュホールド電圧）を調節することが望ましい場合には、約２０乃至４０ＫｅＶのエネルギにおいて約１乃至１０ｅ１２のドーズで燐、砒素又はＢＦ２を使用してイオン注入することが可能である。最後に、ソース／ドレインマスク及びイオン注入を行なって、図８のメモリ装置とさせる。更に、所望により標準的なＴＦＴ後処理ステップを実施する。これらの付加的な処理ステップとしては、ＴＦＴを保護するか又は封止するステップ等がある。
【００１２】
図８の最終的なＴＦＴ構成体１０は図９に平面図で示した従来のＴＦＴ構成体と著しく異なっている。図９の平面図レイアウトはＳＲＡＭ又はその他の集積回路メモリ装置におけるＴＦＴに対して典型的なものである。本発明の利点は、図９の従来技術を図１０に示した本発明のＴＦＴの平面図と比較することによって明らかなものとなる。図１０の本発明のＴＦＴチャンネルは図９の従来のＴＦＴチャンネルよりも小さな断面積を有している。本発明のＴＦＴチャンネルは従来技術のＴＦＴチャンネルよりも著しく幅狭で且つ厚さが薄いものである。このように小さな断面積は、ビットラインから供給電圧（Ｖｃｃ）へのリークを減少させる効果を有している。例えば高密度ＳＲＡＭ等の集積回路メモリ装置を長期間の間バッテリ動作させるためにはビットラインから供給電圧のリークが非常に小さなものであることが重要である。
【００１３】
図１１を参照すると、チャンネルポリシリコンマスクと図２のＴＦＴポリシリコンゲート付着に対応するポリシリコンゲートマスクとの間のマスク整合が示されている。ＴＦＴチャンネルポリシリコンパターン形成ステップの後に、ＴＦＴチャンネルはエッチングされ且つスペーサ及びストリンガーがＴＦＴゲートの端部に沿って形成される。図１２に示したように、これらの不所望のスペーサ又はストリンガーは点線で示した別個のマスキングステップを使用して除去される。
図１３の従来のＴＦＴ構成体の断面図を図１４に示した本発明の断面図と比較することによって、本発明の第一好適実施例をよりよく理解することが可能である。従来のＴＦＴチャンネルの断面積は約０．３乃至０．５μｍ×約３００乃至５００Åとして示してあり、それは上述したように特別のリソグラフィ装置を必要とする。本発明の第一実施例のＴＦＴのチャンネルの断面積はそれよりかなり小さく、即ち約０．１５乃至０．２μｍ×約３００乃至５００Åである。これは何らリソグラフィに関連した拘束条件なしで達成される。
【００１４】
図１乃至１４に示した本発明の第一好適実施例の処理ステップ及び構成体は、幅及び厚さの両方が非常に小さなチャンネルを有するＴＦＴ装置を示している。然しながら、本発明の第一好適実施例は、少なくとも２つのポリシリコン層を必要としており、即ち、図１のオプションとしての平坦化の前に実施される標準的な処理ステップにおいて形成される１つ又は２つのポリシリコン層と、図２に示したＴＦＴゲートポリシリコン付着である。
【００１５】
図１５乃至２５を参照すると、単に２つのポリシリコン層を必要とするに過ぎず平坦化を必要とすることのない本発明の第二好適実施例が示されている。この第二好適実施例のＴＦＴ構成体３０は、第一ポリシリコン（ゲート）層の周りに形成されており且つ選択的にエッチングされて必要なチャンネル長を与えるスペーサ−ＴＦＴ負荷構成体のポリシリコンスペーサを特徴としている。ＴＦＴは構成体３０のフィールド酸化膜の上に形成されており、従って、それは標準的なスペーサ酸化物エッチング及び基板内のトランジスタの形成と干渉することはない。
【００１６】
ＴＦＴスペーサの画定を行なう前に、最初に、幾つかの標準的な処理ステップを行なう。最初に、図１５を参照すると、活性領域３２及び活性領域２３に隣接する分離領域３４の画定を行なう。この活性領域及び分離領域の画定に続いて、当該技術分野において公知の埋込コンタクトをオプションとして形成することが可能であり、埋込コンタクトマスク／イオン注入に続いて埋込コンタクト開口を形成する。一方、レイアウトに依存して、共用コンタクトを使用することも可能であり、その場合には、ゲート酸化膜を成長させ且つパターン形成した後にポリシリコンの第一層（ポリ１）を直接的に付着形成する。共用コンタクトを有するレイアウトは多少より多くの面積を使用する場合がある。図１６を参照すると、ゲート３６を標準的な方法で形成することが可能であり、例えば、約１０００乃至２０００Åの厚さで約６２０℃においてポリシリコンを付着形成し、次いで燐（ＰＯＣｌ）付着及びドライブイン（例えば、約３０分間の間９００℃）又はイオン注入（例えば、約３０乃至５０ＫｅＶのエネルギレベルにおいて約１０乃至１０ｅ１５のドーズでＰ３１）を行ない、次いで約８００乃至９００℃において約３０分間の間アニールを行なうことが可能である。
【００１７】
ポリシリコンの抵抗値を減少させるために、ポリサイド層を、通常、付着形成させるか又はサリサイド（自己整合型シリサイド）プロセスによって形成する。噴出を回避するためには、このゲートポリサイドは、ＴａＳｉ2 （タンタルシリサイド）ではなくＷＳｉ2 （タングステンシリサイド）とすべきである。ポリサイドの厚さは約１０００乃至２０００Åとすることが可能である。ポリサイド又はサリサイドの形成に続いてエッチングステップを行なうことが可能である。図１６のゲートポリシリコン層３６を形成した後に、構成体３０のゲートポリシリコン層３６及び分離領域３４を適宜のマスクを使用してＮ−／Ｐ−イオン注入に露呈させる。Ｎ−ドーパントは、例えば、約２５乃至４５ＫｅＶのエネルギレベルにおける約１乃至１０ｅ１３のドーズの燐であり、且つＰ−ドーパントは、例えば、約３０乃至５０ＫｅＶのエネルギレベルにおける約１乃至１０ｅ１３のドーズにおいてのＢＦ２か又はＢ１１である。セル区域においてはＮ−イオン注入のみが実施され、従って、マスキングステップは添付の図面には示していない。Ｎ−／Ｐ−イオン注入に続いて、ゲートポリシリコン層３６の端部及び分離領域３４の一部の上に窒化物ライナー３８を付着形成し、その後にパターン形成する。図１７を参照すると、窒化物ライナー３８を約１０乃至１００Å／分の付着速度で約１００乃至３００Åの厚さに付着形成し、下側に存在するフィールド酸化膜を酸化物スペーサ除去期間中に過剰にエッチングされることから保護する。次いで、後の段階で形成されるバルクトランジスタ領域内の酸化物スペーサの下側において不所望のものである場合には、窒化物ライナーをパターン形成する。このオプションとしてのパターン形成のために使用されるマスクを図２５に示してある。窒化物ライナー３８を付着形成することはオプションのステップであり、それは後の酸化物スペーサの過剰エッチングに対する保護を与えるものである。次いで、スペーサ酸化物層を付着形成し、次いでエッチングを行なってゲートポリシリコン層３６の端部に隣接した酸化物スペーサ４０を形成することによって、酸化物スペーサ４０を形成する。酸化物スペーサ４０は、使用されるポリ１ゲート３６の種類、即ちＷＳｉ2 又はＴａＳｉ2 に依存して単一層又は二重層として、例えば、約５０乃至２５０Å／分の高速付着速度で約７００℃においてＴＥＯＳから付着形成させる。これに続いて標準的なスペーサ酸化物エッチングを行なってスペーサを形成する。
【００１８】
次に、適宜のマスクを使用して、Ｎ＋及びＰ＋イオン注入によってバルクトランジスタ形成を完了することが必要であり、この場合にも、Ｐ＋イオン注入はセル区域の周辺部においてのみ行なわれ、従ってマスクは図面中に示していない。Ｎ＋イオン注入は、設計基準及び回路の所望の最終的な電気的特性に依存して、当該技術分野において公知の如く、約３０乃至５０ＫｅＶのエネルギにおいて、１乃至１０ｅ１５のドーズでの砒素とそれに続く１乃至１０ｅ１４のドーズでの燐で実施することが可能である。Ｐ＋イオン注入は、この場合にも、所望の接合深さ／駆動電流等に依存して、例えば３０ＫｅＶの適宜のエネルギで１−１０ｅ１５のドーズでのＢＦ２又はボロンとすることが可能である。図１５乃至１７に関連して説明し且つ図示した処理ステップに対応するマスク層を図１８に示してある。ポリ１ゲート層３６及び活性領域３２の両方が示されている。
【００１９】
図１９を参照すると、第一ポリシリコンゲート層３６のパターンを上側に存在する第二ポリシリコン層から分離するために（特に、供給電圧Ｖｃｃからワード線を分離するために）、図示したように、ポリシリコンゲート層３６及び分離領域３４の上にＩＰＯ（ポリシリコン間酸化物）層４２を付着形成させることが可能である。これはオプションであるが推奨される処理ステップである。そうでない場合には、薄いＴＦＴゲート酸化膜がポリ１をポリ２から分離するが、このような分離は不充分な場合がある。
【００２０】
図２０を参照すると、厚いＩＰＯ酸化物層４２及びスペーサ４０は、ポリシリコンスペーサがＴＦＴチャンネルとして作用すべく形成される箇所の領域から局所的に除去されねばならない。従って、ＩＰＯ酸化物層４２及びスペーサ４２の一部が除去されてポリシリコンゲート層３６の端部に隣接した分離領域３４上においてＩＰＯ酸化物層４２内に開口４３を形成する。この目的のためのマスクを図１８に示してある。フィールド酸化膜領域においては、エッチングは窒化物ライナー３８において停止する。共用コンタクト用の開口も設けられている。窒化物ライナー３８はＴＦＴゲート酸化膜の所望の目標とする厚さに依存して、この時点で除去することが可能である（オプションとしての処理ステップ）。窒化物ライナー３８が薄いので、窒化物ライナー３８を除去するのにドライ又はウエットの剥離プロセスで充分である。
【００２１】
次に、本発明の第二好適実施例に基づいて、ＴＦＴ用のポリシリコンスペーサを形成するのに必要な処理ステップが実施される。図２１を参照すると、ポリシリコンゲート３６、ＩＰＯ酸化物層４２及び開口４３上に酸化物を付着形成させてＴＦＴゲート酸化物層４４を形成する。次いで、図２２に示したように、共用コンタクト開口を形成する。ＴＦＴゲート酸化物層４４の上にＴＦＴチャンネルポリシリコン層４６を付着形成する。次いで、直列抵抗を減少させるためにＴＦＴチャンネルポリシリコン層４６の上にタンタル（Ｔａ）を付着形成し、そのタンタルは、電圧供給線Ｖｓｓ及びＶｃｃ上のものを除いて全ての箇所においてマスクを使用して後にエッチング除去する。次いで、タンタルが付着形成されている箇所においてＲＴＡ（迅速熱アニール）によってＴａＳｉ2 層を形成することが可能である。同時的にサリサイド化させたＶｓｓ及びＶｃｃ供給線は直列抵抗を減少させることを可能とする。最後に、ＴＦＴチャンネルポリシリコン層４６をパターン形成する。図２３を参照すると、次いで、ＴＦＴチャンネルポリシリコン層４６をエッチングしてポリシリコンスペーサ４８ａ及び第二寄生（不所望の）スペーサ４８ｂ（ストリンガーと呼ばれる）を形成する。次いで、図２４に示したように、付加的なマスキングステップによってストリンガーを除去する。従って、ストリンガー４８ｂは除去される。これに続いて、約３０乃至４０ＫｅＶのエネルギで１乃至１０ｅ１１のドーズで燐、砒素又はＢＦ２で本装置のＴＦＴ ＶＴ（スレッシュホールド電圧）イオン注入を行なうことが可能である。最後に、この段階においてか又はタンタル付着直前の早い段階においてソース／ドレインマスク及びソース／ドレインイオン注入を実施する。所望により、付加的な標準的ＴＦＴ後処理ステップを実施する。これらの付加的な処理ステップは、ＴＦＴを保護するか又は封止することを助けるために行なうことが可能である。例えば、上述したステップに続いて標準的な平坦化処理を行なうことが可能である。第二好適実施例のＴＦＴスペーサ構成体３０は図２５のマスクレイアウトの平面図にも示してある。
【００２２】
３つのポリシリコン層ではなく単に２つのポリシリコン層を使用し且つ平坦化を必要としないことに加えて、本発明のこの第二実施例はその他の効果を提供している。即ち、第二好適実施例の同時的にサリサイド化したＶｓｓ及びＶｃｃ電圧供給線は直列抵抗を減少させることを可能としている。更に、ＴａＳｉ又はＷＳｉ層を介してプルダウンゲート（Ｎ＋）へ接続しているＴＦＴソース（Ｐ＋）は、問題と成りうるＮ＋／Ｐ＋寄生接合が存在しないことを確保している。
【００２３】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ限定されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【図１】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図２】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図３】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図４】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図５】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図６】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図７】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図８】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図９】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図１０】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図１１】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図１２】 本発明の第一好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図１３】 従来のＴＦＴ構成体のＴＦＴチャンネルの断面積を示した概略図。
【図１４】 本発明の第一好適実施例に基づくＴＦＴ構成体の断面積を示した概略図。
【図１５】 本発明の第二好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図１６】 本発明の第二好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図１７】 本発明の第二好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図１８】 本発明の第二好適実施例に基づくＴＦＴ構成体のマスクレイアウトを示した概略図。
【図１９】 本発明の第二好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図２０】 本発明の第二好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図２１】 本発明の第二好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図２２】 本発明の第二好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図２３】 本発明の第二好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図２４】 本発明の第二好適実施例に基づいてＴＦＴ構成体を製造する方法の一段階における状態を示した概略図。
【図２５】 本発明の第二好適実施例に基づくＴＦＴ構成体のマスクレイアウトを示した概略図。
【符号の説明】
１０ ＴＦＴ構成体
１２ 基板
１４ ＴＦＴポリシリコンゲート層
１５ ＴＦＴポリシリコンゲート
１６ ゲート酸化物層
１８ 窒化物
２０ ＴＦＴチャンネルアモルファスシリコン
２０ａ チャンネル
２０ｂ ストリンガー
Claims (25)
- 薄膜トランジスタ（ＴＦＴ）のビット線から供給電圧へのリークを最小とするためにＴＦＴのチャンネルの断面積を最小とする方法において、
活性領域に隣接して分離領域を画定し、
前記活性領域及び前記分離領域の第一部分の上にポリシリコンゲート領域を形成し、尚活性領域は前記分離領域の第一部分に隣接しており、
前記ポリシリコンゲート領域及び前記ポリシリコンゲート領域によって被覆されていない前記分離領域をＮ−／Ｐ−注入物でイオン注入し、
前記ポリシリコンゲート領域及び前記分離領域の上に第一酸化物層を付着形成し、
前記第一酸化物層を選択的にエッチングして前記ポリシリコンゲート領域の端部に隣接する酸化物スペーサを形成し、
前記ポリシリコンゲート領域、前記酸化物スペーサ及び前記分離領域をＮ＋／Ｐ＋注入物でイオン注入し、
前記ポリシリコンゲート領域、前記酸化物スペーサ及び前記分離領域の上に第二酸化物層を付着形成し、
前記第二酸化物層の一部及び前記酸化物スペーサを選択的に除去して前記ポリシリコンゲート領域の端部に隣接する分離領域の第二部分上で前記第二酸化物層内に開口を形成し、
前記第二酸化物層、前記ポリシリコンゲート領域及び前記第二酸化物層内の開口上に第三酸化物層を形成し、
前記第三酸化物層の上にＴＦＴチャンネルポリシリコン層を付着形成し、
前記ＴＦＴチャンネルポリシリコン層を選択的にパターン形成すると共にエッチングして前記ポリシリコンゲート領域の端部に隣接して前記第二酸化物層の開口内にＴＦＴポリシリコンスペーサを形成する、
上記各ステップを有することを特徴とする方法。 - 請求項１において、活性領域に隣接して分離領域を画定するステップの後に、埋込コンタクトを形成することを特徴とする方法。
- 請求項１において、活性領域に隣接して分離領域を画定するステップの後に、共用コンタクトを形成することを特徴とする方法。
- 請求項１において、前記ポリシリコンゲート領域を形成するステップを約１０００乃至２０００Åの厚さで約６２０℃におけるポリシリコン付着によって実施し、次いで燐を付着形成し且つ約３０分間の間約９００℃においてドライブインを行なうか又は約３０乃至５０ＫｅＶのエネルギにおいて約１乃至１０ｅ１５のドーズにおいてＰ３１をイオン注入し、次いで約８００乃至９００℃において約３０分間の間アニールを行なうことを特徴とする方法。
- 請求項１において、前記活性領域及び前記分離領域の第一部分の上に前記ポリシリコンゲート領域を形成するステップの後に、前記ポリシリコンゲート領域の上にポリサイド層を形成することを特徴とする方法。
- 請求項５において、前記ポリサイド層を形成するステップが前記ポリシリコンゲート領域の抵抗を減少させることを特徴とする方法。
- 請求項５において、前記ポリサイド層がタングステンシリサイド（ＷＳｉ2）であることを特徴とする方法。
- 請求項５において、前記ポリサイド層の厚さが約１０００Å乃至２０００Åであることを特徴とする方法。
- 請求項５において、前記ポリサイド層が付着形成によって形成されることを特徴とする方法。
- 請求項５において、前記ポリサイド層がサリサイドプロセスによって形成されることを特徴とする方法。
- 請求項１において、前記Ｎ−／Ｐ−イオン注入が約２５乃至４５ＫｅＶのエネルギレベルにおいて約１乃至１０ｅ１３のドーズで燐のＮ−ドーパント及び約３０乃至５０ＫｅＶのエネルギレベルにおいて約１乃至１０ｅ１３のドーズでのＢＦ２又はＢ１１のＰ−ドーパントから構成されることを特徴とする方法。
- 請求項１において、前記ポリシリコンゲート領域及び前記ポリシリコンゲート領域によって被覆されていない前記分離領域をＮ−／Ｐ−注入物でイオン注入するステップの後に、前記ポリシリコンゲート領域の端部に隣接した前記ポリシリコンゲート領域の上表面の一部及び前記ポリシリコンゲート領域の端部を窒化物層で被覆するように前記ポリシリコンゲート領域の端部の上に窒化物層を付着形成すると共に前記ポリシリコンゲート領域の端部に隣接する前記分離領域の第三部分の上に窒化物層を付着形成することを特徴とする方法。
- 請求項１２において、前記窒化物層が約１００Å乃至３００Åの厚さであることを特徴とする方法。
- 請求項１２において、前記窒化物層を付着形成するステップを約１０Å／分乃至１００Å／分の付着速度において実施することを特徴とする方法。
- 請求項１において、前記第一酸化物層が約５０Å／分乃至２５０Å／分の高速付着速度で約７００℃においてＷＳｉ2又はＴａＳｉ2として前記第一酸化物層を付着形成させることを特徴とする方法。
- 請求項１において、前記Ｎ＋／Ｐ＋イオン注入が、約１乃至１０ｅ１５のドーズでの砒素及びそれに続く約３０乃至５０ＫｅＶのエネルギでの約１乃至１０ｅ１４のドーズでの燐のＮ＋イオン注入及び約３０ＫｅＶのエネルギでの約１乃至１０ｅ１５のドーズでのＢＦ２又はボロンの前記ポリシリコンゲート領域、前記酸化物スペーサ及び前記分離領域の周辺部におけるＰ＋イオン注入を有することを特徴とする方法。
- 請求項１において、前記第二酸化物層がポリシリコン間酸化物（ＩＰＯ）層であることを特徴とする方法。
- 請求項１において、ＴＦＴポリシリコンスペーサを形成するために前記ＴＦＴチャンネルポリシリコン層を選択的にパターン形成すると共にエッチングするステップの後に、前記ＴＦＴをスレッシュホールド電圧（ＶＴ）注入物でイオン注入することを特徴とする方法。
- 請求項１８において、前記ＴＦＴを約３０乃至４０ＫｅＶのエネルギにおいて約１乃至１０ｅ１１のドーズで燐をイオン注入することを特徴とする方法。
- 請求項１８において、前記ＴＦＴを約３０乃至４０ＫｅＶのエネルギにおいて約１乃至１０ｅ１１のドーズで砒素でイオン注入することを特徴とする方法。
- 請求項１８において、前記ＴＦＴを約３０乃至４０ＫｅＶのエネルギにおいて約１乃至１０ｅ１１のドーズでＢＦ２でイオン注入することを特徴とする方法。
- 請求項１において、前記第三酸化物層の上に前記ＴＦＴチャンネルポリシリコン層を付着形成するステップの後で且つ前記ポリシリコンゲート領域の端部に隣接する前記第二酸化物層の開口内にＴＦＴポリシリコンスペーサを形成するために前記ＴＦＴチャンネルポリシリコン層を選択的にパターン形成し且つエッチングするステップの前に、
前記ＴＦＴチャンネルポリシリコン層の上にタンタル層を付着形成し、
第一電圧供給領域及び第二電圧供給領域を除いて前記タンタル層をエッチング除去し、
第一電圧供給領域及び第二電圧供給領域を同時的にサリサイド化させるために前記タンタル層を迅速熱アニール（ＲＴＡ）へ露呈させる、
上記各ステップを有することを特徴とする方法。 - 薄膜トランジスタ（ＴＦＴ）のビット線から供給電圧へのリークを最小とさせるためにチャンネル区域の断面積を減少させたＴＦＴ構成体において、
活性領域に隣接して分離領域が設けられており、
ポリシリコンゲート領域が前記活性領域及び前記分離領域の第一部分の上に形成されており、尚前記活性領域は前記分離領域の第一部分と隣接しており、
第一酸化物層が前記活性領域の第一部分の上及び前記分離領域の第二部分の上に形成されており、
前記ポリシリコンゲート領域の端部に隣接した前記分離領域の第三部分の上側において前記第一酸化物層内に開口が形成されており、
前記第一酸化物層、前記ポリシリコンゲート領域及び前記第一酸化物層内に形成した前記開口上に第二酸化物層が形成されており、
ＴＦＴポリシリコンチャンネルが前記ポリシリコンゲート領域の端部に隣接する前記第一酸化物層の開口内に形成されており、尚前記ＴＦＴポリシリコンチャンネルは選択的に除去された付着形成したチャンネルポリシリコン層の厚さによって制限されるチャンネル厚さを有していることを特徴とする構成体。 - 請求項２３において、前記チャンネル厚さが約３００乃至５００Åであり且つ前記ＴＦＴポリシリコンチャンネルのチャンネル幅が約０．１５乃至０．２５μｍであることを特徴とする構成体。
- 請求項２３において、前記ＴＦＴポリシリコンチャンネルのチャンネル厚さ及びチャンネル幅は前記ポリシリコンゲート領域の厚さを変更することによって調節することが可能であることを特徴とする構成体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/521709 | 1995-08-31 | ||
| US08/521,709 US5640023A (en) | 1995-08-31 | 1995-08-31 | Spacer-type thin-film polysilicon transistor for low-power memory devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09191112A JPH09191112A (ja) | 1997-07-22 |
| JP4275200B2 true JP4275200B2 (ja) | 2009-06-10 |
Family
ID=24077817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23203496A Expired - Lifetime JP4275200B2 (ja) | 1995-08-31 | 1996-09-02 | 低パワーメモリ装置用スペーサ型薄膜ポリシリコントランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US5640023A (ja) |
| JP (1) | JP4275200B2 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906383B1 (en) | 1994-07-14 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacture thereof |
| US6773971B1 (en) * | 1994-07-14 | 2004-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having lightly-doped drain (LDD) regions |
| KR0170311B1 (ko) * | 1995-06-23 | 1999-02-01 | 김광호 | 스태틱 랜덤 억세스 메모리 및 그 제조방법 |
| US5751630A (en) * | 1996-08-29 | 1998-05-12 | Micron Technology, Inc. | SRAM cell employing substantially vertically elongated pull-up resistors |
| US5699292A (en) * | 1996-01-04 | 1997-12-16 | Micron Technology, Inc. | SRAM cell employing substantially vertically elongated pull-up resistors |
| US6043129A (en) * | 1997-06-09 | 2000-03-28 | Integrated Device Technology, Inc. | High density MOSFET with raised source and drain regions |
| US6063676A (en) * | 1997-06-09 | 2000-05-16 | Integrated Device Technology, Inc. | Mosfet with raised source and drain regions |
| US6140684A (en) * | 1997-06-24 | 2000-10-31 | Stmicroelectronic, Inc. | SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers |
| US6271568B1 (en) * | 1997-12-29 | 2001-08-07 | Utmc Microelectronic Systems Inc. | Voltage controlled resistance modulation for single event upset immunity |
| US6242354B1 (en) | 1998-02-12 | 2001-06-05 | National Semiconductor Corporation | Semiconductor device with self aligned contacts having integrated silicide stringer removal and method thereof |
| US6004878A (en) * | 1998-02-12 | 1999-12-21 | National Semiconductor Corporation | Method for silicide stringer removal in the fabrication of semiconductor integrated circuits |
| US6191446B1 (en) | 1998-03-04 | 2001-02-20 | Advanced Micro Devices, Inc. | Formation and control of a vertically oriented transistor channel length |
| US6656779B1 (en) * | 1998-10-06 | 2003-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof |
| US6392302B1 (en) | 1998-11-20 | 2002-05-21 | Micron Technology, Inc. | Polycide structure and method for forming polycide structure |
| US6188107B1 (en) * | 1999-01-07 | 2001-02-13 | Advanced Micro Devices, Inc. | High performance transistor fabricated on a dielectric film and method of making same |
| DE10219361B4 (de) * | 2002-04-30 | 2008-04-30 | Advanced Micro Devices, Inc., Sunnyvale | Ein Halbleiterelement mit einer verbesserten lokalen Verbindungsstruktur und ein Verfahren zur Herstellung eines derartigen Elements |
| JP4674544B2 (ja) * | 2005-12-27 | 2011-04-20 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
| US8558654B2 (en) | 2008-09-17 | 2013-10-15 | Stmicroelectronics (Grenoble 2) Sas | Vialess integration for dual thin films—thin film resistor and heater |
| US8786396B2 (en) | 2008-09-17 | 2014-07-22 | Stmicroelectronics Pte. Ltd. | Heater design for heat-trimmed thin film resistors |
| US8242876B2 (en) | 2008-09-17 | 2012-08-14 | Stmicroelectronics, Inc. | Dual thin film precision resistance trimming |
| US8400257B2 (en) | 2010-08-24 | 2013-03-19 | Stmicroelectronics Pte Ltd | Via-less thin film resistor with a dielectric cap |
| US8659085B2 (en) | 2010-08-24 | 2014-02-25 | Stmicroelectronics Pte Ltd. | Lateral connection for a via-less thin film resistor |
| US8436426B2 (en) | 2010-08-24 | 2013-05-07 | Stmicroelectronics Pte Ltd. | Multi-layer via-less thin film resistor |
| US8927909B2 (en) | 2010-10-11 | 2015-01-06 | Stmicroelectronics, Inc. | Closed loop temperature controlled circuit to improve device stability |
| US9159413B2 (en) | 2010-12-29 | 2015-10-13 | Stmicroelectronics Pte Ltd. | Thermo programmable resistor based ROM |
| US8809861B2 (en) | 2010-12-29 | 2014-08-19 | Stmicroelectronics Pte Ltd. | Thin film metal-dielectric-metal transistor |
| US8981527B2 (en) * | 2011-08-23 | 2015-03-17 | United Microelectronics Corp. | Resistor and manufacturing method thereof |
| US8526214B2 (en) | 2011-11-15 | 2013-09-03 | Stmicroelectronics Pte Ltd. | Resistor thin film MTP memory |
| CN105390534B (zh) * | 2015-10-28 | 2018-07-17 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管的制造方法 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6294796B1 (en) * | 1982-04-13 | 2001-09-25 | Seiko Epson Corporation | Thin film transistors and active matrices including same |
| JPS59208783A (ja) * | 1983-05-12 | 1984-11-27 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| US4554572A (en) * | 1983-06-17 | 1985-11-19 | Texas Instruments Incorporated | Self-aligned stacked CMOS |
| JPH01231376A (ja) * | 1988-03-11 | 1989-09-14 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| JPH0391932A (ja) * | 1989-09-04 | 1991-04-17 | Canon Inc | 半導体装置の製造方法 |
| US5155054A (en) * | 1989-09-28 | 1992-10-13 | Oki Electric Industry Co., Ltd. | Method of manufacturing a semiconductor MOSFET having a projection T-shaped semiconductor portion |
| JPH0770624B2 (ja) * | 1990-06-22 | 1995-07-31 | 株式会社東芝 | 半導体集積回路 |
| US5302843A (en) * | 1990-07-26 | 1994-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Improved vertical channel transistor |
| EP0510604A3 (en) * | 1991-04-23 | 2001-05-09 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| JP2789931B2 (ja) * | 1991-05-27 | 1998-08-27 | 日本電気株式会社 | 半導体装置 |
| JP2602132B2 (ja) * | 1991-08-09 | 1997-04-23 | 三菱電機株式会社 | 薄膜電界効果素子およびその製造方法 |
| US5391506A (en) * | 1992-01-31 | 1995-02-21 | Kawasaki Steel Corporation | Manufacturing method for semiconductor devices with source/drain formed in substrate projection. |
| US5173754A (en) * | 1992-02-03 | 1992-12-22 | Micron Technology, Inc. | Integrated circuit device with gate in sidewall |
| KR940006273A (ko) * | 1992-06-20 | 1994-03-23 | 오가 노리오 | 스태틱램(sram) 장치 및 그 제조방법 |
| JP3157985B2 (ja) * | 1993-06-10 | 2001-04-23 | 三菱電機株式会社 | 薄膜トランジスタおよびその製造方法 |
| KR970005945B1 (ko) * | 1993-08-09 | 1997-04-22 | 엘지반도체 주식회사 | 반도체 박막트랜지스터 제조방법 |
| JP3386863B2 (ja) * | 1993-09-29 | 2003-03-17 | 三菱電機株式会社 | 薄膜トランジスタ及びその製造方法 |
| US5391505A (en) * | 1993-11-01 | 1995-02-21 | Lsi Logic Corporation | Active device constructed in opening formed in insulation layer and process for making same |
| US5418393A (en) * | 1993-11-29 | 1995-05-23 | Motorola, Inc. | Thin-film transistor with fully gated channel region |
| KR0124626B1 (ko) * | 1994-02-01 | 1997-12-11 | 문정환 | 박막 트랜지스터 제조방법 |
| US20040178446A1 (en) * | 1994-02-09 | 2004-09-16 | Ravishankar Sundaresan | Method of forming asymmetrical polysilicon thin film transistor |
| US5411905A (en) * | 1994-04-29 | 1995-05-02 | International Business Machines Corporation | Method of making trench EEPROM structure on SOI with dual channels |
| KR0136931B1 (ko) * | 1994-05-12 | 1998-04-24 | 문정환 | 박막 트랜지스터의 구조 및 제조방법 |
| KR0132490B1 (ko) * | 1994-07-21 | 1998-04-16 | 문정환 | 박막트랜지스터 제조방법 |
| US5510278A (en) * | 1994-09-06 | 1996-04-23 | Motorola Inc. | Method for forming a thin film transistor |
| US5600153A (en) * | 1994-10-07 | 1997-02-04 | Micron Technology, Inc. | Conductive polysilicon lines and thin film transistors |
-
1995
- 1995-08-31 US US08/521,709 patent/US5640023A/en not_active Ceased
-
1996
- 1996-05-09 US US08/644,078 patent/US5804472A/en not_active Expired - Lifetime
- 1996-09-02 JP JP23203496A patent/JP4275200B2/ja not_active Expired - Lifetime
-
1999
- 1999-10-29 US US09/968,977 patent/USRE41068E1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09191112A (ja) | 1997-07-22 |
| US5804472A (en) | 1998-09-08 |
| US5640023A (en) | 1997-06-17 |
| USRE41068E1 (en) | 2010-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4275200B2 (ja) | 低パワーメモリ装置用スペーサ型薄膜ポリシリコントランジスタ | |
| US5188976A (en) | Manufacturing method of non-volatile semiconductor memory device | |
| JP4846889B2 (ja) | 集積回路の製造方法 | |
| US5966603A (en) | NROM fabrication method with a periphery portion | |
| US7005328B2 (en) | Non-volatile memory device | |
| JP2004534403A (ja) | シリサイド・ビット線およびポリシリコン相互接続を備えたエンベデッド垂直ｄｒａｍアレイの構造および製造方法 | |
| JP2001044391A (ja) | 半導体記憶装置とその製造方法 | |
| JP3148977B2 (ja) | 半導体素子の製造方法 | |
| US7919367B2 (en) | Method to increase charge retention of non-volatile memory manufactured in a single-gate logic process | |
| KR19990088193A (ko) | 반도체기억장치와그제조방법 | |
| US7008848B2 (en) | Mask ROM fabrication method | |
| KR100359551B1 (ko) | 집적 회로 칩 제조 방법 | |
| US6984557B2 (en) | Method of manufacturing a semiconductor device with non-volatile memory comprising a memory cell with an access gate and with a control gate and a charge storage region | |
| KR20010014742A (ko) | 반도체장치 및 그 제조방법 | |
| EP0936672A2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3161408B2 (ja) | 半導体装置及びその製造方法 | |
| KR20040023716A (ko) | 반도체 디바이스 제조 방법 | |
| US6008093A (en) | Method of making a mask ROM | |
| KR100251229B1 (ko) | 노아형 마스크 롬의 개선된 구조 및 그 제조방법 | |
| JP2000252449A (ja) | 半導体装置の製造方法 | |
| JP3314748B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3093575B2 (ja) | 半導体装置及びその製造方法 | |
| US6670227B1 (en) | Method for fabricating devices in core and periphery semiconductor regions using dual spacers | |
| KR100240682B1 (ko) | 반도체장치의 제조방법 | |
| JP2003158206A (ja) | フラットセルメモリ素子のシリサイド膜製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090304 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |