JP4199716B2 - エンベデッド集積素子パッケージ構造体 - Google Patents
エンベデッド集積素子パッケージ構造体 Download PDFInfo
- Publication number
- JP4199716B2 JP4199716B2 JP2004281624A JP2004281624A JP4199716B2 JP 4199716 B2 JP4199716 B2 JP 4199716B2 JP 2004281624 A JP2004281624 A JP 2004281624A JP 2004281624 A JP2004281624 A JP 2004281624A JP 4199716 B2 JP4199716 B2 JP 4199716B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive electrode
- integrated circuit
- conductive
- substrate
- electrode array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
- B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Wire Bonding (AREA)
Description
図3は本発明の実施の形態1によるエンベデッド集積素子パッケージ構造体の平面図、図4は本発明の実施の形態1によるエンベデッド集積素子パッケージ構造体を断面図である。
図6は本発明の実施の形態2によるエンベデッド集積素子パッケージ構造体を示す断面図である。本発明の実施の形態2によるエンベデッド集積素子パッケージ構造体は、実施の形態1とは異なり、別途の下部支持基板を設け、この基板を用いて活性素子集積回路とドライバ集積回路を電気的に接続した後、ワイヤーボンディングを行うことに特徴がある。
図7は本発明の実施の形態3によるエンベデッド集積素子パッケージ構造体を示す断面図である。本発明の実施の形態3が実施の形態2と異なる点は、ドライバ集積回路が下部支持基板にフリップチップボンディングで接続されていることにある。
図8は本発明の実施の形態4によるエンベデッドパッケージの構造を示す断面図である。
図9は本発明の実施の形態5によるエンベデッド集積素子パッケージ構造体を示す断面図である。実施の形態5が第1ないし実施の形態4と異なる点は、ドライバ集積回路が活性素子集積回路を構成する支持基板に直接フリップチップボンディングで接続されることにある。
310、401、610、710、810、910 活性素子集積回路
311 活性領域
312、915、922、321a、321b、
405a、405b、611a、611b、621a、621b、631a、
631b、711a、711b、721a、721b 導電性電極
313、410、613、713、813、913 蓋ガラス
314、411 素子基板
320a、320b、402a、402b、630a、630b、
730a、730b、830a、830b、930 ドライバ集積回路
330a、330b、425、435、640a、
640b、740a、740b、840a、840b 補助基板
403、612、912、712、812 活性素子
404a、404b、406a、406b 絶縁層
407a、407b 密封下部メタル
408a、408b 密封ソルダ
409a、409b 密封上部メタル
420a、430b、420b、430a 下部ボンディングパッド
421b、431a ボンディングソルダ
422a、432b 上部ボンディングパッド
422b、432a、501a〜501n、
502a〜502n、622a、622b ボンディングパッド
620a、620b、720a、720b 下部支持基板
814 軟性メタル層
914 支持基板
1001a、1001b、1001c 基板
1010a、1010b、1010c 多数のエレメント
1012a、1012b、1012c 下部電極層
1013a、1013b、1013c 圧電材料層
1014a、1014b、1014c 上部電極層
Claims (11)
- 支持基板上に付着され、活性素子が密封されており、前記活性素子に電源を供給するため、外部の一方の側の表面が露出している第1導電性電極列を有する回折型光変調器と、
前記支持基板上の前記回折型光変調器から離隔されて付着され、外部の制御信号に応じて前記活性素子を駆動するための駆動電源を発生し、発生された駆動電源を前記活性素子に供給するため、外部の一方の側の表面に露出している第2導電性電極列を有するドライバ集積回路と、
下面の一方の側に、前記第1導電性電極列の各導電性電極に対応する多数の導電性電極が列をなしてなる第3導電性電極列を有しており、他方の側に、前記第2導電性電極列の各導電性電極に対応する多数の導電性電極が列をなしてなる第4導電性電極列を有しており、前記第3導電性電極列の各導電性電極とこれに対応する第4導電性電極列の各導電性電極が内部回路パターンにより電気的に接続され、前記一方の側の第3導電性電極列が前記第1導電性電極列とフリップチップボンディングで接続され、前記他方の側の第4導電性電極列が前記第2導電性電極列とフリップチップボンディングで接続されている補助基板とを含んでなることを特徴とするエンベデッド集積素子パッケージ構造体。 - 前記ドライバ集積回路が多数であり、前記多数の集積回路が前記回折型光変調器の周囲を取り囲んで配置され、
前記補助基板は、中央部に前記回折型光変調器の活性素子が外部に露出されるようにする空洞が形成され、前記回折型光変調器の第1導電性電極列に対応する第3導電性電極列が内側を一周するように設けられ、前記ドライバ集積回路の第2導電性電極列に対応する第4導電性電極列が外側を一周するように設けられ、フリップチップボンディングにより、前記第1導電性電極列と第3導電性電極列とが接続され、かつ第2導電性電極列と第4導電性電極列とが接続されることを特徴とする請求項1記載のエンベデッド集積素子パッケージ構造体。 - 前記回折型光変調器と前記支持基板の接着部位に軟性メタル層をさらに有することを特徴とする請求項1記載のエンベデッド集積素子パッケージ構造体。
- 前記回折型光変調器と前記ドライバ集積回路間がエポキシで固定されることを特徴とする請求項1に記載のエンベデッド集積素子パッケージ構造体。
- 支持基板上に付着され、回折型光変調器が密封されており、前記回折型光変調器に電源を供給するため、外部の一方の側の表面が露出している第1導電性電極列を有する活性素子集積回路と、
前記支持基板上の前記活性素子集積回路から離隔されて付着され、表面の一方の側に、駆動電源を前記回折型光変調器に供給するため、露出している第2導電性電極列を有し、他方の側に、駆動電源を受けるための第3導電性電極列を有し、上面が前記活性素子集積回路と同一の高さを維持している第1補助基板と、
前記第1補助基板上の一方の側に付着され、外部の制御信号に応じて前記回折型光変調器を駆動するための駆動電源を発生し、発生された駆動電源を供給するため、一方の側の表面に露出している第4導電性電極列を有し、前記第4導電性電極列が前記第3導電性電極列に接続されて前記回折型光変調器に駆動電源を供給するドライバ集積回路と、
下面の一方の側に、前記第1導電性電極列の各導電性電極に対応する多数の導電性電極が列をなしてなる第5導電性電極列をもっており、他方の側に、前記第2導電性電極列の各導電性電極に対応する多数の導電性電極が列をなしてなる第6導電性電極列をもっており、前記第5導電性電極列の各導電性電極とこれに対応する第6導電性電極列の各導電性電極が内部回路パターンにより電気的に接続され、一方の側の第5導電性電極列が第1導電性電極列とフリップチップボンディングで接続され、他方の側の第6導電性電極列が第2導電性電極列とフリップチップボンディングで接続されている第2補助基板とを含み、
前記回折型光変調器は、
基板およびバー形状を呈した多数のエレメントからなり、
前記多数のエレメントの中央部分が前記基板から隔離されており、
前記多数のエレメントの両端部の下面が各基板に付着され、
前記エレメントが、圧電材料層を含んで前記圧電材料層の両側に駆動電源が印加されれば上下駆動されて入射光を回折させるマイクロミラー層を備えてなることを特徴とするエンベデッド集積素子パッケージ構造体。 - 前記第1補助基板の第3導電性電極列の各導電性電極と、これらに対応する前記ドライバ集積回路の第4導電性電極列の導電性電極とが、フリップチップボンディングで接続されることを特徴とする請求項5記載のエンベデッド集積素子パッケージ構造体。
- 前記第1補助基板の第3導電性電極列の各導電性電極と、これらに対応する前記ドライバ集積回路の第4導電性電極列の導電性電極とが、ワイヤーボンディングで接続されることを特徴とする請求項5記載のエンベデッド集積素子パッケージ構造体。
- 前記第1補助基板が多数であり、前記多数の第1補助基板が前記活性素子集積回路の周囲を取り込んで配置され、
前記ドライバ集積回路が多数であり、前記多数のドライバ集積回路が対応する前記第1補助基板上にそれぞれ付着され、
前記第2補助基板は、中央部に前記活性素子集積回路の活性素子が外部に露出されるようにする空洞が形成され、前記活性素子集積回路の第1導電性電極列に対応する第5導電性電極列が内側を一周するように設けられ、前記第1補助基板の第2導電性電極列に対応する第6導電性電極列が外側を一周するように設けられ、フリップチップボンディングにより、前記第1導電性電極列と第5導電性電極列とが接続され、かつ第2導電性電極列と第6導電性電極列とが接続されることを特徴とする請求項5記載のエンベデッド集積素子パッケージ構造体。 - 前記活性素子集積回路と前記支持基板の接着部位に軟性メタル層をさらに有することを特徴とする請求項5記載のエンベデッド集積素子パッケージ構造体。
- 前記活性素子集積回路と前記ドライバ集積回路間がエポキシで固定されることを特徴とする請求項5記載のエンベデッド集積素子パッケージ構造体。
- 基板上の一方の側端に回折型光変調器が密封材で密封され、前記回折型光変調器に電源を提供するための第1導電性電極列が密封部材の外部に露出し、他方の側端に外部の制御回路からの制御信号を受信するための第2導電性電極列が設けられた活性素子集積回路と、
下面の一方の側に第3導電性電極列が設けられ、他方の側に第4導電性電極列が設けられ、第1導電性電極列と第3導電性電極列がフリップチップボンディングで接続され、第2導電性電極列と第4導電性電極列がフリップチップボンディングで接続され、第2導電性電極列と第4導電性電極列を介して外部から入力された制御信号に応じて前記活性素子集積回路の回折型光変調器を駆動するための駆動電源を発生し、前記第3導電性電極列と第1導電性電極列を介して前記回折型光変調器に提供するドライバ集積回路とを含み、
前記回折型光変調器は、
基板およびバー形状を呈した多数のエレメントからなり、
前記多数のエレメントの中央部分が前記基板から隔離されており、
前記多数のエレメントの両端部の下面が各基板に付着され、
前記エレメントが、圧電材料層を含んで前記圧電材料層の両側に駆動電源が印加されれば上下駆動されて入射光を回折させるマイクロミラー層を備えてなることを特徴とするエンベデッド集積素子パッケージ構造体。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20040043038 | 2004-06-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005354021A JP2005354021A (ja) | 2005-12-22 |
JP4199716B2 true JP4199716B2 (ja) | 2008-12-17 |
Family
ID=35459694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004281624A Expired - Fee Related JP4199716B2 (ja) | 2004-06-11 | 2004-09-28 | エンベデッド集積素子パッケージ構造体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7102240B2 (ja) |
JP (1) | JP4199716B2 (ja) |
KR (1) | KR100619329B1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100789545B1 (ko) * | 2005-03-07 | 2007-12-28 | 삼성전기주식회사 | 플립칩 실장 기술을 이용한 광변조기 모듈 패키지 |
JP2007094511A (ja) * | 2005-09-27 | 2007-04-12 | Nec Electronics Corp | Lsi設計支援装置及びlsi設計支援方法 |
JP4116055B2 (ja) * | 2006-12-04 | 2008-07-09 | シャープ株式会社 | 半導体装置 |
KR100833508B1 (ko) * | 2006-12-07 | 2008-05-29 | 한국전자통신연구원 | 멤즈 패키지 및 그 방법 |
JP2010087321A (ja) * | 2008-10-01 | 2010-04-15 | Topcon Corp | Memsモジュール |
US8847375B2 (en) * | 2010-01-28 | 2014-09-30 | Qualcomm Incorporated | Microelectromechanical systems embedded in a substrate |
WO2012004888A1 (ja) * | 2010-07-09 | 2012-01-12 | 株式会社ユーテック | 圧電体回折格子、プロジェクター、発光装置及び表示装置 |
TWI574363B (zh) * | 2011-07-05 | 2017-03-11 | 鴻海精密工業股份有限公司 | 晶片封裝體 |
TWI514524B (zh) * | 2011-07-21 | 2015-12-21 | Hon Hai Prec Ind Co Ltd | 雙面電路板結構 |
JP5857342B2 (ja) * | 2014-07-17 | 2016-02-10 | 株式会社ユーテック | 発光装置及び表示装置 |
KR102523979B1 (ko) | 2018-02-14 | 2023-04-21 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20210060732A (ko) * | 2019-11-18 | 2021-05-27 | 삼성디스플레이 주식회사 | 표시 장치의 제조 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5311360A (en) | 1992-04-28 | 1994-05-10 | The Board Of Trustees Of The Leland Stanford, Junior University | Method and apparatus for modulating a light beam |
US6096576A (en) | 1997-09-02 | 2000-08-01 | Silicon Light Machines | Method of producing an electrical interface to an integrated circuit device having high density I/O count |
US6303986B1 (en) | 1998-07-29 | 2001-10-16 | Silicon Light Machines | Method of and apparatus for sealing an hermetic lid to a semiconductor die |
US6396711B1 (en) * | 2000-06-06 | 2002-05-28 | Agere Systems Guardian Corp. | Interconnecting micromechanical devices |
-
2004
- 2004-09-20 US US10/945,540 patent/US7102240B2/en not_active Expired - Fee Related
- 2004-09-28 JP JP2004281624A patent/JP4199716B2/ja not_active Expired - Fee Related
- 2004-11-08 KR KR1020040090510A patent/KR100619329B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2005354021A (ja) | 2005-12-22 |
US20050275113A1 (en) | 2005-12-15 |
KR20050118081A (ko) | 2005-12-15 |
KR100619329B1 (ko) | 2006-09-07 |
US7102240B2 (en) | 2006-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7015131B2 (en) | Semiconductor device using bumps, method for fabricating same, and method for forming bumps | |
KR100698527B1 (ko) | 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법 | |
JP4199716B2 (ja) | エンベデッド集積素子パッケージ構造体 | |
JP4208840B2 (ja) | 半導体装置 | |
JP4742938B2 (ja) | 圧電デバイス及びその製造方法 | |
JPH08213427A (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
JP2011128140A (ja) | センサデバイス及びその製造方法 | |
CN105374778B (zh) | 晶片封装体及其制造方法 | |
US8878357B2 (en) | Electronic component device, method of manufacturing the same and wiring substrate | |
KR20050095586A (ko) | 전자 장치, 그 제조 방법 및 이용법 | |
JP5389752B2 (ja) | 電子部品パッケージの製造方法 | |
WO2000019515A1 (fr) | Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique | |
JP2009188260A (ja) | 半導体装置および実装基板 | |
US7098535B2 (en) | Semiconductor package and packaging method using flip-chip bonding technology | |
JP2002176135A (ja) | 積層型の半導体装置とその製造方法 | |
JP5742170B2 (ja) | Memsデバイス、その製造方法、及びそれを有する半導体装置 | |
JP5943107B2 (ja) | センサデバイス及びその製造方法 | |
JP2009266972A (ja) | 積層型半導体モジュール及びその製造方法 | |
JP3964835B2 (ja) | 立体配線基板及び光半導体モジュール | |
JPH01196132A (ja) | 集積回路装置 | |
JP2008300817A (ja) | 電子部品パッケージの製造方法、電子部品パッケージ用ウェハの製造方法ならびに電子部品パッケージ用基礎構造物の製造方法 | |
NL9400508A (nl) | Werkwijze voor het monteren van elektronische componenten middels solderbumps en toepassingen en voortbrengselen hiervan. | |
KR100548575B1 (ko) | 반도체 칩 패키지의 제조 방법 | |
JP2003234371A (ja) | 半導体装置の実装構造 | |
JPS63261841A (ja) | 半導体装置の多層配線基板内埋込実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071127 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080716 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081003 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |