KR20050118081A - 임베디드 집적 소자 패키지 구조 - Google Patents

임베디드 집적 소자 패키지 구조 Download PDF

Info

Publication number
KR20050118081A
KR20050118081A KR1020040090510A KR20040090510A KR20050118081A KR 20050118081 A KR20050118081 A KR 20050118081A KR 1020040090510 A KR1020040090510 A KR 1020040090510A KR 20040090510 A KR20040090510 A KR 20040090510A KR 20050118081 A KR20050118081 A KR 20050118081A
Authority
KR
South Korea
Prior art keywords
conductive electrode
integrated circuit
active element
string
conductive
Prior art date
Application number
KR1020040090510A
Other languages
English (en)
Other versions
KR100619329B1 (ko
Inventor
박흥우
송종형
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Publication of KR20050118081A publication Critical patent/KR20050118081A/ko
Application granted granted Critical
Publication of KR100619329B1 publication Critical patent/KR100619329B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 집적 소자 패키지 구조에 관한 것으로서, 특히 마이크로 일렉트로닉 기계 소자 등이 다수의 전극을 가지고 있는 경우에 외부 드라이버 집적 회로 등과 보조 기판을 이용한 접속을 제공하여 접속이 용이하고 비용이 절감되며 수율이 높아지도록 한 임베디드 집적 소자 패키지 구조에 관한 것이다.

Description

임베디드 집적 소자 패키지 구조{Embedded IC packaging structure}
본 발명은 집적 소자 패키지 구조에 관한 것으로서, 특히 마이크로 일렉트로닉 기계 소자 등이 다수의 전극을 가지고 있는 경우에 외부 드라이버 집적 회로 등과 보조 기판을 이용한 고속 동작이 가능하며 접속을 제공하여 접속이 용이하고 비용이 절감되며 수율이 높아지도록 한 임베디드 집적 소자 패키지 구조에 관한 것이다.
칩을 리드 프레임의 패들에 장착하는 물리적 연결이나, 칩의 접속패드와 리드프레임의 내부 도선 사이에 전기적인 결선을 한다든지, 접속패드를 보강한 돌기를 기판의 해당 연결 위치에 직접 접속시키는 등의 전기적, 물리적 연결 등을 접속이라고 한다. 접속은 크게 와이어 본딩, TAB, 플립칩 접속 등으로 대별할 수 있다.
와이어 본딩은 다이 접속이 끝난 후에, 모노리딕 칩의 패드로부터 패키지의 리드프레임 단자 선까지 Au나 Al 선으로써 결선하는 것을 말한다. Au-와이어 본딩인 경우 실패로부터 직경이 가는 금선을 탄화 텅크스텐으로 된 모세관을 거쳐 둥근 공과 같은 모양으로 되게 한 후, 칩의 접속 패드 위에 가져다 얹고 위의 모세관을 누른다.
칩은 Au-Si 공정점에 가까운 360℃ 정도로 미리 가열되어 있기 때문에, 모세관으로부터 압력과 칩의 열에 의하여 접속이 일어난다. 이와 같은 방법을 열압착 접속법이라고도 한다. 칩의 패드에서 접속이 끝나면, 모세관 기구물을 들어 올려 수소 가스 불로 Au-와이어의 둥근 공 형태 모양이 만들어진다. Au-와이어의 모양에 따라 또한 공 접속 혹은 못 정수리 접속이라고도 부른다.
와이어 본딩으로 쐐기 접속이 있는데 쐐기 모양의 탄화 텅크스텐으로된 모세관에 초음파 장치가 연결되어 있고, 이것에 의하여 Al 선을 칩의 패드에 가져다 놓은 후 모세관 장치로 누르면서 초음파 진동을 가하면 열이 발생하면서 접속이 만들어진다.
쐐기형의 모세관 장치를 리드 프레임쪽으로 옮겨, 같은 방법으로 접속을 한 후 선을 절단하면 접속이 끝나게 되는 것이다. 이 공정에서는 Au보다 Al을 많이 사용하는데, 칩의 접속 패드가 Al로 되어 있어 금속 이탈이 발생하지 않는데 그 원인이 있다. 이것을 일명 초음파 접속이라고도 한다.
TAB은 폴리이미드의 중합체 필름 위에 금속 도선 패턴이 형성된 테이프와 접속 패드의 금속 돌기를 갖고 있는 칩을 접속이 이루어질 부분들이 모두 원하는 위치에 바르게 정돈되게한 후 이들을 접속시키는 접속 방법을 말한다.
칩과 접속 부분이 포함된 영역을 합성 수지로 봉합하고 테이프를 잘라 PCB 에 얹은 후, 이들과 테이프의 외부 도선을 연결하여 사용한다.
영화 필름이나 카메라 사진 필름처럼 테이프를 움직이게 하는 사슬 톱니가 외부에 있고, 신뢰성 시험을 진행하기 위해 개별 단위로 잘라 한 곳에 포개어 겹쳐 놓는다든지 외부 결선을 위해 필요한 것을 남겨두고 나머지는 절단하여 없애버리는 트림 공정 등에 사용되는 세공 구멍이 있다.
사각 형태로 된 내부에는 칩이 놓이게 되고, 이것을 둘러싸고 있는 검게 보이는 부분이 미세한 접속 선들이 밀집되어 있는 내부 도선이며, PCB 기판의 연결선들과 접속이 이루어지는 부분이 외부 도선영역이다. PCB 기판에 실장하기 위한 트리밍을 하고 나면 외부 도선까지만 남게 되고 나머지 바깥 부분은 필요 없는 것이 된다.
외부 도선을 둘러싸고 있는 외부도선 구멍 내부에 있는 도선들이 PCB 기판에 접속되는 것이다. 그 외에 전기적 측정을 위한 측정 패드, 접속을 위한 정렬 표시 무늬 등이 있다.
TAB을 이용하면 전체적인 부피가 줄어들고 가벼워지며 출력 단자 수를 크게 늘릴 수 있을 뿐만 아니라, 와이어 본딩에 비해 신호처리의 고속화가 가능하며 공정 속도를 향상시킬 수 있다.
접속 공정 때는 온도, 압력, 시간 등이 공정 변수로 작용한다. 종래 사용되어져 온 일괄접속시에는 패드들의 높이 차이나 기구물들의 비평탄도 등에 의해 접속 정도에 차이가 날 수 있으므로, 최근에는 각 패드들을 하나씩 접속하는 개별 접속 방법이 증가되고 있다.
플립칩 접속은 칩의 접속 패드에 돌기를 만들어 PCB 기판에 직접 접속되도록 하는 접속 방법이다. 플립칩은 선접속 과정이 필요 없고 가장 경박 단소할 뿐만 아니라, 집적도나 성능 면에서 다른 방법보다 우수한 면을 갖고 있다.
선 접속이 생략되고, 접속 돌기들이 칩의 전 영역에 고르게 정렬 배치될 수 있어, 신호선의 단축으로 인한 주파수 특성 개선으로 고주파 특성을 갖는 회로에서는 특히 성능 개선의 효과를 가져다 준다.
칩의 윗면을 아래로 향하게 뒤집어 접속시키는 실장 기술의 난점이 있으나, 시스템의 집접화 때에 PCB에 여러개의 서로 다른 칩을 집적 연결시킬 수 있으므로, 시스템 자체의 경박 단소화와 성능 개선에 기여할 것이다.
한편, 마이크로 일렉트로닉 기계 디바이스들(micro-electronic-mechanical system ;MEMs)은 잘 알려진 실리콘 반도체 디바이스들이다. MEMs 소자는 응력 게이지, 가속도계, 전자 수준기 및 디스플레이들 또는 다른 광학 디바이스들을 포함하는 다양한 응용들에 유용하다. 그것들은 극히 작은 가동 부분들 때문에, 주위의 조건들에 특히 민감하다. 따라서, MEMs 소자들은 이들이 겪게 되는 환경을 제어하기 위해 통상적으로 밀봉 패키지내의 공동 내에 실링된다.
미국특허 US6303986에는 "마이크로 일렉트로닉 기계에 밀봉 덮개를 실링하는 방법 및 장치"에 대한 기술적 사상이 개시되어 있으며, 특히 여기에서 마이크로 일렉트로닉 기계는 회절 격자 광밸브이며, 회절 격자 광밸브는 미국 특허 5,311,360에서 찾을 수 있다.
도 1은 종래 기술에 따른 마이크로 일렉트로닉 기계에 밀봉 덮개가 덮어 있는 실리콘 반도체 기판의 단면도를 보여준다.
금속성의 전도 및 반사 외피(102)를 포함하는 전도성 리본(100)이 리본(100)과 기판(104) 사이에 공기간격(106)을 두고 반도체 기판(104) 위로 형성되어 있다. 전도성 전극(108)이 기판(104)의 표면에 형성되어 있고 절연층(110)에 의해 덮여 있다.
전도성 전극(108)은 리본(100)의 아래에 위치되고 또한 공기 간격(104)의 아래에 있을 것이다. 반사 외피(102)는 기계적 능동 리본(100)의 지역 위로 연장되고 통상적인 본딩 패드(112) 및 그 말단으로 구성된다. 상기 디바이스는 위에 놓이는 통상적인 절연 패시베이션층(114)으로 패시베이션되어 있다. 패시베이션 층(114)은 본딩 패드들(112)이나 리본 구조들(100/102)을 덮지 않는다. 제어와 전력 신호들은 통상적인 와이어 본딩 구조들(116)을 사용하여 반도체 디바이스에 연결된다.
위에서 설명한 종래 기술에서 알 수 있는 바와 같이 전도성 전극을 다른 반도체 디바이스(광변조기인 경우에는 드라이버)에 전기적 접속을 제공하기 위해 와이어 본딩을 이용하는데, 이러한 와이어 본딩을 이용한 전기적 접속은 도 2에 도시된 바와 같이 광변조기에 적용하기에는 전도성 전극(201a~201n)의 수가 너무 많기 때문에 많은 시간이 드는 문제점이 있었다.
또한, 종래 기술에 알 수 있는 바와 같이 전도성 전극을 와이어 본딩을 이용하여 접속하는 것은 도 2에 도시된 바와 같이 밀집된 전도성 전극(201a~201n)을 드라이버의 전극에 와이어 본딩하는 것으로 수율이 떨어지는 문제점이 있었다.
또한, 종래 기술에 알 수 있는 바와 같이 전도성 전극을 와이어 본딩을 이용하여 접속하는 것은 도 2에 도시된 바와 같이 전도성 전극(201a~201n)마다 개별적으로 와이어 본딩을 수행하여야 하기 때문에 비용이 많이드는 문제점이 있었다.
또한, 종래 기술에 알 수 있는 바와 같이 고속 소자 응용의 경우 와이어의 인덕터 성분에 의해 소자 동작 속도가 느려지는 등의 문제가 있었다.
한편, 광변조기에 있어서 접속 방법으로 폴리이미드의 중합체 필름 위에 금속 도선 패턴이 형성된 테이프와 접속 패드의 금속 돌기를 갖고 있는 칩을 접속이 이루어질 부분들이 모두 원하는 위치에 바르게 정돈되게 한 후 이들을 접속시키는 TAB 본딩 방법이 사용되었다.
그러나 상기와 같은 TAB 본딩 방식을 광변조기에 응용하기 위해서는 공간 소모가 너무 많아 비용이 상승되는 문제점이 있으며, 연결 저항의 증가, 상대적으로 낮은 허용 전류량 등의 문제가 있었다.
또한, 관련 특허 US6,452,260과 US6,096576은 플립칩 방법의 응용으로서 와이어본딩 방법의 단점을 극복하기는 하지만 집적회로에 케이블이 붙어 있어 핸들링이 어려워 공정이 어려우며 집적회로와 케이블을 접합하여 사용하므로 유지 보수의 어려움이 있다.
또한, 집접회로가 공중에 떠 있으므로 열방출 경로가 공기대류에만 의존하므로 소자에서 발생하는 열을 방출하기가 여러우며 집적회로에 케이블을 연결하기 위해 집적회로 면적이 증가해야 하며 이로 인한 집적 회로 가격 상승의 문제가 있었다. 또한, 기판 지지력을 확보하기 위하여 필요 이상으로 본딩 패드를 크게 해야 하는 부담이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 마이크로 일렉트로닉 기계 등이 다수의 전극을 가지고 있는 경우에 외부 드라이버 집적 회로 등과 보조 기판을 이용한 접속을 제공하여 고속 동작이 가능하며 접속이 용이하고 비용이 절감되며 수율이 높아지도록 한 임베디드 집적 소자 패키지 구조를 제공하는 것을 그 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명은, 지지 기판위에 부착되어 있으며, 활성소자가 밀봉되어 있고 상기 활성소자에 전원을 공급하기 위하여 외부의 일측 표면에 노출되어 있는 제1 전도성 전극열을 구비하고 있는 활성소자 집적회로;상기 지지 기판위에 상기 활성소자 집적회로로부터 이격되어 부착되어 있고, 외부의 제어신호에 따라 상기 활성소자를 구동하기 위한 구동 전원을 발생하며, 발생된 구동전원을 상기 활성소자에 공급하기 위하여 외부의 일측 표면에 노출되어 있는 제2 전도성 전극열을 구비하고 있는 드라이버 집적회로; 및 하면 일측에 상기 제1 전도성 전극열의 각각의 전도성 전극에 대응되는 다수의 전도성 전극이 열을 이루어 형성된 제3 전도성 전극열을 구비하고 있고, 타측에 상기 제2 전도성 전극열의 각각의 전도성 전극에 대응되는 다수의 전도성 전극이 열을 이루어 형성된 제4 전도성 전극열을 구비하고 있으며, 상기 제3 전도성 전극열의 각각의 전도성 전극과 이에 대응되는 제4 전도성 전극열의 각각의 전도성 전극이 내부 회로패턴에 의해 전기적으로 접속되어 있고, 일측의 제3 전도성 전극열이 제1 전도성 전극열과 플립칩 본딩되어 있고, 타측의 제4 전도성 전극열이 제 2 전도성 전극열과 플립칩 본딩되어 있는 보조기판을 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명은, 지지 기판위에 부착되어 있으며, 활성소자가 밀봉되어 있고 상기 활성소자에 전원을 공급하기 위하여 외부의 일측 표면에 노출되어 있는 제1 전도성 전극열을 구비하고 있는 활성소자 집적회로; 상기 지지 기판위에 상기 활성소자 집적회로로부터 이격되어 부착되어 있고, 표면의 일측에 구동전원을 상기 활성소자 집적회로에 제공하기 위하여 노출되어 있는 제2 전도성 전극열을 구비하고 있으며, 타측에 구동전원을 공급받기 위한 제3 전도성 전극열을 구비하고 있으며, 상면이 상기 활성소자 집적회로의 높이와 같은 높이를 유지하고 있는 제1 보조기판; 상기 제1 보조기판 위의 일측에 부착되어 있고, 외부의 제어신호에 따라 상기 활성소자를 구동하기 위한 구동 전원을 발생하며, 발생된 구동전원을 공급하기 위하여 일측 표면에 노출된 제4 전도성 전극열을 구비하며 구비된 상기 제4 전도성 전극열이 상기 제3 전도성 전극열에 접속되어 상기 활성소자에 구동 전원을 공급하는 드라이버 집적회로; 및 하면 일측에 상기 제1 전도성 전극열의 각각의 전도성 전극에 대응되는 다수의 전도성 전극이 열을 이루어 형성된 제5 전도성 전극열을 구비하고 있고, 타측에 상기 제2 전도성 전극열의 각각의 전도성 전극에 대응되는 다수의 전도성 전극이 열을 이루어 형성된 제6 전도성 전극열을 구비하고 있으며, 상기 제5 전도성 전극열의 각각의 전도성 전극과 이에 대응되는 제6 전도성 전극열의 각각의 전도성 전극이 내부 회로패턴에 의해 전기적으로 접속되어 있고, 일측의 제5 전도성 전극열이 제1 전도성 전극열과 플립칩 본딩되어 있고, 타측의 제6 전도성 전극열이 제 2 전도성 전극열과 플립칩 본딩되어 있는 제2 보조기판을 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명은, 기판위에의 일측단에 활성소자가 밀봉부재로 밀봉되어 있으며, 상기 활성소자에 전원을 제공하기 위한 제1 전도성 전극열이 밀봉부재 외부로 노출되어 있으며, 타측단에 외부의 제어 회로로부터 제어신호를 전송받기 위한 제2 전도성 전극열이 구비되어 있는 활성소자 집적회로; 및 하면의 일측에 제3 전도성 전극열이 구비되어 있고, 타측에 제4 전도성 전극열이 구비되어 있으며, 제1 전도성 전극열과 제3 전도성 전극열이 플립칩 접속되어 있고 제2 전도성 전극열과 제4 전도성 전극열이 플립칩 접속되어 있으며, 제2 전도성 전극열과 제4 전도성 전극열을 통하여 외부로부터 입력된 제어신호에 따라 상기 활성소자 집적회로의 활성소자를 구동하기 위한 구동 전원을 발생하여 상기 제3전도성 전극열과 제1 전도성 전극열을 통하여 상기 활성소자 집적회로에 제공하는 드라이버 집적 회로를 포함하여 이루어진 것을 특징으로 한다.
이제, 도 3 이하의 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 3은 본 발명의 제1 실시예에 따른 임베디드 집적 소자 패키지 구조의 평면도이고, 도 4는 본 발명의 제1 실시예에 따른 임베디드 집적 소자 패키지 구조의 단면도이다.
도 3을 참조하면, 하부 기판(300)의 중앙 부분에 활성소자 집적 회로(310)가 배치되어 있다. 여기에서 하부 기판(300)은 실리콘 기판이나, 세라믹 기판이나, 인쇄회로기판 등이 될 수 있다.
활성소자 집적 회로(310)는 광메모리, 광디스플레이, 프린터, 광인터커넥션, 홀로그램 및 표시장치 등의 분야에 사용되는 회절형, 반사형 및 투과형 등의 광변조기를 모두 포함한다. 또한, 활성소자 집적 회로(310)는 광변조기 이외에 광소자, 디스플레이 소자, 센서 소자, 또는 메모리 소자 등을 포함한다.
활성소자 집적 회로(310)는 소자 기판(314), 소자 기판(314)의 중앙 부분에 위치하고 광변조기의 리본 등으로 이루어져 있으며 전원이 공급되면 상하 진동하는 활성 영역(311), 활성 영역(311)의 리본 등에 전원을 공급하기 위한 전도성 전극(312), 리드 글래스(313)를 구비하고 있다.
리드 글래스(313)는 소자 기판(314)에 실장된 활성영역(311)을 주변환경으로부터 보호하는 역할을 수행하는 것으로, 활성 영역(311)을 덮고 있으며 활성 영역(311)에 대응하는 부분이 광투과성 물질로 되어 있다.
그리고, 하부 기판(300)의 활성소자 집적 회로(310)의 양측면에는 드라이버 집적회로(320a, 320b)가 구비되어 있으며, 드라이버 집적 회로(320a, 320b)는 외부로부터 인가되는 제어신호에 따라 활성소자 집적회로(310)에 구동 전원을 제공한다. 여기에서, 활성소자 집적 회로(310)와 접속되기 위한 집적 회로로 드라이버 집적 회로(320a, 320b)를 예로 들어 설명하였지만 그에 한정되는 것은 아니며 다른 집적회로도 사용 가능하다.
이러한 드라이버 집적 회로(320a,320b)와 활성소자 집적 회로(310)의 전기적 접속은 드라이버 집적회로(320a, 320b)의 상부에 형성되어 있는 전도성 전극(321a, 321b)과 활성소자 집적 회로(310)의 전도성 전극(312)을 보조 기판(330a, 330b)으로 접속한다.
여기에서 보조 기판(330a, 330b)의 일측에는 드라이버 집적 회로(320a, 320b)와 접속을 하기 위한 본딩 패드(미도시)가 지그재그로 형성되어 있으며, 타측에는 활성소자 집적 회로(310)의 전도성 전극(312)과 접속을 하기 위한 본딩 패드(미도시)가 지그재그로 형성되어 있다.
그리고, 보조 기판(330a, 330b)의 내부에는 드라이버 집적 회로(320a, 320b)의 전도성 전극(321a, 321b)과 접속을 하기 위한 본딩 패드(미도시)와 활성소자 집적 회로(310)의 전도성 전극(312)과 접속을 하기 위한 본딩 패드(미도시)간에 연결회로를 형성하고 있어 플립칩 접속이 완료되었을 때 드라이버 집적 회로(320a, 320b)와 활성소자 집적 회로(310)가 전기적 통로를 확보할 수 있도록 한다. 물론, 이때 보조 기판(330a, 330b)의 배선 회로 밑에는 절연용 절연막이 형성되어 있을 수 있다. 즉, 보조 기판(330a, 330b)의 배선 회로를 노출된 채로 놓아두거나 절연용 절연막을 입혀 외부로부터 보호할 수 있다.
즉, 활성소자 집적 회로(310)의 전도성 전극(312)과 드라이버 집적회로(320a, 320b)의 전극과의 전기적 접속은 보조 기판(320a, 320b)에 의한 이루어진다.
여기에서, 미도시된 본딩패드는 충분히 두꺼운 두께의 금속막, 금속합금막, 범프, 솔더 등일 수 있으며, 수십 마이크로 두께의 Au 금속을 사용한 경우, Au 금속의 연성을 이용하여 활성소자 집적 회로(310)와, 드라이버 집적 회로(320a, 320b)의 단차를 극복할 수 있다.
그리고, 보조 기판(330a, 330b)을 이용하여 활성소자 집적 회로(310)와 드라이버 집적 회로(320a, 320b)를 접속할 때 각 보조 기판(330a, 330b)을 순차적으로 부착하거나 동시에 부착할 수도 있다.
보조 기판(330a, 330b)의 재료로는 실리콘 기판-실리콘 기판 접합쌍, 실리콘 기판-유리기판 접합쌍, 세라믹 기판 등이 사용될 수 있다.
또한, 보조 기판(330a, 330b)의 아래에 활성소자 집접 회로(310)와 드라이버 집적 회로(320a, 320b)의 사이에 실리콘, 에폭시 등의 물질을 이용하여 고정되도록 할 수 있다.
더 나아가서 보조 기판(330a, 330b)을 점선으로 표현한 것처럼, 일체형으로 제작할 수 있으며, 이 경우에 활성소자 집적 회로(310)의 활성영역(311)이 외부로 드러날 수 있도록 하는 공동을 가지고 있어야 한다.
또한, 보조 기판(330a, 330b)을 사용하여 활성소자 집적 회로(310)와 드라이버 집적 회로(320a, 320b)를 연결하는데 플립칩 접속을 사용할 수 있다.
다음으로 도 4를 참조하면, 위에서 설명한 보조 기판을 사용한 플립칩 접속에 의한 전기적 접속을 더잘 이해할 수 있을 것이다.
도 4를 참조하면, 하부 기판(400)에 활성소자 집적 회로(401)가 실장되어 있는데, 여기에서 활성소자 집적 회로(401)는 위에서 설명한 바와 같이 광메모리, 광디스플레이, 프린터, 광인터커넥션, 홀로그램 및 표시장치 등의 분야에 사용되는 회절형, 반사형 및 투과형 등의 광변조기뿐만 아니라, 광소자 또는 디스플레이 장치 등을 모두 포함한다.
그리고, 하부 기판(400)의 활성소자 집적 회로(401)의 양측에는 드라이버 집적 회로(402a, 402b)가 형성되어 있다.
활성소자 집적 회로(401)는 활성소자(403), 절연층(404a, 404b), 전도성 전극(405a, 405b), 절연층(406a, 406b), 밀봉 하부 메탈(407a,407b), 밀봉 솔더(408a, 408b), 밀봉 상부 메탈(409a, 409b), 리드 글래스(410), 소자 기판(411)을 구비하고 있다.
소자 기판(411)의 중앙 부분에 활성 소자(403)가 구비되어 있다. 그리고, 소자 기판(411)의 활성 소자(403)가 부착된 영역을 제외한 영역에는 절연층(404a, 404b)이 형성되어 있어 활성 소자(403)가 주위로부터 전기적으로 절연된다.
즉, 소자 기판(411)의 표면에는 절연층(404a, 404b)이 형성되어 있는데, SiO2 또는 Si3N4 등으로 이루어지는 보호층으로서, 후속 공정으로부터 소자 기판(411)의 손상을 방지할 뿐만 아니라 소자 기판(411)상 형성된 활성소자(403)의 전극간 쇼트를 방지하는 역할을 수행한다.
그리고, 소자 기판(411)의 절연층(403)위에는 활성 소자(403)에 전원을 공급하기 위한 전도성 전극(405a, 405b)이 형성되어 있으며, 박편으로 되어 있다.
이때, 전도성 전극(405a, 405b)의 일부분을 가로지르는 방향으로 활성 소자(403)를 에워싸며 절연층(406a, 406b)이 형성되어 있으며, 전도성 전극(405a, 405b)과 금속층(407a, 407b)의 전기적 절연을 제공한다.
이러한 절연층(406a, 406b) 위에는 리드 글래스(410)의 플립칩 접속을 위한 밀봉 하부 메탈층(407a, 407b)이 형성되어 있으며, 밀봉 하부 메탈층(407a, 407b)위에는 밀봉 솔더(408a, 408b)가 적층된다.
즉, 금속층(407a, 407b)은 소자 기판(411)에 실장된 활성소자(403)를 소정의 외부 환경, 예를 들면 습기 또는 먼지 등으로부터 보호하기 위한 밀봉부재인 리드 글래스(410)가 부착되는 곳으로서, 소정의 전도성 금속에 대한 스퍼터링 또는 Evaporation 등의 공정에 의하여 절연층(406a, 406b)에 형성된다.
리드 글래스(403)는 양측을 따라 밀봉 상부 메탈층(409a, 409b)을 구비하고 있으며, 밀봉 솔더(408a, 408b)를 이용하여 밀봉 하부 메탈층(407a, 407b)에 부착됨으로 외부의 주변환경으로부터 활성 소자(403)를 보호한다.
한편, 보조 기판(425, 435)는 도 5에 도시된 배면도에서 알 수 있는 바와 같이, 좌우측에 각각 지그재그로 본딩 패드(501a~501n, 502a~502n)가 부착되어 있다. 물론 지그재그가 아닌 일렬로도 가능하고 두줄로도 가능하다.
전도성 전극(405a, 405b)의 말단에는 보조기판(425, 435)의 본딩 패드(501a~501n, 502a~502n, 422b, 432a)가 부착될 수 있도록 하부 본딩 패드(420b, 430a)가 구비되어 있으며, 본딩 솔더(421b, 431a)를 사이에 적층한 후에 가열 가압하여 보조기판(425, 435)의 본딩 패드(422b, 432a)와 전도성 전극(405a, 405b)의 말단에 적층되어 있는 하부 본딩 패드(420b, 430a)가 부착되도록 한다.
그리고, 드라이버 집적회로(402a, 402b)의 상부 일측에는 활성소자 집적 회로(401)의 전도성 전극(405a, 405b)과 전기적 접속을 제공하기 위한 전도성 전극(420a, 430b)이 형성되어 있다.
보조 기판(425, 435)의 일측단에 구비된 상부 본딩 패드(422a, 432b)와 드라이버 집적 회로(402a, 402b)의 상부 일측에 있는 전도성 전극(420a, 430b)의 사이에 본딩 솔더(421a, 431b)를 적층한 후에 가열 가압하면 상부 본딩 패드(422a, 432b)와 하부 본딩 패드(420a, 430b)가 접착된다.
물론, 보조 기판(425, 435)의 내부에는 좌우측의 상부 본딩 패드(422a와 422b, 432a와 432b)가 전기적 접속을 유지할 수 있도록 전기적인 회로가 형성되어 있다.
여기에서 보조 기판(425, 435)의 재료로는 실리콘 기판-실리콘 기판 접합쌍, 실리콘 기판-유리기판 접합쌍, 세라믹 기판 등이 사용될 수 있다.
그리고, 본딩 패드(422a, 432b, 420a, 430b)는 충분히 두꺼운 두께의 금속막, 금속합금막, 범프, 솔더 등일 수 있으며, 수십 마이크로 두께의 Au 금속을 사용할 경우, Au 금속의 연성을 이용하여 단차를 극복할 수 있다.
한편, 드라이버 집적 회로(402a, 402b)의 타측단에는 와이어 본딩용 패드(440, 450)이 형성되어 있어 외부의 제어회로와 제어신호를 주고 받을 수 있다. 그리고, 이러한 와이어 본딩용 패드(440, 450)를 이용하여 와이어 본딩을 하기 때문에 종래 기술의 케이블에 의한 연결이 가지고 있는 단점을 극복할 수 있도록 한다.
도 6은 본 발명의 제2 실시예에 따른 임베디드 집적 소자 패키지 구조의 단면도이다. 본 발명의 제2 실시예에 따른 임베디드 집적 소자 패키지 구조는 제1 실시예와 달리 별도의 하부 지지 기판을 마련하여 설치하고 그 기판을 사용하여 활성소자 집적 회로와 전기적 접속을 수행한 후에 와이어 본딩을 수행하는데 있다.
도 6을 참조하면, 하부 기판(600)의 중앙 부분에는 활성소자 집적 회로(610)가 부착되어 있으며, 양측에는 드라이버 집적 회로(630a, 630b)를 지지하기 위한 별도의 하부 지지 기판(620a, 620b)이 배치되어 있다.
별도의 하부 지지 기판(620a, 620b)은 실리콘, 세라믹, 인쇄회로기판, 글래스 등이 될 수 있으며 저렴한 비용으로 구입할 수 있는 제품을 사용하는 것이 좋다. 또한, 하부 지지 기판(620a, 620b)은 일체형으로 제작될 수 있는데, 이 경우에는 중앙 부위에 활성소자 집적 회로(610)가 안착될 수 있도록 공동이 형성되어 있어야 한다.
하부 지지 기판(620a, 620b)의 일측단에는 활성소자 집적 회로(610)의 전도성 전극(611a, 611b)과 전기적 접속을 제공하기 위한 전도성 전극(621a, 621b)이 구비되어 있으며, 활성소자 집적 회로(610)의 전도성 전극(611a, 611b)과 하부 지지 기판(620a, 620b)의 전도성 전극(621a, 621b)은 보조 기판(640a, 640b)을 사용한 플립칩 접속에 의해 전기적 접속을 확보하고 있다.
즉, 보조 기판(640a, 640b)의 양측에는 도 5에 도시된 바와 같이 양측으로 지그재그로 전도성 전극이 배치되어 있으며, 내부에는 양측의 전도성 전극의 전기적 접속을 제공하기 위한 회로패턴이 형성되어 있다. 물론 전도성 전극은 일렬로 또는 두줄 등으로 배치될 수 있다.
이러한 보조 기판(640a, 640b)의 일측의 전도성 전극(미도시)을 활성소자 집적 회로(610)의 전도성 전극(611a, 611b) 위에 배치하고 중간에 본딩 솔더를 적층한 후에 가열가압하면 서로 접촉되어 전기적 통로를 확보할 수 있다.
또한, 보조 기판(640a, 640b)의 다른측의 전도성 전극(미도시)을 하부 지지 기판(620a, 620b)의 전도성 전극(621a, 621b) 위에 배치하고 중간에 본딩 솔더를 적층한 후에 가열가압하면 서로 접촉되어 전기적으로 접속된다.
그리고, 하부 지지 기판(620a, 620b) 위에는 드라이버 집적 회로(630a, 630b)가 부착되어 있으며, 드라이버 집적 회로(630a, 630b)의 일측에는 전도성 전극(631a, 631b)이 형성되어 있다.
한편, 하부 지지 기판(620a, 620b)에는 드라이버 집적 회로(630a, 630b)와 와이어 본딩을 위한 본딩 패드(622a, 622b)가 구비되어 있다.
따라서, 하부 지지 기판(620a, 620b)의 본딩 패드(622a, 622b)와 드라이버 집적 회로(630a, 630b)의 전도성 전극(631a, 631b)이 와이어 본딩에 의해 연결되면 활성소자 집적 회로(610)의 활성 소자(612)와 드라이버 집적 회로(630a, 630b)가 전기적으로 접속되게 된다.
이렇게 되면 드라이버 집적 회로(630a, 630b)가 외부의 제어 신호에 따라 활성 소자(612)에 전원을 공급하여 상하로 구동되도록 할 수 있다.
그리고, 드라이버 집적 회로(630a, 630b)의 타측단에는 와이어 본딩용 패드(632a, 632b)이 형성되어 있어 외부의 제어회로와 제어신호를 주고 받을 수 있다. 그리고, 이러한 와이어 본딩용 패드(632a, 632b)를 이용하여 와이어 본딩을 하기 때문에 종래 기술의 케이블에 의한 연결이 가지고 있는 단점을 극복할 수 있도록 한다.
도 7은 본 발명의 제3 실시예에 따른 임베디드 집적 소자 패키지 구조의 단면도이다. 제3 실시예가 제2 실시예와 다른점은 드라이버 집적회로가 하부 지지 기판에 플립칩 본딩에 의해 접속되어 있다는 점이다.
도 7을 참조하면, 하부 기판(700)의 중앙 부분에는 활성소자 집적 회로(710)가 부착되어 있으며, 양측에는 드라이버 집적 회로(730a, 730b)를 지지하기 위한 별도의 하부 지지 기판(720a, 720b)이 배치되어 있다.
별도의 하부 지지 기판(720a, 720b)은 실리콘, 세라믹, 인쇄회로기판 등이 될 수 있으며 저렴한 비용으로 구입할 수 있는 제품을 사용하는 것이 좋다. 그리고, 여기에서도 하부 지지 기판(720a, 720b)은 일체형으로 제작될 수 있으며, 이경우에는 중앙 부위에 활성소자 집적 회로(710)가 안착될 수 있도록 공동이 형성되어 있어야 한다.
하부 지지 기판(720a, 720b)의 일측단에는 활성소자 집적 회로(710)의 전도성 전극(711a, 711b)과 전기적 접속을 제공하기 위한 전도성 전극(721a, 721b)이 구비되어 있으며, 활성소자 집적 회로(710)의 전도성 전극(711a, 711b)과 하부 지지 기판(720a, 720b)의 전도성 전극(721a, 721b)은 보조 기판(740a, 740b)을 사용한 플립칩 접속에 의해 전기적 접속을 확보하고 있다.
즉, 보조 기판(740a, 740b)의 양측에는 도 5에 도시된 바와 같이 양측으로 지그재그로 전도성 전극이 배치되어 있으며, 내부에는 양측의 전도성 전극의 전기적 접속을 제공하기 위한 회로패턴이 형성되어 있다. 물론 지그재그뿐만 아니라 일렬로 그리고 두줄 등으로 형성될 수 있다.
이러한 보조 기판(740a, 740b)의 일측의 전도성 전극(미도시)을 활성소자 집적 회로(710)의 전도성 전극(711a, 711b) 위에 배치하고 중간에 본딩 솔더를 적층한 후에 가열가압하면 서로 접촉되어 전기적 통로를 확보할 수 있다.
또한, 보조 기판(740a, 740b)의 다른측에는 전도성 전극(미도시)을 하부 지지 기판(720a, 720b)의 전도성 전극(721a, 721b) 위에 배치하고 중간에 본딩 솔더를 적층한 후에 가열가압하면 서로 접촉되어 전기적으로 접속된다.
그리고, 하부 지지 기판(720a, 720b) 위에는 드라이버 집적 회로(730a, 730b)가 플립칩 본딩에 의해 부착되어 있다.
따라서, 활성소자 집적 회로(710)의 활성 소자(712)와 드라이버 집적 회로(730a, 730b)가 전기적으로 접속되게 된다.
이렇게 되면 드라이버 집적 회로(730a, 730b)가 외부의 제어 신호에 따라 활성 소자(712)에 전원을 공급하여 상하로 구동되도록 할 수 있다.
한편, 여기의 실시예에서는 활성소자 집적회로와 드라이버 집적회로 사이의 공동에 아무런 물질이 충진되어 있지 않지만 에폭시를 첨가하여 충진함으로 단단하게 고정할 수 있다.
도 8은 본 발명의 제4 실시예에 따른 임베디드 패키지 구조의 단면도이다.
도 8을 참조하면, 본 발명의 제4 실시예에 따른 임베디드 패키지 구조는 제1 내지 제 3 실시예와 달리 활성소자 집적회로(810)의 하부에 평탄화를 위하여 연성 메탈층(814)이 더 구비되어 있다는 점이다.
여기에서 연성 메탈층(814)은 그 구성물질이 Au 등으로 가압에 따라 탄력있게 움직일 수 있기 때문에 활성소자 집적회로(810)에 쿠션 효과를 제공한다.
한편, 제2 실시예 내지 제 4 실시예에 있어서, 보조 기판은 내부에 전기적 접속을 위한 회로를 구비하고 단지 전기적 접속만을 제공하기 위한 목적에 사용되고 있지만 이와 달리 드라이버 집적 회로를 보조 기판으로 사용하여 전기적 접속을 제공할 수 있다.
즉, 드리이버 집적 회로의 일측단의 하면이 하부 지지 기판의 일측단의 전기적 전극에 부착되고, 타단의 하면이 활성소자 집적회로의 전기적 전극에 부착되어 전기적 접속을 제공한다.
도 9는 본 발명의 제5 실시예에 따른 임베디드 집적 소자 패키지 구조의 단면도이다. 제5 실시예가 제1 실시예 내지 제 4 실시예와 다른점은 드라이버 집적회로가 활성소자 집적 회로를 구성하는 지지 기판에 직접 플립칩 본딩에 의해 접속되어 있다는 점이다.
도 9를 참조하면, 활성소자 집적 회로(910)를 구성하는 지지 기판(914)에 활성소자(912)가 부착되어 있으며, 리드 글래스(913)가 활성소자(912)를 둘러싸면서 밀봉하고 있다.
그리고, 활성소자(912)로부터 전도성 전극(915)이 지지 기판(914)의 표면을 따라 리드 글래스(913)의 외부로 노출되어 있다.
따라서, 드라이버 집적 회로(930)의 일측단에 있는 전도성 전극(미도시)은 활성 소자(912)로부터 지지 기판(914)의 표면을 따라 리드 글래스(9130의 외부로 노출되어 있는 전도성 전극(915)과 플립칩 접속을 통해 연결된다.
그리고, 드라이버 집적 회로(930)의 타단에 있는 전도성 전극(미도시)은 외부의 제어회로와 연결되어 제어신호를 입력받기 위한 전도성 전극(922)과 플립칩 접속을 통해 연결된다.
이렇게 함으로, 드라이버 집적 회로(930)는 외부의 제어회로로부터 제어신호를 수신하여 구동전원을 생성하여 활성소자 집적 회로(910)로 제공할 수 있다.
도 10a 내지 도 10c 는 도 3, 도 6, 도 7, 도 8, 도 9의 활성소자를 보여주는 도면이다.
도 10a는 제1 실시예에 따른 압전 박막 회절 광변조기를 도시한 도면으로 도면을 참조하면, 실리콘 기판(1001a)과 다수의 엘리멘트(1010a1~1010an)로 이루어져 있다.
기판(1001a)은 엘리멘트(1010a1~1010an)에 에어 스페이스를 제공하기 위하여 함몰부를 구비하고 있으며, 함몰부의 양측에 다수의 엘리멘트(1010a1~1010an)의 단부가 부착되어 있다.
엘리멘트(1010a1~1010an)는 막대 형상을 하고 있으며 중앙부분이 기판(1001a)의 함몰부에 이격되어 위치하도록 양끝단의 하면이 각각 기판(1001a)의 함몰부를 벗어난 양측지역에 부착되어 있고, 마이크로 미러층(1015a)이 상부에 적층되어 있으며, 기판(1001a)의 함몰부에 위치한 부분이 상하로 이동가능한 하부지지대(1011a)를 포함한다.
또한, 엘리멘트(1010a)는 하부지지대(1011a)에 적층되어 있으며, 압전 전압을 제공하기 위한 하부전극층(1012a)와, 하부전극층(1012a)에 적층되어 있으며 양면에 전압이 인가되면 수축 및 팽창하여 상하 구동력을 발생시키는 압전 재료층(1013a)와, 압전 재료층(1013a)에 적층되어 있으며 압전재료층(1013a)에 압전 전압을 제공하는 상부 전극층(1014a)와, 상부전극층(1014a)에 적층되어 있으며 입사되는 빔을 반사하여 회절시키기 위한 마이크로 미러층(1015a)를 포함하고 있다.
도 10b는 제2 실시예에 따른 투과형 박막 압전 회절 광변조기를 도시한 도면으로 도면을 참조하면, 제 1 실시예와 제2 실시예가 다른점은 제2 실시예는 양측에 압전층이 존재하는 것이며, 기판(1001b)과 다수의 엘리멘트(1010b1~1010bn)로 이루어져 있다.
기판(1001b)은 엘리멘트(1010b1~1010bn)에 에어 스페이스를 제공하기 위하여 함몰부를 구비하고 있으며, 함몰부의 양측에 다수의 엘리멘트(1010b1~1010bn)의 단부가 부착되어 있다.
기판(1001b)은 다수의 엘리멘트(1010b1~1010bn)에 에어 스페이스를 제공하기 위하여 함몰부를 구비하고 있으며, 함몰부의 양측에 엘리멘트(1010b1~1010bn)의 단부가 부착되어 있다.
엘리멘트(1010b1~1010bn)는 막대 형상을 하고 있으며 중앙부분이 기판(1001b)의 함몰부에 이격되어 위치하도록 양끝단의 하면이 각각 기판(1001b)의 함몰부를 벗어난 양측지역에 부착되어 있고, 기판(1001b)의 함몰부에 위치한 부분이 상하로 이동가능한 하부지지대(1011b)를 포함한다.
또한, 엘리멘트(1010b1~1010bn)는 하부지지대(1011b)의 좌측단에 적층되어 있으며, 압전 전압을 제공하기 위한 하부전극층(1012b)과, 하부전극층(1012b)에 적층되어 있으며 양면에 전압이 인가되면 수축 및 팽창하여 상하 구동력을 발생시키는 압전 재료층(1013b)와, 압전 재료층(1013b)에 적층되어 있으며 압전재료층(1013b)에 압전 전압을 제공하는 상부 전극층(1014b)을 포함하고 있다.
또한, 엘리멘트(1010b1~1010bn)는 하부지지대(1011b)의 우측단에 적층되어 있으며, 압전 전압을 제공하기 위한 하부전극층(1012b')과, 하부전극층(1012b')에 적층되어 있으며 양면에 전압이 인가되면 수축 및 팽창하여 상하 구동력을 발생시키는 압전 재료층(1013b')과, 압전 재료층(1013b')에 적층되어 있으며 압전재료층(1013b')에 압전 전압을 제공하는 상부 전극층(1014b')을 포함하고 있다.
도 10c는 제3 실시예에 따른 투과형 박막 압전 회절 광변조기를 도시한 도면으로 도면을 참조하면, 제 3 실시예를 제1 및 제2 실시예와 비교하면 중앙 부분에 압전층이 존재한다는 점이며, 실리콘 기판(1001c)과 다수의 엘리멘트(1010c1~1010cn)로 이루어져 있다.
기판(1001c)은 엘리멘트(1010c1~1010cn)에 에어 스페이스를 제공하기 위하여 함몰부를 구비하고 있으며, 함몰부의 양측에 엘리멘트(1010c1~1010cn)의 단부가 부착되어 있다.
엘리멘트(1010c1~1010cn)는 막대 형상을 하고 있으며 중앙부분이 기판(1001c)의 함몰부에 이격되어 위치하도록 양끝단의 하면이 각각 기판(1001c)의 함몰부를 벗어난 양측지역에 부착되어 있고, 마이크로 미러층(1015c)가 함몰부의 상부(함몰부를 벗어난 부분은 에칭되어 제거되었다)에 적층되어 있으며, 기판(1001c)의 함몰부에 위치한 부분이 상하로 이동가능한 하부지지대(1011c)를 포함한다.
또한, 엘리멘트(1010c1~1010cn)는 함몰부의 상부(함몰부를 벗어난 부분은 에칭되어 제거되었다)의 하부지지대(1011c)에 적층되어 있는 압전 전압을 제공하기 위한 하부전극층(1012c)와, 하부전극층(1012c)에 적층되어 있으며 양면에 전압이 인가되면 수축 및 팽창하여 상하 구동력을 발생시키는 압전 재료층(1013c)과, 압전 재료층(1013c)에 적층되어 있으며 압전재료층(1013c)에 압전 전압을 제공하는 상부 전극층(1014c)과, 상부전극층(1014c)에 적층되어 있으며 입사되는 빔을 반사하여 회절시키기 위한 마이크로 미러층(1015c)을 포함하고 있다.
여기에서는 박막 압전 회절형 광변조기의 함몰형을 예를 들어 설명하였지만 P2003-077389호의 "박막 압전 광변조기 및 그 제조방법"에는 돌출형 박막 압전 광변조기가 개시되어 있으며, 이 또한 본 발명의 활성소자로 사용가능하다.
또한, 여기의 광변조기는 투과형, 회절형, 반사형 모두 사용가능하다.
상기와 같은 발명에 따르면, 활성소자 집적 회로와 외부 드라이버간에 접속을 용이하게 하는 효과가 있다.
또한, 본 발명에 따르면, 한번의 작업에 다수의 전극에 대한 접속을 제공함으로 와이어 본딩 등에 비하여 제작 속도를 증가시키고, 불량율을 적게하며, 비용을 절감시키는 효과가 있다.
또한, 본 발명에 따르면, 활성소자 집적 회로와 드라이버 집적회로의 하면이 기판에 접하도록 되어 있어 열방출 효과가 뛰어난 효과가 있다.
또한, 본 발명에 따르면, 구조적 안정성을 향상시킬 수 있도록 하는 효과가 있으며, 견실성을 제공하고, 낙하시 리드 글래스가 상면에 위치하기 때문에 충격으로부터 보호되는 효과가 있다.
또한, 본 발명에 따르면, 활성소자 집적 회로의 하면에 연성 메탈층을 구비하여 평평도를 향상시키는 효과가 있다.
이상에서 설명한 것은 본 발명에 따른 임베디드 집적 소자 패키지 구조를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
도 1은 종래 기술에 따른 마이크로 일렉트로닉 기계에 밀봉 덮개가 덮어있는 실리콘 반도체소자의 단면도.
도 2는 일반적인 광변조기의 전극 구조를 보여주는 도면.
도 3은 본 발명의 제1 실시예에 따른 임베디드 집적 소자 패키지 구조의 평면도.
도 4는 본 발명의 제1 실시예에 따른 임베디드 집적 소자 패키지 구조의 단면도.
도 5는 도 4의 보조 기판의 배면도.
도 6는 본 발명의 제2 실시예에 따른 임베디드 집적 소자 패키지 구조의 단면도.
도 7는 본 발명의 제3 실시예에 따른 임베디드 집적 소자 패키지 구조의 단면도.
도 8는 본 발명의 제4 실시예에 따른 임베디드 집적 소자 패키지 구조의 단면도.
도 9는 본 발명의 제5 실시예에 따른 임베디드 집적 소자 패키지 구조의 단면도.
도 10a 내지 도 10c 는 도 3, 도 6, 도 7, 도 8, 도 9의 활성소자를 보여주는 도면.

Claims (11)

  1. 지지 기판위에 부착되어 있으며, 활성소자가 밀봉되어 있고 상기 활성소자에 전원을 공급하기 위하여 외부의 일측 표면에 노출되어 있는 제1 전도성 전극열을 구비하고 있는 활성소자 집적회로;
    상기 지지 기판위에 상기 활성소자 집적회로로부터 이격되어 부착되어 있고, 외부의 제어신호에 따라 상기 활성소자를 구동하기 위한 구동 전원을 발생하며, 발생된 구동전원을 상기 활성소자에 공급하기 위하여 외부의 일측 표면에 노출되어 있는 제2 전도성 전극열을 구비하고 있는 드라이버 집적회로; 및
    하면 일측에 상기 제1 전도성 전극열의 각각의 전도성 전극에 대응되는 다수의 전도성 전극이 열을 이루어 형성된 제3 전도성 전극열을 구비하고 있고, 타측에 상기 제2 전도성 전극열의 각각의 전도성 전극에 대응되는 다수의 전도성 전극이 열을 이루어 형성된 제4 전도성 전극열을 구비하고 있으며, 상기 제3 전도성 전극열의 각각의 전도성 전극과 이에 대응되는 제4 전도성 전극열의 각각의 전도성 전극이 내부 회로패턴에 의해 전기적으로 접속되어 있고, 일측의 제3 전도성 전극열이 제1 전도성 전극열과 플립칩 본딩되어 있고, 타측의 제4 전도성 전극열이 제 2 전도성 전극열과 플립칩 본딩되어 있는 보조기판을 포함하여 이루어진 임베디드 집적 소자 패키지 구조.
  2. 제 1 항에 있어서,
    상기 드라이버 집적회로는 다수개이고 다수개의 드라이버 집적회로가 상기 활성소자 집적회로의 둘레를 에워싸며 배치되어 있는 것을 특징으로 하며,
    상기 보조 기판은 중앙 부위에 상기 활성소자 집적 회로의 활성소자가 외부로 노출될 수 있는 공동이 형성되어 있고, 내측을 일주하며 상기 활성소자 집적회로의 제1 전도성 전극열에 대응되는 제3 전도성 전극열이 구비되어 있고, 외측을 일주하며 상기 드라이버 집적회로의 제2 전도성 전극열에 대응되는 제4 전도성 전극열을 구비하고 있으며, 플립칩 접속으로 상기 제1 전도성 전극열과 제3 전도성 전극열을 그리고 제2 전도성 전극열과 제4 전도성 전극열을 접속시키는 것을 특징으로 하는 임베디드 집적 소자 패키지 구조.
  3. 제 1 항에 있어서,
    상기 활성소자 집적회로와 상기 지지 기판의 접착 부위에 연성 메탈층을 더 구비하는 것을 특징으로 하는 임베디드 집적 소자 패키지 구조.
  4. 제 1 항에 있어서,
    상기 활성소자 집적회로와 상기 드라이버 집적 회로 사이에 실리콘, 에폭시 등의 물질을 사용하여 고정하는 것을 특징으로 하는 임베디드 집적 소자 패키지 구조.
  5. 지지 기판위에 부착되어 있으며, 활성소자가 밀봉되어 있고 상기 활성소자에 전원을 공급하기 위하여 외부의 일측 표면에 노출되어 있는 제1 전도성 전극열을 구비하고 있는 활성소자 집적회로;
    상기 지지 기판위에 상기 활성소자 집적회로로부터 이격되어 부착되어 있고, 표면의 일측에 구동전원을 상기 활성소자 집적회로에 제공하기 위하여 노출되어 있는 제2 전도성 전극열을 구비하고 있으며, 타측에 구동전원을 공급받기 위한 제3 전도성 전극열을 구비하고 있으며, 상면이 상기 활성소자 집적회로의 높이와 같은 높이를 유지하고 있는 제1 보조기판;
    상기 제1 보조기판 위의 일측에 부착되어 있고, 외부의 제어신호에 따라 상기 활성소자를 구동하기 위한 구동 전원을 발생하며, 발생된 구동전원을 공급하기 위하여 일측 표면에 노출된 제4 전도성 전극열을 구비하며 구비된 상기 제4 전도성 전극열이 상기 제3 전도성 전극열에 접속되어 상기 활성소자에 구동 전원을 공급하는 드라이버 집적회로; 및
    하면 일측에 상기 제1 전도성 전극열의 각각의 전도성 전극에 대응되는 다수의 전도성 전극이 열을 이루어 형성된 제5 전도성 전극열을 구비하고 있고, 타측에 상기 제2 전도성 전극열의 각각의 전도성 전극에 대응되는 다수의 전도성 전극이 열을 이루어 형성된 제6 전도성 전극열을 구비하고 있으며, 상기 제5 전도성 전극열의 각각의 전도성 전극과 이에 대응되는 제6 전도성 전극열의 각각의 전도성 전극이 내부 회로패턴에 의해 전기적으로 접속되어 있고, 일측의 제5 전도성 전극열이 제1 전도성 전극열과 플립칩 본딩되어 있고, 타측의 제6 전도성 전극열이 제 2 전도성 전극열과 플립칩 본딩되어 있는 제2 보조기판을 포함하여 이루어진 임베디드 집적 소자 패키지 구조.
  6. 제 5 항에 있어서,
    상기 제1 보조기판의 제3 전도성 전극열의 각각의 전도성 전극과 그에 대응되는 상기 드라이버 집적회로의 제4 전도성 전극열의 해당 전도성 전극은 플립칩 접속되어 있는 것을 특징으로 하는 임베디드 집적 소자 패키지 구조.
  7. 제 5 항에 있어서,
    상기 제1 보조기판의 제3 전도성 전극열의 각각의 전도성 전극과 그에 대응되는 상기 드라이버 집적회로의 제4 전도성 전극열의 해당 전도성 전극은 와이어 본딩되어 있는 것을 특징으로 하는 임베디드 집적 소자 패키지 구조.
  8. 제 5 항에 있어서,
    상기 제1 보조기판은 다수개이고 다수개의 제1 보조기판이 상기 활성소자 집적회로의 둘레를 에워싸며 배치되어 있고,
    상기 드라이버 집적회로는 다수개이고 다수개의 드라이버 집적회로가 대응되는 상기 제1 보조기판 위에 각각 부착되어 있으며,
    상기 제2 보조 기판은 중앙 부위에 상기 활성소자 집적 회로의 활성소자가 외부로 노출될 수 있는 공동이 형성되어 있고, 내측을 일주하며 상기 활성소자 집적회로의 제1 전도성 전극열에 대응되는 제5 전도성 전극열이 구비되어 있고, 외측을 일주하며 상기 제1 보조기판의 제2 전도성 전극열에 대응되는 제6 전도성 전극열을 구비하고 있으며, 플립칩 접속으로 상기 제1 전도성 전극열과 제5 전도성 전극열을 그리고 제2 전도성 전극열과 제6 전도성 전극열을 접속시키는 것을 특징으로 하는 임베디드 집적 소자 패키지 구조.
  9. 제 5 항에 있어서,
    상기 활성소자 집적회로와 상기 지지 기판의 접착 부위에 연성 메탈층을 더 구비하는 것을 특징으로 하는 임베디드 집적 소자 패키지 구조.
  10. 제 5 항에 있어서,
    상기 활성소자 집적회로와 상기 제1 보조기판 사이에 실리콘, 에폭시 등의 물질을 사용하여 고정하는 것을 특징으로 하는 임베디드 집적 소자 패키지 구조.
  11. 기판위에의 일측단에 활성소자가 밀봉부재로 밀봉되어 있으며, 상기 활성소자에 전원을 제공하기 위한 제1 전도성 전극열이 밀봉부재 외부로 노출되어 있으며, 타측단에 외부의 제어 회로로부터 제어신호를 전송받기 위한 제2 전도성 전극열이 구비되어 있는 활성소자 집적회로; 및
    하면의 일측에 제3 전도성 전극열이 구비되어 있고, 타측에 제4 전도성 전극열이 구비되어 있으며, 제1 전도성 전극열과 제3 전도성 전극열이 플립칩 접속되어 있고 제2 전도성 전극열과 제4 전도성 전극열이 플립칩 접속되어 있으며, 제2 전도성 전극열과 제4 전도성 전극열을 통하여 외부로부터 입력된 제어신호에 따라 상기 활성소자 집적회로의 활성소자를 구동하기 위한 구동 전원을 발생하여 상기 제3전도성 전극열과 제1 전도성 전극열을 통하여 상기 활성소자 집적회로에 제공하는 드라이버 집적 회로를 포함하여 이루어진 임베디드 집적 소자 패키지 구조.
KR1020040090510A 2004-06-11 2004-11-08 임베디드 집적 소자 패키지 구조 KR100619329B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040043038 2004-06-11
KR20040043038 2004-06-11

Publications (2)

Publication Number Publication Date
KR20050118081A true KR20050118081A (ko) 2005-12-15
KR100619329B1 KR100619329B1 (ko) 2006-09-07

Family

ID=35459694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090510A KR100619329B1 (ko) 2004-06-11 2004-11-08 임베디드 집적 소자 패키지 구조

Country Status (3)

Country Link
US (1) US7102240B2 (ko)
JP (1) JP4199716B2 (ko)
KR (1) KR100619329B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833508B1 (ko) * 2006-12-07 2008-05-29 한국전자통신연구원 멤즈 패키지 및 그 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789545B1 (ko) * 2005-03-07 2007-12-28 삼성전기주식회사 플립칩 실장 기술을 이용한 광변조기 모듈 패키지
JP2007094511A (ja) * 2005-09-27 2007-04-12 Nec Electronics Corp Ｌｓｉ設計支援装置及びｌｓｉ設計支援方法
JP4116055B2 (ja) * 2006-12-04 2008-07-09 シャープ株式会社 半導体装置
JP2010087321A (ja) * 2008-10-01 2010-04-15 Topcon Corp Ｍｅｍｓモジュール
US8847375B2 (en) * 2010-01-28 2014-09-30 Qualcomm Incorporated Microelectromechanical systems embedded in a substrate
WO2012004888A1 (ja) * 2010-07-09 2012-01-12 株式会社ユーテック 圧電体回折格子、プロジェクター、発光装置及び表示装置
TWI574363B (zh) * 2011-07-05 2017-03-11 鴻海精密工業股份有限公司 晶片封裝體
TWI514524B (zh) * 2011-07-21 2015-12-21 Hon Hai Prec Ind Co Ltd 雙面電路板結構
JP5857342B2 (ja) * 2014-07-17 2016-02-10 株式会社ユーテック 発光装置及び表示装置
KR102523979B1 (ko) 2018-02-14 2023-04-21 삼성디스플레이 주식회사 표시 장치
KR20210060732A (ko) * 2019-11-18 2021-05-27 삼성디스플레이 주식회사 표시 장치의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311360A (en) 1992-04-28 1994-05-10 The Board Of Trustees Of The Leland Stanford, Junior University Method and apparatus for modulating a light beam
US6096576A (en) 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6396711B1 (en) * 2000-06-06 2002-05-28 Agere Systems Guardian Corp. Interconnecting micromechanical devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833508B1 (ko) * 2006-12-07 2008-05-29 한국전자통신연구원 멤즈 패키지 및 그 방법
WO2008069394A1 (en) * 2006-12-07 2008-06-12 Electronics And Telecommunications Research Institute Mems package and packaging method thereof
US8035176B2 (en) 2006-12-07 2011-10-11 Electronics And Telecommunications Research Institute MEMS package and packaging method thereof

Also Published As

Publication number Publication date
JP2005354021A (ja) 2005-12-22
US20050275113A1 (en) 2005-12-15
JP4199716B2 (ja) 2008-12-17
KR100619329B1 (ko) 2006-09-07
US7102240B2 (en) 2006-09-05

Similar Documents

Publication Publication Date Title
US9476898B2 (en) Sensor device and manufacturing method thereof
US9337165B2 (en) Method for manufacturing a fan-out WLP with package
US6964886B2 (en) Methods of fabrication for flip-chip image sensor packages
US7656023B2 (en) Electronic parts packaging structure and method of manufacturing the same
US7667318B2 (en) Fan out type wafer level package structure and method of the same
US5367763A (en) TAB testing of area array interconnected chips
KR100619329B1 (ko) 임베디드 집적 소자 패키지 구조
US20060138626A1 (en) Microelectronic packages using a ceramic substrate having a window and a conductive surface region
US9331010B2 (en) System support for electronic components and method for production thereof
US7910406B2 (en) Electronic circuit device and method for manufacturing same
US8878357B2 (en) Electronic component device, method of manufacturing the same and wiring substrate
KR20050095586A (ko) 전자 장치, 그 제조 방법 및 이용법
JP5389752B2 (ja) 電子部品パッケージの製造方法
JP2007042786A (ja) マイクロデバイス及びそのパッケージング方法
JP3642414B2 (ja) 半導体装置およびその製造方法
US7098535B2 (en) Semiconductor package and packaging method using flip-chip bonding technology
JP5742170B2 (ja) Ｍｅｍｓデバイス、その製造方法、及びそれを有する半導体装置
JP5943107B2 (ja) センサデバイス及びその製造方法
US10549984B2 (en) MEMS package and method of manufacturing the same
JP3964835B2 (ja) 立体配線基板及び光半導体モジュール
JP2004340730A (ja) 半導体装置及びその製造方法
TW498513B (en) Micromachine stacked wirebonded package
JPH0730092A (ja) 光素子モジュール
JPS63261841A (ja) 半導体装置の多層配線基板内埋込実装構造
WO2003024169A1 (en) A stacked multi-layer module and methods of side connection thereto and of manufacturing

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee