JP4172844B2 - 多重導体相互接続システム - Google Patents

多重導体相互接続システム Download PDF

Info

Publication number
JP4172844B2
JP4172844B2 JP13582198A JP13582198A JP4172844B2 JP 4172844 B2 JP4172844 B2 JP 4172844B2 JP 13582198 A JP13582198 A JP 13582198A JP 13582198 A JP13582198 A JP 13582198A JP 4172844 B2 JP4172844 B2 JP 4172844B2
Authority
JP
Japan
Prior art keywords
array
pad
center
fan
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13582198A
Other languages
English (en)
Other versions
JPH11112119A (ja
Inventor
ダグラス・グレン・ワイルズ
ロバート・スティーブン・ルワンドウスキ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPH11112119A publication Critical patent/JPH11112119A/ja
Application granted granted Critical
Publication of JP4172844B2 publication Critical patent/JP4172844B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006Interconnects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • H01L2224/49173Radial fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811Extrinsic, i.e. with electrical conductive fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09409Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09418Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【0001】
【発明の背景】
この発明は回路の相互接続、更に具体的に云えば、印刷配線基板のような基板、特に典型的には可撓性印刷配線基板の場合のように精密な寸法制御が出来ない場所に接続パッドのパターンを設けた多重導体回路相互接続部に関する。
この発明の特定の用途は、医療用の超音波プローブの製造である。典型的な超音波プローブにある変換器素子の数が増加すると共に、プローブの把手及びその他のパッケージの所望の寸法が小さくなるにつれて、変換器素子とプローブのケーブルの間の電気接続部の密度を高くする事が必要になる。製造上の便宜及び経済性のため、変換器パレット及びケーブルは別々の集成体として組み立てて試験し、その後結合するのが普通である。パレット及びケーブルが夫々可撓性印刷配線で終端する場合、好ましい継目は、フレキシブルどうしの間の結合部である。このような結合部は、変換器パレット可撓性回路上にある1つ又は多くの列のメタライズした接続パッドと、ケーブル可撓性回路上にある同様なパッドの列と、2つの可撓性回路の対応する接続パッドの間で電気的及び機械的な結合部を熱及び圧力の下に形成する異方性導電性接着剤とで構成されている。
【0002】
典型的には可撓性印刷配線基板はカプトン(Kapton、デュポン社の製品の登録商標)のようなポリイミドで作られており、典型的な厚さは25乃至75ミクロンの範囲である。従来用いられている別の可撓性印刷配線基板の材料はポリエステルである。
フレキシブルどうしの間の結合部の達成し得る密度を制限する因子は、2つの可撓性印刷配線の間のパッド・ピッチの変動を見込む必要がある事である。典型的には、可撓性印刷配線を製造する際、精密な寸法制御が出来ない。温度、湿度、可撓性配線の収縮並びにその他の製造上の変数のような寸法の変動が、(全てのパッドで電気的な接触を達成するための)最小パッド幅と(短絡を避ける為の)パッドの間の最小スペースの両方を制約する。フレキシブル同士の間の結合部の設計は、密度を高くして歩留まりを良くしたいという希望と、可撓性印刷配線に対する厳密な許容公差のコストとの間の兼合いである。
【0003】
2つの可撓性回路又は可撓性回路と頑丈な回路板との間の電気接続結合部は、超音波配列の製造の場合だけでなく、種々の場合及び製品に使われている。主な用途は、家庭電器、計算機及び航空機用の扁平パネル(LCD)表示装置に対する電気接続である。別の用途は、異方性導電性接着剤を用いて2つ又は更に多くの単層回路を積層する事により、多層可撓性回路を製造する場合である。更に別の用途は、表面取付け技術を用いて、集積回路パッケージを回路板基板に取付ける事である。こういう全ての製品の設計で、密度、歩留まり及びコストの兼合いが生じる。
【0004】
従来こういう問題に対するため、寸法変動を補償しようとしていた。接続パッドを構成する初期の手工芸品は、製造時の部品の予想される収縮又は膨潤を埋め合わせるために、幾分大きめ又は小さめの寸法に作られていた。この方式による問題は、収縮がプロセスの運転毎に、又は材料のバッチ毎に若干変化し、正確な収縮を予め決定する事がほとんど不可能である事である。何れにせよ、相互接続パッドのピッチは、部品の寸法に残っている変動に対処するくらいに大きくしなければならない。
【0005】
【発明の要約】
この発明は配列を通じて相互接続される2つの部品の寸法に残っている変動に対処するために、相互接続パッドのピッチを増加する必要を避けるように、電気的に接続される接続パッドの夫々の配列の間で正確な整合を行わせ、このような電気的な相互接続をする時の接続密度を高い値にする。
【0006】
簡単にいうと、この発明では、接続パッドがファンアウト配列として形成され、個々のパッドの縦軸線を共通の原点から伸びる半径方向の線と整合させ、電気接続される夫々の基板の寸法にかなりの変動があっても、それに対処する事が出来るようにする。
1形式では、精密な寸法制御が困難である可撓性印刷配線基板のような基板上に形成されるこの発明の接続パッド配列は、全体的に台形の配列区域内にファンアウト配列として配置された1組の細長い電気接続パッドを含む。台形の配列区域は、円の夫々の平行な弦に沿って全体的に伸びる全体的に平行な2つの向かい合った辺を持っていて、全体的に平行な向かい合った辺が、ファンアウト配列の幅の比較的狭い及び広い辺を限定する。各々の1つのパッドが、円の中心から伸びる夫々の半径方向の線に全体的に沿って、ファンアウト配列の幅の比較的狭い及び広い辺の間を縦方向に伸びる。典型的には、ファンアウト配列は、ファンアウト配列の辺に垂直に、円の中心から伸びる中心の線に対して対称的である。
【0007】
更に一般的な場合、これは基板が異方性である(即ち、収縮又は膨張があらゆる方向に同じではない)場合に該当するが、接続パッドは、円の中心が(x、y)=(0、0)にあり、Aを夫々のパッド位置決め線に対する比例定数、Bを異方性係数として、y=AxB によって表されたべき法則関係に従う湾曲したパッド位置決め線上にある。
【0008】
異方性の場合の線を表す式y=AxB は、異方性係数B=1である等方性の場合、線の式y=Axと簡単になる。
別の実施例では、多重列接続パッド配列を設ける。多重列接続パッド配列が、前に述べたような夫々のファンアウト配列として配置された細長い電気接続パッドの複数個の組を含む。各々の配列区域は、円の夫々の平行な弦に沿って全体的に伸びる全体的に平行な2つの向い合った辺を持ち、全体的に平行な向い合った辺が特定のファンアウト配列の幅の比較的狭い及び広い辺を限定する。1形式では、ファンアウト配列は互いに平行であって、円の中心から異なる距離の所に配置されている。典型的には、全てのファンアウト配列が、ファンアウト配列の辺に対して垂直に、円の中心から伸びる一本の中心の線に対して対称的である。
【0009】
別の形式の多重列接続パッド配列では、ファンアウト配列が円の中心の周りに配置されていて、この円の中心から等しい距離の所に配置され、全体として四角、矩形又はその他の多角形を形成する。
この発明の別の一面では、多重導体相互接続システムが、夫々の回路と、結合した時に夫々の回路を電気接続する夫々の対応する接続パッド配列とを持つ一対の基板を有する。各々の接続パッド配列は、前に述べたように、全体的に台形の配列区域内にファンアウト配列として配置された1組の細長い電気接続パッドの形をしている。
【0010】
【詳しい説明】
図1は一対の基板20、22を示しており、これらの基板の端24、25が従来の平行な接続パッド30、32の配列26、28を支持している。基板20、22上にあって電気的に相互接続しようとする回路を、夫々パッド30、32に接続される導体34、36で表している。典型的には、基板20、22は、適当なポリイミド又はポリエステルで作られた可撓性印刷配線板基板であり、製造中に収縮又は膨潤を起こす。例として示すために、上側の印刷配線板基板20は、製造上の処理の結果、下側の基板22より相対的に幅が広くなっており、配列26の個々の接続パッド30は、配列28の個々の接続パッド32よりも隔たりが一層大きい。
【0011】
図2は、配列26の個々のパッド30及び配列28の対応する個々のパッド32を通じて電気接続されるように重ね合わせた個々の基板20、22及び対応する配列26、28を示す。図3の側面図は基板24、25の相対的な位置を示す。
製造上の変動により、この例では、配列28のパッド32のピッチは、配列26のパッド30のピッチより小さい。結合するために2つの接続パッド配列26、28を一緒にすると(図2)、主となる整合軸線は、方向を示す矢印38で示されるように、右及び左に動く。このため、組立の際、2枚の基板20、22の相対的な横方向の位置を調節して、図4の拡大図に一番よく示されているように、区域4−4にある配列26、28の端の外側パッドの間のずれを最小限に抑える。配列26、28の両端で状況は鏡像である事が理解されよう。
【0012】
図4で、隣り合ったパッドの間の設計による間隔は距離44で示されており、配列26、28の端の近くで達成される実際の間隔46は実質的にそれより小さい。領域48でパッドの重なりが起こる。
従って、配列26、28の中心からの距離が増加すると共に、隣接する結合されたパッドの間の実際の間隔46は一層小さくなり、短絡の確率が大きくなる。合わさる対応するパッドの間の重なり48も減少し、外側パッドの接続の信頼性が低下する。
【0013】
図1及び2に示した平行なパッドの配置では、中心のパッドは100%の重なりを持つが、外側パッドの重なりは、Nを列内にあるパッドの数として、寸法の違いの1/Nだけ減少する。一例としてある列が100個のパッドを持ち、可撓性回路が0.5%違うとすると、パッドの幅がパッド・ピッチの半分であると仮定して、外側パッドの重なりが50%減少する。
【0014】
図5−9に示すように、この発明はファンアウト・パッド配置を用い、各配列の接続パッドは、その一部分を円弧58で表した円の中心56から伸びる、例えば図5に代表的な半径方向の線50、52、54で示したような半径方向の線と縦方向に整合している。図5に示すように、個々の細長いパッド62のファンアウト配列60が、円58の夫々の平行な弦66、68に全体的に沿って伸びる全体的に平行な2つの向い合った辺を有する全体的に台形の配列区域64の中に収まっている。線66が、台形のファンアウト配列60の相対的に幅の広い辺を表し、線68がファンアウト配列60の相対的に幅の狭い辺を定める。各々のパッド62が、夫々の半径方向の線に全体的に沿って、幅の広い辺66及び狭い辺68の間を縦方向に伸びる。個々のパッド62は幅wを持っていて、互いに隔たる距離sだけ隔たり、ピッチp=w+sになる。
【0015】
ファンアウト配列60が、ファンアウト配列60の辺66及び68に対して垂直に、円58の中心56から伸びる中心の線に対して対称的である事が好ましい。図5では、この中心の線が半径方向の線52である。中心の線52が1つのパッド62と交差する事が示されているが、中心の線52が2つのパッド62の間を伸びていて、どのパッドも実際には中心の線52上に整合していないような別の配置でも、対称性を保つ事が出来る。
【0016】
ファンアウト配列60の実際的な使い方が図6−9に示されている。典型的には、製造中に寸法制御が出来ない事を特徴とする可撓性印刷配線基板である一対の基板70、72が、夫々の端74、76を持ち、基板70上の導体86及び基板72上の導体88によって表される夫々の配線の間を電気接続するために、個々の接続パッド82、84の夫々の配列78、80を支持する。プロセスの変動により、この例では、基板70が基板72よりも幅が広く、そのため、配列78のパッド82の間隔は配列80のパッド84より広い。
【0017】
図1に示した従来の平行なパッドをたどる従来の標準的なやり方が、図6のファンアウト・パッドにも同じ様に適用し得る事が理解されよう。
図6の印刷回路を図7及び8に示すように結合した時、横方向及び縦方向の2つの整合軸線を利用する事が出来、接続パッドの幅に亘って対応するパッドの100%の重なりが得られる。特に図9の拡大図について云えば、接続パッドの重なりが距離96に亘って起こり、隣り合ったパッド84の間の実際のスペース98は設計の間隔と同じである。
【0018】
この発明によるファンアウト・パッド配列に対する典型的な設計過程が図10に示されている。N個1列の接続パッドが幅w及び長さlの最小接触面積(又は結合面積)を持っている。パッドの間の最小スペースはsである。可撓性回路に対する製造上の許容公差は−0、+αとして特定される。ここでαは百分率(例えば5%)として、又は小数(0.05)として表される。
【0019】
図10(これは1列の接続パッドの半分だけを示している)では、ファンアウト配列の幅の狭い端は、ピッチp=w+sで配置され、合計の幅(両外側パッドの中心間)は(N−1)pである。パッドが、この幅の狭い端からRの所にある中心から扇状に広がるとすると、外側パッドは下の式で示す角度で傾斜する。
θmax=tan-1〔{(N−1)p/2}/R〕
ファンアウトの幅の広い端における合計の幅は次の式で表される。
【0020】
2xmax=2(R+l′)tanθmax=(N−1)p(1+l′/R)
上に示した解析は近似に過ぎない。更に厳密な解析では、パッド幅w及び最小ピッチpは、水平の線に沿ってではなく、夫々のパッドの縦軸線に対して垂直に測定すべきである。これを正しく行って、設計の際、最小ピッチを厳密に守れば、ファンアウト・パッド配列の実際の幅は、ここに示した式で表すよりも若干大きくなる。この違いは、ファンアウト角度が増加するにつれて更に意味を持つようになり、それが、事実上の中心56までのパッド・アレイの距離Rをあまり小さくしてはならない1つの理由である。
【0021】
最悪の場合の状態では、1つの可撓性基板回路がピッチpを持ち、それと合わさる回路はピッチp(1+α)を有する。これと同じ事であるが、ファンアウトの幅の狭い端から事実上の中心56までの距離は、夫々R及びR(1+α)である。回路が整合する時、接続パッドの重なりは、次の様になる。
(R+l′)−R(1+α)=l′−αR
最小の重なりがlと特定されているから、これによって実際のパッドの長さがl′=l+αRと設定される。
【0022】
別の設計パラメータはパッド配列から事実上の中心56までの距離Rである。Rを大きくするとファンアウト角度θmax及び合計の幅
2xmax(1+α)≒(N−1)p(1+2α+l/R)
が減少する。
然し、Rを小さくすると、パッドの長さl′=l+αRも減少し、整合を達成するために2つの可撓性配線基板をずらさなけらばならない最大距離αRが小さくなる。
【0023】
従って、Rを増加する事(これは従来の平行パッドの配置に近づく傾向を持つ)は、ファンアウトを減少する事により、全体の幅を減少するので有利であるが、Rを増加すると、パッドの必要な実際の長さl′が増加して不利であり、整合を達成するために2つの可撓性回路をずらさなければならない最大距離αRを増加する事になるので不利である。所期の用途の横方向対縦方向の制約を考慮してこの兼合いを解決しなければならない。
【0024】
接続パッドのファンアウト配置がこじんまりしている事を示すために、図10に示したように、この発明であれば対処できるのと同じ百分率の寸法の変動が従来の平行な接続パッドの同じ間隔の配置に起こった場合に生じる受け入れる事の出来ない結果、並びに必要とされる少なくとも最小の接触面積並びに接続パッドの間の必要とされる最小の間隔を保つために、従来の平行な接続パッドをどのように設計し直さなければならないかを夫々図11及び12に示す。
【0025】
図11に示す接続パッドは、図10に示すものと同じ寸法と同じピッチであるが、同じ寸法の食違い(図10、11及び12の各々でα=0.05又は5%)が起こった時、図11に示す列の両端にあるパッドは、完全に整合外れになり、接触しない。
仕様を満たすために、平行な接続パッドの配列は図12に示すように設計し直さなければならなくなる。図12では、パッド幅w′及びp′は下記の関係を持つ。
【0026】
(1+α/2)w′=w+{(N−1)/2}αp′
p′=p/{1−(N−2)α}
従って、合計幅は
(N−1)p′>(N−1)p(l+(N−2)α)
になる。
【0027】
例えば、N=15、α=0.05又は5%、R=6・l であると、図10のファンアウトの設計は幅が2xmax≒17pであるが、図12の平行なパッドの設計では幅が(N−1)p′=40pになる。
多重列形のファンアウト・パッド配列90が図13に示されている。夫々パッド82a、82b、82cの3つの列が用いられている。組立てられた可撓性基板同士の間の継ぎ目の列の間の最小スペースがyであれば、回路に隙間y′を設計して、回路を整合させた時
R−(R−y′)(l+α)≒ y′−αR≧y
にしなければならない。
【0028】
これは距離Rを比較的小さく抑える別の誘因である。然し、Rが小さく、列のピッチl′+y′が、Rに比べて無視できなくなると、その場合、隙間y′は列毎に計算し直すべきである。列の幅もRに比肩し得る場合、ファンアウトの程度並びに所定の幅の中に入る結合パッドの数は、列毎にかなり変化する。
具体的な例として、ある列がN=101パッドで、最小幅w=0.15 mm、結合部の長さl=2.0 mm及びスペースs=0.15 mmである場合を考える。製造上の許容公差をα=0.003=0.3%と仮定する。こういう値は、超音波変換器に対する可撓性基板同士の間の結合部の典型である。公称のピッチはp=w+s=0.3 mmであり、ファンアウトの幅の狭い辺の合計の幅は(N−1)p=30 mmである。R=(N−1)p=30 mmとおくと、θmax=tan-1(1/2)≒27°になるが、これによってパッドの縦方向(即ちRに平行な方向)の整合は、横方向の整合に比べてその難しさは半分程度になる。パッドの長さはl′=l+αR≒2.1 mmであり、ファンアウト配列の幅の広い辺の合計の幅は2xmax=(N−1)p(1+l′/R)≒32.1mmである。
【0029】
例えば、接続パッドの列の間の最小の隙間をy=2s=0.3 mmとする多重列の設計の場合、各々の可撓性基板上の列の間の隙間は、y′=y+αR≒0.4 mmにすべきである。
図14は、別の形の多重列接続パッド配列を示しており、夫々のファンアウト配列92a、92b、92c、92dのパッドが、中心56の周りに配置されていて、この中心から等しい距離の所に配置され、全体として四角、矩形又はその他の多角形を形成する。図14の配置は、表面取り付け技術を用いて、集積回路パッケージをその下にある印刷配線基板に接続するのに特に有利である。従来の回路配送技術が依然として使えるのが有利である。
【0030】
上に述べた解析は、製造中並びに製造後の可撓性並びにその他の種類の配線板の収縮又は膨張が等方性即ちあらゆる方向で同じであるという仮定に基づいている。現実の可撓性配線板の材料は幾分異方性であるが、接続パッドの設計に大きな影響を持つほどではない。
潜在的に一層気になる問題は、メタライズ(又はその他の処理)のパターンによって導入される異方性である。パターンが、数多くの平行な導体で構成されていて、その間にメタライズされていない誘電体がある場合、導体に対して平行な収縮は、金属及び誘電体の組合わせの効果によって決定されるが、導体に対して垂直な方向の収縮は、金属によっては制約を受けず、裸の誘電体の大きな寄与がある。このような配線板の収縮又は膨張で、2:1又はそれ以上の異方性が見つかる事も驚くに当たらない。
【0031】
収縮が異方性であると予想される場合、接続パッドを中心から伸びる半径方向の(即ち、真直ぐな)線に沿っては位置せず、図15に接続パッド82の配列80で例示するように、べき法則関係に従う湾曲したパッド位置決め線に沿って接続パッドを配置する。
解析のため、中心84は(x、y)=(0、0)にあると考える。前に図5−10、13及び14について述べた等方性の例では、各々のパッドが真直ぐな半径方向の線y=Axに沿って配置され、各々の半径方向の線が異なる比例定数Aを持っていた。図15の異方性の例では、接続パッド82が、y=AxB で表されるパッド位置決め線86に沿って配置される。ここでAは、各々のパッド82に対して異なる定数であり、Bは異方性係数である。異方性の例の場合の線の式y=AxB は、B=1、即ち異方性がない事を示す等方性の場合、線の式y=Ax と簡単になる。
【0032】
図15に示した特定の例では、接続パッド82は、x→(1+α)x、y→(1+αB)yという倍率によって表される異方性を持つ収縮をするように設計されており、異方性係数B=0.5である。個別のy=AxB の線86の各々に対する定数Aは、パッド82の間に一様な最小間隔を保つため、配列80の端に向かってパッド・ピッチが増加するように選ばれている。収縮及び膨張が異方性である時、同じ事は前に述べた実施例にも当てはまる。
【0033】
この発明の特定の実施例を図面に示して説明したが、当業者には種々の変更が考えられよう。従って、特許請求の範囲は、この発明の範囲内に属するこのような全ての変更を包括するものである事を承知されたい。
【図面の簡単な説明】
【図1】相互接続しようとする夫々の平行なパッドを用いた接続パッド配列を支持する一対の基板を示す従来の相互接続システムの平面図。
【図2】図1の従来の基板を結合した時を示す平面図。
【図3】図2の線3−3から見た側面図。
【図4】図2の区域4−4の拡大図で、従来の平行なパッドを用いた接続パッド配列の端の近くにおける横方向の整合外れを例示する。
【図5】この発明のファンアウト接続パッドが共通の原点からの半径方向の線に沿って伸びる様子を示す配置図。
【図6】この発明に従って基板上の夫々の回路を電気接続するための夫々のファンアウト接続パッド配列を支持する一対の基板の平面図。
【図7】図7の基板及び接続パッド配列を結合した時の状態を示す平面図。
【図8】図7の線8−8から視た側面図。
【図9】図7の区域9−9の拡大図で、この発明に従ってファンアウト接続パッド配列の端で寸法の変動に対処する様子を示す。
【図10】この発明による多重導体相互接続システムの設計手順を例示する図。
【図11】図10に示したこの発明で対処できるのと同じ百分率の寸法変動が起こった場合の、従来の同じ間隔で配置された平行なパッドの場合に生じる受け入れる事の出来ない結果を示す図。
【図12】少なくとも最小の電気接続面積及び電気接続パッドの間の最小間隔を保つために、図11の平行なパッドを設計し直さなければならない様子を例示する図。
【図13】この発明による多重列接続パッド配列の一形式を示す図。
【図14】この発明による別の形式の多重列接続パッド配列を示す図。
【図15】基板が異方性を持つ収縮又は膨張を受ける時に使われるファンアウト接続パッド配列を示す図。
【符号の説明】
50、52、54:半径方向の線
56:円の中心
60:ファンアウト配列
62:パッド
64:台形の配列区域
66、68:平行な弦

Claims (2)

  1. 夫々の回路、並びに結合した時に該夫々の回路を電気接続する夫々の対応する接続パッド配列を持つ一対の基板であって、少なくとも1つの基板が可撓性印刷配線基板で構成されている前記一対の基板を有し、各々の接続パッド配列は、中心を持つ円の夫々の平行な弦に全体的に沿って伸びる全体的に平行な第1及び第2の向い合った辺を持つ全体的に台形の配列区域内にファンアウト配列として配置された1組の細長い電気接続パッドを有し、前記第1及び第2の全体的に平行な向い合った辺が前記ファンアウト配列の幅の狭い及び広い辺を限定しており、円の中心が(x、y)=(0、0)にあり、Aを夫々のパッド位置決め線に対する比例定数、Bを異方性係数として、前記パッドの組の各々のパッドが、y=AxBによって表された、円の中心から伸びるパッド位置決め線に全体的に沿ってファンアウト配列の幅の狭い及び広い辺の間を伸びており、
    前記細長い電気接続パッド同士は、夫々のファンアウト配列の辺の方向及び夫々のファンアウト配列の辺に対して垂直な方向の2つの整合軸線を利用した整合により結合され、前記細長い電気接続パッド同士の重なりが、各電気接続パッドの幅Wよりも長い距離(96)に亘って起こり、
    各々の接続パッド配列が、全体的に台形の第2の配列区域内に夫々のファンアウト配列として配置された第2組の細長い電気接続パッドを有し、該第2の配列区域は前記円の夫々の平行な弦に全体的に沿って伸びる全体的に平行な第3及び第4の向い合った辺を有し、全体的に平行な第3及び第4の向い合った辺が、第2のファンアウト配列の幅の狭い及び広い辺を構成しており、前記第2組のパッドの内の各組の各々のパッドは、y=AxBによって表された、円の中心から伸びる第2のパッド位置決め線に全体的に沿って第2のファンアウト配列の幅の狭い及び広い辺の間を伸びており、
    各々の接続パッド配列のファンアウト配列が隙間y′を隔てて互いに平行であって、前記円の中心から夫々異なる距離の所に配置されており、前記第1乃至第4の辺は前記円の中心から順次遠ざかるように配置されており、前記隙間y′は、
    y′−αR≧y
    ここで、
    αは前記基板に対する製造上の許容公差、
    Rは前記第3の辺から前記円の中心までの距離、
    yは組立てられた前記一対の基板同士の間の継ぎ目の列の間の最小スペース、
    となるように設計されている、
    多重導体相互接続システム。
  2. 各々の接続パッド配列のファンアウト配列が、夫々のファンアウト配列の辺に対して垂直な方向に、円の中心から伸びる夫々の中心の線に対して対称的である請求項1記載の多重導体相互接続システム。
JP13582198A 1997-05-21 1998-05-19 多重導体相互接続システム Expired - Lifetime JP4172844B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/861043 1997-05-21
US08/861,043 US5951304A (en) 1997-05-21 1997-05-21 Fanout interconnection pad arrays

Publications (2)

Publication Number Publication Date
JPH11112119A JPH11112119A (ja) 1999-04-23
JP4172844B2 true JP4172844B2 (ja) 2008-10-29

Family

ID=25334716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13582198A Expired - Lifetime JP4172844B2 (ja) 1997-05-21 1998-05-19 多重導体相互接続システム

Country Status (3)

Country Link
US (1) US5951304A (ja)
JP (1) JP4172844B2 (ja)
FR (1) FR2766653B1 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6357111B1 (en) * 1997-04-21 2002-03-19 Seiko Epson Corporation Inter-electrode connection structure, inter-electrode connection method, semiconductor device, semiconductor mounting method, liquid crystal device, and electronic apparatus
JP2998086B1 (ja) * 1998-06-19 2000-01-11 株式会社リニア・サーキット 電極のピッチ変換アダプタ
US6269327B1 (en) * 1999-02-11 2001-07-31 International Business Machines Corporation System and method for generating wire bond fingers
US6078505A (en) * 1999-05-14 2000-06-20 Triquint Semiconductor, Inc. Circuit board assembly method
DE10013170A1 (de) * 2000-03-17 2001-09-27 Siemens Ag Strukturoptimierte Auffiederung von SMD Bauelementen bei der Entflechtung von Leiterplatten
US6541844B2 (en) * 2000-07-17 2003-04-01 Rohm Co., Ltd. Semiconductor device having substrate with die-bonding area and wire-bonding areas
KR100777596B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP2003046212A (ja) * 2001-07-27 2003-02-14 Seiko Epson Corp 電子デバイス並びにその製造方法及びその設計方法、回路基板並びに電子機器
JP2004023076A (ja) * 2002-06-20 2004-01-22 Mitsubishi Electric Corp 配線基板装置
US7112196B2 (en) * 2003-06-13 2006-09-26 Piezo Technologies, Inc. Multi-element array for acoustic ablation
US20050251127A1 (en) * 2003-10-15 2005-11-10 Jared Brosch Miniature ultrasonic transducer with focusing lens for intracardiac and intracavity applications
US7211736B2 (en) * 2003-10-31 2007-05-01 Hewlett-Packard Development Company, L.P. Connection pad layouts
JP4013071B2 (ja) * 2004-09-06 2007-11-28 セイコーエプソン株式会社 半導体装置
CA2584104C (en) * 2004-10-19 2012-12-11 Rolls-Royce Corporation Method and apparatus associated with anisotropic shrink in sintered ceramic items
JP4635915B2 (ja) * 2006-03-08 2011-02-23 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
JP4254883B2 (ja) 2006-05-29 2009-04-15 エプソンイメージングデバイス株式会社 配線基板、実装構造体及びその製造方法
JP4380681B2 (ja) 2006-09-27 2009-12-09 エプソンイメージングデバイス株式会社 実装構造体、電気光学装置、及び電子機器、並びに実装構造体の製造方法
US7875985B2 (en) * 2006-12-22 2011-01-25 Qimonda Ag Memory device
DE102007002961B4 (de) * 2007-01-19 2010-05-12 Qimonda Ag Speichervorrichtung und Verfahren zu deren Herstellung
TWI402566B (zh) * 2008-12-18 2013-07-21 Chunghwa Picture Tubes Ltd 具有導線圖案之接墊區以及監控膜材貼附偏差之方法
JP2011167964A (ja) * 2010-02-19 2011-09-01 Seiko Epson Corp 液体噴射ヘッド
US8409102B2 (en) 2010-08-31 2013-04-02 General Electric Company Multi-focus ultrasound system and method
KR101853454B1 (ko) * 2011-01-21 2018-05-02 삼성디스플레이 주식회사 표시 장치
US8624131B2 (en) * 2011-10-18 2014-01-07 Shenzhen China Star Optoelectronics Technology Co., Ltd. Chip-on-film panel structure
EP2830034A4 (en) * 2012-03-21 2015-03-25 Sharp Kk ACTIVE MATRIX SUBSTRATE AND DISPLAY PANEL PROVIDED THEREWITH
US11457531B2 (en) * 2013-04-29 2022-09-27 Samsung Display Co., Ltd. Electronic component, electric device including the same, and bonding method thereof
KR102379591B1 (ko) * 2014-04-10 2022-03-30 삼성디스플레이 주식회사 전자부품, 이를 포함하는 전자기기 및 전자기기의 본딩 방법
US9974175B2 (en) * 2013-04-29 2018-05-15 Samsung Display Co., Ltd. Electronic component, electric device including the same, and bonding method thereof
KR102047068B1 (ko) * 2013-04-29 2019-11-21 삼성디스플레이 주식회사 표시패널, 전자기기 및 전자기기의 본딩 방법
KR102334547B1 (ko) * 2014-06-17 2021-12-03 삼성디스플레이 주식회사 어레이 기판 및 이를 이용한 집적 회로 실장 방법
KR102340738B1 (ko) * 2014-09-02 2021-12-17 삼성디스플레이 주식회사 곡면 표시장치
KR102355256B1 (ko) * 2015-01-22 2022-01-25 삼성디스플레이 주식회사 표시 장치
KR102562586B1 (ko) * 2015-11-04 2023-08-03 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치
CN105654856A (zh) * 2016-02-04 2016-06-08 京东方科技集团股份有限公司 一种显示装置及其芯片邦定方法
CN105529339B (zh) * 2016-02-17 2018-12-28 京东方科技集团股份有限公司 阵列基板、覆晶薄膜及显示装置
US10347818B2 (en) 2016-03-31 2019-07-09 General Electric Company Method for manufacturing ultrasound transducers
KR102595086B1 (ko) * 2016-07-08 2023-10-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP6780028B2 (ja) * 2016-10-31 2020-11-04 昆山工研院新型平板顕示技術中心有限公司Kunshan New Flat Panel Display Technology Center Co., Ltd. 駆動回路キャリア、ディスプレイパネル、タブレットディスプレイ及び製造方法
KR102423362B1 (ko) 2016-12-01 2022-07-20 데쿠세리아루즈 가부시키가이샤 접속 구조체
KR102451017B1 (ko) * 2017-08-16 2022-10-04 엘지디스플레이 주식회사 플렉서블 표시 장치
CN107908904B (zh) * 2017-12-11 2020-10-09 中国船舶重工集团公司第七一九研究所 一种占高比可设置的u型电缆支架自动选型系统
JP2019139073A (ja) * 2018-02-09 2019-08-22 株式会社ジャパンディスプレイ 表示装置及び配線基板
KR102547235B1 (ko) * 2018-04-20 2023-06-23 삼성디스플레이 주식회사 표시 장치
KR102505862B1 (ko) * 2018-05-15 2023-03-07 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
CN110557887B (zh) * 2018-05-31 2021-10-12 京东方科技集团股份有限公司 电路对位组件及显示装置
JP2020030298A (ja) * 2018-08-22 2020-02-27 株式会社ジャパンディスプレイ 表示装置及び集積回路モジュール
CN109451660B (zh) * 2018-12-28 2021-04-02 厦门天马微电子有限公司 显示面板、柔性电路板和显示模组
US11139362B2 (en) * 2019-07-23 2021-10-05 Wuhan China Star Optoelectronics Display panel with asymmetrically disposed pads
CN110600512B (zh) * 2019-08-27 2021-01-15 武汉华星光电半导体显示技术有限公司 柔性显示面板
KR102078773B1 (ko) * 2019-10-10 2020-02-20 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 전자기기
CN110689812B (zh) * 2019-11-11 2022-05-10 昆山国显光电有限公司 柔性结构、显示面板及显示装置
KR102705701B1 (ko) * 2020-02-10 2024-09-12 삼성디스플레이 주식회사 표시 장치
KR102111718B1 (ko) * 2020-02-12 2020-05-18 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 전자기기
CN111564111B (zh) * 2020-05-29 2023-03-31 上海中航光电子有限公司 一种显示面板和显示装置
CN114449726A (zh) * 2020-10-30 2022-05-06 宸美(厦门)光电有限公司 用于电子装置的接合垫结构及其制造方法
US11800642B2 (en) * 2020-12-01 2023-10-24 Tpk Advanced Solutions Inc. Bonding pad structure for electronic device and manufacturing method thereof
CN114333560A (zh) * 2021-12-31 2022-04-12 昆山国显光电有限公司 显示面板和电路板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4055003A (en) * 1975-08-28 1977-10-25 Johnson & Johnson Method and apparatus for altering the rigidity of webs by oscillation
US4789889A (en) * 1985-11-20 1988-12-06 Ge Solid State Patents, Inc. Integrated circuit device having slanted peripheral circuits
KR910004797B1 (ko) * 1987-04-08 1991-07-13 가시오 게이상기 가부시기가이샤 소형 전자기기 및 그 제조방법
US4953005A (en) * 1987-04-17 1990-08-28 Xoc Devices, Inc. Packaging system for stacking integrated circuits
JPH01176679A (ja) * 1988-01-05 1989-07-13 Fujitsu Ltd 半導体素子の実装方法
US5061822A (en) * 1988-09-12 1991-10-29 Honeywell Inc. Radial solution to chip carrier pitch deviation
US5040069A (en) * 1989-06-16 1991-08-13 Fuji Photo Optical Co., Ltd. Electronic endoscope with a mask bump bonded to an image pick-up device
JPH03149522A (ja) * 1989-11-07 1991-06-26 Sanyo Electric Co Ltd チップオングラス基板
JP2707875B2 (ja) * 1991-07-23 1998-02-04 日本電気株式会社 液晶表示装置
US5172472A (en) * 1991-08-15 1992-12-22 Direct Imaging Inc. Multi-layer rigid prototype printed circuit board fabrication method
US5309634A (en) * 1992-04-28 1994-05-10 Prince Corporation Method of assembling electrical circuit to vehicle panel
US5469072A (en) * 1993-11-01 1995-11-21 Motorola, Inc. Integrated circuit test system
JP2980496B2 (ja) * 1993-11-10 1999-11-22 シャープ株式会社 フレキシブル配線板の端子構造
JP2867313B2 (ja) * 1993-12-10 1999-03-08 日本特殊陶業株式会社 セラミック基板
US5558523A (en) * 1994-07-15 1996-09-24 International Business Machines Corporation Pad on pad type contact interconnection technology for electronic apparatus
US5467779A (en) * 1994-07-18 1995-11-21 General Electric Company Multiplanar probe for ultrasonic imaging
US5499444A (en) * 1994-08-02 1996-03-19 Coesen, Inc. Method of manufacturing a rigid flex printed circuit board
US5818114A (en) * 1995-05-26 1998-10-06 Hewlett-Packard Company Radially staggered bond pad arrangements for integrated circuit pad circuitry
JP3604789B2 (ja) * 1995-09-25 2004-12-22 キヤノン株式会社 プリント配線基板の接続構造及び該接続構造を有した光学機器

Also Published As

Publication number Publication date
JPH11112119A (ja) 1999-04-23
FR2766653B1 (fr) 2005-08-05
US5951304A (en) 1999-09-14
FR2766653A1 (fr) 1999-01-29

Similar Documents

Publication Publication Date Title
JP4172844B2 (ja) 多重導体相互接続システム
JP4871520B2 (ja) 多重回路板間の高密度接続
JP3419348B2 (ja) 集積回路素子接続用ケーブルおよびその製造方法
JP2004193223A (ja) 半導体装置
US5841414A (en) Liquid crystal display device
CN100464973C (zh) 多层基板及使用了该多层基板的半导体装置
WO1998044564A1 (en) Chip with internal signal routing in external element
TW573158B (en) Display device and method of mounting flexible boards
JP2001515276A (ja) 高密度i/oカウント付集積回路装置用電気インタフェース
WO2002021199A1 (fr) Affichage a cristaux liquides
JPH0992937A (ja) 印刷配線基板
US6969806B2 (en) Cable and method
JPH07288041A (ja) フレキシブルフラットケーブル
CN211957646U (zh) 阵列基板、柔性显示面板及显示装置
US10128588B2 (en) Cable connecting structure
CN113675165B (zh) 显示装置及其制造方法
EP4050409A1 (en) Electronic apparatus
JPH07325315A (ja) 表示装置
JPH10117049A (ja) 液晶装置
US20240069068A1 (en) Conduction inspection jig and method for manufacturing printed wiring board
WO2023106051A1 (ja) 伸縮デバイス
CN213092080U (zh) 芯片及显示面板
JP2002033554A (ja) 180度折り曲げ可能なフレキシブルプリント配線板
CN117460150A (zh) 柔性电路板、显示模组以及电子装置
US20230299453A1 (en) Multilayer substrate and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080513

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080812

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term