JP4056555B2 - 酸化物層と電流誘導加熱を使用した熱アシスト磁気書込み - Google Patents

酸化物層と電流誘導加熱を使用した熱アシスト磁気書込み Download PDF

Info

Publication number
JP4056555B2
JP4056555B2 JP2007203671A JP2007203671A JP4056555B2 JP 4056555 B2 JP4056555 B2 JP 4056555B2 JP 2007203671 A JP2007203671 A JP 2007203671A JP 2007203671 A JP2007203671 A JP 2007203671A JP 4056555 B2 JP4056555 B2 JP 4056555B2
Authority
JP
Japan
Prior art keywords
magnetic electrode
free magnetic
insulator layer
electrode
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007203671A
Other languages
English (en)
Other versions
JP2008004952A (ja
Inventor
バリー・シー・スタイプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2008004952A publication Critical patent/JP2008004952A/ja
Application granted granted Critical
Publication of JP4056555B2 publication Critical patent/JP4056555B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Description

本発明は、一般的に熱アシスト磁気書込み（thermally-assistedmagnetic
writing）に関し、より詳細には磁気ランダム・アクセス・メモリ・デバイスにおける電流誘導加熱（current-inducedheating）に関する。
不揮発性メモリ・チップ・マーケットでは、今日、フラッシュ技術が優位を占めている。遺憾ながら、フラッシュは、非常に低速であり、故障に至るまでの書込みサイクル数（約１０６）が非常に限られており、ＤＲＡＭやＳＲＡＭなどの揮発性メモリの代替物としては適していない。フラッシュはまた、６５ｎｍ技術ノード（node）より先ではスケーラビリティが制限されているとも考えられている。
したがって、新しいタイプの不揮発性メモリが必要とされている。
本発明は、１層または複数層からなる固定磁気電極（stable magneticelectrode）と、酸化物層と、１層または複数層からなる自由磁気電極（free
magnetic electrode）とを有する不揮発性磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスを提供する。酸化物をバリアとして使用するとき、固定磁気電極および自由磁気電極はその酸化物と隣接している。ホールを有する酸化物の設計では、２つの電極の間に非磁性体のスペーサ金属を設けることもできる。酸化物層は、固定磁気電極と自由磁気電極の間にある。本発明では、導体を固定磁気電極に接続する。酸化物層は、電流誘導加熱によって自由磁気電極の磁気異方性を低下させるのに十分な電力消費が起こることを可能にするレベルの抵抗をもっている。電流誘導加熱を、スピン転移トルクまたは磁界と組み合わせて使用して、自由磁気電極をスイッチングさせる。固定磁気電極は、自由磁気電極よりも厚いか、または磁気異方性が高くなっている。
本発明では、自由磁気電極と固定磁気電極の間で電流を流すかどうか制御するためにトランジスタを使用する。電流誘導加熱は、自由磁気電極がスイッチングされるまで一時的にのみ異方性を低下させる。電流誘導加熱により自由磁気電極の異方性が一時的に低下するように、酸化物層の抵抗と熱特性を最適化する。小さな温度変化に対する異方性の低下を増大させて、書込み時にスイッチングに必要な電流密度を低減することができるように、自由磁気電極材料の選択を最適化する。本発明は、多数回の書込み読出しサイクル、電流制御されたスイッチング、優れたスケーラビリティ、極めて速いスイッチング速度、非常に小さなビット・セル、低電圧、低電力、およびＣＭＯＳ集積化に最適な抵抗を有する不揮発性ＭＲＡＭメモリ・デバイスを提供する。
本発明はまた、不揮発性磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスの製造方法をも提供する。本発明では、まず固定磁気電極を形成する。次いで、本発明では、固定磁気電極上に酸化物層を形成し、酸化物層が固定磁気電極と自由磁気電極の間にくるようにこの酸化物層上に自由磁気電極を形成する。酸化物層は、電流誘導加熱によって、自由磁気電極の異方性を低下させるのに十分な電力消費で自由磁気電極を加熱することを可能にするレベルの抵抗をもつように形成する。この加熱は、自由磁気電極をスイッチングさせてＭＲＡＭデバイスに情報を書き込む助けとなることができ、加熱がない場合に必要とされる値よりも低い値まで電流密度を低下させることができる。固定磁気電極の形成では、１層または複数層が形成される。加熱電流は、スピン分極されており（spin-polarized）、自由磁気電極中でスピン転移ベースの書込みが起こるのを可能とするレベルで生ずる。本発明では、自由磁気電極および固定磁気電極に接続されたビット線およびワード線を形成することができる。加熱電流は、ビット線とワード線を流れる電流による磁界とあいまって、自由磁気電極をスイッチングさせる。本発明では、熱特性を有する酸化物層を形成する。抵抗および熱特性は、電流誘導加熱により異方性が一時的に低下するように最適化する。自由磁気電極材料の選択は、小さな温度変化に対する異方性の低下を増大させて情報の書込み時に限界電流密度が低下することを可能とするように最適化する。
前述およびその他の目的、態様、および利点は、図面を参照しながら、本発明の好ましい実施形態についての以下の詳細な説明を読めばより良く理解されよう。
本発明によれば、熱アシスト磁気書込みは、スイッチングすべき自由電極に隣接または近接した極めて低い抵抗の酸化物層中を流れる電流によって実現される。電流誘導加熱により、自由電極の異方性が低下し、電界書込みまたはスピン転移ベースの書込みに必要とされる電流密度が低下する。本発明の一実施形態では、酸化物層の抵抗は４Ω−μｍ２であり、自由電極はＴｂｘＦｅｙベースの合金であり、スイッチングは熱アシストによるスピン転移トルクによって誘導される。このようにして、本発明は、多数回の書込み読出しサイクル、電流制御されたスイッチング、優れたスケーラビリティ、極めて速いスイッチング速度、非常に小さなビット・セル、低電圧、低電力、およびＣＭＯＳ集積化に最適な抵抗を有する不揮発性ＭＲＡＭメモリ・デバイスを提供する。
前述したように、不揮発性メモリ・チップ・マーケットでは、今日、フラッシュ技術が優位を占めている。残念なことに、フラッシュは、非常に低速であり、故障に至るまでの書込みサイクル数（約１０６）が非常に限られており、ＤＲＡＭやＳＲＡＭなどの揮発性メモリの代替物としては適していない。フラッシュはまた、６５ｎｍ技術ノードより先ではスケーラビリティが制限されているとも考えられている。２つの主要な新興のメモリ技術は、（ＯＵＭ（Ovonic Universal Memoryオボニック・ユニバーサル・メモリ）としても知られている）相変化型メモリ、および磁気トンネル接合ＭＴＪを使用した磁気ランダム・アクセス・メモリ（ＭＲＡＭ）である。ＯＵＭでは、ビットを記憶するために相変化媒体の高抵抗状態と低抵抗状態（アモルファスと結晶構造）を使用しているが、ＭＲＡＭでは、ビットを記憶するためにＭＴＪの高抵抗状態と低抵抗状態（平行な磁気電極と反平行な磁気電極）を使用している。
ＯＵＭの書込みは、媒体を通して高電流を流して材料を結晶化温度または溶融温度（約７００〜９００Ｋ）にすることにより実現される。溶融した媒体を急激に冷却することにより、アモルファス（高抵抗）相がもたらされる。結晶構造相への書込みには、核形成と成長を引き起こすために長い時間を要する。ＭＴＪ−ＭＲＡＭの書込みは、ワード線およびビット線に電流を流して、これらの線の交差する点で「ソフト」または「自由」磁気電極をスイッチングさせるのに十分強い磁界を生成することにより実現される。
ＯＵＭ技術にもＭＴＪ−ＭＲＡＭ技術にも非常に多くの欠点がある。ＯＵＭでは、結晶化時間が必要なために書込み時間（約５０ｎｓ）がかなり低速であり、媒体の溶融が繰り返されるので書込みサイクル数（約１０１３）が限られている。ＭＴＪ−ＭＲＡＭでは、１０倍以上速くすることができ、書込みサイクル数をほとんど無制限にすることができる。しかしながら、ＭＴＪ−ＭＲＡＭでは、書込みプロセスがより複雑なためセル・サイズが大きくなってしまい、また材料のばらつきおよび半選択アドレス方式のためにビット線またはワード線上のどこでもエレメントが不意にスイッチングしてしまうことがある。しかしながら、最も深刻な制限は、ＭＴＪ−ＭＲＡＭでは、配線が微細になるにつれて書込み磁界を生成するのに必要な電流密度のスケーリングができなくなり、また超常磁性を回避するためにソフト電極の保磁力が大きくなってしまうことである。例えば、２０ｎｍノードまでスケーリングを行うためには、立方体形の磁気ビットは、Ｋｕ＝５０ｋＢＴ／Ｖ＝２．８×１０５エルグ／ｃｍ３（式中Ｔ／Ｖは温度を電圧で割ったもの）で表される異方性エネルギー（Ｋｕ）を必要とする。１０００ｅｍｕ／ｃｍ３の磁化を想定すると、異方性磁界（Ｈｋ）は、Ｈｋ＝２Ｋｕ／Ｍ＝５７０Ｏｅ（式中Ｍは磁化）になる必要がある。磁化反転のStoner-Wohlfarthモデルでは、Ｈｋが高速スイッチングに必要な磁界にほぼ等しくなると解釈することができる。その中心から２０ｎｍのところに５７０Ｏｅを生成する（磁気軸に４５度の角度の）２０ｎｍ×２０ｎｍのビット配線およびワード配線では、その電流密度が少なくともｊ＝（５／２１／２）Ｈｋ／ｄ＝１×１０９Ａ／ｃｍ２（式中ｄは高さおよび幅）となる必要があるはずである。銅のビット線とワード線の長さが２５６セル分（１０μｍ）と想定すると、その電圧は、Ｖ＝ｊρＬ＝２ボルト（式中ｊは電流密度、ρは抵抗率、Ｌは線の長さ）となるはずである。電力は、Ｐ＝２Ｖｊｄ２＝１６ｍＷとなるはずである。かかる大きな電流密度におけるエレクトロマイグレーションおよび電力損失の問題により、２０ｎｍノードでは（また、おそらくこのノードに達するかなり以前に）、フィールド誘導のＭＴＪ書込みの実用化が妨げられると思われる。
電流密度は、できる限り低くすることが好ましい（１０７Ａ／ｃｍ２程度）。電流密度は、ワード線およびビット線によって電界が印加されるときに、ＭＴＪにより電流を直接に流すことによって低く保持される。次いで電力消費（Ｐ＝Ｉ２Ｒ）により自由電極が加熱され、書込み時のＨｋが一時的に低下する。冷却後、Ｈｋがその本来の値にまで増加して、書き込まれたビットの長期間の熱的安定性が保証される。本発明の例を示す特定の数値例を以下に示す。熱アシストＭＴＪ書込みによって、半選択の問題も解決される。ＭＴＪによる書込みの際、電界の半分はワード線によってもたらされ、半分はビット線からもたらされる。これは、ビット線およびワード線上のその他のセルには、交差部にあるセルの半分の電界がかかることを意味する。これらが誤ってスイッチングしてしまうことがある。熱アシストを使用すると、（例えばＦＥＴを使用することにより）書き込まれるべき接合部だけを電流が流れるので、従来のＭＴＪアーキテクチャの半選択の問題が回避される。したがって、本発明を用いれば、Ｈｋは１つの接合部だけで低下する。
スピン分極電流を、スピン転移による磁気スイッチングに使用することもできる。スピン転移は、マグネットの磁化方向を横切るスピン電流成分がマグネットの表面で吸収されるときに起こる。図１に示す特定の場合には、非磁性金属スペーサ１２０が、厚い固定マグネット１４０と薄い「自由」マグネット１３０の間に挿入されている。磁気層１３０、１４０は、層面に垂直な異方性をもっており、この異方性が、印加電界、交換電界、および消磁電界を支配する（このデバイスの別のバージョンでは面内に磁化を有する）。電流は、厚いマグネット１４０から薄いマグネット１３０へと流れ、厚いマグネットの方向に極性をもつ電流が薄いマグネットに影響を及ぼす。平行または反平行の磁化に対してはスピン転移は起こらない。しかしながら、薄いマグネットの方向の（熱運動や不完全性による）どのように小さな偏りも、非磁性スペーサ１２０と自由マグネット１３０の間の表面で自由マグネットの方向にスピン電流の交差をもたらす。この角運動量の転移により、自由電極１３０の磁気モーメントにトルクが生じる。このトルクにより、磁化方向１５０が回転して上を向き、異方性の方向の周りで歳差運動をする。角運動量の転移が歳差運動の減衰よりも速い場合、傾きは逆転が起こるまで増大することになる。電流が自由電極によってスピン分極されるようになるので、逆方向に電流を流すことによって、自由電極のモーメントをスイッチバックさせることができる。角運動量は、スペーサと厚い電極の境界面で交差スピン電流が吸収されるので失われる。次いで、角運動量が失われて、反対方向に揃った状態が有利になる。
自由電極に垂直な異方性が、（消磁場が面内磁化に有利に働く）形状異方性よりも優位にあり、「厚い」または「ハードな」電極１４０およびスペーサ１２０が、低交換および静磁場向けに設計されている（厚い電極１４０はこれを実現するために実際に多数の層を含むことがある）と想定すると、スイッチングに必要な限界電流は、Ｉ＝αｅγＳＨｋ／ｇとなる。この式で、αはGilbert減衰パラメータ、ｅは電荷、γは磁気回転比、Ｓは自由電極の全スピン、ｇはスピン電流分極に依存するパラメータである。（Stoner-Wohlfarthモデルを想定して）
Figure 0004056555
 およびＨｋ＝２Ｋｕ／Ｍであるので、限界電流密度は、
Figure 0004056555
 であり、式中ｔは自由電極の厚さである。２０ｎｍノードでは、超常磁性を回避しなければならないので、ｔＫｕ＞５０ｋＢＴ／Ａ＝０．６エルグ／ｃｍ２となる（例えば、３３０Ｋでｔ＝２ｎｍのとき、Ｋｕ＝３×１０６エルグ／ｃｍ３である）。分極が（純粋なコバルトの場合に典型的な）０．３５の場合、ｇ＝０．２である。
バルクのコバルトや、その他の高品質金属マグネットでは、ａは０．０１より小さくなる可能性があるが、（２０ｎｍの厚さの）コバルト薄膜中では０．０４＜α＜０．２となることが判明しており、ナノ収縮により、磁気減衰が表面近傍で非常に大きくなり得ることが示唆される。２ｎｍの厚さの膜についてα＝０．０４の場合には、限界電流密度は、４×１０７Ａ／ｃｍ２となる。膜をより薄くすることによって、この値を小さくすることはできない。超常磁性を回避するためにＫｕを大きくする必要があるからである。高速スイッチングさせるためには、スピン・トルクが実効減衰トルクを上回る必要があるので、電流密度をこれよりも大きくする必要がある。必要となる追加電流密度は、
Figure 0004056555
 （式中τはスイッチング時間）である。ｔ＝２ｎｍ、τ＝１ｎｓ、およびＭ＝２００ｅｍｕ／ｃｍ３（コバルトの磁化は１４００ｅｍｕ／ｃｍ３）の場合、ｊｓｗｉｔｃｈ＝１×１０７Ａ／ｃｍ2である。面外デバイスでは、面内形状異方性が支配的にならないようにこの低磁化が望ましいはずである。形状異方性により、２πＭ２＝２．５×１０５エルグ／ｃｍ３の実効エネルギー密度が与えられるが、これは、この例のＫｕに比べて十分の一よりも小さい。
図１に示す構造では、その材料が、コバルトの分極、コバルトに比べて７分の一のモーメント、高い異方性、および低いGilbert減衰を有すると想定すると、２０ｎｍノードにおけるスピン転移デバイスに必要な電流密度の合計は、５×１０７Ａ／ｃｍ２となる。楽観的な仮定をしても、図１に示す構造の電流密度は、望ましくないほど大きくなり、時間の経過につれてデバイスのエレクトロマイグレーションおよび故障の問題が生じる恐れがある。
図１に示すデバイスでは、すべて金属のデバイスであるので、抵抗が低すぎる。実験によれば、簡単な７層のデバイスの抵抗は約０．０１Ω−μｍ２であり、抵抗の変化は約０．００１Ω−μｍ２である。２０ｎｍノードでは、この抵抗変化は２．５Ωであり、他方、（２５６個分のセル長を想定して）銅のビット線は、Ｒ＝ρＬ／Ａ＝５００ΩおよびΔＲ／Ｒ＝０．００５の抵抗をもつ（式中ΔＲは抵抗の変化を表し、Ｌは配線長である）。かかる小さな信号を検出するのは困難である。書込みおよび読出しに関連するすべての電子回路がメモリセルと比較してそれほど大きなチップ面積を取らないようにするために、ビット線がこのように長くなるのは必然的である。配線抵抗はフィーチャ・サイズに比例して低下し、他方、デバイス抵抗はフィーチャ・サイズの２乗で低下する（したがって、１００ｎｍノードではΔＲ／Ｒ＝０．００１となる）ので、この問題は、長さが長くなればなるほど悪化する。理想的には、抵抗を少なくとも２０倍に増大する必要がある。抵抗を増大させる一方法は、（例えば固定電極と非磁性の金属スペーサの間の）１つまたは複数の境界面に薄いポーラス酸化物層を付けることである。これには、細孔により電流密度を密集させ、デバイスの有効面積を減少させる効果がある。遺憾ながら、これによって、局所的な電流密度も増大する。例えば、２０倍に抵抗を増大させるためには、発明者らによる２０ｎｍノード設計では、細孔が５％の面積を占め、局所的な電流密度が約１×１０９Ａ／ｃｍ２になる必要があるはずである。したがって、高電流密度に伴う問題は、より悪化する可能性がある。
一実施形態では、以上説明した問題は、金属スペーサ１２０を（図２に示すような）酸化物などの絶縁体バリア１６０で置き換えて（好ましくは電流が密集することなしに）抵抗を増大させ、抵抗と熱特性を最適化して電流誘導加熱により異方性を一時的に低下させ、自由層材料を最適化して小さな温度変化に対する異方性を大幅に低下させて、限界電流密度が書込み時にかなり低減するようにすることによって解決される。酸化物層１６０は、０．２Ω−μｍ２と２０Ω−μｍ２の間の抵抗をもつことが好ましい。図２にはまた、ビット線２００、ワード線２３０、ヒートシンク２２０、ペデスタル（電気接点）２１０、およびトランジスタ２４０も示す。したがって、図２に示すデバイスは、スピン転移と（例えば５０℃の変化より大きな）熱アシストの組合せによる電流誘導スイッチングを伴うＭＴＪである。
この実施形態ではまた、以上で論じた連続的なピン・ホールのない酸化物バリア層１６０とは対照的に、ポーラス酸化物の使用を活かすことができる。前述したように、抵抗を増大させる一方法は、１つまたは複数の界面に薄いポーラス酸化物層を付けることである。これには、細孔により電流を密集させ、デバイスの有効面積を減少させる効果がある。したがって、図２はまた、酸化物バリアがポーラス酸化物バリアの場合の、酸化物バリア１６０のいずれか一方の側（または両側）に配置できる任意選択の非磁性金属スペーサ１７０を示している。この非磁性の金属スペーサ１７０は、酸化物バリア１６０と、自由電極１３０および固定電極１４０のいずれか（または両方）との間に設けることができる。このポーラス酸化物１６０は、磁性電極１３０と１４０の間に配置する必要はない。そうする代わりに、この絶縁物１６０の細孔による電流の分散が自由電極に到達する前に余り大きくならず、酸化物における電力消費が自由電極の加熱を引き起こす限り、ポーラス酸化物１６０を磁性電極のすぐ近くに置くこともできる。
スピン転移の概念は、トンネル・バリアに関して最初に考慮されたか、ＭＴＪの通常の抵抗値では過剰な加熱が起こるので可能でないとして否定された。幸いに、非常に多くの研究がなされて、磁気ヘッド中でセンサとして使用できるほどＭＴＪ抵抗が低減されるようになり、今や、ピン・ホールのない、抵抗値が１０Ω―μｍ２より小さくΔＲ／Ｒが０．２よりも大きいデバイスを作成することができるようになった。
図２に示す形状も新規である。ＦＥＴ２４０が双方向の電流の流れを可能にすることに留意されたい。また、ハード電極１４０および自由電極１３０は、磁気特性および磁気結合が最適化されるように複数の層を含むことができ、それらのうちの１つはＴｂＦｅＣｏ合金とすることができる。本発明では、ハード電極用に反強磁性の固着（pinning）層および合成フェリ磁性体、および自由電極用の「キャッピング（capping）」層を含むことができる。このデバイスは、２０ｎｍノードで熱アシストなしに、１×１０８Ａ／ｃｍ２で書込みができる。リードバック信号および電力消費の点から、かかるデバイスの最適な抵抗は、５００Ωのビット線抵抗にほぼ等しく、これは、（２５６セル分の長さを仮定すると）０．２Ω−μｍ２に相当する。かかる低抵抗のＭＴＪが、ピン・ホールなしに行うことが可能であり（またはポーラス酸化物デバイスを良好なΔＲ／Ｒをもつように作成することが可能であり）、かつかかる高電流密度を維持することが可能であると想定すると、電力は接合部で８０μＷ、ビット線で８０μＷ、すなわち全部で１６０μＷとなるはずである。
ペデスタル２１０は、（純粋な優良金属で一般的な）熱伝導率１００Ｗ／ｍＫをもち２０ｎｍの高さがあり、接合部の電力の半分が自由電極１３０上に蓄積（４０μＷ）されると、温度上昇は、ΔＴ＝Ｐｈ／ＫＡ＝２０Ｋ（式中、ｈはペデスタルの高さ、Ｐは電力、Ｋは熱伝導率）となるはずである。この式で、温度上昇は、バリアが有効な熱絶縁体であると仮定することによって推定され、簡単な１次元熱流問題として解かれる。結論としては、１０８Ａ／ｃｍ２程度の電流密度では、エレクトロマイグレーション、高電力要件、低信号レベル、および２０ｎｍデバイスでは達成困難な抵抗値の問題が生じ得るということである。しかしながら、スピン転移による、かつ熱アシストなしのＭＴＪ書込みは、限界電流がｔＫｕ＞５０ｋＢＴ／Ａに従って、面積に逆比例してスケーリングされるので、４０ｎｍノードでははるかに妥当である。熱アシストなしの４０ｎｍデバイスで可能となり得るパラメータは、ｔ＝２ｎｍ、Ｋｕ＝７．５×１０５エルグ／ｃｍ３、α＝０．０４、ｇ＝０．２、ｊｃｒｉｔ＝１×１０７Ａ／ｃｍ２、Ｍ＝１００ｅｍｕ／ｃｍ３、τ＝１ｎｓ、ｊｓｗｉｔｃｈ＝５×１０６Ａ／ｃｍ２、ｊｔｏｔａｌ＝１．５×１０７Ａ／ｃｍ２、Ｉ＝０．２４ｍＡ、Ｒ＝１Ω−μｍ２＝６２５Ω、Ｖ＝０．１５ボルト、Ｐ＝３６μＷ、ｈ＝４０ｎｍ、Ｋ＝１００Ｗ／ｍＫ、ΔＴ＝４．５Ｋとなる。これを実現するには、低減衰、高分極、および低モーメントの材料が必要となる。したがって、本発明は、絶縁体１６０の抵抗を低下させて、低抵抗トンネル・バリアを実現する。この低抵抗トンネル・バリアにより、スピン転移ベースの書込みが電圧破壊や過熱なしに起こるのに十分に大きな電流密度が存在できるようになる。
次に、図２に示す熱アシストを用いた２０ｎｍノードの１×１０７Ａ／ｃｍ２で書込みを行うように設計されたデバイスについて考察する。４Ω−μｍ２＝１０ｋΩの抵抗および０．４Ｖの電圧では、総電力は１６μＷである（ビット線中の電力はこの電流では非常に小さくなる）。５０ｎｍのペデスタルの高さ、および（多くの合金で典型的な）１０Ｗ／ｍＫの熱伝導率で、自由電極１３０上で半分の電力が消費されると想定する場合、温度上昇は１００Ｋとなるはずである。さらに、熱時定数はτｔｈｅｒｍａｌ＝ｈ２Ｃ／Ｋ＝０．７５ｎｓと見積もることが可能であり、式中Ｃは熱容量である（３×１０６Ｊ／ｍ３と想定）。したがって、本発明のデバイスは、非常に高速である。電力は、（１×１０８Ａ／ｃｍ２と仮定して）非熱アシストの場合に比べてほぼ十分の一より小さいこと、また熱アシストなしのフィールド誘導ＭＴＪ書込みに比べて千分の一より小さいことに留意されたい。この解析では、ＭＴＪ、スピン・トルク、および熱アシストの組合せにより、小型、高速で、電力効率が良く、また大信号およびＣＭＯＳ集積化にとって理想的な抵抗値をもつデバイスが可能になることが示される。
他の実施形態では、ビット線およびワード線を流れる電流による磁界が、スイッチングを助けることができる。例えば、発明者らの２０ｎｍノード設計でこれらの線を流れる１×１０８Ａ／ｃｍ２の電流密度では、約６０Ｏｅの磁界を発生することができる。この１×１０７Ａ／ｃｍ２のＭＴＪ電流がこのビットを加熱して、書込みの場合の異方性を６０Ｏｅよりも小さく低減する。また、電力が熱アシストのない最良ケースに比べて百分の一に低減され、半選択アドレス指定に伴う問題が回避される。
自由電極１３０中に使用するのに理想的に適した１つのクラスの材料は、Ｇｄ、Ｃｏ、および特性を調整するために任意選択で少量加えられるその他の元素を含む「アモルファスの」ＴｂｘＦｅｙなどの強磁性ＲＥ−ＴＭ合金である。ＴｂｘＦｅｙ中で、希土類元素（ＲＥ）Ｔｂと遷移金属（ＴＭ）Ｆｅの磁化は互いに逆であり、異なる温度依存性を有する。ｘが０．１に等しいときには、ＴＭの磁化が優勢であるが、ｘ＝０．３ではＲＥの磁化が優勢である。ｘがほぼ０．２２に等しいとき、磁化は、（図３の破線で示される）室温で打ち消され（補償され）、次いで温度上昇と共に、（図３の磁化ベクトルの大きさによって示されるように）ＴＭサブネットワークの磁化が、ＲＥサブネットワークの磁化よりも大きくなるので、磁化は増大する。フェリ磁性体の全磁化は、非常に小さい（一般に３００ｅｍｕ／ｃｍ３より小さい）ので、限界電流はその他の材料よりも小さくなる可能性が高く、熱アシストのない場合でさえ、魅力的なものになっている。ＴｂｘＦｅｙ合金は、３００Ｋで１．５×１０７エルグ／ｃｍ３になり、約４００Ｋのキュリー温度でゼロに低下する調整可能な垂直異方性を有する。この大きな異方性と低いキュリー点により、本発明にとってこの種の材料が非常に魅力的なものになる（１０ｎｍ×１０ｎｍ×２ｎｍの自由電極でさえ、熱的に安定なものになる）。低磁化は、面外磁化を保証する。２０ｎｍの熱アシスト・デバイスの上述の例で、トンネル電流によって引き起こされる電力消費により、１６μＷの電力だけで、１ｎｓよりも短い時間で自由電極が４００Ｋに加熱される。キュリー温度近くの温度依存限界電流について理解することが重要である。Ｐが小さい場合にｇ∝Ｐ３／２となることを考慮すると、限界電流密度は、ｊ（Ｔ）∝Ｋｕ（Ｔ）／Ｐ（Ｔ）３／２となり、Ｋｕ（Ｔ）∝ＭＲＥ（Ｔ）２も導き出すことができる。ＲＥの磁気電子は、フェルミ準位から離れた４ｆ殻中にあり、ＴＭの磁気電子は（フェルミ準位の）３ｄ殻にあるので、分極は、主にＴＭ磁化によって決まる可能性がある。Ｐ（Ｔ）∝ＭＴＭ（Ｔ）を想定すると、ｊ（Ｔ）∝ＭＲＥ（Ｔ）２／ＭＴＭ（Ｔ）３／２となる。この場合、ｊ（Ｔ）∝Ｈｋ∝ＭＲＥ（Ｔ）２／ＭＴＭ（Ｔ）なので、これはフィールド誘導書込みに比べて有利ではなさそうなことに留意されたい。しかしながら、ここでは最悪ケースが考慮されている。ハード電極は効率良くヒートシンクを行うことができ、また低い温度応答と高いキュリー温度をもつ材料からなり、自由電極の分極のみがかなり低下するからである。それでも、分子中で指数部が大きく、ＭＲＥはＭＴＭよりも速く低下するので、このことから、温度が上昇するにつれ、限界電流が劇的に低下することが分かる。自由電極がキュリー温度に加熱されて冷却される場合、書込みは（キュリー温度のすぐ下の）最も有利な温度で行われる。
したがって、以上に示したように、本発明では、スイッチングすべき自由電極に隣接または近接した極めて低抵抗の酸化物層に電流を流すことにより、熱アシスト磁気書込みを実現することができる。電流誘導加熱により、自由電極の異方性が低減され、フィールド書込みまたはスピン転移ベースの書込みに必要となる電流が低減される。本発明は、優れた耐久性、電流制御されたスイッチング、優れたスケーラビリティ、極めて速いスイッチング速度、非常に小さなビット・セル、低電圧、低電力、およびＣＭＯＳ集積化に最適な抵抗を有する不揮発性ＭＲＡＭメモリ・デバイスを提供する。
本発明を好ましい実施形態について説明してきたが、本発明が添付の特許請求の範囲の趣旨および範囲に含まれる変更を加えて実施することもできることが当業者には理解されよう。
まとめとして、本発明の構成に関して以下の事項を開示する。
（１）
不揮発性磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスであって、
固定磁気電極と、
絶縁体層と、
自由磁気電極とを備え、前記絶縁体層が、前記固定磁気電極と前記自由磁気電極との間にあり、
前記絶縁体層が、前記自由磁気電極を電流誘導加熱により前記自由磁気電極の異方性を低下させるのに十分な電力消費を可能にするレベルの抵抗を有し、
前記加熱が、前記自由磁気電極をスイッチングさせて前記ＭＲＡＭデバイスに情報を書き込むのを助け、前記加熱がない場合に必要とされる値よりも低い値にまで電流密度を低下させ、
前記加熱電流が、スピン分極されており、前記自由磁気電極中でスピン転移により書込みが起こるのを可能にする、デバイス。
（２）
前記固定磁気電極が、１層または複数層を含む、上記（１）に記載のデバイス。
（３）
前記自由磁気電極および前記固定磁気電極に接続されたビット線およびワード線をさらに備え、前記加熱電流が、前記ビット線およびワード線を流れる電流による磁界とあいまって、前記自由磁気電極をスイッチングさせる、上記（１）に記載のデバイス。
（４）
前記絶縁体層の前記抵抗および熱特性が、前記電流誘導加熱によって、前記異方性を一時的に低減するように最適化される、上記（１）に記載のデバイス。
（５）
前記自由磁気電極用の材料は、該自由磁気電極の異方性を温度増加に従って低減し、前記情報の書込み時に限界電流密度が低減するのを可能にするように、最適化される、上記（１）に記載のデバイス。
（６）
不揮発性磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスであって、
固定磁気電極と、
前記固定磁気電極に接続され、連続でピン・ホールのない絶縁体層と、
前記絶縁体層に接続された自由磁気電極とを備え、前記絶縁体層が前記固定磁気電極と
前記自由磁気電極の間にあり、
前記絶縁体層が、前記自由磁気電極を電流誘導加熱により前記自由磁気電極の異方性を低下させるのに十分な電力消費を可能にするレベルの抵抗を有し、
前記加熱が、前記自由磁気電極をスイッチングさせて前記ＭＲＡＭデバイスに情報を書き込むのを助け、前記加熱がない場合に必要とされる値よりも低い値にまで電流密度を低下させ、
前記加熱電流が、スピン分極されており、前記自由磁気電極中でスピン転移により書込みが起こるのを可能にするレベルで生ずる、デバイス。
（７）
不揮発性磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスであって、
固定磁気電極と、
ポーラス絶縁体層と、
前記絶縁体層に隣接した非磁性体層と、
自由磁気電極とを備え、前記絶縁体層および前記非磁性体層が、前記固定磁気電極と前記自由磁気電極との間にあり、
前記絶縁体層が、前記自由磁気電極を電流誘導加熱により前記自由磁気電極の
異方性を低下させるのに十分な電力消費を可能にするレベルの抵抗を有し、
前記加熱が、前記自由磁気電極をスイッチングさせて前記ＭＲＡＭデバイスに情報を書き込むのを助け、前記加熱がない場合に必要とされる値よりも低い値にまで電流密度を低下させる、デバイス。
（８）
前記加熱電流が、スピン分極されており、前記自由磁気電極中でスピン転移ベースの書込みが起こるのを可能にするレベルで生ずる、上記（７）に記載のデバイス。
（９）
前記自由磁気電極および前記固定磁気電極に接続されたビット線およびワード線をさらに備え、前記加熱電流が、前記ビット線およびワード線を流れる電流による磁界とあいまって、前記自由磁気電極をスイッチングさせる、上記（７）に記載のデバイス。
（１０）
前記絶縁体層の前記抵抗および熱特性が、前記電流誘導加熱によって、前記異方性を一時的に低減するように最適化される、上記（７）に記載のデバイス。
（１１）
前記自由磁気電極用の材料は、該自由磁気電極の異方性を温度増加に従って低減し、前記情報の書込み時に限界電流密度が低減するのを可能にするように、最適化される、上記（７）に記載のデバイス。
（１２）
不揮発性磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスを製造する方法であって、
固定磁気電極を形成するステップと、
前記固定磁気電極上にポーラス絶縁体層を形成するステップと、
前記絶縁体層が前記固定磁気電極と自由磁気電極の間にくるように前記絶縁体層上に前記自由磁気電極を形成するステップとを含み、
前記絶縁体層を形成する前記ステップが、前記絶縁体層が、前記自由磁気電極を電流誘導加熱により前記自由磁気電極の異方性を低下させるのに十分な電力消費を可能にするレベルの抵抗を有するように実施され、
前記加熱が、前記自由磁気電極をスイッチングさせて前記ＭＲＡＭデバイスに情報を書き込むのを助け、前記加熱がない場合に必要とされる値よりも低い値にまで電流密度を低下させる、方法。
（１３）
不揮発性磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスを製造する方法であって、
固定磁気電極を形成するステップと、
前記固定磁気電極上に絶縁体層を形成するステップと、
前記絶縁体層が前記固定磁気電極と自由磁気電極の間にくるように前記絶縁体層上に前記自由磁気電極を形成するステップとを含み、
前記絶縁体層を形成する前記ステップが、前記絶縁体層が、前記自由磁気電極を電流誘導加熱により前記自由磁気電極の異方性を低下させるのに十分な電力消費を可能にするレベルの抵抗を有するように実施され、
前記加熱が、前記自由磁気電極をスイッチングさせて前記ＭＲＡＭデバイスに情報を書き込むのを助け、前記加熱がない場合に必要とされる値よりも低い値にまで電流密度を低下させ、
前記加熱電流が、スピン分極されており、前記自由磁気電極中でスピン転移ベースの書込みが起こるのを可能にするレベルで生ずる、方法。
（１４）
不揮発性磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスであって、
固定磁気電極と、
前記固定磁気電極に接続され、連続でピン・ホールのない絶縁体層と、
前記絶縁体層に接続された自由磁気電極とを備え、
前記絶縁体層が、前記固定磁気電極と前記自由磁気電極との間にあり、
前記絶縁体層が、スピン転移の書込みが前記自由磁気電極中で促進されるのに十分な電流密度が存在するのを可能にする抵抗レベルを有する、
前記絶縁体層が、前記自由磁気電極を電流誘導加熱により前記自由磁気電極の異方性を低下させるのに十分な電力消費を可能にするレベルの抵抗を有し、
前記加熱が、前記自由磁気電極をスイッチングさせて情報を書き込むのを助け、前記加熱がない場合に必要とされる値よりも低い値にまで電流密度を低下させ、
前記加熱電流が、スピン分極されており、前記自由磁気電極中でスピン転移により書込みが起こるのを可能にする、デバイス。
磁気ランダム・アクセス・メモリ構造の概略図である。 磁気ランダム・アクセス・メモリ構造の概略図である。 磁気合金における温度と磁化の関係を示すグラフである。
符号の説明
１２０ 非磁性金属スペーサ
１３０ 自由マグネット、自由電極
１４０ 固定マグネット、固定電極、ハード電極
１５０ 磁化方向
１６０ 酸化物バリア
１７０ 非磁性金属スペーサ
２００ ビット線
２１０ ペデスタル（電気接点）
２２０ ヒートシンク
２３０ ワード線
２４０ トランジスタ

Claims (14)

  1. 不揮発性磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスであって、
    固定磁気電極と、
    絶縁体層と、
    自由磁気電極とを備え、前記絶縁体層が、前記固定磁気電極と前記自由磁気電極との間にあり、
    前記絶縁体層が、前記自由磁気電極を電流誘導加熱により前記自由磁気電極の異方性を低下させるのに十分な電力消費を可能にするレベルの抵抗を有し、
    前記加熱が、前記自由磁気電極をスイッチングさせて前記ＭＲＡＭデバイスに情報を書き込むのを助け、前記加熱がない場合に必要とされる値よりも低い値にまで電流密度を低下させ、
    前記加熱電流が、スピン分極されており、前記自由磁気電極中でスピン転移により書込みが起こるのを可能にする、デバイス。
  2. 前記固定磁気電極が、１層または複数層を含む、請求項１に記載のデバイス。
  3. 前記自由磁気電極および前記固定磁気電極に接続されたビット線およびワード線をさらに備え、前記加熱電流が、前記ビット線およびワード線を流れる電流による磁界とあいまって、前記自由磁気電極をスイッチングさせる、請求項１に記載のデバイス。
  4. 前記絶縁体層の前記抵抗および熱特性が、前記電流誘導加熱によって、前記異方性を一時的に低減するように最適化される、請求項１に記載のデバイス。
  5. 前記自由磁気電極用の材料は、該自由磁気電極の異方性を温度増加に従って低減し、前記情報の書込み時に限界電流密度が低減するのを可能にするように、最適化される、請求項１に記載のデバイス。
  6. 不揮発性磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスであって、
    固定磁気電極と、
    前記固定磁気電極に接続され、連続でピン・ホールのない絶縁体層と、
    前記絶縁体層に接続された自由磁気電極とを備え、前記絶縁体層が前記固定磁気電極と
    前記自由磁気電極の間にあり、
    前記絶縁体層が、前記自由磁気電極を電流誘導加熱により前記自由磁気電極の異方性を低下させるのに十分な電力消費を可能にするレベルの抵抗を有し、
    前記加熱が、前記自由磁気電極をスイッチングさせて前記ＭＲＡＭデバイスに情報を書き込むのを助け、前記加熱がない場合に必要とされる値よりも低い値にまで電流密度を低下させ、
    前記加熱電流が、スピン分極されており、前記自由磁気電極中でスピン転移により書込みが起こるのを可能にするレベルで生ずる、デバイス。
  7. 不揮発性磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスであって、
    固定磁気電極と、
    ポーラス絶縁体層と、
    前記絶縁体層に隣接した非磁性体層と、
    自由磁気電極とを備え、前記絶縁体層および前記非磁性体層が、前記固定磁気電極と前記自由磁気電極との間にあり、
    前記絶縁体層が、前記自由磁気電極を電流誘導加熱により前記自由磁気電極の
    異方性を低下させるのに十分な電力消費を可能にするレベルの抵抗を有し、
    前記加熱が、前記自由磁気電極をスイッチングさせて前記ＭＲＡＭデバイスに情報を書き込むのを助け、前記加熱がない場合に必要とされる値よりも低い値にまで電流密度を低下させる、デバイス。
  8. 前記加熱電流が、スピン分極されており、前記自由磁気電極中でスピン転移ベースの書込みが起こるのを可能にするレベルで生ずる、請求項７に記載のデバイス。
  9. 前記自由磁気電極および前記固定磁気電極に接続されたビット線およびワード線をさらに備え、前記加熱電流が、前記ビット線およびワード線を流れる電流による磁界とあいまって、前記自由磁気電極をスイッチングさせる、請求項７に記載のデバイス。
  10. 前記絶縁体層の前記抵抗および熱特性が、前記電流誘導加熱によって、前記異方性を一時的に低減するように最適化される、請求項７に記載のデバイス。
  11. 前記自由磁気電極用の材料は、該自由磁気電極の異方性を温度増加に従って低減し、前記情報の書込み時に限界電流密度が低減するのを可能にするように、最適化される、請求項７に記載のデバイス。
  12. 不揮発性磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスを製造する方法であって、
    固定磁気電極を形成するステップと、
    前記固定磁気電極上にポーラス絶縁体層を形成するステップと、
    前記絶縁体層が前記固定磁気電極と自由磁気電極の間にくるように前記絶縁体層上に前記自由磁気電極を形成するステップとを含み、
    前記絶縁体層を形成する前記ステップが、前記絶縁体層が、前記自由磁気電極を電流誘導加熱により前記自由磁気電極の異方性を低下させるのに十分な電力消費を可能にするレベルの抵抗を有するように実施され、
    前記加熱が、前記自由磁気電極をスイッチングさせて前記ＭＲＡＭデバイスに情報を書き込むのを助け、前記加熱がない場合に必要とされる値よりも低い値にまで電流密度を低下させる、方法。
  13. 不揮発性磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスを製造する方法であって、
    固定磁気電極を形成するステップと、
    前記固定磁気電極上に絶縁体層を形成するステップと、
    前記絶縁体層が前記固定磁気電極と自由磁気電極の間にくるように前記絶縁体層上に前記自由磁気電極を形成するステップとを含み、
    前記絶縁体層を形成する前記ステップが、前記絶縁体層が、前記自由磁気電極を電流誘導加熱により前記自由磁気電極の異方性を低下させるのに十分な電力消費を可能にするレベルの抵抗を有するように実施され、
    前記加熱が、前記自由磁気電極をスイッチングさせて前記ＭＲＡＭデバイスに情報を書き込むのを助け、前記加熱がない場合に必要とされる値よりも低い値にまで電流密度を低下させ、
    前記加熱電流が、スピン分極されており、前記自由磁気電極中でスピン転移ベースの書込みが起こるのを可能にするレベルで生ずる、方法。
  14. 不揮発性磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスであって、
    固定磁気電極と、
    前記固定磁気電極に接続され、連続でピン・ホールのない絶縁体層と、
    前記絶縁体層に接続された自由磁気電極とを備え、
    前記絶縁体層が、前記固定磁気電極と前記自由磁気電極との間にあり、
    前記絶縁体層が、スピン転移の書込みが前記自由磁気電極中で促進されるのに十分な電流密度が存在するのを可能にする抵抗レベルを有する、
    前記絶縁体層が、前記自由磁気電極を電流誘導加熱により前記自由磁気電極の異方性を低下させるのに十分な電力消費を可能にするレベルの抵抗を有し、
    前記加熱が、前記自由磁気電極をスイッチングさせて情報を書き込むのを助け、前記加熱がない場合に必要とされる値よりも低い値にまで電流密度を低下させ、
    前記加熱電流が、スピン分極されており、前記自由磁気電極中でスピン転移により書込みが起こるのを可能にする、デバイス。
JP2007203671A 2002-11-15 2007-08-03 酸化物層と電流誘導加熱を使用した熱アシスト磁気書込み Expired - Fee Related JP4056555B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/295,678 US6771534B2 (en) 2002-11-15 2002-11-15 Thermally-assisted magnetic writing using an oxide layer and current-induced heating

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003383176A Division JP4051334B2 (ja) 2002-11-15 2003-11-12 酸化物層と電流誘導加熱を使用した熱アシスト磁気書込み

Publications (2)

Publication Number Publication Date
JP2008004952A JP2008004952A (ja) 2008-01-10
JP4056555B2 true JP4056555B2 (ja) 2008-03-05

Family

ID=32297275

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003383176A Expired - Fee Related JP4051334B2 (ja) 2002-11-15 2003-11-12 酸化物層と電流誘導加熱を使用した熱アシスト磁気書込み
JP2007203671A Expired - Fee Related JP4056555B2 (ja) 2002-11-15 2007-08-03 酸化物層と電流誘導加熱を使用した熱アシスト磁気書込み

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2003383176A Expired - Fee Related JP4051334B2 (ja) 2002-11-15 2003-11-12 酸化物層と電流誘導加熱を使用した熱アシスト磁気書込み

Country Status (4)

Country Link
US (1) US6771534B2 (ja)
JP (2) JP4051334B2 (ja)
CN (1) CN100456384C (ja)
TW (1) TWI232449B (ja)

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023723B2 (en) 2002-11-12 2006-04-04 Nve Corporation Magnetic memory layers thermal pulse transitions
US6952364B2 (en) * 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
KR100615600B1 (ko) * 2004-08-09 2006-08-25 삼성전자주식회사 고집적 자기램 소자 및 그 제조방법
US7161875B2 (en) * 2003-06-12 2007-01-09 Hewlett-Packard Development Company, L.P. Thermal-assisted magnetic memory storage device
EP1639656B1 (en) 2003-06-23 2019-06-12 NVE Corporation Thermally operated ferromagnetic memory cell
KR100835275B1 (ko) * 2004-08-12 2008-06-05 삼성전자주식회사 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들
US7369428B2 (en) * 2003-09-29 2008-05-06 Samsung Electronics Co., Ltd. Methods of operating a magnetic random access memory device and related devices and structures
KR100615089B1 (ko) * 2004-07-14 2006-08-23 삼성전자주식회사 낮은 구동 전류를 갖는 자기 램
US7372722B2 (en) * 2003-09-29 2008-05-13 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory devices including heat-generating structures
KR100568512B1 (ko) * 2003-09-29 2006-04-07 삼성전자주식회사 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들
FR2860910B1 (fr) * 2003-10-10 2006-02-10 Commissariat Energie Atomique Dispositif a jonction tunnel magnetique et procede d'ecriture/lecture d'un tel dispositif
US20060281258A1 (en) * 2004-10-06 2006-12-14 Bernard Dieny Magnetic tunnel junction device and writing/reading method for said device
US7242045B2 (en) * 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7057920B2 (en) * 2004-04-26 2006-06-06 Hewlett-Packard Development Company, L.P. Two conductor thermally assisted magnetic memory
US7148531B2 (en) * 2004-04-29 2006-12-12 Nve Corporation Magnetoresistive memory SOI cell
US7102921B2 (en) * 2004-05-11 2006-09-05 Hewlett-Packard Development Company, L.P. Magnetic memory device
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
KR100660539B1 (ko) * 2004-07-29 2006-12-22 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
WO2006044244A2 (en) * 2004-10-12 2006-04-27 Nve Corporataion Thermomagnetically assisted spin-momentum-transfer switching memory
TW200633193A (en) * 2004-12-02 2006-09-16 Koninkl Philips Electronics Nv Non-volatile memory
US7397074B2 (en) * 2005-01-12 2008-07-08 Samsung Electronics Co., Ltd. RF field heated diodes for providing thermally assisted switching to magnetic memory elements
KR100657956B1 (ko) * 2005-04-06 2006-12-14 삼성전자주식회사 다치 저항체 메모리 소자와 그 제조 및 동작 방법
JP2006332218A (ja) * 2005-05-25 2006-12-07 Hitachi Ltd 熱アシスト型のスピン注入磁化反転を利用した磁気記録装置
JP5062481B2 (ja) 2005-08-15 2012-10-31 日本電気株式会社 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法
KR100727486B1 (ko) * 2005-08-16 2007-06-13 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
US7224601B2 (en) * 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
US7777261B2 (en) 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
US7973349B2 (en) * 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
KR100695163B1 (ko) * 2005-10-06 2007-03-14 삼성전자주식회사 자기저항 효과를 이용한 상변화 메모리 소자와 그 동작 및제조 방법
US7486545B2 (en) * 2005-11-01 2009-02-03 Magic Technologies, Inc. Thermally assisted integrated MRAM design and process for its manufacture
US7203089B1 (en) * 2005-11-17 2007-04-10 Macronix International Co., Ltd. Systems and methods for a magnetic memory device that includes two word line transistors
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US7848137B2 (en) 2006-03-24 2010-12-07 Nec Corporation MRAM and data read/write method for MRAM
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
JP5099368B2 (ja) * 2006-04-11 2012-12-19 日本電気株式会社 磁気ランダムアクセスメモリ
US7466585B2 (en) * 2006-04-28 2008-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory
US7851840B2 (en) * 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
TWI449040B (zh) * 2006-10-06 2014-08-11 Crocus Technology Sa 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法
US7652915B2 (en) * 2006-12-19 2010-01-26 Hitachi Global Storage Technologies Netherlands B.V. High density spin torque three dimensional (3D) memory arrays addressed with microwave current
US7508042B2 (en) * 2006-12-22 2009-03-24 Magic Technologies, Inc. Spin transfer MRAM device with magnetic biasing
WO2008099626A1 (ja) * 2007-02-13 2008-08-21 Nec Corporation 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
US7573736B2 (en) * 2007-05-22 2009-08-11 Taiwan Semiconductor Manufacturing Company Spin torque transfer MRAM device
US7688616B2 (en) * 2007-06-18 2010-03-30 Taiwan Semicondcutor Manufacturing Company, Ltd. Device and method of programming a magnetic memory element
US7957179B2 (en) * 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
US7982275B2 (en) * 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US8100228B2 (en) * 2007-10-12 2012-01-24 D B Industries, Inc. Portable anchorage assembly
US20090097303A1 (en) * 2007-10-15 2009-04-16 Honeywell International Inc. MRAM with Resistive Property Adjustment
FR2925747B1 (fr) * 2007-12-21 2010-04-09 Commissariat Energie Atomique Memoire magnetique a ecriture assistee thermiquement
WO2009098796A1 (ja) * 2008-02-08 2009-08-13 Fuji Electric Holdings Co., Ltd. 磁気メモリー素子、その駆動方法及び不揮発性記憶装置
ATE538474T1 (de) * 2008-04-07 2012-01-15 Crocus Technology Sa System und verfahren zum schreiben von daten auf magnetoresistive direktzugriffsspeicherzellen
FR2931011B1 (fr) * 2008-05-06 2010-05-28 Commissariat Energie Atomique Element magnetique a ecriture assistee thermiquement
EP2124228B1 (en) * 2008-05-20 2014-03-05 Crocus Technology Magnetic random access memory with an elliptical junction
US8031519B2 (en) 2008-06-18 2011-10-04 Crocus Technology S.A. Shared line magnetic random access memory cells
US8310866B2 (en) * 2008-07-07 2012-11-13 Qimonda Ag MRAM device structure employing thermally-assisted write operations and thermally-unassisted self-referencing operations
US7804709B2 (en) * 2008-07-18 2010-09-28 Seagate Technology Llc Diode assisted switching spin-transfer torque memory unit
US8054677B2 (en) 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US8223532B2 (en) 2008-08-07 2012-07-17 Seagate Technology Llc Magnetic field assisted STRAM cells
US7894248B2 (en) * 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US7746687B2 (en) * 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US8102700B2 (en) * 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US8487390B2 (en) * 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US8217478B2 (en) 2008-10-10 2012-07-10 Seagate Technology Llc Magnetic stack with oxide to reduce switching current
US20100091564A1 (en) * 2008-10-10 2010-04-15 Seagate Technology Llc Magnetic stack having reduced switching current
JP4970407B2 (ja) * 2008-11-10 2012-07-04 株式会社東芝 磁気記憶素子およびこの磁気記憶素子を備えた磁気メモリならびに磁気メモリの駆動方法
US8929131B2 (en) 2008-12-02 2015-01-06 Fuji Electric Co., Ltd. Magnetic memory element and non-volatile storage device
US7978505B2 (en) * 2009-01-29 2011-07-12 Headway Technologies, Inc. Heat assisted switching and separated read-write MRAM
JP5432762B2 (ja) * 2009-02-19 2014-03-05 クロッカス・テクノロジー・ソシエテ・アノニム アクティブストラップ式磁気ランダムアクセスメモリの記憶素子
US8053255B2 (en) * 2009-03-03 2011-11-08 Seagate Technology Llc STRAM with compensation element and method of making the same
US7994597B2 (en) * 2009-03-13 2011-08-09 Magic Technologies, Inc. MRAM with coupling valve switching
US7916528B2 (en) * 2009-03-30 2011-03-29 Seagate Technology Llc Predictive thermal preconditioning and timing control for non-volatile memory cells
EP2276034B1 (en) * 2009-07-13 2016-04-27 Crocus Technology S.A. Self-referenced magnetic random access memory cell
JP5578448B2 (ja) * 2009-09-17 2014-08-27 富士電機株式会社 磁気抵抗素子及びそれを用いた不揮発性半導体記憶装置
US8159866B2 (en) 2009-10-30 2012-04-17 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
US8064246B2 (en) * 2009-12-10 2011-11-22 John Casimir Slonczewski Creating spin-transfer torque in oscillators and memories
US9130151B2 (en) 2010-01-11 2015-09-08 Samsung Electronics Co., Ltd. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
JP5916985B2 (ja) * 2010-03-31 2016-05-11 ダブリュディ・メディア・シンガポール・プライベートリミテッド 熱アシスト記録用磁気ディスクへの磁気記録方法
US8248100B2 (en) * 2010-04-19 2012-08-21 Grandis, Inc. Method and system for providing spin transfer based logic devices
US8704547B2 (en) * 2010-04-19 2014-04-22 Samsung Electronics Co., Ltd. Method and system for providing spin transfer based logic devices
TWI466271B (zh) * 2010-07-05 2014-12-21 Macronix Int Co Ltd 具有可調整閘極電阻值之電晶體及具有可調整閘極電阻值之電晶體之半導體元件
US8546896B2 (en) 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
KR101463948B1 (ko) * 2010-11-08 2014-11-27 삼성전자주식회사 자기 기억 소자
US8456895B2 (en) 2011-05-03 2013-06-04 International Business Machines Corporation Magnonic magnetic random access memory device
US8754491B2 (en) 2011-05-03 2014-06-17 International Business Machines Corporation Spin torque MRAM using bidirectional magnonic writing
US8456894B2 (en) * 2011-05-03 2013-06-04 International Business Machines Corporation Noncontact writing of nanometer scale magnetic bits using heat flow induced spin torque effect
US8766383B2 (en) 2011-07-07 2014-07-01 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction using half metallic ferromagnets
EP2615610B1 (en) * 2012-01-16 2016-11-02 Crocus Technology S.A. Mram cell and method for writing to the mram cell using a thermally assisted write operation with a reduced field current
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8947915B2 (en) * 2012-12-17 2015-02-03 International Business Machines Corporation Thermal spin torqure transfer magnetoresistive random access memory
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9490000B2 (en) * 2014-04-10 2016-11-08 Samsung Electronics Co., Ltd. Method and system for providing thermally assisted magnetic junctions having a multi-phase operation
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US10720570B2 (en) * 2017-06-12 2020-07-21 Western Digital Technologies, Inc. Magnetic sensor using spin hall effect
US10388349B2 (en) * 2017-09-21 2019-08-20 The Regents Of The University Of California Writing of a magnetic memory with electric pulses
WO2019092817A1 (ja) 2017-11-08 2019-05-16 Tdk株式会社 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
CN109994145B (zh) * 2019-03-20 2020-12-08 浙江大学 一种金属绝缘层金属结构的产热时间提取方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289410A (en) * 1992-06-29 1994-02-22 California Institute Of Technology Non-volatile magnetic random access memory
US6034887A (en) * 1998-08-05 2000-03-07 International Business Machines Corporation Non-volatile magnetic memory cell and devices
US5940319A (en) * 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof
JP2000091667A (ja) * 1998-09-09 2000-03-31 Read Rite Smi Kk スピンバルブ磁気抵抗センサ及び薄膜磁気ヘッド
JP3920565B2 (ja) * 2000-12-26 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
US6545896B1 (en) * 2002-02-05 2003-04-08 Hewlett Packard Development Company, L.P. Storage pack for use in high performance systems

Also Published As

Publication number Publication date
JP2008004952A (ja) 2008-01-10
US6771534B2 (en) 2004-08-03
JP4051334B2 (ja) 2008-02-20
TW200423123A (en) 2004-11-01
TWI232449B (en) 2005-05-11
CN1519856A (zh) 2004-08-11
JP2004172614A (ja) 2004-06-17
US20040095801A1 (en) 2004-05-20
CN100456384C (zh) 2009-01-28

Similar Documents

Publication Publication Date Title
JP4056555B2 (ja) 酸化物層と電流誘導加熱を使用した熱アシスト磁気書込み
JP5419856B2 (ja) 磁性トンネル接合
JP4493490B2 (ja) 発熱体付きメモリ記憶デバイス
JP5586473B2 (ja) 熱支援書き込み手順を備える磁気メモリ装置と方法
JP5441881B2 (ja) 磁気トンネル接合を備えた磁気メモリ
EP2124228B1 (en) Magnetic random access memory with an elliptical junction
JP2006073930A (ja) 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
CN106887247B (zh) 信息存储元件和存储装置
CN103503154B (zh) 磁阻随机存取存储器器件及其形成方法
JP2007525840A (ja) 熱アシスト方式で書き込まれ、磁気トンネル接合を有する磁気メモリ、及びその書き込み方法
JP2003110094A (ja) 垂直磁化膜を用いた磁気メモリ及びその製造方法
JP2008227009A (ja) 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法
JP2011507243A5 (ja)
TW200522403A (en) Magnetoresistance effect element, method of manufacturing the same, magnetic storage and method of manufacturing the same
CN102592658A (zh) 存储元件和存储装置
JP2020136661A (ja) 垂直スピントランスファートルクｍｒａｍメモリセル
KR20140135566A (ko) 자기저항요소 및 이를 포함하는 메모리소자
US6794697B1 (en) Asymmetric patterned magnetic memory
US10777248B1 (en) Heat assisted perpendicular spin transfer torque MRAM memory cell
US10446249B2 (en) Magnetic memory device
US7994597B2 (en) MRAM with coupling valve switching
EP2851943B1 (en) Storage device, storage element
Kent et al. Annular spin-transfer memory element
JP2008300622A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP5442121B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071211

R150 Certificate of patent or registration of utility model

Ref document number: 4056555

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees