JP5419856B2 - 磁性トンネル接合 - Google Patents

磁性トンネル接合 Download PDF

Info

Publication number
JP5419856B2
JP5419856B2 JP2010284599A JP2010284599A JP5419856B2 JP 5419856 B2 JP5419856 B2 JP 5419856B2 JP 2010284599 A JP2010284599 A JP 2010284599A JP 2010284599 A JP2010284599 A JP 2010284599A JP 5419856 B2 JP5419856 B2 JP 5419856B2
Authority
JP
Japan
Prior art keywords
layer
ferrimagnetic
tunnel junction
magnetic tunnel
antiparallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2010284599A
Other languages
English (en)
Other versions
JP2011091429A (ja
Inventor
デーヴィッド・ダブリュー・エイブラハム
フィリップ・エル・トロウイラウド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2011091429A publication Critical patent/JP2011091429A/ja
Application granted granted Critical
Publication of JP5419856B2 publication Critical patent/JP5419856B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、記憶装置に関し、特に磁性トンネル接合(magnetic tunnel junction: MTJ)のフリー層中のフェリ磁性層および反平行層の使い方に関する。
磁気ランダム・アクセス・メモリ(MRAM)技術では、たとえばMTJから成る記憶セルを用いている。MTJは一般に間に電気絶縁性の障壁層を挟んだ少なくとも2つの磁性領域すなわち磁性層を備えている。MTJのデータ記憶機構の基礎をなすのは、上記2つの層の磁化の相対配向と、これらの層に取り付けられた電極によってこの相対配向を識別する能力とである。背景技術として、ギャラガー(Gallagher)らの米国特許第5650958号(1997年7月22日発行)および米国特許第5640343号(1997年6月17日発行)が挙げられる。
MTJは通常、絶縁薄層で分離された2つの強磁性電極を備えたデバイスである。MTJはスピン偏極電子トンネリング現象に基づいている。上記絶縁薄層は上記2つの強磁性電極間でトンネリングが生じるのに十分なほど薄い。
既存のMTJデバイスは絶縁性トンネリング層(たとえば酸化アルミニウム)で分離された「フリー」強磁性層(たとえばコバルト(Co))と「被ピン止め」強磁性層(たとえばコバルト−鉄(Co−Fe))を備えている。「被ピン止め」強磁性層の磁化は当該層の面内に配向され、問題とする範囲の磁界を印加しても回転できないように固定されている。被ピン止め強磁性層は界面交換結合によって、隣接する反強磁性層に固定されている。「フリー」強磁性層の磁化は「被ピン止め」強磁性層の固定磁化に対して「フリー」強磁性層の面内で回転することができる。
トンネリング現象は電子スピンに依存するから、MTJの磁気応答は上記2つの電極の相対配向とスピン偏極の関数になる。2つの強磁性層と中間トンネル障壁を貫通して垂直に流れるトンネル電流の大きさは、2つの強磁性層の相対磁化方向で決まる。2つの強磁性層の磁軸が互いに同一方向の場合、MTJデバイスの電気抵抗値は小さくなるから、当該MTJデバイスを貫通する電流のレベルは大きくなる。2つの強磁性層の磁軸が互いに反対方向の場合、MTJデバイスの電気抵抗値のレベルが大きくなるから、当該MTJデバイスを貫通する電流のレベルは小さくなる。したがって、MTJデバイスを貫通する電流のレベルを測定することにより、フリー層の磁気状態を読み取ることができる。
メモリ・デバイスとして動作中のMRAMデバイスの読み取りは、MTJ中の被ピン止め層に対するフリー層すなわち記憶層の磁化の状態を間接的に示すトンネル抵抗値を測定することにより行うことができる。MRAMデバイスへの書き込みは、外部磁界を使ってフリー層の磁化を逆方向にすることより行うことができる。いま、フリー層が、自由に回転することができるが、x軸と平行または反平行にするには大きなエネルギーを必要とする単純な単位磁石であるとする。そして、被ピン止め層も同様の単位磁石であるが、+x方向に固定されているものとする。この場合、MTJデバイス中のフリー層と被ピン止め層がとりうる相対磁化の状態は、同一方向(平行)と反対方向(反平行)の2つしかない。
これらのデバイスの性能を評価する際には、様々なパラメータが問題となる。第1に、2つの記憶状態間の抵抗値の変動を説明するのに、磁気抵抗(MR、すなわち2つの状態間の抵抗値変化の百分率)が使われる。歴史的には、MR値の大きな接合を得るために飽和磁化MS の大きな強磁性材料が使われた(たとえばメサヴェイとテッドロウ「フィジックス・レポート」第238巻第173頁(1994年)(R. Meservey and P. M. Tedrow, Phys. Rep. 238, 173(1994))参照)。より近年のものが示すところによれば、Co、Fe、およびNiの合金で形成した電極を備えたMTJの飽和磁化の大きさとMRとの間に大した関連性はない(モンスマとパーキン「アプライド・フィジックス・レター」第77巻第720頁(2000年)(D. J. Monsma and S. S. P. Parkin, Appl. Phys. Lett. 77,720(2000)) )。
第2に、保磁力が問題になる。というのは、記憶セル・アレイ中のワイヤに沿って流れる電流が生成する磁界は記憶層の磁化を回転させることができなければならないからである。メモリ・アレイの容量が増大するにつれ、MTJの面積は必然的に小さくなり、高密度になる。こうなると、スイッチング磁界(保磁力HC とも呼ばれる)は、デバイスの材料、厚さ、アスペクト比、および形状が同じでも、横方向の大きさにほぼ逆比例して大きくなる。したがって、現在の設計方針に従っているとじきに、高密度への要求を満たすために接合の大きさが小さくなる結果、保磁力がとてつもなく大きくなってしまう、という状況に立ち至る。
これらの課題に加え、MTJデバイスの大きさをサブミクロン領域にしようとすると浮上する別の問題がある。第1に、時間がたつとビットを「消去」してしまいがちな強い反磁界がある。第2に、この反磁界は不均一である。特に、この反磁界はMTJデバイスの端近くで最も強い。したがって、製造が最も難しいこの端近くでMTJデバイスの均一性を制御することが最も重要である。というのは、この磁気素子(MTJデバイス)の端に小さな欠陥があると、微小磁気構造体にとって望ましくない核形成サイトすなわちピン止めサイトが形成され、接合特性が予測できなくなるからである。第3に、パーマロイなどの多結晶材料を使うと、微結晶の不規則な配向に起因してデバイス特性の変動が大きくなる可能性がある。きわめて小さなデバイスでは、粒状構造に起因する統計的ゆらぎがきわめて顕著になる。これらの粒状物によって、MTJデバイスの電極間のトンネリング特性も変動する可能性がある。その結果、デバイス特性が変動して不確かなものになる。
この増大しつつある保磁力の問題を低減するために、解決策がいくつか提案されている。第1に、記憶電極の飽和磁化MS を小さくすればよい。なぜなら、保磁力HC は飽和磁化MS と連動するからである。しかし、MS の小さな材料(たとえばCoまたはFeと非磁性元素を合金させた材料)の多くはMRが小さい。第2に、磁気電極の厚さを薄くしてもよい。なぜなら、保磁力HC は電極の厚さと連動するからである。しかし、現在の接合は電極を今以上に薄くしえないところに来ている。したがって、電極をさらに薄くすることはどう見ても困難である。
メサヴェイとテッドロウ「フィジックス・レポート」第238巻第173頁(1994年)(R. Meservey and P. M. Tedrow, Phys. Rep. 238, 173(1994))
上述した点から、保磁力を微調整する自由および相当程度のMRを実現する自由を残しながらMTJデバイスを製造する新たな方法が求められている。
本発明の第1の側面では、磁気トンネル接合デバイス(MTJデバイス)を提供する。このMTJデバイスは障壁層で分離されたフリー層と被ピン止め層を備えている。このMTJデバイスのフリー層はフェリ磁性層と反平行層を備えている。反平行層の磁気モーメントはMTJデバイスの少なくとも所定温度範囲内でフェリ磁性層の磁気モーメントと実質的に反平行である。フェリ磁性層と反平行層はスペーサ層で分離されているか、互いに直接に隣接している。
好適な実例では、反平行層は強磁性材料を含んでいる。しかし、反平行層はフリー層中のフェリ磁性層とは磁気特性が異なるフェリ磁性材料を含んでいてもよい。たとえば、反平行層で用いるフェリ磁性材料の補償温度は、フリー層中のフェリ磁性層の補償温度とは異なる。
本発明の別の実例では、メモリ・アレイが提供される。このメモリ・アレイは複数のメモリ・セルを備えている。これらのメモリ・セルのうちの少なくとも1つはMTJデバイスを備えている。このMTJデバイスはフェリ磁性層と反平行層を備えたフリー層を備えている。反平行層の磁気モーメントはMTJデバイスの少なくとも所定温度範囲内でフェリ磁性層の磁気モーメントと実質的に反平行である。
フェリ磁性材料の典型的な磁化配向を示す断面図である。 本発明の一実施形態に係るMTJデバイスの断面図である。 (a)本発明の一実施形態に係るMTJデバイスの磁化配向を示す断面図である。(b)本発明の一実施形態に係るMTJデバイスの別の磁化配向を示す断面図である。 本発明の一実施形態により形成した複数のMTJデバイスを備えた磁気メモリ・アレイの少なくとも一部を示す図である。
図1は鉄(Fe)原子120とテルビウム(Tb)原子140を含む典型的なフェリ磁性材料のブロック100を示す図である。一般的な理解によれば、フェリ磁性類の材料は一般に2つの副格子、通常はテルビウムなどの希土類金属と鉄などの遷移金属とから成る。低温すなわち補償温度(後述)未満では、図1に長い矢印で示す希土類モーメント140aは図1に短い矢印で示す遷移金属モーメント120aよりも大きい。したがって、ブロック100には希土類モーメント140aの方向に合計磁化が存在する。しかし、希土類モーメントは、遷移金属モーメントより小さな交換力に支配されているから、温度が上昇すると遷移金属モーメントよりも速く小さくなる。磁気モーメントが小さくなる過程において、上記2つの副格子(すなわち磁気モーメント)が相殺する結果、フェリ磁性材料の合計磁化が零になる中間温度が存在する。この中間温度は補償温度(Tcomp)とも呼ばれる。この補償温度の上下では、有限の合計磁化が存在する。補償温度はフェリ磁性材料を構成する合金の組成を調整することにより調整することができる。さらに、使用する構成材料をうまく選択することにより、フェリ磁性材料を構成する合金の保磁力も調整することができる。(保磁力とは磁化の強さの変えにくさの尺度のことである。)
光磁気(MO)記憶装置に対応させて、フェリ磁性材料の別の特性を説明する。「静止(rest)」状態すなわち材料に書き込みがなされていない状態では、MO媒体には合計磁気モーメントが存在しない。しかしながら、磁化の状態を探るのに使用するレーザは遷移金属の副格子とのみ強く相互作用する。したがって、合計磁気モーメントが存在しない場合であっても、2つの異なった状態は光学的に区別することができる。
トンネリング信号は、上述したMOの例と同様に、2つの副格子のうちの好ましい方の磁化状態に敏感である。さらに、補償温度を動作温度に対して調整することにより、磁化を所定の方向と大きさに設定することができる。それには、フェリ磁性層の構成材料を適切に選択する。これにより、保磁力を目的の用途にとって適切なレベルに効果的に調整することができる。
『フェリ磁性材料を用いた磁性トンネル接合(Magnetic Tunnel Junctions Using Ferrimagnetic Materials)』なる名称の米国特許出願第09/708207号(2000年11月8日出願)において、本発明者らはMTJデバイスにおけるフェリ磁性材料の使い方を開示した。具体的には、この先行出願の好適な実施形態において、本発明者らはMRAMメモリの選択性を改善する、MTJのフリー層中のフェリ磁性材料の使い方を開示した。フリー層中にフェリ磁性材料を使用する場合、フェリ磁性層の補償温度またはその近傍の温度では選択した1つの元素以外のすべての元素を静止させておくのが望ましい。これが意味するのは、MRAMデバイスの温度環境は慎重に制御する必要があるということである。さもないと、MRAMデバイスの磁気特性が変化し、当該デバイスの動作可能範囲を狭める、あるいは動作不能にする可能性がある。この温度制御は、本願の発明者らによる次に示す米国特許および米国特許出願に記載された内蔵熱源と温度制御回路を用いて行うことができる。米国特許第6385082号(2002年5月7日発行):名称『熱支援MRAM(Thermal Assisted MRAM)』。米国特許出願第10/128838号(2002年4月23日出願):名称『加熱素子を備えた記憶装置(Memory Storage Device With Heating Element) 』。しかしながら、一般に温度制御方式に依存するようなデバイスでは温度ゆらぎが生じるから、上記のようにした場合、MRAMデバイスの性能はこの温度ゆらぎに左右されることになる。
ここで提示するMTJデバイスでは、MTJデバイスのフリー層中にフェリ磁性層と反平行層の双方を用いている。フリー層の一部としてフェリ磁性層に加え反平行層を用いると、静止モード(すなわちMTJデバイスのフリー層がスイッチング〔すなわち磁化方向の切り換え動作〕をしていないモード)において、MTJデバイスを補償温度から離れた温度で動作するように構成することが可能になる。上述したように、MTJデバイスがスイッチングするのは、メモリ・アレイ・デバイスの一部として書き込みを行うときである。MTJデバイスを書き込み用に選択したら、フリー層中のフェリ磁性層の補償温度に到達あるいは少なくとも近づくようにそれを加熱する。このように構成することにより、選択したMTJデバイスを(補償温度から離れた温度ではなく)補償温度でスイッチングすることが可能になる。これにより、温度ゆらぎを心配しなくとも済むようになる。
図2は本発明の一実施形態に係るMTJデバイス200の概略図である。MTJデバイス200はフリー層205と被ピン止め層260を備えている。これらフリー層205と被ピン止め層260は障壁層280で分離されている。本発明では、フリー層205はフェリ磁性層210と反平行層220を備えている。
一実施形態では、フリー層205はフェリ磁性層210と反平行層220とを分離するスペーサ層240も備えている。したがって、フリー層205は図2に示すサンドイッチ状の積層体を形成していてもよい(後述するように別の態様もある)。
あるいは、フリー層205にスペーサ層を備えず、フェリ磁性層210と反平行層220とを互いに直接に隣接させてもよい。この実施形態では、フェリ磁性層210と反平行層220は互いに直接に交換結合する。理論にこだわるわけではないが、通説によると、反平行層220(具体的には反平行層220中の強磁性材料)はフェリ磁性層210を構成する2つの副格子の一方と交換結合することができる。したがって、補償温度未満の温度では、フェリ磁性層210の磁化と反平行層220の磁化とでは、フリー層205中に合計磁気モーメントは生じない。補償温度超の温度では、上記2つの層の磁気モーメントは加算されるから、選択したMTJと非選択のMTJとをより明確に区別することができるようになる。
当技術分野で知られているように、フェリ磁性層210にはフェリ磁性材料が含まれている(これを第1のフェリ磁性材料と呼ぶ。第2のフェリ磁性材料については後述する)。そのようなフェリ磁性材料の例としては、ガドリニウム(Gd)、Tb、およびジスプロシウム(Dy)のうちの少なくとも1つを含み、さらにFeおよびCoのうちの少なくとも一方を含む合金が挙げられる。
反平行層220は強磁性材料を含んでいるのが望ましい。強磁性材料は当技術分野でよく知られている。あるいは、反平行層220は、フェリ磁性層210に含まれる第1のフェリ磁性材料とは特性が異なる第2のフェリ磁性材料を含んでいてもよい。たとえば、反平行層220の厚さと補償温度は、フェリ磁性層210中の第1のフェリ磁性材料の磁気モーメントと反平行層220中の第2のフェリ磁性材料の磁気モーメントとがMRAMデバイスの動作温度で均衡するように選択する。さらに、フェリ磁性層210中の第1のフェリ磁性材料または反平行層220中の第2のフェリ磁性材料の補償温度に近づくにつれ、選択したMTJのフリー層210の温度変化によって当該フリー層210の磁気モーメントが比較的急峻に変化するようにしてもよい。
反平行層220は、MTJが静止温度のときにその磁気モーメントがフェリ磁性層210の磁気モーメントに対して実質的に反平行となるので、そのように呼ばれている。MTJが静止温度のときとは、当該MTJが書き込み用に選択されていない(すなわちそのフリー層の磁化を切り換えていない)ときのことである。本来、反平行は(ここで用いているように)反平行層220の磁気モーメントとフェリ磁性層210の磁気モーメントとが実質的に180度をなしていることを意味する。この反平行構成によって、フェリ磁性層210の磁気モーメントと反平行層220の磁気モーメントとが、たとえばMRAMの動作温度で相殺することが可能になる。温度変化によって上記2つの磁気モーメントの間に不均衡が生じると、フリー層205に合計磁気モーメントが生じる。
フェリ磁性層210と反平行層220を分離するスペーサ層240は(それが用いられている場合には)、非磁性の導電性材料を含んでいるのが望ましい。スペーサ層240に用いる材料は熱伝導率が大きい材料、たとえば金属などであるのが望ましい。スペーサ層240は直接反平行交換結合をするように選択してもよいし、あるいはフェリ磁性層210と反平行層220との間の双極子結合に起因する反平行構成が好都合になるように磁気分離を実現するものでもよい。
被ピン止め層260は既存のものでよいし、パーマロイその他当技術分野で知られている強磁性材料から成るのが望ましい。MTJデバイスはさらに固定層290を備えている。固定層290は被ピン止め層260の磁化配向を実質的に固定する層である。たとえば、被ピン止め層260が強磁性材料から成る場合、固定層290は反強磁性材料であるのが望ましい。障壁層280は当技術分野で知られている電気絶縁材料、たとえば酸化アルミニウムなどから成るのが望ましい。
本発明に係るMTJは上述した様々な層群から成る特定の構成に限定されない。たとえば、図2に示すフリー層205の好適な構成では、フェリ磁性層210はスペーサ層240の上に配置され、反平行層220はスペーサ層240の下に障壁層280に隣接して配置されている。上述したように、反平行層220は強磁性層であるのが望ましい。強磁性材料を含む反平行層220を障壁層280に隣接させ、被ピン止め強磁性層260に最接近させると、既存のMTJデバイスで行われているように、上記2つの強磁性層の間でトンネリングが生じるようになる。また、MTJを構成する層群を堆積する際には、MRAMトンネル接合に関する多数の研究成果を利用することができる。MTJデバイスの別の典型的な構成は、フェリ磁性層210を障壁層280に隣接して配置し、反平行層220をスペーサ層240の上に配置することである。また、本発明に基づいて、MTJデバイスの他の構成を案出することもできる。
一実施形態によると、フリー層205の合計磁化と被ピン止め層260の磁化はそれぞれ、フリー層205と被ピン止め層260に平行な面に位置している。あるいは、フリー層205の合計磁化と被ピン止め層260の磁化はそれぞれ、フリー層205および被ピン止め層260と垂直な面に位置している。別の実施形態によると、フリー層205と被ピン止め層260は互いにある角度、好ましくは90度をなして磁化されている。
図3(a)と図3(b)は本発明の一実施形態に係るフリー層と被ピン止め層の磁化の配向を示す図である。図に示すフリー層302と被ピン止め層304はトンネル障壁層306(たとえば酸化アルミニウム)で分離されている。フリー層302の特徴は図中に矢印302aで示すように配向された磁化である。被ピン止め層304は(たとえば強磁性またはフェリ磁性の)磁性材料である。被ピン止め層304の磁化は、図中に矢印304aで示すように、矢印302aで示す磁化とある角度をなしている。図3(a)と図3(b)に示すように、この角度は約90度であるのが望ましい。図から理解しうるように、図3(a)と図3(b)のMTJデバイスが近くに位置する媒体308の磁化中のビット308aを読み取りうるように、矢印302aと矢印304aとの間の角度は非零にする必要がある。
ここでは、MRAMアレイなどのメモリ・アレイも提示する。図4は本発明の一実施形態に係るメモリ・アレイを示す図である。図に示すメモリ・アレイは複数のメモリ・セルを備えている。各メモリ・セルは図2に示したものと同じ態様で形成したMTJデバイス200を備えているのが望ましい。図4から明らかなように、MTJデバイスは垂直方向に間隔をあけて配置されたワード線1、2、3とビット線4、5、6との交差領域に配置するのが望ましい。図4には3本のワード線と3本のビット線しか示されていないが、実際のメモリ・アレイ中のワード線とビット線の本数はずっと多い。ビット線とワード線は上から見たときに交差領域を形成するように、異なる方向(たとえば90度をなす方向)に配向するのが望ましい。本発明の好適な実施形態によると、メモリ・アレイ中の1つのMTJデバイス、またはメモリ・アレイ中の一群のMTJデバイスを書き込み用に選択するには、選択したMTJデバイスのみを選択的に加熱する。これにより、隣接するセルに誤って書き込む可能性が低減するから、選択したMTJデバイスのスイッチング特性の質が向上する。
図2に示すフェリ磁性層210と反平行層220を備えたフリー層205を用いると、補償温度未満の温度で動作し、しかも外部磁界の影響を受けないメモリ・アレイ装置(たとえばMRAM)から成る静的素子が得られる。フリー層205を構成する層群の磁化と厚さは、(フェリ磁性モーメントの温度依存性が小さくなるように補償温度よりも十分低くなるように選んだ)MRAM装置の動作温度で、積層構造をしたフリー層205の合計磁化が小さく、あるいは零になるように選択することができる。
選択中、選択したMTJデバイスのフリー層積層体は、たとえば当該MTJデバイスを貫通する電流により加熱する。これにより、フェリ磁性層210中のフェリ磁性材料の磁気モーメントを零またはほぼ零にしうる。この結果、フリー層210を構成するフェリ磁性層210と(強磁性であることが望ましい)反平行層220の合計磁化は急激に大きくなる。この状態で、メモリ・アレイ中の選択したMTJデバイスはかなり小さな磁界でもスイッチングすることができるようになる。したがって、MTJデバイスをその補償温度またはその近傍まで加熱して当該MTJデバイスを選択することにより、当該MTJデバイスのスイッチング磁界を顕著に小さくすることができる。なぜなら、上述したように、MTJデバイスのフリー層205中のフェリ磁性層210の磁気モーメントと反平行層220の磁気モーメントとが不均衡になるからである。このように、MTJデバイスの状態を切り換える(メモリ装置の場合には書き込む)のに要する磁界を小さくできるから、メモリ・アレイ中の非選択(すなわち非加熱)のMTJデバイスの状態が不測の変化をきたさないようにしながら、選択したMTJデバイスに所望の状態を正確に書き込む能力が向上する。
このように構成すると、加熱電流による選択の有無を表わすスイッチング磁界の比(すなわちフリー層の磁気モーメントを打ち消す度合いで決まるスイッチング磁界の比)が大きくなるから、選択性が向上する。このフリー層の磁気モーメントを打ち消す度合いは比較的動作温度の影響を受けにくい。なぜなら、従来のように記憶装置を補償温度(またはその近傍)で動作させる必要があった場合に比べて、フェリ磁性材料の磁気モーメントは動作温度の影響を受ける程度がずっと小さいからである。さらに、書き込み磁界を印加する間にデバイスの温度が補償温度を通過する場合、選択性が最大になる。したがって、本発明によれば、既存のMTJデバイスよりも動作温度範囲の広いメモリ・アレイを実現することができる。
以上、好適な実施形態を参照して本発明を説明したが、磁気材料と磁気デバイスの分野の当業者は多数の変更と変形を容易になすことができる。したがって、本発明はそのような変更と変形を特許請求の範囲が包摂する最大限の程度に包含するものであることを理解すべきである。
100 フェリ磁性材料のブロック
120 鉄(Fe)原子
120a 遷移金属モーメント
140 テルビウム(Tb)原子
140a 希土類モーメント
200 MTJデバイス
205 フリー層
210 フェリ磁性層
220 反平行層
240 スペーサ層
260 被ピン止め層
280 障壁層
290 固定層
302 フリー層
302a 矢印
304 被ピン止め層
304a 矢印
306 トンネル障壁層
308 媒体
308a ビット

Claims (8)

  1. フリー層(205)と被ピン止め層(260)とを備えた磁気トンネル接合デバイス(200)であって、
    前記フリー層は障壁層(280)によって前記被ピン止め層から分離されており、
    前記フリー層は、
    フェリ磁性材料を含むフェリ磁性層(210)と、
    前記フェリ磁性層に近接した反平行層(220)と
    を備え、
    書き込み時には、前記磁気トンネル接合デバイスを電流によりその補償温度またはその近傍まで加熱して、フェリ磁性層(210)中のフェリ磁性材料の磁気モーメントを零またはほぼ零にして、フェリ磁性層(210)と反平行層(220)の合計磁化を大きくして書き込むようにする、
    磁気トンネル接合デバイス(200)。
  2. フリー層(205)と被ピン止め層(260)とを備えた磁気トンネル接合デバイス(200)であって、
    前記フリー層は障壁層(280)によって前記被ピン止め層から分離されており、
    前記フリー層は、
    フェリ磁性材料を含むフェリ磁性層(210)と、
    前記フェリ磁性層に近接した反平行層(220)と
    を備え、
    書き込み時には、前記磁気トンネル接合デバイスを電流によりその補償温度またはその近傍まで加熱して、補償温度またはその近傍におけるフェリ磁性層(210)と反平行層(220)の合計磁化を大きくして書き込むようにする、
    磁気トンネル接合デバイス(200)。
  3. フリー層(205)と被ピン止め層(260)とを備えた磁気トンネル接合デバイス(200)であって、
    前記フリー層は障壁層(280)によって前記被ピン止め層から分離されており、
    前記フリー層は、
    フェリ磁性材料を含むフェリ磁性層(210)と、
    前記フェリ磁性層に近接した反平行層(220)と
    を備え、
    書き込み時には、前記磁気トンネル接合デバイスを電流によりその補償温度またはその近傍まで加熱して、フェリ磁性層(210)中の第1のフェリ磁性材料または反平行層(220)中の第2のフェリ磁性材料の補償温度に近づくにつれ、磁気トンネル接合デバイスのフリー層の温度変化によってフリー層の磁気モーメントが比較的急峻に変化するようにして書き込みがされるようにされている、
    磁気トンネル接合デバイス(200)。
  4. フリー層(205)と被ピン止め層(260)とを備えた磁気トンネル接合デバイス(200)であって、
    前記フリー層は障壁層(280)によって前記被ピン止め層から分離されており、
    前記フリー層は、
    フェリ磁性材料を含むフェリ磁性層(210)と、
    前記フェリ磁性層に近接した反平行層(220)と
    を備え、
    書き込み時には、前記磁気トンネル接合デバイスを電流によりその補償温度またはその近傍まで加熱して、フェリ磁性層(210)中の第1のフェリ磁性材料または反平行層(220)中の第2のフェリ磁性材料の補償温度に近づくにつれ、フェリ磁性層(210)の磁気モーメントと反平行層(220)の磁気モーメントが不均衡になるようにして書き込みがされるようにされている、
    磁気トンネル接合デバイス(200)。
  5. 前記フェリ磁性層と前記反平行層とがスペーサ層(240)で分離されている、
    請求項1〜4の何れかに記載の磁気トンネル接合デバイス。
  6. 前記被ピン止め層が強磁性材料を含んでいて、
    前記磁気トンネル接合デバイスがさらに前記被ピン止め層と結合した反強磁性層(290)を備えている、
    請求項1〜4の何れかに記載の磁気トンネル接合デバイス。
  7. 複数のメモリ・セルを備えたメモリ・アレイであって、
    前記メモリ・セルの少なくとも1つが、請求項1〜6の何れかに記載の磁気トンネル接合デバイスである、
    メモリ・アレイ。
  8. メモリ・アレイが、MRAM(磁気ランダム・アクセス・メモリ)アレイである、
    請求項7に記載のメモリ・アレイ。
JP2010284599A 2002-06-28 2010-12-21 磁性トンネル接合 Expired - Lifetime JP5419856B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/185659 2002-06-28
US10/185,659 US6667897B1 (en) 2002-06-28 2002-06-28 Magnetic tunnel junction containing a ferrimagnetic layer and anti-parallel layer

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003178747A Division JP4700901B2 (ja) 2002-06-28 2003-06-23 磁性トンネル接合

Publications (2)

Publication Number Publication Date
JP2011091429A JP2011091429A (ja) 2011-05-06
JP5419856B2 true JP5419856B2 (ja) 2014-02-19

Family

ID=29735241

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003178747A Expired - Lifetime JP4700901B2 (ja) 2002-06-28 2003-06-23 磁性トンネル接合
JP2010284599A Expired - Lifetime JP5419856B2 (ja) 2002-06-28 2010-12-21 磁性トンネル接合

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2003178747A Expired - Lifetime JP4700901B2 (ja) 2002-06-28 2003-06-23 磁性トンネル接合

Country Status (4)

Country Link
US (1) US6667897B1 (ja)
JP (2) JP4700901B2 (ja)
KR (1) KR100550761B1 (ja)
CN (1) CN100344008C (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10301092B4 (de) * 2003-01-14 2006-06-29 Infineon Technologies Ag MRAM-Speicherzelle
FR2860910B1 (fr) * 2003-10-10 2006-02-10 Commissariat Energie Atomique Dispositif a jonction tunnel magnetique et procede d'ecriture/lecture d'un tel dispositif
US7061787B2 (en) * 2004-04-30 2006-06-13 International Business Machines Corporation Field ramp down for pinned synthetic antiferromagnet
US7211446B2 (en) * 2004-06-11 2007-05-01 International Business Machines Corporation Method of patterning a magnetic tunnel junction stack for a magneto-resistive random access memory
DE102004042338B4 (de) * 2004-09-01 2006-09-07 Infineon Technologies Ag MRAM mit verbesserten Speicher- und Ausleseeigenschaften
US7180113B2 (en) * 2005-02-10 2007-02-20 Infineon Technologies Ag Double-decker MRAM cell with rotated reference layer magnetizations
US7099186B1 (en) * 2005-02-10 2006-08-29 Infineon Technologies Ag Double-decker MRAM cells with scissor-state angled reference layer magnetic anisotropy and method for fabricating
WO2007065013A2 (en) * 2005-12-02 2007-06-07 The Johns Hopkins University Multi imager compatible robot for image-guided interventions, automated brachytherapy seed delivery apparatus and methods and systems related thereto
CN100495683C (zh) * 2007-06-04 2009-06-03 中国科学院物理研究所 一种制作电阻随机存储单元阵列的方法
TWI343055B (en) * 2007-12-10 2011-06-01 Ind Tech Res Inst Magnetic memory cell structure with thermal assistant and magnetic random access memory
EP2232495B1 (en) * 2007-12-13 2013-01-23 Crocus Technology Magnetic memory with a thermally assisted writing procedure
KR101550080B1 (ko) * 2008-02-08 2015-09-03 아이아이아이 홀딩스 3, 엘엘씨 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억 장치
CN101276879B (zh) * 2008-04-01 2010-06-09 北京科技大学 一种双自由层垂直铁磁性隧道结结构
WO2010064476A1 (ja) * 2008-12-02 2010-06-10 富士電機ホールディングス株式会社 磁気メモリー素子及び不揮発性記憶装置
JP5075802B2 (ja) * 2008-12-09 2012-11-21 株式会社日立製作所 磁気メモリセル及び磁気ランダムアクセスメモリ
US8218349B2 (en) * 2009-05-26 2012-07-10 Crocus Technology Sa Non-volatile logic devices using magnetic tunnel junctions
US20100320550A1 (en) * 2009-06-23 2010-12-23 International Business Machines Corporation Spin-Torque Magnetoresistive Structures with Bilayer Free Layer
WO2011033873A1 (ja) * 2009-09-17 2011-03-24 富士電機ホールディングス株式会社 磁気抵抗素子及びそれを用いた不揮発性半導体記憶装置
US8064246B2 (en) * 2009-12-10 2011-11-22 John Casimir Slonczewski Creating spin-transfer torque in oscillators and memories
US9349427B2 (en) * 2011-12-08 2016-05-24 Avalanche Technology, Inc. Method for screening arrays of magnetic memories
EP2605246B1 (en) * 2011-12-12 2015-02-11 Crocus Technology S.A. Self-referenced magnetic random access memory element comprising a synthetic storage layer
US8971103B2 (en) 2013-03-13 2015-03-03 International Business Machines Corporation Thermally-assisted MRAM with ferromagnetic layers with temperature dependent magnetization
US9818931B2 (en) * 2015-01-05 2017-11-14 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions using thermally assisted spin transfer torque switching
CN104880613A (zh) * 2015-06-01 2015-09-02 无锡乐尔科技有限公司 一种可穿戴电磁辐射计
CN110867511B (zh) * 2018-08-28 2021-09-21 中电海康集团有限公司 垂直磁化的mtj器件
CN109471051B (zh) * 2018-12-24 2023-12-12 珠海多创科技有限公司 一种tmr全桥磁传感器及其制备方法
US10910435B2 (en) * 2019-03-27 2021-02-02 International Business Machines Corporation Stackable symmetrical operation memory bit cell structure with bidirectional selectors

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0646617B2 (ja) * 1984-07-23 1994-06-15 株式会社村田製作所 光磁気記録材料の製造方法
US5524092A (en) * 1995-02-17 1996-06-04 Park; Jea K. Multilayered ferroelectric-semiconductor memory-device
US5650958A (en) 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
JPH11161921A (ja) 1997-12-01 1999-06-18 Nec Corp 磁気抵抗効果素子およびその製造方法
US5959880A (en) * 1997-12-18 1999-09-28 Motorola, Inc. Low aspect ratio magnetoresistive tunneling junction
JP3679593B2 (ja) * 1998-01-28 2005-08-03 キヤノン株式会社 磁性薄膜素子および磁性薄膜メモリ素子およびその記録再生方法
US6072718A (en) 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
US6104633A (en) 1998-02-10 2000-08-15 International Business Machines Corporation Intentional asymmetry imposed during fabrication and/or access of magnetic tunnel junction devices
US5946228A (en) 1998-02-10 1999-08-31 International Business Machines Corporation Limiting magnetic writing fields to a preferred portion of a changeable magnetic region in magnetic devices
JP4129090B2 (ja) * 1998-10-08 2008-07-30 Tdk株式会社 磁性薄膜メモリ素子および磁性薄膜メモリ
JP2000285668A (ja) * 1999-03-26 2000-10-13 Univ Nagoya 磁気メモリデバイス
JP3559722B2 (ja) * 1999-04-16 2004-09-02 キヤノン株式会社 磁気抵抗素子、固体メモリ
US6295225B1 (en) * 1999-05-14 2001-09-25 U.S. Philips Corporation Magnetic tunnel junction device having an intermediate layer
US6266218B1 (en) 1999-10-28 2001-07-24 International Business Machines Corporation Magnetic sensors having antiferromagnetically exchange-coupled layers for longitudinal biasing
JP3910372B2 (ja) * 2000-03-03 2007-04-25 インターナショナル・ビジネス・マシーンズ・コーポレーション ストレージ・システム及び書き込み方法
JP3550524B2 (ja) * 2000-03-10 2004-08-04 シャープ株式会社 磁気抵抗効果素子及びそれを用いた磁気メモリ
DE60113136T2 (de) * 2000-10-17 2006-03-30 International Business Machines Corp. Magnetelement, -speicheranordnung und -schreibkopf
JP3634761B2 (ja) * 2001-03-19 2005-03-30 キヤノン株式会社 磁気抵抗素子、該磁気抵抗素子を用いたメモリ素子及び磁気ランダムアクセスメモリ、並びに記録再生方法
JP2002299723A (ja) * 2001-03-28 2002-10-11 Alps Electric Co Ltd 磁気抵抗効果素子及びこの磁気抵抗効果素子を用いた薄膜磁気ヘッド
US6473337B1 (en) * 2001-10-24 2002-10-29 Hewlett-Packard Company Memory device having memory cells with magnetic tunnel junction and tunnel junction in series

Also Published As

Publication number Publication date
CN1476109A (zh) 2004-02-18
JP2011091429A (ja) 2011-05-06
JP4700901B2 (ja) 2011-06-15
KR20040002638A (ko) 2004-01-07
JP2004072090A (ja) 2004-03-04
KR100550761B1 (ko) 2006-02-08
CN100344008C (zh) 2007-10-17
US20040001350A1 (en) 2004-01-01
US6667897B1 (en) 2003-12-23

Similar Documents

Publication Publication Date Title
JP5419856B2 (ja) 磁性トンネル接合
US6538919B1 (en) Magnetic tunnel junctions using ferrimagnetic materials
US5953248A (en) Low switching field magnetic tunneling junction for high density arrays
US7894245B2 (en) Spin-current switchable magnetic memory element and method of fabricating the memory element
Slaughter et al. Fundamentals of MRAM technology
KR100741303B1 (ko) 결합된 인접 연자성 층을 갖는 자기 랜덤 액세스 메모리어레이
USRE42619E1 (en) Magnetic tunnel junction magnetic device, memory and writing and reading methods using said device
US7190613B2 (en) Magnetic random access memory device having thermal agitation property and high write efficiency
US7372116B2 (en) Heat assisted switching in an MRAM cell utilizing the antiferromagnetic to ferromagnetic transition in FeRh
US6172904B1 (en) Magnetic memory cell with symmetric switching characteristics
CN102224546B (zh) 具有补偿元件的stram
US20040095801A1 (en) Thermally-assisted magnetic writing using an oxide layer and current-induced heating
US8687413B2 (en) Magnetic memory with phonon glass electron crystal material
KR101322544B1 (ko) 자기 메모리
JP2005535125A (ja) スピントランスファーを利用する磁性素子及び磁性素子を使用するmramデバイス
TW200522403A (en) Magnetoresistance effect element, method of manufacturing the same, magnetic storage and method of manufacturing the same
TW200414191A (en) Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
EP1793385A1 (en) Spin transfer magnetic memory
US6735112B2 (en) Magneto-resistive memory cell structures with improved selectivity
KR20140135566A (ko) 자기저항요소 및 이를 포함하는 메모리소자
US7436700B2 (en) MRAM memory cell having a weak intrinsic anisotropic storage layer and method of producing the same
JP2003197872A (ja) 磁気抵抗効果膜を用いたメモリ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131119

R150 Certificate of patent or registration of utility model

Ref document number: 5419856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

EXPY Cancellation because of completion of term