JP4129090B2 - 磁性薄膜メモリ素子および磁性薄膜メモリ - Google Patents
磁性薄膜メモリ素子および磁性薄膜メモリ Download PDFInfo
- Publication number
- JP4129090B2 JP4129090B2 JP30161498A JP30161498A JP4129090B2 JP 4129090 B2 JP4129090 B2 JP 4129090B2 JP 30161498 A JP30161498 A JP 30161498A JP 30161498 A JP30161498 A JP 30161498A JP 4129090 B2 JP4129090 B2 JP 4129090B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- film
- magnetic film
- thin film
- magnetization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は熱と磁界により磁化方向を変えることで情報を記録する固体メモリ、すなわち磁性薄膜メモリに関する。
【０００２】
【従来の技術】
磁性材料による固体メモリは、古くはフェライトによるコアメモリ、その後、ワイヤメモリ、バブルドメインメモリ、ブロッホラインメモリなどの提案がなされてきたが、金属磁性薄膜による固体メモリとしては磁気抵抗効果メモリＭＲＡＭ（magnetoresistive random access memory ）がある。
【０００３】
１９７２年に磁気抵抗効果膜を固体メモリに利用することがL.J.SchweeによりProc.INTERMAG Conf. IEEE Trans.Magn.,Kyoto,p.405(1972)に報告されたが、出力が低く実用に至らなかった。その後、より大きな出力が得られる巨大磁気抵抗効果が見いだされて、それを利用したＭＲＡＭの研究が盛んになり、種々のタイプのＭＲＡＭに関する報告がなされている。例えば、榊間らにより日本応用磁気学会誌,20,22(1996)にその一例が報告されており、これによると、そのメモリ素子は、図１６（ａ）に示されるように、書き込み線Ｗ、絶縁膜１１３、ハード磁性膜１１１、導電膜１１４、ソフト磁性膜１１２の積層体から構成されている。このメモリ素子において、図１６（ａ）に示されるように紙面に対し上向きの電流を書き込み線Ｗに与え、右向きにハード磁性膜１１１を磁化した状態を『１』、図１６（ｂ）に示されるようにその逆を『０』とする。
【０００４】
読み出し方法は、図１６（ｃ）に示されるように，ハード磁性膜１１１には影響を及ばさないが、ソフト磁性膜１１２は反転できる程度の大きさの正負の電流パルスを書き込み線Ｗに与え、素子に検出電流を通電して確認して、その抵抗変化ΔＲが正か負かで『１』『０』を判別する。図１６（ｃ）の左側の状態では、正負の電流パルスをかけた後にハード磁性膜１１１とソフト磁性膜１１２の磁化の方向が互いに逆になっているので抵抗変化ΔＲが正の値となる。図１６（ｃ）の右側の状態では、正負の電流パルスをかけた後にハード磁性膜１１１とソフト磁性膜１１２の磁化の方向が同一方向となっているので抵抗変化ΔＲが負の値となる。
【０００５】
このようにＧＭＲによるメモリは、電流の発生する磁界により磁化反転を行うが、読み出しの際にも書き込み線に正負の電流パルスを通電してソフト磁性膜１１２を反転する必要があり、また抵抗の変化を検出するという複雑な動作が必要であり、読み出し時間が長く、信号処理も複雑である。
【０００６】
一方、熱による磁化方向の制御に関しては、例えば、光磁気ディスクに代表されるように熱磁気書き込みが行なわれる。しかしこの場合は記録媒体が回転し、熱源にはレーザを使用し、レーザ自身も光ヘッドに固定されて動くことから、固体メモリではなく、機械的に動作するためアクセスが遅く、振動などに弱いという問題がある。また、熱を利用した固体メモリとしては、特開平４−２３２９３に単層の積層磁化膜を使用した発明が提案されている。それによると、当該固体メモリは、当該公報の第１図に示されるように、加熱素子、磁性薄膜、磁気抵抗素子、書き込み用のスイッチングトランジスタ、読み出し用のトランスファーゲートおよび６本のリード線を備えて構成される。この場合、磁性薄膜は素子分離しておらず、連続状態にある。そして、書き込み時にスイッチングトランジスタにより所定のメモリ素子だけに電流を通電して磁性膜を加熱して磁化方向を反転させる。読み出しは、磁気抵抗素子により磁化の方向を検出するようにする。これには各メモリ素子に半導体材料で形成されるトランスファーゲートが必要であり、加熱手段を考えると磁性膜が連続していることから隣接メモリ素子への影響が無視できず、高密度化が難しいという問題がある。
【０００７】
【発明が解決しようとする課題】
本発明は上記従来技術の諸問題を解決するためになされたものであり、その目的は、速い速度で書き込み・消去を行い、さらに高速アクセスを可能とし、読み出し時のＳＮ比が高い不揮発性の磁性薄膜メモリ素子および磁性薄膜メモリを提供することにある。
【０００８】
【課題を解決するための手段】
このような課題を解決するために、本発明の磁性薄膜メモリ素子は、所定の間隔を開けて平面配置または積層配置された第１磁性膜および第２磁性膜と、これらの第１磁性膜もしくは第２磁性膜に隣接して配置されるか、または、これらの第１磁性膜と第２磁性膜の間に介在された検出部分と、前記第２磁性膜の磁化方向を反転させるための磁化手段と、前記第２磁性膜の保磁力を減少させるように作用する加熱手段とを備える磁性薄膜メモリ素子であって、前記第１磁性膜の保磁力は、第２磁性膜の保磁力と比較してそれより大きく、かつ予め所定の一方向に磁化されており、前記磁化手段によって、第１磁性膜の磁化は反転しないが、第２磁性膜の磁化は反転できるような磁界を印加し、第２磁性膜の磁化方向を第１磁性膜の磁化の方向とは逆方向に磁化させて消去の状態を作り出し、前記加熱手段によって、第２磁性膜を加熱して一時的に保磁力を減少させるとともに、第１磁性膜による磁界を利用して第２磁性膜の磁化方向を第１磁性膜と同一方向に向かせて書き込みの状態を作り出す、または、前記加熱手段によって、第２磁性膜を加熱して一時的に保磁力を減少させるとともに、第１磁性膜による磁界を利用して第２磁性膜の磁化方向を第１磁性膜と同一方向に向かせて消去の状態を作り出し、前記磁化手段によって、第１磁性膜の磁化は反転しないが、第２磁性膜の磁化は反転できるような磁界を印加し、第２磁性膜の磁化方向を第１磁性膜の磁化の方向とは逆方向に磁化させて書き込みの状態を作り出し、前記第２磁性膜の磁化方向を前記検出部分で検出することで読み出しが行えるようにしてなるように構成される。
【０００９】
また、本発明において、前記第１磁性膜および第２磁性膜は、それらの容易磁化軸が膜面内成分を有し、２つの磁性膜が静磁的に結合するように配置されてなるように構成される。
【００１０】
また、本発明のより好ましい態様として、前記第１磁性膜、前記検出部分、および前記第２磁性膜が順次、同一平面上にライン状に配置されてなるように構成される。
【００１１】
また、本発明のより好ましい態様として、さらにもう一つの第１磁性膜を設け、新たな第１磁性膜と前記第１磁性膜とで前記検出部分、および前記第２磁性膜を挟むように配置してなるように構成される。
【００１２】
また、本発明のより好ましい態様として、前記検出部分に磁束を集束するために、第１磁性膜と第２磁性膜の検出部分側の幅を第１磁性膜と第２磁性膜の本体の幅よりも狭くするか、または、検出部分と第１磁性膜の間及び検出部分と第２磁性膜の間に磁束集束のための軟磁性薄膜を配置してなるように構成される。
【００１３】
また、本発明のより好ましい態様として、少なくとも前記第１磁性膜および前記第２磁性膜が基板面に積層方向に層状に配置されてなるように構成される。
【００１４】
また、本発明のより好ましい態様として、前記検出部分が、磁気抵抗効果素子またはホール素子を用いて構成される。
【００１５】
また、本発明のより好ましい態様として、前記加熱手段として、第２磁性膜に隣接して設けた非磁性金属膜からなる加熱部を用い、それに電流を流すことにより非磁性金属膜および第２磁性膜を加熱するように構成される。
【００１６】
また、本発明のより好ましい態様として、前記磁化手段としては、第２磁性膜に隣接して設けた非磁性金属膜を用い、それに電流を流すことにより発生する磁界により第２磁性膜の磁化を反転させてなるように構成される。
【００１７】
また、本発明のより好ましい態様として、前記加熱部として第２磁性膜そのものを兼用させ、それに電流を流すことにより第２磁性膜を加熱してなるように構成される。
【００１８】
また、本発明の磁性薄膜メモリは、上記の磁性薄膜メモリ素子をマトリクス状に配列した記憶素子部分と、直交する２本の書き込み線および直交する２本の読み出し線を備え、縦又は横方向に並べられた前記磁性薄膜メモリ素子のそれぞれが、直交する２本の書き込み線および直交する２本の読み出し線に接続されるように構成される。
【００１９】
また、本発明の磁性薄膜メモリは、上記の磁性薄膜メモリ素子をマトリクス状に配列した記憶素子部分と、直交する２本の書き込み線および１本の読み出し線を備え、縦又は横方向に並べられた前記磁性薄膜メモリ素子のそれぞれが、直交する２本の書き込み線および１本の読み出し線に接続され、書き込み線の１本が読み出し線を兼ねるように構成される。
【００２０】
また、磁性薄膜メモリの好ましい態様として、隣り合うメモリ素子の第１磁性膜が連続膜で形成されるよう構成される。
【００２１】
本発明の磁性薄膜メモリ素子は、第２磁性膜のみを加熱するとその保磁力、磁気異方性が低下して、隣接する第１磁性膜による磁界により第１磁性膜と同じ方向に磁化が向く。ここにおいて、２つの磁性膜の磁化方向が互いに平行か反平行かにより両者間に発生する磁界分布が異なり、これらの両磁性膜間に配置した磁気検出素子で検知するもので、２つの磁性膜を有することは磁界の大きさだけで両者の違いを検知できるのがメリットである。また、熱の発生、磁界の発生はすべて電気信号だけで行うことも可能であるため高速な書き込み・消去が可能である。特に加熱による書き込みは磁界によるそれと比較して、周辺の磁性体への磁界による影響が無く、高密度な集積が可能となる。
【００２２】
このような本発明により、情報の高速な書き込み・消去が可能で機械的な動作を必要としない不揮発性の磁気薄膜固体メモリを実現することができる。
【００２３】
【発明の実施の形態】
以下、本発明の磁性薄膜メモリ素子の実施の形態について詳細に説明する。
【００２４】
本発明の磁性薄膜メモリ素子は、（１）平面配置タイプの磁性薄膜メモリ素子と、（２）積層配置タイプの磁性薄膜メモリ素子に大別でき、まず最初に（１）平面配置タイプの素子について説明する。
【００２５】
（１）平面配置タイプの磁性薄膜メモリ素子
図１は、平面配置タイプの磁性薄膜メモリ素子１の概略平面図を示しており、図２は、図１のＡ−Ａ断面矢視図を示している。このタイプの素子は、メモリ形成の微細加工において、各構成部分を個別に制御でき、設計・製造上の利点がある。
【００２６】
これらの図に示されるように、絶縁基板５の上には、第１磁性膜１１、検出部分４０、第２磁性膜２０、および第１磁性膜１５が順次、ライン状に配置されている。さらに、本実施の形態の場合、第２磁性膜の上には、絶縁層５０を介して加熱手段である加熱部３０が積層され（図２）、この加熱部３０および前記検出部分４０には、それぞれ、加熱リード線３９，３９および検出リード線４９，４９が接続されている。
【００２７】
この実施例の形態においては、検出部分４０を挟むように配置される第１磁性膜１１の他に、検出部分４０側に位置せず、第２磁性膜２０を挟むようにして配置される第１磁性膜１５が配置されている。第１磁性膜１５は必ず必要というわけではないが、第２磁性膜２０の磁化反転を容易ならしめる（第１磁性膜により高い安定した磁界を第２磁性膜に与えることができる）ためには、できるだけ第１磁性膜１５を形成しておくことが望ましい。
【００２８】
本発明において、第１磁性膜１１，１５の保磁力は、第２磁性膜２０の保磁力と比較してそれより大きくなるように材料設定されており、かつ第１磁性膜１１，１５の磁化方向は、図１の矢印（α）で示されるように予め所定の一方向に面内磁化されている。
【００２９】
第１磁性膜１１，１５および第２磁性膜２０の形成方法は特に限定されることなく、例えば、磁性粉末とバインダを含有する磁性塗料を塗布して形成してもよいし、真空成膜法により磁性金属薄膜として形成してもよいし、また、湿式メッキ法により形成したものであってもよい。
【００３０】
本発明において、検出部分４０を挟むように配置される第１磁性膜１１および第２磁性膜２０は、それらの容易磁化軸が膜面内成分を有し、２つの磁性膜が静磁的に結合するように配置される。これにより、対向する第１磁性膜１１および第２磁性膜２０の端部における磁界の変化を検出部分４０で検出することが容易に可能となる。ちなみに先行技術との比較になるが、光磁気ディスクのように磁化容易軸成分が膜面に積層方向に有る場合は、反磁界の面から制御が難しく、使用できる材料も制限される。これに対して本発明で用いる磁性膜では、形状異方性と同じ方向に磁化容易軸成分があり材料選択の幅が広くなるというメリットがある。
【００３１】
加熱手段としての加熱部（好ましくは非磁性金属膜から形成される）３０の材料としては、加熱リード線３９，３９に通電することにより、加熱部３０を発熱させて、第２磁性膜２０の温度を上げ、第２磁性膜２０の保磁力を減少させるように作用させることができるものであれば特に限定されるものではない。
【００３２】
なお、図７に示されるように、加熱手段としての加熱部３０を設けず、直接、第２磁性膜２０にリード線２９，２９を配し、これに通電して第２磁性膜２０そのものを加熱するようにしてもよい。このように第２磁性膜２０を瞬間的に加熱する方法は、電流によるジュール熱を利用しており、発熱体として第２磁性膜２０に密接して形成される加熱部（非磁性金属膜）３０に電流を流すか、第２磁性膜２０自身に電流を流すことにより熱を発生させる。
【００３３】
検出部分４０は、後述する動作原理から磁界を検出できる素子であればどのようなものでも使用できる。例えば、サーチコイルなどでも良いが、検知感度の面および製造面から磁気抵抗効果素子あるいはホール素子を用いることが特に好ましい。
【００３４】
ここで磁気抵抗効果素子としては、異方性磁気抵抗効果、スピンバルブタイプの巨大磁気抵抗効果、誘導フェリ磁性タイプの巨大磁気抵抗効果、反強磁性結合タイプの巨大磁気抵抗効果、磁気トンネリングによる巨大磁気抵抗効果（ＴＭＲ）、ペロブスカイト型酸化物によるコロッサル磁気抵抗効果（ＣＭＲ）、ホットエレクトロンによるスピンバルブトランジスタの巨大磁気抵抗効果などによる磁気抵抗効果素子が好適例として挙げられる。
【００３５】
なお、磁化手段としては、第２磁性膜２０の磁化方向を反転制御して書き込みや、消去の状態を作りだせるものであれば、特に限定されないが、図５（ａ），（ｂ）に示されるように、加熱リード線３９，３９に流す電流によって発生する磁界を利用して第２磁性膜２０の磁化を反転制御させる方法が好適である。図５（ａ）は、図１の第２磁性膜２０の箇所をピックアップした平面図、図５（ｂ）は、図５（ａ）のＢ−Ｂ断面断面矢視図であり、図５（ｂ）において、電流方向は紙面の手前から奥行きに流れている。この場合、加熱リード線３９，３９に流れる電流は小さくしかも短時間であるので加熱部３０の発熱による磁化への影響は起きない。磁化手段は上述したように原理上、磁界を発生できるものなら何でも良く、たとえば永久磁石や磁気ヘッドでも使用可能である。しかしながら、これらは可動部分が必要で固体メモリの構成には好ましくなく、電気的に処理できる図５に示される構成が特に優れている。
【００３６】
図１および図２に示される本発明の磁性薄膜メモリ素子１は、磁化手段および加熱手段により第２磁性膜２０の磁化方向を反転制御して書き込みおよび消去の状態を作りだし、前記第１磁性膜１１と第２磁性膜２０の間に生じる磁界変化を前記検出部分４０で検出することで読み出しが行えるように構成されている。これについては、図３および図４を用いて磁性薄膜メモリ素子の動作原理としてさらに詳細に説明する。
【００３７】
磁性薄膜メモリ素子の動作原理
本発明の磁性薄膜メモリ素子の動作原理を、すでに上述した平面配置タイプの磁性薄膜メモリ素子１を例にとって、図３および図４を用いて説明する。
【００３８】
書き込みの方法は、「熱書き込み」と「磁界書き込み」の２つの方法がある。図３（ａ）〜（ｄ）は、「熱書き込み」の場合における、（ａ）消去の状態、（ｂ）加熱による書き込み操作、（ｃ）書き込みの状態、および（ｄ）磁界印加による消去操作を、順次経時的に示した図である。これらの各状態および操作は、連続的に繰り返し行なうことができる。
【００３９】
本発明で言う「熱書き込み」の場合、図３（ｄ）で示されるようにメモリ素子１に、第１磁性膜１１，１５の磁化（磁化方向は矢印（α））は反転しないが、第２磁性膜２０の磁化は反転できるような磁界を磁化手段により印加し、第２磁性膜の磁化方向を第１磁性膜の磁化の方向とは逆方向（矢印（β））に磁化させる。
【００４０】
この操作を、磁界印加による消去操作と言い、その結果として生じる図３（ａ）の状態を「消去」状態という。
【００４１】
ここで、個々のメモリを独立に消去する場合は、上記図５（ａ）（ｂ）に示されるように加熱リード線３９，３９（作用的には、書き込み線として作用するように電流の大きさおよび通電時間を選定する）に流す電流によって発生する磁界により、第２磁性膜２０の磁化をβ方向に反転させ消去する。その際、電流はごく短時間だけ流れるので熱発生等の悪影響は生じない。
【００４２】
また、全ての書き込まれた記憶を一度に消去する場合は、電磁石や永久磁石の磁界を使用することもできる。この場合、第２磁性膜２０のみの磁化方向を反転させる（（β）方向にする）必要があり、この場合、第１磁性膜の保磁力は、第２磁性膜の保磁力より大きく設定しておく必要がある。
【００４３】
次に、図３（ｂ）に示されるように第２磁性膜２０を、加熱部３０を発熱させることにより、ある一定の温度以上に瞬間的に加熱して一時的に保磁力を減少させるとともに、第１磁性膜１１，１５による磁界を利用して第２磁性膜２０の磁化方向を第１磁性膜１１，１５と同一方向（（α）方向）に向かせる。この操作を加熱による書き込み操作と言い、その結果生じる図３（ｃ）の状態を「書き込み」の状態と言う。
【００４４】
本発明の場合、「消去」状態では第１磁性膜１１（１５）と第２磁性膜２０の磁化の方向が異なる状態にあり（図３（ａ））、また、「書き込み」状態では第１磁性膜１１（１５）と第２磁性膜２０の磁化方向が同じ状態にある（図３（ｃ））。そして、これらの状態変化を、第１磁性膜１１と第２磁性膜２０の間に置かれた検出部分４０によって磁界変化として検出することで、書き込み・消去を判別することができる。従って、従来技術ですでに説明したＭＲＡＭのように、書き込みの時に２本の書き込み線の電流による合成磁界で磁化反転を制御したり、読み出しの時にワード線に電流を流してＭＲ素子の磁化方向を制御したり、正負のパルス電流を印可して磁化の方向を判別したりする必要がなく、非常に信号処理を単純化できることが本発明の特徴となっている。
【００４５】
次ぎに、「磁界書き込み」の方法について説明する。図４（ａ）〜（ｄ）は、「磁界書き込み」の場合における、（ａ）消去の状態、（ｂ）磁界印加による書き込み操作、（ｃ）書き込みの状態、および（ｄ）加熱による消去操作を、順次経時的に示した図である。これらの各状態および操作は、連続的に繰り返し行なうことができる。
【００４６】
このような「磁界書き込み」は、すでに述べた「熱書き込み」における消去と書き込みの状態を逆に設定したものと考えればよい。つまり、図４（ｄ）に示されるように、瞬間的な加熱により第１磁性膜１１，１５と第２磁性膜２０の磁化方向を同じ（（α）方向の磁化）にする操作が加熱による消去操作であり、その結果生じた「消去」の状態が図４（ａ）に示される。
【００４７】
この「消去」状態から、磁界を第２磁性膜２０に印加して、第２磁性膜２の磁化方向を第１磁性膜１１，１５の磁化方向（矢印α）と逆方向（矢印β）に反転させる操作（図４（ｂ））が、磁界印加による書き込み操作となる。ここで書き込み操作は、例えば、図５（ａ），（ｂ）に示されるように加熱リード線３９，３９（作用的には、書き込み線として作用するように電流の大きさおよび通電時間を選定する）に流す電流によって発生する磁界で第２磁性膜２０の磁化をβ方向に反転させて書き込むようにすればよい。その際、電流は短時間であるので温度上昇による磁化の反転は起きない。それより長い時間、電流を加熱リード線３９，３９に流して加熱部３０を加熱すると消去される（図４（ｄ），（ａ））。なお、検出部分４０による読み出しは、上記の熱書き込みの場合と同様に行われる。
【００４８】
上述してきたようにメモリ素子を基板面に平面的に配置する場合（平面配置タイプの場合）、図６（ａ）に示されるように、検出部分４０に磁束を集束するために、第１磁性膜１１および第２磁性膜２０の検出部分側１１ａおよび２０ａの幅をそれぞれ狭くするか、あるいは、図６（ｂ）に示されるように検出部分４０と第１磁性膜１１の間、及び検出部分４０と第２磁性膜２０の間に磁束集束のための軟磁性薄膜１８および２８（ヨークを形成）をそれぞれ第１磁性膜１１および第２磁性膜２０の端部と接して配置するように構成することが好ましい。このように検出部分４０近傍で磁束を集束させることにより大きな磁界の変化が得られる。
【００４９】
次いで、（２）積層配置タイプの素子について説明する。
【００５０】
（２）積層配置タイプの磁性薄膜メモリ素子
この場合、交換結合が生じることを防ぐために、あるいは電気的な絶縁を確保するために、必要に応じて絶縁膜を各層間に成膜する必要がある。
【００５１】
図８には、積層配置タイプの磁性薄膜メモリ素子２の好適な一例が断面図として示されている。
【００５２】
図８（ａ）に示されるように、基板５に第１磁性膜１１、検出部分４０、絶縁膜６０、第２磁性層２０、絶縁膜５０、加熱部３０の順に配置されるか、あるいは、図８（ｂ）に示されるように、基板５に検出部分４０、絶縁膜７０、第１磁性膜１１、絶縁膜６０、第２磁性膜２０、絶縁膜５０、加熱部３０の順に配置される。この場合においても、第１磁性膜１１および第２磁性膜２０は、それらの容易磁化軸が面内成分を有し、２つの磁性膜１１，１２が静磁的に結合するように積層配置されている。図８に示されるように検出部分４０は、第１磁性膜１１の長さ方向の一端に偏った端部に配置することが好ましい。良好な検出感度を得るためである。
【００５３】
図８（ｃ）には、図８（ｂ）の変形例が示されている。図８（ｃ）に示される実施の形態の場合、発熱体として加熱部を設けず、直接、第２磁性膜２０にリード線２９，２９を配し、これに通電して第２磁性膜２０そのものを加熱するようにしている。
【００５４】
このような積層配置タイプの磁性薄膜メモリ素子においても、磁性薄膜メモリ素子の動作原理は前記の平面配置タイプの磁性薄膜メモリ素子の場合と全く同様である、つまり、第２磁性膜２０の磁化の反転は、上記の平面配置タイプの磁性薄膜メモリ素子と全く同様の方法でなされる。ただし、前述したように読み出しの場合は、より大きな磁界変化を得るために、検出部分４０の位置は磁性膜の中央よりは、むしろ端部に近いところに設置することが望ましい。
【００５５】
上述してきたように、メモリ素子の各部分は基板上に平面的に配置しても、また基板に積層方向に層状に配置しても良い。前者は、各素子を独立に形成できることから製造上のプロセス制御が容易となるというメリットがあり、後者は、高密度化の点で有利であるというメリットがある。
【００５６】
次に、上述してきたようなメモリ素子を、マトリクス状に配列させた磁性薄膜メモリについて、図９〜図１５を参照しつつ説明する。
【００５７】
図９は、本発明の磁性薄膜メモリの基本構成を示す概略図であり、図１０は、基板面に平面的に配置したメモリ素子の具体的接続方法を示した図である。
【００５８】
図９に示されるように、複数のメモリ素子Ｍ１１〜Ｍ２２が基板上にマトリクス状に配置され、記憶素子部分を構成する。そして、図９に示されるように一個のメモリ素子に対して直交する２本の書き込み線と直交する２本の読み出し線がそれぞれ配置される。
【００５９】
具体的には、メモリ素子Ｍ１１に対しては直交する２本の書き込み線Ｗ０１，Ｗ１０と、直交する２本の読み出し線Ｒ０１，Ｒ１０が配置され；メモリ素子Ｍ１２に対しては直交する２本の書き込み線Ｗ０２，Ｗ１０と、直交する２本の読み出し線Ｒ０２，Ｒ１０が配置され；メモリ素子Ｍ２１に対しては直交する２本の書き込み線Ｗ０１，Ｗ２０と、直交する２本の読み出し線Ｒ０１，Ｒ２０が配置され；メモリ素子Ｍ２２に対しては直交する２本の書き込み線Ｗ０２，Ｗ２０と、直交する２本の読み出し線Ｒ０２，Ｒ２０が配置される。これらの配置からもわかるように、格子状に配置される各書き込み線と各読み出し線は、メモリ素子に対して効率良く共用されている。
【００６０】
より具体的には、図１０に示されるように、２本の書き込み線は、第２磁性膜２０の加熱のための電流供給、および第２磁性膜２０の磁化反転に必要な磁界を発生するための電流供給に使用され、また、２本の読み出し線は検出部分４０に接続され、第２磁性膜２０の磁化方向により異なる発生磁界を電気的に検出するように使用される。具体的に、例えば図１０のＭ１１に相当するメモリ素子（左上に位置する）の書き込み・消去には、加熱部３０に接続されている書き込み線Ｗ１０，Ｗ０１の両端に電圧を印加し電流を流して加熱部３０を加熱し、第２磁性膜２０の磁化を反転させる。読み出しは、検出部分４０に接続されている読み出し線のＲ１０，Ｒ０１に検出電流を流し、両端電圧の差で、『１』、『０』を判別する。
【００６１】
また、同様の効果を図１１から図１５で示される構成でも得ることが可能である。すなわち、図１１に示されるように、一個のメモリ素子（例えば、図１１の左上の素子）対して、直交する２本の書き込み線Ｗ０１，Ｗ１０と、１本の読み出し線Ｒ０１から構成し、２本の書き込み線のうち片側１本Ｗ１０を読み出し線（Ｒ１０）として兼用することが可能である。
【００６２】
図１２に示される構成は、前記図１０に示される構成と基本的な構成は変わらないが、メモリ素子を格子状の配線に対し斜めに配置した点でのみ異なる。
【００６３】
図１３は、基板面に積層方向に各部分を配置した積層配置タイプの磁性薄膜メモリ素子を用いた例である。なお、第１磁性膜１１は、最下層に位置しているために、図面上、第２磁性膜２０に覆われ見えていない。
【００６４】
図１４に示される構成は、発熱体として加熱部を設けず、直接、第２磁性膜２０に２本の書き込み線（例えば、Ｗ０１，Ｗ１０）を配し、これに通電して第２磁性膜２０そのものを加熱するようにしている例を示している。
【００６５】
図１５に示される構成は、前記図１０に示される第１磁性膜１１を連続膜として形成した例である。この場合、第１磁性膜１１の形成が容易であり、また平行に近い磁界を発生することが可能である。
【００６６】
以上このようにして形成される磁性薄膜メモリ（図９〜図１５）は、書き込み・消去および読み出しの動作が単純であり、その前後の信号処理も容易である。換言すれば、本発明の磁性薄膜メモリは、その構成が非常に単純であり、個々のメモリ素子に半導体素子であるトランスファゲートやスイッチング素子は必要としない（もちろんそれらを使用してもメモリの構成は可能である）。
【００６７】
なお、当然のことながらホール素子を検出部分に使用する場合は、書き込み線と読み出し線以外にホール素子に電流供給線が必要になるが、記録の読み書きには直接関係ないので、ここでの説明は省略する。
【００６８】
【実施例】
以下に本発明の実施例を示し、本発明をさらに詳細に説明する。
【００６９】
［実施例１］
実施例１では、基板面上に平面的に配置したメモリ素子による熱書き込みの実験を行った。
【００７０】
図１に示されるように、まず最初に、コーニング製７０５９ガラス基板の上に、膜厚２５ｎｍ、大きさ５０μｍ×１０μｍのＮｉＦｅの磁気抵抗素子による検出部分をスッパッタ法で設けた。この場合、ＮｉＦｅ膜の容易磁化軸方向が、その長さ方向（後に形成される第１および第２磁性膜の長さ方向に対して垂直な方向）になるように磁気異方性を付与した。
【００７１】
次いで、この検出部分と、後に形成する第２磁性膜のスペース分を考慮し、これらを挟むようにして両側に、Ｂａフェライトと樹脂との混合物からなる第１磁性膜を２箇所、塗布法により成膜した。第１磁性膜の膜厚は１０μｍで、大きさは５０μｍ×１５０μｍとした。
【００７２】
次いで、膜厚１０μｍ、大きさ５０μｍ×１５０μｍのＣｒＯ2 粒子と樹脂の混合物からなる第２磁性膜を塗布法により形成した。ここでは第２磁性膜として第１磁性膜より保磁力の低い材料を使用した。第１磁性膜、第２磁性膜ともに長さ方向が磁化容易軸になるようにした。
【００７３】
次いで、第２磁性膜の上に、厚さ０．１μｍのＳｉＯ2 からなる絶縁層をスパッタ法で形成させた後、さらにこの上に厚さ１μｍ、大きさ５０μｍ×１５０μｍのＮｉＣｒからなる加熱部（加熱手段）をスパッタ法により成膜した。その後、上記の検出部分の両端と、加熱部（加熱手段）の両端に、それぞれ、リード線を接続した。
【００７４】
このようにして形成されたメモリ素子の３つの磁性膜（２つの第１磁性膜、１つの第２磁性膜）の長さ方向に２ｋＯｅの磁界を印加し、磁性膜の配列方向に全ての磁性膜を磁化させた。
【００７５】
このようにして作製した磁性薄膜メモリ素子のサンプルを用い、下記の手順に従い、メモり素子としての機能の確認を行った。すなわち、まず、最初に図３（ｄ）に示されるように永久磁石により第１磁性膜の磁化方向と逆方向に２００Oeの磁界を与え、第２磁性膜の磁化方向を第１磁性膜と逆方向とした。この状態が「消去」の状態であり、その状態が図３（ａ）に示される。
【００７６】
この状態で検出部分に１ｍＡの電流を通電すると、検出部分の両端電圧は５０ｍＶであった。
【００７７】
次に、図３（ｂ）に示されるように第２磁性膜の上の加熱部（加熱手段）に１０ｍＡの電流を１．５秒間通電して加熱した。図３（ｃ）に示されるように通電のあとに冷却すると第２磁性膜の磁化方向が、第１磁性膜の磁界方向と同一方向となった。この状態で検出部分の両端電圧は４９ｍＶに低下した。この状態が「書き込み」の状態である。このように検出部分の電圧の違いで、『０』，『１』を判別できることが確認できた。
【００７８】
次に、「書き込み」の状態から「消去」状態にするために、図３（ｄ）に示されるように永久磁石により第１磁性膜の磁化方向と逆方向に２００Oeの磁界を印加したところ、第２磁性膜の磁化方向のみを第１磁性膜と逆方向とすることが実現でき、メモリ素子としての十分な機能を備えていることが確認できた。
【００７９】
［実施例２］
実施例２では、実施例１の酸化物系の磁性膜に代えて金属膜を使用した。すなわち、第１磁性膜はスパッタ法による膜厚２μｍのＣｏＰｔ、第２磁性膜はめっき法により膜厚１μｍのＣｏＰを使用した。それ以外は上記実施例１と同様にして実施例２の磁性薄膜メモリ素子のサンプルを作製した。そして、上記実施例１と同様の機能確認実験を行なったところ、実施例１の場合と同様の結果が得られることが確認できた。
【００８０】
［実施例３］
実施例３では、基板面上に平面的に配置したメモリ素子による熱書き込み方式において、「書き込み」状態から「消去」状態に変える場合に、磁界の印加を電流通電で行えることを確認した。メモリ素子の構造は基本的には上記実施例２と同様であるが、第２磁性膜を磁化するために十分な磁界を得るためには第２磁性膜の長さ方向の寸法を小さくする必要がある。従って、第１磁性膜と加熱部の大きさを５μｍ×１５μｍ、厚み２μｍ；第２磁性膜の大きさを５μｍ×１５μｍ、厚み１μｍ；そして検出部分の大きさを５μｍ×２μｍとした。書き込みは１０ｍＡの電流を１５ミリ秒間の通電による加熱により行った。「書き込み」状態にするところまでは上記実施例１と同様であるが、第２磁性膜を第１磁性膜の磁化方向と逆方向にする方法が異なる。すなわち、磁界は図５（ａ），（ｂ）に示されるように加熱部（加熱手段）に電流を流すことで発生させることができ、局部的な磁化反転を可能にさせる。本実施例では加熱部（加熱手段）に２５０ｍＡの電流を１マイクロ秒通電させた。短時間であることから温度上昇は小さく、電流によって発生する磁界のみにより、第２磁性膜の磁化方向が第１磁性膜と逆方向となり、「消去」の状態が得られることが確認できた。
【００８１】
また、永久磁石により第２磁性膜の磁化方向を第１磁性膜と逆方向とし「消去」の状態とした後に、加熱部に２５０ｍＡの電流を１マイクロ秒間通電させた。ただし、電流の方向は、上記電流によって発生する磁界のみにより消去を行ったときの方向と逆方向とした。通電は短時間であることから温度上昇は小さく電流によって発生する磁界のみにより第２磁性膜の磁化方向が、第１磁性膜の磁化方向と同方向となり、「書き込み」の状態が得られることが確認できた。
【００８２】
［実施例４］
実施例４では、基板面上に平面的に配置したメモリ素子による磁界書き込み方式の実験を行った。メモリ素子の構造は実施例１と同じである。
【００８３】
最初に、形成されたメモリ素子の磁性膜の長さ方向に２ｋＯｅの磁界を印加し、磁性膜の配列方向に全ての磁性膜を磁化させた。
【００８４】
このようにして作製した磁性薄膜メモリ素子のサンプルを用い、下記の手順に従い、メモり素子としての機能の確認を行った。すなわち、まず、最初に図４（ｄ）に示されるように第２磁性膜の上の形成された加熱部（加熱手段）に１０ｍＡ、１．５秒間電流を通電して加熱した。その後、冷却した状態が「消去」の状態であり、その状態が図４（ａ）に示される。この状態で検出部分に１ｍＡの電流を通電したところ検出部分の両端電圧は４９ｍＶであった。
【００８５】
次に、図４（ｂ）に示されるように永久磁石により第２磁性膜の磁化方向を第１磁性膜の磁化方向の逆方向に反転させた。検出部分の両端電圧は５０ｍＶに上昇した。これは第２磁性膜の磁化が反転したことを示しており、この状態が「書き込み」の状態であり、その状態が図４（ｃ）に示されれる。このように検出部分の両端電圧の違いで、『０』，『１』を判別できることが確認できた。
【００８６】
次に、「書き込み」の状態から「消去」の状態にするために、再び、加熱部に１０ｍＡの電流を１．５秒間通電させたところ、第２磁性膜の磁界方向が第１磁性膜の磁界方向と同方向となり、「消去」状態が得られた。これにより、本発明サンプルは、メモリ素子としての十分な機能を備えていることが確認できた。
【００８７】
［実施例５］
実施例５は第２磁性膜に磁化反転のために直接電流を通電して加熱を行う実験、すなわち、第２磁性膜に加熱部（加熱手段）としての機能を兼用させた実験を行った。
【００８８】
メモリ素子構造としては、実施例１において加熱部の成膜を行わず、図７に示されるように、直接、第２磁性膜にリード線を接続した。この場合、第２磁性膜のＣｒＯ2 粒子と樹脂にカーボン粉末を混合し、電気抵抗を調整した。それ以外は、上記実施例１と同様にして実施例５の磁性薄膜メモリ素子のサンプルを作製した。そして、上記実施例１と同様の機能確認実験を行なったところ、実施例１の場合と同様の結果が得られることが確認できた。ちなみに、第２磁性膜を加熱させる場合には、１０ｍＡの電流を１０ミリ秒間、直接第２磁性膜に通電することにより、第２磁性膜の磁化を反転させることができた。
【００８９】
［実施例６］
実施例６では、上記実施例１において検出部分として用いたＮｉＦｅの磁気抵抗効果素子を、ＧＭＲ（巨大磁気抵抗効果）を示す素子に代えた実験を行った。
【００９０】
実施例１のＮｉＦｅ膜の代わりに、ＧＭＲ特性を持つＦｅＣｏＮｉ／Ｃｕ多層膜を成膜させた。すなわち、ＲＦスパッタ装置によりＦｅＮｉＣｏを１．５ｎｍ，Ｃｕを２．０ｎｍ交互に２０層積層した。これ以外は、上記実施例１と同様にして実施例６の磁性薄膜メモリ素子のサンプルを作製した。この実施例６における検出部分を用いた場合、検出電流１ｍＡに対し、検出部分の両端電圧は「消去」の状態で２０ｍＶ、「書き込み」の状態で１９ｍＶとなり、検出部分をＮｉＦｅとした場合よりも大きな変化率が得られることが確認できた。
【００９１】
［実施例７］
実施例７では、検出部分に磁束を集束させ、より感度を向上させるための実験を行った。すなわち、実施例１の素子構造において、図６（ａ）に示されるように第１および第２磁性膜の検出部分側の幅を狭くした。それ以外は、上記実施例１と同様にして実施例７の磁性薄膜メモリ素子のサンプルを作製した。狭くしなかった実施例１の場合と比較し、出力電圧が約１０％の上昇することが確認できた。なお、この場合、検出部分の寸法は変えず、磁性膜の基本幅を５０μｍから１００μｍに広げ、長さも３００μｍとし、磁性膜の検出部分側の幅を５０μｍに絞った。
【００９２】
また、図６（ｂ）に示されるように、上辺／下辺の比が１／２とした軟磁性を持つ膜厚１μｍの（ＮｉＦｅ）膜を第１および第２磁性膜と検出部分との間に成膜して、磁束集束のためのヨークとした。この場合、ヨークの無い場合と比較して約１２％検出電圧が上昇した。この実施の際、検出部分の寸法は変えず、各磁性膜の寸法は幅を５０μｍから１００μｍに広げ、長さも１５０μｍから３００μｍとした。またヨークは上辺５０μｍ、下辺１００μｍ、高さ５０μｍの台形とした。
【００９３】
［実施例８］
実施例８では、磁性薄膜メモリ素子の各部分が基板面に対し垂直方向に層状に配置されたいわゆる積層配置タイプの素子での実験を行った。
【００９４】
ここでは、実施例１の、基板面に対し平面的に各部分を配置した構造で実現した性能と同様の性能を得ることを目標にメモリ素子を作製した。その構造図が図８（ｂ）に示される。ただし、本実施例では、ＩｎＳｂ膜によるホール効果素子を検出部分として用いた。
【００９５】
図８（ｂ）に示されるように、まず最初に、マイカ基板の上に、蒸着法による膜厚１μｍのＩｎＳｂ膜により検出部分を形成した。この場合、検出部分の位置は両磁性膜の長さ方向の一端に偏って配置させた。その上にフォトレジスト材料による絶縁膜を介してＣｏＰｔからなる第１磁性膜をスパッタ法で成膜した。第１磁性膜の膜厚は２μｍで大きさは５０μｍ×１５０μｍとした。
【００９６】
次に、この第１磁性膜の上にフォトレジスト材料により膜厚５μｍの絶縁膜を形成した。次いで、この絶縁膜の上に、ＣｏＰからなる膜厚１μｍの第２磁性膜をめっき法で形成した。大きさは５０μｍ×１５０μｍｍの長方形とした。
【００９７】
次いで、第２磁性膜の上に、フォトレジスト材料により絶縁膜を形成させた。第１磁性膜、第２磁性膜ともに長さ方向が磁化容易軸になるようにした。第２磁性膜の上に、上記絶縁層を介して、厚さ１μｍ、大きさ５０μｍ×１５０μｍのＮｉＣｒからなる加熱部（加熱手段）をスパッタ法により成膜した。その後、検出部分の両端と加熱部の両端に、それぞれ、リード線を接続した。
【００９８】
このようにして形成されたメモリ素子の磁性膜の長さ方向に２ｋＯｅの磁界を印加し、磁性膜の長さ方向に全ての磁性膜を磁化させた（「消去」の状態）。
【００９９】
このようにして作製した磁性薄膜メモリ素子のサンプルを用い、下記の手順に従い、メモり素子としての機能の確認を行った。すなわち、まず、最初に「消去」の状態でホール素子に１Ｖの入力を与え、０．１ｍＶの出力を得た。
【０１００】
次に、第２磁性膜の上の加熱部に１０ｍＡ、１秒間の電流を通電して加熱し、冷却後の磁界を測定した結果、３ｍＶに上昇した。この状態が「書き込み」の状態である。
【０１０１】
次に、第１磁性膜の磁化方向に４００Ｏｅの磁界を印加したところ、第２磁性膜の磁化方向を第１磁性膜のそれと同じ方向に向けることができ、「消去」の状態に戻せることが確認できた。
【０１０２】
このように検出部分の両端電圧の違いで、『０』，『１』を判別でき、メモリ素子としての十分な機能を備えていることが確認できた。
【０１０３】
［実施例９］
これまで個々のメモリ素子の構造、作製方法、機能の方法の実施例を示してきたが、実施例９では、それらをマトリクス状に配置した磁性薄膜メモリでの実験を行った。
【０１０４】
基本動作確認のために、図９に示されるごとくマトリクス構成としては最も簡単な縦２列、横２列合計４個のメモリ素子のそれぞれに対して、２本の直交する書き込み線と、それに平行する２本の読み出し線を設けた。すなわち、厚さ２０μｍのＣｕを蒸着法によりそれぞれ成膜した。書き込み線の幅は１００μｍ、読み込み線は３０μｍとした。各メモリ素子の加熱部の各一端を２本の書き込み線にそれぞれ接続させた。またメモリ素子の検出部分の各一端を２本の書き込み線にそれぞれ接続させた。
【０１０５】
メモリ素子と各線との接続状態は図１０に示されるとおりとした。次に、図９のＭ２１のメモリ素子を代表させてメモリの機能を確認した。書き込み方式は熱書き込みで実施例１のメモリ素子を使用した。書き込みは、書き込み線Ｗ２０，Ｗ０１の各一端に電圧を印加し電流１０ｍＡを１．５秒間通電した。これによりＭ２１のメモリ素子のみ磁化反転が起こり、読み出し線のＲ２０，Ｒ０１の各一端の間の電圧のみ検出電流１ｍＡに対し４９ｍＶで、他の全ての組み合わせは５０ｍＶであった。
【０１０６】
また、その後、この磁気薄膜メモリに永久磁石で２００Ｏｅの磁界を第１磁性膜の磁化方向とは逆方向に印加し、Ｒ２０，Ｒ０１間に１ｍＡの検出電流を通電すると両端電圧は５０ｍＶとなり、消去されていることが確認できた。
【０１０７】
この動作は他の位置のメモリ素子でも同様であった。
【０１０８】
［実施例１０］
図１１に示される磁気薄膜メモリの構成、すなわち、読み出し線を各メモリ素子に対し１本だけを設け、それに直交する書き込み線をもう一方向の読み出し線として兼用に使ったメモリを作製し、上記実施例９と同様にして動作確認を行った。その結果、上記実施例９の場合と全く同様の動作ができることが確認できた。
【０１０９】
［実施例１１］
図１２に示される磁気薄膜メモリの構成、すなわち、実施例１の素子を配線に対して、斜めに配置したメモリを作製し、上記実施例９と同様にして動作確認を行った。設計の都合上、第１磁性膜の長さは３００μｍとしたが、上記実施例９の場合と全く同様の結果が得られた。
【０１１０】
［実施例１２］
図１３に示される磁気薄膜メモリの構成、すなわち上記実施例８の積層配置タイプのメモリ素子を使用してこのものをマトリクス状に配置して磁気薄膜メモリを作製した。この場合も、実施例８から期待される結果をそのまま確認することができ、メモリとしても上記実施例９の場合と同様の結果が得られることが確認できた。
【０１１１】
［実施例１３］
図１４に示される磁気薄膜メモリの構成、すなわち、第２磁性膜に加熱手段としての機能をも兼用させた磁気薄膜メモリを作製した。この場合も、実施例５から期待される結果をそのまま確認することができ、メモリとしても上記実施例９の場合と同様の結果が得られることが確認できた。
【０１１２】
［実施例１４］
図１５に示される磁気薄膜メモリの構成、すなわち図１０の隣り合う第１磁性膜を連続膜として磁気薄膜メモリを作製し、上記実施例９と同様にして動作確認を行った。その結果、上記実施例９の場合と全く同様の動作が行なえることが確認できた。
【０１１３】
【発明の効果】
上記の結果より本発明の効果は明らかである。すなわち、本発明の磁性薄膜メモリ素子は、所定の間隔を開けて平面配置または積層配置された第１磁性膜および第２磁性膜と、これらの第１磁性膜もしくは第２磁性膜に隣接して配置されるか、または、これらの第１磁性膜と第２磁性膜の間に介在された検出部分と、前記第２磁性膜の磁化方向を反転させるための磁化手段と、前記第２磁性膜の保磁力を減少させるように作用する加熱手段とを備え、前記第１磁性膜の保磁力は、第２磁性膜の保磁力と比較してそれより大きく、かつ予め所定の一方向に磁化されており、前記磁化手段および加熱手段により第２磁性膜の磁化方向を反転制御して書き込みおよび消去の状態を作りだし、前記第２磁性膜の磁化方向を前記検出部分で検出することで読み出しが行えるように構成しており、これを用いた本発明にかかる薄膜磁気メモリは、上記に説明したように不揮発性の磁気薄膜固体メモリであり、情報の高速な書き込み・消去が可能で機械的な動作を必要としないという極めて優れた効果を発揮する。
【図面の簡単な説明】
【図１】平面配置タイプの磁性薄膜メモリ素子の概略平面図である。
【図２】図１のＡ−Ａ断面矢視図である。
【図３】（ａ）〜（ｄ）は、それぞれ、磁性薄膜メモリ素子の動作原理（熱書き込み）を経時的に説明するための平面図である。
【図４】（ａ）〜（ｄ）は、それぞれ、磁性薄膜メモリ素子の動作原理（磁界書き込み）を経時的に説明するための平面図である。
【図５】（ａ）は、電流により第２磁性膜を磁化反転させる実施形態を示す平面図であり、（ｂ）は、その断面図である。
【図６】（ａ），（ｂ）は、それぞれ検出部分における磁束集束の好適な一態様を示すメモリ素子の平面図である。
【図７】第２磁性膜の加熱を、第２磁性膜に直接通電して行う場合の実施形態を示すメモリ素子の平面図である。
【図８】（ａ），（ｂ），（ｃ）は、それぞれ本発明の基板面に垂直方向に各部分を層状に配置した積層配置タイプのメモリ素子の断面状態を示す図面である。
【図９】本発明の磁性薄膜メモリの概略基本構成図である。
【図１０】本発明の基板面に平面的に配置したメモリ素子を用いた磁性薄膜メモリの概略構成図である。
【図１１】読み出し線を１本とし、２本の書き込み線の１本を読み出し線として兼用する場合の磁性薄膜メモリの概略構成図である。
【図１２】本発明の基板面に平面的に配置したメモリ素子を斜めに配置した場合の磁性薄膜メモリの概略構成図である。
【図１３】本発明の基板面に対し垂直方向に各部分を積層した積層配置タイプのメモリ素子を用いた磁性薄膜メモリの概略構成図である。
【図１４】本発明の第２磁性膜に直接通電するタイプのメモリ素子を用いた磁性薄膜メモリの概略構成図である。
【図１５】本発明メモリ素子の第１磁性膜が連続に形成された磁性薄膜メモリの概略構成図である。
【図１６】従来技術であるＭＲＡＭの動作原理を説明するために図面である。
【符号の説明】
１…平面配置タイプの磁性薄膜メモリ素子
２…積層配置タイプの磁性薄膜メモリ素子
５…絶縁基板
１１，１５…第１磁性膜
２０…第２磁性膜
３０…加熱手段（加熱部）
３９…加熱リード線
４０…検出部分
４９…検出リード線
５０，６０，７０…絶縁膜
W10 、W20 、W01 、W02 …書き込み線
R10 、R20 、R01 、R02 …読み出し線
M11 、M12 、M21 、M22 …メモリ素子
【発明の属する技術分野】
本発明は熱と磁界により磁化方向を変えることで情報を記録する固体メモリ、すなわち磁性薄膜メモリに関する。
【０００２】
【従来の技術】
磁性材料による固体メモリは、古くはフェライトによるコアメモリ、その後、ワイヤメモリ、バブルドメインメモリ、ブロッホラインメモリなどの提案がなされてきたが、金属磁性薄膜による固体メモリとしては磁気抵抗効果メモリＭＲＡＭ（magnetoresistive random access memory ）がある。
【０００３】
１９７２年に磁気抵抗効果膜を固体メモリに利用することがL.J.SchweeによりProc.INTERMAG Conf. IEEE Trans.Magn.,Kyoto,p.405(1972)に報告されたが、出力が低く実用に至らなかった。その後、より大きな出力が得られる巨大磁気抵抗効果が見いだされて、それを利用したＭＲＡＭの研究が盛んになり、種々のタイプのＭＲＡＭに関する報告がなされている。例えば、榊間らにより日本応用磁気学会誌,20,22(1996)にその一例が報告されており、これによると、そのメモリ素子は、図１６（ａ）に示されるように、書き込み線Ｗ、絶縁膜１１３、ハード磁性膜１１１、導電膜１１４、ソフト磁性膜１１２の積層体から構成されている。このメモリ素子において、図１６（ａ）に示されるように紙面に対し上向きの電流を書き込み線Ｗに与え、右向きにハード磁性膜１１１を磁化した状態を『１』、図１６（ｂ）に示されるようにその逆を『０』とする。
【０００４】
読み出し方法は、図１６（ｃ）に示されるように，ハード磁性膜１１１には影響を及ばさないが、ソフト磁性膜１１２は反転できる程度の大きさの正負の電流パルスを書き込み線Ｗに与え、素子に検出電流を通電して確認して、その抵抗変化ΔＲが正か負かで『１』『０』を判別する。図１６（ｃ）の左側の状態では、正負の電流パルスをかけた後にハード磁性膜１１１とソフト磁性膜１１２の磁化の方向が互いに逆になっているので抵抗変化ΔＲが正の値となる。図１６（ｃ）の右側の状態では、正負の電流パルスをかけた後にハード磁性膜１１１とソフト磁性膜１１２の磁化の方向が同一方向となっているので抵抗変化ΔＲが負の値となる。
【０００５】
このようにＧＭＲによるメモリは、電流の発生する磁界により磁化反転を行うが、読み出しの際にも書き込み線に正負の電流パルスを通電してソフト磁性膜１１２を反転する必要があり、また抵抗の変化を検出するという複雑な動作が必要であり、読み出し時間が長く、信号処理も複雑である。
【０００６】
一方、熱による磁化方向の制御に関しては、例えば、光磁気ディスクに代表されるように熱磁気書き込みが行なわれる。しかしこの場合は記録媒体が回転し、熱源にはレーザを使用し、レーザ自身も光ヘッドに固定されて動くことから、固体メモリではなく、機械的に動作するためアクセスが遅く、振動などに弱いという問題がある。また、熱を利用した固体メモリとしては、特開平４−２３２９３に単層の積層磁化膜を使用した発明が提案されている。それによると、当該固体メモリは、当該公報の第１図に示されるように、加熱素子、磁性薄膜、磁気抵抗素子、書き込み用のスイッチングトランジスタ、読み出し用のトランスファーゲートおよび６本のリード線を備えて構成される。この場合、磁性薄膜は素子分離しておらず、連続状態にある。そして、書き込み時にスイッチングトランジスタにより所定のメモリ素子だけに電流を通電して磁性膜を加熱して磁化方向を反転させる。読み出しは、磁気抵抗素子により磁化の方向を検出するようにする。これには各メモリ素子に半導体材料で形成されるトランスファーゲートが必要であり、加熱手段を考えると磁性膜が連続していることから隣接メモリ素子への影響が無視できず、高密度化が難しいという問題がある。
【０００７】
【発明が解決しようとする課題】
本発明は上記従来技術の諸問題を解決するためになされたものであり、その目的は、速い速度で書き込み・消去を行い、さらに高速アクセスを可能とし、読み出し時のＳＮ比が高い不揮発性の磁性薄膜メモリ素子および磁性薄膜メモリを提供することにある。
【０００８】
【課題を解決するための手段】
このような課題を解決するために、本発明の磁性薄膜メモリ素子は、所定の間隔を開けて平面配置または積層配置された第１磁性膜および第２磁性膜と、これらの第１磁性膜もしくは第２磁性膜に隣接して配置されるか、または、これらの第１磁性膜と第２磁性膜の間に介在された検出部分と、前記第２磁性膜の磁化方向を反転させるための磁化手段と、前記第２磁性膜の保磁力を減少させるように作用する加熱手段とを備える磁性薄膜メモリ素子であって、前記第１磁性膜の保磁力は、第２磁性膜の保磁力と比較してそれより大きく、かつ予め所定の一方向に磁化されており、前記磁化手段によって、第１磁性膜の磁化は反転しないが、第２磁性膜の磁化は反転できるような磁界を印加し、第２磁性膜の磁化方向を第１磁性膜の磁化の方向とは逆方向に磁化させて消去の状態を作り出し、前記加熱手段によって、第２磁性膜を加熱して一時的に保磁力を減少させるとともに、第１磁性膜による磁界を利用して第２磁性膜の磁化方向を第１磁性膜と同一方向に向かせて書き込みの状態を作り出す、または、前記加熱手段によって、第２磁性膜を加熱して一時的に保磁力を減少させるとともに、第１磁性膜による磁界を利用して第２磁性膜の磁化方向を第１磁性膜と同一方向に向かせて消去の状態を作り出し、前記磁化手段によって、第１磁性膜の磁化は反転しないが、第２磁性膜の磁化は反転できるような磁界を印加し、第２磁性膜の磁化方向を第１磁性膜の磁化の方向とは逆方向に磁化させて書き込みの状態を作り出し、前記第２磁性膜の磁化方向を前記検出部分で検出することで読み出しが行えるようにしてなるように構成される。
【０００９】
また、本発明において、前記第１磁性膜および第２磁性膜は、それらの容易磁化軸が膜面内成分を有し、２つの磁性膜が静磁的に結合するように配置されてなるように構成される。
【００１０】
また、本発明のより好ましい態様として、前記第１磁性膜、前記検出部分、および前記第２磁性膜が順次、同一平面上にライン状に配置されてなるように構成される。
【００１１】
また、本発明のより好ましい態様として、さらにもう一つの第１磁性膜を設け、新たな第１磁性膜と前記第１磁性膜とで前記検出部分、および前記第２磁性膜を挟むように配置してなるように構成される。
【００１２】
また、本発明のより好ましい態様として、前記検出部分に磁束を集束するために、第１磁性膜と第２磁性膜の検出部分側の幅を第１磁性膜と第２磁性膜の本体の幅よりも狭くするか、または、検出部分と第１磁性膜の間及び検出部分と第２磁性膜の間に磁束集束のための軟磁性薄膜を配置してなるように構成される。
【００１３】
また、本発明のより好ましい態様として、少なくとも前記第１磁性膜および前記第２磁性膜が基板面に積層方向に層状に配置されてなるように構成される。
【００１４】
また、本発明のより好ましい態様として、前記検出部分が、磁気抵抗効果素子またはホール素子を用いて構成される。
【００１５】
また、本発明のより好ましい態様として、前記加熱手段として、第２磁性膜に隣接して設けた非磁性金属膜からなる加熱部を用い、それに電流を流すことにより非磁性金属膜および第２磁性膜を加熱するように構成される。
【００１６】
また、本発明のより好ましい態様として、前記磁化手段としては、第２磁性膜に隣接して設けた非磁性金属膜を用い、それに電流を流すことにより発生する磁界により第２磁性膜の磁化を反転させてなるように構成される。
【００１７】
また、本発明のより好ましい態様として、前記加熱部として第２磁性膜そのものを兼用させ、それに電流を流すことにより第２磁性膜を加熱してなるように構成される。
【００１８】
また、本発明の磁性薄膜メモリは、上記の磁性薄膜メモリ素子をマトリクス状に配列した記憶素子部分と、直交する２本の書き込み線および直交する２本の読み出し線を備え、縦又は横方向に並べられた前記磁性薄膜メモリ素子のそれぞれが、直交する２本の書き込み線および直交する２本の読み出し線に接続されるように構成される。
【００１９】
また、本発明の磁性薄膜メモリは、上記の磁性薄膜メモリ素子をマトリクス状に配列した記憶素子部分と、直交する２本の書き込み線および１本の読み出し線を備え、縦又は横方向に並べられた前記磁性薄膜メモリ素子のそれぞれが、直交する２本の書き込み線および１本の読み出し線に接続され、書き込み線の１本が読み出し線を兼ねるように構成される。
【００２０】
また、磁性薄膜メモリの好ましい態様として、隣り合うメモリ素子の第１磁性膜が連続膜で形成されるよう構成される。
【００２１】
本発明の磁性薄膜メモリ素子は、第２磁性膜のみを加熱するとその保磁力、磁気異方性が低下して、隣接する第１磁性膜による磁界により第１磁性膜と同じ方向に磁化が向く。ここにおいて、２つの磁性膜の磁化方向が互いに平行か反平行かにより両者間に発生する磁界分布が異なり、これらの両磁性膜間に配置した磁気検出素子で検知するもので、２つの磁性膜を有することは磁界の大きさだけで両者の違いを検知できるのがメリットである。また、熱の発生、磁界の発生はすべて電気信号だけで行うことも可能であるため高速な書き込み・消去が可能である。特に加熱による書き込みは磁界によるそれと比較して、周辺の磁性体への磁界による影響が無く、高密度な集積が可能となる。
【００２２】
このような本発明により、情報の高速な書き込み・消去が可能で機械的な動作を必要としない不揮発性の磁気薄膜固体メモリを実現することができる。
【００２３】
【発明の実施の形態】
以下、本発明の磁性薄膜メモリ素子の実施の形態について詳細に説明する。
【００２４】
本発明の磁性薄膜メモリ素子は、（１）平面配置タイプの磁性薄膜メモリ素子と、（２）積層配置タイプの磁性薄膜メモリ素子に大別でき、まず最初に（１）平面配置タイプの素子について説明する。
【００２５】
（１）平面配置タイプの磁性薄膜メモリ素子
図１は、平面配置タイプの磁性薄膜メモリ素子１の概略平面図を示しており、図２は、図１のＡ−Ａ断面矢視図を示している。このタイプの素子は、メモリ形成の微細加工において、各構成部分を個別に制御でき、設計・製造上の利点がある。
【００２６】
これらの図に示されるように、絶縁基板５の上には、第１磁性膜１１、検出部分４０、第２磁性膜２０、および第１磁性膜１５が順次、ライン状に配置されている。さらに、本実施の形態の場合、第２磁性膜の上には、絶縁層５０を介して加熱手段である加熱部３０が積層され（図２）、この加熱部３０および前記検出部分４０には、それぞれ、加熱リード線３９，３９および検出リード線４９，４９が接続されている。
【００２７】
この実施例の形態においては、検出部分４０を挟むように配置される第１磁性膜１１の他に、検出部分４０側に位置せず、第２磁性膜２０を挟むようにして配置される第１磁性膜１５が配置されている。第１磁性膜１５は必ず必要というわけではないが、第２磁性膜２０の磁化反転を容易ならしめる（第１磁性膜により高い安定した磁界を第２磁性膜に与えることができる）ためには、できるだけ第１磁性膜１５を形成しておくことが望ましい。
【００２８】
本発明において、第１磁性膜１１，１５の保磁力は、第２磁性膜２０の保磁力と比較してそれより大きくなるように材料設定されており、かつ第１磁性膜１１，１５の磁化方向は、図１の矢印（α）で示されるように予め所定の一方向に面内磁化されている。
【００２９】
第１磁性膜１１，１５および第２磁性膜２０の形成方法は特に限定されることなく、例えば、磁性粉末とバインダを含有する磁性塗料を塗布して形成してもよいし、真空成膜法により磁性金属薄膜として形成してもよいし、また、湿式メッキ法により形成したものであってもよい。
【００３０】
本発明において、検出部分４０を挟むように配置される第１磁性膜１１および第２磁性膜２０は、それらの容易磁化軸が膜面内成分を有し、２つの磁性膜が静磁的に結合するように配置される。これにより、対向する第１磁性膜１１および第２磁性膜２０の端部における磁界の変化を検出部分４０で検出することが容易に可能となる。ちなみに先行技術との比較になるが、光磁気ディスクのように磁化容易軸成分が膜面に積層方向に有る場合は、反磁界の面から制御が難しく、使用できる材料も制限される。これに対して本発明で用いる磁性膜では、形状異方性と同じ方向に磁化容易軸成分があり材料選択の幅が広くなるというメリットがある。
【００３１】
加熱手段としての加熱部（好ましくは非磁性金属膜から形成される）３０の材料としては、加熱リード線３９，３９に通電することにより、加熱部３０を発熱させて、第２磁性膜２０の温度を上げ、第２磁性膜２０の保磁力を減少させるように作用させることができるものであれば特に限定されるものではない。
【００３２】
なお、図７に示されるように、加熱手段としての加熱部３０を設けず、直接、第２磁性膜２０にリード線２９，２９を配し、これに通電して第２磁性膜２０そのものを加熱するようにしてもよい。このように第２磁性膜２０を瞬間的に加熱する方法は、電流によるジュール熱を利用しており、発熱体として第２磁性膜２０に密接して形成される加熱部（非磁性金属膜）３０に電流を流すか、第２磁性膜２０自身に電流を流すことにより熱を発生させる。
【００３３】
検出部分４０は、後述する動作原理から磁界を検出できる素子であればどのようなものでも使用できる。例えば、サーチコイルなどでも良いが、検知感度の面および製造面から磁気抵抗効果素子あるいはホール素子を用いることが特に好ましい。
【００３４】
ここで磁気抵抗効果素子としては、異方性磁気抵抗効果、スピンバルブタイプの巨大磁気抵抗効果、誘導フェリ磁性タイプの巨大磁気抵抗効果、反強磁性結合タイプの巨大磁気抵抗効果、磁気トンネリングによる巨大磁気抵抗効果（ＴＭＲ）、ペロブスカイト型酸化物によるコロッサル磁気抵抗効果（ＣＭＲ）、ホットエレクトロンによるスピンバルブトランジスタの巨大磁気抵抗効果などによる磁気抵抗効果素子が好適例として挙げられる。
【００３５】
なお、磁化手段としては、第２磁性膜２０の磁化方向を反転制御して書き込みや、消去の状態を作りだせるものであれば、特に限定されないが、図５（ａ），（ｂ）に示されるように、加熱リード線３９，３９に流す電流によって発生する磁界を利用して第２磁性膜２０の磁化を反転制御させる方法が好適である。図５（ａ）は、図１の第２磁性膜２０の箇所をピックアップした平面図、図５（ｂ）は、図５（ａ）のＢ−Ｂ断面断面矢視図であり、図５（ｂ）において、電流方向は紙面の手前から奥行きに流れている。この場合、加熱リード線３９，３９に流れる電流は小さくしかも短時間であるので加熱部３０の発熱による磁化への影響は起きない。磁化手段は上述したように原理上、磁界を発生できるものなら何でも良く、たとえば永久磁石や磁気ヘッドでも使用可能である。しかしながら、これらは可動部分が必要で固体メモリの構成には好ましくなく、電気的に処理できる図５に示される構成が特に優れている。
【００３６】
図１および図２に示される本発明の磁性薄膜メモリ素子１は、磁化手段および加熱手段により第２磁性膜２０の磁化方向を反転制御して書き込みおよび消去の状態を作りだし、前記第１磁性膜１１と第２磁性膜２０の間に生じる磁界変化を前記検出部分４０で検出することで読み出しが行えるように構成されている。これについては、図３および図４を用いて磁性薄膜メモリ素子の動作原理としてさらに詳細に説明する。
【００３７】
磁性薄膜メモリ素子の動作原理
本発明の磁性薄膜メモリ素子の動作原理を、すでに上述した平面配置タイプの磁性薄膜メモリ素子１を例にとって、図３および図４を用いて説明する。
【００３８】
書き込みの方法は、「熱書き込み」と「磁界書き込み」の２つの方法がある。図３（ａ）〜（ｄ）は、「熱書き込み」の場合における、（ａ）消去の状態、（ｂ）加熱による書き込み操作、（ｃ）書き込みの状態、および（ｄ）磁界印加による消去操作を、順次経時的に示した図である。これらの各状態および操作は、連続的に繰り返し行なうことができる。
【００３９】
本発明で言う「熱書き込み」の場合、図３（ｄ）で示されるようにメモリ素子１に、第１磁性膜１１，１５の磁化（磁化方向は矢印（α））は反転しないが、第２磁性膜２０の磁化は反転できるような磁界を磁化手段により印加し、第２磁性膜の磁化方向を第１磁性膜の磁化の方向とは逆方向（矢印（β））に磁化させる。
【００４０】
この操作を、磁界印加による消去操作と言い、その結果として生じる図３（ａ）の状態を「消去」状態という。
【００４１】
ここで、個々のメモリを独立に消去する場合は、上記図５（ａ）（ｂ）に示されるように加熱リード線３９，３９（作用的には、書き込み線として作用するように電流の大きさおよび通電時間を選定する）に流す電流によって発生する磁界により、第２磁性膜２０の磁化をβ方向に反転させ消去する。その際、電流はごく短時間だけ流れるので熱発生等の悪影響は生じない。
【００４２】
また、全ての書き込まれた記憶を一度に消去する場合は、電磁石や永久磁石の磁界を使用することもできる。この場合、第２磁性膜２０のみの磁化方向を反転させる（（β）方向にする）必要があり、この場合、第１磁性膜の保磁力は、第２磁性膜の保磁力より大きく設定しておく必要がある。
【００４３】
次に、図３（ｂ）に示されるように第２磁性膜２０を、加熱部３０を発熱させることにより、ある一定の温度以上に瞬間的に加熱して一時的に保磁力を減少させるとともに、第１磁性膜１１，１５による磁界を利用して第２磁性膜２０の磁化方向を第１磁性膜１１，１５と同一方向（（α）方向）に向かせる。この操作を加熱による書き込み操作と言い、その結果生じる図３（ｃ）の状態を「書き込み」の状態と言う。
【００４４】
本発明の場合、「消去」状態では第１磁性膜１１（１５）と第２磁性膜２０の磁化の方向が異なる状態にあり（図３（ａ））、また、「書き込み」状態では第１磁性膜１１（１５）と第２磁性膜２０の磁化方向が同じ状態にある（図３（ｃ））。そして、これらの状態変化を、第１磁性膜１１と第２磁性膜２０の間に置かれた検出部分４０によって磁界変化として検出することで、書き込み・消去を判別することができる。従って、従来技術ですでに説明したＭＲＡＭのように、書き込みの時に２本の書き込み線の電流による合成磁界で磁化反転を制御したり、読み出しの時にワード線に電流を流してＭＲ素子の磁化方向を制御したり、正負のパルス電流を印可して磁化の方向を判別したりする必要がなく、非常に信号処理を単純化できることが本発明の特徴となっている。
【００４５】
次ぎに、「磁界書き込み」の方法について説明する。図４（ａ）〜（ｄ）は、「磁界書き込み」の場合における、（ａ）消去の状態、（ｂ）磁界印加による書き込み操作、（ｃ）書き込みの状態、および（ｄ）加熱による消去操作を、順次経時的に示した図である。これらの各状態および操作は、連続的に繰り返し行なうことができる。
【００４６】
このような「磁界書き込み」は、すでに述べた「熱書き込み」における消去と書き込みの状態を逆に設定したものと考えればよい。つまり、図４（ｄ）に示されるように、瞬間的な加熱により第１磁性膜１１，１５と第２磁性膜２０の磁化方向を同じ（（α）方向の磁化）にする操作が加熱による消去操作であり、その結果生じた「消去」の状態が図４（ａ）に示される。
【００４７】
この「消去」状態から、磁界を第２磁性膜２０に印加して、第２磁性膜２の磁化方向を第１磁性膜１１，１５の磁化方向（矢印α）と逆方向（矢印β）に反転させる操作（図４（ｂ））が、磁界印加による書き込み操作となる。ここで書き込み操作は、例えば、図５（ａ），（ｂ）に示されるように加熱リード線３９，３９（作用的には、書き込み線として作用するように電流の大きさおよび通電時間を選定する）に流す電流によって発生する磁界で第２磁性膜２０の磁化をβ方向に反転させて書き込むようにすればよい。その際、電流は短時間であるので温度上昇による磁化の反転は起きない。それより長い時間、電流を加熱リード線３９，３９に流して加熱部３０を加熱すると消去される（図４（ｄ），（ａ））。なお、検出部分４０による読み出しは、上記の熱書き込みの場合と同様に行われる。
【００４８】
上述してきたようにメモリ素子を基板面に平面的に配置する場合（平面配置タイプの場合）、図６（ａ）に示されるように、検出部分４０に磁束を集束するために、第１磁性膜１１および第２磁性膜２０の検出部分側１１ａおよび２０ａの幅をそれぞれ狭くするか、あるいは、図６（ｂ）に示されるように検出部分４０と第１磁性膜１１の間、及び検出部分４０と第２磁性膜２０の間に磁束集束のための軟磁性薄膜１８および２８（ヨークを形成）をそれぞれ第１磁性膜１１および第２磁性膜２０の端部と接して配置するように構成することが好ましい。このように検出部分４０近傍で磁束を集束させることにより大きな磁界の変化が得られる。
【００４９】
次いで、（２）積層配置タイプの素子について説明する。
【００５０】
（２）積層配置タイプの磁性薄膜メモリ素子
この場合、交換結合が生じることを防ぐために、あるいは電気的な絶縁を確保するために、必要に応じて絶縁膜を各層間に成膜する必要がある。
【００５１】
図８には、積層配置タイプの磁性薄膜メモリ素子２の好適な一例が断面図として示されている。
【００５２】
図８（ａ）に示されるように、基板５に第１磁性膜１１、検出部分４０、絶縁膜６０、第２磁性層２０、絶縁膜５０、加熱部３０の順に配置されるか、あるいは、図８（ｂ）に示されるように、基板５に検出部分４０、絶縁膜７０、第１磁性膜１１、絶縁膜６０、第２磁性膜２０、絶縁膜５０、加熱部３０の順に配置される。この場合においても、第１磁性膜１１および第２磁性膜２０は、それらの容易磁化軸が面内成分を有し、２つの磁性膜１１，１２が静磁的に結合するように積層配置されている。図８に示されるように検出部分４０は、第１磁性膜１１の長さ方向の一端に偏った端部に配置することが好ましい。良好な検出感度を得るためである。
【００５３】
図８（ｃ）には、図８（ｂ）の変形例が示されている。図８（ｃ）に示される実施の形態の場合、発熱体として加熱部を設けず、直接、第２磁性膜２０にリード線２９，２９を配し、これに通電して第２磁性膜２０そのものを加熱するようにしている。
【００５４】
このような積層配置タイプの磁性薄膜メモリ素子においても、磁性薄膜メモリ素子の動作原理は前記の平面配置タイプの磁性薄膜メモリ素子の場合と全く同様である、つまり、第２磁性膜２０の磁化の反転は、上記の平面配置タイプの磁性薄膜メモリ素子と全く同様の方法でなされる。ただし、前述したように読み出しの場合は、より大きな磁界変化を得るために、検出部分４０の位置は磁性膜の中央よりは、むしろ端部に近いところに設置することが望ましい。
【００５５】
上述してきたように、メモリ素子の各部分は基板上に平面的に配置しても、また基板に積層方向に層状に配置しても良い。前者は、各素子を独立に形成できることから製造上のプロセス制御が容易となるというメリットがあり、後者は、高密度化の点で有利であるというメリットがある。
【００５６】
次に、上述してきたようなメモリ素子を、マトリクス状に配列させた磁性薄膜メモリについて、図９〜図１５を参照しつつ説明する。
【００５７】
図９は、本発明の磁性薄膜メモリの基本構成を示す概略図であり、図１０は、基板面に平面的に配置したメモリ素子の具体的接続方法を示した図である。
【００５８】
図９に示されるように、複数のメモリ素子Ｍ１１〜Ｍ２２が基板上にマトリクス状に配置され、記憶素子部分を構成する。そして、図９に示されるように一個のメモリ素子に対して直交する２本の書き込み線と直交する２本の読み出し線がそれぞれ配置される。
【００５９】
具体的には、メモリ素子Ｍ１１に対しては直交する２本の書き込み線Ｗ０１，Ｗ１０と、直交する２本の読み出し線Ｒ０１，Ｒ１０が配置され；メモリ素子Ｍ１２に対しては直交する２本の書き込み線Ｗ０２，Ｗ１０と、直交する２本の読み出し線Ｒ０２，Ｒ１０が配置され；メモリ素子Ｍ２１に対しては直交する２本の書き込み線Ｗ０１，Ｗ２０と、直交する２本の読み出し線Ｒ０１，Ｒ２０が配置され；メモリ素子Ｍ２２に対しては直交する２本の書き込み線Ｗ０２，Ｗ２０と、直交する２本の読み出し線Ｒ０２，Ｒ２０が配置される。これらの配置からもわかるように、格子状に配置される各書き込み線と各読み出し線は、メモリ素子に対して効率良く共用されている。
【００６０】
より具体的には、図１０に示されるように、２本の書き込み線は、第２磁性膜２０の加熱のための電流供給、および第２磁性膜２０の磁化反転に必要な磁界を発生するための電流供給に使用され、また、２本の読み出し線は検出部分４０に接続され、第２磁性膜２０の磁化方向により異なる発生磁界を電気的に検出するように使用される。具体的に、例えば図１０のＭ１１に相当するメモリ素子（左上に位置する）の書き込み・消去には、加熱部３０に接続されている書き込み線Ｗ１０，Ｗ０１の両端に電圧を印加し電流を流して加熱部３０を加熱し、第２磁性膜２０の磁化を反転させる。読み出しは、検出部分４０に接続されている読み出し線のＲ１０，Ｒ０１に検出電流を流し、両端電圧の差で、『１』、『０』を判別する。
【００６１】
また、同様の効果を図１１から図１５で示される構成でも得ることが可能である。すなわち、図１１に示されるように、一個のメモリ素子（例えば、図１１の左上の素子）対して、直交する２本の書き込み線Ｗ０１，Ｗ１０と、１本の読み出し線Ｒ０１から構成し、２本の書き込み線のうち片側１本Ｗ１０を読み出し線（Ｒ１０）として兼用することが可能である。
【００６２】
図１２に示される構成は、前記図１０に示される構成と基本的な構成は変わらないが、メモリ素子を格子状の配線に対し斜めに配置した点でのみ異なる。
【００６３】
図１３は、基板面に積層方向に各部分を配置した積層配置タイプの磁性薄膜メモリ素子を用いた例である。なお、第１磁性膜１１は、最下層に位置しているために、図面上、第２磁性膜２０に覆われ見えていない。
【００６４】
図１４に示される構成は、発熱体として加熱部を設けず、直接、第２磁性膜２０に２本の書き込み線（例えば、Ｗ０１，Ｗ１０）を配し、これに通電して第２磁性膜２０そのものを加熱するようにしている例を示している。
【００６５】
図１５に示される構成は、前記図１０に示される第１磁性膜１１を連続膜として形成した例である。この場合、第１磁性膜１１の形成が容易であり、また平行に近い磁界を発生することが可能である。
【００６６】
以上このようにして形成される磁性薄膜メモリ（図９〜図１５）は、書き込み・消去および読み出しの動作が単純であり、その前後の信号処理も容易である。換言すれば、本発明の磁性薄膜メモリは、その構成が非常に単純であり、個々のメモリ素子に半導体素子であるトランスファゲートやスイッチング素子は必要としない（もちろんそれらを使用してもメモリの構成は可能である）。
【００６７】
なお、当然のことながらホール素子を検出部分に使用する場合は、書き込み線と読み出し線以外にホール素子に電流供給線が必要になるが、記録の読み書きには直接関係ないので、ここでの説明は省略する。
【００６８】
【実施例】
以下に本発明の実施例を示し、本発明をさらに詳細に説明する。
【００６９】
［実施例１］
実施例１では、基板面上に平面的に配置したメモリ素子による熱書き込みの実験を行った。
【００７０】
図１に示されるように、まず最初に、コーニング製７０５９ガラス基板の上に、膜厚２５ｎｍ、大きさ５０μｍ×１０μｍのＮｉＦｅの磁気抵抗素子による検出部分をスッパッタ法で設けた。この場合、ＮｉＦｅ膜の容易磁化軸方向が、その長さ方向（後に形成される第１および第２磁性膜の長さ方向に対して垂直な方向）になるように磁気異方性を付与した。
【００７１】
次いで、この検出部分と、後に形成する第２磁性膜のスペース分を考慮し、これらを挟むようにして両側に、Ｂａフェライトと樹脂との混合物からなる第１磁性膜を２箇所、塗布法により成膜した。第１磁性膜の膜厚は１０μｍで、大きさは５０μｍ×１５０μｍとした。
【００７２】
次いで、膜厚１０μｍ、大きさ５０μｍ×１５０μｍのＣｒＯ2 粒子と樹脂の混合物からなる第２磁性膜を塗布法により形成した。ここでは第２磁性膜として第１磁性膜より保磁力の低い材料を使用した。第１磁性膜、第２磁性膜ともに長さ方向が磁化容易軸になるようにした。
【００７３】
次いで、第２磁性膜の上に、厚さ０．１μｍのＳｉＯ2 からなる絶縁層をスパッタ法で形成させた後、さらにこの上に厚さ１μｍ、大きさ５０μｍ×１５０μｍのＮｉＣｒからなる加熱部（加熱手段）をスパッタ法により成膜した。その後、上記の検出部分の両端と、加熱部（加熱手段）の両端に、それぞれ、リード線を接続した。
【００７４】
このようにして形成されたメモリ素子の３つの磁性膜（２つの第１磁性膜、１つの第２磁性膜）の長さ方向に２ｋＯｅの磁界を印加し、磁性膜の配列方向に全ての磁性膜を磁化させた。
【００７５】
このようにして作製した磁性薄膜メモリ素子のサンプルを用い、下記の手順に従い、メモり素子としての機能の確認を行った。すなわち、まず、最初に図３（ｄ）に示されるように永久磁石により第１磁性膜の磁化方向と逆方向に２００Oeの磁界を与え、第２磁性膜の磁化方向を第１磁性膜と逆方向とした。この状態が「消去」の状態であり、その状態が図３（ａ）に示される。
【００７６】
この状態で検出部分に１ｍＡの電流を通電すると、検出部分の両端電圧は５０ｍＶであった。
【００７７】
次に、図３（ｂ）に示されるように第２磁性膜の上の加熱部（加熱手段）に１０ｍＡの電流を１．５秒間通電して加熱した。図３（ｃ）に示されるように通電のあとに冷却すると第２磁性膜の磁化方向が、第１磁性膜の磁界方向と同一方向となった。この状態で検出部分の両端電圧は４９ｍＶに低下した。この状態が「書き込み」の状態である。このように検出部分の電圧の違いで、『０』，『１』を判別できることが確認できた。
【００７８】
次に、「書き込み」の状態から「消去」状態にするために、図３（ｄ）に示されるように永久磁石により第１磁性膜の磁化方向と逆方向に２００Oeの磁界を印加したところ、第２磁性膜の磁化方向のみを第１磁性膜と逆方向とすることが実現でき、メモリ素子としての十分な機能を備えていることが確認できた。
【００７９】
［実施例２］
実施例２では、実施例１の酸化物系の磁性膜に代えて金属膜を使用した。すなわち、第１磁性膜はスパッタ法による膜厚２μｍのＣｏＰｔ、第２磁性膜はめっき法により膜厚１μｍのＣｏＰを使用した。それ以外は上記実施例１と同様にして実施例２の磁性薄膜メモリ素子のサンプルを作製した。そして、上記実施例１と同様の機能確認実験を行なったところ、実施例１の場合と同様の結果が得られることが確認できた。
【００８０】
［実施例３］
実施例３では、基板面上に平面的に配置したメモリ素子による熱書き込み方式において、「書き込み」状態から「消去」状態に変える場合に、磁界の印加を電流通電で行えることを確認した。メモリ素子の構造は基本的には上記実施例２と同様であるが、第２磁性膜を磁化するために十分な磁界を得るためには第２磁性膜の長さ方向の寸法を小さくする必要がある。従って、第１磁性膜と加熱部の大きさを５μｍ×１５μｍ、厚み２μｍ；第２磁性膜の大きさを５μｍ×１５μｍ、厚み１μｍ；そして検出部分の大きさを５μｍ×２μｍとした。書き込みは１０ｍＡの電流を１５ミリ秒間の通電による加熱により行った。「書き込み」状態にするところまでは上記実施例１と同様であるが、第２磁性膜を第１磁性膜の磁化方向と逆方向にする方法が異なる。すなわち、磁界は図５（ａ），（ｂ）に示されるように加熱部（加熱手段）に電流を流すことで発生させることができ、局部的な磁化反転を可能にさせる。本実施例では加熱部（加熱手段）に２５０ｍＡの電流を１マイクロ秒通電させた。短時間であることから温度上昇は小さく、電流によって発生する磁界のみにより、第２磁性膜の磁化方向が第１磁性膜と逆方向となり、「消去」の状態が得られることが確認できた。
【００８１】
また、永久磁石により第２磁性膜の磁化方向を第１磁性膜と逆方向とし「消去」の状態とした後に、加熱部に２５０ｍＡの電流を１マイクロ秒間通電させた。ただし、電流の方向は、上記電流によって発生する磁界のみにより消去を行ったときの方向と逆方向とした。通電は短時間であることから温度上昇は小さく電流によって発生する磁界のみにより第２磁性膜の磁化方向が、第１磁性膜の磁化方向と同方向となり、「書き込み」の状態が得られることが確認できた。
【００８２】
［実施例４］
実施例４では、基板面上に平面的に配置したメモリ素子による磁界書き込み方式の実験を行った。メモリ素子の構造は実施例１と同じである。
【００８３】
最初に、形成されたメモリ素子の磁性膜の長さ方向に２ｋＯｅの磁界を印加し、磁性膜の配列方向に全ての磁性膜を磁化させた。
【００８４】
このようにして作製した磁性薄膜メモリ素子のサンプルを用い、下記の手順に従い、メモり素子としての機能の確認を行った。すなわち、まず、最初に図４（ｄ）に示されるように第２磁性膜の上の形成された加熱部（加熱手段）に１０ｍＡ、１．５秒間電流を通電して加熱した。その後、冷却した状態が「消去」の状態であり、その状態が図４（ａ）に示される。この状態で検出部分に１ｍＡの電流を通電したところ検出部分の両端電圧は４９ｍＶであった。
【００８５】
次に、図４（ｂ）に示されるように永久磁石により第２磁性膜の磁化方向を第１磁性膜の磁化方向の逆方向に反転させた。検出部分の両端電圧は５０ｍＶに上昇した。これは第２磁性膜の磁化が反転したことを示しており、この状態が「書き込み」の状態であり、その状態が図４（ｃ）に示されれる。このように検出部分の両端電圧の違いで、『０』，『１』を判別できることが確認できた。
【００８６】
次に、「書き込み」の状態から「消去」の状態にするために、再び、加熱部に１０ｍＡの電流を１．５秒間通電させたところ、第２磁性膜の磁界方向が第１磁性膜の磁界方向と同方向となり、「消去」状態が得られた。これにより、本発明サンプルは、メモリ素子としての十分な機能を備えていることが確認できた。
【００８７】
［実施例５］
実施例５は第２磁性膜に磁化反転のために直接電流を通電して加熱を行う実験、すなわち、第２磁性膜に加熱部（加熱手段）としての機能を兼用させた実験を行った。
【００８８】
メモリ素子構造としては、実施例１において加熱部の成膜を行わず、図７に示されるように、直接、第２磁性膜にリード線を接続した。この場合、第２磁性膜のＣｒＯ2 粒子と樹脂にカーボン粉末を混合し、電気抵抗を調整した。それ以外は、上記実施例１と同様にして実施例５の磁性薄膜メモリ素子のサンプルを作製した。そして、上記実施例１と同様の機能確認実験を行なったところ、実施例１の場合と同様の結果が得られることが確認できた。ちなみに、第２磁性膜を加熱させる場合には、１０ｍＡの電流を１０ミリ秒間、直接第２磁性膜に通電することにより、第２磁性膜の磁化を反転させることができた。
【００８９】
［実施例６］
実施例６では、上記実施例１において検出部分として用いたＮｉＦｅの磁気抵抗効果素子を、ＧＭＲ（巨大磁気抵抗効果）を示す素子に代えた実験を行った。
【００９０】
実施例１のＮｉＦｅ膜の代わりに、ＧＭＲ特性を持つＦｅＣｏＮｉ／Ｃｕ多層膜を成膜させた。すなわち、ＲＦスパッタ装置によりＦｅＮｉＣｏを１．５ｎｍ，Ｃｕを２．０ｎｍ交互に２０層積層した。これ以外は、上記実施例１と同様にして実施例６の磁性薄膜メモリ素子のサンプルを作製した。この実施例６における検出部分を用いた場合、検出電流１ｍＡに対し、検出部分の両端電圧は「消去」の状態で２０ｍＶ、「書き込み」の状態で１９ｍＶとなり、検出部分をＮｉＦｅとした場合よりも大きな変化率が得られることが確認できた。
【００９１】
［実施例７］
実施例７では、検出部分に磁束を集束させ、より感度を向上させるための実験を行った。すなわち、実施例１の素子構造において、図６（ａ）に示されるように第１および第２磁性膜の検出部分側の幅を狭くした。それ以外は、上記実施例１と同様にして実施例７の磁性薄膜メモリ素子のサンプルを作製した。狭くしなかった実施例１の場合と比較し、出力電圧が約１０％の上昇することが確認できた。なお、この場合、検出部分の寸法は変えず、磁性膜の基本幅を５０μｍから１００μｍに広げ、長さも３００μｍとし、磁性膜の検出部分側の幅を５０μｍに絞った。
【００９２】
また、図６（ｂ）に示されるように、上辺／下辺の比が１／２とした軟磁性を持つ膜厚１μｍの（ＮｉＦｅ）膜を第１および第２磁性膜と検出部分との間に成膜して、磁束集束のためのヨークとした。この場合、ヨークの無い場合と比較して約１２％検出電圧が上昇した。この実施の際、検出部分の寸法は変えず、各磁性膜の寸法は幅を５０μｍから１００μｍに広げ、長さも１５０μｍから３００μｍとした。またヨークは上辺５０μｍ、下辺１００μｍ、高さ５０μｍの台形とした。
【００９３】
［実施例８］
実施例８では、磁性薄膜メモリ素子の各部分が基板面に対し垂直方向に層状に配置されたいわゆる積層配置タイプの素子での実験を行った。
【００９４】
ここでは、実施例１の、基板面に対し平面的に各部分を配置した構造で実現した性能と同様の性能を得ることを目標にメモリ素子を作製した。その構造図が図８（ｂ）に示される。ただし、本実施例では、ＩｎＳｂ膜によるホール効果素子を検出部分として用いた。
【００９５】
図８（ｂ）に示されるように、まず最初に、マイカ基板の上に、蒸着法による膜厚１μｍのＩｎＳｂ膜により検出部分を形成した。この場合、検出部分の位置は両磁性膜の長さ方向の一端に偏って配置させた。その上にフォトレジスト材料による絶縁膜を介してＣｏＰｔからなる第１磁性膜をスパッタ法で成膜した。第１磁性膜の膜厚は２μｍで大きさは５０μｍ×１５０μｍとした。
【００９６】
次に、この第１磁性膜の上にフォトレジスト材料により膜厚５μｍの絶縁膜を形成した。次いで、この絶縁膜の上に、ＣｏＰからなる膜厚１μｍの第２磁性膜をめっき法で形成した。大きさは５０μｍ×１５０μｍｍの長方形とした。
【００９７】
次いで、第２磁性膜の上に、フォトレジスト材料により絶縁膜を形成させた。第１磁性膜、第２磁性膜ともに長さ方向が磁化容易軸になるようにした。第２磁性膜の上に、上記絶縁層を介して、厚さ１μｍ、大きさ５０μｍ×１５０μｍのＮｉＣｒからなる加熱部（加熱手段）をスパッタ法により成膜した。その後、検出部分の両端と加熱部の両端に、それぞれ、リード線を接続した。
【００９８】
このようにして形成されたメモリ素子の磁性膜の長さ方向に２ｋＯｅの磁界を印加し、磁性膜の長さ方向に全ての磁性膜を磁化させた（「消去」の状態）。
【００９９】
このようにして作製した磁性薄膜メモリ素子のサンプルを用い、下記の手順に従い、メモり素子としての機能の確認を行った。すなわち、まず、最初に「消去」の状態でホール素子に１Ｖの入力を与え、０．１ｍＶの出力を得た。
【０１００】
次に、第２磁性膜の上の加熱部に１０ｍＡ、１秒間の電流を通電して加熱し、冷却後の磁界を測定した結果、３ｍＶに上昇した。この状態が「書き込み」の状態である。
【０１０１】
次に、第１磁性膜の磁化方向に４００Ｏｅの磁界を印加したところ、第２磁性膜の磁化方向を第１磁性膜のそれと同じ方向に向けることができ、「消去」の状態に戻せることが確認できた。
【０１０２】
このように検出部分の両端電圧の違いで、『０』，『１』を判別でき、メモリ素子としての十分な機能を備えていることが確認できた。
【０１０３】
［実施例９］
これまで個々のメモリ素子の構造、作製方法、機能の方法の実施例を示してきたが、実施例９では、それらをマトリクス状に配置した磁性薄膜メモリでの実験を行った。
【０１０４】
基本動作確認のために、図９に示されるごとくマトリクス構成としては最も簡単な縦２列、横２列合計４個のメモリ素子のそれぞれに対して、２本の直交する書き込み線と、それに平行する２本の読み出し線を設けた。すなわち、厚さ２０μｍのＣｕを蒸着法によりそれぞれ成膜した。書き込み線の幅は１００μｍ、読み込み線は３０μｍとした。各メモリ素子の加熱部の各一端を２本の書き込み線にそれぞれ接続させた。またメモリ素子の検出部分の各一端を２本の書き込み線にそれぞれ接続させた。
【０１０５】
メモリ素子と各線との接続状態は図１０に示されるとおりとした。次に、図９のＭ２１のメモリ素子を代表させてメモリの機能を確認した。書き込み方式は熱書き込みで実施例１のメモリ素子を使用した。書き込みは、書き込み線Ｗ２０，Ｗ０１の各一端に電圧を印加し電流１０ｍＡを１．５秒間通電した。これによりＭ２１のメモリ素子のみ磁化反転が起こり、読み出し線のＲ２０，Ｒ０１の各一端の間の電圧のみ検出電流１ｍＡに対し４９ｍＶで、他の全ての組み合わせは５０ｍＶであった。
【０１０６】
また、その後、この磁気薄膜メモリに永久磁石で２００Ｏｅの磁界を第１磁性膜の磁化方向とは逆方向に印加し、Ｒ２０，Ｒ０１間に１ｍＡの検出電流を通電すると両端電圧は５０ｍＶとなり、消去されていることが確認できた。
【０１０７】
この動作は他の位置のメモリ素子でも同様であった。
【０１０８】
［実施例１０］
図１１に示される磁気薄膜メモリの構成、すなわち、読み出し線を各メモリ素子に対し１本だけを設け、それに直交する書き込み線をもう一方向の読み出し線として兼用に使ったメモリを作製し、上記実施例９と同様にして動作確認を行った。その結果、上記実施例９の場合と全く同様の動作ができることが確認できた。
【０１０９】
［実施例１１］
図１２に示される磁気薄膜メモリの構成、すなわち、実施例１の素子を配線に対して、斜めに配置したメモリを作製し、上記実施例９と同様にして動作確認を行った。設計の都合上、第１磁性膜の長さは３００μｍとしたが、上記実施例９の場合と全く同様の結果が得られた。
【０１１０】
［実施例１２］
図１３に示される磁気薄膜メモリの構成、すなわち上記実施例８の積層配置タイプのメモリ素子を使用してこのものをマトリクス状に配置して磁気薄膜メモリを作製した。この場合も、実施例８から期待される結果をそのまま確認することができ、メモリとしても上記実施例９の場合と同様の結果が得られることが確認できた。
【０１１１】
［実施例１３］
図１４に示される磁気薄膜メモリの構成、すなわち、第２磁性膜に加熱手段としての機能をも兼用させた磁気薄膜メモリを作製した。この場合も、実施例５から期待される結果をそのまま確認することができ、メモリとしても上記実施例９の場合と同様の結果が得られることが確認できた。
【０１１２】
［実施例１４］
図１５に示される磁気薄膜メモリの構成、すなわち図１０の隣り合う第１磁性膜を連続膜として磁気薄膜メモリを作製し、上記実施例９と同様にして動作確認を行った。その結果、上記実施例９の場合と全く同様の動作が行なえることが確認できた。
【０１１３】
【発明の効果】
上記の結果より本発明の効果は明らかである。すなわち、本発明の磁性薄膜メモリ素子は、所定の間隔を開けて平面配置または積層配置された第１磁性膜および第２磁性膜と、これらの第１磁性膜もしくは第２磁性膜に隣接して配置されるか、または、これらの第１磁性膜と第２磁性膜の間に介在された検出部分と、前記第２磁性膜の磁化方向を反転させるための磁化手段と、前記第２磁性膜の保磁力を減少させるように作用する加熱手段とを備え、前記第１磁性膜の保磁力は、第２磁性膜の保磁力と比較してそれより大きく、かつ予め所定の一方向に磁化されており、前記磁化手段および加熱手段により第２磁性膜の磁化方向を反転制御して書き込みおよび消去の状態を作りだし、前記第２磁性膜の磁化方向を前記検出部分で検出することで読み出しが行えるように構成しており、これを用いた本発明にかかる薄膜磁気メモリは、上記に説明したように不揮発性の磁気薄膜固体メモリであり、情報の高速な書き込み・消去が可能で機械的な動作を必要としないという極めて優れた効果を発揮する。
【図面の簡単な説明】
【図１】平面配置タイプの磁性薄膜メモリ素子の概略平面図である。
【図２】図１のＡ−Ａ断面矢視図である。
【図３】（ａ）〜（ｄ）は、それぞれ、磁性薄膜メモリ素子の動作原理（熱書き込み）を経時的に説明するための平面図である。
【図４】（ａ）〜（ｄ）は、それぞれ、磁性薄膜メモリ素子の動作原理（磁界書き込み）を経時的に説明するための平面図である。
【図５】（ａ）は、電流により第２磁性膜を磁化反転させる実施形態を示す平面図であり、（ｂ）は、その断面図である。
【図６】（ａ），（ｂ）は、それぞれ検出部分における磁束集束の好適な一態様を示すメモリ素子の平面図である。
【図７】第２磁性膜の加熱を、第２磁性膜に直接通電して行う場合の実施形態を示すメモリ素子の平面図である。
【図８】（ａ），（ｂ），（ｃ）は、それぞれ本発明の基板面に垂直方向に各部分を層状に配置した積層配置タイプのメモリ素子の断面状態を示す図面である。
【図９】本発明の磁性薄膜メモリの概略基本構成図である。
【図１０】本発明の基板面に平面的に配置したメモリ素子を用いた磁性薄膜メモリの概略構成図である。
【図１１】読み出し線を１本とし、２本の書き込み線の１本を読み出し線として兼用する場合の磁性薄膜メモリの概略構成図である。
【図１２】本発明の基板面に平面的に配置したメモリ素子を斜めに配置した場合の磁性薄膜メモリの概略構成図である。
【図１３】本発明の基板面に対し垂直方向に各部分を積層した積層配置タイプのメモリ素子を用いた磁性薄膜メモリの概略構成図である。
【図１４】本発明の第２磁性膜に直接通電するタイプのメモリ素子を用いた磁性薄膜メモリの概略構成図である。
【図１５】本発明メモリ素子の第１磁性膜が連続に形成された磁性薄膜メモリの概略構成図である。
【図１６】従来技術であるＭＲＡＭの動作原理を説明するために図面である。
【符号の説明】
１…平面配置タイプの磁性薄膜メモリ素子
２…積層配置タイプの磁性薄膜メモリ素子
５…絶縁基板
１１，１５…第１磁性膜
２０…第２磁性膜
３０…加熱手段（加熱部）
３９…加熱リード線
４０…検出部分
４９…検出リード線
５０，６０，７０…絶縁膜
W10 、W20 、W01 、W02 …書き込み線
R10 、R20 、R01 、R02 …読み出し線
M11 、M12 、M21 、M22 …メモリ素子
Claims (13)
- 所定の間隔を開けて平面配置または積層配置された第１磁性膜および第２磁性膜と、
これらの第１磁性膜もしくは第２磁性膜に隣接して配置されるか、または、これらの第１磁性膜と第２磁性膜の間に介在された検出部分と、
前記第２磁性膜の磁化方向を反転させるための磁化手段と、
前記第２磁性膜の保磁力を減少させるように作用する加熱手段とを備える磁性薄膜メモリ素子であって、
前記第１磁性膜の保磁力は、第２磁性膜の保磁力と比較してそれより大きく、かつ予め所定の一方向に磁化されており、
前記磁化手段によって、第１磁性膜の磁化は反転しないが、第２磁性膜の磁化は反転できるような磁界を印加し、第２磁性膜の磁化方向を第１磁性膜の磁化の方向とは逆方向に磁化させて消去の状態を作り出し、前記加熱手段によって、第２磁性膜を加熱して一時的に保磁力を減少させるとともに、第１磁性膜による磁界を利用して第２磁性膜の磁化方向を第１磁性膜と同一方向に向かせて書き込みの状態を作り出す、または、
前記加熱手段によって、第２磁性膜を加熱して一時的に保磁力を減少させるとともに、第１磁性膜による磁界を利用して第２磁性膜の磁化方向を第１磁性膜と同一方向に向かせて消去の状態を作り出し、前記磁化手段によって、第１磁性膜の磁化は反転しないが、第２磁性膜の磁化は反転できるような磁界を印加し、第２磁性膜の磁化方向を第１磁性膜の磁化の方向とは逆方向に磁化させて書き込みの状態を作り出し、
前記第２磁性膜の磁化方向を前記検出部分で検出することで読み出しが行えるようにしてなることを特徴とする磁性薄膜メモリ素子。 - 前記第１磁性膜および第２磁性膜は、それらの容易磁化軸が膜面内成分を有し、２つの磁性膜が静磁的に結合するように配置されてなる請求項１に記載の磁性薄膜メモリ素子。
- 前記第１磁性膜、前記検出部分、および前記第２磁性膜が順次、同一平面上にライン状に配置されてなる請求項１または請求項２に記載の磁性薄膜メモリ素子。
- さらにもう一つの第１磁性膜を設け、新たな第１磁性膜と前記第１磁性膜とで前記検出部分、および前記第２磁性膜を挟むように配置してなる請求項３に記載の磁性薄膜メモリ素子。
- 前記検出部分に磁束を集束するために、第１磁性膜と第２磁性膜の検出部分側の幅を第１磁性膜と第２磁性膜の本体の幅よりも狭くするか、または、検出部分と第１磁性膜の間及び検出部分と第２磁性膜の間に磁束集束のための軟磁性薄膜を配置してなる請求項１ないし請求項４のいずれかに記載の磁性薄膜メモリ素子。
- 少なくとも前記第１磁性膜および前記第２磁性膜が基板面に積層方向に層状に配置されてなる請求項１または請求項２に記載の磁性薄膜メモリ素子。
- 前記検出部分が、磁気抵抗効果素子またはホール素子を用いて構成される請求項１ないし請求項６のいずれかに記載の磁性薄膜メモリ素子。
- 前記加熱手段として、第２磁性膜に隣接して設けた非磁性金属膜からなる加熱部を用い、それに電流を流すことにより非磁性金属膜および第２磁性膜を加熱してなる請求項１ないし請求項７のいずれかに記載の磁性薄膜メモリ素子。
- 前記磁化手段として、第２磁性膜に隣接して設けた非磁性金属膜を用い、それに電流を流すことにより発生する磁界により第２磁性膜を磁化させてなる請求項１ないし請求項８のいずれかに記載の磁性薄膜メモリ素子。
- 前記加熱部として第２磁性膜そのものを兼用させ、それに電流を流すことにより第２磁性膜を加熱してなる請求項１ないし請求項７のいずれかに記載の磁性薄膜メモリ素子。
- 請求項１ないし請求項１０のいずれかに記載の磁性薄膜メモリ素子をマトリクス状に配列した記憶素子部分と、直交する２本の書き込み線および直交する２本の読み出し線を備え、
縦又は横方向に並べられた前記磁性薄膜メモリ素子のそれぞれが、直交する２本の書き込み線および直交する２本の読み出し線に接続されることを特徴とする磁性薄膜メモリ。 - 請求項１ないし請求項１０のいずれかに記載の磁性薄膜メモリ素子をマトリクス状に配列した記憶素子部分と、直交する２本の書き込み線および１本の読み出し線を備え、
縦又は横方向に並べられた前記磁性薄膜メモリ素子のそれぞれが、直交する２本の書き込み線および１本の読み出し線に接続され、書き込み線の１本が読み出し線を兼ねることを特徴とする磁性薄膜メモリ。 - 隣り合うメモリ素子の第１磁性膜が連続膜で形成される請求項１１または請求項１２に記載の磁性薄膜メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30161498A JP4129090B2 (ja) | 1998-10-08 | 1998-10-08 | 磁性薄膜メモリ素子および磁性薄膜メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30161498A JP4129090B2 (ja) | 1998-10-08 | 1998-10-08 | 磁性薄膜メモリ素子および磁性薄膜メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000113666A JP2000113666A (ja) | 2000-04-21 |
| JP4129090B2 true JP4129090B2 (ja) | 2008-07-30 |
Family
ID=17899073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30161498A Expired - Fee Related JP4129090B2 (ja) | 1998-10-08 | 1998-10-08 | 磁性薄膜メモリ素子および磁性薄膜メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4129090B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6724674B2 (en) * | 2000-11-08 | 2004-04-20 | International Business Machines Corporation | Memory storage device with heating element |
| JP4666774B2 (ja) * | 2001-01-11 | 2011-04-06 | キヤノン株式会社 | 磁気薄膜メモリ素子、磁気薄膜メモリおよび情報記録再生方法 |
| US6603678B2 (en) | 2001-01-11 | 2003-08-05 | Hewlett-Packard Development Company, L.P. | Thermally-assisted switching of magnetic memory elements |
| JP4666775B2 (ja) * | 2001-01-11 | 2011-04-06 | キヤノン株式会社 | 磁気薄膜メモリ素子、磁気薄膜メモリおよび情報記録方法 |
| JP4798895B2 (ja) * | 2001-08-21 | 2011-10-19 | キヤノン株式会社 | 強磁性体メモリとその熱補助駆動方法 |
| FR2829868A1 (fr) * | 2001-09-20 | 2003-03-21 | Centre Nat Rech Scient | Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture |
| US6667897B1 (en) * | 2002-06-28 | 2003-12-23 | International Business Machines Corporation | Magnetic tunnel junction containing a ferrimagnetic layer and anti-parallel layer |
| JP2006511892A (ja) * | 2002-12-18 | 2006-04-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 改竄からｍｒａｍ素子を保護するための方法及び装置 |
| JP4742490B2 (ja) * | 2003-09-09 | 2011-08-10 | ソニー株式会社 | 磁気メモリ |
| US7397074B2 (en) | 2005-01-12 | 2008-07-08 | Samsung Electronics Co., Ltd. | RF field heated diodes for providing thermally assisted switching to magnetic memory elements |
-
1998
- 1998-10-08 JP JP30161498A patent/JP4129090B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000113666A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3891540B2 (ja) | 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびｍｒａｍ | |
| US7532504B2 (en) | Spin injection magnetic domain wall displacement device and element thereof | |
| US6469873B1 (en) | Magnetic head and magnetic storage apparatus using the same | |
| US6069820A (en) | Spin dependent conduction device | |
| JP3680035B2 (ja) | 磁気記録装置及び磁気記録方法 | |
| US6809900B2 (en) | Write head with magnetization controlled by spin-polarized electron current | |
| JP5653379B2 (ja) | 磁気記憶素子、磁気メモリ及び磁気記憶装置 | |
| JP4076197B2 (ja) | 磁性素子、記憶装置、磁気再生ヘッド、３端子素子、及び磁気ディスク装置 | |
| JP2002183915A (ja) | ２素子型再生センサ、垂直磁気記録再生用薄膜磁気ヘッド及び垂直磁気記録再生装置 | |
| JP2000195250A (ja) | 磁気メモリ装置 | |
| JP4129090B2 (ja) | 磁性薄膜メモリ素子および磁性薄膜メモリ | |
| JP3691898B2 (ja) | 磁気抵抗効果素子、磁気情報読み出し方法、及び記録素子 | |
| JP3977576B2 (ja) | 磁気メモリ装置 | |
| JP3050218B1 (ja) | 磁気ヘッド、それを用いた磁気記録再生装置及び磁性メモリ装置 | |
| JP3868699B2 (ja) | 磁気メモリ装置 | |
| JP2002289942A (ja) | 巨大磁気抵抗効果素子、磁気抵抗効果型ヘッド、薄膜磁気メモリ、並びに薄膜磁気センサ | |
| JP3634761B2 (ja) | 磁気抵抗素子、該磁気抵抗素子を用いたメモリ素子及び磁気ランダムアクセスメモリ、並びに記録再生方法 | |
| JP2003229614A (ja) | 磁性材料、この磁性材料を用いた磁気抵抗効果素子、およびこの磁気抵抗効果素子を用いた磁気デバイス | |
| JP5526707B2 (ja) | 情報記憶素子の駆動方法 | |
| JP4875037B2 (ja) | 磁気メモリ、その再生方法、および書き込み方法 | |
| JP3455055B2 (ja) | 磁気素子とそれを用いた磁気ヘッドおよび磁気記憶装置 | |
| JPH0944819A (ja) | 磁気変換素子及び薄膜磁気ヘッド | |
| JP2001067862A (ja) | 磁気メモリ素子 | |
| JP2002270922A (ja) | 磁気抵抗素子 | |
| JP2005203535A (ja) | 磁気メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050728 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080516 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |