JP4010308B2 - 表示装置および表示装置の駆動方法 - Google Patents

表示装置および表示装置の駆動方法 Download PDF

Info

Publication number
JP4010308B2
JP4010308B2 JP2004153201A JP2004153201A JP4010308B2 JP 4010308 B2 JP4010308 B2 JP 4010308B2 JP 2004153201 A JP2004153201 A JP 2004153201A JP 2004153201 A JP2004153201 A JP 2004153201A JP 4010308 B2 JP4010308 B2 JP 4010308B2
Authority
JP
Japan
Prior art keywords
vertical
pulse
pixel
period
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004153201A
Other languages
English (en)
Other versions
JP2005338152A (ja
Inventor
正和 加藤
洋介 櫻井
幸一 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004153201A priority Critical patent/JP4010308B2/ja
Priority to TW094114186A priority patent/TW200625228A/zh
Priority to CNB2005800166824A priority patent/CN100524438C/zh
Priority to US11/569,294 priority patent/US8462093B2/en
Priority to EP05739004A priority patent/EP1758090A4/en
Priority to PCT/JP2005/008842 priority patent/WO2005114632A1/ja
Priority to KR1020067024571A priority patent/KR101116416B1/ko
Publication of JP2005338152A publication Critical patent/JP2005338152A/ja
Application granted granted Critical
Publication of JP4010308B2 publication Critical patent/JP4010308B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels
    • G09G2300/0495—Use of transitions between isotropic and anisotropic phases in liquid crystals, by voltage controlled deformation of the liquid crystal molecules, as opposed to merely changing the orientation of the molecules as in, e.g. twisted-nematic [TN], vertical-aligned [VA], cholesteric, in-plane, or bi-refringent liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

本発明は、表示装置および表示装置の駆動方法に関し、特に電気光学素子を含む画素が行列状に２次元配置されてなる表示装置および当該表示装置の駆動方法に関する。
電気光学素子を含む画素が行列状に２次元配置されてなる表示装置、例えば電気光学素子として液晶セルを用いてなる液晶表示装置では、液晶セルに長時間に亘って直流電圧を印加し続けると、液晶の比抵抗（物質固有の抵抗値）等の劣化や、「焼き付き」と呼ばれる残像現象を引き起こすため、液晶セルの対向電極の電位に対して画素電極に印加される信号電圧の極性を所定の周期で反転させる交流駆動法が採られている。
この交流駆動法としては、液晶セルの対向電極に印加するコモン電圧Ｖｃｏｍを一定にして、信号電圧Ｖｓｉｇの極性を１Ｈ（Ｈは水平期間）ごとに反転させる１Ｈ反転駆動法や、液晶セルの対向電極に印加するコモン電圧Ｖｃｏｍを一定にして、信号電圧Ｖｓｉｇの極性を１Ｆ（Ｆはフィールド期間、即ち画面の繰り返し期間を言う）ごとに反転させる１Ｆ反転駆動法などが知られている（例えば、特許文献１参照）。
ところで、液晶表示装置においては、信号電圧Ｖｓｉｇを画素に書き込むための信号線と、液晶セルの対向電極にコモン電圧Ｖｃｏｍを各画素共通に与えるためのコモン線とが交差しており、信号線とコモン線との間には寄生容量が存在するため、信号線に信号電圧Ｖｓｉｇを書き込む際に、当該寄生容量によるカップリングによって信号電圧Ｖｓｉｇがコモン線に飛び込み、コモン線の電位が信号電圧Ｖｓｉｇと同じ極性の方向に揺れ、クロストークが発生する。
このような問題に対して、１Ｈ反転駆動法では、信号電圧Ｖｓｉｇが書き込まれる信号線の電位が１Ｈごとに反転することにより、カップリングによるコモン線の電位の揺れをライン（画素行）間で相殺することができるため、カップリングに起因するクロストークの発生を抑えることができる。
特開２００１−４２２８７号公報
しかし、１Ｆ反転駆動法では、コントラストを向上できるとともに、ＶＡ(Viewing Angle;垂直配向)液晶を用いた長寿命化が可能になるというメリットがある反面、１Ｆ期間に亘って同じ極性の信号電圧Ｖｓｉｇを信号線に書き込むことになることから、カップリングによるコモン線の電位の揺れをライン間で相殺することができないため、カップリングに起因するクロストークの発生を抑えることができない。
また、画素電位と信号線電位との電位差が大きい場合に、画素のスイッチング素子、例えばＴＦＴ（(Thin Film Transistor;薄膜トランジスタ)では、ソース／ドレインの形状が違うことによってリークが生じ、そのリーク量が１画面内で異なるため、図１１に示すように、画質劣化の原因となるシェーディングが発生する。具体的には、例えば図１２に示すように、コモン電圧Ｖｃｏｍが７．５Ｖで、信号線電位がＨ側１０．０Ｖ／Ｌ側５．０Ｖ（中間調）の場合を例に挙げると、画面上部Ａ、画面中央部Ｂ、画面下部Ｃでリーク期間が違うことにより、１画面内でのリーク量が異なるため、画面上部Ａではリークの影響はほとんどなく、画面中央部Ｂではリークの影響で若干白っぽくなり、画面下部Ｃではリークの影響で白っぽくなり、シェーディングが発生する。
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、１Ｆ反転駆動法のメリットであるコントラストの向上とＶＡ液晶を用いた長寿命化を図りつつ、クロストークやシェーディングの発生を抑制可能とした表示装置および表示装置の駆動方法を提供することにある。
上記目的を達成するために、本発明では、電気光学素子を含む画素が行列状に２次元配置されてなる画素アレイ部を有する表示装置において、前記画素アレイ部の垂直方向におけるＮ個（Ｎは２以上の整数）の領域を行単位で順番に垂直走査するに当たって、ある行を選択した後の次の行の選択において、異なる領域に属する行を選択し、この選択した行の各画素に対して１水平期間（１Ｈ）ごとに極性が反転する映像信号を書き込むとともに、垂直走査の際に、前記画素を行単位で選択するためのドライブパルスを、前記Ｎ個の領域に書き込まれる前記映像信号の極性が隣り合う領域間で反転し、同一領域で同一極性になるように、前記Ｎ個の領域に対して１水平期間の周期で順番に発生する構成を採っている。
上記構成の表示装置において、画素アレイ部の垂直方向におけるＮ個の領域を行単位で順番に垂直走査するに当たって、ある行を選択した後の次の行の選択において、異なる領域に属する行を選択する、例えばＮ＝２の場合には２つの領域を交互に垂直走査しつつ、２つの領域の各画素を行単位で選択し、選択行の各画素に対しては１Ｈごとに極性が反転する映像信号を書き込むことで、２つの領域に書き込まれる映像信号の極性が隣り合う領域間で反転し、同一領域で同一極性になる。これにより、各領域ではそれぞれ１Ｆ反転駆動を実現できる。また、選択行の各画素に対しては、１Ｈごとに極性が反転する映像信号を書き込むことで、１Ｈ反転駆動を実現できる。その結果、１Ｆ反転駆動法のメリットと１Ｈ反転駆動法のメリットとを享受できる。
本発明によれば、１Ｆ反転駆動法のメリットと１Ｈ反転駆動法のメリットとを享受できるため、コントラストの向上とＶＡ液晶を用いた長寿命化を図りつつ、クロストークやシェーディングの発生を抑制することができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る表示装置の構成の概略を示すブロック図である。ここでは、画素の電気光学素子として液晶セルを用いたアクティブマトリクス型液晶表示装置を例に挙げて説明するものとする。
図１から明らかなように、本実施形態に係るアクティブマトリクス型液晶表示装置は、画素アレイ部１１、例えば２つの垂直駆動回路１２Ａ，１２Ｂおよび水平駆動回路１３を有する構成となっている。画素アレイ部１１は、電気光学素子である液晶セルを含む画素２０が、透明絶縁基板、例えばガラス基板（図示せず）上に行列状に２次元配置され、この行列状（ｍ行ｎ列）の画素配列に対して行ごとに走査線１３−１〜１３−ｍが、列ごとに信号線１４−１〜１４−ｎがそれぞれ配線された構成となっている。ガラス基板は別のガラス基板（図示せず）と所定の間隙を持って対向配置され、これら２枚のガラス基板間に液晶材料が封止されることによって液晶パネルが形成されることになる。
図２は、画素（画素回路）２０の回路構成の一例を示す回路図である。図２から明らかなように、画素２０は、画素トランジスタ、例えばＴＦＴ(Thin Film Transistor;薄膜トランジスタ)２１と、このＴＦＴ２１のドレイン電極に画素電極が接続された液晶セル２２と、ＴＦＴ２１のドレイン電極に一方の電極が接続された保持容量２３とを有する構成となっている。ここで、液晶セル２２は、画素電極とこれに対向して形成される対向電極との間で発生する液晶容量を意味する。
ＴＦＴ２１はゲート電極が走査線１４（１４−１〜１４−ｍ）に接続され、ソース電極が信号線１５（１５−１〜１５−ｎ）に接続されている。また、例えば、液晶セル２２の対向電極および保持容量２３の他方の電極がコモン線１６に対して各画素共通に接続されている。そして、液晶セル２２の対向電極には、コモン線１６を介してコモン電圧（対向電極電圧）Ｖｃｏｍが各画素共通に与えられる。
ｍ行ｎ列の画素配列の画素アレイ部１１は、例えば垂直方向（図の上下方向）の中間で上下に２分割されている。すなわち、ライン数（行数）ｎの１／２をｉ（＝ｎ／２）とすると、画素アレイ部１１は、１行目〜ｉ行目の上側画素部１１Ａと、ｉ＋１行目〜ｎ行目の下側画素部１１Ｂとに分割されている。なお、画素アレイ部１１の上下方向における分割は、２分割に限られるものではなく、上下方向において均等なライン数にて３分割、４分割、……等、任意に設定可能である。
垂直駆動回路１２Ａ，１２Ｂおよび水平駆動回路１３を含む周辺回路は、例えば画素アレイ部１１と同じ基板（液晶パネル）上に集積される。垂直駆動回路１２Ａ，１２Ｂは、画素アレイ部１１の分割数に対応した数だけ設けられ、走査線１６−１〜１６−ｎを介して画素アレイ部１１の各画素２０を行単位で順次選択する。本発明では、垂直駆動回路１２Ａ，１２Ｂの具体的な構成およびを特徴とするものであり、その詳細については後で詳細に説明する。
なお、ここでは、２つの垂直駆動回路１２Ａ，１２Ｂを画素アレイ部１１の左右の一方側に配置し、走査線１６−１〜１６−ｎを片側から駆動する構成を採っているが、画素アレイ部１１の左右両側に配置し、走査線１６−１〜１６−ｎを両側から駆動する構成を採ることも可能である。
水平駆動回路１３は、例えばシフトレジスタやアナログスイッチ等によって構成されており、垂直駆動回路１２Ａ，１２Ｂによって順に選択された行の各画素２０に対して、外部から与えられる映像信号Ｖｓｉｇを、信号線１５−１〜１５−ｍを介して画素単位（点順次）あるいは行単位（線順次）にて書き込む。なお、水平駆動回路１３から信号線１５−１〜１５−ｍに出力される映像信号Ｖｓｉｇの極性は、１Ｈ（Ｈは水平期間）ごとに反転するものとする。
次に、本発明の特徴部分である垂直駆動回路１２Ａ，１２Ｂの具体的な構成および動作について説明する。
垂直駆動回路１２Ａ，１２Ｂは各々、基本的に、シフトレジスタ、ＮＡＮＤ回路、インバータ等の論理回路の組み合わせによって構成されることになる。これら垂直駆動回路１２Ａ，１２Ｂには、垂直走査の開始を指令する垂直スタートパルスＶＳＴおよび垂直走査の基準となる互いに逆相の垂直クロックパルスＶＣＫ，ＶＣＫＸが与えられる。
なお、垂直スタートパルスＶＳＴおよび垂直クロックパルスＶＣＫ，ＶＣＫＸの各周期としては、本例では画素アレイ部１１を２分割し、２つの垂直駆動回路１２Ａ，１２Ｂによって垂直走査する構成を採っていることから、画素アレイ部１１の各画素２０を１つの垂直駆動回路によって垂直走査する構成を採る場合に用いる垂直スタートパルスおよび垂直クロックパルスの周期の２倍に設定される。因みに、画素アレイ部１１をＮ分割（Ｎ＝３，４，…）する場合は、垂直スタートパルスＶＳＴおよび垂直クロックパルスＶＣＫ，ＶＣＫＸの各周期を、上記垂直スタートパルスおよび垂直クロックパルスの周期のＮ倍に設定すれば良い。
図３は、上側画素部１１Ａの各画素を垂直走査する垂直駆動回路１２Ａの構成の一例を示すブロック図である。ここでは、図面の簡略化のために、上側画素部１１Ａの１行目、２行目の画素行を選択するためのドライブパルスＶ１，Ｖ２を生成する回路部分のみの構成を示すものとする。
図３において、シフトレジスタ３１は、画素アレイ部１１のライン数（行数）ｍに対応したｍ／２段の転送段（Ｓ／Ｒ）３１−１，３１−２，…が縦続接続され、垂直スタートパルスＶＳＴが与えられることで、互いに逆相の垂直クロックパルスＶＣＫ，ＶＣＫＸに同期して転送（シフト）動作を行い、各転送段３１−１，３１−２，…から転送パルスＴＲ１Ａ，ＴＲ２Ａを順次出力する。自段の転送段３１−１の転送パルスＴＲ１Ａと次段の転送段３１−２の転送パルスＴＲ２Ａは、３入力ＮＡＮＤ回路３２にその２入力として与えられる。ＮＡＮＤ回路３２には、残りの１入力としてイネーブルパルスＥＮＢ１が与えられる。イネーブルパルスＥＮＢ１は、垂直クロックパルスＶＣＫの周期の１／４の周期で、かつ垂直クロックパルスＶＣＫのパルス幅の１／４よりも狭いパルス幅のパルス信号である。
ＮＡＮＤ回路３２の出力パルスは、インバータ３３で反転された後、２入力ＮＡＮＤ回路３４，３５に各一方の入力として与えられる。ＮＡＮＤ回路３４には、他方の入力として垂直クロックパルスｖｃｋが与えられる。ＮＡＮＤ回路３５には、他方の入力として垂直クロックパルスｖｃｋと逆相の垂直クロックパルスｖｃｋｘが与えられる。垂直クロックパルスｖｃｋ，ｖｃｋｘは、垂直クロックパルスＶＣＫ，ＶＣＫＸに対して周期が同じで、位相が９０度ずれたパルス信号である。ＮＡＮＤ回路３４，３５の各出力パルスは、上側画素部１１Ａの１行目、２行目の各行を選択するためのドライブパルスＶ１，Ｖ２として１行目、２行目の走査線１４−１，１４−２をそれぞれ駆動する。
図４は、下側画素部１１Ｂの各画素を垂直走査する垂直駆動回路１２Ｂの構成の一例を示すブロック図である。ここでは、図面の簡略化のために、下側画素部１１Ｂのｉ行目、ｉ＋１行目の画素行を選択するためのドライブパルスＶｉ，Ｖｉ＋１を生成する回路部分のみの構成を示すものとする。
図４において、シフトレジスタ４１は、シフトレジスタ３１と同様に、ｍ／２段の転送段（Ｓ／Ｒ）４１−１，４１−２，…が縦続接続され、垂直スタートパルスＶＳＴが与えられることで、即ちシフトレジスタ３１と同じタイミングで垂直クロックパルスＶＣＫ，ＶＣＫＸに同期して転送動作を開始し、各転送段４１−１，４１−２，…から転送パルスＴＲ１Ｂ，ＴＲ２Ｂを順次出力する。自段の転送段４１−１の転送パルスＴＲ１Ｂと次段の転送段４１−２の転送パルスＴＲ２Ｂは、３入力ＮＡＮＤ回路４２にその２入力として与えられる。ＮＡＮＤ回路４２には、残りの１入力としてイネーブルパルスＥＮＢ２が与えられる。イネーブルパルスＥＮＢ２は、イネーブルパルスＥＮＢ１と同じく、垂直クロックパルスＶＣＫの周期の１／４の周期で、かつ垂直クロックパルスＶＣＫのパルス幅の１／４よりも狭いパルス幅を持ち、しかもイネーブルパルスＥＮＢ１に対して位相が１８０度ずれたパルス信号である。
ＮＡＮＤ回路４２の出力パルスは、インバータ４３で反転された後、２入力ＮＡＮＤ回路４４，４５に各一方の入力として与えられる。ＮＡＮＤ回路４４には、他方の入力として垂直クロックパルスｖｃｋが与えられる。ＮＡＮＤ回路３５には、他方の入力として垂直クロックパルスｖｃｋｘが与えられる。垂直クロックパルスｖｃｋ，ｖｃｋｘは、垂直クロックパルスＶＣＫ，ＶＣＫＸに対して位相が９０度ずれたパルス信号である。ＮＡＮＤ回路４４，４５の各出力パルスは、下側画素部１１Ｂの１行目、２行目、全体ではｉ行目＋１、ｉ＋２行目の各行を選択するためのドライブパルスＶｉ＋１，Ｖｉ＋２としてｉ＋１行目、ｉ＋２行目の走査線１４−ｉ＋１，１４−ｉ＋２をそれぞれ駆動する。
続いて、上記構成の垂直駆動回路１２Ａ，１２Ｂの回路動作について、図５のタイミングチャートを用いて説明する。
図５のタイミングチャートは、垂直スタートパルスＶＳＴ、互いに逆相の垂直クロックパルスＶＣＫ，ＶＣＫＸ、シフトレジスタ３１から出力される転送パルスＴＲ１Ａ，ＴＲ２Ａ、シフトレジスタ４１から出力される転送パルスＴＲ１Ｂ，ＴＲ２Ｂ、イネーブルパルスＥＮＢ１，ＥＮＢ２、インバータ３３，４３の各出力パルスＸ１Ａ，Ｘ１Ｂ、互いに逆相の垂直クロックパルスｖｃｋ，ｖｃｋｘ、垂直駆動回路１２Ａから出力されるドライブパルスＶ１，Ｖ２および垂直駆動回路１２Ｂから出力されるドライブパルスＶｉ＋１，Ｖｉ＋２の各タイミング関係を示している。
先ず、垂直スタートパルスＶＳＴが垂直駆動回路１２Ａ，１２Ｂの各シフトレジスタ３１，４１に与えられることにより、これら各シフトレジスタ３１，４１は同時に転送動作（シフト動作）を開始する。この転送動作により、シフトレジスタ３１から転送パルスＴＲ１Ａ，ＴＲ２Ａ，…が順に出力され、シフトレジスタ４１から転送パルスＴＲ１Ｂ，ＴＲ２Ｂ，…が順に出力される。
次に、転送パルスＴＲ１Ａ，ＴＲ２ＡとイネーブルパルスＥＮＢ１との論理積がＮＡＮＤ回路３３でとられることにより、インバータ３３からはイネーブルパルスＥＮＢ１が２個分のパルス信号、即ち２連のパルスＸ１Ａが出力される。同様にして、転送パルスＴＲ１Ｂ，ＴＲ２ＢとイネーブルパルスＥＮＢ２との論理積がＮＡＮＤ回路４３でとられることにより、インバータ４３からはイネーブルパルスＥＮＢ２が２個分のパルス信号、即ち２連のパルスＸ１Ｂが出力される。
次に、インバータ３３の出力パルスＸ１Ａと垂直クロックパルスｖｃｋとの論理積がＮＡＮＤ回路３４でとられることにより、インバータ３６からドライブパルスＶ１が出力され、次いでインバータ３３の出力パルスＸ１Ａと垂直クロックパルスｖｃｋｘとの論理積がＮＡＮＤ回路３５でとられることにより、インバータ３７からドライブパルスＶ２が出力される。
同様にして、インバータ４３の出力パルスＸ１Ｂと垂直クロックパルスｖｃｋとの論理積がＮＡＮＤ回路４４でとられることにより、インバータ４６からドライブパルスＶｉ＋１が出力され、次いでインバータ４３の出力パルスＸ１Ｂと垂直クロックパルスｖｃｋｘとの論理積がＮＡＮＤ回路４５でとられることにより、インバータ４７からドライブパルスＶｉ＋２が出力される。
ここで、イネーブルパルスＥＮＢ１とイネーブルパルスＥＮＢ２とは位相が互いに１８０度ずれていることから、図５のタイミングチャートから明らかなように、垂直駆動回路１２Ａ，１２Ｂからは、ドライブパルスＶ１，Ｖ２，…とドライブパルスＶｉ＋１，Ｖｉ＋２，…とが交互に出力される。すなわち、時間軸上において、ドライブパルスＶ１、ドライブパルスＶｉ＋１、ドライブパルスＶ２、ドライブパルスＶｉ＋２、…の順に出力されることになる。
次に、上記構成の垂直駆動回路１２Ａ，１２Ｂから交互に出力されるドライブパルスＶ１，Ｖ２，…とドライブパルスＶｉ＋１，Ｖｉ＋２，…とを用いて表示駆動を行う場合の動作について説明する。
ここでは、理解を容易にするために、図６に示すように、上側画素部１１Ａについては上部（画面上部Ａ）、中央部、下部（画面中央部Ｂ）をそれぞれ順に垂直走査し、下側画素部１１Ｂについては上部（画面中央部Ｂ）、中央部、下部（画面下部Ｃ）をそれぞれ順に垂直走査して、計６回の垂直走査を行う場合を例に挙げて説明するものとする。このとき、図７に示すように、垂直駆動回路１２ＡからはドライブパルスＶ１，Ｖ２，Ｖ３が、垂直駆動回路１２ＢからはドライブパルスＶ４，Ｖ５，Ｖ６がそれぞれ順に出力される。時間軸上では、ドライブパルスＶ１、ドライブパルスＶ４、ドライブパルスＶ２、ドライブパルスＶ５、ドライブパルスＶ３、ドライブパルスＶ６の順に出力される。
このように、２つの垂直駆動回路１２Ａ，１２Ｂから交互に出力されるドライブパルスＶ１，Ｖ２，…とドライブパルスＶｉ＋１，Ｖｉ＋２，…とを用いて表示駆動を行うことにより、１．上側画素部１１Ａの上部、２．下側画素部１１Ｂの上部、３．上側画素部１１Ａの中央部、４．下側画素部１１Ｂの中央部、５．上側画素部１１Ａの下部、６．下側画素部１１Ｂの下部の順番で行の選択が行われる。
一方、水平駆動回路１３からは、選択された行に対して、１Ｈ毎に極性が反転する映像信号Ｖｓｉｇが信号線１５−１〜１５−ｎを介して書き込まれる。このとき、映像信号Ｖｓｉｇを供給する信号源（図示せず）において、垂直走査の順番に対応して映像信号Ｖｓｉｇの並び替えがあらかじめ行われることは勿論のことである。
かかる表示駆動により、第１フィールドでは、映像信号Ｖｓｉｇの極性が正（＋）、負（−）、…の順に反転するものとすると、図８（Ａ）に示すように、上側画素部１１Ａの各画素には正極性の映像信号Ｖｓｉｇ（＋）のみが書き込まれ、下側画素部１１Ｂの各画素には負極性の映像信号Ｖｓｉｇ（−）のみが書き込まれることになる。また、第２フィールドでは、フィールド反転駆動を実現するために、映像信号Ｖｓｉｇの極性が負、正、…の順に反転する。これにより、図８（Ｂ）に示すように、上側画素部１１Ａの各画素には負極性の映像信号Ｖｓｉｇ（−）のみが書き込まれ、下側画素部１１Ｂの各画素には正極性の映像信号Ｖｓｉｇ（＋）のみが書き込まれることになる。
上記の動作説明から明らかなように、上述した駆動法によれば、選択行の各画素に対して１Ｈごとに極性が反転する映像信号Ｖｓｉｇを書き込むことで１Ｈ反転駆動が実現されるとともに、上側画素部１１Ａおよび下側画素部１１Ｂにおいてはそれぞれ１Ｆ反転駆動が実現されることになる。
上述したように、電気光学素子（本例では、液晶セル２２）を含む画素２０が行列状に２次元配置されてなる画素アレイ部１１を具備するアクティブマトリクス型表示装置において、画素アレイ部１１を垂直方向において複数の領域（本例では、２つの領域１１Ａ，１１Ｂ）に分割する一方、これら複数の領域を行単位で順番に（本例では、交互に）垂直走査しつつ、複数の領域の各画素を行単位で選択し、この選択した行の各画素に対して１Ｈごとに極性が反転する映像信号Ｖｓｉｇを書き込むことにより、次のような作用効果を得ることができる。
すなわち、上側画素部１１Ａおよび下側画素部１１Ｂではそれぞれ１Ｆ反転駆動が実現されることにより、１Ｆ反転駆動法のメリットであるコントラストの向上とＶＡ液晶を用いた長寿命化を図ることができる。なお、上側画素部１１Ａと下側画素部１１Ｂとの境界線部では、原理上は他の部分と同タイミング（常に２Ｈずれ）であるが、システム上垂直ブランキング期間（１５Ｈ〜３０Ｈ）分だけずれるため、カップリングの影響は軽微である。
また、１Ｆ反転駆動法の問題点であるクロストークについては、選択行の各画素２０に対して、１Ｈごとに極性が反転する映像信号Ｖｓｉｇが信号線１５−１〜１５−ｎを通して書き込まれることにより、１画面内でのリーク量が同じになるため、シェーディングは発生しない。
このことについてより具体的に説明するならば、例えば図９に示すように、コモン電圧Ｖｃｏｍが７．５Ｖで、信号線１５−１〜１５−ｎの電位がＨ側１０．０Ｖ／Ｌ側５．０Ｖ（中間調）の場合を例に挙げると、画面上部Ａ、画面中央部Ｂ，Ｃ、画面下部Ｄでリーク期間が同じになり、１画面内でのリーク量が同じになる。その結果、図１０に示すように、シェーディングが発生することはない。なお、図１０における映像信号Ｖｓｉｇの極性は、図８（Ａ）のフィールドの場合を示しており、次のフィールドでは図８（Ｂ）に示すように、正／負の極性が逆になる。
また、カップリングやリークに起因するクロストークについては、カップリング、リーク共に通常の（面内全体に対しての）１Ｆ反転駆動法を採る際の１／２以下となるため、クロストークについても通常の１Ｆ反転駆動法の１／２以下に低減できる。
さらに、ストライプドメインに対して強くなる。ここに、ストライプドメインとは、ある電圧以上で黒表示を一定時間保持した後、グレー表示（グレー画面）にしても黒い線が残り、拡大してみると、ディスクリネーション（結晶格子の平行移動による欠陥）のラインがそのまま残っており、そこから光抜けを乗じて黒線となることを言う。これは、１Ｈ反転駆動法など画素の境界で電位の極性が違うため、液晶の傾きに画素の境界で差が生じる。これに対して、１Ｆ反転駆動法では、画素の境界を挟んでも同電位のため、画素の境界でも液晶の傾きは同じであり、原理上、ストライプドメインは無い。
因みに、図１３に、従来例に係る１Ｆ反転駆動を用いた場合（Ａ）と、本発明に係る１Ｈ＋１Ｆ反転駆動を用いた場合（Ｂ）での画素電位の比較結果を示す。ここでは、上側画素部１１Ａおよび下側画素部１１Ｂでそれぞれ４回、計８回の垂直走査を行う場合を例に挙げている。（Ａ），（Ｂ）いずれの場合も、見た目は１Ｆ反転となっていることからわかる。ただし、本実施形態に係る１Ｈ＋１Ｆ反転駆動を用いた場合（Ｂ）には、７番目−２番目（境界の下）で垂直ブランキング期間分だけ少しずれる。垂直ブランキング期間は１５Ｈ〜３０Ｈ位である。垂直ブランキング期間が１５ＨでＶ（電圧）−Ｔ（透過率）特性５０％のとき、０．５％程度の輝度差となる。
なお、上記実施形態では、画素アレイ部１１を垂直方向において２分割するとともに、垂直駆動手段をこの分割数に対応した２つの垂直駆動回路１２Ａ，１２Ｂで構成するとしたが、画素アレイ部１１を垂直方向において３分割以上に分割することも可能である。その場合には、分割数をＮとすると、垂直駆動回路を分割数に対応した数Ｎだけ設け、垂直スタートパルスＶＳＴおよび垂直クロックパルスＶＣＫの各パルス幅を、画素アレイ部１１を分割せずに１つの垂直駆動回路によって順に走査する際に用いる垂直スタートパルスおよび垂直クロックパルスの各パルス幅に対してＮ倍に設定するとともに、Ｎ個の分割領域を行単位で順番に垂直走査しつつ、Ｎ個の分割領域の各画素を行単位で選択するようにすれば良い。
また、上記実施形態では、画素の電気光学素子として液晶セルを用いた液晶表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、画素の電気光学素子として有機ＥＬ（(electro luminescence) 素子を用いた有機ＥＬ表示装置など、電気光学素子を含む画素が行列状に２次元配置されてなるアクティブマトリクス型表示装置全般に適用可能である。
本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の構成の概略を示すブロック図である。 画素（画素回路）の回路構成の一例を示す回路図である。 上側の垂直駆動回路の構成の一例を示すブロック図である。 下側の垂直駆動回路の構成の一例を示すブロック図である。 上側、下側の垂直駆動回路の回路動作の説明に供するタイミングチャートである。 表示駆動における垂直走査の順番を示す動作説明図である。 表示駆動における走査タイミングを示すタイミングチャートである。 第１フィールド（Ａ）と第２フィールド（Ｂ）の画素電位の極性を示す図である。 シェーディングが発生しないことについての説明に供するタイミングチャートである。 中間調ラスター表示でシェーディングが発生しないことを示す図である。 中間調ラスター表示でシェーディングが発生することを示す図である。 従来技術の課題の説明に供するタイミングチャートである。 従来例に係る１Ｆ反転駆動を用いた場合（Ａ）と、本発明に係る１Ｈ＋１Ｆ反転駆動を用いた場合（Ｂ）での画素電位の比較結果を示す図である。
符号の説明
１１…画素アレイ部、１２Ａ，１２Ｂ…垂直駆動回路、１３…水平駆動回路、１４，１４−１〜１４−ｍ…走査線、１５，１５−１〜１５−ｎ…信号線、１６…コモン線、２０…画素、２１…ＴＦＴ（画素トランジスタ）、２２…液晶セル、２３…保持容量、３１，４１…シフトレジスタ

Claims (3)

  1. 電気光学素子を含む画素が行列状に２次元配置されてなる画素アレイ部と、
    前記画素アレイ部の垂直方向におけるＮ個（Ｎは２以上の整数）の領域を行単位で順番に垂直走査するに当たって、ある行を選択した後の次の行の選択において、異なる領域に属する行を選択する垂直駆動手段と、
    前記垂直駆動手段によって選択された行の各画素に対して１水平期間ごとに極性が反転する映像信号を書き込む水平駆動手段とを備え、
    前記垂直駆動手段は、前記画素を行単位で選択するためのドライブパルスを、前記Ｎ個の領域に書き込まれる前記映像信号の極性が隣り合う領域間で反転し、同一領域で同一極性になるように、前記Ｎ個の領域に対して１水平期間の周期で順番に発生する
    ことを特徴とする表示装置。
  2. 前記垂直駆動手段は、２つの垂直駆動回路を有し、
    前記２つの垂直駆動回路は各々、
    前記第２の垂直スタートパルスに応答して前記第２の垂直駆動クロックに同期して転送動作を行い、各転送段から転送パルスを順次出力するシフトレジスタと、
    前記シフトレジスタから出力される自段の転送パルスおよび次段の転送パルスと、前記第２の垂直クロックパルスの周期の１／２Ｎの周期で、かつ前記第２の垂直クロックパルスのパルス幅の１／２Ｎよりも狭いパルス幅のイネーブルパルスとの論理積をとる第１の論理積回路群と、
    前記第２の垂直クロックパルスに対して周期が同じで、位相が９０度ずれた互いに逆相の第３の垂直クロックパルスの各々と前記第１の論理積回路群の各出力パルスとの論理積をとる第２の論理積回路群とを有し、
    前記イネーブルパルスは、前記２つの垂直駆動回路間で位相が１８０度ずれている
    ことを特徴とする請求項１記載の表示装置。
  3. 電気光学素子を含む画素が行列状に２次元配置されてなる画素アレイ部を有する表示装置に対し、１フィールド期間ごとに極性が反転する映像信号を書き込んで１フィールド反転駆動する駆動方法であって、
    前記画素アレイ部の垂直方向におけるＮ個（Ｎは２以上の整数）の領域を行単位で順番に垂直走査するに当たって、ある行を選択した後の次の行の選択において、異なる領域に属する行を選択する第１のステップと、
    前記第１のステップで選択した行の各画素に対して１水平期間ごとに極性が反転する映像信号を書き込む第２のステップとを有し、
    前記第１のステップでは、前記画素を行単位で選択するためのドライブパルスを、前記Ｎ個の領域に書き込まれる前記映像信号の極性が隣り合う領域間で反転し、同一領域で同一極性になるように、前記Ｎ個の領域に対して１水平期間の周期で順番に発生する
    ことを特徴とする表示装置の駆動方法。
JP2004153201A 2004-05-24 2004-05-24 表示装置および表示装置の駆動方法 Expired - Fee Related JP4010308B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004153201A JP4010308B2 (ja) 2004-05-24 2004-05-24 表示装置および表示装置の駆動方法
TW094114186A TW200625228A (en) 2004-05-24 2005-05-03 Display apparatus and driving method of the same
US11/569,294 US8462093B2 (en) 2004-05-24 2005-05-10 Display device and driving method of display device
EP05739004A EP1758090A4 (en) 2004-05-24 2005-05-10 DISPLAY DEVICE AND METHOD FOR CONTROLLING A DISPLAY DEVICE
CNB2005800166824A CN100524438C (zh) 2004-05-24 2005-05-10 显示装置和显示装置驱动方法
PCT/JP2005/008842 WO2005114632A1 (ja) 2004-05-24 2005-05-10 表示装置および表示装置の駆動方法
KR1020067024571A KR101116416B1 (ko) 2004-05-24 2005-05-10 표시 장치 및 표시 장치의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004153201A JP4010308B2 (ja) 2004-05-24 2004-05-24 表示装置および表示装置の駆動方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007185942A Division JP4086089B2 (ja) 2007-07-17 2007-07-17 表示装置および表示装置の駆動方法

Publications (2)

Publication Number Publication Date
JP2005338152A JP2005338152A (ja) 2005-12-08
JP4010308B2 true JP4010308B2 (ja) 2007-11-21

Family

ID=35428590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004153201A Expired - Fee Related JP4010308B2 (ja) 2004-05-24 2004-05-24 表示装置および表示装置の駆動方法

Country Status (7)

Country Link
US (1) US8462093B2 (ja)
EP (1) EP1758090A4 (ja)
JP (1) JP4010308B2 (ja)
KR (1) KR101116416B1 (ja)
CN (1) CN100524438C (ja)
TW (1) TW200625228A (ja)
WO (1) WO2005114632A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581851B2 (ja) * 2004-07-27 2010-11-17 セイコーエプソン株式会社 電気光学装置の駆動回路及び駆動方法、電気光学装置並びに電子機器
JP4232819B2 (ja) * 2006-11-30 2009-03-04 セイコーエプソン株式会社 電気光学装置、駆動方法および電子機器
JP2008152096A (ja) 2006-12-19 2008-07-03 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2011018020A (ja) * 2009-06-12 2011-01-27 Renesas Electronics Corp 表示パネルの駆動方法、ゲートドライバ及び表示装置
JP2011141360A (ja) * 2010-01-06 2011-07-21 Canon Inc 画像表示装置および画像表示装置の制御方法
JP2011145531A (ja) * 2010-01-15 2011-07-28 Sony Corp 表示装置およびその駆動方法ならびに電子機器
WO2012157651A1 (ja) * 2011-05-18 2012-11-22 シャープ株式会社 液晶表示装置、液晶表示装置の駆動方法、及びテレビジョン受像機
KR102022698B1 (ko) * 2012-05-31 2019-11-05 삼성디스플레이 주식회사 표시 패널
TWI480882B (zh) * 2012-09-04 2015-04-11 Au Optronics Corp 移位暫存器及其驅動方法
WO2015083269A1 (ja) 2013-12-05 2015-06-11 Ｎｅｃディスプレイソリューションズ株式会社 画像表示装置、画像表示システム及び画像表示方法
TWI524324B (zh) * 2014-01-28 2016-03-01 友達光電股份有限公司 液晶顯示器
CN103971644A (zh) * 2014-05-22 2014-08-06 张家港亚楠汽车电器有限公司 Led显示器的扫描方法
CN104318896B (zh) * 2014-10-31 2017-12-26 广东威创视讯科技股份有限公司 一种显示屏扫描方法及显示屏
KR102215478B1 (ko) 2014-11-27 2021-02-15 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102337527B1 (ko) * 2017-10-31 2021-12-09 엘지디스플레이 주식회사 전계 발광 표시장치
CN108320719B (zh) * 2018-02-28 2021-01-15 京东方科技集团股份有限公司 像素充电方法、显示面板及显示装置
CN112967698A (zh) * 2021-03-31 2021-06-15 上海天马微电子有限公司 液晶面板及其驱动方法和全息3d显示装置
CN115311976A (zh) * 2022-08-09 2022-11-08 信利(仁寿)高端显示科技有限公司 一种基于stv控制的分区栅极扫描方法及显示面板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60257497A (ja) * 1984-06-01 1985-12-19 シャープ株式会社 液晶表示装置の駆動方法
JP2504105B2 (ja) * 1988-03-11 1996-06-05 株式会社精工舎 アクティブマトリクス型液晶表示器の駆動方法
US5376944A (en) * 1990-05-25 1994-12-27 Casio Computer Co., Ltd. Liquid crystal display device with scanning electrode selection means
JPH0573001A (ja) * 1991-09-18 1993-03-26 Casio Comput Co Ltd 液晶表示装置の駆動方法
JPH08263016A (ja) * 1995-03-17 1996-10-11 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
JPH09130708A (ja) 1995-10-31 1997-05-16 Victor Co Of Japan Ltd 液晶画像表示装置
KR100228280B1 (ko) * 1995-12-30 1999-11-01 윤종용 표시 장치, 그 구동 회로 및 구동 방법
JP3560756B2 (ja) * 1997-02-13 2004-09-02 アルプス電気株式会社 表示装置の駆動方法
US6437766B1 (en) * 1998-03-30 2002-08-20 Sharp Kabushiki Kaisha LCD driving circuitry with reduced number of control signals
JP3516382B2 (ja) * 1998-06-09 2004-04-05 シャープ株式会社 液晶表示装置及びその駆動方法並びに走査線駆動回路
JP2001013928A (ja) 1999-06-29 2001-01-19 Matsushita Electric Ind Co Ltd 液晶パネルの駆動方法及び駆動回路
JP2001042287A (ja) 1999-07-30 2001-02-16 Sony Corp 液晶表示装置およびその駆動方法
US6927753B2 (en) * 2000-11-07 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3534086B2 (ja) * 2001-04-27 2004-06-07 松下電器産業株式会社 液晶表示装置の駆動方法
JP3791355B2 (ja) * 2001-06-04 2006-06-28 セイコーエプソン株式会社 駆動回路、及び駆動方法
JP3882678B2 (ja) * 2002-05-21 2007-02-21 ソニー株式会社 表示装置
JP4701589B2 (ja) 2002-09-30 2011-06-15 セイコーエプソン株式会社 液晶装置と投射型表示装置
JP4270442B2 (ja) * 2003-09-17 2009-06-03 シャープ株式会社 表示装置およびその駆動方法

Also Published As

Publication number Publication date
US8462093B2 (en) 2013-06-11
EP1758090A1 (en) 2007-02-28
CN100524438C (zh) 2009-08-05
EP1758090A4 (en) 2008-03-05
CN1957391A (zh) 2007-05-02
TW200625228A (en) 2006-07-16
TWI313443B (ja) 2009-08-11
JP2005338152A (ja) 2005-12-08
US20080284695A1 (en) 2008-11-20
KR101116416B1 (ko) 2012-03-07
KR20070031908A (ko) 2007-03-20
WO2005114632A1 (ja) 2005-12-01

Similar Documents

Publication Publication Date Title
KR101116416B1 (ko) 표시 장치 및 표시 장치의 구동 방법
US7839374B2 (en) Liquid crystal display device and method of driving the same
TWI449020B (zh) 液晶顯示裝置及其驅動方法
KR101703875B1 (ko) 액정표시장치 및 그 구동방법
US7825886B2 (en) Liquid crystal display device driven with a small number of data lines
US8456398B2 (en) Liquid crystal display module
JP4420620B2 (ja) 画像表示装置
US20090322666A1 (en) Driving Scheme for Multiple-fold Gate LCD
JPH10197894A (ja) 液晶表示装置及び液晶表示装置の駆動方法
CN110879500B (zh) 显示基板及其驱动方法、显示面板、显示装置
JPH06265846A (ja) アクティブマトリクス型液晶表示装置及びその駆動方法
KR101095718B1 (ko) 표시장치
US20050046620A1 (en) Thin film transistor LCD structure and driving method thereof
KR101074381B1 (ko) 횡전계방식 액정표시장치
JPH11119193A (ja) 液晶表示装置
JPH10104576A (ja) 液晶表示装置およびその駆動方法
US20100103086A1 (en) Liquid crystal display panel for performing polarity inversion therein
JP2008216893A (ja) 平面表示装置及びその表示方法
JP4086089B2 (ja) 表示装置および表示装置の駆動方法
KR100898789B1 (ko) 액정표시장치의 구동방법
WO2010125716A1 (ja) 表示装置および表示装置の駆動方法
JPH11142815A (ja) 液晶表示装置
KR101009671B1 (ko) 액정표시장치의 구동방법
KR100640996B1 (ko) 횡전계형 액정 표시 장치
KR100977224B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070717

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070827

R151 Written notification of patent or utility model registration

Ref document number: 4010308

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees