KR20080084151A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20080084151A
KR20080084151A KR1020070025457A KR20070025457A KR20080084151A KR 20080084151 A KR20080084151 A KR 20080084151A KR 1020070025457 A KR1020070025457 A KR 1020070025457A KR 20070025457 A KR20070025457 A KR 20070025457A KR 20080084151 A KR20080084151 A KR 20080084151A
Authority
KR
South Korea
Prior art keywords
common
line
data
voltage
pixel
Prior art date
Application number
KR1020070025457A
Other languages
English (en)
Other versions
KR101308457B1 (ko
Inventor
김빈
조혁력
장용호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070025457A priority Critical patent/KR101308457B1/ko
Publication of KR20080084151A publication Critical patent/KR20080084151A/ko
Application granted granted Critical
Publication of KR101308457B1 publication Critical patent/KR101308457B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치에 관한 발명으로, 기판 상에 교차되어 화소 영역을 정의하는 복수의 게이트 라인 및 데이터 라인, 상기 화소 영역에 서로 교번되도록 형성되어 횡전계를 발생시키는 복수의 화소 전극 및 공통 전극, 상기 데이터 라인을 사이에 두고 인접한 상기 공통 전극에 서로 다른 공통 전압을 인가하는 공통 라인으로 구성되어 있다.
액정표시장치, 횡전계 방식, 공통 라인, Vcom

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 종래 기술에 의한 액정표시장치를 나타내는 평면도
도 2는 도 1의 각 게이트 라인, 공통 라인, 데이터 라인에 인가되는 전압 신호를 나타내는 타이밍도
도 3은 본 발명 제 1 실시예에 의한 액정표시장치를 나타내는 평면도
도 4는 도 3의 각 게이트 라인, 공통 라인, 데이터 라인에 인가되는 전압 신호를 나타내는 타이밍도
도 5는 도 3의 공통 라인에 인가되는 전압 신호의 최대치 및 최소치와, 데이터 라인에 인가되는 전압신호를 동시에 나타내는 도면
도 6은 도 3의 각 게이트 라인, 공통 라인, 데이터 라인에 인가되는 다른 전압 신호를 나타내는 타이밍도
도 7은 본 발명 제 2 실시예에 의한 액정표시장치를 나타내는 평면도
도 8은 본 발명 제 3 실시예에 의한 액정표시장치를 나타내는 평면도
<도면의 주요 부호에 대한 설명>
GL : 게이트 라인 DL : 데이터 라인
CLodd : 제 1 공통 라인 CLeven : 제 2 공통 라인
10, 110, 120, 130 : 박막 트랜지스터
12, 112, 122, 132 : 공통 전극
14, 114, 124, 134 : 화소 전극
본 발명은 액정표시장치에 관한 것으로, 특히 데이터 전압의 스윙(swing) 폭을 감소시키고, 데이터 라인의 부하(load)를 감소시킬 수 있는 액정표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 액정표시장치(Liquid Crystal Display), 플라즈마표시패널(Plasma Display Panel), 전계발광표시장치(Electro Luminescent Display), 진공형광표시장치(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 액정표시장치가 가장 많이 사용되고 있으며, 액정표시장치는 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
상기 액정표시장치는 액정의 성질과 패턴의 구조에 따라서 여러 가지 다양한 모드가 있다.
구체적으로, 액정표시장치는 액정 방향자가 90°트위스트 되도록 배열한 후 전압을 가하여 액정 방향자를 제어하는 TN 방식(Twisted Nematic Mode)과, 한 기판상에 두 개의 전극을 형성하여 액정의 방향자가 배향막의 나란한 평면에서 꼬이게 하는 횡전계방식(In-Plane Switching Mode) 등으로 다양하게 구분될 수 있다.
이중, 상기 횡전계방식 액정표시장치는 통상, 서로 대향 배치되어 그 사이에 액정층을 구비한 컬러 필터 어레이 기판과 박막 트랜지스터 어레이 기판으로 구성된다.
이때, 상기 컬러 필터 어레이 기판에는 빛샘을 방지하기 위한 블랙 매트릭스와, 상기 블랙 매트릭스 상에 색상을 구현하기 위한 적색(Red), 녹색(Green), 청색(Blue)의 컬러 필터층이 형성된다.
그리고, 상기 박막 트랜지스터 어레이 기판은 화소영역를 정의하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차 지점에 형성된 박막 트랜지스터와, 화소영역에 서로 교번되도록 형성되어 횡전계를 발생시키는 공통전극 및 화소전극으로 구성된다.
이하에서는 종래의 액정표시장치에 대해 설명한다. 도 1은 종래 기술에 의한 액정표시장치를 나타내는 평면도이고, 도 2는 도 1의 각 게이트 라인, 공통 라인, 데이터 라인에 인가되는 전압 신호를 나타내는 타이밍도이다.
종래의 액정표시장치는 도 1에 도시한 바와 같이 기판 상에 화소 영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(GL1, GL2, GL3 내지 GLn, 이하 'GL'이라고 함)이 배열되고, 게이트 라인(GL)과 교차하여 일정 한 간격을 갖고 복수 개의 데이터 라인(DL1, DL2, DL3 내지 DLn, 이하 'DL'이라고 함)이 배열된다.
그리고 게이트 라인(GL)과 데이터 라인(DL)에 의해 정의된 각 화소 영역에는 화소 전극(14)과 공통 전극(12)이 서로 교번되게 형성됨으로써 횡전계를 발생시키고, 이로 인해 액정이 구동된다.
또한, 게이트 라인(GL)과 평행하도록 공통 라인(CL)이 형성되고, 상기 공통 전극(12)은 공통 라인(CL)에서 분기되어 형성된다. 공통 라인(CL) 및 공통 전극(12)에는 동일한 전압이 공급된다.
그리고 게이트 라인(GL)에 인가되는 신호에 의해 스위칭되어 데이터 라인(DL)에 인가되는 신호를 각 화소 전극(14)에 전달하기 위하여 게이트 라인(GL)과 데이터 라인(DL)의 교차 부위에는 복수 개의 박막 트랜지스터(10)가 형성된다.
도시는 생략하였으나, 박막 트랜지스터(10)는 게이트 라인(GL)으로부터 돌출되어 형성되는 게이트 전극과, 게이트 전극 상부에 형성되는 반도체층과, 데이터 라인(DL)으로부터 돌출되어 게이트 전극 상부 일측에 형성되는 소스 전극과, 상기 소스 전극과 일정한 간격을 갖고 게이트 전극 상부 타측에 형성되는 드레인 전극을 포함하여 구성되어 있다.
이때, 공통 라인(CL)과 게이트 라인(GL) 사이에는 공통 라인(CL)으로부터 돌출된 스토리지 전극(도시하지 않음)이 형성되어 있으며, 스토리지 전극의 상부에 드레인 전극 및 화소 전극(14)과 오버랩되어 스토리지 캐패시터를 형성한다. 스토리지 캐패시터는 데이터 신호를 안정적으로 유지시키는 역할을 한다.
상기와 같은 액정표시장치에서 동일한 극성의 DC전압이 지속적으로 인가되면 특성의 열화가 발생하므로, 이를 방지하기 위하여 인가 전압의 극성을 주기적으로 바꾸어 구동하는 방법이 개발되고 있으며, 이를 인버젼 구동 방법이라 한다.
인버젼 구동 방법에는 프레임 인버젼 방식(Frame Inversion System), 라인 인버젼 방식(Line Inversion System), 칼럼 인버젼 방식(Column Inversion System) 및 도트 인버젼 방식(Dot Inversion System) 등이 있다.
프레임 인버젼 방식(Frame Inversion System)은 공통 전극 전압에 대한 액정에 인가되는 데이터 전압의 극성이 프레임 단위로 반전되는 방식이다.
라인 인버젼 방식(Line Inversion System)은 일반적으로 저해상도(VGA, SVGA)에 널리 사용되는 인버젼 구동 방법으로, 공통 전극 전압에 대한 액정에 인가되는 데이터 전압의 극성이 수평 라인 단위로 달라지도록 데이터 전압이 인가된다.
칼럼 인버젼 방식(Column Inversion System)은 공통 전극 전압에 대한 액정에 인가되는 데이터 전압의 극성이 수직 방향으로 동일하고 수평 방향으로는 반대 극성으로 인가하는 구동 방법이다.
마지막으로, 도트 인버젼 방식(Dot Inversion System)은 현재 가장 우수한 화질을 구현하는 인버젼 구동 방법으로 고해상도(XGA, SXGA, UXGA)에 적용되며, 상하좌우 모든 방향에서 인접 화소간 데이터 전압의 극성이 반대이다.
도 2에 도시된 게이트 전압(VGL1, VGL2, VGL3, 내지 VGLn), 공통 전압(VCL), 데이터 전압(VDL)이 각각 게이트 라인(GL1 내지 GLn), 공통 라인(CL), 데이터 라인(DL) 에 인가되는 경우 도트 인버젼 방식으로 구동된다.
그러나 상기와 같은 종래의 액정표시장치에서는 도트 인버젼 방식으로 구동하기 위하여 공통 전압은 일정한 값을 인가하고, 데이터 전압은 공통 전압을 기준으로 극성이 정극성 또는 부극성으로 스윙하기 때문에 소스 드라이버의 출력 전압의 변화폭이 크다는 문제점이 있다.
그리고, 공통 라인이 게이트 라인과 수평하게 위치함에 따라 공통 라인이 한 수평 라인의 전체 화소와 공유함으로써 공통 전압의 왜곡이 심하고, 패널의 좌우측과 중앙 부분의 공통 전압이 서로 차이가 나게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 먼저, 데이터 전압의 스윙(swing) 폭을 감소시킬 수 있는 액정표시장치를 제공하기 위한 것이다.
그리고, 데이터 라인의 부하(load)를 감소시키고, 공통 전압의 왜곡을 방지할 수 있는 액정표시장치를 제공하기 위한 것이다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명에 따른 액정표시장치는 기판 상에 교차되어 화소 영역을 정의하는 복수의 게이트 라인 및 데이터 라인, 상기 화소 영역에 서로 교번되도록 형성되어 횡전계를 발생시키는 복수의 화소 전극 및 공통 전극, 상기 데이터 라인을 사이에 두고 인접한 상기 공통 전극에 서로 다른 공통 전압을 인가하는 공통 라인으로 구성되어 있다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 액정표시장치를 설명하면 다음과 같다.
도 3은 본 발명의 제 1 실시예에 의한 액정표시장치를 나타내는 평면도이고, 도 4는 도 3의 각 게이트 라인, 공통 라인, 데이터 라인에 인가되는 전압 신호를 나타내는 타이밍도이다. 또한, 도 5는 도 3의 공통 라인에 인가되는 전압 신호의 최대치 및 최소치와, 데이터 라인에 인가되는 전압신호를 동시에 나타내는 도면이며, 도 6은 도 3의 각 게이트 라인, 공통 라인, 데이터 라인에 인가되는 다른 전압 신호를 나타내는 타이밍도이다.
본 발명 제 1 실시예에 의한 액정표시장치는 도 3에 도시한 바와 같이 기판 상에 화소 영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수 개의 게이트 라인(GL1, GL2, GL3 내지 GLn, 이하 'GL'이라고 함)이 배열되고, 게이트 라인(GL)과 교차하여 일정한 간격을 갖고 복수개의 데이터 라인(DL1, DL2, DL3 내지 DLn, 이하 'DL'이라고 함)이 배열된다.
그리고 게이트 라인(GL)과 데이터 라인(DL)에 의해 정의된 각 화소 영역에는 화소 전극(114)과 공통 전극(112)이 서로 교번되게 형성됨으로써 횡전계를 발생시키고, 이로 인해 액정이 구동된다.
또한, 데이터 라인(DL)과 평행하도록 홀수 번째 공통 라인인 제 1 공통 라인(CLodd)과 짝수 번째 공통 라인인 제 2 공통 라인(CLeven)이 각각 형성되고, 상기 공통 전극(112)은 제 1 공통 라인(CLodd) 및 제 2 공통 라인(CLeven)으로부터 분기되어 형성된다. 제 1 공통 라인(CLodd)들 간은 모두 연결되어 있어 동일한 전 압이 공급되고, 이는 제 2 공통 라인(CLeven)들 간에도 마찬가지다. 단, 제 1 공통 라인(CLodd)과 제 2 공통 라인(CLeven)은 서로 연결되어 있지 않으며, 각각 서로 다른 공통 전압이 인가된다.
이때 공통 전극(112) 및 화소 전극(114)은 도시된 바와 같이 한 화소 영역 내에서 한 번 꺾이는 형태로 형성될 수 있다. 또한, 공통 전극(112) 및 화소 전극(114)은 수직하거나 경사진 일자 형태로 형성될 수도 있으며, 한 번 이상 꺾이는 형태로 형성될 수도 있다.
그리고 게이트 라인(GL)과 데이터 라인(DL)에 의해 정의된 각 화소 영역에는 게이트 라인(GL)에 인가되는 신호에 의해 스위칭되어 데이터 라인(DL)에 인가되는 신호를 각 화소 전극(114)에 전달하기 위한 박막 트랜지스터(110)가 형성된다.
도시는 생략하였으나, 박막 트랜지스터(110)는 게이트 라인(GL)으로부터 돌출되어 형성되는 게이트 전극과, 게이트 전극 상부에 형성되는 반도체층과, 데이터 라인(DL)으로부터 돌출되어 게이트 전극 상부 일측에 형성되는 소스 전극과, 상기 소스 전극과 일정한 간격을 갖고 게이트 전극 상부 타측에 형성되는 드레인 전극을 포함하여 구성되어 있다.
이때, 공통 라인(CL)과 게이트 라인(GL) 사이에는 공통 라인(CL)으로부터 돌출된 스토리지 전극(도시하지 않음)이 형성되어 있으며, 스토리지 전극의 상부에 드레인 전극 및 화소 전극(114)과 오버랩되어 스토리지 캐패시터를 형성한다. 스토리지 캐패시터는 데이터 신호를 안정적으로 유지시키는 역할을 한다.
이하에서는 도 4를 참고하여 본 발명의 제 1 실시예에 의한 액정표시장치가 도트 인버젼 방식에 의해 구동되는 과정을 살펴본다.
각 게이트 라인(GL1 내지 GLn)은 순차적으로 스캔 펄스 형태의 게이트 전압(VGL1, VGL2, VGL3, 내지 VGLn, 이하 VGL이라 한다)을 공급받아 차례로 구동되며, 임의의 게이트 라인(GL1 내지 GLn)이 구동될 때마다 상기 데이터 라인(DL)들에는 한 수평 라인분에 해당하는 데이터 전압(VDL)이 공급된다.
그리고, 제 1 공통 라인(CLodd) 및 제 2 공통 라인(CLeven)에 인가되는 공통 전압(VCL)은, 1수평 주기마다 레벨이 반전된다.
도 5를 참고하여 제 1 및 제 2 공통 라인(CLodd, CLeven)에 공급되는 제 1 공통 전압(VCL (+)) 및 제 2 공통 전압(VCL (-))과 데이터 라인(DL)에 공급되는 데이터 전압(VDL)과의 관계를 살펴본다.
제 1 및 제 2 공통 라인(CLodd, CLeven)에는 1수평 주기를 반전주기로 하여 제 1 공통 전압(VCL (+))과 제 2 공통 전압(VCL (-))이 교대로 인가된다. 또한, 제 1 공통 라인(CLodd)과 제 2 공통 라인(CLeven)에는 각각 서로 다른 공통 전압이 인가된다. 즉, 제 1 공통 라인(CLodd)에 하이 레벨인 제 1 공통 전압(VCL (+))이 인가될 때에는 제 2 공통 라인(CLeven)에는 로우 레벨인 제 2 공통 전압(VCL (-))이 인가된다.
데이터 라인(DL)에는 계조 데이터에 대응되는 아날로그 계조 전압인 정극성 또는/및 부극성의 데이터 전압(VDL)이 인가된다. 이때 제 1 공통 전압(VCL (-))은 데이 터 전압(VDL)의 최대치보다 크고, 제 2 공통 전압(VCL (-))은 데이터 전압(VDL)의 최소치보다 작아야 한다.
따라서 제 1 공통 라인(CLodd)에 제 1 공통 전압(VCL (+))과 제 2 공통 전압(VCL(-))의 순서로 1수평 주기마다 교대로 인가되므로 화소 전압의 극성은 1수평 주기마다 부극성과 정극성으로 계속 반전된다.
제 2 공통 라인(CLeven)에는 제 1 공통 라인(CLeven)과 반대의 순서로 1수평 주기마다 제 1 공통 전압(VCL (+))과 제 2 공통 전압(VCL (-))이 교대로 인가되므로, 화소 전압의 극성은 1수평 주기마다 정극성과 부극성으로 계속 반전된다.
예를 들면, 절대값이 0V 내지 6V에 이르는 전압으로 계조를 표시하기 위하여, 데이터 전압(VDL)으로 0V 내지 6V의 전압이 공급되도록 한다. 이때 제 1 공통 전압(VCL (+))은 데이터 전압(VDL)의 최대치인 6V보다 더 큰 값으로 약 7V가 인가되고, 제 2 공통 전압(VCL (-))은 데이터 전압(VDL)의 최소치인 0V보다 더 작은 값으로 약 -1V가 인가된다.
따라서 임의의 데이터 전압(VDL)으로 3V가 데이터 라인(DL)에 인가되고, 제 1 공통 라인(CLodd)에 제 1 공통 전압(VCL (+))인 7V가 인가될 경우, 화소 전압은 -4V로써, 부극성을 나타내게 된다. 또한, 임의의 데이터 전압(VDL)으로 3V가 데이터 라인(DL)에 인가되고, 제 1 공통 라인(CLodd)에 제 2 공통 전압(VCL (-))인 -1V가 인가 되는 경우, 화소 전압은 4V로써, 정극성을 나타내게 된다.
이상에서 살펴본 바와 같이 도트 인버젼 방식으로 구동되는 경우, 본 발명의 액정표시장치에서는 절대값이 0V 내지 6V에 이르는 전압으로 계조를 표시하기 위하여 데이터 전압으로 0V 내지 6V의 전압이 공급되도록 하는 반면에, 종래의 액정표시장치에서는 절대값이 0V 내지 6V에 이르는 전압으로 계조를 표시하기 위하여 데이터 전압으로 -6V 내지 6V의 전압이 공급되도록 한다. 따라서, 본 발명의 액정표시장치에서는 종래의 액정표시장치와 비교하여 데이터 전압(VDL)의 스윙(swing) 폭이 1/2이므로, 소스 드라이버의 출력 전압차도 1/2정도에 이르면 된다.
이상에서 살펴본 바와 같이 본 발명에 의한 액정표시장치를 구동하는 경우, 첫번째 프레임에서 첫번째 게이트 라인에 연결된 화소는 부극성과 정극성의 순서로 반전되어 반복되고, 두번째 게이트 라인에 연결된 화소는 정극성과 부극성의 순서로 반전되어 반복되며, 다음 게이트 라인에서도 동일한 방식으로 반복되는바, 인접한 두 화소 간의 극성은 서로 다른 극성을 가지게 된다.
또한, 두번째 프레임에서는 첫번째 프레임의 경우와 반대로 구동되어, 첫번째 게이트 라인에 연결된 화소는 정극성과 부극성의 순서로 반전되어 반복되고, 두번째 게이트 라인에 연결된 화소는 부극성과 정극성의 순서로 반전되어 반복되며, 다음 게이트 라인에서도 동일한 방식으로 반복된다. 즉, 도트 인버젼 방식으로 구동하게 된다.
이어서, 도 6을 참고하여 본 발명의 제 1 실시예에 의한 액정표시장치가 칼 럼 인버젼 방식에 의해 구동되는 과정을 살펴본다.
각 게이트 라인(GL1 내지 GLn)은 순차적으로 스캔 펄스 형태의 게이트 전압(VGL1, VGL2, VGL3, 내지 VGLn, 이하 VGL이라 한다)을 공급받아 차례로 구동되며, 임의의 게이트 라인(GL1 내지 GLn)이 구동될 때마다 상기 데이터 라인(DL)들에는 한 수평 라인분에 해당하는 데이터 전압(VDL)이 공급된다.
그리고, 제 1 공통 라인(CLodd) 및 제 2 공통 라인(CLeven)에 인가되는 공통 전압(VCL)은, 1프레임마다 레벨이 반전된다.
앞서 설명한 바와 같이, 제 1 및 제 2 공통 라인(CLodd, CLeven)에는 1프레임을 반전주기로 하여 제 1 공통 전압(VCL (+))과 제 2 공통 전압(VCL (-))이 교대로 인가된다. 또한, 제 1 공통 라인(CLodd)과 제 2 공통 라인(CLeven)에는 각각 서로 다른 공통 전압이 인가된다. 즉, 제 1 공통 라인(CLodd)에 하이 레벨인 제 1 공통 전압(VCL(+))이 인가되는 때에는 제 2 공통 라인(CLeven)에는 로우 레벨인 제 2 공통 전압(VCL (-))이 인가된다.
데이터 라인(DL)에는 계조 데이터에 대응되는 아날로그 계조전압인 정극성 또는/및 부극성의 데이터 전압(VDL)이 인가된다. 이때 제 1 공통 전압(VCL (-))은 데이터 전압(VDL)의 최대치보다 크고, 제 2 공통 전압(VCL (-))은 데이터 전압(VDL)의 최소치보다 작아야 한다.
따라서 제 1 공통 라인(CLodd)에 제 1 공통 전압(VCL (+))과 제 2 공통 전압(VCL(-))의 순서로 1프레임마다 교대로 인가되므로, 홀수 번째 데이터 라인에 연결된 화소에서 화소 전압의 극성은 1프레임마다 부극성과 정극성으로 계속 반전된다. 또한, 제 2 공통 라인(CLeven)에는 제 1 공통 라인(CLeven)과 반대로, 제 2 공통 전압(VCL (-))과 제 1 공통 전압(VCL (+))의 순서로 1프레임마다 교대로 인가되므로, 짝수 번째 데이터 라인에 연결된 화소에서 화소 전압의 극성은 1프레임마다 정극성과 부극성으로 계속 반전된다.
이상에서 살펴본 바와 같이 본 발명에 의한 액정표시장치를 구동하는 경우, 첫번째 프레임에서는 모든 게이트 라인(GL1 내지 GLn)에 연결된 화소가 부극성과 정극성의 순서로 반전되어 반복되고, 두번째 프레임에서는 모든 게이트 라인(GL1 내지 GLn)에 연결된 화소가 정극성과 부극성의 순서로 반전되어 반복되며, 다음 프레임에서도 동일한 방식으로 반복된다. 즉, 칼럼 인버젼 방식으로 구동하게 된다.
상기 실시예에서는 공통 라인에 1수평 주기 또는 1프레임마다 제 1 공통 전압(VCL(+))과 제 2 공통 전압(VCL (-))이 교대로 인가되는 것을 나타내고 있으나, 본 발명은 이에 한정되는 것이 아니며, 수평 주기 단위 또는 프레임 단위를 주기로 하여 반전되는 것이 가능하다.
이하에서는, 첨부된 도면을 참고하여 본 발명 제 2 실시예에 의한 액정표시장치를 설명하면 다음과 같다.
도 7은 본 발명 제 2 실시예에 의한 액정표시장치를 나타내는 평면도이다.
본 발명 제 2 실시예에 의한 액정표시장치는 도 7에 도시한 바와 같이 기판 상에 화소 영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수 개의 게이트 라인(GL1, GL2, GL3 내지 GLn, 이하 'GL'이라고 함)이 배열되고, 게이트 라인(GL)과 교차하여 일정한 간격을 갖고 복수개의 데이터 라인(DL1, DL2, DL3 내지 DLn, 이하 'DL'이라고 함)이 배열된다.
그리고 게이트 라인(GL)과 데이터 라인(DL)이 교차되어 정의된 각 화소 영역에는 화소 전극(124)과 공통 전극(122)이 서로 교번하여 형성됨으로써 횡전계를 발생시키고, 이로 인해 액정이 구동된다.
이때, 한 화소 영역 내에서 화소 전극(124)과 공통 전극(122)은 한 번 꺾이는 형태로 형성된다. 홀수 번째 게이트 라인에 의해 정의되는 화소 영역 내에서는 화소 전극(124)과 공통 전극(122)이 왼쪽으로 한 번 꺾이고, 짝수 번째 게이트 라인에 의해 정의되는 화소 영역 내에서는 화소 전극(124)과 공통 전극(122)이 오른쪽으로 한 번 꺾인다.
또한, 데이터 라인(DL)과 평행하도록 홀수 번째 공통 라인인 제 1 공통 라인(CLodd)과 짝수 번째 공통 라인인 제 2 공통 라인(CLeven)이 각각 형성되고, 상기 공통 전극(122)은 제 1 공통 라인(CLodd) 및 제 2 공통 라인(CLeven)으로부터 분기되어 형성된다. 제 1 공통 라인(CLodd)들 간은 모두 연결되어 있어 동일한 전압이 공급되고, 이는 제 2 공통 라인(CLeven)들 간에도 마찬가지다. 단, 제 1 공통 라인(CLodd)과 제 2 공통 라인(CLeven)은 서로 연결되어 있지 않으며, 각각 서로 다른 공통 전압이 인가된다.
그리고 게이트 라인(GL)에 인가되는 신호에 의해 스위칭 되어 데이터 라인(DL)에 인가되는 신호를 각 화소 전극(124)에 전달하기 위하여 게이트 라인(GL)과 데이터 라인(DL)의 교차 부위에는 복수 개의 박막 트랜지스터(120)가 형성된다. 이때, 박막 트랜지스터(120)는 지그재그로 형성된다. 즉, 첫번째 게이트 라인(GL1)에 연결된 박막 트랜지스터(120)는 화소 영역의 좌측 하단에 형성되고, 두번째 게이트 라인(GL2)에 연결된 박막 트랜지스터(120)는 화소 영역의 우측 하단에 형성된다. 또한, 다음 게이트 라인(GL)에도 동일하게 반복되어, 홀수번째 게이트 라인(GL)에 연결된 박막 트랜지스터(120)는 화소 영역의 좌측 하단에 형성되고, 짝수번째 게이트 라인(GL)에 연결된 박막 트랜지스터(120)는 화소 영역의 우측 하단에 형성된다.
본 발명의 제 2 실시예에 의한 액정표시장치는 상기에서 설명한 제 1 실시예에 의한 액정표시장치와 동일한 방식으로 구동된다.
즉, 도 4에 도시된 바와 같은 게이트 전압(VGL), 데이터 전압(VDL), 공통 전압(VCL)으로 본 발명 제 2 실시예에 의한 액정표시장치를 구동하는 경우, 도트 인버젼 방식으로 구동하게 된다.
또한, 도 6에 도시된 바와 같은 게이트 전압(VGL), 데이터 전압(VDL), 공통 전압(VCL)으로 본 발명 제 2 실시예에 의한 액정표시장치를 구동하는 경우, 칼럼 인버젼 방식으로 구동하게 된다.
이하에서는, 첨부된 도면을 참고하여 본 발명 제 3 실시예에 의한 액정표시 장치를 설명하면 다음과 같다.
도 8은 본 발명 제 3 실시예에 의한 액정표시장치를 나타내는 평면도이다.
본 발명 제 3 실시예에 의한 액정표시장치는 도 8에 도시한 바와 같이 기판 상에 화소 영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수 개의 게이트 라인(GL1, GL2, GL3 내지 GLn, 이하 'GL'이라고 함)이 배열되고, 게이트 라인(GL)과 교차하여 일정한 간격을 갖고 복수개의 데이터 라인(DL1, DL2, DL3 내지 DLn, 이하 'DL'이라고 함)이 배열된다.
그리고 게이트 라인(GL)과 데이터 라인(DL)이 교차되어 정의된 각 화소 영역에는 화소 전극(124)과 공통 전극(122)이 서로 교번하여 형성됨으로써 횡전계를 발생시키고, 이로 인해 액정이 구동된다.
이때, 한 화소 영역 내에서 화소 전극(124)과 공통 전극(122)은 동일한 방향으로 한 번 꺾이는 형태로 형성된다. 이때 도면에서는 모든 화소 영역 내에서 화소 전극(124)과 공통 전극(122)이 왼쪽 방향으로 한 번 꺾이는 형태로 형성되어 있으나, 오른쪽 방향으로 한 번 꺾이는 형태로 가능하다.
또한, 데이터 라인(DL)과 평행하도록 홀수 번째 공통 라인인 제 1 공통 라인(CLodd)과 짝수 번째 공통 라인인 제 2 공통 라인(CLeven)이 각각 형성되고, 상기 공통 전극(122)은 제 1 공통 라인(CLodd) 및 제 2 공통 라인(CLeven)으로부터 분기되어 형성된다. 제 1 공통 라인(CLodd)들 간은 모두 연결되어 있어 동일한 전압이 공급되고, 이는 제 2 공통 라인(CLeven)들 간에도 마찬가지다. 단, 제 1 공통 라인(CLodd)과 제 2 공통 라인(CLeven)은 서로 연결되어 있지 않으며, 각각 서로 다른 공통 전압이 인가된다.
그리고 게이트 라인(GL)에 인가되는 신호에 의해 스위칭 되어 데이터 라인(DL)에 인가되는 신호를 각 화소 전극(124)에 전달하기 위하여 게이트 라인(GL)과 데이터 라인(DL)의 교차 부위에는 복수 개의 박막 트랜지스터(120)가 형성된다. 이때, 박막 트랜지스터(120)는 지그재그로 형성된다. 즉, 첫번째 게이트 라인(GL1)에 연결된 박막 트랜지스터(120)는 화소 영역의 좌측 하단에 형성되고, 두번째 게이트 라인(GL2)에 연결된 박막 트랜지스터(120)는 화소 영역의 우측 하단에 형성된다. 또한, 다음 게이트 라인(GL)에도 동일하게 반복되어, 홀수번째 게이트 라인(GL)에 연결된 박막 트랜지스터(120)는 화소 영역의 좌측 하단에 형성되고, 짝수번째 게이트 라인(GL)에 연결된 박막 트랜지스터(120)는 화소 영역의 우측 하단에 형성된다.
본 발명의 제 3 실시예에 의한 액정표시장치는 상기에서 설명한 제 2 실시예에 의한 액정표시장치와 동일한 방식으로 구동된다.
즉, 도 4에 도시된 바와 같은 게이트 전압(VGL), 데이터 전압(VDL), 공통 전압(VCL)으로 본 발명 제 3 실시예에 의한 액정표시장치를 구동하는 경우, 도트 인버젼 방식으로 구동하게 된다.
또한, 도 6에 도시된 바와 같은 게이트 전압(VGL), 데이터 전압(VDL), 공통 전압(VCL)으로 본 발명 제 3 실시예에 의한 액정표시장치를 구동하는 경우, 칼럼 인버젼 방식으로 구동하게 된다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명에 의한 액정표시장치는 다음과 같은 효과가 있다.
첫째, 공통 전압을 한 수평 주기 또는 한 프레임마다 반전시켜 인가하고, 짝수 번째 공통 라인과 홀수 번째 공통 라인에 각각 서로 반대되는 공통 전압을 인가하여 도트 인버젼 방식 또는 칼럼 인버젼 방식으로 구동함으로써 데이터 스윙(swing) 폭을 감소시키는 효과가 있다.
둘째, 공통 라인을 데이터 라인과 평행한 방향으로 형성함으로써 공통 라인과 데이터 라인이 오버랩되지 않으므로, 데이터 라인의 부하(load)를 감소시키는 효과가 있다.
셋째, 공통 라인을 데이터 라인과 평행한 방향으로 형성함으로써, 공통 전압이 한 수평 라인 전체의 영향을 받지 않게 되므로, 공통 전압의 왜곡을 방지할 수 있는 효과가 있다.

Claims (11)

  1. 기판 상에 교차되어 화소 영역을 정의하는 복수의 게이트 라인 및 데이터 라인;
    상기 화소 영역에 서로 교번되도록 형성되어 횡전계를 발생시키는 복수의 화소 전극 및 공통 전극;
    상기 데이터 라인을 사이에 두고 인접한 상기 공통 전극에 서로 다른 공통 전압을 인가하는 공통 라인을 포함하여 구성됨을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 공통 라인은,
    상기 데이터 라인의 방향에 대응되는 홀수 번째 화소 열의 각 공통 전극에 접속되는 제 1 공통 라인; 및
    상기 데이터 라인의 방향에 대응되는 짝수 번째 화소 열의 각 공통 전극에 접속되는 제 2 공통 라인으로 구성됨을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 제 1 공통 라인에는 제 1 레벨의 공통 전압이 인가되고,
    상기 제 2 공통 라인에는 상기 제 1 레벨과 다른 제 2 레벨의 공통 전압이 인가되는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 공통 전압의 제 1 및 제 2 레벨은 수평 주기 단위 또는 프레임 단위로 교번하는 것을 특징으로 하는 액정표시장치.
  5. 제 3 항에 있어서,
    상기 제 1 레벨의 공통 전압은 상기 데이터 라인에 공급되는 데이터 전압의 최대치보다 크고,
    상기 제 2 레벨의 공통 전압은 상기 데이터 라인에 공급되는 데이터 전압의 최소치보다 작은 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 게이트 라인과 데이터 라인의 교차부에 형성되는 박막 트랜지스터를 더 포함하여 구성됨을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 데이터 라인 방향으로 인접한 각 화소 영역의 박막 트랜지스터는 서로 다른 데이터 라인에 접속된 것을 특징으로 하는 액정표시장치.
  8. 제 1 항에 있어서,
    상기 화소 전극과 공통 전극은 한 화소 영역 내에서 적어도 한 번 꺾이는 모양으로 형성되는 것을 특징으로 하는 액정표시장치.
  9. 제 8 항에 있어서,
    상기 화소 전극과 공통 전극은 모든 화소 영역에서 동일한 방향으로 꺾이는 것을 특징으로 하는 액정표시장치.
  10. 제 8 항에 있어서,
    상기 게이트 라인의 방향에 대응되는 수평라인마다 서로 다른 방향으로 꺾이는 것을 특징으로 하는 액정표시장치.
  11. 제 10 항에 있어서,
    상기 화소 전극과 공통 전극은,
    n번째 수평 라인에서는 왼쪽으로 꺾이고,
    n+1번째 수평 라인에서는 오른쪽으로 꺾이는 것을 특징으로 하는 액정표시장치.
KR1020070025457A 2007-03-15 2007-03-15 액정표시장치 KR101308457B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070025457A KR101308457B1 (ko) 2007-03-15 2007-03-15 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070025457A KR101308457B1 (ko) 2007-03-15 2007-03-15 액정표시장치

Publications (2)

Publication Number Publication Date
KR20080084151A true KR20080084151A (ko) 2008-09-19
KR101308457B1 KR101308457B1 (ko) 2013-09-16

Family

ID=40024552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070025457A KR101308457B1 (ko) 2007-03-15 2007-03-15 액정표시장치

Country Status (1)

Country Link
KR (1) KR101308457B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130067803A (ko) * 2011-12-14 2013-06-25 엘지디스플레이 주식회사 액정표시장치
CN105513554A (zh) * 2016-02-03 2016-04-20 京东方科技集团股份有限公司 显示驱动方法及装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001004980A (ja) * 1999-06-17 2001-01-12 Canon Inc 液晶装置
JP3264270B2 (ja) * 1999-07-26 2002-03-11 日本電気株式会社 液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130067803A (ko) * 2011-12-14 2013-06-25 엘지디스플레이 주식회사 액정표시장치
CN105513554A (zh) * 2016-02-03 2016-04-20 京东方科技集团股份有限公司 显示驱动方法及装置

Also Published As

Publication number Publication date
KR101308457B1 (ko) 2013-09-16

Similar Documents

Publication Publication Date Title
US8248336B2 (en) Liquid crystal display device and operating method thereof
US7602465B2 (en) In-plane switching mode liquid crystal display device
US7319448B2 (en) Liquid crystal display device and method for driving the same
US8823622B2 (en) Liquid crystal display
US20180053478A1 (en) Liquid crystal display panel and driving method thereof
US7825886B2 (en) Liquid crystal display device driven with a small number of data lines
US20050190138A1 (en) LCD and method of driving the same
JP4420620B2 (ja) 画像表示装置
KR20050004661A (ko) 횡전계 방식 액정 표시 장치의 구동방법
KR20110067227A (ko) 액정표시장치 및 그 구동방법
JP2009251608A (ja) 液晶ディスプレイモジュール及び液晶ディスプレイ駆動方法
US7463232B2 (en) Thin film transistor LCD structure and driving method thereof
CN110879500B (zh) 显示基板及其驱动方法、显示面板、显示装置
KR101005903B1 (ko) 액정표시장치
KR101074381B1 (ko) 횡전계방식 액정표시장치
KR100898785B1 (ko) 액정표시장치
TWI410946B (zh) 多閘極液晶顯示器之驅動機制
CN109064988A (zh) 显示面板的驱动方法及显示装置
US20100103086A1 (en) Liquid crystal display panel for performing polarity inversion therein
US20070070262A1 (en) Liquid crystal display with curving data lines
KR101308457B1 (ko) 액정표시장치
KR20030058140A (ko) 액정표시장치의 구동방법
WO2010125716A1 (ja) 表示装置および表示装置の駆動方法
KR100898789B1 (ko) 액정표시장치의 구동방법
KR100853771B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 7