KR20070031908A - 표시 장치 및 표시 장치의 구동 방법 - Google Patents

표시 장치 및 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR20070031908A
KR20070031908A KR1020067024571A KR20067024571A KR20070031908A KR 20070031908 A KR20070031908 A KR 20070031908A KR 1020067024571 A KR1020067024571 A KR 1020067024571A KR 20067024571 A KR20067024571 A KR 20067024571A KR 20070031908 A KR20070031908 A KR 20070031908A
Authority
KR
South Korea
Prior art keywords
vertical
pulse
pixel
pulses
display device
Prior art date
Application number
KR1020067024571A
Other languages
English (en)
Other versions
KR101116416B1 (ko
Inventor
마사까즈 가또
히로유끼 사꾸라이
고히찌 오오무라
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20070031908A publication Critical patent/KR20070031908A/ko
Application granted granted Critical
Publication of KR101116416B1 publication Critical patent/KR101116416B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels
    • G09G2300/0495—Use of transitions between isotropic and anisotropic phases in liquid crystals, by voltage controlled deformation of the liquid crystal molecules, as opposed to merely changing the orientation of the molecules as in, e.g. twisted-nematic [TN], vertical-aligned [VA], cholesteric, in-plane, or bi-refringent liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

1F 반전 구동법에서는, 1F 기간에 걸쳐 동일한 극성의 신호 전압을 신호선에 기입하게 되기 때문에, 커플링에 기인하는 크로스토크의 발생을 억제할 수 없고, 또한 셰이딩이 발생한다. 화소(20)가 행렬 형상으로 2차원 배치되어 이루어지는 화소 어레이부(11)를 구비하는 액티브 매트릭스형 액정 표시 장치에 있어서, 화소 어레이부(11)를 수직 방향에서 복수의 영역(본 예에서는, 2개의 영역 11A, 11B)으로 분할하는 한편, 이들 복수의 영역을 행 단위로 차례로(본 예에서는, 교대로) 수직 주사하면서, 복수 영역의 각 화소를 행 단위로 선택하고, 이 선택한 행의 각 화소에 대해 1H마다 극성이 반전하는 영상 신호(Vsig)를 기입하도록 한다.
표시 장치, 전기 광학 소자, 크로스토크, 영상 신호, 커플링

Description

표시 장치 및 표시 장치의 구동 방법{DISPLAY DEVICE AND DISPLAY DEVICE DRIVING METHOD}
본 발명은, 표시 장치 및 표시 장치의 구동 방법에 관한 것으로, 특히 전기 광학 소자를 포함하는 화소가 행렬 형상으로 2차원 배치되어 이루어지는 표시 장치 및 당해 표시 장치의 구동 방법에 관한 것이다.
전기 광학 소자를 포함하는 화소가 행렬 형상으로 2차원 배치되어 이루어지는 표시 장치, 예를 들면 전기 광학 소자로서 액정 셀을 이용하여 이루어지는 액정 표시 장치에서는, 액정 셀에 장시간에 걸쳐 직류 전압을 계속 인가하면, 액정의 비저항(물질 고유의 저항값) 등의 열화나, 「소부」라고 불리는 잔상 현상을 일으키기 때문에, 액정 셀의 대향 전극의 전위에 대해 화소 전극에 인가되는 신호 전압의 극성을 소정의 주기로 반전시키는 교류 구동법이 채용되고 있다.
이 교류 구동법으로서는, 액정 셀의 대향 전극에 인가하는 커먼 전압(Vcom)을 일정하게 하여, 신호 전압(Vsig)의 극성을 1H(H는 수평 기간)마다 반전시키는 1H 반전 구동법이나, 액정 셀의 대향 전극에 인가하는 커먼 전압(Vcom)을 일정하게 하여, 신호 전압(Vsig)의 극성을 1F(F는 필드 기간, 즉 화면의 반복 기간을 말함)마다 반전시키는 1F 반전 구동법 등이 알려져 있다(예를 들면, 일본 특개 2001- 42287호 공보 참조).
그런데, 액정 표시 장치에서는, 신호 전압(Vsig)을 화소에 기입하기 위한 신호선과, 액정 셀의 대향 전극에 커먼 전압(Vcom)을 각 화소 공통으로 공급하기 위한 커먼선이 교차하고 있고, 신호선과 커먼선의 사이에는 기생 용량이 존재하기 때문에, 신호선에 신호 전압(Vsig)을 기입할 때에, 당해 기생 용량에 의한 커플링에 의해 신호 전압(Vsig)이 커먼선에 날아 들어와, 커먼선의 전위가 신호 전압(Vsig)과 동일한 극성의 방향으로 요동하여, 크로스토크가 발생한다.
이와 같은 문제에 대해, 1H 반전 구동법에서는, 신호 전압(Vsig)이 기입되는 신호선의 전위가 1H마다 반전함으로써, 커플링에 의한 커먼선의 전위의 요동을 라인(화소행)간에서 상쇄할 수 있기 때문에, 커플링에 기인하는 크로스토크의 발생을 억제할 수 있다.
그러나, 1F 반전 구동법에서는, 콘트라스트를 향상할 수 있을 뿐만 아니라, VA(Viewing Angle; 수직 배향) 액정을 이용한 장수명화가 가능하게 되는 메리트가 있는 반면, 1F 기간에 걸쳐 동일한 극성의 신호 전압(Vsig)을 신호선에 기입하게 되므로, 커플링에 의한 커먼선의 전위의 요동을 라인간에 상쇄할 수 없기 때문에, 커플링에 기인하는 크로스토크의 발생을 억제할 수 없다.
또한, 화소 전위와 신호선 전위의 전위차가 큰 경우에, 화소의 스위칭 소자, 예를 들면 TFT(Thin Film Transistar; 박막 트랜지스터)에서는, 소스/드레인의 형상이 다름에 따라 리크가 발생하고, 그 리크량이 1화면 내에서 상이하기 때문에, 도 11에 도시하는 바와 같이, 화질 열화의 원인이 되는 셰이딩이 발생한다. 구체 적으로는, 예를 들면 도 12에 도시하는 바와 같이, 커먼 전압(Vcom)이 7.5V이고, 신호선 전위가 H측 10.0V/L측 5.0V(중간조)인 경우를 예로 들면, 화면 상부(A), 화면 중앙부(B), 화면 하부(C)에서 리크 기간이 다름으로써, 1화면 내에서의 리크량이 상이하기 때문에, 화면 상부(A)에서는 리크의 영향이 거의 없고, 화면 중앙부(B)에서는 리크의 영향으로 약간 하얗게 되며, 화면 하부(C)에서는 리크의 영향으로 하얗게 되어 셰이딩이 발생한다.
<발명의 개시>
본 발명은, 상기 과제를 감안하여 이루어진 것으로, 목적으로 하는 바는, 1F 반전 구동법의 메리트인 콘트라스트의 향상과 VA 액정을 이용한 장수명화를 도모하면서, 크로스토크나 셰이딩의 발생을 억제 가능하게 한 표시 장치 및 표시 장치의 구동 방법을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명에서는, 전기 광학 소자를 포함하는 화소가 행렬 형상으로 2차원 배치되고, 수직 방향에서 복수의 영역으로 분할되어 이루어지는 화소 어레이부를 갖는 표시 장치에 있어서, 상기 복수의 영역을 행 단위로 차례로 수직 주사하면서, 상기 복수 영역의 각 화소를 행 단위로 선택하고, 이 선택한 행의 각 화소에 대해 1 수평 기간(1H)마다 극성이 반전하는 영상 신호를 기입하는 구성을 채용하고 있다.
상기 구성의 표시 장치에서, 복수의 영역을 행 단위로 차례로, 예를 들면 2분할의 경우에는 2개의 영역을 교대로 수직 주사하면서, 복수 영역의 각 화소를 행 단위로 선택함으로써, 각 영역에서는 각각 1F 반전 구동을 실현할 수 있다. 또한, 선택행의 각 화소에 대해서는, 1H마다 극성이 반전하는 영상 신호를 기입함으로써, 1H 반전 구동을 실현할 수 있다. 그 결과, 1F 반전 구동법의 메리트와 1H 반전 구동법의 메리트를 향수할 수 있다.
도 1은, 본 발명의 일 실시 형태에 따른 액티브 매트릭스형 액정 표시 장치의 구성의 개략을 도시하는 블록도.
도 2는, 화소(화소 회로)의 회로 구성의 일례를 도시하는 회로도.
도 3은, 상측의 수직 구동 회로 구성의 일례를 도시하는 블록도.
도 4는, 하측의 수직 구동 회로 구성의 일례를 도시하는 블록도.
도 5는, 상측, 하측의 수직 구동 회로의 회로 동작의 설명에 공급하는 타이밍차트.
도 6은, 표시 구동에서의 수직 주사의 차례를 도시하는 동작 설명도.
도 7은, 표시 구동에서의 주사 타이밍을 도시하는 타이밍차트.
도 8A는, 제1 필드의 화소 전위의 극성을 도시하는 도면.
도 8B는, 제2 필드의 화소 전위의 극성을 도시하는 도면.
도 9는, 셰이딩이 발생하지 않는 것에 대한 설명에 공급하는 타이밍차트.
도 10은, 중간조 래스터 표시에서 셰이딩이 발생하지 않는 것을 도시하는 도면.
도 11은, 중간조 래스터 표시에서 셰이딩이 발생하는 것을 도시하는 도면.
도 12는, 종래 기술의 과제의 설명에 공급하는 타이밍차트.
도 13은, 종래예에 따른 1F 반전 구동을 이용한 경우(A)와, 본 발명에 따른 1H+1F 반전 구동을 이용한 경우(B)에서의 화소 전위의 비교 결과를 도시하는 도면.
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명의 실시의 형태에 대해 도면을 참조하여 상세하게 설명한다.
도 1은, 본 발명의 일 실시 형태에 따른 표시 장치 구성의 개략을 도시하는 블록도이다. 여기서는, 화소의 전기 광학 소자로서 액정 셀을 이용한 액티브 매트릭스형 액정 표시 장치를 예로 들어 설명하는 것으로 한다.
도 1로부터 분명한 바와 같이, 본 실시 형태에 따른 액티브 매트릭스형 액정 표시 장치는, 화소 어레이부(11), 예를 들면 2개의 수직 구동 회로(12A, 12B) 및 수평 구동 회로(13)를 갖는 구성으로 되어 있다. 화소 어레이부(11)는, 전기 광학 소자인 액정 셀을 포함하는 화소(20)가, 투명 절연 기판, 예를 들면 글래스 기판(도시 생략) 상에 행렬 형상으로 2차원 배치되고, 이 행렬 형상(m행 n열)의 화소 배열에 대해 행마다 주사선(13-1∼13-m)이, 열마다 신호선(14-1∼14-n)이 각각 배선된 구성으로 되어 있다. 글래스 기판은 다른 글래스 기판(도시 생략)과 소정의 간극을 갖고 대향 배치되며, 이들 2매의 글래스 기판 사이에 액정 재료가 밀봉됨으로써 액정 패널이 형성되게 된다.
도 2는, 화소(화소 회로)(20)의 회로 구성의 일례를 도시하는 회로도이다. 도 2로부터 분명한 바와 같이, 화소(20)는, 화소 트랜지스터, 예를 들면 TFT(Thin Film Transistor; 박막 트랜지스터)(21)와, 이 TFT(21)의 드레인 전극에 화소 전극이 접속된 액정 셀(22)과, TFT(21)의 드레인 전극에 한쪽의 전극이 접속된 유지 용 량(23)을 갖는 구성으로 되어 있다. 여기서, 액정 셀(22)은, 화소 전극과 이에 대향하여 형성되는 대향 전극과의 사이에 발생하는 액정 용량을 의미한다.
TFT(21)는 게이트 전극이 주사선(14)(14-1∼14-m)에 접속되고, 소스 전극이 신호선(15)(15-1∼15-n)에 접속되어 있다. 또한, 예를 들면, 액정 셀(22)의 대향 전극 및 유지 용량(23)의 다른쪽 전극이 커먼선(16)에 대해 각 화소 공통으로 접속되어 있다. 그리고, 액정 셀(22)의 대향 전극에는, 커먼선(16)을 통해 커먼 전압(대향 전극 전압)(Vcom)이 각 화소 공통으로 공급된다.
m행 n열의 화소 배열의 화소 어레이부(11)는, 예를 들면 수직 방향(도면의 상하 방향)의 중간에서 상하로 2분할되어 있다. 즉, 라인수(행수) n의 1/2을 i(=n/2)로 하면, 화소 어레이부(11)는, 1행째∼i행째의 상측 화소부(11A)와, i+1행째∼n행째 하측 화소부(11B)로 분할되어 있다. 또한, 화소 어레이부(11)의 상하 방향에서의 분할은, 2분할로 한정되는 것이 아니라, 상하 방향에서 균등한 라인수로 3분할, 4분할, … 등, 임의로 설정 가능하다.
수직 구동 회로(12A, 12B) 및 수평 구동 회로(13)를 포함하는 주변 회로는, 예를 들면 화소 어레이부(11)와 동일한 기판(액정 패널) 상에 집적된다. 수직 구동 회로(12A, 12B)는, 화소 어레이부(11)의 분할수에 대응한 수만큼 설치되고, 주사선(16-1∼16-n)을 통해 화소 어레이부(11)의 각 화소(20)를 행 단위로 순차적으로 선택한다. 본 발명에서는, 수직 구동 회로(12A, 12B)의 구체적인 구성을 특징으로 하는 것으로서, 그 상세에 대해서는 다음에 상세하게 설명한다.
또한, 여기서는, 2개의 수직 구동 회로(12A, 12B)를 화소 어레이부(11)의 좌 우의 한쪽 측에 배치하여, 주사선(16-1∼16-n)을 편측으로부터 구동하는 구성을 채용하고 있지만, 화소 어레이부(11)의 좌우 양측에 배치하여, 주사선(16-1∼16-n)을 양측으로부터 구동하는 구성을 채용할 수도 있다.
수평 구동 회로(13)는, 예를 들면 시프트 레지스터나 아날로그 스위치 등에 의해 구성되어 있으며, 수직 구동 회로(12A, 12B)에 의해 차례로 선택된 행의 각 화소(20)에 대해, 외부로부터 공급되는 영상 신호(Vsig)를, 신호선(15-1∼15-m)을 통해 화소 단위(점 순차적으로) 혹은 행 단위(선 순차적으로)로 기입한다. 또한, 수평 구동 회로(13)로부터 신호선(15-1∼15-m)에 출력되는 영상 신호(Vsig)의 극성은, 1H(H는 수평 기간)마다 반전하는 것으로 한다.
다음으로, 본 발명의 특징 부분인 수직 구동 회로(12A, 12B)의 구체적인 구성 및 동작에 대해 설명한다.
수직 구동 회로(12A, 12B)는 각각, 기본적으로, 시프트 레지스터, NAND 회로, 인버터 등의 논리 회로의 조합에 의해 구성되게 된다. 이들 수직 구동 회로(12A, 12B)에는, 수직 주사의 개시를 지령하는 수직 스타트 펄스(VST) 및 수직 주사의 기준이 되는 서로 역상의 수직 클럭 펄스(VCK, VCKX)가 공급된다.
또한, 수직 스타트 펄스(VST) 및 수직 클럭 펄스(VCK, VCKX)의 각 주기로서는, 본 예에서는 화소 어레이부(11)를 2분할하여, 2개의 수직 구동 회로(12A, 12B)에 의해 수직 주사하는 구성을 채용하고 있기 때문에, 화소 어레이부(11)의 각 화소(20)를 1개의 수직 구동 회로에 의해 수직 주사하는 구성을 채용하는 경우에 이용하는 수직 스타트 펄스 및 수직 클럭 펄스의 주기의 2배로 설정된다. 덧붙여서, 화소 어레이부(11)를 N분할(N=3, 4, …)하는 경우에는, 수직 스타트 펄스(VST) 및 수직 클럭 펄스(VCK, VCKX)의 각 주기를, 상기 수직 스타트 펄스 및 수직 클럭 펄스의 주기의 N배로 설정하면 된다.
도 3은, 상측 화소부(11A)의 각 화소를 수직 주사하는 수직 구동 회로(12A)의 구성의 일례를 도시하는 블록도이다. 여기서는, 도면의 간략화를 위해, 상측 화소부(11A)의 1행째, 2행째의 화소행을 선택하기 위한 드라이브 펄스(V1, V2)를 생성하는 회로 부분만의 구성을 도시하는 것으로 한다.
도 3에서, 시프트 레지스터(31)는, 화소 어레이부(11)의 라인수(행수) m에 대응한 m/2단의 전송단(S/R)(31-1, 31-2, …)이 종속 접속되어, 수직 스타트 펄스(VST)가 부여됨으로써, 서로 역상의 수직 클럭 펄스(VCK, VCKX)에 동기하여 전송(시프트) 동작을 행하고, 각 전송단(31-1, 31-2, …)으로부터 전송 펄스(TR1A, TR2A)를 순차적으로 출력한다. 자기 단의 전송단(31-1)의 전송 펄스(TR1A)와 다음 단의 전송단(31-2)의 전송 펄스(TR2A)는, 3 입력 NAND 회로(32)에 2 입력으로서 공급된다. NAND 회로(32)에는, 나머지의 1 입력으로서 인에이블 펄스(ENB1)가 공급된다. 인에이블 펄스(ENB1)는, 수직 클럭 펄스(VCK) 주기의 1/4 주기이고, 수직 클럭 펄스(VCK)의 펄스폭의 1/4 보다 좁은 펄스폭의 펄스 신호이다.
NAND 회로(32)의 출력 펄스는, 인버터(33)에서 반전된 후, 2 입력 NAND 회로(34, 35)에 각 한쪽의 입력으로서 공급된다. NAND 회로(34)에는, 다른쪽의 입력으로서 수직 클럭 펄스(vck)가 공급된다. NAND 회로(35)에는, 다른쪽의 입력으로서 수직 클럭 펄스(vck)와 역상인 수직 클럭 펄스(vckx)가 공급된다. 수직 클럭 펄스(vck, vckx)는, 수직 클럭 펄스(VCK, VCKX)에 대해 주기가 동일하고 위상이 90도 어긋난 펄스 신호이다. NAND 회로(34, 35)의 각 출력 펄스는, 상측 화소부(11A)의 1행째, 2행째의 각 행을 선택하기 위한 드라이브 펄스(V1, V2)로서 1행째, 2행째의 주사선(14-1, 14-2)을 각각 구동한다.
도 4는, 하측 화소부(11B)의 각 화소를 수직 주사하는 수직 구동 회로(12B)의 구성의 일례를 도시하는 블록도이다. 여기서는, 도면의 간략화를 위해, 하측 화소부(11B)의 i행째, i+1행째의 화소행을 선택하기 위한 드라이브 펄스(Vi, Vi+1)를 생성하는 회로 부분만의 구성을 도시하는 것으로 한다.
도 4에서, 시프트 레지스터(41)는, 시프트 레지스터(31)와 마찬가지로, m/2단의 전송단(S/R)(41-1, 41-2, …)이 종속 접속되어, 수직 스타트 펄스(VST)가 공급됨으로써, 즉 시프트 레지스터(31)와 동일한 타이밍으로 수직 클럭 펄스(VCK, VCKX)에 동기하여 전송 동작을 개시하고, 각 전송단(41-1, 41-2, …)으로부터 전송 펄스(TR1B, TR2B)를 순차적으로 출력한다. 자기 단의 전송단(41-1)의 전송 펄스(TR1B)와 다음 단의 전송단(41-2)의 전송 펄스(TR2B)는, 3 입력 NAND 회로(42)에 2 입력으로서 공급된다. NAND 회로(42)에는, 나머지의 1 입력으로서 인에이블 펄스(ENB2)가 공급된다. 인에이블 펄스(ENB2)는, 인에이블 펄스(ENB1)와 마찬가지로, 수직 클럭 펄스(VCK) 주기의 1/4 주기이고, 수직 클럭 펄스(VCK)의 펄스폭의 1/4 보다 좁은 펄스폭을 갖고, 또한 인에이블 펄스(ENB1)에 대해 위상이 180도 어긋난 펄스 신호이다.
NAND 회로(42)의 출력 펄스는, 인버터(43)에서 반전된 후, 2 입력 NAND 회 로(44, 45)에 각 한쪽의 입력으로서 공급된다. NAND 회로(44)에는, 다른쪽의 입력으로서 수직 클럭 펄스(vck)가 공급된다. NAND 회로(35)에는, 다른쪽의 입력으로서 수직 클럭 펄스(vckx)가 공급된다. 수직 클럭 펄스(vck, vckx)는, 수직 클럭 펄스(VCK, VCKX)에 대해 위상이 90도 어긋난 펄스 신호이다. NAND 회로(44, 45)의 각 출력 펄스는, 하측 화소부(11B)의 1행째, 2행째, 전체에서는 i행째+1, i+2행째의 각 행을 선택하기 위한 드라이브 펄스(Vi+1, Vi+2)로서 i+1행째, i+2행째의 주사선(14-i+1, 14-i+2)을 각각 구동한다.
계속해서, 상기 구성의 수직 구동 회로(12A, 12B)의 회로 동작에 대해, 도 5의 타이밍차트를 이용하여 설명한다.
도 5의 타이밍차트는, 수직 스타트 펄스(VST), 서로 역상인 수직 클럭 펄스(VCK, VCKX), 시프트 레지스터(31)로부터 출력되는 전송 펄스(TR1A, TR2A), 시프트 레지스터(41)로부터 출력되는 전송 펄스(TR1B, TR2B), 인에이블 펄스(ENB1, ENB2), 인버터(33, 43)의 각 출력 펄스(X1A, X1B), 서로 역상인 수직 클럭 펄스(vck, vckx), 수직 구동 회로(12A)로부터 출력되는 드라이브 펄스(V1, V2) 및 수직 구동 회로(12B)로부터 출력되는 드라이브 펄스(Vi+1, Vi+2)의 각 타이밍 관계를 도시하고 있다.
먼저, 수직 스타트 펄스(VST)가 수직 구동 회로(12A, 12B)의 각 시프트 레지스터(31, 41)에 공급됨으로써, 이들 각 시프트 레지스터(31, 41)는 동시에 전송 동작(시프트 동작)을 개시한다. 이 전송 동작에 의해, 시프트 레지스터(31)로부터 전송 펄스(TR1A, TR2A, …)가 차례로 출력되고, 시프트 레지스터(41)로부터 전송 펄스(TR1B, TR2B, …)가 차례로 출력된다.
다음으로, 전송 펄스(TR1A, TR2A)와 인에이블 펄스(ENB1)의 논리곱이 NAND 회로(32)에서 취해짐으로써, 인버터(33)로부터는 인에이블 펄스(ENB1)가 2개분인 펄스 신호, 즉 2연속의 펄스(X1A)가 출력된다. 마찬가지로 하여, 전송 펄스(TR1A, TR2A)와 인에이블 펄스(ENB2)의 논리곱이 NAND 회로(42)에서 취해짐으로써, 인버터(43)로부터는 인에이블 펄스(ENB2)가 2개분인 펄스 신호, 즉 2연속의 펄스(X1B)가 출력된다.
다음으로, 인버터(33)의 출력 펄스(X1A)와 수직 클럭 펄스(vck)의 논리곱이 NAND 회로(34)에서 취해짐으로써, 인버터(36)로부터 드라이브 펄스(V1)가 출력되고, 계속해서 인버터(33)의 출력 펄스(X1A)와 수직 클럭 펄스(vckx)의 논리곱이 NAND 회로(35)에서 취해짐으로써, 인버터(37)로부터 드라이브 펄스(V2)가 출력된다.
마찬가지로 하여, 인버터(43)의 출력 펄스(X2B)와 수직 클럭 패널(vck)의 논리곱이 NAND 회로(44)에서 취해짐으로써, 인버터(46)로부터 드라이브 펄스(Vi+1)가 출력되고, 계속해서 인버터(43)의 출력 펄스(X1B)와 수직 클럭 펄스(vckx)의 논리곱이 NAND 회로(45)에서 취해짐으로써, 인버터(47)로부터 드라이브 펄스(Vi+2)가 출력된다.
여기서, 인에이블 펄스(ENB1)와 인에이블 펄스(ENB2)는 위상이 서로 180도 어긋나 있기 때문에, 도 5의 타이밍차트로부터 분명한 바와 같이, 수직 구동 회로(12A, 12B)로부터는, 드라이브 펄스(V1, V2, …)와 드라이브 펄스(Vi+1, Vi+2, …)가 교대로 출력된다. 즉, 시간축 상에 있어서, 드라이브 펄스(V1), 드라이브 펄스(Vi+1), 드라이브 펄스(V2), 드라이브 펄스(Vi+2) …의 순서로 출력되게 된다.
다음으로, 상기 구성의 수직 구동 회로(12A, 12B)로부터 교대로 출력되는 드라이브 펄스(V1, V2, …)와 드라이브 펄스(Vi+1, Vi+2, …)를 이용하여 표시 구동을 행하는 경우의 동작에 대해 설명한다.
여기서는, 이해를 용이하게 하기 위해, 도 6에 도시하는 바와 같이, 상측 화소부(11A)에 대해서는 상부(화면 상부(A)), 중앙부, 하부(화면 중앙부(B))를 각각 차례로 수직 주사하고, 하측 화소부(11B)에 대해서는 상부(화면 중앙부(B)), 중앙부, 하부(화면 하부(C))를 각각 차례로 수직 주사하여, 총 6회의 수직 주사를 행하는 경우를 예로 들어 설명하는 것으로 한다. 이때, 도 7에 도시하는 바와 같이, 수직 구동 회로(12A)로부터는 드라이브 펄스(V1, V2, V3)가, 수직 구동 회로(12B)로부터는 드라이브 펄스(V4, V5, V6)가 각각 차례로 출력된다.
시간축 상에서는, 드라이브 펄스(V1), 드라이브 펄스(V4), 드라이브 펄스(V2), 드라이브 펄스(V5), 드라이브 펄스(V3), 드라이브 펄스(V6)의 순서로 출력된다.
이와 같이, 2개의 수직 구동 회로(12A, 12B)로부터 교대로 출력되는 드라이브 펄스(V1, V2, …)와 드라이브 펄스(Vi+1, Vi+2, …)를 이용하여 표시 구동을 행함으로써, 1. 상측 화소부(11A)의 상부, 2. 하측 화소부(11B)의 상부, 3. 상측 화소부(11A)의 중앙부, 4. 하측 화소부(11B)의 중앙부, 5. 상측 화소부(11A)의 하부, 6. 하측 화소부(11B)의 하부의 차례로 행의 선택이 행해진다.
한편, 수평 구동 회로(13)로부터는, 선택된 행에 대해, 1H 마다 극성이 반전하는 영상 신호(Vsig)가 신호선(15-1∼15-n)을 통해 기입된다. 이때, 영상 신호(Vsig)를 공급하는 신호원(도시 생략)에서, 수직 주사의 차례에 대응하여 영상 신호(Vsig)의 재배열이 미리 행해지는 것은 물론이다.
이와 같은 표시 구동에 의해, 제1 필드에서는, 영상 신호(Vsig)의 극성이 양(+), 음(-), …의 순서로 반전하는 것으로 하면, 도 8A에 도시하는 바와 같이, 상측 화소부(11A)의 각 화소에는 양극성의 영상 신호(Vsig)(+)만이 기입되고, 하측 화소부(11B)의 각 화소에는 음극성의 영상 신호(Vsig)(-)만이 기입되게 된다. 또한, 제2 필드에서는, 필드 반전 구동을 실현하기 위해, 영상 신호(Vsig)의 극성이 음, 양, …의 순서로 반전한다. 이에 따라, 도 8B에 도시하는 바와 같이, 상측 화소부(11A)의 각 화소에는 음극성의 영상 신호(Vsig)(-)만이 기입되고, 하측 화소부(11B)의 각 화소에는 양극성의 영상 신호(Vsig)(+)만이 기입되게 된다.
상기의 동작 설명으로부터 분명한 바와 같이, 전술한 구동법에 의하면, 선택행의 각 화소에 대해 1H 마다 극성이 반전하는 영상 신호(Vsig)를 기입함으로써 1H 반전 구동이 실현됨과 동시에, 상측 화소부(11A) 및 하측 화소부(11B)에서는 각각 1F 반전 구동이 실현되게 된다.
전술한 바와 같이, 전기 광학 소자(본 예에서는, 액정 셀(22))를 포함하는 화소(20)가 행렬 형상으로 2차원 배치되어 이루어지는 화소 어레이부(11)를 구비하는 액티브 매트릭스형 표시 장치에서, 화소 어레이부(11)를 수직 방향에서 복수의 영역(본 예에서는, 2개의 영역(11A, 11B)으로 분할하는 한편, 이들 복수의 영역을 행 단위로 차례로(본 예에서는, 교대로) 수직 주사하면서, 복수 영역의 각 화소를 행 단위로 선택하고, 이 선택한 행의 각 화소에 대해 1H 마다 극성이 반전하는 영상 신호(Vsig)를 기입함으로써, 다음과 같은 작용 효과를 얻을 수 있다.
즉, 상측 화소부(11A) 및 하측 화소부(11B)에서는 각각 1F 반전 구동이 실현됨으로써, 1F 반전 구동법의 메리트인 콘트라스트의 향상과 VA 액정을 이용한 장수명화를 도모할 수 있다. 또한, 상측 화소부(11A)와 하측 화소부(11B)의 경계선부에서는, 원리상으로는 다른 부분과 동일한 타이밍(항상 2H 어긋남)이지만, 시스템상 수직 블랭킹 기간(15H∼30H)분만큼 어긋나기 때문에, 커플링의 영향은 경미하다.
또한, 1F 반전 구동법의 문제점인 크로스토크에 대해서는, 선택행의 각 화소(20)에 대해, 1H 마다 극성이 반전하는 영상 신호(Vsig)가 신호선(15-1∼15-n)을 통해 기입됨으로써, 1화면 내에서의 리크량이 같아지기 때문에, 셰이딩은 발생하지 않는다.
이에 대해 보다 구체적으로 설명하면, 예를 들면 도 9에 도시하는 바와 같이, 커먼 전압(Vcom)이 7.5V이고, 신호선(15-1∼15-n)의 전위가 H측 10.0V/L측 5.0V(중간조)인 경우를 예로 들면, 화면 상부(A), 화면 중앙부(B, C), 화면 하부(D)에서 리크 기간이 동일하게 되어, 1화면 내에서의 리크량이 동일하게 된다. 그 결과, 도 10에 도시하는 바와 같이, 셰이딩이 발생하지 않는다. 또한, 도 10에서의 영상 신호(Vsig)의 극성은, 도 8A의 필드의 경우를 도시하고 있고, 다음의 필드에서는 도 8B에 도시하는 바와 같이, 양/음의 극성이 반대로 된다.
또한, 커플링이나 리크에 기인하는 크로스토크에 대해서는, 커플링, 리크 모두에 통상의(면내 전체에 대해서의) 1F 반전 구동법을 채용할 때의 1/2 이하가 되기 때문에, 크로스토크에 대해서도 통상의 1F 반전 구동법의 1/2 이하로 저감시킬 수 있다.
또한, 스트라이프 도메인에 대해 강해진다. 여기에, 스트라이프 도메인이란, 임의의 전압 이상으로 흑 표시를 일정 시간 유지한 후, 그레이 표시(그레이 화면)로 하여도 검은 선이 남아, 확대해 보면, 디스크리네이션(결정 격자의 평행 이동에 의한 결함)의 라인이 그대로 남아 있어, 거기에서 광 누락을 곱하여 흑선으로 되는 것을 말한다. 이는, 1H 반전 구동법 등 화소의 경계에서 전위의 극성이 다르기 때문에, 액정의 기울기에 화소의 경계에서 차이가 생긴다. 이에 반해, 1F 반전 구동법에서는, 화소의 경계를 사이에 두어도 동일한 전위이기 때문에, 화소의 경계에서도 액정의 기울기가 동일하고, 원리상, 스트라이프 도메인은 없다.
덧붙여서, 도 13에, 종래예에 따른 1F 반전 구동을 이용한 경우(A)와, 본 발명에 따른 1H+1F 반전 구동을 이용한 경우(B)에서의 화소 전위의 비교 결과를 나타낸다. 여기서는, 상측 화소부(11A) 및 하측 화소부(11B)에서 각각 4회, 총 8회의 수직 주사를 행하는 경우를 예로 들고 있다. (A), (B)의 어떤 경우도, 외형은 1F 반전으로 되어 있는 것으로부터 알 수 있다. 단, 본 실시 형태에 따른 1H+1F 반전 구동을 이용한 경우(B)에는, 7번째-2번째(경계의 아래)에서 수직 블랭킹 기간분만큼 조금 어긋난다. 수직 블랭킹 기간은 15H∼30H 정도이다. 수직 블랭킹 기간이 15H이고 V(전압)-T(투과율) 특성 50%일 때, 0.5% 정도의 휘도차로 된다.
또한, 상기 실시 형태에서는, 화소 어레이부(11)를 수직 방향에서 2분할함과 함께, 수직 구동 수단을 이 분할수에 대응한 2개의 수직 구동 회로(12A, 12B)로 구성하는 것으로 하였지만, 화소 어레이부(11)를 수직 방향에서 3 분할 이상으로 분할하는 것도 가능하다. 그 경우에는, 분할수를 N으로 하면, 수직 구동 회로를 분할수에 대응한 수 N 만큼 설치하고, 수직 스타트 펄스(VST) 및 수직 클럭 펄스(VCK)의 각 펄스폭을, 화소 어레이부(11)를 분할하지 않고 1개의 수직 구동 회로에 의해 차례로 주사할 때에 이용하는 수직 스타트 펄스 및 수직 클럭 펄스의 각 펄스폭에 대해 N배로 설정함과 함께, N개의 분할 영역을 행 단위로 차례로 수직 주사하면서, N개의 분할 영역의 각 화소를 행 단위로 선택하도록 하면 된다.
또한, 상기 실시 형태에서는, 화소의 전기 광학 소자로서 액정 셀을 이용한 액정 표시 장치에 적용한 경우를 예로 들어 설명하였지만, 본 발명은 이 적용예에 한정되는 것이 아니라, 화소의 전기 광학 소자로서 유기 EL(electro luminescence) 소자를 이용한 유기 EL 표시 장치 등, 전기 광학 소자를 포함하는 화소가 행렬 형상으로 2차원 배치되어 이루어지는 액티브 매트릭스형 표시 장치 전반에 적용 가능하다.
본 발명에 따르면, 1F 반전 구동법의 메리트와 1H 반전 구동법의 메리트를 향수할 수 있기 때문에, 콘트라스트의 향상과 VA 액정을 이용한 장수명화를 도모하면서, 크로스토크나 셰이딩의 발생을 억제할 수 있다.

Claims (3)

  1. 전기 광학 소자를 포함하는 화소가 행렬 형상으로 2차원 배치되고, 수직 방향에서 복수의 영역으로 분할되어 이루어지는 화소 어레이부와,
    상기 복수의 영역을 행 단위로 차례로 수직 주사하면서, 상기 복수의 영역의 각 화소를 행 단위로 선택하는 수직 구동 수단과,
    상기 수직 구동 수단에 의해 선택된 행의 각 화소에 대해 1 수평 기간마다 극성이 반전하는 영상 신호를 기입하는 수평 구동 수단을 구비한 표시 장치로서,
    상기 화소 어레이부가 수직 방향에서 N개(N은 2 이상인 정수)로 분할되어 있으며,
    상기 수직 구동 수단은, N개의 수직 구동 회로를 갖고,
    상기 N개의 수직 구동 회로는, 상기 화소 어레이부를 분할하지 않고 차례로 주사할 때에 이용하는 제1 수직 스타트 펄스 및 제1 수직 클럭 펄스의 각 펄스폭에 대해 N배의 펄스폭을 갖는 제2 수직 스타트 펄스 및 제2 수직 구동 클럭에 기초하여, 상기 화소를 행 단위로 선택하기 위한 드라이브 펄스를 차례로 발생하는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서,
    N=2이고, 2개의 수직 구동 회로는 각각,
    상기 제2 수직 스타트 펄스에 응답하여 상기 제2 수직 구동 클럭에 동기하여 전송 동작을 행하고, 각 전송단으로부터 전송 펄스를 순차적으로 출력하는 시프트 레지스터와,
    상기 시프트 레지스터로부터 출력되는 자기 단의 전송 펄스 및 다음 단의 전송 펄스와, 상기 제2 수직 클럭 펄스의 주기의 1/2N의 주기이고, 또한 상기 제2 수직 클럭 펄스의 펄스폭의 1/2N 보다도 좁은 펄스폭의 인에이블 펄스와의 논리곱을 취하는 제1 논리곱 회로군과,
    상기 제2 수직 클럭 펄스에 대해 주기가 동일하고, 위상이 90도 어긋난 서로 역상의 제3 수직 클럭 펄스의 각각과 상기 제1 논리곱 회로군의 각 출력 펄스와의 논리곱을 취하는 제2 논리곱 회로군을 갖고,
    상기 인에이블 펄스는, 상기 2개의 수직 구동 회로 간에서 위상이 180도 어긋나 있는 것을 특징으로 하는 표시 장치.
  3. 전기 광학 소자를 포함하는 화소가 행렬 형상으로 2차원 배치되고, 수직 방향에서 N개(N은 2 이상의 정수)로 분할되어 이루어지는 화소 어레이부, N개의 수직 구동 회로를 갖는 표시 장치의 구동 방법으로서,
    상기 복수의 영역을 행 단위로 차례로 수직 주사하면서, 상기 복수의 영역의 각 화소를 행 단위로 선택하는 제1 스텝과,
    상기 제1 스텝에서 선택한 행의 각 화소에 대해 1 수평 기간마다 극성이 반전하는 영상 신호를 기입하는 제2 스텝과,
    상기 N개의 수직 구동 회로는, 상기 화소 어레이부를 분할하지 않고 차례로 주사할 때에 이용하는 제1 수직 스타트 펄스 및 제1 수직 클럭 펄스의 각 펄스폭에 대해 N배의 펄스폭을 갖는 제2 수직 스타트 펄스 및 제2 수직 구동 클럭에 기초하여, 상기 화소를 행 단위로 선택하기 위한 드라이브 펄스를 차례로 발생하는 제3 스텝을 갖는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020067024571A 2004-05-24 2005-05-10 표시 장치 및 표시 장치의 구동 방법 KR101116416B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00153201 2004-05-24
JP2004153201A JP4010308B2 (ja) 2004-05-24 2004-05-24 表示装置および表示装置の駆動方法
PCT/JP2005/008842 WO2005114632A1 (ja) 2004-05-24 2005-05-10 表示装置および表示装置の駆動方法

Publications (2)

Publication Number Publication Date
KR20070031908A true KR20070031908A (ko) 2007-03-20
KR101116416B1 KR101116416B1 (ko) 2012-03-07

Family

ID=35428590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067024571A KR101116416B1 (ko) 2004-05-24 2005-05-10 표시 장치 및 표시 장치의 구동 방법

Country Status (7)

Country Link
US (1) US8462093B2 (ko)
EP (1) EP1758090A4 (ko)
JP (1) JP4010308B2 (ko)
KR (1) KR101116416B1 (ko)
CN (1) CN100524438C (ko)
TW (1) TW200625228A (ko)
WO (1) WO2005114632A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581851B2 (ja) * 2004-07-27 2010-11-17 セイコーエプソン株式会社 電気光学装置の駆動回路及び駆動方法、電気光学装置並びに電子機器
JP4232819B2 (ja) * 2006-11-30 2009-03-04 セイコーエプソン株式会社 電気光学装置、駆動方法および電子機器
JP2008152096A (ja) 2006-12-19 2008-07-03 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2011018020A (ja) * 2009-06-12 2011-01-27 Renesas Electronics Corp 表示パネルの駆動方法、ゲートドライバ及び表示装置
JP2011141360A (ja) * 2010-01-06 2011-07-21 Canon Inc 画像表示装置および画像表示装置の制御方法
JP2011145531A (ja) * 2010-01-15 2011-07-28 Sony Corp 表示装置およびその駆動方法ならびに電子機器
US9495923B2 (en) * 2011-05-18 2016-11-15 Sharp Kabushiki Kaisha Liquid crystal display device, method of driving liquid crystal display device, and television receiver
KR102022698B1 (ko) 2012-05-31 2019-11-05 삼성디스플레이 주식회사 표시 패널
TWI480882B (zh) * 2012-09-04 2015-04-11 Au Optronics Corp 移位暫存器及其驅動方法
WO2015083269A1 (ja) 2013-12-05 2015-06-11 Ｎｅｃディスプレイソリューションズ株式会社 画像表示装置、画像表示システム及び画像表示方法
TWI524324B (zh) * 2014-01-28 2016-03-01 友達光電股份有限公司 液晶顯示器
CN103971644A (zh) * 2014-05-22 2014-08-06 张家港亚楠汽车电器有限公司 Led显示器的扫描方法
CN104318896B (zh) * 2014-10-31 2017-12-26 广东威创视讯科技股份有限公司 一种显示屏扫描方法及显示屏
KR102215478B1 (ko) 2014-11-27 2021-02-15 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102337527B1 (ko) * 2017-10-31 2021-12-09 엘지디스플레이 주식회사 전계 발광 표시장치
CN108320719B (zh) * 2018-02-28 2021-01-15 京东方科技集团股份有限公司 像素充电方法、显示面板及显示装置
CN112967698A (zh) * 2021-03-31 2021-06-15 上海天马微电子有限公司 液晶面板及其驱动方法和全息3d显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60257497A (ja) * 1984-06-01 1985-12-19 シャープ株式会社 液晶表示装置の駆動方法
JP2504105B2 (ja) * 1988-03-11 1996-06-05 株式会社精工舎 アクティブマトリクス型液晶表示器の駆動方法
US5376944A (en) * 1990-05-25 1994-12-27 Casio Computer Co., Ltd. Liquid crystal display device with scanning electrode selection means
JPH0573001A (ja) * 1991-09-18 1993-03-26 Casio Comput Co Ltd 液晶表示装置の駆動方法
JPH08263016A (ja) 1995-03-17 1996-10-11 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
JPH09130708A (ja) 1995-10-31 1997-05-16 Victor Co Of Japan Ltd 液晶画像表示装置
TW334554B (en) * 1995-12-30 1998-06-21 Samsung Electronics Co Ltd Display, a driving circuit and a driving method thereof
JP3560756B2 (ja) * 1997-02-13 2004-09-02 アルプス電気株式会社 表示装置の駆動方法
US6437766B1 (en) * 1998-03-30 2002-08-20 Sharp Kabushiki Kaisha LCD driving circuitry with reduced number of control signals
JP3516382B2 (ja) * 1998-06-09 2004-04-05 シャープ株式会社 液晶表示装置及びその駆動方法並びに走査線駆動回路
JP2001013928A (ja) 1999-06-29 2001-01-19 Matsushita Electric Ind Co Ltd 液晶パネルの駆動方法及び駆動回路
JP2001042287A (ja) 1999-07-30 2001-02-16 Sony Corp 液晶表示装置およびその駆動方法
US6927753B2 (en) * 2000-11-07 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3534086B2 (ja) * 2001-04-27 2004-06-07 松下電器産業株式会社 液晶表示装置の駆動方法
JP3791355B2 (ja) * 2001-06-04 2006-06-28 セイコーエプソン株式会社 駆動回路、及び駆動方法
JP3882678B2 (ja) * 2002-05-21 2007-02-21 ソニー株式会社 表示装置
JP4701589B2 (ja) * 2002-09-30 2011-06-15 セイコーエプソン株式会社 液晶装置と投射型表示装置
JP4270442B2 (ja) * 2003-09-17 2009-06-03 シャープ株式会社 表示装置およびその駆動方法

Also Published As

Publication number Publication date
CN1957391A (zh) 2007-05-02
JP4010308B2 (ja) 2007-11-21
TWI313443B (ko) 2009-08-11
EP1758090A4 (en) 2008-03-05
WO2005114632A1 (ja) 2005-12-01
EP1758090A1 (en) 2007-02-28
KR101116416B1 (ko) 2012-03-07
US20080284695A1 (en) 2008-11-20
JP2005338152A (ja) 2005-12-08
CN100524438C (zh) 2009-08-05
TW200625228A (en) 2006-07-16
US8462093B2 (en) 2013-06-11

Similar Documents

Publication Publication Date Title
KR101116416B1 (ko) 표시 장치 및 표시 장치의 구동 방법
KR101703875B1 (ko) 액정표시장치 및 그 구동방법
TWI449020B (zh) 液晶顯示裝置及其驅動方法
JP3230755B2 (ja) 平面型表示デバイスのマトリックス駆動方法
KR100272873B1 (ko) 신호선구동회로를감소시킨엑티브매트릭스표시시스템
TWI395176B (zh) 用於交替驅動矩陣排列之像素之矩陣定址方法以及用於交替驅動矩陣排列之像素之矩陣定址電路
US8405593B2 (en) Liquid crystal device with multi-dot inversion
US8456398B2 (en) Liquid crystal display module
JP2005018077A (ja) 液晶表示装置及びその駆動方法
US7259755B1 (en) Method and apparatus for driving liquid crystal display panel in inversion
JPH06265846A (ja) アクティブマトリクス型液晶表示装置及びその駆動方法
JP2010091967A (ja) 電気光学装置
US20050030269A1 (en) Liquid crystal display device
CN110879500B (zh) 显示基板及其驱动方法、显示面板、显示装置
US20050046620A1 (en) Thin film transistor LCD structure and driving method thereof
KR101074381B1 (ko) 횡전계방식 액정표시장치
JPH11119193A (ja) 液晶表示装置
KR101051605B1 (ko) 표시 장치 및 그 구동 방법
KR20030033050A (ko) 디스플레이 디바이스 및 이를 위한 구동 방법
KR100310521B1 (ko) 액정표시장치의 구동방법 및 그 구동회로
KR100898789B1 (ko) 액정표시장치의 구동방법
JPH11142815A (ja) 液晶表示装置
JP4086089B2 (ja) 表示装置および表示装置の駆動方法
JPH0430683A (ja) 液晶表示装置
JPH05100209A (ja) アクテイブマトリクス型表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee