JP3973830B2 - ポリシリコンハードマスクを使用する半導体素子の製造方法 - Google Patents
ポリシリコンハードマスクを使用する半導体素子の製造方法 Download PDFInfo
- Publication number
- JP3973830B2 JP3973830B2 JP2000326615A JP2000326615A JP3973830B2 JP 3973830 B2 JP3973830 B2 JP 3973830B2 JP 2000326615 A JP2000326615 A JP 2000326615A JP 2000326615 A JP2000326615 A JP 2000326615A JP 3973830 B2 JP3973830 B2 JP 3973830B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- hard mask
- semiconductor substrate
- polysilicon hard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 92
- 238000000034 method Methods 0.000 title claims description 72
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 56
- 229920005591 polysilicon Polymers 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 239000007789 gas Substances 0.000 claims description 123
- 238000005530 etching Methods 0.000 claims description 78
- 239000000758 substrate Substances 0.000 claims description 66
- 238000001312 dry etching Methods 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 7
- 239000012159 carrier gas Substances 0.000 claims description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 5
- 229910052731 fluorine Inorganic materials 0.000 claims description 5
- 239000011737 fluorine Substances 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 229910052736 halogen Inorganic materials 0.000 claims description 3
- 229910001873 dinitrogen Inorganic materials 0.000 claims 1
- -1 halogen fluoride Chemical class 0.000 claims 1
- 230000008569 process Effects 0.000 description 38
- 239000010410 layer Substances 0.000 description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 238000002347 injection Methods 0.000 description 11
- 239000007924 injection Substances 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002341 toxic gas Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子の製造方法に係り、特に特定の膜を選択的にエッチングするためのハードマスクとしてポリシリコンを用いる半導体素子の製造方法に関する。
【０００２】
【従来の技術】
集積回路製造工程では、多様な物質層を選択的にエッチングしてコンタクトホールまたはトレンチのような開口を形成する段階が典型的に含まれる。
【０００３】
最近、半導体産業の発達に伴って半導体素子において高集積化、高容量化及び高機能化が要求され、限定された領域で、より多くの素子の集積が必要になった。したがって、ウェーハの加工技術はパターンのサイズが数μｍ以下になるような研究及び開発がされている。このように半導体素子の高集積化が進むことによって、極微細化され高集積化された半導体素子を具現するのに必要な、深くて小さなサイズの開口を形成するための乾式エッチング技術が多く用いられている。
【０００４】
通常では、半導体基板上にコンタクトホールのような開口を形成するために蝕刻される材料層、たとえば酸化膜上にフォトレジストパターンを形成し、これをエッチングマスクとして前記材料層の露出部分を乾式エッチングする。ところが、要求されるコンタクトホールのサイズが小さくなるほど前記材料層のエッチング速度が減少し、その結果エッチングマスクとしてさらに厚いフォトレジストパターンを形成する必要がある。特に、約２８０ｎｍのサイズを有するメタルコンタクトを形成する場合、約１．５μｍの厚さを有する酸化膜を乾式エッチングするために約１．６μｍの厚いフォトレジストパターンを形成する必要がある。しかし、ＡｒＦエクサイマーレーザーを用いる次世代フォトリソグラフィー工程を適用する場合、約３００ｎｍ以上の厚いフォトレジスト膜では光に対する感度が減少して実際の工程では適用し難い。
【０００５】
したがって、深くて小さなサイズのコンタクトホールを形成するためには、ポリシリコン、Ａｌ2Ｏ3、Ｓｉ3Ｎ4、ＳｉＯＮのような物質からなるハードマスクを使用する必要がある。その中では、ポリシリコンハードマスクが一番広く使われている。
【０００６】
従来、ポリシリコンハードマスクを使用した後これをストリップするための方法としてＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）、湿式エッチバック、乾式エッチバックのような方法を用いた。
【０００７】
そのうち、ＣＭＰによるポリシリコンハードマスク除去方法は、コストが高く、ウェーハ上の段差によってハードマスクを完全に除去し難い。
【０００８】
湿式エッチバック方法によりハードマスクを除去する方法では、他の膜質とのエッチング選択比は比較的良いほうであるが、エッチング後乾燥段階で損傷されたり、エッチング液がウェーハ上の膜質間に浸透して他の膜質までエッチングしてしまう恐れがある。
【０００９】
従来の技術に係る乾式エッチング方法によってポリシリコンハードマスクを除去する場合には、工程が比較的単純ではあるが、他の膜質との選択比が制限されているためにハードマスクだけでなく他の膜質まで除去される問題がある。特に、ポリシリコンハードマスクを使用して乾式エッチングを行なった結果得られたコンタクトホールの底面に、ハードマスクを構成する物質と同じポリシリコン、単結晶シリコン、または金属シリサイドよりなされる膜質のパッド、または導電層が露出されている場合、前記ハードマスク除去と同時に前記コンタクトホールの底面から露出されたパッドまたは導電層まで除去されてしまうという問題がある。
【００１０】
【発明が解決しようとする課題】
本発明の目的は、半導体基板上に開口を形成することにおいて、ハードマスクとして使われたポリシリコンを他の膜質に全く悪影響を及ぼすことなく簡単で低廉な方法によって完全に除去できる半導体素子の製造方法を提供することである。
【００１２】
【課題を解決するための手段】
前記目的を達成するために、本発明に係る半導体素子の製造方法では、半導体基板上に第１層を形成する。前記第１層上に前記第１層の一部を露出するポリシリコンハードマスクを形成する。前記ポリシリコンハードマスクをエッチングマスクとして前記第１層の露出部分を乾式エッチングして前記第１層に開口を形成する。前記半導体基板の主面と略平行な方向に供給されるエッチングガスを使用して前記ポリシリコンハードマスクを乾式エッチングする。前記ポリシリコンハードマスクを乾式エッチングする段階では、前記エッチングガスを一定周期ごとにパルス方式で供給する。
【００１３】
本発明に係る半導体素子の製造方法は、前記半導体基板上に導電層を形成する段階をさらに含める。このときは前記第１層は前記導電層上に形成された絶縁膜を含む。
【００１４】
また、本発明に係る半導体素子の製造方法で、前記第１層を乾式エッチングする段階は、前記開口によって前記半導体基板の表面を露出する段階を含め、前記開口形成段階後に前記半導体基板の露出部分をエッチングして前記半導体基板内にトレンチを形成する段階をさらに含める。
【００１５】
前記ポリシリコンハードマスクを乾式エッチングする段階は、前記エッチングガスがガス相でシリコンと反応する段階を含む。
【００１６】
望ましくは、前記エッチングガスとしてフッ素含有化合物を使用する。
【００１７】
前記ポリシリコンハードマスクを乾式エッチングする段階では、前記エッチングガスはキャリアガスと共に供給される。
【００１８】
望ましくは、前記ポリシリコンハードマスクを乾式エッチングする段階では、前記ポリシリコンハードマスクが前記エッチングガスに露出された状態を維持しながら前記半導体基板を回転させる。
【００２３】
本発明に係る半導体素子の製造方法によれば、半導体基板上でエッチングガスの水平方向への平均自由行程が長くなり、開口底面にシリコン含有膜質が露出された場合にもこれを損傷させずに半導体基板の上面を覆っているポリシリコンハードマスクを効果的に除去できる。
【００２４】
【発明の実施の形態】
次に、本発明の望ましい実施の形態に対して添付図面を参照して詳細に説明する。
【００２５】
図１は、本発明に係る半導体素子の製造装置の構成を概略的に示す部分断面図である。
【００２６】
図１を参照すれば、本発明に係る半導体素子の製造装置には、所定の雰囲気下で半導体基板Ｗ上の不要な膜を乾式エッチングするための反応チャンバ２０と、前記乾式エッチングに必要なプロセスガスを前記反応チャンバ２０内に供給するためのガス供給装置を具備している。
【００２７】
前記ガス供給装置は、前記半導体基板Ｗ上の不要な膜を除去するのに寄与するプロセスガスを収容しているガス供給源３２、４２を備えている。前記ガス供給源３２、４２は、前記不要な膜を除去するのに用いられるエッチングガスを収容する第１ガス供給源３２と、キャリアガスを収容する第２ガス供給源４２とより構成される。前記第１ガス供給源３２に収容されるエッチングガスは、たとえばＣｌＦ、ＣｌＦ3、ＢｒＦ、ＢｒＦ3、ＢｒＦ5、ＩＦ、ＩＦ3及びＩＦ5のようなハロゲンフッ化物またはＸｅＦ2のようなフッ素含有化合物である。前記第２ガス供給源４２には窒素またはアルゴンが収容される。
【００２８】
また、本発明に係る半導体素子の製造装置は、前記ガス供給装置の第１ガス供給源３２及び第２ガス供給源４２から供給されるプロセスガスを、前記反応チャンバ２０内で前記半導体基板Ｗ上に矢印"Ａ"で示したように前記半導体基板Ｗの主面と略平行な方向に噴射するためのガス噴射装置６４を具備している。
【００２９】
前記ガス噴射装置６４は配管６８を通じて前記第１ガス供給源３２及び第２ガス供給源４２に接続されている。前記第１ガス供給源３２及び第２ガス供給源４２は、各々開閉弁３４、４４によりその供給が制御されると同時に各分岐管に設けられているＭＦＣ（ｍａｓｓ ｆｌｏｗ ｃｏｎｔｒｏｌｌｅｒ）３６、４６によりその流量が制御される。
【００３０】
前記第１ガス供給源３２及び第２ガス供給源４２からのプロセスガスは貯蔵槽６０で混合され、配管６８を経て前記ガス噴射装置６４を通じて前記反応チャンバ２０内に噴射される。前記配管６８には、前記貯蔵槽６０から供給されるプロセスガスの圧力をモニターできる圧力ゲージ６６が設けられている。
【００３１】
前記貯蔵槽６０は省略可能で、前記ＭＦＣ３６、４６によって流量が調節された前記第１ガス供給源３２及び第２ガス供給源４２からのプロセスガスが前記貯蔵槽６０を経ずに各々前記反応チャンバ２０に直接供給される場合もある。また、エッチング工程時には必要に応じて前記開閉弁３４、４４の選択的な調節によってエッチングガスと前記キャリアガスを共に供給する場合もあり、前記第１ガス供給源３２からのエッチングガスのみ供給する場合もある。
【００３２】
前記ガス噴射装置６４は、前記反応チャンバ２０の内部側壁に設けられてプロセスガスを水平方向に噴射するシャワーヘッドで構成される。前記シャワーヘッドにはたとえば直径が数ｍｍ程度の複数のガス噴出孔６４ａが形成されている。前記複数のガス噴出孔６４ａはシャワーヘッドの全面にわたって一定に配列されている。したがって、前記シャワーヘッドの噴出面の単位面積当りプロセスガスの噴射量、すなわち、ガス供給量が一定になる。前記ガス噴射装置６４によって単位面積当り一定量で供給されるプロセスガスは、前記半導体基板Ｗ上で矢印"Ａ"で示したように前記半導体基板Ｗの主面（任意の一平面）と略平行な方向に流れる。
【００３３】
ここで、前記プロセスガスを構成するエッチングガスとしてフッ素含有化合物が使われ、キャリアガスとして窒素またはアルゴンを使用することとして説明したが、これらだけに限定されることではない。
【００３４】
前記反応チャンバ２０のケーシング２１内には前記半導体基板Ｗを水平に支持するスピンチャック２２が設けられている。このスピンチャック２２はモータ２４により回転可能である。したがって、前記ガス噴射装置６４からプロセスガスが噴出される間前記スピンチャック２２を用いて前記半導体基板Ｗを回転させることによって、前記半導体基板Ｗの上面全体にわたって前記プロセスガスを均一に供給できる。
【００３５】
また、前記スピンチャック２２には前記半導体基板Ｗの温度を調節できる加熱手段（図示せず）が設けられている。したがって、工程条件に従って前記半導体基板の温度を調節できる。
【００３６】
前記反応チャンバ２０には排気管５８を通じて排気用ポンプ５２が連結されている。前記排気用ポンプ５２を稼動させることによって前記反応チャンバ２０内の圧力状態を高真空で維持できる。前記反応チャンバ２０は前記ケーシング２１内部の圧力をモニターできる圧力ゲージ２６を具備している。
【００３７】
また、前記反応チャンバ２０内でエッチング工程が進行される間には、前記反応チャンバ２０からのプロセスガスが前記排気用ポンプ５２の稼動によって前記排気管５８を通じてスクラバー５４に排出される。前記スクラバー５４では排気される有毒ガスが吸着される。
【００３８】
また、前記ガス供給装置の貯蔵槽６０から前記配管６８を通じて供給されるプロセスガスを前記反応チャンバ２０内に一定周期ごとにパルス方式で供給するために、前記ガス噴射装置６４の上流にはパフ弁６２が設けられている。
【００３９】
図２Ａは、前記パフ弁６２を使用して前記反応チャンバ２０内にプロセスガスをパルス方式で供給する時のガスパルス方法を示し、図２Ｂは、図２Ａに示したようなガスパルス方法に従う前記反応チャンバ２０内での圧力変化を示す。
【００４０】
図２Ａで、Δｔ１はプロセスガスが供給される時間を示す。Δｔ１間には前記貯蔵槽６０からのプロセスガスが前記配管６８を通じて前記反応チャンバ２０内に供給されると同時に前記排気用ポンプ５２によって前記反応チャンバ２０からの排気がなされる。Δｔ２はプロセスガス供給が遮断される時間を示す。Δｔ２間には前記反応チャンバ２０へのプロセスガス供給が遮断された状態で前記排気用ポンプ５２による前記反応チャンバ２０からの排気のみなされる。
【００４１】
エッチングガスとしてガス相のＢｒＦ3を使用して半導体基板上のポリシリコン膜をエッチングする場合、エッチング反応の平衡状態で前記ポリシリコン膜のエッチング速度Ｒを半導体基板温度の関数として測定してアレニウスの式の一般の形態で示せば次の式のように示すことができる。
【００４２】
Ｒ（Å／ｍｉｎ）＝１．１６Ｅ−１８×ｎ×Ｔ1/2ｅｘｐ（−Ｅa／ｋＴ）［数式１］
数式１で、ｎはＢｒＦ3の密度を示し、Ｅaはエッチング反応に対する有効活性化エネルギーを示し、ｋはボルツマン定数１．９８７×１０-3ｋｃａｌ／ｍｏｌｅ／゜Ｋを示し、Ｔは半導体基板の温度゜Ｋを示す（Ｄ．Ｅ．Ｉｂｂｏｔｓｏｎ ｅｔ ａｌ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．５６（１０）、２９３９（１９８４）参照）。
数式１で、所定の流量のＢｒＦ3が反応チャンバ内に供給されて前記反応チャンバ内の圧力が数百ｍＴｏｒｒ〜数Ｔｏｒｒになった時、前記ポリシリコン膜のエッチング速度は数千Å／ｍｉｎ〜数μｍ／ｍｉｎで非常に速いエッチング速度を有するということが分かる。また、この場合にはガス相のＢｒＦ3の平均自由行程が数μｍ程度で非常に短い。
【００４３】
したがって、ポリシリコンハードマスクを使用した乾式エッチングによって形成された開口の底面にポリシリコンまたは金属シリサイドのようなシリコン含有膜質が露出されている場合に、前記ポリシリコンハードマスクを除去するためにＢｒＦ3エッチングガスを使用すれば、通常方法に従うエッチング条件下では前記ハードマスクだけでなく開口の底面で露出されたシリコン含有膜質までエッチングされる結果をもたらす。したがって、開口底面にシリコン含有膜質が露出されている場合には、従来のガス供給方式でＢｒＦ3を半導体基板上に供給してポリシリコンハードマスクを除去する方法は実際工程に適用し難い。
【００４４】
前記問題を解決するために、本発明に係る半導体素子の製造装置は半導体基板の主面と平行な方向へのエッチングガスの平均自由行程を増やし、前記エッチングガスによるエッチング速度を半導体基板全面に対して均一で正確にコントロールできるように構成されている。
【００４５】
すなわち、本発明に係る半導体素子の製造装置は、前記反応チャンバ２０内の圧力を数十ｍＴｏｒｒ程度で低く維持しながら、前記ガス噴射装置６４を使用して前記反応チャンバ２０内にプロセスガスを前記半導体基板Ｗの主面と略平行な方向に供給し、前記パフ弁６２を使用して前記プロセスガスをパルス方式で供給する。
【００４６】
通常、前記反応チャンバ２０の内部容積は前記貯蔵槽６０の内部容積に比べて数十倍大きい。このような条件下で前記貯蔵槽６０内の圧力を数Ｔｏｒｒ程度で維持すれば、前記貯蔵槽６０から前記反応チャンバ２０までパルス方式で供給されるプロセスガスによって前記反応チャンバ２０内に組成される圧力のピーク値は約数十ｍＴｏｒｒ程度の低い値になる。このような場合にはエッチングガスの水平方向平均自由行程がｍｍ次元の値に増加し、前記反応チャンバ２０内でのエッチング速度はエッチングガスをパルス方式で供給する間（すなわち、Δｔ１間）数百バックÅ／ｍｉｎ程度になる。
【００４７】
したがって、前記半導体基板Ｗ上で水平方向蝕刻量を増やすためには図２Ａに示したプロセスガス供給パルスのΔｔ１を数十秒〜数分にすることが望ましく、排気容量によって各ガス供給パルス間のガス供給中断時間Δｔ２はΔｔ１の数倍程度で設定することが望ましい。このように設定する場合、Δｔ１が約１分であれば、開口形成後前記半導体基板Ｗ上に残っている数千Å厚さのポリシリコンハードマスクを前記開口底面で露出される他の膜質の損傷なしに数十回のパルス供給だけで十分に除去できる。前記半導体基板Ｗの全面にわたって均一なエッチング速度を得るために、プロセスガスをパルス方式で供給する間前記半導体基板Ｗを数十ｒｐｍ程度で回転させることが望ましい。
【００４８】
図１に示した本発明に係る半導体素子の製造装置の具体的な動作例を説明すれば次の通りである。
【００４９】
まず、前記反応チャンバ２０内の前記スピンチャック２２上に不要なポリシリコンハードマスクが残っているウェーハをローディングする。その後、前記反応チャンバ２０と貯蔵槽６０を１ｍＴｏｒｒ以下の圧力で排気させる。次いで、前記パフ弁６２を閉鎖しエッチングガス、たとえばＢｒＦ3を前記貯蔵槽６０に満たした後、前記パフ弁６２を図２Ａに示したような方式でオン／オフしてＢｒＦ3ガスを前記反応チャンバ２０内にパルス方式で供給する。この際、前記反応チャンバ２０内では前記ガス噴射装置６４の噴出孔６４ａを通じて噴出されるエッチングガスが、前記ウェーハ上で前記ウェーハの主面と略平行な方向に供給される。前記パフ弁６２のオン／オフ動作が続く間に前記排気用ポンプ５２の作動によって前記反応チャンバ２０からの排気動作が続く。この際、前記エッチングガスを前記ウェーハ上で均一に供給するために前記スピンチャック２２を用いて前記ウェーハを低速で回転させる。
【００５０】
前記のように、本発明に係る半導体素子の製造装置を使用すれば、反応チャンバ内の圧力を低く維持しながらエッチングガスを半導体基板の主面と略平行な方向にパルス方式で供給できるので、前記半導体基板上でエッチングガスの水平方向への平均自由行程が長くなり、開口底面にシリコン含有膜質が露出された場合にもこれを損傷せずに半導体基板の上面を覆っているポリシリコンハードマスクを効果的に除去できる。
【００５１】
次に、本発明に係る半導体素子の製造方法の望ましい実施の形態に対して添付図面を参照して詳細に説明する。本発明の実施の形態はいろいろ他の形態に変形でき、本発明の範囲が後述する実施の形態に限定されるものではない。本発明の実施の形態は当業界で平均の知識を有する者に本発明をより完全に説明するために提供されるものである。添付図面において、層または領域の厚さは明細書の明確性のために誇張されたものである。添付図面で同じ符号は同じ要素を示す。また、ある層が他の層または基板の"上部"にあると記載された場合、前記ある層が前記他の層または基板の上部に直接存在する場合もあり、その間に第３の他の層が介在される場合もある。
【００５２】
図３Ａ及び図３Ｂは、本発明の一つの実施の形態に係る半導体素子の製造方法を説明するための断面図である。
【００５３】
図３Ａで、参照符号"１００"は、たとえばシリコンまたはエピタキシャルシリコンよりなされる基板である。前記基板１００ではフィールド酸化膜１０２によって活性領域が限定されている。前記基板１００にはゲート酸化膜１０４、ゲート電極１０６、ソース領域１１２及びドレイン領域１１４が形成されている。前記ゲート電極１０６はポリシリコンのような単一層の導電層またはポリシリコンと金属シリサイドの積層構造よりなされる導電層によって構成される。
【００５４】
参照符号"１２２"は、第１層間絶縁膜１２０上に形成されたビットラインまたは導電性パッドを構成する導電パターンである。前記導電パターン１２２は第２層間絶縁膜１３０で覆われている。
【００５５】
一般的な半導体素子の製造工程では、前記第２層間絶縁膜または第１層間絶縁膜を貫通するビアホールまたは開口（以下、単に"コンタクトホール"という）を形成し、前記コンタクトホール内部をアルミニウム、タングステンまたはポリシリコンの導電性材料で満たす。高集積半導体素子では、前記コンタクトホールが通常のリソグラフィー技術の限界を乗り越える程に深くて小さな形状を有する。したがって、高集積半導体素子で必要なコンタクトホールを形成するためのエッチングマスクとして前記第２層間絶縁膜１３０上にポリシリコンハードマスク１４０を形成する。
【００５６】
前記ハードマスク１４０をエッチングマスクとして前記第２層間絶縁膜１３０及び第１層間絶縁膜１２０を貫通して形成され、その底面で前記ソース領域１１２及びドレイン領域１１４を露出させるコンタクトホールＨ１、前記第２層間絶縁膜１３０及び第１層間絶縁膜１２０を貫通して形成され、その底面で前記ゲート電極１０６の上面を露出させるコンタクトホールＨ２、及び前記第２層間絶縁膜１３０を貫通して形成され、その底面で前記導電パターン１２２の上面を露出させるコンタクトホールＨ３を形成する。
【００５７】
その後、前記ポリシリコンハードマスク１４０を除去するために前記の構造を有する基板１００を図１に示したような半導体素子製造装置の反応チャンバ２０内にローディングする。
【００５８】
その後、前記ガス噴射装置６４を用いて前記ポリシリコンハードマスク１４０を除去するのに有効に使われるエッチングガス１５０を、前記基板１００上で矢印で表示したように前記基板１００の主面に略平行に水平で供給する。前記エッチングガスとしてはプラズマを発生させずにガス相でシリコンと反応できる化合物、たとえばＣｌＦ、ＣｌＦ3、ＢｒＦ、ＢｒＦ3、ＢｒＦ5、ＩＦ、ＩＦ3びＩＦ5のようなハロゲンフッ化物、またはＸｅＦ2のようなフッ素含有化合物を使用する。
【００５９】
前記例示したエッチングガスは大部分周期率表上の相異なる周期元素のイオン結合によって形成された化合物であって、非常に低い結合エネルギーを有する。したがって、非常に不安定な状態で存在するのでシリコンとの反応性が高いことで知られている。
【００６０】
前記エッチングガスは窒素またはアルゴンのようなキャリアと共に供給される。
【００６１】
この際、前記エッチングガスは、たとえば図１のパフ弁６２を使用して前記基板１００上に一定周期ごとにパルス方式で供給する。この際、前記基板１００上のポリシリコンハードマスク１４０上に供給される前記エッチングガス１５０の供給量を前記基板１００の全面にわたって均一にするために、前記スピンチャック２２を用いて前記基板１００を比較的低速、たとえば数十ｒｐｍで回転させる。
【００６２】
その結果、前記エッチングガス１５０の水平方向への平均自由行程が長くなる。また、前記エッチングガス１５０を前記基板１００上で水平方向に供給しながら前記排気用ポンプ５２の作動によって前記反応チャンバ２０からの排気を続ける。したがって、前記エッチングガス１５０が前記コンタクトホールＨ１、Ｈ２、Ｈ３の内部にはほとんど伝えられずに、前記基板１００上で水平方向に移動しながら前記ポリシリコンハードマスク１４０と接する。
【００６３】
その結果、図３Ｂに示したように、前記コンタクトホールＨ１、Ｈ２、Ｈ３の底面で露出された前記ゲート電極１０６、ソース領域１１２、ドレイン領域１１４及び導電パターン１２２が損傷されずに前記ポリシリコンハードマスク１４０が完全に除去される。
【００６４】
この際、コンタクトホールのアスペクト比が大きくてサイズが非常に小さな高集積素子においては、前記コンタクトホールの正常部分より底面部分でエッチング速度が低下されるニュートラルシェーディング効果まで考慮すれば、本発明に係る半導体素子の製造方法によってコンタクトホール形成に使われたハードマスクを除去することにおいて、素子の集積度が増加するほど前記コンタクトホール底面で露出される膜質の種類に制限されずに前記ハードマスクをさらに効果的に除去できる。
【００６５】
図３Ａ及び図３Ｂでは、ゲート電極、ソース領域、ドレイン領域、ビットラインまたはパッドのような導電パターンで連結されるコンタクトホールを形成する場合に対してのみ説明したが、本発明は小さなサイズの開口形成が必要な工程であればいずれの工程段階でも同一に適用できる。たとえば、本発明は第１金属層と第２金属層との間、第２金属層と第３金属層との間、または第１金属層と第３金属層との間で形成されるビアホールを形成する時にも同一に適用できる。
【００６６】
本発明に係る半導体素子の製造方法は、コンタクトホールではない他の形態の開口を形成するのにも同一に適用できる。その一例に対して下に説明する。
【００６７】
図４Ａ及び図４Ｂは、本発明の他の実施の形態に係る半導体素子の製造方法を説明するための断面図である。ここでは通常のリソグラフィー工程によって得られるサイズより小さなサイズを有する素子分離用トレンチを形成するために本発明に係る半導体素子製造方法を適用した例を説明する。
【００６８】
図４Ａで、参照符号"２００"は、たとえばシリコンまたはエピタキシャルシリコンよりなされる基板を示す。参照符号"２１２"、"２１４"及び"２１６"は各々パッド酸化膜、シリコン窒化膜及びシリコン酸化膜である。
【００６９】
前記シリコン酸化膜２１６上にトレンチ形成領域を限定するポリシリコンハードマスク２２０を形成する。その後、前記ポリシリコンハードマスク２２０をエッチングマスクとして前記シリコン酸化膜２１６、シリコン窒化膜２１４及びパッド酸化膜２１２を順次に異方性エッチングし、その結果露出された前記基板２００をエッチングしてトレンチＴを形成する。
【００７０】
その後、図３Ａを参照して説明した方法と同じ方法によって前記ポリシリコンハードマスク２２０を除去する。その結果、図４Ｂに示したように、前記トレンチＴの露出表面が損傷されずに前記ポリシリコンハードマスク２２０が完全に除去される。
【００７１】
本発明に係る半導体素子の製造方法は前記の実施の形態のみに限定されるものではない。たとえば、本発明に係る方法をウェーハのバックサイドエッチング工程に適用する場合もある。すなわち、プラズマを発生させずにガス相でシリコンをエッチングできる化合物をエッチングガスとして使用し、ウェーハのバックサイドに前記エッチングガスを前記ウェーハの主面と略平行な方向に供給することによってウェーハバックサイドをエッチングできる。この場合には、湿式エッチングまたはプラズマを用いる通常のウェーハバックサイドエッチング工程に比べて必要な工程数が減少し工程コストが縮まるという利点がある。
【００７２】
【発明の効果】
本発明に係る半導体素子製造方法では、半導体基板上のポリシリコンハードマスクを除去するために前記反応チャンバ内の圧力を低く維持しながら、ガス相でシリコンと反応できるエッチングガスを半導体基板の主面と略平行な方向にパルス方式で供給する。したがって、前記半導体基板上でエッチングガスの水平方向への平均自由行路が長くなり、開口底面にシリコン含有膜質が露出された場合にもこれを損傷させずに半導体基板の上面を覆っているポリシリコンハードマスクを効果的に除去できる。
【００７４】
以上、本発明を望ましい実施例を挙げて詳細に説明したが、本発明はこれに限定されずに、本発明の技術的思想範囲内で当分野で通常の知識を有する者によっていろいろ変形が可能である。
【図面の簡単な説明】
【図１】本発明に係る半導体素子の製造装置の構成を概略的に示す部分断面図である。
【図２】図２Ａは、本発明に係る半導体素子の製造装置によるガスパルス方法を説明する図であり、図２Ｂは、図２Ａのガスパルス方法に従う反応チャンバ内での圧力変化を示す図である。
【図３】図３Ａ及び図３Ｂは、本発明の一実施例に係る半導体素子の製造方法を説明するための断面図である。
【図４】図４Ａ及び図４Ｂは、本発明の他の実施例に係る半導体素子の製造方法を説明するための断面図である。
【符号の説明】
Ｗ 半導体基板
２０ 反応チャンバ
２１ ケーシング
２２ スピンチャック
２４ モータ
２６ 圧力ゲージ
３２ 第１ガス供給源
３４、４４ 開閉弁
３６、４６ ＭＦＣ
４２ 第２ガス供給源
５２ 排気用ポンプ
５４ スクラバー
５８ 排気管
６０ 貯蔵槽
６４ ガス噴射装置
６４ａ ガス噴出孔
６６ 圧力ゲージ
６８ 配管
【発明の属する技術分野】
本発明は半導体素子の製造方法に係り、特に特定の膜を選択的にエッチングするためのハードマスクとしてポリシリコンを用いる半導体素子の製造方法に関する。
【０００２】
【従来の技術】
集積回路製造工程では、多様な物質層を選択的にエッチングしてコンタクトホールまたはトレンチのような開口を形成する段階が典型的に含まれる。
【０００３】
最近、半導体産業の発達に伴って半導体素子において高集積化、高容量化及び高機能化が要求され、限定された領域で、より多くの素子の集積が必要になった。したがって、ウェーハの加工技術はパターンのサイズが数μｍ以下になるような研究及び開発がされている。このように半導体素子の高集積化が進むことによって、極微細化され高集積化された半導体素子を具現するのに必要な、深くて小さなサイズの開口を形成するための乾式エッチング技術が多く用いられている。
【０００４】
通常では、半導体基板上にコンタクトホールのような開口を形成するために蝕刻される材料層、たとえば酸化膜上にフォトレジストパターンを形成し、これをエッチングマスクとして前記材料層の露出部分を乾式エッチングする。ところが、要求されるコンタクトホールのサイズが小さくなるほど前記材料層のエッチング速度が減少し、その結果エッチングマスクとしてさらに厚いフォトレジストパターンを形成する必要がある。特に、約２８０ｎｍのサイズを有するメタルコンタクトを形成する場合、約１．５μｍの厚さを有する酸化膜を乾式エッチングするために約１．６μｍの厚いフォトレジストパターンを形成する必要がある。しかし、ＡｒＦエクサイマーレーザーを用いる次世代フォトリソグラフィー工程を適用する場合、約３００ｎｍ以上の厚いフォトレジスト膜では光に対する感度が減少して実際の工程では適用し難い。
【０００５】
したがって、深くて小さなサイズのコンタクトホールを形成するためには、ポリシリコン、Ａｌ2Ｏ3、Ｓｉ3Ｎ4、ＳｉＯＮのような物質からなるハードマスクを使用する必要がある。その中では、ポリシリコンハードマスクが一番広く使われている。
【０００６】
従来、ポリシリコンハードマスクを使用した後これをストリップするための方法としてＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）、湿式エッチバック、乾式エッチバックのような方法を用いた。
【０００７】
そのうち、ＣＭＰによるポリシリコンハードマスク除去方法は、コストが高く、ウェーハ上の段差によってハードマスクを完全に除去し難い。
【０００８】
湿式エッチバック方法によりハードマスクを除去する方法では、他の膜質とのエッチング選択比は比較的良いほうであるが、エッチング後乾燥段階で損傷されたり、エッチング液がウェーハ上の膜質間に浸透して他の膜質までエッチングしてしまう恐れがある。
【０００９】
従来の技術に係る乾式エッチング方法によってポリシリコンハードマスクを除去する場合には、工程が比較的単純ではあるが、他の膜質との選択比が制限されているためにハードマスクだけでなく他の膜質まで除去される問題がある。特に、ポリシリコンハードマスクを使用して乾式エッチングを行なった結果得られたコンタクトホールの底面に、ハードマスクを構成する物質と同じポリシリコン、単結晶シリコン、または金属シリサイドよりなされる膜質のパッド、または導電層が露出されている場合、前記ハードマスク除去と同時に前記コンタクトホールの底面から露出されたパッドまたは導電層まで除去されてしまうという問題がある。
【００１０】
【発明が解決しようとする課題】
本発明の目的は、半導体基板上に開口を形成することにおいて、ハードマスクとして使われたポリシリコンを他の膜質に全く悪影響を及ぼすことなく簡単で低廉な方法によって完全に除去できる半導体素子の製造方法を提供することである。
【００１２】
【課題を解決するための手段】
前記目的を達成するために、本発明に係る半導体素子の製造方法では、半導体基板上に第１層を形成する。前記第１層上に前記第１層の一部を露出するポリシリコンハードマスクを形成する。前記ポリシリコンハードマスクをエッチングマスクとして前記第１層の露出部分を乾式エッチングして前記第１層に開口を形成する。前記半導体基板の主面と略平行な方向に供給されるエッチングガスを使用して前記ポリシリコンハードマスクを乾式エッチングする。前記ポリシリコンハードマスクを乾式エッチングする段階では、前記エッチングガスを一定周期ごとにパルス方式で供給する。
【００１３】
本発明に係る半導体素子の製造方法は、前記半導体基板上に導電層を形成する段階をさらに含める。このときは前記第１層は前記導電層上に形成された絶縁膜を含む。
【００１４】
また、本発明に係る半導体素子の製造方法で、前記第１層を乾式エッチングする段階は、前記開口によって前記半導体基板の表面を露出する段階を含め、前記開口形成段階後に前記半導体基板の露出部分をエッチングして前記半導体基板内にトレンチを形成する段階をさらに含める。
【００１５】
前記ポリシリコンハードマスクを乾式エッチングする段階は、前記エッチングガスがガス相でシリコンと反応する段階を含む。
【００１６】
望ましくは、前記エッチングガスとしてフッ素含有化合物を使用する。
【００１７】
前記ポリシリコンハードマスクを乾式エッチングする段階では、前記エッチングガスはキャリアガスと共に供給される。
【００１８】
望ましくは、前記ポリシリコンハードマスクを乾式エッチングする段階では、前記ポリシリコンハードマスクが前記エッチングガスに露出された状態を維持しながら前記半導体基板を回転させる。
【００２３】
本発明に係る半導体素子の製造方法によれば、半導体基板上でエッチングガスの水平方向への平均自由行程が長くなり、開口底面にシリコン含有膜質が露出された場合にもこれを損傷させずに半導体基板の上面を覆っているポリシリコンハードマスクを効果的に除去できる。
【００２４】
【発明の実施の形態】
次に、本発明の望ましい実施の形態に対して添付図面を参照して詳細に説明する。
【００２５】
図１は、本発明に係る半導体素子の製造装置の構成を概略的に示す部分断面図である。
【００２６】
図１を参照すれば、本発明に係る半導体素子の製造装置には、所定の雰囲気下で半導体基板Ｗ上の不要な膜を乾式エッチングするための反応チャンバ２０と、前記乾式エッチングに必要なプロセスガスを前記反応チャンバ２０内に供給するためのガス供給装置を具備している。
【００２７】
前記ガス供給装置は、前記半導体基板Ｗ上の不要な膜を除去するのに寄与するプロセスガスを収容しているガス供給源３２、４２を備えている。前記ガス供給源３２、４２は、前記不要な膜を除去するのに用いられるエッチングガスを収容する第１ガス供給源３２と、キャリアガスを収容する第２ガス供給源４２とより構成される。前記第１ガス供給源３２に収容されるエッチングガスは、たとえばＣｌＦ、ＣｌＦ3、ＢｒＦ、ＢｒＦ3、ＢｒＦ5、ＩＦ、ＩＦ3及びＩＦ5のようなハロゲンフッ化物またはＸｅＦ2のようなフッ素含有化合物である。前記第２ガス供給源４２には窒素またはアルゴンが収容される。
【００２８】
また、本発明に係る半導体素子の製造装置は、前記ガス供給装置の第１ガス供給源３２及び第２ガス供給源４２から供給されるプロセスガスを、前記反応チャンバ２０内で前記半導体基板Ｗ上に矢印"Ａ"で示したように前記半導体基板Ｗの主面と略平行な方向に噴射するためのガス噴射装置６４を具備している。
【００２９】
前記ガス噴射装置６４は配管６８を通じて前記第１ガス供給源３２及び第２ガス供給源４２に接続されている。前記第１ガス供給源３２及び第２ガス供給源４２は、各々開閉弁３４、４４によりその供給が制御されると同時に各分岐管に設けられているＭＦＣ（ｍａｓｓ ｆｌｏｗ ｃｏｎｔｒｏｌｌｅｒ）３６、４６によりその流量が制御される。
【００３０】
前記第１ガス供給源３２及び第２ガス供給源４２からのプロセスガスは貯蔵槽６０で混合され、配管６８を経て前記ガス噴射装置６４を通じて前記反応チャンバ２０内に噴射される。前記配管６８には、前記貯蔵槽６０から供給されるプロセスガスの圧力をモニターできる圧力ゲージ６６が設けられている。
【００３１】
前記貯蔵槽６０は省略可能で、前記ＭＦＣ３６、４６によって流量が調節された前記第１ガス供給源３２及び第２ガス供給源４２からのプロセスガスが前記貯蔵槽６０を経ずに各々前記反応チャンバ２０に直接供給される場合もある。また、エッチング工程時には必要に応じて前記開閉弁３４、４４の選択的な調節によってエッチングガスと前記キャリアガスを共に供給する場合もあり、前記第１ガス供給源３２からのエッチングガスのみ供給する場合もある。
【００３２】
前記ガス噴射装置６４は、前記反応チャンバ２０の内部側壁に設けられてプロセスガスを水平方向に噴射するシャワーヘッドで構成される。前記シャワーヘッドにはたとえば直径が数ｍｍ程度の複数のガス噴出孔６４ａが形成されている。前記複数のガス噴出孔６４ａはシャワーヘッドの全面にわたって一定に配列されている。したがって、前記シャワーヘッドの噴出面の単位面積当りプロセスガスの噴射量、すなわち、ガス供給量が一定になる。前記ガス噴射装置６４によって単位面積当り一定量で供給されるプロセスガスは、前記半導体基板Ｗ上で矢印"Ａ"で示したように前記半導体基板Ｗの主面（任意の一平面）と略平行な方向に流れる。
【００３３】
ここで、前記プロセスガスを構成するエッチングガスとしてフッ素含有化合物が使われ、キャリアガスとして窒素またはアルゴンを使用することとして説明したが、これらだけに限定されることではない。
【００３４】
前記反応チャンバ２０のケーシング２１内には前記半導体基板Ｗを水平に支持するスピンチャック２２が設けられている。このスピンチャック２２はモータ２４により回転可能である。したがって、前記ガス噴射装置６４からプロセスガスが噴出される間前記スピンチャック２２を用いて前記半導体基板Ｗを回転させることによって、前記半導体基板Ｗの上面全体にわたって前記プロセスガスを均一に供給できる。
【００３５】
また、前記スピンチャック２２には前記半導体基板Ｗの温度を調節できる加熱手段（図示せず）が設けられている。したがって、工程条件に従って前記半導体基板の温度を調節できる。
【００３６】
前記反応チャンバ２０には排気管５８を通じて排気用ポンプ５２が連結されている。前記排気用ポンプ５２を稼動させることによって前記反応チャンバ２０内の圧力状態を高真空で維持できる。前記反応チャンバ２０は前記ケーシング２１内部の圧力をモニターできる圧力ゲージ２６を具備している。
【００３７】
また、前記反応チャンバ２０内でエッチング工程が進行される間には、前記反応チャンバ２０からのプロセスガスが前記排気用ポンプ５２の稼動によって前記排気管５８を通じてスクラバー５４に排出される。前記スクラバー５４では排気される有毒ガスが吸着される。
【００３８】
また、前記ガス供給装置の貯蔵槽６０から前記配管６８を通じて供給されるプロセスガスを前記反応チャンバ２０内に一定周期ごとにパルス方式で供給するために、前記ガス噴射装置６４の上流にはパフ弁６２が設けられている。
【００３９】
図２Ａは、前記パフ弁６２を使用して前記反応チャンバ２０内にプロセスガスをパルス方式で供給する時のガスパルス方法を示し、図２Ｂは、図２Ａに示したようなガスパルス方法に従う前記反応チャンバ２０内での圧力変化を示す。
【００４０】
図２Ａで、Δｔ１はプロセスガスが供給される時間を示す。Δｔ１間には前記貯蔵槽６０からのプロセスガスが前記配管６８を通じて前記反応チャンバ２０内に供給されると同時に前記排気用ポンプ５２によって前記反応チャンバ２０からの排気がなされる。Δｔ２はプロセスガス供給が遮断される時間を示す。Δｔ２間には前記反応チャンバ２０へのプロセスガス供給が遮断された状態で前記排気用ポンプ５２による前記反応チャンバ２０からの排気のみなされる。
【００４１】
エッチングガスとしてガス相のＢｒＦ3を使用して半導体基板上のポリシリコン膜をエッチングする場合、エッチング反応の平衡状態で前記ポリシリコン膜のエッチング速度Ｒを半導体基板温度の関数として測定してアレニウスの式の一般の形態で示せば次の式のように示すことができる。
【００４２】
Ｒ（Å／ｍｉｎ）＝１．１６Ｅ−１８×ｎ×Ｔ1/2ｅｘｐ（−Ｅa／ｋＴ）［数式１］
数式１で、ｎはＢｒＦ3の密度を示し、Ｅaはエッチング反応に対する有効活性化エネルギーを示し、ｋはボルツマン定数１．９８７×１０-3ｋｃａｌ／ｍｏｌｅ／゜Ｋを示し、Ｔは半導体基板の温度゜Ｋを示す（Ｄ．Ｅ．Ｉｂｂｏｔｓｏｎ ｅｔ ａｌ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．５６（１０）、２９３９（１９８４）参照）。
数式１で、所定の流量のＢｒＦ3が反応チャンバ内に供給されて前記反応チャンバ内の圧力が数百ｍＴｏｒｒ〜数Ｔｏｒｒになった時、前記ポリシリコン膜のエッチング速度は数千Å／ｍｉｎ〜数μｍ／ｍｉｎで非常に速いエッチング速度を有するということが分かる。また、この場合にはガス相のＢｒＦ3の平均自由行程が数μｍ程度で非常に短い。
【００４３】
したがって、ポリシリコンハードマスクを使用した乾式エッチングによって形成された開口の底面にポリシリコンまたは金属シリサイドのようなシリコン含有膜質が露出されている場合に、前記ポリシリコンハードマスクを除去するためにＢｒＦ3エッチングガスを使用すれば、通常方法に従うエッチング条件下では前記ハードマスクだけでなく開口の底面で露出されたシリコン含有膜質までエッチングされる結果をもたらす。したがって、開口底面にシリコン含有膜質が露出されている場合には、従来のガス供給方式でＢｒＦ3を半導体基板上に供給してポリシリコンハードマスクを除去する方法は実際工程に適用し難い。
【００４４】
前記問題を解決するために、本発明に係る半導体素子の製造装置は半導体基板の主面と平行な方向へのエッチングガスの平均自由行程を増やし、前記エッチングガスによるエッチング速度を半導体基板全面に対して均一で正確にコントロールできるように構成されている。
【００４５】
すなわち、本発明に係る半導体素子の製造装置は、前記反応チャンバ２０内の圧力を数十ｍＴｏｒｒ程度で低く維持しながら、前記ガス噴射装置６４を使用して前記反応チャンバ２０内にプロセスガスを前記半導体基板Ｗの主面と略平行な方向に供給し、前記パフ弁６２を使用して前記プロセスガスをパルス方式で供給する。
【００４６】
通常、前記反応チャンバ２０の内部容積は前記貯蔵槽６０の内部容積に比べて数十倍大きい。このような条件下で前記貯蔵槽６０内の圧力を数Ｔｏｒｒ程度で維持すれば、前記貯蔵槽６０から前記反応チャンバ２０までパルス方式で供給されるプロセスガスによって前記反応チャンバ２０内に組成される圧力のピーク値は約数十ｍＴｏｒｒ程度の低い値になる。このような場合にはエッチングガスの水平方向平均自由行程がｍｍ次元の値に増加し、前記反応チャンバ２０内でのエッチング速度はエッチングガスをパルス方式で供給する間（すなわち、Δｔ１間）数百バックÅ／ｍｉｎ程度になる。
【００４７】
したがって、前記半導体基板Ｗ上で水平方向蝕刻量を増やすためには図２Ａに示したプロセスガス供給パルスのΔｔ１を数十秒〜数分にすることが望ましく、排気容量によって各ガス供給パルス間のガス供給中断時間Δｔ２はΔｔ１の数倍程度で設定することが望ましい。このように設定する場合、Δｔ１が約１分であれば、開口形成後前記半導体基板Ｗ上に残っている数千Å厚さのポリシリコンハードマスクを前記開口底面で露出される他の膜質の損傷なしに数十回のパルス供給だけで十分に除去できる。前記半導体基板Ｗの全面にわたって均一なエッチング速度を得るために、プロセスガスをパルス方式で供給する間前記半導体基板Ｗを数十ｒｐｍ程度で回転させることが望ましい。
【００４８】
図１に示した本発明に係る半導体素子の製造装置の具体的な動作例を説明すれば次の通りである。
【００４９】
まず、前記反応チャンバ２０内の前記スピンチャック２２上に不要なポリシリコンハードマスクが残っているウェーハをローディングする。その後、前記反応チャンバ２０と貯蔵槽６０を１ｍＴｏｒｒ以下の圧力で排気させる。次いで、前記パフ弁６２を閉鎖しエッチングガス、たとえばＢｒＦ3を前記貯蔵槽６０に満たした後、前記パフ弁６２を図２Ａに示したような方式でオン／オフしてＢｒＦ3ガスを前記反応チャンバ２０内にパルス方式で供給する。この際、前記反応チャンバ２０内では前記ガス噴射装置６４の噴出孔６４ａを通じて噴出されるエッチングガスが、前記ウェーハ上で前記ウェーハの主面と略平行な方向に供給される。前記パフ弁６２のオン／オフ動作が続く間に前記排気用ポンプ５２の作動によって前記反応チャンバ２０からの排気動作が続く。この際、前記エッチングガスを前記ウェーハ上で均一に供給するために前記スピンチャック２２を用いて前記ウェーハを低速で回転させる。
【００５０】
前記のように、本発明に係る半導体素子の製造装置を使用すれば、反応チャンバ内の圧力を低く維持しながらエッチングガスを半導体基板の主面と略平行な方向にパルス方式で供給できるので、前記半導体基板上でエッチングガスの水平方向への平均自由行程が長くなり、開口底面にシリコン含有膜質が露出された場合にもこれを損傷せずに半導体基板の上面を覆っているポリシリコンハードマスクを効果的に除去できる。
【００５１】
次に、本発明に係る半導体素子の製造方法の望ましい実施の形態に対して添付図面を参照して詳細に説明する。本発明の実施の形態はいろいろ他の形態に変形でき、本発明の範囲が後述する実施の形態に限定されるものではない。本発明の実施の形態は当業界で平均の知識を有する者に本発明をより完全に説明するために提供されるものである。添付図面において、層または領域の厚さは明細書の明確性のために誇張されたものである。添付図面で同じ符号は同じ要素を示す。また、ある層が他の層または基板の"上部"にあると記載された場合、前記ある層が前記他の層または基板の上部に直接存在する場合もあり、その間に第３の他の層が介在される場合もある。
【００５２】
図３Ａ及び図３Ｂは、本発明の一つの実施の形態に係る半導体素子の製造方法を説明するための断面図である。
【００５３】
図３Ａで、参照符号"１００"は、たとえばシリコンまたはエピタキシャルシリコンよりなされる基板である。前記基板１００ではフィールド酸化膜１０２によって活性領域が限定されている。前記基板１００にはゲート酸化膜１０４、ゲート電極１０６、ソース領域１１２及びドレイン領域１１４が形成されている。前記ゲート電極１０６はポリシリコンのような単一層の導電層またはポリシリコンと金属シリサイドの積層構造よりなされる導電層によって構成される。
【００５４】
参照符号"１２２"は、第１層間絶縁膜１２０上に形成されたビットラインまたは導電性パッドを構成する導電パターンである。前記導電パターン１２２は第２層間絶縁膜１３０で覆われている。
【００５５】
一般的な半導体素子の製造工程では、前記第２層間絶縁膜または第１層間絶縁膜を貫通するビアホールまたは開口（以下、単に"コンタクトホール"という）を形成し、前記コンタクトホール内部をアルミニウム、タングステンまたはポリシリコンの導電性材料で満たす。高集積半導体素子では、前記コンタクトホールが通常のリソグラフィー技術の限界を乗り越える程に深くて小さな形状を有する。したがって、高集積半導体素子で必要なコンタクトホールを形成するためのエッチングマスクとして前記第２層間絶縁膜１３０上にポリシリコンハードマスク１４０を形成する。
【００５６】
前記ハードマスク１４０をエッチングマスクとして前記第２層間絶縁膜１３０及び第１層間絶縁膜１２０を貫通して形成され、その底面で前記ソース領域１１２及びドレイン領域１１４を露出させるコンタクトホールＨ１、前記第２層間絶縁膜１３０及び第１層間絶縁膜１２０を貫通して形成され、その底面で前記ゲート電極１０６の上面を露出させるコンタクトホールＨ２、及び前記第２層間絶縁膜１３０を貫通して形成され、その底面で前記導電パターン１２２の上面を露出させるコンタクトホールＨ３を形成する。
【００５７】
その後、前記ポリシリコンハードマスク１４０を除去するために前記の構造を有する基板１００を図１に示したような半導体素子製造装置の反応チャンバ２０内にローディングする。
【００５８】
その後、前記ガス噴射装置６４を用いて前記ポリシリコンハードマスク１４０を除去するのに有効に使われるエッチングガス１５０を、前記基板１００上で矢印で表示したように前記基板１００の主面に略平行に水平で供給する。前記エッチングガスとしてはプラズマを発生させずにガス相でシリコンと反応できる化合物、たとえばＣｌＦ、ＣｌＦ3、ＢｒＦ、ＢｒＦ3、ＢｒＦ5、ＩＦ、ＩＦ3びＩＦ5のようなハロゲンフッ化物、またはＸｅＦ2のようなフッ素含有化合物を使用する。
【００５９】
前記例示したエッチングガスは大部分周期率表上の相異なる周期元素のイオン結合によって形成された化合物であって、非常に低い結合エネルギーを有する。したがって、非常に不安定な状態で存在するのでシリコンとの反応性が高いことで知られている。
【００６０】
前記エッチングガスは窒素またはアルゴンのようなキャリアと共に供給される。
【００６１】
この際、前記エッチングガスは、たとえば図１のパフ弁６２を使用して前記基板１００上に一定周期ごとにパルス方式で供給する。この際、前記基板１００上のポリシリコンハードマスク１４０上に供給される前記エッチングガス１５０の供給量を前記基板１００の全面にわたって均一にするために、前記スピンチャック２２を用いて前記基板１００を比較的低速、たとえば数十ｒｐｍで回転させる。
【００６２】
その結果、前記エッチングガス１５０の水平方向への平均自由行程が長くなる。また、前記エッチングガス１５０を前記基板１００上で水平方向に供給しながら前記排気用ポンプ５２の作動によって前記反応チャンバ２０からの排気を続ける。したがって、前記エッチングガス１５０が前記コンタクトホールＨ１、Ｈ２、Ｈ３の内部にはほとんど伝えられずに、前記基板１００上で水平方向に移動しながら前記ポリシリコンハードマスク１４０と接する。
【００６３】
その結果、図３Ｂに示したように、前記コンタクトホールＨ１、Ｈ２、Ｈ３の底面で露出された前記ゲート電極１０６、ソース領域１１２、ドレイン領域１１４及び導電パターン１２２が損傷されずに前記ポリシリコンハードマスク１４０が完全に除去される。
【００６４】
この際、コンタクトホールのアスペクト比が大きくてサイズが非常に小さな高集積素子においては、前記コンタクトホールの正常部分より底面部分でエッチング速度が低下されるニュートラルシェーディング効果まで考慮すれば、本発明に係る半導体素子の製造方法によってコンタクトホール形成に使われたハードマスクを除去することにおいて、素子の集積度が増加するほど前記コンタクトホール底面で露出される膜質の種類に制限されずに前記ハードマスクをさらに効果的に除去できる。
【００６５】
図３Ａ及び図３Ｂでは、ゲート電極、ソース領域、ドレイン領域、ビットラインまたはパッドのような導電パターンで連結されるコンタクトホールを形成する場合に対してのみ説明したが、本発明は小さなサイズの開口形成が必要な工程であればいずれの工程段階でも同一に適用できる。たとえば、本発明は第１金属層と第２金属層との間、第２金属層と第３金属層との間、または第１金属層と第３金属層との間で形成されるビアホールを形成する時にも同一に適用できる。
【００６６】
本発明に係る半導体素子の製造方法は、コンタクトホールではない他の形態の開口を形成するのにも同一に適用できる。その一例に対して下に説明する。
【００６７】
図４Ａ及び図４Ｂは、本発明の他の実施の形態に係る半導体素子の製造方法を説明するための断面図である。ここでは通常のリソグラフィー工程によって得られるサイズより小さなサイズを有する素子分離用トレンチを形成するために本発明に係る半導体素子製造方法を適用した例を説明する。
【００６８】
図４Ａで、参照符号"２００"は、たとえばシリコンまたはエピタキシャルシリコンよりなされる基板を示す。参照符号"２１２"、"２１４"及び"２１６"は各々パッド酸化膜、シリコン窒化膜及びシリコン酸化膜である。
【００６９】
前記シリコン酸化膜２１６上にトレンチ形成領域を限定するポリシリコンハードマスク２２０を形成する。その後、前記ポリシリコンハードマスク２２０をエッチングマスクとして前記シリコン酸化膜２１６、シリコン窒化膜２１４及びパッド酸化膜２１２を順次に異方性エッチングし、その結果露出された前記基板２００をエッチングしてトレンチＴを形成する。
【００７０】
その後、図３Ａを参照して説明した方法と同じ方法によって前記ポリシリコンハードマスク２２０を除去する。その結果、図４Ｂに示したように、前記トレンチＴの露出表面が損傷されずに前記ポリシリコンハードマスク２２０が完全に除去される。
【００７１】
本発明に係る半導体素子の製造方法は前記の実施の形態のみに限定されるものではない。たとえば、本発明に係る方法をウェーハのバックサイドエッチング工程に適用する場合もある。すなわち、プラズマを発生させずにガス相でシリコンをエッチングできる化合物をエッチングガスとして使用し、ウェーハのバックサイドに前記エッチングガスを前記ウェーハの主面と略平行な方向に供給することによってウェーハバックサイドをエッチングできる。この場合には、湿式エッチングまたはプラズマを用いる通常のウェーハバックサイドエッチング工程に比べて必要な工程数が減少し工程コストが縮まるという利点がある。
【００７２】
【発明の効果】
本発明に係る半導体素子製造方法では、半導体基板上のポリシリコンハードマスクを除去するために前記反応チャンバ内の圧力を低く維持しながら、ガス相でシリコンと反応できるエッチングガスを半導体基板の主面と略平行な方向にパルス方式で供給する。したがって、前記半導体基板上でエッチングガスの水平方向への平均自由行路が長くなり、開口底面にシリコン含有膜質が露出された場合にもこれを損傷させずに半導体基板の上面を覆っているポリシリコンハードマスクを効果的に除去できる。
【００７４】
以上、本発明を望ましい実施例を挙げて詳細に説明したが、本発明はこれに限定されずに、本発明の技術的思想範囲内で当分野で通常の知識を有する者によっていろいろ変形が可能である。
【図面の簡単な説明】
【図１】本発明に係る半導体素子の製造装置の構成を概略的に示す部分断面図である。
【図２】図２Ａは、本発明に係る半導体素子の製造装置によるガスパルス方法を説明する図であり、図２Ｂは、図２Ａのガスパルス方法に従う反応チャンバ内での圧力変化を示す図である。
【図３】図３Ａ及び図３Ｂは、本発明の一実施例に係る半導体素子の製造方法を説明するための断面図である。
【図４】図４Ａ及び図４Ｂは、本発明の他の実施例に係る半導体素子の製造方法を説明するための断面図である。
【符号の説明】
Ｗ 半導体基板
２０ 反応チャンバ
２１ ケーシング
２２ スピンチャック
２４ モータ
２６ 圧力ゲージ
３２ 第１ガス供給源
３４、４４ 開閉弁
３６、４６ ＭＦＣ
４２ 第２ガス供給源
５２ 排気用ポンプ
５４ スクラバー
５８ 排気管
６０ 貯蔵槽
６４ ガス噴射装置
６４ａ ガス噴出孔
６６ 圧力ゲージ
６８ 配管
Claims (13)
- 半導体基板上に第１層を形成する段階と、
前記第１層上に前記第１層の一部を露出するポリシリコンハードマスクを形成する段階と、
前記ポリシリコンハードマスクをエッチングマスクとして前記第１層の露出部分を乾式エッチングして前記第１層に開口を形成する段階と、
前記半導体基板の主面と略平行な方向に供給されるエッチングガスを使用して前記ポリシリコンハードマスクを乾式エッチングする段階とを含み、
前記ポリシリコンハードマスクを乾式エッチングする段階は、前記エッチングガスを一定周期ごとにパルス方式で供給する段階を含むことを特徴とする半導体素子の製造方法。 - 前記半導体基板上に導電層を形成する段階をさらに含み、前記第１層は前記導電層上に形成された絶縁膜を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記第１層の露出部分を乾式エッチングする段階は、前記開口によって前記半導体基板の表面を露出する段階を含み、
前記開口を形成する段階後に前記半導体基板の露出部分をエッチングして前記半導体基板内にトレンチを形成する段階をさらに含むことを特徴とする請求項１に記載の半導体素子の製造方法。 - 前記ポリシリコンハードマスクを乾式エッチングする段階は、前記エッチングガスがシリコンと反応する段階を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記エッチングガスとしてフッ素含有化合物を使用することを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記エッチングガスは、ＣｌＦ、ＣｌＦ３、ＢｒＦ、ＢｒＦ３、ＢｒＦ５、ＩＦ、ＩＦ３及びＩＦ５よりなされる群で選択される少なくとも一つのハロゲンフッ化物を含むことを特徴とする請求項５に記載の半導体素子の製造方法。
- 前記エッチングガスは、ＸｅＦ２ガスを含むことを特徴とする請求項５に記載の半導体素子の製造方法。
- 前記ポリシリコンハードマスクを乾式エッチングする段階で、前記エッチングガスは、キャリアガスと共に供給されることを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記キャリアガスは、窒素ガスまたはアルゴンガスであることを特徴とする請求項８に記載の半導体素子の製造方法。
- 前記ポリシリコンハードマスクを乾式エッチングする段階は、前記ポリシリコンハードマスクが前記エッチングガスに露出された状態を維持しながら前記半導体基板を回転させる段階を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記ポリシリコンハードマスクの乾式エッチングは、数十ｍＴｏｒｒ以下の圧力下で行なうことを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記ポリシリコンハードマスクの乾式エッチング段階は、常温で行なうことを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記ポリシリコンハードマスクを乾式エッチングする段階は、前記ポリシリコンハードマスクが前記エッチングガスに露出された状態を維持しながら前記半導体基板を回転させる段階を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR99P46909 | 1999-10-27 | ||
| KR1019990046909A KR100327341B1 (ko) | 1999-10-27 | 1999-10-27 | 폴리실리콘 하드 마스크를 사용하는 반도체 소자의 제조방법 및 그 제조장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001176841A JP2001176841A (ja) | 2001-06-29 |
| JP3973830B2 true JP3973830B2 (ja) | 2007-09-12 |
Family
ID=19617197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000326615A Expired - Fee Related JP3973830B2 (ja) | 1999-10-27 | 2000-10-26 | ポリシリコンハードマスクを使用する半導体素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6719808B1 (ja) |
| JP (1) | JP3973830B2 (ja) |
| KR (1) | KR100327341B1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4182177B2 (ja) | 2002-10-30 | 2008-11-19 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2004273600A (ja) * | 2003-03-06 | 2004-09-30 | Renesas Technology Corp | 半導体装置の製造方法 |
| KR100555512B1 (ko) * | 2003-07-31 | 2006-03-03 | 삼성전자주식회사 | 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법 |
| KR100570060B1 (ko) | 2003-12-29 | 2006-04-10 | 주식회사 하이닉스반도체 | 반도체소자의 랜딩플러그콘택 형성 방법 |
| US8090387B1 (en) | 2004-01-07 | 2012-01-03 | AT&T Mobility I LLC | System and method for detecting wireless communications activity within a predetermined area and for generating messages to selected communication devices |
| JP3946724B2 (ja) | 2004-01-29 | 2007-07-18 | シャープ株式会社 | 半導体装置の製造方法 |
| KR100615593B1 (ko) * | 2004-05-06 | 2006-08-25 | 주식회사 하이닉스반도체 | 리세스채널을 구비한 반도체소자의 제조 방법 |
| KR100618864B1 (ko) | 2004-09-23 | 2006-08-31 | 삼성전자주식회사 | 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법 |
| KR100618878B1 (ko) * | 2004-11-26 | 2006-09-04 | 삼성전자주식회사 | 사면체 탄소 화합물로 이루어지는 하드 마스크용 폴리머막및 그 제조 방법과 이를 이용한 미세 패턴 형성 방법 |
| EP1724822A3 (en) * | 2005-05-17 | 2007-01-24 | Sumco Corporation | Semiconductor substrate and manufacturing method thereof |
| US7547608B2 (en) * | 2006-05-10 | 2009-06-16 | International Business Machines Corporation | Polysilicon hard mask for enhanced alignment signal |
| KR100815186B1 (ko) * | 2006-09-11 | 2008-03-19 | 주식회사 하이닉스반도체 | 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법 |
| KR100752674B1 (ko) * | 2006-10-17 | 2007-08-29 | 삼성전자주식회사 | 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법 |
| US20090004877A1 (en) * | 2007-06-28 | 2009-01-01 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus and semiconductor device manufacturing method |
| JP5083252B2 (ja) * | 2009-03-13 | 2012-11-28 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| CN103748671A (zh) * | 2011-08-25 | 2014-04-23 | 大日本网屏制造株式会社 | 图案形成方法 |
| US20170358585A1 (en) * | 2016-06-14 | 2017-12-14 | Globalfoundries Inc. | Method, apparatus and system for fabricating self-aligned contact using block-type hard mask |
| US10956241B1 (en) | 2017-12-20 | 2021-03-23 | Xilinx, Inc. | Unified container for hardware and software binaries |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4073289A (en) | 1976-04-30 | 1978-02-14 | Fahim Mostafa S | Method of male contraception for domestic mammals having a scrotum |
| US4314875A (en) * | 1980-05-13 | 1982-02-09 | Bell Telephone Laboratories, Incorporated | Device fabrication by plasma etching |
| US4498953A (en) * | 1983-07-27 | 1985-02-12 | At&T Bell Laboratories | Etching techniques |
| US4654112A (en) * | 1984-09-26 | 1987-03-31 | Texas Instruments Incorporated | Oxide etch |
| US5221556A (en) * | 1987-06-24 | 1993-06-22 | Epsilon Technology, Inc. | Gas injectors for reaction chambers in CVD systems |
| JPH02262334A (ja) * | 1989-04-03 | 1990-10-25 | Toshiba Corp | 窒化シリコン膜のドライエッチング方法 |
| JP3024317B2 (ja) * | 1991-10-25 | 2000-03-21 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5342801A (en) * | 1993-03-08 | 1994-08-30 | National Semiconductor Corporation | Controllable isotropic plasma etching technique for the suppression of stringers in memory cells |
| US5562801A (en) * | 1994-04-28 | 1996-10-08 | Cypress Semiconductor Corporation | Method of etching an oxide layer |
| JP3370806B2 (ja) * | 1994-11-25 | 2003-01-27 | 株式会社半導体エネルギー研究所 | Ｍｉｓ型半導体装置の作製方法 |
| JPH08153700A (ja) * | 1994-11-25 | 1996-06-11 | Semiconductor Energy Lab Co Ltd | 導電性被膜の異方性エッチング方法 |
| JP3512496B2 (ja) * | 1994-11-25 | 2004-03-29 | 株式会社半導体エネルギー研究所 | Ｓｏｉ型半導体集積回路の作製方法 |
| US5914279A (en) * | 1996-04-26 | 1999-06-22 | Texas Instruments Incorporated | Silicon nitride sidewall and top surface layer separating conductors |
| US5653808A (en) * | 1996-08-07 | 1997-08-05 | Macleish; Joseph H. | Gas injection system for CVD reactors |
| USH1962H1 (en) * | 1996-09-09 | 2001-06-05 | The United States Of America As Represented By The Secretary Of The Navy | Fast acting double puff valve |
| US5769790A (en) | 1996-10-25 | 1998-06-23 | General Electric Company | Focused ultrasound surgery system guided by ultrasound imaging |
| US6162367A (en) * | 1997-01-22 | 2000-12-19 | California Institute Of Technology | Gas-phase silicon etching with bromine trifluoride |
| US5879459A (en) * | 1997-08-29 | 1999-03-09 | Genus, Inc. | Vertically-stacked process reactor and cluster tool system for atomic layer deposition |
| US5780338A (en) * | 1997-04-11 | 1998-07-14 | Vanguard International Semiconductor Corporation | Method for manufacturing crown-shaped capacitors for dynamic random access memory integrated circuits |
| US6103455A (en) * | 1998-05-07 | 2000-08-15 | Taiwan Semiconductor Manufacturing Company | Method to form a recess free deep contact |
| US6063548A (en) * | 1998-09-04 | 2000-05-16 | Taiwan Semiconductor Manufacturing Company | Method for making DRAM using a single photoresist masking step for making capacitors with node contacts |
| US6136695A (en) * | 1999-08-04 | 2000-10-24 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a self-aligned contact |
| US6107140A (en) * | 1999-12-20 | 2000-08-22 | Chartered Semiconductor Manufacturing Ltd. | Method of patterning gate electrode conductor with ultra-thin gate oxide |
-
1999
- 1999-10-27 KR KR1019990046909A patent/KR100327341B1/ko not_active IP Right Cessation
-
2000
- 2000-10-25 US US09/695,068 patent/US6719808B1/en not_active Expired - Fee Related
- 2000-10-26 JP JP2000326615A patent/JP3973830B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-30 US US10/766,932 patent/US20040185664A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20040185664A1 (en) | 2004-09-23 |
| KR20010038793A (ko) | 2001-05-15 |
| KR100327341B1 (ko) | 2002-03-06 |
| JP2001176841A (ja) | 2001-06-29 |
| US6719808B1 (en) | 2004-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3973830B2 (ja) | ポリシリコンハードマスクを使用する半導体素子の製造方法 | |
| KR100870616B1 (ko) | 트랜치 절연 영역 형성 방법 | |
| KR0170557B1 (ko) | 애싱과 에칭을 포함한 반도체장치의 제조방법 | |
| JP5043014B2 (ja) | 無電解銅メッキによってパターン化銅線を形成するためのシステムおよび方法 | |
| US8071473B2 (en) | Semiconductor device manufacturing method and storage medium | |
| US20160218012A1 (en) | Method of forming fine pattern, method of manufacturing semiconductor device, substrate processing apparatus and recording medium | |
| JP2019533910A (ja) | 高アスペクト比の構造体のための除去方法 | |
| US8703000B2 (en) | Slimming method of carbon-containing thin film and oxidation apparatus | |
| KR100706798B1 (ko) | 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법 | |
| JP2007189237A (ja) | 選択的ポリマー蒸着を用いたプラズマエッチング方法及びこれを用いたコンタクトホール形成方法 | |
| US20210143001A1 (en) | Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-transitory Computer-readable Recording Medium | |
| JP2001244214A (ja) | シリサイド膜を備えた半導体素子の製造方法 | |
| KR101423019B1 (ko) | 미세 패턴의 형성 방법 | |
| JP2007194284A (ja) | プラズマ処理方法、プラズマ処理装置、及び記憶媒体 | |
| WO2004095559A1 (ja) | シリコン酸化膜の除去方法及び処理装置 | |
| WO2007074695A1 (ja) | エッチング方法及び記録媒体 | |
| TWI783222B (zh) | 底部隔離之形成 | |
| JP2009533846A (ja) | 膜緻密化及び改善されたギャップ充填のための薄膜の多段階アニール | |
| JP3992588B2 (ja) | 成膜方法 | |
| US20070163995A1 (en) | Plasma processing method, apparatus and storage medium | |
| JP5223364B2 (ja) | プラズマエッチング方法及び記憶媒体 | |
| JP3176311B2 (ja) | シリコン層のエッチング方法 | |
| JP7394869B2 (ja) | エッチング方法およびエッチング装置 | |
| JP5069982B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US20220285167A1 (en) | Selective barrier metal etching |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040806 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070613 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |