JP3872628B2 - 高密度電子部品パッケージング用のｚコネクション形積層基板を製造する構造体及び方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、多層回路基板と、多層回路基板を製造する構造体、方法及び材料とに関する。多層回路基板は、例えば、ＭＣＭ（マルチチップモジュール）基板又は高密度マザーボードとして使用される。
【０００２】
【従来の技術】
多層回路基板は、多数の集積回路チップを相互連結するため使用される。このような基板は、典型的に、チップ間、並びに、介在誘電体層によって分離された数層の信号線層間に多数の信号線を有する。バイア構造体は、基板の異なる平面にある信号線を電気的に連結し得る。バイア構造体は、基板のプレーナ方向に略垂直な方向に電荷を伝導することができるので、「Ｚコネクション」と称される場合がある。信号線及び誘電体層は、典型的に、「ビルドアップ」プロセスで製作される。典型的なビルドアッププロセスにおいて、導電性層と誘電体層が、金属デポジション、フォトリソグラフィ、及び、エッチングを含む多種の操作によって順番に形成される。これらのビルドアッププロセスは、多数の工程を含み、かなりコスト高である。また、ビルドアッププロセス中に１層の形成に欠陥が生じた場合、基板全体がだめになる可能性がある。現在の工業界における趨勢は、基板内の高密度化と、信号線及びバイア構造体の減少とに向かっている。このため、ビルドアッププロセスのコストが増大し、欠陥の発生する確率が高くなる。
【０００３】
さらに、現在の工業界は、約２００μｍ未満の径を有するバイア構造体と製作する方向に進んでいる。多層回路基板内の信頼性の高いバイア構造体は、径が約２００μｍ未満のアパーチャに対し、特に、費用効果の優れた方法で形成することが難しい。例えば、バイア構造体は、ポリマーバインダ及び導電性粒子を含むスラリーを誘電体層内のアパーチャに堆積させることにより形成される。導電性粒子は、形成されたバイア構造体内で相互に接触し、粒子間の隙間を埋めるバインダによって接合される。形成されたバイア構造体は、バイア構造体の反対側の端に配置された導電性パッドと接触するので、基板の異なるプレーンの間に電気的連結が得られる。
【０００４】
【発明が解決しようとする課題】
上記の従来のタイプのバイア構造には、アパーチャに堆積され得る導電性材料の量は、導電性粒子がアパーチャ内に充填される効率に依存するという一つの問題がある。導電性は、粒子間の接触、粒子と接合パッドの間の接触、或いは、アパーチャ壁上のメタライゼーションに依存する。導電性粒子間の隙間は、非導電性のバインダで充填され、これにより、バイア構造体の全体としての導電性が制限される。
【０００５】
したがって、多層回路基板を製作するための高信頼性、効率的、かつ、低価格の方法、材料、及び、構造体が必要とされる。
【０００６】
【課題を解決するための手段】
本発明の第１の構成概念は、導電性バンプを有する構造体と、多層印刷回路基板を製造するためこの構造体を製作、使用する方法とに関する。
【０００７】
本発明の第１の構成概念による方法は、第１の導電性領域を有する第１の回路層、ボンディングシート（好ましくは、熱可塑性）、及び、リリース層を含み、上記ボンディングシートが上記第１の回路層と上記リリース層の間に配置された積層を作製する工程と、上記第１の導電性領域を露出させるため、上記ボンディングシート及び上記リリース層にアパーチャを作製する工程と、上記アパーチャに導電性組成物を堆積する工程と、導電性バンプを作製するため上記導電性組成物が上記アパーチャ内にある間に上記導電性組成物をリフロー処理する工程と、上記リリース層を上記ボンディングシートから剥離する工程と、第２の導電性領域が上記導電性バンプに電気的接続されるように上記第２の導電性領域を有する第２の回路層を上記第１の回路層の上に重ねる工程とを有する。
【０００８】
本発明の第２の構成概念は、マイクロカプセル化用組成物、マイクロカプセル化粒子、及び、マイクロカプセル化用組成物及びマイクロカプセル化粒子を用いて多層印刷回路基板を作製する方法に関する。マイクロカプセル化用組成物は、適当なステンシルプロセスと組み合わせて使用され、導電性粒子及びキャリアを含む。キャリアは、低粘性樹脂、融剤、及び、溶媒を含む。マイクロカプセル化用組成物は、多層印刷回路基板にバイア構造体を作成するため使用できる複数のマイクロカプセル化導電性粒子を形成することができる。
【０００９】
本発明の第１の構成概念又は第２の構成概念に従って作製された多層回路基板は、任意の適当な電気的組立体に組み込むことが可能である。電気的組立体の例には、マルチチップモジュール若しくはシングルチップモジュールのようなチップモジュール、並びに、ボールグリッドアレイ若しくはピングリッドアレイのようなグリッドアレイパッケージが含まれる。このような電気的組立体において、１個以上のチップが多層回路基板上に配置され、多層回路基板のバイア構造体と電気的に接続され得る。電気的組立体は、１個以上の多層セラミック回路基板、又は、フレキシブル、剛性ポリマー、若しくは、セラミック多層回路基板と適当に組み合わされ、或いは、適当に入れ替えられた剛性ポリマー配線ボードを含む。
【００１０】
上記本発明の第１の構成概念及び第２の構成概念の局面並びに他の局面は、以下の詳細な説明、添付図面、及び、特許請求の範囲の記載から当業者に明白にされる。上記本発明の第１の構成概念及び第２の構成概念の局面は、別個に使用することができ、或いは、適当な形で一括して使用してもよい。
【００１１】
【発明の実施の形態】
バンプ型構造体について
以下、図１乃至８を参照して本発明の第１の構成概念による実施例を説明する。図示された実施例において、図２に示される積層体２０のような積層体が作成される。図２に示された積層体２０は、１個以上の導電性領域１２（ａ）、１２（ｂ）及び１２（ｃ）を有する第１の回路層１０と、好ましくは熱可塑性材料から作られたボンディングシート１４と、ボンディング層１４の上部に設けられたリリース層１６とを含む。
【００１２】
第１の回路層１０は、誘電体層１１と、誘電体層１１上のパターン付金属層１２とを有する。誘電体層１１は、柔軟性、剛性のどちらでもよく、適当な厚さを有する。例えば、誘電体層１１は、ポリイミド膜（例えば、DuPont製のKAPTON^TM、又は、Ube Industries, Ltd.製のUPILEX^TM）のような厚さが約１２．５μｍ乃至約２００μｍのフレキシブルポリマー膜を含む。印刷回路基板が剛性であるとき、誘電体層１１は剛性ポリマー若しくはセラミック材料から作成され得る。この場合、誘電体層１１は、好ましくは、約２００μｍ以上の厚さを有する。
【００１３】
パターン付金属層１２は、通常の加算的方法及び減算的方法を含む適当な方法を用いて誘電体層１１の上に作成される。パターン付金属層１２は、多数の導電性領域１２（ａ）、１２（ｂ）及び１２（ｃ）を有する。これらの導電性領域１２（ａ）、１２（ｂ）及び１２（ｃ）は、好ましくは、導電性パッドであり、この導電性パッドは順番に作成されたバイア構造体の一端と接触し得る。導電性領域１２（ａ）、１２（ｂ）及び１２（ｃ）は、バイア構造体形成材料（例えば、導電性スラリー）が金属接合を形成し得る金属及び金属合金を含む適当な材料から作成される。導電性領域は、好ましくは、はんだ付け可能な表面コーティング若しくは仕上げ面で選択的に被覆された銅を含有する。好ましくは、導電性領域の材料と、バイア構造体を形成する導電性材料は、厳密に金属間のバイア構造体の作成を促進しないように選択される（例えば、厚さが５μｍを超える層金属間材料がバイア構造体に形成される）。
【００１４】
導電性領域は、多層若しくは単層のいずれの形でもよい。例えば、１個以上の導電性領域１２（ａ）、１２（ｂ）及び１２（ｃ）は、真鍮、青銅、Ｚｎ、Ｎｉ、Ｓｎ、Ｃｄ、Ｂｉ、Ａｕ、Ｉｎ、Ｐｄ、Ａｇ、はんだ、合金、及び、これらの組み合わせを含む１層以上の適当な金属材料の層で被覆された金属（例えば、Ｃｕ）層を有する。金属コーティングは、たとえば、金属層とバイア構造体の間の粘着層若しくは拡散バリアとして働く。任意の適当な方法が金属層を被覆するため使用される。たとえば、無電解めっき、電解めっき、浸漬式めっきは、金属層を導電性パッドの上に堆積させるため使用される。その他の適当な方法には、スパッタリング、蒸着、熱風はんだレベリング、ディップコーティング、メニスカスコーティングコーティング、ウェーブコーティング、又は、その他の適当な方法が含まれる。
【００１５】
ボンディングシート１４は、好ましくは、熱可塑性であり、約１２．５μｍ乃至約２００μｍを含む任意の適当な厚さを有する。ボンディングシート１４は、ポリイミド、液晶ポリマー、シクロオレフィン、ポリウレタン、ポリアミド、ベンゾシクロブタン、ポリアミド−イミド、ポリアリレン エーテル、ベンゾイミダゾール、ポリエーテルケトン、ポリシロキサン、ポリエーテルエーテルケトン、ポリフェニルキノザリン、ポリイミド イソ−インドロキナゾリンジオン、フルオロポリマー、シアナート エステル、ビスマレイミド トリアジン（ＢＴ）、シナート エステル、及び、これらの混合物を含む適当な材料を含有する。
【００１６】
ボンディングシートは適当な数の層を含む。たとえば、ボンディングシートは、１又は２層の粘着層で覆われた剛性若しくは熱的に安定な柔軟性コアを含む。ある種の場合に、複合ボンディングシートは、作成された多層回路基板に好ましい熱膨張特性を与えるために使用される。
【００１７】
図２に示された積層体２０は任意の適当な方法で作成される。たとえば、ボンディングシート１４は、第１の回路層１０に接着される前にプリフォームされる。一例として、２層のリリース層の間に挟まれたボンディングシートを構成する組成物は市販されている。一方のリリース層は、ボンディングシートから離すことができ、ボンディングシートのボンディング面が露出される。ボンディングシート／リリース層の組成物は、第１の回路層１０に粘着的にタック積層される。タック積層中に、熱と圧力はボンディングシート中の樹脂を軟化させ、ボンディングシート１４が第１の回路層１０に接着できるようになる。好ましくは、タック積層は、真空下の低圧力（たとえば、約５０ｐｓｉ乃至約１５０ｐｓｉ）で行なわれる。例示的なタック積層プロセスの場合に、リリース層及びボンディングシート（たとえば、DuPont Kapton^TM KJ ボンディングシート）組成物は、Wabash VS75H-24 液圧真空プレスを用いて約５分間に亘り約２４０℃と約１００ｐｓｉの圧力で第１の回路層にタック積層される。リリース層１６及びボンディングシート１４を有する組成物が第１の回路層１０に積層されたとき、リリース層１６は、ボンディングシート１４が積層プレスのダイ若しくはロール積層器のローラーに接着することを防止する点で有利である。その理由は、リリース層１６の外面が実質的に非粘着性であることによる。タック積層後、先に露出されたボンディングシートのボンディング表面は、第１の回路層の表面と接触し、分離されていない方のリリース層はボンディングシートの上部に残り、積層体２０を形成する。
【００１８】
必要ならば、ボンディングシートの上部のリリース層は異なるリリース層で置き換えてもよい。たとえば、ボンディングシートの上部のリリース層を剥離して、別のリリース層をボンディングシート上の所定の位置に配置してもよい。リリース層の置換は、別の特性を有するリリース層が必要とされる場合に望ましい。たとえば、低融点を有するリリース層をより高い融点を有するリリース層で置き換えることが望ましい。
【００１９】
一部の実施例では、最初に、リリース層／ボンディングシート組成物を第１の回路層に積層することが適切である。ボンディングシートが第１の回路層に確実に接触し、接着した後、リリース層は、ボンディングシートから（たとえば、剥離によって）分離され、ボンディング表面が露出する。より望ましいリリース層は、積層体２０を形成するためボンディングシートの露出したボンディング表面に積層される。
【００２０】
さらに別の実施例では、プレフォームされたボンディングシート及びリリース層が第１の回路層に同時に積層され得る。たとえば、望ましいボンディングシート及び望ましいリリース層は、第１の回路層上に配置され得る。この組み合わせは、組成物を加熱されたプラテンで詰め込むこと、又は、一対の積層ローラーの中に組成物を通すことにより一体的に積層され、積層体２０が形成される。
【００２１】
ボンディングシート１４は、液体接着剤の層を第１の回路層１０の表面上にスクリーン印刷、スプレイコーティング、又は、コーティングするような適当な方法で第１の回路層に形成され得る。液体接着層が第１の回路層１０に堆積された後、液体接着層は溶媒を除去するためソフトベーキング処理される。溶媒が液体接着剤中に存在する場合、ソフトベーキングは、溶媒を蒸発させて液体接着剤から分離させることにより液体接着剤からの溶媒の除去速度を増加させる。液体接着層は、材料の接着特性を著しく失わせることなく、約１分間以上に亘って室温（２５℃）を上回る温度まで加熱される。次に、リリース層が上述の通りボンディングシートに積層される。
【００２２】
リリース層１６は、ボンディングシート１４が適当な方法によって第１の回路層１０の上に置かれる前、又は、置かれた後に、ボンディングシート１４に形成される。たとえば、リリース層１６は、金属又はポリマー材料の連続的若しくは不連続的な層をボンディングシート１４に蒸着することによってボンディングシート１４上に作成される。
【００２３】
積層体２０において、リリース層１６は、ボンディングシート１４に剥離可能な形で接着される。すなわち、ボンディングシート１４とリリース層１６の間の接着力は、人や機械がボンディングシート１４の物理的性質を破壊することなく、リリース層１６をボンディングシート１４から剥離できる程度の力である。リリース層１６は、約７．５μｍ以上の厚さを含む適当な厚さである。ある実施例では、リリース層は、約７．５μｍ乃至約１００μｍの厚さを有し、好ましくは、約１２．５μｍ乃至約２５μｍの厚さを有する。リリース層は任意の適当な材料から作製される。リリース層１６は、約２５０℃以上の融点を有し、好ましくは、約３５０℃以上、或いは、約４５０℃以上にまで達する融点を有する。好ましくは、リリース層は、ポリテトラフルオロエチレン（Teflon^TM）、ポリイミド、若しくは、金属膜のような熱的に安定な材料である。
【００２４】
図３を参照するに、積層体２０が作製された後、１個以上のアパーチャが、第１の回路層１０上の１個以上の導電性領域１２（ａ）、１２（ｂ）及び１２（ｃ）を露出させるため、ボンディングシート１４とリリース層１６に作製される。各アパーチャ１８は、約２５μｍ以上の径を有する。たとえば、作製されたアパーチャは約２５μｍから約５００μｍの範囲、好ましくは、約５０μｍから約２５０μｍの範囲に収まる径を有する。好ましくは、最小アパーチャ径は、引き続いてアパーチャに堆積される導電性粒子の最大粒子サイズの約３倍である。たとえば、図３に示されたアパーチャの最小径は、約１５μｍの最大径を有する導電性粒子に対し約５０μｍ以上に達し得る。
【００２５】
アパーチャ１８は適当な方法で作製される。好ましくは、アパーチャ１８はレーザドリル加工によって作製される。レーザドリル加工を行うことにより、ボンディングシート１４及びリリース層１６に作製されたアパーチャは、相互に整列し、かつ、第１の回路層１０上の導電性領域１２（ａ）、１２（ｂ）及び１２（ｃ）に対し整列する。この目的のため適当なレーザが使用される。たとえば、ＹＡＧ−ＵＶレーザ、エキシマレーザ、又は、炭酸ガスレーザがアパーチャ１８を作製するため使用される。ＹＡＧ−ＵＶレーザは、より歩留まりの高い無欠陥ドリル加工アパーチャが得られ、かつ、ＹＡＧ−ＵＶレーザを用いて作製されたアパーチャは典型的に洗浄する必要が無いので、ＹＡＧ−ＵＶレーザが好ましい。選択的に、レージングシートは、レーザドリル加工処理（レーザ穿孔）を簡単に行うためリリース層の上部に載置され得る。レージングシートは、レーザドリル加工のため有益な熱分散を促し、より精密な孔ドリル加工を実現させる。適当なレージングシートは、Mitsubishi Chemical, Inc.から入手できる。
【００２６】
一部の実施例では、非貫通アパーチャは、リリース層１６とボンディングシート１４と誘電体層１０とを含む少なくとも３層を、リリース層１６を含む面からレーザドリル加工することによりこれらの層に作製される。作製されたアパーチャは、（リリース層の位置よりも）遠い誘電体層の面上の導電性領域を露出させる。このプロセスに関する具体的な詳細は、1998年11月13日に出願され、本願と同一人に譲受され、すべての目的のため完全に参考のため引用され、米国特許出願第09/192,003号に記載されている。
【００２７】
リリース層１６がボンディングシート１４上に存在することによって、下にあるボンディングシートの上側ボンディング表面がレーザドリル加工プロセスからの副生物によって汚染されることは防止される。ボンディングシートのボンディング表面上の汚染は、ボンディングシートが望ましい表面に適切に接合することを阻害する。たとえば、残骸副生物は、アパーチャを作製するためボンディングシートがレーザ加工されるときに生成される可能性がある。残骸副生物がボンディングシートのボンディング表面に堆積した場合、残骸生成物はこのボンディング表面と、ボンディングシートが接合されるべき隣接した表面との間に堆積し、その結果として、表面間のボンディングが阻止される。
【００２８】
他の一実施例において、アパーチャ１８は、ドライエッチング法若しくはウェットエッチング法を用いてボンディングシート１４とリリース層１６に作製される。たとえば、一部の実施例では、レジスト層はリリース層１６の上に堆積される。レジスト層は、次に、パターニングされ、第１の回路層１０上で導電性領域１２（ａ）、１２（ｂ）及び１２（ｃ）の上方にリリース層の一部分を露出させるため現像される。リリース層１６の露出した部分は、導電性領域１２（ａ）、１２（ｂ）及び１２（ｃ）を露出させるアパーチャ１８を作製するため、隣接したボンディングシート１４の対応した部分と共にエッチングされる。他の実施例では、リリース層１６及びボンディングシート１４は感光性であり、両方の層は放射線でパターン露光され、複数のアパーチャ１８を形成するように現像される。
【００２９】
印刷回路基板の製造中に、整列させられる２層（たとえば、ボンディングシートと第１の回路層）の上のパターン間のアライメント誤差を考慮するため、アライメント公差がエッチアライメントプロセスに与えられる。層の組が多層回路基板の生産中に整列されるとき、アライメント公差は構成的に加わる。基板用の回路の層を設計する際に、バイアと信号線の間の最小間隔は、最悪の状況では、処理中に生ずる累算的なミスアライメントの要因である。したがって、回路基板内の信号線とバイアの密度は、ステンシルアライメント処理のようなアライメント処理の精度に依存することがよくある。本発明の第１の構成概念の実施例は、導電性材料を堆積させる前にステンシルアライメント工程を必要としないので、本発明の実施例は回路基板に稠密回路構造を設けることができる。第１の回路層１０とボンディングシート１４の両方で（たとえば、レーザドリル加工によって）本質的に同時にアパーチャを作製することにより、これらの層のアパーチャ間で略完全なアライメントが実現されるので、１組のアライメント公差が除かれる。このため、生産された多層印刷回路ボードは、バイア構造体及び信号線をより接近させることが可能になる。
【００３０】
アパーチャ１８の作製後、アパーチャは望ましくない残留物を取り除くため洗浄してもよい。プラズマ洗浄処理又は湿式洗浄プロセスを含む適当な洗浄方法が使用される。
【００３１】
アパーチャ１８が第１の回路層１０の導電性領域１２（ａ）、１２（ｂ）及び１２（ｃ）の上方のボンディングシート１４及びリリース層１６に作製された後、導電性スラリーの形をした導電性組成物は、アパーチャ１８内の導電性領域１２（ａ）、１２（ｂ）及び１２（ｃ）に堆積され、一方、リリース層１６は元の場所に残る。バイア構造体を作製するため適した導電性組成物はアパーチャ内の堆積される。たとえば、適当な導電性組成物は、柔軟化剤を有するキャリアと、導電性粒子とが含まれる。導電性粒子は、本発明の第２の構成概念に関して説明したマイクロカプセル化用組成物に使用される導電性粒子を含む。
【００３２】
スラリーは、立ち上がりエッジに沿ってスラリーが堆積したリリース層１６の表面の上でドクターブレード又はスクイーズを通過させる適当な方法によってアパーチャ１８内に堆積される。スラリーはリリース層１６の表面全体を通過するので、一部のスラリー２０がアパーチャ１８内に堆積し、一部のスラリー残留物２１はリリース層１６の外面上に留まる。開口されたリリース層１６はステンシルとして機能し、ボンディングシート１４のアパーチャ内の堆積するスラリーの量を制御する。
【００３３】
導電性スラリーを堆積させるためリリース層をステンシルとして使用することにより幾つかの利点が得られる。第１に、リリース層１６は、スラリーの堆積中にボンディングシート１４のボンディング表面を保護し、スラリーがボンディングシートのボンディング表面を汚染することは防止される。ボンディングシートのボンディング表面に存在する汚染物はボンディングシートが隣接した層に適切に接着することを妨げる。
【００３４】
第２に、既に説明したように、従来のステンシルプロセスの場合に、処理中にステンシルのミスアライメントが生じる可能性がある。このため、ステンシルアパーチャの径は、通常、導電性材料が堆積するアパーチャの径よりも小さい。しかし、本発明の実施例の場合に、リリース層１６のアパーチャは、下にあるボンディングシート１４内のアパーチャと実質的に完全に整列され、実質的に同じ径を有する。したがって、ボンディングシートのアパーチャの最小径は、除去可能なステンシルの場合のようにリリース層のアパーチャの径によって制限されない。このため、リリース層を使用することにより、より小さい径を有し、かつ、より稠密に詰め込まれたバイア構造体を作製することができる。
【００３５】
第３に、リリース層１６は、従来入手可能な最も薄いステンシル（２５μｍ）よりも薄い１２．５μｍにすることができる。より薄いステンシルは、導電性材料をより小さいアパーチャに堆積させるため使用することができ、結果的にさらに小さいバイア構造体が作製される。
【００３６】
第４に、リリース層１６は、従来のステンシルと対比するに、下にある回路層の不均一性によって生じたボンディングシートの表面上の任意の非平坦部に巧く倣う。このため、複数のアパーチャ１８の中に含まれるペースト若しくは導電性組成物の量の変動が減少する。その結果として、リリース層１６を用いることによって、高稠密の小さいバイア構造体を高い信頼性で作製するために重要な要因であるより均一な充填と、より優れた制御可能性とが実現する。
【００３７】
第５に、従来のステンシルは、しばしば、数回使用され、後でボンディングシート１４に移される可能性のある汚染物をその表面に収集する傾向がある。上記の通り、ボンディングシート１４のボンディング表面上の汚染は、ボンディングシート１４の粘着性表面が隣接した表面に接着することを妨げる。
【００３８】
バイア構造体を作製するため、導電性組成物を誘電体層（たとえば、ボンディングシート）の誘電体層のアパーチャ内にステンシル処理することは、電気めっき、及び、スパッタリングのような方法よりも多数の有利な効果をもたらす。たとえば、ステンシル処理は、スパッタリングや電気めっきのような従来の方法よりも非常に高速であり、低価格であり、実施しやすい。その上、スパッタリングや電気めっきのような方法は、典型的に、余分な材料を取り除くため、余分なエッチバック若しくはプレーナー化工程を必要とする。このような工程は本発明の実施例の場合には必要とされない。さらに、ステンシル処理され得る多数の望ましいはんだ組成物は、めっき処理、若しくは、蒸着のような方法でパターニングできない。さらに、ステンシル処理中、導電性スラリーは、異なるサイズを有するボンディングシートのアパーチャに堆積され得る。その結果として、異なるサイズを有するバイア構造体がボンディングシート、並びに、作製された多層回路基板内に作製される可能性がある。これに対し、電気めっきを用いて異なるサイズを有するバイア構造体を高い信頼性で作製することは困難である。たとえば、ボンディングシート内の異なるサイズのアパーチャは、導線性材料を用いて均一な高さまでアパーチャを完全にめっきするため、それぞれに異なる電流密度を必要とする。これは、全体を通じて比較的に均一な電気密度を有する電気めっき浴を用いる場合には容易に実現し得ない。
【００３９】
アパーチャ１８が導電性組成物２０で満たされた後、得られた構造体は、導電性組成物２０中の気泡又は溶媒を取り除くため、選択的にソフトベーキング処理されるか、若しくは、加熱される。積層前に導電性組成物から気泡又は溶媒を除去することは、気泡又は溶媒が作製されたバイア構造体に残る可能性を削減する。ソフトベーキングは、少なくとも約５分間に亘り約６０℃乃至約１２０℃で行われ、好ましくは、約１５乃至３０分間に亘って約８０℃乃至約１００℃で行われる。 導電性組成物２０をアパーチャ１８に堆積させた後、導電性組成物２０は複数の導電性バンプ２２を形成するためリフローする。リフロー処理時に、導電性組成物２０中の導電性粒子は溶融し、一つに混じり合い、導電性粒子の間に存在していた隙間を実質的に除去する。導電性組成物２０内の融合金属粒子の表面張力によって、融合粒子は導線性バンプを形成する。
【００４０】
導電性バンプを形成した後、導電性バンプ２２は、選択的に溶かされるか、或いは、洗浄される。バンプ２２は、水又はイソプロピルアルコールのような洗浄液で洗浄され、及び／又は、適当なフラックス材料を用いて溶かされる。或いは、スパッタリング、蒸着、又は、ＰＡＤＳ（プラズマアシスト乾燥はんだ付け）のようなプロセスによってバンプの上に保護層を堆積又は形成してもよい。
【００４１】
導電性バンプ２２の形成後、リリース層１６は、たとえば、剥離処理によってボンディングシート１４から分離される。リリース層１６の上部表面に残されたままの余分なスラリー若しくはリフロー処理されたスラリー２１は、リリース層１６をボンディングシート１４から分離することによって、得られた構造体からリリース層１６と共に簡単に除去され得る。これにより、ボンディングシート１４の上部表面が露出され、この上部表面は第２の回路層１０’に接合するため適する。
【００４２】
導電性組成物のリフロー処理中に、開口されたリリース層がボンディングシート上に存在することにより多数の効果が生じる。第１に、ボンディングシートのボンディング表面上にリリース層が存在するため、汚染物がリフロープロセス中にボンディングシートのボンディング表面を汚染することは防止される。
【００４３】
第２に、導電性組成物をアパーチャに堆積させる間、並びに、リフロー処理の間に、開口されたリリース層がボンディングシート上に存在することにより、より多くの導電性材料を形成されたバイア構造体に組み込むことが可能になる。例えば、図４を参照するに、リリース層１６のアパーチャは、下にあるボンディングシート１４の対応したアパーチャ上方のスラリーの量を制限する。このスラリーの量は、リリース層１６内の個々のアパーチャの平均断面積と、リリース層１６の厚さとの積によって決まる容積に実質的に一致する。リフロー処理中に、融合している導電性粒子は、導電性粒子の隙間に存在していたスラリーの液体成分と入れ替わる導電性ボディを形成すべく溶融し、一体的に混じり合う。作製された導電性バンプ２２は、ボンディングシート１４の上面よりも上まで延び、好ましくは、リリース層１６の上面と実質的に同じ高さに達する。作製された導電性バンプ２２は、ボンディングシート１４の上面よりも上まで延びるので、ボンディングシート１４の上面に積層された回路層上の上側にある導電性領域との良好な接触は、実質的に保証される。リフロー処理中にリリース層１６がボンディングシート１４に存在しないとき、ボンディングシート１４内のアパーチャ上方の過剰なスラリーは、隣の導電性組成物の堆積物の上に落ち、接触し、短絡を生じさせる可能性がある。
【００４４】
第３に、リリース層１６は隣接したリフロー処理中の導電性組成堆積物を分離するため役に立ち、隣接した堆積物がリフロー処理中に一体的に結合して短絡を生じさせる可能性が減少する。
【００４５】
リリース層１６がボンディングシート１４から分離した後、ボンディングシート１４及び第１の回路層１０は第２の回路層１０’に積層される。第２の回路層１０’は、上記の第１の回路層１０と同じでもよく、或いは、異なってもよい。好ましくは、第２の回路層１０’上の導電性領域１２（ａ）’、１２（ｂ）’及び１２（ｃ）’は、貴金属のように実質的に酸化しない金属を含有する。このような金属は導電性パッド２２と接触する前に溶融される必要が無い。
【００４６】
任意の適当な積層プロセスが第２の回路層１０’をボンディングシート１４に積層するため使用される。たとえば、第２の回路層１０’は、第１の回路層１０上の導電性領域１２（ａ）、１２（ｂ）及び１２（ｃ）と、第２の回路層１０’上の導電性層１２（ａ）’、１２（ｂ）’及び１２（ｃ）’とが互いに向かい合い、導電性バンプ２２の反対側の端と接触するように、真空下で熱及び圧力を組合体に加えることによって、第１の回路層１０上のボンディングシート１４に積層される。熱及び圧力がボンディングシート１４と第１の回路層１０と第２の回路層１０’の組合体に加えられるとき、導電性バンプ２２の両端は、溶融し、第１の回路層１０及び第２の回路層１０’のそれぞれの導電性領域とボンディング領域を形成する。ボンディング領域は、得られたバイア構造体をそれぞれの導電性領域に堅く結合する金属間結合を含む。積層プロセスは、信頼性の高い多層回路基板１００を作製する。
【００４７】
本発明の第１の構成概念の実施例に従って作製されたバイア構造体は、約１０ミクロン乃至約１００ミクロンの平均高さと、約５０ミクロン乃至約２５０ミクロンの平均径とを有する場合に、約２０、１０、５ミリオーム、更には、２ミリアーム未満の抵抗を有することが非常に好ましい。
【００４８】
本発明の第１の構成概念に従って作製された多層印刷回路基板は、好ましい電気的特性及び機械的特性を有する。たとえば、デージーチェーンパターンを有する試験回路基板は、本発明の第１の構成概念の方法の一実施例によって作製された。デージーチェーンパターンは多数の配線及びバイア構造体を含み、試験基板の断面が階段形状に類似する。このデージーチェーンパターンには、１１５本の配線と、配線１本当りにつき２１８個のバイア構造体、すなわち、１デージーチェーン当たりにつき全部で２５０７０個のバイア構造体が存在する。Ａｕ／２０Ｓｎはんだ粒子から作製されたバイア構造体は、銅パッドを接続するため使用された。他の試験基板は類似したバイア構造体を使用するが、無電解ニッケル及び金で被覆された銅パッドを有し、ニッケルは拡散バリアとしての役割がある。試験基板は、７５乃至１５０μｍの径と、２５乃至５０μｍの高さとを備えたバイア構造体を有し、平均バイア抵抗は２．０乃至５．０ミリオームであり、標準偏差は０．１乃至０．４ミリオームである。
【００４９】
作製された試験基板は非常に信頼性が高い。表１に記載された試験をこの試験基板に実施した後、試験基板は試験による悪影響を受けなかった（すなわち、試験基板は１０％を超える抵抗変化を生じなかった）。
【００５０】
【表１】

さらに、上記方法の実施例は、回路層内のバイア構造密度を超えた回路層間のバイア構造体密度を備えた多層印刷回路基板を提供する。たとえば、図８に示された多層印刷回路基板１００を参照するに、ボンディングシート層１４内のバイア構造体密度は、第１の回路層１０及び第２の回路層１０’の誘電体層１１及び１１’に現れるバイア構造体の密度よりも高い。このことは、特に、誘電体層１１及び１１’内のバイア構造体に（典型的に２５０μｍよりも大きい）スルーホールがドリル加工され、金属で被覆又は充填された場合に顕著である。ボンディングシート１４内のバイア構造体は、ドリル加工によって作製されたバイア構造体よりも非常に小さく（たとえば、２００μｍ未満）することができるので、本発明の第１の構成概念の実施例による多層印刷回路内の内部層は、外部層よりも高いバイア構造体密度を有する。有利的には、本発明の第１の構成概念の実施例において、回路設計に悪影響を及ぼし得る内部電気的配線を妨げるため、ボンディングシート層内に大きいスルーホールはドリル加工されていない。
【００５１】
マイクロカプセル化用導電性組成物について
本発明の第２の構成概念は、バイア構造体のような構造体を作製するためのマイクロカプセル化用組成物及びマイクロカプセル化粒子に関する。マイクロカプセル化用組成物は、上記の本発明の第１の構成概念の方法を含む任意のステンシルプロセスと共に使用される。マイクロカプセル化用組成物は、バイア構造体を形成するため使用され得る複数のマイクロカプセル化導電性粒子を構成し得る。
【００５２】
マイクロカプセル化用組成物は、マイクロカプセル化用組成物の重量に基づいて少なくとも約７５重量％の量の導電性粒子を含む。導電性粒子の少なくとも約５０重量％は約４００℃未満の融点を有する。マイクロカプセル化用組成物は、エポキシ機能樹脂を含有するキャリアを含む。エポキシ機能樹脂は、２５℃で約１０００センチポアズ未満の粘度を有し、好ましくは、２５℃で約６００センチポアズ未満の粘度を有する。キャリアは、好ましくは、キャリアの重量に基づいて少なくとも約０．１重量％の量で融剤を含む。さらに、マイクロカプセル化組成物は、キャリアの重量に関して少なくとも約５％の量で溶媒を含み、好ましくは、キャリアの重量に関して約４０％乃至６０％の溶媒を含む。
【００５３】
導電性粒子の適当な重量配分はマイクロカプセル化用組成物に使用される。マイクロカプセル化用組成物は、（マイクロカプセル化用組成物の重量に基づいて）約７５重量％を上回る導電性粒子を含む。好ましくは、マイクロカプセル化用組成物は、（マイクロカプセル化用組成物の重量に基づいて）約８０重量％乃至約９５重量％の導電性粒子を含む。マイクロカプセル化用組成物のバランスはキャリアである。
【００５４】
マイクロカプセル化組成物内の少なくとも５０重量％の導電性粒子の融点は、約４００℃未満である。たとえば、マイクロカプセル化用組成物の実質的にすべての導電性粒子は、約４００℃未満の融点をとり得る。好ましくは、マイクロカプセル化用組成物内の導電性粒子は、少なくとも約７５重量％を有し、好ましくは、約９０重量％以上を有し、導電性粒子の融点は約４００℃未満である。一部の実施例において、マイクロカプセル化用組成物内の少なくとも約５０重量％の導電性粒子は、約２６０℃未満の融点をとり、さらには、約２００℃未満の融点を有する。必要に応じて、マイクロカプセル化用組成物の導電性粒子のバランスは、約４００℃以上の融点を有する導電性粒子を含み得る。マイクロカプセル化用組成物中の導電性粒子、特に、約４００℃未満の融点を有する導電性粒子は、混じりけのない金属、金属合金、金属合金前駆体、金属化合物、及び、これらの混合物を含む。たとえば、導電性粒子は、Ｉｎ、Ｓｎ、Ｂｉ、Ｐｂ、Ｎｉ、Ｚｎ、Ｃｕ、Ｃｄ、Ｐｔ、Ｐｄ、Ａｕ及びＡｇからなる群より選択された１個以上の材料含み得る。
【００５５】
好ましくは、マイクロカプセル化用組成物中の導電性粒子は、はんだ粒子のような柔らかい材料を含む。これらの材料は、力を加えられたときに容易に変形するので、導電性粒子の間、並びに、他の導電性表面に優れた面接触が得られる。たとえば、導電性表面に対し導電性粒子を変形させることは、ランドとの接触面積を増加させる。はんだ組成物の適当な例は、金属、又は、適当な比率の金属元素を有する単相若しくは多相合金を含む。合金は、二元、三元、或いは、より高次の組成物である。二元合金の例には、Ｉｎ−Ｓｎ、Ｂｉ−Ｓｎ、Ｉｎ−Ａｇ、Ｓｎ−Ｓｂ、Ａｕ−Ｓｎ及びＰｂ−Ｓｎが含まれる。三元合金の例には、合金の重量に基づいて約１０重量％のＳｂと、５−２０重量％を含有するようなＰｂ−Ｓｂ−Ｓｎ合金が含まれる。より具体的なはんだの例には、重量％表示で、５２Ｉｎ／４８Ｓｎ、５８Ｂｉ／４２Ｓｎ、９７Ｉｎ／３Ａｇ、Ｉｎ、３７Ｐｂ／６３Ｓｎ、９６．５Ｓｎ／３．５Ａｇ、９５Ｓｎ／５Ｓｂ、８０Ａｕ／２０Ｓｎ、及び、９０Ｐｂ／１０Ｓｎが含まれる。
【００５６】
導電性粒子は、マイクロカプセル化用組成物で使用するため適当な任意のサイズ若しくは幾何形状を有する。粒子は約５０ミクロン未満のサイズを有する。好ましくは、粒子は、約５ミクロンから約２５ミクロンの範囲に収まるサイズを有する。導電性粒子は適当な形状をもち得る。たとえば、導電性粒子は、球形、不均整形、板状、及び、樹枝状の粒子形状の中の１個以上の形状を有する。好ましくは、導電性粒子は、略球形の形状を有する。
【００５７】
キャリアは熱硬化性特性を有し、マイクロカプセル化用組成物の液体部分の主要部分、好ましくは、マイクロカプセル化用組成物の永代部分の全部を構成する。また、キャリアは、樹脂、融剤、溶媒、及び、硬化剤を含む成分の適当な組合せを含み得る。付加的な材料をキャリア又はマイクロカプセル化用組成物に添加してもよい。たとえば、阻止剤及び界面活性剤をキャリアに添付してもよい。
【００５８】
さらに、キャリアは、熱処理を受けない場合には、非粘着性でも構わないが、熱処理されたときに（たとえば、熱硬化が始まるときに）粘着性になる。マイクロカプセル化用組成物は、誘電体層のアパーチャと整列されたアパーチャを有するステンシルを通してマイクロカプセル化用組成物を堆積することによって、ボンディングシートのアパーチャに堆積される。ステンシルは、開口のあるフレキシブルリリース層でもよいが、剛性ステンシルでもよい。マイクロカプセル化用組成物がステンシルのアパーチャを通って堆積された後、ステンシルは除去され、或いは、誘電体層の上にそのままにされ、誘電体層のバイアに堆積したマイクロカプセル化用組成物が残る。マイクロカプセル化用組成物内のキャリアはこの堆積処理中（すなわち、組成物が硬化される前）に依然として非粘着性であるため、マイクロカプセル化用組成物は、誘電体層のアパーチャに堆積させられたときにステンシルに接着しない。したがって、誘電体層のアパーチャに堆積されるマイクロカプセル化用組成物の量は、最大限にすることができる。
【００５９】
キャリアは適当な割合で樹脂を含有する。たとえば、樹脂は、キャリアの少なくとも約２０重量％の量を占め、好ましくは、キャリアの約３０重量％乃至約７５重量％の範囲に収まる。適当な樹脂は、エポキシ機能性を具備した分子（たとえば、化合物、ポリマー、オリゴマー）を含む。このような樹脂において、１エポキシド当りの樹脂の重量は、３００、４００又は５００以上に達する。好ましくは、エポキシ機能性樹脂は、１エポキシド当り５００を上回る重量を含む。より好ましくは、エポキシ機能性樹脂は、１エポキシド当り約５５０乃至約６６０の重量を有する。また、樹脂は、約１０００以上、好ましくは、約２０００乃至約３０００の分子重量（重量平均分子重量）を有するエポキシ機能性分子を含む。エポキシ機能性樹脂は、エポキシ機能性分子だけを含み、或いは、他の非エポキシ機能性分子と組み合わせて含む。
【００６０】
樹脂は、天然樹脂若しくは天然油のような天然物質から抽出される。脂肪酸及びその誘導体（たとえば、グリセリド）、特に、脂肪酸のエポキシ機能性誘導体（たとえば、リシノール酸のグリセリド）は、樹脂に含まれる。殆どの脂肪酸は高分子重量を有するが、機能性の程度は低い。好ましいエポキシ機能性樹脂は、ひまし油のような油から抽出される。このようなエポキシ機能性樹脂の具体例には、Shell Corporationから販売されているHeloxy^(R) 505を含むある種のHeloxy^(R)シリーズの樹脂がある。
【００６１】
樹脂は好ましくは低粘度である。たとえば、樹脂は、２５℃で約１０００センチポアズ未満の粘度を有し、好ましくは、２５℃で約６００センチポアズ未満の粘度を有する。樹脂の粘度は、より好ましくは、２５℃で約３００乃至５００センチポアズの範囲に収まる。樹脂及びキャリアは全体として、マイクロカプセル化用組成物内の導電性粒子の支配的な融点温度以上（たとえば、２００乃至２９０℃）に加熱されたとき、約１分よりも長い時間に亘って約５０センチポアズ未満（好ましくは、約１０センチポアズ未満）の粘度を有する。マイクロカプセル化用組成物中の導電性粒子の「支配的な融点温度」はマイクロカプセル化用組成物中の大部分の導電性粒子が融解する融点温度でもよい。
【００６２】
有利的には、次に形成されるコーティングの低粘度樹脂は、コーティングが非湿潤式壁を備えたアパーチャで処理（たとえば、加熱、圧縮）されるときに、金属粒子を融合させることによって直ちに置き換えられる点が有利である。この樹脂の置き換えは、マイクロカプセル化用組成物の導電性粒子の間により大きい接触と、湿潤とをもたらす。
【００６３】
融剤は、パッド及び粒子のような導電性表面から酸化物を取り除くために適した材料を含む。しかし、融剤は、好ましくは、有機酸を含む。有機酸は、比較的高い沸点を有するため好ましい。融剤の一例には、桂皮酸、琥珀酸、グルタル酸、アジピン酸、ピメリン酸、スベリン酸、アゼライン酸、アジピン酸、セバシン酸、前駆体、及び、それらの混合物が含まれる。好ましくは、融剤は、桂皮酸、アジピン酸、又は、化学的に類似した形で機能し、化学的に類似した構造を有する他の酸の中の少なくとも一つを含む。また、融剤は、キャリア内に適当な割合で含まれ得るが、好ましくは、キャリアの約０．１重量％乃至約２５重量％を構成する。
【００６４】
ある種の実施例では、融剤は、マイクロカプセル化用組成物中の導電性粒子の溶融及び融解が始まった後に選択的に樹脂を硬化させる。換言すると、融剤はマイクロカプセル化用組成物中の導電性粒子から酸化物を除去し、特に、より高いプロセス温度（たとえば、約２００℃以上、好ましくは、約２５０℃以上）でキャリア樹脂の硬化に寄与する。これらの実施例における融剤は、樹脂内の分子と化学的に連結するので、融剤は、樹脂内の分子に化学的に連結することによって硬化樹脂の中に組み込まれ得る。これにより、コネクションが作製された後、或いは、コネクションがサービスを始めた後に発生する腐食のような望ましくない化学反応に自由にかかわる融剤の量が著しく削減される。さらに、使用されていない融剤が結合されない形式で存在することにより、望ましくない表面導電性が生成され、多層回路基板内の分離された導電性領域の間で短絡を生じさせる。
【００６５】
また、このような融剤を使用するプロセスは、必要な初期材料が少なくなるので、複雑さが抑えられる。たとえば、ある種の実施例において、別個の硬化剤を用いる必要はないので、マイクロカプセル化用組成物に使用される成分の数が削減される。これらの実施例の場合に、マイクロカプセル化用組成物は、融剤の割合が従来使用されていた融剤よりも増加する。融剤は硬化剤として作用するので、融剤の量は増加され、樹脂を硬化させるために付加的な硬化剤を使用する必要はない。たとえば、ある種の実施例の場合に、融剤がキャリアの約１５重量％以上、又は、約２０重量％以上であるならば、付加的な硬化剤は使用する必要が無い。
【００６６】
本発明の第２の構成概念の好ましい実施例は、キャリアに硬化剤を含まない。しかし、必要に応じて、キャリアは樹脂の硬化を助けるため硬化剤を含む。硬化剤は、エポキシ機能的樹脂の完全に等価重量（樹脂を完全に硬化させるために必要な硬化剤の量）に添加され得る。たとえば、添加される硬化剤の量は、実質的にすべての硬化剤がエポキシ機能性樹脂の実質的にすべてのエポキシ基と反応するような量にすることができる。硬化剤が使用された場合、硬化剤は、キャリアの約３０重量％未満の量でキャリアに添加される。適当な硬化剤は、メチルテトラハイドロ無水フタル酸（ＭＴＨＰＡ）、nadic methyl anhydride（ＮＭＡ）、ドデシル 無水琥珀酸（ＤＤＳＡ）のような無水物を含む。この中でＭＴＨＰＡが好ましい。その理由は、ＭＴＨＰＡは、キャリア硬化時間を増加させ、導電性粒子が融解し、より高い効率及びより高い信頼性でネットワークにまとまるからである。また、好ましくは、水酸基を含まない硬化剤はキャリアのゲル化時間を増加させる利点があるので、選択的な硬化剤は水酸基を含まない。
【００６７】
キャリアには溶媒が含まれる。溶媒は、マイクロカプセル化用組成物内のキャリアが早期に凝固する可能性を減少させるため、エポキシ機能性樹脂に対し実質的に反応性がなく、すなわち、不活性である。キャリア、特に、キャリア内の樹脂の早期凝固は、導電性粒子が次に一体的に合体することを阻止し得る。この点に関して、溶媒分子は、水酸基及びアミンのような反応機能基と実質的に含まない。また、溶媒は、好ましくは、無極性、若しくは、実質的に無極性である。さらに、溶媒は、好ましくは、揮発性であり、好ましくは、室温以上に加熱されたときに容易に蒸発する。溶媒の適当な例の中には、メシチレン、ヘキサン、トルエン、及び、ベンゼンのような無極性溶媒、並びに、ジ（ポリプロプレン グリコール）メチル エーテル アセテートのようなエーテル アセテートが含まれる。溶媒は、少なくともキャリアの約５重量％の量、好ましくは、キャリアの約２０重量％乃至約８０重量％の量だけ存在する。
【００６８】
マイクロカプセル化用組成物に溶媒を使用する利点は以下の通りである。第１に、キャリア中の溶媒の使用は、キャリアの粘度を減少させるために役立ち、キャリアをより簡単にスクリーン印刷若しくはステンシル処理できるようになる。
【００６９】
第２に、溶媒は、第２の回路層を第１の回路層に積層する前に蒸発されるので、作製されたバイア構造体内の非導電性成分の体積は減少される。処理中にアパーチャ内の非導電性材料を除去することにより、非導電性材料は、次の導電性粒子の合体を妨害し、作製されたバイア構造体の合体した導電性粒子のボディ内に残る可能性が減少する。
【００７０】
第３に、マイクロカプセル化用組成物に溶媒を使用することは、柔軟剤のような成分をキャリア全体に一様に分散させ、導電性粒子上に形成されたコーティング材料に一様な特性を与える。
【００７１】
第４に、マイクロカプセル化用組成物に溶媒を使用することは、マイクロカプセル化導電性粒子の形成を促進する。バイア構造体を作製するためにマイクロカプセル化導電性粒子を使用する利点は以下に詳述する。
【００７２】
キャリア及び導電性粒子が選択された後、キャリア及び導電性粒子は、マイクロカプセル化用組成物に一様性を与えるため適当な操作と適当な装置を用いて一体的に混合される。たとえば、導電性粒子及びキャリアは、攪拌器又はブレンダーのような装置でマイクロカプセル化用組成物を機械的に混合することによって混合され得る。マイクロカプセル化用組成物の成分の混合は、成分が加熱されている間に行なわれる。
【００７３】
マイクロカプセル化用組成物が作製された後、マイクロカプセル化用組成物は加熱してもよい。加熱はマイクロカプセル化用組成物中の溶媒を蒸発させ、コーティング中にカプセル化された導電性粒子が残される。加熱は、真空下、若しくは、大気条件で行うことができる。マイクロカプセル化用組成物は、マイクロカプセル化導電性粒子を形成するため、３分以上に亘って約８０℃以上の温度に加熱され、好ましくは、約１０乃至３０分間に亘って約８０℃乃至約１２０℃の温度に加熱される。
【００７４】
図１４に示されるように、複数のマイクロカプセル化導電性粒子３３が作製され得る。各マイクロカプセル化導電性粒子は、導電性粒子３３（ａ）及びコーティング３３（ｂ）を含む。コーティング３３（ｂ）は、実質的に均一な厚さであり、約５ミクロン未満の厚さを有し、好ましくは、約１乃至５μｍの厚さを有する。複数のマイクロカプセル化粒子における平均コーティング厚は、５μｍ未満であり、好ましくは、約１乃至５μｍの厚さを有する。コーティングは、実質的に溶媒の無いキャリア材料を有するコーティング材料を含み得る。好ましくは、コーティング材料は、溶媒を含まないマイクロカプセル化用組成物を含有する実質的に硬化されていない熱硬化性樹脂組成物である。マイクロカプセル化導電性粒子が形成された後、多数の隙間が隣接したマイクロカプセル化粒子の間に存在する。
【００７５】
好ましくは、導電性粒子上のコーティング材料を実質的に完全に硬化させるための時間はかなり長い。たとえば、コーティング材料は、コーティングによってカプセル化された導電性粒子の融点までか熱された後、約１０、２０、３０、或いは、４０分以上経過後に安定ゲルを形成し得る。コーティングのゲル化時間は、マイクロカプセル化用組成物で使用される樹脂の等価重量を増加させることによっても延長される。コーティングのゲル化時間を延長することにより、導電性粒子は融解し、ゲル状コーティングが融解した導電性粒子間の接触を阻止する前に、凝集性ボディに流れ込む。導電性粒子が融解し、凝集性ボディを形成すると共に、先に粒子上に存在していたコーティング材料は、融解する導電性粒子によって置き換えられる。置換されたコーティング材料は、形成された導電性粒子の凝集性ボディの周りに配置される。さらに、置換されたコーティング材料は、ゲル状化し、加熱の増強及び／又は置換されたコーティング材料中の硬化剤の作用に応答して凝固する。
【００７６】
図９乃至１３を参照して、バイア構造体を作製するためマイクロカプセル化用組成物を使用する好ましい方法を説明する。図９乃至１３に示された第１の回路層３０及び第２の回路層３０’は、図１乃至８に関して説明された第１の回路層１０及び第２の回路層１０’のいずれかの特性を有する。
【００７７】
図９に示された第１の回路層３０は、誘電体層３１と第１の導電性領域３２とを有する。中間誘電体層３４及びステンシル３６は、第１の回路層３０上に配置され、共通アパーチャを有する。アパーチャは、マイクロカプセル化用組成物４０で満たされ、マイクロカプセル化用組成物４０は第１の導電性領域３２上に設けられる。ステンシル３６は、任意の安定構造を有するが、好ましくは、既に説明したタイプのリリース層である。本発明の第１の構成概念に関して説明したステンシルプロセスを含む適当なステンシルプロセスがマイクロカプセル化用組成物４０をアパーチャ内に堆積させるため使用される。上述の通り、ステンシルを用いて導電性組成物をボンディングシートのアパーチャに透過させたとき、異なるサイズを有するバイア構造体が生成される可能性がある。
【００７８】
中間誘電体層３４は、本発明の第１の構成概念において使用されたボンディングシートと同様のボンディングシートに含まれる。また、中間誘電体層３４は、充填された、又は、充填されていない熱硬化性ボンディングシートを含む。典型的な充填樹脂シートは、硬化していない樹脂と、（たとえば、押出しによって）シートに形成されたフィラ材料との混合物を含む。硬化していない樹脂は、Ｂステージ（いわゆるＢステージ樹脂）まで部分的に硬化され得る。予め含浸された（プレプレッグ）ボンディングシートは、湾曲した、又は、湾曲していないベースシートを含み、このベースシートの表面は硬化していない樹脂で覆われる。アラミド・ファイバ補強プレプレッグシート及び液晶ポリマー（ＬＣＰ）ファイバ補強プレプレッグは、レーザードリル加工処理に特に適合しているので、望ましいボンディングシートである。このようなボンディングシートの例には、日本製鋼製のポリイミドボンディングシートSPB-Aと、信越製のエポキシボンディングシートタイプＥ３１からＥ３８までが含まれる。
【００７９】
好ましくは、図９に示されたステンシル３６は、マイクロカプセル化用組成物４０が溶媒を除去するため加熱されている間、中間誘電体層３４の上に残る。しかし、必要ならば、ステンシル３６は、溶媒除去プロセス中に取り除いても構わない。導電性組成物４０は、溶媒を蒸発させるため、約８０℃以上の温度を含む適当な温度に加熱される。
マイクロカプセル化用組成物４０内の溶媒が蒸発された後、複数のマイクロカプセル化導電性粒子が誘電体層３４のアパーチャに残る。各マイクロカプセル化粒子は、実質的に溶媒を含まないキャリア材料からなる材料で被覆された導電性粒子を含む。
【００８０】
図１１に示されるように、複数のマイクロカプセル化導電性粒子４３は、第１の導電性領域３２の上と、誘電体層３４のアパーチャ内とに設けられる。複数のマイクロカプセル化導電性粒子４３には、マイクロカプセル化導電性粒子間に多数の隙間が含まれる。
【００８１】
複数のマイクロカプセル化導電性粒子４３が形成され、誘電体層３４のアパーチャに置かれた後、第２の回路層３０’はボンディングシート３４に積層され、誘電体層３１’上の第２の導電性パッド３２’は第１の導電性パッド３２と対向し、複数のマイクロカプセル化導電性粒子３３と接触する。積層プロセス中に、図１３に示されるような多層印刷回路基板５０を作製するため、熱及び圧力が第１の回路層３０と、誘電体層３４と、第２の回路層３０’とに加えられる。熱及び圧力は、加熱されたプラテン（図示しない）を用いて第１の回路層３０及び第２の回路層３０’の外面に加えられる。適当な積層用装置を使用することが可能であるが、Wabash VS75H-24 液圧真空プレスのような真空プレス機が好ましい。好ましくは、積層プロセスは真空下で行なわれる。
【００８２】
積層プロセス中に、加えられた熱は、導電性粒子を融解させ、一体的に合体させる。この融解の前に、キャリア内の融剤が導電性粒子から酸化物を取り除き、導電性領域及び他の導電性粒子への接着と電気的接触の能力が高められる。導電性粒子の合体は、コーティング材料を外側に移動させる。このとき、プラテンに加えられた圧力は、導電性粒子を導電性粒子の集団に圧縮し、コーティング材料の一部を略放射外方へ動かす。その結果として、移動させられたコーティング材料は、得られた合体導電性粒子の集団から多少離間される。移動したコーティング材料は、圧縮された円柱状の導電性粒子の集団を取り囲む材料の略円筒状のボディを形成する。円筒状の材料のボディが最終的に硬化したとき、硬化した環状構造体は、融解した導電性材料の集団の周りに配置され、硬化状態のバイア構造を形成する。硬化環状構造体は、約１０重量％未満であり、好ましくは、約５重量％未満の金属材料を含有し、バランスはキャリアの硬化成分である。
【００８３】
バイア構造体内の融解導電性材料の両端は、ボンディング領域を通って第１の回路層及び第２の回路層のそれぞれの導電性領域に接合し得る。ボンディング領域は、導電性領域と融解導電性粒子の集団との間の原子の拡散及び化学反応によって作製された金属間の層を含む。ボンディング領域は、導電性パッドと、マイクロカプセル化用組成物からの融解した合体導電性粒子との間に良好な電気的かつ機械的接合を与える。ある種の実施例では、ボンディング領域の面積的カバレッジは、対応したパッド上の誘電体層を介して露出した対応したパッドの面積の約７５％以上に達し、好ましくは、約９５％以上に達する。
【００８４】
誘電体層３４が熱硬化性材料を含む場合に、多層回路基板を作製するため複数のマイクロカプセル化導電性粒子を使用することによって、より信頼性の高い基板が得られる。たとえば、積層プレス機によって、誘電体層のアパーチャ内に配置された導電性スラリーに加えられた圧力は、場合によっては、液体キャリア及びスラリーの融解金属粒子をアパーチャから放射外方に向けて押出す。積層プレス機からの熱は、アパーチャ壁を柔軟化し、アパーチャに加えられた圧力はアパーチャのサイズを縮小し、液体キャリア及び融解導電性粒子を誘電体層の方に押出す。誘電体層の中間に延びる導電性材料は、誘電体層の断面図において、導電性舌状部と類似する。
【００８５】
複数のマイクロカプセル化粒子において、実質的に溶媒を含まないキャリアは、懸濁媒体の形ではなく、導電性粒子上のコーティングの形をなす。したがって、誘電体層のアパーチャ内の導電性組成物の非導電性成分は最小限に抑えられるが、導電性粒子の表面に望ましい融剤を提供する。圧力が誘電体層アパーチャ内のマイクロカプセル化導電性粒子に加えられたとき、殆どの融解中の導電性粒子及び流動中のコーティング材料は、マイクロカプセル化粒子間に存在していた隙間を埋める。この隙間は、流動中の導電性材料とコーティング材料が誘電体層の中間に到達する可能性が実質的に低減されるように導電性材料とコーティング材料が流れるための空間を与える。その結果として、誘電体層に導電性舌状部が形成される可能性は減少し、多層印刷回路基板に短絡が生じる可能性は低下する。
【００８６】
マイクロカプセル化粒子を使用するその他の利点は、図１５乃至１７を参照して説明される。図１５には、1998年12月1日に出願された米国特許出願第09/203,126号に記載された導電性スラリーがバイア構造体形成材料として使用され、1998年11月13日に出願された米国特許出願第09/192,003号に記載された積層プロセスに対する温度−時間プロファイルが示されている。これらの特許出願は、本願と同一譲受人に譲受され、全ての目的のため全体が参考のため引用される。図１６及び１７
には、バイア構造体形成材料としてマイクロカプセル化粒子を使用する積層プロセス用の温度−時間プロファイルが示されている。
【００８７】
米国特許出願第09/192,003号に記載された積層プロセスにおいて、熱硬化性ボンディングシートが使用され、プロセス温度は、積層プロセスの最初の８分間にピーク温度（たとえば、図１５におけるＴ（ピーク））以上に上昇される。この時間は図１５に示されたｔ（ピーク）に対応する。ピーク温度は、バイア構造体を形成する導電性粒子の平均融点よりも約５℃乃至約２０℃高い。したがって、この温度は、つぎの５分間で、ボンディングシートの硬化に適した低い方の温度（たとえば、図１５ではＴ（硬化）として示されている）まで下げられる。ボンディングシートが硬化した後、積層装置は冷却され、作製された多層印刷回路基板は積層装置から取り外される。
【００８８】
有利的には、本発明の第２の構成概念の実施例において、ピーク温度までの上昇時間は増加させてもよい。より詳細には、プロセス温度は、マイクロカプセル化導電性粒子上のコーティング材料を直ちに硬化させることなく、積層プロセスの最初の３０乃至４０分間にピーク温度（たとえば、図１６及び１７にＴ（ピーク）として示される）以上に高められる。この時間は、図１６及び１７に示されたｔ（ピーク）と対応する。本発明の第２の構成概念による実施例において、温度は、約１０℃／分以下の速度で増加させることができ、好ましくは、約６℃／分乃至約８℃／分以下の速度で上昇する。
【００８９】
図１５に示された温度−時間プロファイルを、図１６及び１７に示された温度−時間プロファイルと比較すると、ピーク温度までの温度上昇は、本発明の第２の構成概念によって作製されたマイクロカプセル化粒子を使用する方が緩やかであることがわかる。積層温度をピーク温度まで徐々に上昇させることによって、導電性粒子は徐々に融解し、粘着導電性ボディを形成し、ボンディングシートは徐々に硬化する。硬化中のボンディングシート内のアパーチャ壁を徐々に固めることにより、融解中の導電性材料がボンディングシートの中間まで達することが妨げられ、舌状部の形成が抑えられる。既に説明したように、導電性舌状部の形成は誘電体層に望ましくない短絡を生じさせる原因になる。
【００９０】
アパーチャ壁は、図１７に示された温度プロファイルを使用することによってより効率的に固めることができる。図１７には、プロセス温度が、ボンディングシートの硬化温度以上であり、アパーチャ内の導電性粒子のリフロー温度又は融点温度に満たない温度まで徐々に上昇される温度プロファイルが示されている。したがって、積層温度は、ある時間間隔に亘ってボンディングシートの硬化温度以上に保たれる。典型的にこの時間間隔は、５分以上の時間であり、好ましくは、約５分から約３０分の間である。この時間間隔中、ボンディングシートは硬化し、アパーチャ壁は固まる。次に、積層温度は、マイクロカプセル化導電性粒子をリフローさせるため、ピーク温度Ｔ（ピーク）まで上昇される。バイア構造体及び多層印刷回路基板が形成された後、温度は室温まで下げられる。マイクロカプセル化導電性粒子をリフロー処理する前に、温度をある時間間隔に亘ってボンディングシートの硬化温度近傍以上、かつ、リフロー温度未満に保つことによって、ボンディングシートのアパーチャ壁が硬化し、導電性材料がボンディングシートの中間まで達することが確実に妨げられる。
【００９１】
本発明の第２の構成概念によるバイア構造体は、好ましい物理的特性及び電気的特性を有する。たとえば、バイア構造体は、約１０ミクロン乃至約１００ミクロンの平均高さを有し、約５０ミクロン乃至約２５０ミクロンの平均径を有するとき、ｌ約２０、１０、５、或いは、２ミリオーム未満の抵抗を有する。さらに、バイア構造体周辺の多層回路基板の領域は、ブリスタが全くないか、或いは、実質的にブリスタを含まない。その上、本発明の実施例において、約１．０ｋｇ／ｃｍ以上の剥離長さが得られる。
【００９２】
最終的な多層回路基板は、湿潤状態及び高温熱循環をうけるときに、好ましい動作を示す。たとえば、本発明の第１の構成概念に関して説明したデージーチェーンパターンに類似したデージーチェーンパターンを含む試験基板が作製された。しかし、この試験基板内のバイア構造体は、Ａｕ／２０Ｓｎはんだではなく、Ｓｎ／５Ｓｂはんだを用いて作製された。平坦な銅パッドを備えた試験基板は、熱循環及び熱疲労試験を除く、すべての信頼性試験に合格した。これらの試験の不合格は、亀裂を生じさせると考えられる重大なＣｕ−Ｓｎ金属間成長の形成が原因である。無電解Ｎｉ拡散バリアと、銅パッド上の金保護層を使用することにより、重大な金属間成長が除去された。Ｓｎ／５Ｓｂはんだから作られたバイア構造体を具備したこのようなＮｉ／Ａｕ層を使用する試験基板は、表１に掲載された全ての試験に合格した。
【００９３】
本発明の第１の構成概念に関して説明したように、本発明の第２の構成概念による方法の実施例は、回路層内のバイア構造体密度よりも高い回路層間のバイア構造体密度を有する多層印刷回路基板を提供する。有利的には、本発明の第１の構成概念の実施例において、ボンディングシート層内には、回路設計に悪影響を与える内部電気配線を妨げるドリル加工された大きいスルーホールは存在しない。
【００９４】
以下の例は、本発明の第２の構成概念による実施例を説明する例であり、例示を目的とするものであって、本発明の範囲を制限するものではない。
【００９５】
【実施例】
例１（ａ）
スラリーは、約２５μｍ未満の径を有する１３グラムの９５Ｓｎ−５Ｓｂはんだ粉末と、０．４４４グラムのHeloxy^(R)505と、０．０６６グラムのMTHPA(Landau Lindride 12)と、０．０８８グラムの桂皮酸と、０．６００グラムのメシチレン溶媒とをいっしょに混合することにより作製された。桂皮酸は、最初、約１３０℃乃至１５０℃の温度でHeloxy^(R)505中に溶解され、冷却された。混合物が冷却されると共に、MTHPAが攪拌された。次に、メシチレンが冷却された混合物に添加された。混合物は、次に、スラリーを作製するためはんだ粉末に加えられた。スラリーは、誘電体層内のアパーチャに５０μｍの厚さでステンシル処理され、アパーチャの底で導電性パッド上にステンシル処理された。各アパーチャは約１８０μｍの径と、約５０μｍの高さを有する。スラリーは、溶媒を取り除き、マイクロカプセル化された９５Sn−５Sb粒子を形成するため、アパーチャ内で約１５分間、約８０℃で加熱された。粒子上のコーティングの厚さは約１．５ミクロンであり、各マイクロカプセル化粒子の約２０体積％を構成した。
【００９６】
回路層は誘電体層に積層され、回路層上の導電性パッドはアパーチャ内のマイクロカプセル化粒子の上に設けられた。得られた構造体は、加熱され、積層プレス機で加圧された。プレス機の温度は３０分間に約２６０℃まで上昇され、５分間で約１８０℃まで下げられ、１時間に亘って１８０℃で保たれた。アパーチャ内のはんだは融解し、実質的に５０μの高さの略円柱状の１８０ミクロン径のはんだバイア構造に合体した。バイア構造体の両端は、対向したパッドとの間で電気的な接続を行うため、それぞれの導電性パッドに接合された。作製されたバイア構造体の電気抵抗は、０．１ミリオームの標準偏差で約１．４ミリオームであることが観察された。１７０００本以上のバイア構造体が作製され、１００％の歩留まり率が得られた。
【００９７】
例１（ｂ）
例１（ａ）のプロセスが繰り返された。ただし、マイクロカプセル化用組成物は誘電体層内の１４０ミクロン径のアパーチャに５０ミクロンの厚さで堆積させられた。作製されたバイア構造体の抵抗は、約０．２ミリオームの標準偏差で約２．１ミリオームであった。１７０００本以上のバイア構造体が作製され、１００％の歩留まり率が得られた。
【００９８】
例１（ｃ）
例１（ａ）のプロセスが繰り返された。ただし、はんだ粒子は１５ミクロン以下のサイズを有し、導電性粒子上のコーティングの厚さは約１ミクロンである。作製されたバイア構造体の電気抵抗は、０．１ミリオームの標準偏差で約１．４ミリオームであることがわかった。１７０００本以上のバイア構造体が作製され、１００％の歩留まり率が得られた。
【００９９】
例２（ａ）
スラリーは、例１（ａ）に記載されたスラリーと同じ方法で作製された。ただし、ジ（ポリプロプレン グリコール）メチルエーテルアセテートがメシチレンの代わりに溶媒として使用された。
【０１００】
アパーチャ内のはんだは融解し、実質的に５０μの高さの略円柱状の１８０ミクロン径のはんだバイア構造に合体した。作製されたバイア構造体の電気抵抗は、０．１ミリオームの標準偏差で約１．４ミリオームであることが観察された。１７０００本以上のバイア構造体が作製され、１００％の歩留まり率が得られた。
【０１０１】
例２（ｂ）
例２（ａ）のプロセスが繰り返された。ただし、マイクロカプセル化用組成物は誘電体層内の１４０ミクロン径のアパーチャに５０ミクロンの厚さで堆積させられた。作製されたバイア構造体の抵抗は、約０．２ミリオームの標準偏差で約２．１ミリオームであった。１７０００本以上のバイア構造体が作製され、１００％の歩留まり率が得られた。
【０１０２】
例３（ａ）
例１（ａ）のプロセスが繰り返された。ただし、Ｓｎ−３．５Ａｇはんだ粒子（融点：２２１℃、積層はんだ付け温度：約２３０℃乃至２６０℃）が９５Ｓｎ−５Ｓｂはんだ粒子の代わりに使用された。
【０１０３】
アパーチャ内のはんだは融解し、実質的に５０μの高さの略円柱状の１８０ミクロン径のはんだバイア構造に合体した。作製されたバイア構造体の電気抵抗は、０．１ミリオームの標準偏差で約１．４ミリオームであることが観察された。１７０００本以上のバイア構造体が作製され、１００％の歩留まり率が得られた。
【０１０４】
例３（ｂ）
例１（ｂ）のプロセスが繰り返された。ただし、Ｓｎ−３．５Ａｇはんだ粒子（融点：２２１℃、積層はんだ付け温度：約２３０℃乃至２６０℃）が９５Ｓｎ−５Ｓｂはんだ粒子の代わりに使用された。
【０１０５】
径が１４０ミクロンで高さが５０ミクロンである作製されたバイア構造体の電気抵抗は、０．２ミリオームの標準偏差で約２．１ミリオームであることが観察された。１７０００本以上のバイア構造体が作製され、１００％の歩留まり率が得られた。
【０１０６】
例３（ｃ）
例２（ａ）のプロセスが繰り返された。ただし、Ｓｎ−３．５Ａｇはんだ粒子（融点：２２１℃、積層はんだ付け温度：約２３０℃乃至２６０℃）が９５Ｓｎ−５Ｓｂはんだ粒子の代わりに使用された。
【０１０７】
径が１４０ミクロンで高さが５０ミクロンである作製されたバイア構造体の電気抵抗は、０．１ミリオームの標準偏差で約１．４ミリオームであることが観察された。１７０００本以上のバイア構造体が作製され、１００％の歩留まり率が得られた。
【０１０８】
例３（ｄ）
例２（ｂ）のプロセスが繰り返された。ただし、Ｓｎ−３．５Ａｇはんだ粒子（融点：２２１℃、積層はんだ付け温度：約２３０℃乃至２６０℃）が９５Ｓｎ−５Ｓｂはんだ粒子の代わりに使用された。
【０１０９】
径が１４０ミクロンで高さが５０ミクロンである作製されたバイア構造体の電気抵抗は、０．２ミリオームの標準偏差で約２．１ミリオームであることが観察された。１７０００本以上のバイア構造体が作製され、１００％の歩留まり率が得られた。
【０１１０】
例４
例１（ａ）に記載されたスラリーと同じ方法でスラリーが作製された。ただし、６３Ｓｎ−３７Ｐｂはんだ粒子が９５Ｓｎ−５Ｓｂはんだ粒子の代わりに使用された。また、本例では、積層工程は、２１０℃までの３分間の温度勾配と、１７０℃までの４分間の温度勾配とを含み、圧力は、回路基板上で約１時間に亘ってこの温度に保たれた。６３Ｓｎ−３７Ｐｂはんだ粒子は、１８０μｍの径を有する１７０００個以上のアパーチャと、７０μｍの径を有する１７０００個以上のアパーチャに、誘電体層の５０μｍの厚さで堆積させた。
【０１１１】
パッド間に作製されたはんだバイア構造体の電気抵抗は、１８０ミクロンのバイア構造体の場合に、０．１ミリオームの標準偏差で約２．０ミリオームであり、７０ミクロンのバイア構造体の場合に、約０．１ミリオームの標準偏差で約３．５ミリオームであることが観察された。どちらの場合も１００％の歩留まり率が得られた。
【０１１２】
例５
例１（ａ）に記載されたスラリーと同じ方法でスラリーが作製された。ただし、８０Ａｕ−２０Ｓｎはんだ粒子が９５Ｓｎ−５Ｓｂはんだ粒子の代わりに使用された。また、本例では、積層工程は、２９７℃までの５分間の温度勾配と、室温までの３０分間の温度勾配とを含む。８０Ａｕ−２０Ｓｎはんだ粒子は、誘電体層内の１８０μｍの径を有する１７０００個以上のアパーチャと、７０μｍの径を有する１７０００個以上のアパーチャに５０μｍの厚さで堆積させた。
【０１１３】
パッド間に作製されたはんだバイア構造体の電気抵抗は、１８０ミクロンのバイア構造体の場合に、０．１ミリオームの標準偏差で約２．７ミリオームであることが観察された。１００％の歩留まり率が得られた。
【０１１４】
比較例１
例１（ａ）及び１（ｂ）に記載されたプロセスが繰り返された。ただし、マイクロカプセル化用組成物は、溶媒として、メシチレンの代わりにテトラグリムを含有する。キャリアの早期凝固は、導電性粒子の合体を阻止すると考えられるので、高抵抗及び一部の開路を有するバイア構造体が形成された。
【０１１５】
本発明の第１の構成概念の局面若しくは実施例は、本発明の第２の構成概念の局面若しくは実施例と、別々に、或いは、両方を併せて適当な形で用いることが可能である。上記の通り、本発明は具体的に例示された実施例に関して説明されているが、本発明の範囲を逸脱すること無く、ここに開示された事項に基づいて種々の代替、変更及び適応をなし得ることに注意する必要がある。
【０１１６】
以上の説明に関して更に以下のような態様が考えられる。
【０１１７】
（１） 第１の導電性領域を有する第１の回路層、ボンディングシート、及び、リリース層を含み、上記ボンディングシートが上記第１の回路層と上記リリース層の間に配置された積層を作製する工程と、
上記第１の導電性領域を露出させるため、上記ボンディングシート及び上記リリース層にアパーチャを作製する工程と、
上記アパーチャに導電性組成物を堆積する工程と、
導電性バンプを作製するため上記導電性組成物が上記アパーチャ内にある間に上記導電性組成物をリフロー処理する工程と、
上記ボンディングシートから上記リリース層を分離する工程と、
第２の導電性領域が上記導電性バンプに電気的接続されるように上記第２の導電性領域を有する第２の回路層を上記第１の回路層の上に重ねる工程とを有する、多層印刷回路基板を作製する方法。
【０１１８】
（２） 上記アパーチャを作製する工程は、上記第１の導電性領域を露出させるため、上記ボンディングシート及び上記リリース層をレーザ穿孔する工程を有する、項（１）記載の方法。
【０１１９】
（３） 上記積層を作製する工程は、上記ボンディングシート及び上記リリース層を上記第１の回路層に重ねる工程を有する、項（１）又（２）記載の方法。
【０１２０】
（４） 上記積層を作製する工程は、
第１のリリース層及びボンディングシートを有する複合物を、上記第１のリリース層が上記ボンディングシートの上になるように上記第１の回路層に重ねる工程と、
上記ボンディングシートの表面を露出させるため、上記第１のリリース層を剥離する工程と、
上記積層を作製するため、上記ボンディングシートの上記露出した表面に第２のリリース層を重ねる工程とを有する、項（１）乃至（３）のうちいずれか一項記載の方法。
【０１２１】
（５） 上記アパーチャは約２５ミクロン乃至約５００ミクロンの径を有する、項（１）乃至（４）のうちいずれか一項記載の方法。
【０１２２】
（６） 上記ボンディングシートから上記リリース層を分離する工程は、上記ボンディングシートから上記リリース層を剥離する工程を有する、項（１）乃至（５）のうちいずれか一項記載の方法。
【０１２３】
（７） 上記導電性バンプと上記第２の回路層の上記第２の導電性領域との間に配置され、金属間接合を有するボンディング領域を作製する工程を更に有する項（１）乃至（６）のうちいずれか一項記載の方法。
【０１２４】
（８） 上記第２の導電性領域は導電性パッドを含む、項（１）乃至（７）のうちいずれか一項記載の方法。
【０１２５】
（９） 上記アパーチャを作製する工程の後に、
上記アパーチャを洗浄する工程を更に有する項（１）乃至（８）のうちいずれか一項記載の方法。
【０１２６】
（１０） 上記導電性組成物を堆積する工程は、上記リリース層の上面の上と上記アパーチャの中に上記導電性組成物を詰め込む工程を有する、項（１）乃至（９）のうちいずれか一項記載の方法。
【０１２７】
（１１） 上記ボンディングシートは熱硬化性樹脂を含む項（１）乃至（１０）のうちいずれか一項記載の方法。
【０１２８】
（１２） 上記導電性組成物ははんだを含む項（１）乃至（１１）のうちいずれか一項記載の方法。
【０１２９】
（１３） 第１の導電性領域を有する第１の回路層と、
上記第１の回路層上に設けられたボンディングシートと、
上記ボンディングシート上に設けられたリリース層とを含み、
上記ボンディングシート及び上記リリース層は、上記第１の導電性領域の上に共通のアパーチャが設けられ、
上記共通のアパーチャは導電性バンプを有する、バンプ付き回路構造体。
【０１３０】
（１４） 上記ボンディングシートは熱可塑性である項（１３）記載のバンプ付き回路構造体。
【０１３１】
（１５） 上記導電性バンプは上記ボンディングシートの上面に延在する、項（１３）又は（１４）記載のバンプ付き回路構造体。
【０１３２】
（１６） 上記導電性バンプははんだを含む、項（１３）乃至（１５）のうちいずれか一項記載のバンプ付き回路構造体。
【０１３３】
（１７） 上記リリース層はポリイミドを含む、項（１３）乃至（１６）のうちいずれか一項記載のバンプ付き回路構造体。
【０１３４】
（１８） 項（１）乃至（１２）のうちいずれか一項記載の方法を用いて作製された多層印刷回路基板。
【０１３５】
（１９） 項（１８）記載の多層印刷回路基板と、
上記多層印刷回路基板上に配置された１個以上のチップとを含むマルチチップモジュール。
【０１３６】
（２０） 約４００℃未満の融点を有する導電性粒子と、
上記導電性粒子のコーティングとを含み、
上記コーティングは、２５℃で約１０００センチポアズ未満の粘度を有するエポキシ機能性樹脂、若しくは、上記エポキシ機能性樹脂の誘導体と、融剤又は融剤の誘導体とを含む、マイクロカプセル化導電性粒子。
【０１３７】
（２１） 上記エポキシ機能性樹脂はひまし油誘導体である、項（２０）記載のマイクロカプセル化導電性粒子。
【０１３８】
（２２） 上記エポキシ機能性樹脂は１エポキシド当たり約５００以上の重量を有する、項（２０）又は（２１）記載のマイクロカプセル化導電性粒子。
【０１３９】
（２３） 上記コーティングは約５ミクロン未満の実質的に均一な厚さを有する、項（２０）乃至（２２）のうちいずれか一項記載のマイクロカプセル化導電性粒子。
【０１４０】
（２４） 上記コーティングは硬化剤を更に含む項（２０）乃至（２３）のうちいずれか一項記載のマイクロカプセル化導電性粒子。
【０１４１】
（２５） 上記導電性粒子ははんだを含む、項（２０）乃至（２４）のうちいずれか一項記載のマイクロカプセル化導電性粒子。
【０１４２】
（２６） ２５℃で約１０００センチポアズ未満の粘度を有するエポキシ機能性樹脂、上記エポキシ機能性樹脂と実質的に反応しない溶媒、及び、融剤を含むキャリアと、約４００℃未満の融点を有する複数の導電性粒子とを混合する処理によって作製されたマイクロカプセル化用組成物。
【０１４３】
（２７） 上記溶媒は無極性溶媒である、項（２６）記載のマイクロカプセル化用組成物。
【０１４４】
（２８） 硬化剤を更に含む項（２６）又は（２７）記載のマイクロカプセル化用組成物。
【０１４５】
（２９） 上記エポキシ機能性樹脂は１エポキシド当り約５５０乃至約６６０の重量を有する、項（２６）乃至（２８）のうちいずれか一項記載のマイクロカプセル化用組成物。
【０１４６】
（３０） 上記エポキシ機能性樹脂はひまし油の誘導体である、項（２６）乃至（２９）のうちいずれか一項記載のマイクロカプセル化用組成物。
【０１４７】
（３１） 上記エポキシ機能性樹脂の量は上記キャリアの少なくとも約２０重量％であり、
上記融剤の量は上記キャリアの少なくとも約１重量％であり、
上記溶媒の量は上記キャリアの約４０重量％乃至約６０重量％である、項（２６）乃至（３０）のうちいずれか一項記載のマイクロカプセル化用組成物。
【０１４８】
（３２） 上記導電性粒子ははんだを含む、項（２６）乃至（３１）のうちいずれか一項記載のマイクロカプセル化用組成物。
【０１４９】
（３３） スラリーを作製するため、２５℃で約１０００センチポアズ未満の粘度を有するエポキシ機能性樹脂、上記エポキシ機能性樹脂と実質的に反応しない溶媒、及び、融剤を含むキャリアと、約４００℃未満の融点を有する複数の導電性粒子とを混合する工程と、
上記溶媒を蒸発させるため上記スラリーを加熱する工程とを含む、複数のマイクロカプセル化導電性粒子を作製する方法。
【０１５０】
（３４） スラリーを作製するため、２５℃で約１０００センチポアズ未満の粘度を有するエポキシ機能性樹脂、上記エポキシ機能性樹脂と実質的に反応しない溶媒、及び、融剤を含むキャリアと、約４００℃未満の融点を有する複数の導電性粒子とを混合する工程と、
誘電体層内のアパーチャの第１の端に設けられた第１の導電性領域に上記スラリーを堆積させる工程と、
上記溶媒を蒸発させ、上記誘電体層の上記アパーチャ内に複数のマイクロカプセル化導電性粒子を作製するため、上記スラリーを加熱する工程と、
上記複数のマイクロカプセル化導電性粒子を上記アパーチャの第２の端に設けられた第２の導電性領域と接触させる工程と、
上記第１の導電性領域及び上記第２の導電性領域と電気的に接続したバイア構造体を作製するため上記複数のマイクロカプセル化導電性粒子に圧力と熱を加える工程とを含む、多層印刷回路基板を作製する方法。
【０１５１】
（３５） 上記溶媒は無極性である、項（３４）記載の方法。
【０１５２】
（３６） 上記誘電体層は熱硬化性である、項（３４）又は（３５）記載の方法。
【０１５３】
（３７） 上記導電性粒子ははんだを含む、項（３４）乃至（３６）のうちいずれか一項記載の方法。
【０１５４】
（３８） 上記圧力と熱を加える工程は真空下で圧力と熱を加える、項（３４）乃至（３７）のうちいずれか一項記載の方法。
【０１５５】
（３９） 上記圧力と熱を加える工程は積層プレス機を用いて圧力と熱を加える、項（３４）乃至（３８）のうちいずれか一項記載の方法。
【０１５６】
（４０） 上記圧力と熱を加える工程は、上記導電性粒子のピーク温度以上の温度まで上記マイクロカプセル化粒子を加熱する工程を含む、項（３４）乃至（３９）のうちいずれか一項記載の方法。
【０１５７】
（４１） 上記マイクロカプセル化粒子を加熱する工程は毎分約１０℃未満の速度で上記マイクロカプセル化粒子を加熱する、項（４０）記載の方法。
【０１５８】
（４２） 項（３４）乃至（４１）のうちいずれか一項記載の方法を用いて作製された多層印刷回路基板。
【０１５９】
（４３） 項（４２）記載の多層印刷回路基板と、
上記多層印刷回路基板に設けられた１個以上のチップとを含むマルチチップモジュール。
【０１６０】
（４４） 複数の穿孔されたアパーチャ、及び、上記アパーチャに設けられたバイア構造体を有する第１の回路層と、
複数の穿孔されたアパーチャ、及び、上記アパーチャに設けられたバイア構造体を有する第２の回路層と、
上記第１の回路層と上記第２の回路層の間に設けられた複数のバイア構造体を有するボンディングシートとを含み、
上記ボンディングシート内の上記バイア構造体の密度は、上記第１の回路層内の上記バイア構造体及び上記第２の回路層内の上記バイア構造体の各密度以上である、多層回路基板。
【０１６１】
【発明の効果】
上記の説明の通り、本発明によれば、導電性粒子間の隙間は非導電性のバインダで充填されないため、バイア構造体の全体としての導電性の制限が無くなり、高信頼性、効率的、低価格の方法、材料及び構造体を用いて多層回路基板を製作することができる。
【図面の簡単な説明】
【図１】本発明の第１の構成概念に従って導電性バンプを用いて多層印刷回路基板を作製する方法を説明する回路層の断面図である。
【図２】本発明の第１の構成概念に従って導電性バンプを用いて多層印刷回路基板を作製する方法を説明する回路層の断面図である。
【図３】本発明の第１の構成概念に従って導電性バンプを用いて多層印刷回路基板を作製する方法を説明する回路層の断面図である。
【図４】本発明の第１の構成概念に従って導電性バンプを用いて多層印刷回路基板を作製する方法を説明する回路層の断面図である。
【図５】本発明の第１の構成概念に従って導電性バンプを用いて多層印刷回路基板を作製する方法を説明する回路層の断面図である。
【図６】本発明の第１の構成概念に従って導電性バンプを用いて多層印刷回路基板を作製する方法を説明する回路層の断面図である。
【図７】本発明の第１の構成概念に従って導電性バンプを用いて多層印刷回路基板を作製する方法を説明する回路層の断面図である。
【図８】本発明の第１の構成概念に従って導電性バンプを用いて多層印刷回路基板を作製する方法を説明する回路層の断面図である。
【図９】本発明の第２の構成概念に従ってマイクロカプセル化導電性粒子を用いて印刷回路基板を作製する方法を説明する回路層の断面図である。
【図１０】本発明の第２の構成概念に従ってマイクロカプセル化導電性粒子を用いて印刷回路基板を作製する方法を説明する回路層の断面図である。
【図１１】本発明の第２の構成概念に従ってマイクロカプセル化導電性粒子を用いて印刷回路基板を作製する方法を説明する回路層の断面図である。
【図１２】本発明の第２の構成概念に従ってマイクロカプセル化導電性粒子を用いて印刷回路基板を作製する方法を説明する回路層の断面図である。
【図１３】本発明の第２の構成概念に従ってマイクロカプセル化導電性粒子を用いて印刷回路基板を作製する方法を説明する回路層の断面図である。
【図１４】マイクロカプセル化金属粒子の断面図である。
【図１５】導電性スラリーを使用する積層プロセスによる時間に対する温度のグラフである。
【図１６】マイクロカプセル化導電性粒子を使用する積層プロセスによる時間に対する温度のグラフである。
【図１７】マイクロカプセル化粒子を使用する積層プロセスによる時間に対する温度のグラフである。
【符号の説明】
１０ 第１の回路層
１１ 誘電体層
１２ パターン付金属層
１２（ａ）、１２（ｂ），１２（ｃ） 導電性領域
１４ ボンディングシート
１６ リリース層
１８ アパーチャ
２０ 積層体
２１ 残留物
２２ 導電性バンプ
３３ マイクロカプセル化導電性粒子
３３（ａ） 導電性粒子
３３（ｂ） コーティング
１００ 多層回路基板

Claims (1)

1. 第１の導電性領域を有する第１の回路層、ボンディングシート、及び、リリース層を含み、上記ボンディングシートが上記第１の回路層と上記リリース層の間に配置された積層構造を作製する工程と、
   上記第１の導電性領域を露出させるため、上記ボンディングシート及び上記リリース層にアパーチャを作製する工程と、
   上記アパーチャに導電性組成物を堆積する工程と、
   導電性バンプを作製するため上記導電性組成物が上記アパーチャ内にある間に上記導電性組成物をリフロー処理する工程と、
   上記ボンディングシートから上記リリース層を分離する工程と、
   第２の導電性領域が上記導電性バンプに電気的接続されるように、上記第２の導電性領域を有する第２の回路層を上記第１の回路層の上に重ねる工程と、
   を有することを特徴とする多層印刷回路基板を作製する方法。

Images