JP3805817B2 - 集積回路用のデジタル駆動回路 - Google Patents

集積回路用のデジタル駆動回路 Download PDF

Info

Publication number
JP3805817B2
JP3805817B2 JP30472095A JP30472095A JP3805817B2 JP 3805817 B2 JP3805817 B2 JP 3805817B2 JP 30472095 A JP30472095 A JP 30472095A JP 30472095 A JP30472095 A JP 30472095A JP 3805817 B2 JP3805817 B2 JP 3805817B2
Authority
JP
Japan
Prior art keywords
output
drive circuit
digital
digital drive
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30472095A
Other languages
English (en)
Other versions
JPH08228137A (ja
Inventor
クヌート・カエザー
ノルベルト・グライトシュス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Publication of JPH08228137A publication Critical patent/JPH08228137A/ja
Application granted granted Critical
Publication of JP3805817B2 publication Critical patent/JP3805817B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00369Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/02Shaping pulses by amplifying

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Analogue/Digital Conversion (AREA)
  • Logic Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、集積回路(IC)、特にアナログおよびデジタルの両方の部分的回路が半導体の基板上に配置されるICのためのデジタル駆動回路に関する。
【0002】
【従来の技術】
そのような駆動回路は、容量性の負荷を示す後続する構成要素を駆動するために使用される。負荷容量は、それを再充電するのに必要とされる電流を決定する。容量が大きく、再充電の時間が固定されているために、高電流が必要とされる。回路内に存在するインダクタンスおよび抵抗のために、高い再充電電流が干渉電圧を発生し、内部電源電圧の雑音および入力信号の雑音にそれぞれ対応する電源電圧のディップを生じる。加えて、雑音は再充電処理数および再充電速度と共に増加する。高データ速度のための多数のデジタル出力を備えたICの場合、発生された入力信号の雑音によって生じる干渉は特に強力である。加えて、駆動回路によって駆動される構成要素の負荷容量は各応用、即ち各顧客に依存している。駆動回路は、異なる負荷容量での使用に適するように設計されなければならない。これは、次の回路への電流を最適に整合し、駆動回路の出力電力を正確に予め決定することを困難にする。
【0003】
駆動回路は、“最悪の場合”に対して設計されるのが普通である。これは、例えば高データ率の場合において顧客によって使用可能な最大負荷容量および負荷容量を再充電するために要求される最短時間である。その場合、高電流が要求され、入力信号の雑音が比較的に高くなる。この設計に関して、駆動回路は全ての応用に対して使用可能であるが、最悪の場合よりもより好ましい場合において、電流が不必要に高くなり、その結果不必要な雑音が生じるであろう。最良の場合に要求される電流は、例えば4つの要因によって、最悪の場合に要求される電流と異なる。
【0004】
ドイツ特許公報DE 42 33 850号明細書(ITT 整理番号 C-DIT-1449 )は、駆動回路の出力段の電流を設定する方法を提案する。適切な電流および電圧制御によって、時間遅延が達成されて、電流の上昇が一層緩やかになる。この方法において、非常に高い電流のピークを回避することができる。しかしながら、非常に高いデータ率では、電流信号のこの遅延に対する時間がないので、この方法を使用することはできない。
【0005】
【発明が解決しようとする課題】
本発明の目的は、集積回路が大多数のデジタル出力を有し、高データ率であっても、各応用に適応する異なる駆動電流を導出する集積回路用のデジタル駆動回路を提供することである。
【0006】
【課題を解決するための手段】
この目的は、本発明の集積回路用デジタル駆動回路によって達成される。本発明は、出力トランジスタを含む複数の並列に接続されたプッシュプル出力分岐を有する出力段と、この出力段を制御するための制御手段と、数値的測定値Mを入力するための入力装置と、数値的測定値Mによって特定の出力分岐に割当てられる設定量Sを決定するための設定手段と、特定の出力分岐を動作可能にするためのスイッチング手段と、電気量を測定して設定量Sを補正する補正量Kを決定するセンサを具備している集積回路用のデジタル駆動回路おいて、センサは、補正量Kを決定するために、1以上の測定トランジスタの固定ゲート・ソース電圧における飽和電流を測定するように構成されていることを特徴とする。
【0007】
本発明による駆動回路は、顧客自身によって特定の応用に適応させることができる。応用の型式、即ち駆動回路によって駆動される負荷容量およびデータ率
(駆動回路の情報変更の最短時間)に応じて、顧客は適切な数値的測定値を入力装置に入力しなければならない。数値的測定値は、作動する出力分岐数の時間的尺度である応用に依存する量である。設定手段によって、対応する数に関係付ける対応する設定量が決定され、その結果これらの出力分岐のみが作動するであろう。従って、負荷容量およびデータ率に応じて、出力回路の予め決められた数の出力分岐だけが、負荷容量を駆動するために使用される。この方法において、最悪の場合に該当しない応用において不必要に高い電流による不必要な雑音は回避される。駆動回路の出力電力は、各応用に適応可能である。
【0008】
出力分岐は、異なって加重されると有効である。これは、例えば、特に異なるw/l比を選択することによって、各出力トランジスタの異なる設計によって実行できる。出力分岐の適切な付勢によって、駆動電力の変化性が一層増大する。出力分岐はプッシュプル段として設計されることができる。
【0009】
本発明の別の有効な観点によると、電気量を測定するためのセンサが、設定量を補正する補正量を決定するために設けられる。補正量は、可変の処理パラメータを考慮に入れる際に役立つ。そのようなパラメータは、例えば酸化物の厚さ、温度、電源電圧、等である。補正量に基いて、駆動電力を選択することができ、その結果各応用において、信号の最低のスイッチング速度、即ち信号の昇降時間は、駆動回路が正確に動作することを確実にするのにちょうど十分である。補正量によって、予め決められた数値的測定値によって決定される設定量が補正される。数値的測定値は各応用に対して予め設定することができ、それは測定によって決定される補正量に基いて各処理パラメータに適応させられる。
【0010】
電気量は予め決められた測定率で効果的に測定される。これは処理パラメータを規則的に監視し、対応して設定量を適応させることができるようにする。実際の構成のために、一定の測定率を選択することが有効である。測定率は、データが転送される出力データ率と比較して小さいことが好ましい。
【0011】
駆動回路からの出力信号の昇降時間に相当する電気量が効果的に測定される。これはプッシュプル段に関して特に有効である。なぜならば、その場合、信号の昇降時間は負荷容量、電源電圧、温度、および処理状態の関数であるからである。
【0012】
補正量を決定するために、1つ以上の測定トランジスタの飽和電流を測定することができる。実際に使用される出力トランジスタに関して、信号の昇降時間、および電流のスイッチング速度は良好な近似され、MOSトランジスタの飽和電流に反比例する。飽和電流を決定するために、A/D変換器が使用されることができる。
【0013】
本発明の別の有効な実施形態によると、A/D変換器は、数値的測定値および補正量から設定量を決定するためにカウンタを具備することができる。従って、電流強度は所定の時間中でカウントすることによって決定できる。カウンタの初期カウントは数値的測定値によって決定される。
【0014】
本発明のさらに別の実施形態では、プロセッサが数値的測定値および補正量から設定値を決定するために、設けられる。その場合は、任意のA/D変換器が使用できる。プロセッサは、数値的測定値および補正量から設定値を計算する。計算は、プログラム内に含まれ、対応する処理パラメータの相互依存を含む表に基いている。各応用において要求される正確度に応じて、正確な計算を実行することも可能である。
別々の電力電源を出力段に設けることができる。出力段は、独立した電源電圧で動作することができる。
以下、本発明は、添付の図面を参照して更に詳細に説明される。
【0015】
【発明の実施の形態】
図面に示されるデジタル駆動回路1は、駆動回路1により駆動される構成要素の負荷容量2に接続される。駆動回路1は、半導体基板(図示されていない)、例えばシリコンチップ上の別のアナログデジタル部分的回路と関連している。駆動回路1はこのICの出力段を形成する。
【0016】
デジタル駆動回路1は、4個の並列に接続された出力分岐3を備えた出力段10を有する。各出力分岐3は、pチャンネルMOSトランジスタとnチャンネルMOSトランジスタとを具備し、プッシュプル段を形成する。更に各出力分岐3は、用途に応じて、1つの導電型の1つのMOSトランジスタのみで構成することもできる。用途に応じて、任意の数の出力分岐3を使用することができる。並列に接続された出力分岐3は、集積出力手段4によって作動することができる。出力分岐3は、特定の出力分岐3を使用可能にすることができるスイッチング手段5に接続される。スイッチング手段5と出力分岐3の各々との間には、それぞれ前置増幅器11或いは前置駆動装置が具備される。何れの出力分岐3が使用可能にされるかは、設定手段6によって決定され、スイッチング手段5へ送られる設定量Sに応じる。設定手段6は入力装置7に接続され、使用者はそこに数値的測定値Mを入力することができる。この数値的測定値Mに基いて、設定量Sは設定手段6において計算されることができる。数値的測定値Mは、応用に基いて使用者によって選択され、特に駆動される負荷容量2を決定する。測定装置8も具備され、設定手段6に接続されている。測定装置8は、補正量Kを決定できる電気量を測定するための測定トランジスタ9を具備する。補正量Kは、測定装置8から設定手段6へ転送される。設定手段6では、数値的測定値Mによって計算される設定量を補正できる。
【0017】
測定装置8は、補正量Kを決定するための測定トランジスタ9の飽和電流を測定する。この補正量Kは、例えば酸化物の厚さのような処理パラメータ、或いは処理において誘導される変化、電源電圧VDD、温度、等を示す他のパラメータの量を許容する。測定トランジスタ9は、出力分岐3の出力トランジスタの電流を決定する状況に実質的に対応する状況のもとでトランジスタの電流が測定されるように、配置され設計されなければならない。この目的のために2つ以上の測定トランジスタを具備することもできる。それ故に測定トランジスタ9の導電型およびw/l比、位置、電源電圧、等が対応して選択されなければならない。測定トランジスタ9は2つ以上のトランジスタを具備することができる。測定装置内の電流は、平滑化のような通常の方法で処理される。
【0018】
測定トランジスタ9の飽和電流は、普通の状況のもとで上述のパラメータを考慮に入れた補正量Kを決定するための十分なものである。MOSトランジスタに対する普通の動作状況のもとで満たされる第1の近似値に対して、ゲート・ソースの電圧が電源電圧VDDに等しいMOSトランジスタの飽和電流は、回路が容量2によって負荷される時、出力トランジスタの出力信号の昇降時間に反比例する。従って昇降時間は、トランジスタの飽和電流から直接に決定することができる。昇降時間は、負荷容量2、電源電圧VDD、温度、処理状態、等の関数である。簡単なプッシュプル段に対して、以下の関係が当てはまる。
【0019】
【数1】
Figure 0003805817
ここで、VDD=電源電圧、
T =閾値の電圧、
H =スイッチング電圧のスイング、
w,|=トランジスタの外形、
β´=トランスコンダクタンス、
L =負荷容量。
【0020】
補正量Kは、測定トランジスタ9の飽和電流の測定から決定され、数値的測定値Mによって決定された設定量Sが補正されなければならない量の尺度である。この補正は設定手段6において行われる。測定トランジスタ9の電流は、所定の測定率で測定できる。測定率は一定になる可能性がある。大切なことは、測定率が、データが転送される出力段3の出力信号のデータ率と比較して小さいということである。
【0021】
設定手段6は、A/D変換器12を具備し、それは補正量Kをデジタルの値に変換する。A/D変換器12の型式は、それによって発生される信号が処理される方法に基いて選択できる。A/D変換器12はカウンタを具備することができる。その場合、数値的測定値Mは、A/D変換器12或いはカウンタに直接に供給されなければならない。数値的測定値Mは、カウンタの初期値である。測定トランジスタ9の電流の大きさに応じて、カウンタの初期値は増加されたり減少されたりする。電流、従ってカウントの大きさは、設定値Sを直接に決定する。カウンタはリミッタを具備してもよく、その結果それは限定された制御範囲内で動作する。信号評価中のカウンタのオーバフローが考慮に入れられる。
【0022】
設定手段6は、異なる種類のA/D変換器12も具備することができる。従って、プロセッサだけが、例えば設定手段6内に存在しなければならない。このプロセッサは、数値的測定値および補正量から処理パラメータに適応される設定量を決定する。設定量は、動作させられる出力分岐3の数に関する情報のみを含むことができるが、それは動作させられる出力分岐3に関する情報も含むことができる。各状態に適応した設定量Sがより正確に選択できるので、出力分岐3の情報は、出力分岐3が異なって加重される場合に適している。
【図面の簡単な説明】
【図1】本発明の駆動回路の実施例の概略図。

Claims (8)

  1. 出力トランジスタを含む複数の並列に接続されたプッシュプル出力分岐(3) を有する出力段(10)と、この出力段(10)を制御するための制御手段(4) と、数値的測定値Mを入力するための入力装置 (7) と、数値的測定値Mによって特定の出力分岐(3) に割当てられる設定量Sを決定するための設定手段(6) 、特定の出力分岐(3) 動作可能にするためのスイッチング手段(5) 、電気量を測定して設定量Sを補正する補正量Kを決定するセンサを具備している集積回路用のデジタル駆動回路おいて、
    前記センサは、前記補正量Kを決定するために、1以上の測定トランジスタ (9) の固定ゲート・ソース電圧における飽和電流を測定するように構成されていることを特徴とする集積回路用のデジタル駆動回路。
  2. 前記複数の出力分岐(3) 異なって加重されている請求項1記載のデジタル駆動回路。
  3. 前記電気量予め決められた測定率で測定される請求項1または2記載のデジタル駆動回路。
  4. 前記測定率、データが転送される出力データ率に比較して小さい請求項記載のデジタル駆動回路。
  5. A/D変換器(12)が飽和電流を決定するために使用されている請求項1乃至の何れか1項記載のデジタル駆動回路。
  6. A/D変換器(12)が、数値的測定値Mおよび補正量Kから設定量Sを決定するためのカウンタを具備している請求項記載のデジタル駆動回路。
  7. プロセッサが、数値的測定値Mおよび補正量Kから設定量Sを決定するために設けられている請求項1乃至の何れか1項記載のデジタル駆動回路。
  8. 別々の電力電源が、出力分岐(3) に対して設けられている請求項1乃至の何れか1項記載のデジタル駆動回路。
JP30472095A 1994-11-22 1995-11-22 集積回路用のデジタル駆動回路 Expired - Fee Related JP3805817B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4441523.0 1994-11-22
DE4441523A DE4441523C1 (de) 1994-11-22 1994-11-22 Digitale Treiberschaltung für eine integrierte Schaltung

Publications (2)

Publication Number Publication Date
JPH08228137A JPH08228137A (ja) 1996-09-03
JP3805817B2 true JP3805817B2 (ja) 2006-08-09

Family

ID=6533849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30472095A Expired - Fee Related JP3805817B2 (ja) 1994-11-22 1995-11-22 集積回路用のデジタル駆動回路

Country Status (5)

Country Link
US (1) US6133767A (ja)
EP (1) EP0714167B1 (ja)
JP (1) JP3805817B2 (ja)
KR (1) KR960019310A (ja)
DE (2) DE4441523C1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19545904C2 (de) * 1995-12-08 1998-01-15 Siemens Ag Integrierte Schaltung mit programmierbarem Pad-Treiber
JP3374820B2 (ja) * 1999-01-08 2003-02-10 セイコーエプソン株式会社 出力バッファ回路
DE19910352C1 (de) 1999-03-09 2000-06-15 Siemens Ag Kompensationsschaltung für Treiberschaltungen
US6300798B1 (en) * 1999-10-15 2001-10-09 Intel Corporation Method and apparatus for controlling compensated buffers
DE10034713A1 (de) * 2000-07-17 2002-02-07 Infineon Technologies Ag Verfahren und Vorrichtung zur Beurteilung der Stärke eines Treibers
US6437610B1 (en) * 2001-02-15 2002-08-20 Infineon Technologies Ag High-speed output driver
US7449920B2 (en) * 2004-06-18 2008-11-11 Interuniversitair Microelektronica Centrum (Imec) Power-aware configurable driver circuits for lines terminated by a load
KR101444543B1 (ko) 2012-11-26 2014-09-24 삼성전기주식회사 구동 회로, 구동 모듈 및 모터 구동 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181829A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 半導体素子の出力バツフア回路
US4612457A (en) * 1983-06-27 1986-09-16 Texas Instruments Incorporated Current limiting output buffer for integrated circuit
US4595844A (en) * 1984-01-16 1986-06-17 Itt Corporation CMOS high current output driver
JPS63234622A (ja) * 1987-03-23 1988-09-29 Toshiba Corp デ−タ出力回路
US5231311A (en) * 1989-02-28 1993-07-27 Vlsi Technology, Inc. Digital output buffer and method with slew rate control and reduced crowbar current
US5021684A (en) * 1989-11-09 1991-06-04 Intel Corporation Process, supply, temperature compensating CMOS output buffer
US5134311A (en) * 1990-06-07 1992-07-28 International Business Machines Corporation Self-adjusting impedance matching driver
US5216289A (en) * 1991-10-24 1993-06-01 Intel Corporation Asynchronous reset scheme for ultra-low noise port tri-state output driver circuit
US5337254A (en) * 1991-12-16 1994-08-09 Hewlett-Packard Company Programmable integrated circuit output pad
DE4233850C1 (de) 1992-10-08 1994-06-23 Itt Ind Gmbh Deutsche Schaltungsanordnung zur Stromeinstellung eines monolithisch integrierten Padtreibers
US5287527A (en) * 1992-12-28 1994-02-15 International Business Machines Corporation Logical signal output drivers for integrated circuit interconnection

Also Published As

Publication number Publication date
DE4441523C1 (de) 1996-05-15
EP0714167A1 (de) 1996-05-29
EP0714167B1 (de) 2002-02-20
DE59510061D1 (de) 2002-03-28
JPH08228137A (ja) 1996-09-03
KR960019310A (ko) 1996-06-17
US6133767A (en) 2000-10-17

Similar Documents

Publication Publication Date Title
US8836305B2 (en) DC/DC converter
US7714635B2 (en) Digital adaptive voltage supply
US7766546B1 (en) Beta variation cancellation in temperature sensors
JP3861613B2 (ja) オンチップ温度検出装置
US6736540B1 (en) Method for synchronized delta-VBE measurement for calculating die temperature
JP4698152B2 (ja) 検出器の読出し
JP3805817B2 (ja) 集積回路用のデジタル駆動回路
US20130169297A1 (en) Method for measuring an electrical current and apparatus for this purpose
JP2007121289A (ja) デューティー・サイクル測定装置、オンチップ・システム及び方法(デューティー・サイクル測定装置及び方法)
US6307496B1 (en) Sensing apparatus including an A/D conversion circuit for detecting a physical quantity
JP2001083217A (ja) 集積回路
WO2004104606A1 (ja) 電源装置、試験装置及び電源電圧安定化装置
EP0655614A1 (en) Integrated circuit having an on chip thermal circuit requiring only one dedicated integrated circuit pin and method of operation
JP2007040771A (ja) ノイズ測定用半導体装置
JP2005070045A (ja) 電流を測定するシステムおよび方法
JP3164060B2 (ja) 閾値測定機能を備える半導体集積回路
WO2012056574A1 (ja) 半導体回路の切替装置及び切替方法
JP2005003596A (ja) 抵抗測定装置、抵抗測定用集積回路及び抵抗測定方法
JPH0820474B2 (ja) 抵抗値測定装置
US20090115398A1 (en) Device And Method For Measuring A First Voltage And A Second Voltage By Means Of A Differential Voltmeter
JPH08210924A (ja) サーミスタを用いた温度検出装置
JP2001133488A (ja) 交流電圧測定装置及び方法
JP2007078526A (ja) 電源制御集積回路装置の試験方法および試験回路
JP2558894Y2 (ja) 電子式スイッチ
JPH0424573A (ja) Ic試験方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050920

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060511

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees