JPH08228137A - 集積回路用のデジタル駆動回路 - Google Patents

集積回路用のデジタル駆動回路

Info

Publication number
JPH08228137A
JPH08228137A JP7304720A JP30472095A JPH08228137A JP H08228137 A JPH08228137 A JP H08228137A JP 7304720 A JP7304720 A JP 7304720A JP 30472095 A JP30472095 A JP 30472095A JP H08228137 A JPH08228137 A JP H08228137A
Authority
JP
Japan
Prior art keywords
drive circuit
output
circuit according
digital drive
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7304720A
Other languages
English (en)
Other versions
JP3805817B2 (ja
Inventor
Knut Caesar
クヌート・カエザー
Norbert Greitschus
ノルベルト・グライトシュス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of JPH08228137A publication Critical patent/JPH08228137A/ja
Application granted granted Critical
Publication of JP3805817B2 publication Critical patent/JP3805817B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Analogue/Digital Conversion (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【課題】 本発明は、集積回路が多数のデジタル出力を
有し、各応用に適応する異なる駆動電流を導出し、高い
データ速度が可能な集積回路用のデジタル駆動回路を提
供することを目的とする。 【解決手段】 出力トランジスタを含む並列接続の複数
の出力分岐を有する出力段10と、出力段10を制御するた
めの制御手段4 と、数値的測定値Ｍを入力するための入
力手段7 と、数値的測定値Ｍによって特定の出力分岐に
割り当てられる設定量Ｓを決定するための設定手段6
と、特定の出力分岐を使用可能にするためのスイッチン
グ手段5 とを具備していることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路（Ｉ
Ｃ）、特にアナログおよびデジタルの両方の部分的回路
が半導体の基板上に配置されるＩＣのためのデジタル駆
動回路に関する。
【０００２】
【従来の技術】そのような駆動回路は、容量性の負荷を
示す後続する構成要素を駆動するために使用される。負
荷容量は、それを再充電するのに必要とされる電流を決
定する。容量が大きく、再充電の時間が固定されている
ために、高電流が必要とされる。回路内に存在するイン
ダクタンスおよび抵抗のために、高い再充電電流が干渉
電圧を発生し、内部電源電圧の雑音および入力信号の雑
音にそれぞれ対応する電源電圧のディップを生じる。加
えて、雑音は再充電処理数および再充電速度と共に増加
する。高データ速度のための多数のデジタル出力を備え
たＩＣの場合、発生された入力信号の雑音によって生じ
る干渉は特に強力である。加えて、駆動回路によって駆
動される構成要素の負荷容量は各応用、即ち各顧客に依
存している。駆動回路は、異なる負荷容量での使用に適
するように設計されなければならない。これは、次の回
路への電流を最適に整合し、駆動回路の出力電力を正確
に予め決定することを困難にする。
【０００３】駆動回路は、“最悪の場合”に対して設計
されるのが普通である。これは、例えば高データ率の場
合において顧客によって使用可能な最大負荷容量および
負荷容量を再充電するために要求される最短時間であ
る。その場合、高電流が要求され、入力信号の雑音が比
較的に高くなる。この設計に関して、駆動回路は全ての
応用に対して使用可能であるが、最悪の場合よりもより
好ましい場合において、電流が不必要に高くなり、その
結果不必要な雑音が生じるであろう。最良の場合に要求
される電流は、例えば４つの要因によって、最悪の場合
に要求される電流と異なる。
【０００４】ドイツ特許公報DE 42 33 850号明細書（IT
T 整理番号 C-DIT-1449 ）は、駆動回路の出力段の電流
を設定する方法を提案する。適切な電流および電圧制御
によって、時間遅延が達成されて、電流の上昇が一層緩
やかになる。この方法において、非常に高い電流のピー
クを回避することができる。しかしながら、非常に高い
データ率では、電流信号のこの遅延に対する時間がない
ので、この方法を使用することはできない。
【０００５】
【発明が解決しようとする課題】本発明の目的は、集積
回路が大多数のデジタル出力を有し、高データ率であっ
ても、各応用に適応する異なる駆動電流を導出する集積
回路用のデジタル駆動回路を提供することである。
【０００６】
【課題を解決するための手段】この目的は、出力トラン
ジスタを含む複数の並列に接続された出力分岐を有する
出力段と、出力段を制御するための制御手段と、数値的
測定値を入力するための入力装置と、数値的測定値によ
って特定の出力分岐に割り当てられる設定量を決定する
ための設定手段と、および特定の出力分岐を使用可能に
するためのスイッチング手段とを具備する集積回路用の
デジタル駆動回路を提供することによって達成される。
【０００７】本発明による駆動回路は、顧客自身によっ
て特定の応用に適応させることができる。応用の型式、
即ち駆動回路によって駆動される負荷容量およびデータ
率（駆動回路の情報変更の最短時間）に応じて、顧客は
適切な数値的測定値を入力装置に入力しなければならな
い。数値的測定値は、作動する出力分岐数の時間的尺度
である応用に依存する量である。設定手段によって、対
応する数に関係付ける対応する設定量が決定され、その
結果これらの出力分岐のみが作動するであろう。従っ
て、負荷容量およびデータ率に応じて、出力回路の予め
決められた数の出力分岐だけが、負荷容量を駆動するた
めに使用される。この方法において、最悪の場合に該当
しない応用において不必要に高い電流による不必要な雑
音は回避される。駆動回路の出力電力は、各応用に適応
可能である。
【０００８】出力分岐は、異なって加重されると有効で
ある。これは、例えば、特に異なるｗ／ｌ比を選択する
ことによって、各出力トランジスタの異なる設計によっ
て実行できる。出力分岐の適切な付勢によって、駆動電
力の変化性が一層増大する。出力分岐はプッシュプル段
として設計されることができる。
【０００９】本発明の別の有効な観点によると、電気量
を測定するためのセンサが、設定量を補正する補正量を
決定するために設けられる。補正量は、可変の処理パラ
メータを考慮に入れる際に役立つ。そのようなパラメー
タは、例えば酸化物の厚さ、温度、電源電圧、等であ
る。補正量に基いて、駆動電力を選択することができ、
その結果各応用において、信号の最低のスイッチング速
度、即ち信号の昇降時間は、駆動回路が正確に動作する
ことを確実にするのにちょうど十分である。補正量によ
って、予め決められた数値的測定値によって決定される
設定量が補正される。数値的測定値は各応用に対して予
め設定することができ、それは測定によって決定される
補正量に基いて各処理パラメータに適応させられる。
【００１０】電気量は予め決められた測定率で効果的に
測定される。これは処理パラメータを規則的に監視し、
対応して設定量を適応させることができるようにする。
実際の構成のために、一定の測定率を選択することが有
効である。測定率は、データが転送される出力データ率
と比較して小さいことが好ましい。
【００１１】駆動回路からの出力信号の昇降時間に相当
する電気量が効果的に測定される。これはプッシュプル
段に関して特に有効である。なぜならば、その場合、信
号の昇降時間は負荷容量、電源電圧、温度、および処理
状態の関数であるからである。
【００１２】補正量を決定するために、１つ以上の測定
トランジスタの飽和電流を測定することができる。実際
に使用される出力トランジスタに関して、信号の昇降時
間、および電流のスイッチング速度は良好な近似され、
ＭＯＳトランジスタの飽和電流に反比例する。飽和電流
を決定するために、Ａ／Ｄ変換器が使用されることがで
きる。
【００１３】本発明の別の有効な実施形態によると、Ａ
／Ｄ変換器は、数値的測定値および補正量から設定量を
決定するためにカウンタを具備することができる。従っ
て、電流強度は所定の時間中でカウントすることによっ
て決定できる。カウンタの初期カウントは数値的測定値
によって決定される。
【００１４】本発明のさらに別の実施形態では、プロセ
ッサが数値的測定値および補正量から設定値を決定する
ために、設けられる。その場合は、任意のＡ／Ｄ変換器
が使用できる。プロセッサは、数値的測定値および補正
量から設定値を計算する。計算は、プログラム内に含ま
れ、対応する処理パラメータの相互依存を含む表に基い
ている。各応用において要求される正確度に応じて、正
確な計算を実行することも可能である。別々の電力電源
を出力段に設けることができる。出力段は、独立した電
源電圧で動作することができる。以下、本発明は、添付
の図面を参照して更に詳細に説明される。
【００１５】
【発明の実施の形態】図面に示されるデジタル駆動回路
１は、駆動回路１により駆動される構成要素の負荷容量
２に接続される。駆動回路１は、半導体基板（図示され
ていない）、例えばシリコンチップ上の別のアナログデ
ジタル部分的回路と関連している。駆動回路１はこのＩ
Ｃの出力段を形成する。
【００１６】デジタル駆動回路１は、４個の並列に接続
された出力分岐３を備えた出力段10を有する。各出力分
岐３は、ｐチャンネルＭＯＳトランジスタとｎチャンネ
ルＭＯＳトランジスタとを具備し、プッシュプル段を形
成する。更に各出力分岐３は、用途に応じて、１つの導
電型の１つのＭＯＳトランジスタのみで構成することも
できる。用途に応じて、任意の数の出力分岐３を使用す
ることができる。並列に接続された出力分岐３は、集積
出力手段４によって作動することができる。出力分岐３
は、特定の出力分岐３を使用可能にすることができるス
イッチング手段５に接続される。スイッチング手段５と
出力分岐３の各々との間には、それぞれ前置増幅器11或
いは前置駆動装置が具備される。何れの出力分岐３が使
用可能にされるかは、設定手段６によって決定され、ス
イッチング手段５へ送られる設定量Ｓに応じる。設定手
段６は入力装置７に接続され、使用者はそこに数値的測
定値Ｍを入力することができる。この数値的測定値Ｍに
基いて、設定量Ｓは設定手段６において計算されること
ができる。数値的測定値Ｍは、応用に基いて使用者によ
って選択され、特に駆動される負荷容量２を決定する。
測定装置８も具備され、設定手段６に接続されている。
測定装置８は、補正量Ｋを決定できる電気量を測定する
ための測定トランジスタ９を具備する。補正量Ｋは、測
定装置８から設定手段６へ転送される。設定手段６で
は、数値的測定値Ｍによって計算される設定量を補正で
きる。
【００１７】測定装置８は、補正量Ｋを決定するための
測定トランジスタ９の飽和電流を測定する。この補正量
Ｋは、例えば酸化物の厚さのような処理パラメータ、或
いは処理において誘導される変化、電源電圧ＶDD、温
度、等を示す他のパラメータの量を許容する。測定トラ
ンジスタ９は、出力分岐３の出力トランジスタの電流を
決定する状況に実質的に対応する状況のもとでトランジ
スタの電流が測定されるように、配置され設計されなけ
ればならない。この目的のために２つ以上の測定トラン
ジスタを具備することもできる。それ故に測定トランジ
スタ９の導電型およびｗ／ｌ比、位置、電源電圧、等が
対応して選択されなければならない。測定トランジスタ
９は２つ以上のトランジスタを具備することができる。
測定装置内の電流は、平滑化のような通常の方法で処理
される。
【００１８】測定トランジスタ９の飽和電流は、普通の
状況のもとで上述のパラメータを考慮に入れた補正量Ｋ
を決定するための十分なものである。ＭＯＳトランジス
タに対する普通の動作状況のもとで満たされる第１の近
似値に対して、ゲート・ソースの電圧が電源電圧ＶDDに
等しいＭＯＳトランジスタの飽和電流は、回路が容量２
によって負荷される時、出力トランジスタの出力信号の
昇降時間に反比例する。従って昇降時間は、トランジス
タの飽和電流から直接に決定することができる。昇降時
間は、負荷容量２、電源電圧ＶDD、温度、処理状態、等
の関数である。簡単なプッシュプル段に対して、以下の
関係が当てはまる。
【００１９】
【数１】 ここで、ＶDD＝電源電圧、 ＶT ＝閾値の電圧、 ＶH ＝スイッチング電圧のスイング、 ｗ，｜＝トランジスタの外形、 β´＝トランスコンダクタンス、 ＣL ＝負荷容量。
【００２０】補正量Ｋは、測定トランジスタ９の飽和電
流の測定から決定され、数値的測定値Ｍによって決定さ
れた設定量Ｓが補正されなければならない量の尺度であ
る。この補正は設定手段６において行われる。測定トラ
ンジスタ９の電流は、所定の測定率で測定できる。測定
率は一定になる可能性がある。大切なことは、測定率
が、データが転送される出力段３の出力信号のデータ率
と比較して小さいということである。
【００２１】設定手段６は、Ａ／Ｄ変換器12を具備し、
それは補正量Ｋをデジタルの値に変換する。Ａ／Ｄ変換
器12の型式は、それによって発生される信号が処理され
る方法に基いて選択できる。Ａ／Ｄ変換器12はカウンタ
を具備することができる。その場合、数値的測定値Ｍ
は、Ａ／Ｄ変換器12或いはカウンタに直接に供給されな
ければならない。数値的測定値Ｍは、カウンタの初期値
である。測定トランジスタ９の電流の大きさに応じて、
カウンタの初期値は増加されたり減少されたりする。電
流、従ってカウントの大きさは、設定値Ｓを直接に決定
する。カウンタはリミッタを具備してもよく、その結果
それは限定された制御範囲内で動作する。信号評価中の
カウンタのオーバフローが考慮に入れられる。
【００２２】設定手段６は、異なる種類のＡ／Ｄ変換器
12も具備することができる。従って、プロセッサだけ
が、例えば設定手段６内に存在しなければならない。こ
のプロセッサは、数値的測定値および補正量から処理パ
ラメータに適応される設定量を決定する。設定量は、動
作させられる出力分岐３の数に関する情報のみを含むこ
とができるが、それは動作させられる出力分岐３に関す
る情報も含むことができる。各状態に適応した設定量Ｓ
がより正確に選択できるので、出力分岐３の情報は、出
力分岐３が異なって加重される場合に適している。
【図面の簡単な説明】
【図１】本発明の駆動回路の実施例の概略図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クヌート・カエザー ドイツ連邦共和国、デー − 79108 フ ライブルク、ヘークラッヒェ 23 (72)発明者 ノルベルト・グライトシュス ドイツ連邦共和国、デー − 79108 フ ライブルク、ローゼンシュトラーセ ２

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 出力トランジスタを含む複数の並列に接
    続された出力分岐を有する出力段と、出力段を制御する
    ための制御手段と、数値的測定値Ｍを入力するための入
    力手段と、数値的測定値Ｍによって特定の出力分岐に割
    り当てられる設定量Ｓを決定するための設定手段と、お
    よび特定の出力分岐を使用可能にするためのスイッチン
    グ手段とを具備していることを特徴とする集積回路用の
    デジタル駆動回路。
  2. 【請求項２】 出力分岐が異なって加重されている請求
    項１記載のデジタル駆動回路。
  3. 【請求項３】 出力分岐が、プッシュプル段として設計
    されている請求項１または２記載のデジタル駆動回路。
  4. 【請求項４】 センサが、設定量Ｓを補正する補正量Ｋ
    を決定するための電気量を測定するために設けられてい
    る請求項１乃至３の何れか１項記載のデジタル駆動回
    路。
  5. 【請求項５】 電気量が予め決められた測定率で測定さ
    れる請求項１乃至４の何れか１項記載のデジタル駆動回
    路。
  6. 【請求項６】 測定率が、データが転送される出力デー
    タ率に比較して小さい請求項５記載のデジタル駆動回
    路。
  7. 【請求項７】 駆動回路の出力信号の上昇或いは減衰時
    間に相当する電気量が測定される請求項１乃至６の何れ
    か１項記載のデジタル駆動回路。
  8. 【請求項８】 補正量Ｋを決定するために、１つ以上の
    測定トランジスタの飽和電流が測定される請求項１乃至
    ７の何れか１項記載のデジタル駆動回路。
  9. 【請求項９】 Ａ／Ｄ変換器が飽和電流を決定するため
    に使用される請求項１乃至８の何れか１項記載のデジタ
    ル駆動回路。
  10. 【請求項１０】 Ａ／Ｄ変換器が、数値的測定値Ｍおよ
    び補正量Ｋから設定量Ｓを決定するためのカウンタを具
    備する請求項９記載のデジタル駆動回路。
  11. 【請求項１１】 プロセッサが、数値的測定値Ｍおよび
    補正量Ｋから設定量Ｓを決定するために設けられている
    請求項１乃至１０の何れか１項記載のデジタル駆動回
    路。
  12. 【請求項１２】 別々の電力電源が、出力分岐に対して
    設けられている請求項１乃至１１の何れか１項記載のデ
    ジタル駆動回路。
JP30472095A 1994-11-22 1995-11-22 集積回路用のデジタル駆動回路 Expired - Fee Related JP3805817B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4441523A DE4441523C1 (de) 1994-11-22 1994-11-22 Digitale Treiberschaltung für eine integrierte Schaltung
DE4441523.0 1994-11-22

Publications (2)

Publication Number Publication Date
JPH08228137A true JPH08228137A (ja) 1996-09-03
JP3805817B2 JP3805817B2 (ja) 2006-08-09

Family

ID=6533849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30472095A Expired - Fee Related JP3805817B2 (ja) 1994-11-22 1995-11-22 集積回路用のデジタル駆動回路

Country Status (5)

Country Link
US (1) US6133767A (ja)
EP (1) EP0714167B1 (ja)
JP (1) JP3805817B2 (ja)
KR (1) KR960019310A (ja)
DE (2) DE4441523C1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059648B2 (en) 2012-11-26 2015-06-16 Samsung Electro-Mechanics Co., Ltd. Driving circuit, driving module and motor driving apparatus

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19545904C2 (de) * 1995-12-08 1998-01-15 Siemens Ag Integrierte Schaltung mit programmierbarem Pad-Treiber
JP3374820B2 (ja) * 1999-01-08 2003-02-10 セイコーエプソン株式会社 出力バッファ回路
DE19910352C1 (de) * 1999-03-09 2000-06-15 Siemens Ag Kompensationsschaltung für Treiberschaltungen
US6300798B1 (en) * 1999-10-15 2001-10-09 Intel Corporation Method and apparatus for controlling compensated buffers
DE10034713A1 (de) * 2000-07-17 2002-02-07 Infineon Technologies Ag Verfahren und Vorrichtung zur Beurteilung der Stärke eines Treibers
US6437610B1 (en) * 2001-02-15 2002-08-20 Infineon Technologies Ag High-speed output driver
EP1607887A3 (en) * 2004-06-18 2012-01-25 Imec Power-aware configurable driver circuits for lines terminated by a load

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181829A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 半導体素子の出力バツフア回路
US4612457A (en) * 1983-06-27 1986-09-16 Texas Instruments Incorporated Current limiting output buffer for integrated circuit
US4595844A (en) * 1984-01-16 1986-06-17 Itt Corporation CMOS high current output driver
JPS63234622A (ja) * 1987-03-23 1988-09-29 Toshiba Corp デ−タ出力回路
US5231311A (en) * 1989-02-28 1993-07-27 Vlsi Technology, Inc. Digital output buffer and method with slew rate control and reduced crowbar current
US5021684A (en) * 1989-11-09 1991-06-04 Intel Corporation Process, supply, temperature compensating CMOS output buffer
US5134311A (en) * 1990-06-07 1992-07-28 International Business Machines Corporation Self-adjusting impedance matching driver
US5216289A (en) * 1991-10-24 1993-06-01 Intel Corporation Asynchronous reset scheme for ultra-low noise port tri-state output driver circuit
US5337254A (en) * 1991-12-16 1994-08-09 Hewlett-Packard Company Programmable integrated circuit output pad
DE4233850C1 (de) 1992-10-08 1994-06-23 Itt Ind Gmbh Deutsche Schaltungsanordnung zur Stromeinstellung eines monolithisch integrierten Padtreibers
US5287527A (en) * 1992-12-28 1994-02-15 International Business Machines Corporation Logical signal output drivers for integrated circuit interconnection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059648B2 (en) 2012-11-26 2015-06-16 Samsung Electro-Mechanics Co., Ltd. Driving circuit, driving module and motor driving apparatus

Also Published As

Publication number Publication date
KR960019310A (ko) 1996-06-17
JP3805817B2 (ja) 2006-08-09
US6133767A (en) 2000-10-17
EP0714167A1 (de) 1996-05-29
EP0714167B1 (de) 2002-02-20
DE59510061D1 (de) 2002-03-28
DE4441523C1 (de) 1996-05-15

Similar Documents

Publication Publication Date Title
US7158121B2 (en) Enhanced touch-screen display system
EP2109024B1 (en) Semiconductor device with temperature compensation circuit
US7577539B2 (en) Sensor interface and sensor calibration technique
US7766546B1 (en) Beta variation cancellation in temperature sensors
US6055489A (en) Temperature measurement and compensation scheme
EP0146977A1 (en) Apparatus for determining the activity of an ion (pion) in a liquid
WO2013005520A1 (ja) パワー半導体デバイスの電流補正回路および電流補正方法
JP4698152B2 (ja) 検出器の読出し
GB2506538A (en) Method of characterising a semiconductor process
JPH08228137A (ja) 集積回路用のデジタル駆動回路
WO2003029804A1 (fr) Instrument de mesure et appareil de mesure de concentration
JP3699724B2 (ja) Ａ／ｄ変換器の調整装置
US20050179671A1 (en) Generating and validating pixel coordinates of a touch screen display
EP0540287B1 (en) Dynamic power compensation
JPH0661432A (ja) 半導体装置
US20030155945A1 (en) Methods and systems for providing load-adaptive output current drive
EP0655614A1 (en) Integrated circuit having an on chip thermal circuit requiring only one dedicated integrated circuit pin and method of operation
JP2706721B2 (ja) ボルテージ・レギュレーター
JP3164060B2 (ja) 閾値測定機能を備える半導体集積回路
JP4076706B2 (ja) デジタル計器の信号処理回路
JP2003302301A (ja) 半導体物理量センサ装置
JP3648878B2 (ja) Ｄ／ａ変換装置およびセンサの特性調整回路
JPH07128085A (ja) 制御回路
JP2558894Y2 (ja) 電子式スイッチ
EP0464909A1 (en) Integrated circuit with co-integrated power supply reduction

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050920

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060511

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees