DE10034713A1

DE10034713A1 - Verfahren und Vorrichtung zur Beurteilung der Stärke eines Treibers

Info

Publication number: DE10034713A1
Application number: DE2000134713
Authority: DE
Inventors: Ralf Klein
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2000-07-17
Filing date: 2000-07-17
Publication date: 2002-02-07
Also published as: WO2002007313A1

Abstract

Bei einem Verfahren und einer Vorrichtung zum Steuern der Stärke eines Treibers, insbesondere eines Padtreibers für hochintegrierte elektronische Schaltungen, wird, insbesondere wiederkehrend in jedem Systemtakt, ein mit dem Treibereingangssignal zeitlich gekoppelter Auswertungszeitpunkt ermittelt. Unter Verwendung des Auswertungszeitpunktes wird ausgewertet, ob die Stärke des Treibers zu ändern ist oder beibehalten werden kann.

Description

Die Erfindung betrifft ein Verfahren und eine Schaltungsanord nung zum Beurteilen der Stärke eines Treibers, insbesondere eines Padtreibers für hochintegrierte elektronische Schaltun gen, wobei der Treiber, ausgelöst durch ein Treibereingangs signal, einen Wert eines Treiberausgangssignals erhöht oder erniedrigt.

Im Zusammenhang mit elektronischen Schaltungen werden soge nannte Treiber eingesetzt, um Spannungssignale zu erzeugen, die meist einen hohen und einen niedrigen Spannungswert haben können und daher als binäre Signale interpretierbar sind. Wei terhin können die Treiber dazu verwendet werden, durch Erzeu gen eines Spannungsanstieges oder eines Spannungsabfalls in nerhalb kurzer Zeit in anderen elektronischen Baugruppen oder Schaltungen Vorgänge auszulösen. In beiden Fällen wird von ei nem geeigneten Treiber gefordert, daß der Wert seines Aus gangssignals sich in einer vorgegebenen maximalen Zeitspanne auf ein bestimmtes Niveau erhöhen oder erniedrigen können muß. In heutigen digitalen Schaltungen treten Datenraten z. B. von mehreren zehn Millionen Bits pro Sekunde auf. Das Treiberkon zept bietet sich bei heutigen Technologien besonders für Flan kenzeiten von ca. 10 ns bis 50 ns an.

Treiber können Bestandteil der mit den Ausgangssignalen des jeweiligen Treibers zu betreibenden Schaltungen sein oder durch eine separate Schaltung realisiert werden. In letzterem Fall kann ein Treiber dazu dienen, Ausgangssignale für eine Mehrzahl zu betreibender Schaltungen bereitzustellen. In der Mikroelektronik werden sogenannte Padtreiber (Ausgangskontakt- Treiber) eingesetzt, die dem Betrieb integrierter Schaltungen wie Mikrocontroller, Mikroprozessoren, ASICs, Speicherbaustei ne oder dergleichen mikroelektronischer Bauelemente dienen. Derartige Schaltungen stellen unterschiedlich große, meist ka pazitive Lasten für den Treiber dar, so daß unterschiedlich starke elektrische Ströme erforderlich sind, um den gewünsch ten Spannungsanstieg oder Spannungsabfall zu erzeugen. Übli cherweise wird die Stärke eines Treibers, also die Fähigkeit, eine bestimmte Last in einer bestimmten Zeit mit dem gewünsch ten Signal anzusteuern, auf die ungünstigsten Betriebsbedin gungen (worst case) ausgelegt. Zu den Betriebsbedingungen ge hören außer der Lastgröße der zu betreibenden Schaltung unter anderem auch die Versorgungsspannung des Treibers und die Um gebungstemperatur. Weiterhin gibt es bei der Herstellung von Treibern ein und desselben Typs Schwankungen, die zu unter schiedlichen Treiberstärken führen.

Insbesondere bei elektronischen Steuerungen von Kraftfahrzeu gen, in denen zunehmend mikroelektronische Bauelemente einge setzt werden, kommt es zu extremen Schwankungen der Umgebungs temperatur der Elektronik. Zum Beispiel muß die elektronische Steuerung bei Temperaturen von -40°C bis zu 140°C funktionie ren.

Wenn die Stärke eines Treibers auf den ungünstigsten Fall aus gelegt ist, ist der Treiber (außerhalb des worst case) in der Regel zu stark, d. h. es treten unnötig große Stromstärken und unnötig kurze Anstiegs- bzw. Abfallzeiten eines Spannungs signals auf. Die Folge sind unnötig große Feldstärken des elektromagnetischen Feldes, das bei der Generierung des Trei ber-Ausgangssignals erzeugt wird. Derartige elektromagnetische Felder können sich aber störend auf die Funktionsfähigkeit von elektronischen Schaltungen auswirken und führen im Extremfall zum Ausfall oder sogar zur Zerstörung.

Um die Stärke eines Treibers an die jeweilige Lastkapazität eines mit dem Treiber zu betreibenden Bauelements anzupassen, wird in DE 44 41 523 C1 eine digitale Treiberschaltung mit ei ner Ausgangsstufe vorgeschlagen, wobei die Ausgangsstufe we nigstens zwei zueinander parallel geschaltete, Ausgangstran sistoren aufweisende Ausgangszweige hat. Weiterhin sind ein Steuermittel zum Ansteuern der Ausgangsstufe und eine Eingabe vorrichtung zur Eingabe einer Maßzahl vorgesehen. Der Nutzer, beispielsweise der Käufer eines Padtreibers, kann nun eine Maßzahl eingeben, so daß die Stärke der digitalen Treiber schaltung durch Ansteuern der Ausgangsstufe an die jeweilige Lastkapazität des zu betreibenden Bauelements angepaßt wird. Ferner weist die digitale Treiberschaltung eine Meßvorrichtung auf, um die Abhängigkeit der Stärke des Treibers von Größen wie Prozeßparameter, beispielsweise Oxidschichtdicken oder sonstige Parameter, die aufgrund des Herstellungsprozesses der Treiberschaltung Schwankungen unterworfen sind, zu berücksich tigen. Ferner können die Versorgungsspannung der Treiberschal tung und die Temperatur berücksichtigt werden. Die Meßvorrich tung weist einen oder mehrere Meßtransistoren auf, die an die Versorgungsspannung der Treiberschaltung angeschlossen sind. Der oder die Meßtransistoren müssen jedoch so angeordnet und ausgelegt sein, daß der Transistorstrom unter Bedingungen ge messen wird, die im wesentlichen den Bedingungen entsprechen, die für die Ausgangszweige der Treiberschaltung gültig sind.

Um die Faktoren, die die Stärke des Treibers beeinflussen, be rücksichtigen zu können, sind daher zwei verschiedene Einrich tungen vorgesehen, die Eingabevorrichtung und die Meßvorrich tung. Der fertigungstechnische Aufwand ist daher verhältnismä ßig groß. Ferner ist nicht gewährleistet, daß die Meßvorrich tung auch tatsächlich denselben Herstellungs- und Betriebsbe dingungen ausgesetzt ist wie die Ausgangszweige des Treibers.

Aus US 4,567,378 ist ein Padtreiber bekannt, der mit einem Rampengenerator zur Generierung eines rampenartig ansteigenden oder abfallenden Referenzsignals dient. Das rampenartige Re ferenzsignal wird durch Laden oder Entladen eines Kondensa tors erzeugt, wobei der Kondensator an eine Versorgungsspan nung anschließbar ist bzw. von dieser abgekoppelt werden kann. US 4,567,378 lehrt zu vergleichen, ob das Ausgangssignal des Treibers schneller oder langsamer ansteigt bzw. abfällt als das rampenartige Referenzsignal. Dementsprechend kann ein Steuersignal erzeugt werden, damit der Treiber einen schnel leren oder langsameren Anstieg bzw. Abfall seines Ausgangs signals produziert.

Durch dieses Konzept kann die Treiberstärke an unterschiedli che kapazitive Lasten angepaßt werden. Jedoch ist das rampen artige Referenzsignal den Einflüssen von Schwankungen der Pro zeßparameter bei seiner Herstellung unterworfen. Insbesondere kann der Kondensator des Rampengenerators unterschiedliche Ka pazitätswerte erhalten und können Transistoren zur Steuerung des Auf- und Entladens des Kondensators je nach Herstellungs prozeß unterschiedlich ausfallen. Weiterhin wird der Kondensa tor unter Verwendung einer Versorgungsspannung aufgeladen. Das rampenartige Referenzsignal ist somit auch von der Versor gungsspannung abhängig.

Aufgabe der vorliegenden Erfindung ist es, ein Verfahren und eine Schaltungsanordnung der eingangs genannten Art anzugeben, die es ermöglichen, die Stärke eines Treibers unabhängig von Betriebsbedingungen, wie z. B. Umgebungstemperatur und Versor gungsspannung, und unabhängig von Schwankungen von Prozeßpara metern des Herstellungsprozesses auf einen gewünschten Wert einzustellen.

Die Aufgabe wird durch ein Verfahren mit den Merkmalen des An spruchs 1 und durch eine Schaltungsanordnung mit den Merkmalen des Anspruchs 12 gelöst. Weiterbildungen sind Gegenstand der abhängigen Ansprüche.

Ein wesentlicher Gedanke der vorliegenden Erfindung liegt dar in, einen mit dem Treibereingangssignal zeitlich gekoppelten Auswertungszeitpunkt zu ermitteln. Unter Verwendung des Aus wertungszeitpunktes wird dann ausgewertet, ob die Stärke des Treibers einer Vorgabe entspricht. Beispielsweise kann dann der Wert des Treiberausgangssignals beeinflußt werden, d. h. die Treiberstärke geändert werden, oder es kann ein anderer Treiber ausgewählt werden.

Unter Kopplung des Auswertungszeitpunktes mit dem Treiberein gangssignal wird verstanden, daß anknüpfend an ein Ereignis oder einen anderweitig feststellbaren Zeitpunkt des Trei bereingangssignals eindeutig der Auswertungszeitpunkt bestimmt werden kann. Beispielsweise wird durch eine steigende Flanke des Treibereingangssignals der Treiber getriggert, den Wert seines Ausgangssignals zu erhöhen. Das Ereignis, an das der Auswertungszeitpunkt anknüpft ist dann der Anstieg des Trei bereingangssignals. Insbesondere liegt dann der Auswertungs zeitpunkt um ein Zeitintervall vorgegebener Länge nach dem Zeitpunkt, zu dem das Treibereingangssignal bei seinem Anstieg einen bestimmten Schwellwert erreicht hat.

Die Kopplung des Auswertungszeitpunktes mit dem Treiberein gangssignal kann auf unterschiedliche Weise realisiert werden. Eine Möglichkeit ist, daß das Treibereingangssignal sowohl dem Treiber als auch einer Festlegungseinheit zur Festlegung des Auswertungszeitpunktes zugeführt wird. Eine andere Möglichkeit besteht darin, ein externes Taktsignal eines Systemtaktes zu verwenden. Das Treibereingangssignal wird dann mit einem Er eignis des Taktsignals synchronisiert, so daß an dieses Ereig nis anknüpfend der Auswertungszeitpunkt ermittelt werden kann.

Allgemein kann das bei der Ermittlung des Auswertungszeitpunk tes verwendete Signal ein mit dem Treibereingangssignal gekop peltes periodisches Signal sein. Derartige periodische Signale können besonders präzise mit konstanter Periodendauer bzw. Frequenz erzeugt werden, etwa durch einen externen Schwing quarz. Beim Betrieb mikroelektronischer Schaltungen ist ein derartiges periodisches Signal, meist ein Taktsignal, übli cherweise ohnehin vorhanden.

Ein wesentlicher Vorteil der Kopplung des Treibereingangs signals mit dem Auswertungszeitpunkt liegt darin, daß der Aus wertungszeitpunkt unabhängig von den Betriebsbedingungen des Treibers, wie Umgebungstemperatur und Versorgungsspannung, und unabhängig von Schwankungen der Herstellungsparameter bei der Herstellung des Treibers ermittelt werden kann. Natürlich ist es möglich, daß geringfügige Abhängigkeiten von Herstellungs parametern und Betriebsbedingungen auch bei der Ermittlung des Auswertungszeitpunktes bestehen. Jedoch können diese Abhängig keiten ohne großen technischen Aufwand vernachlässigbar klein gehalten werden. Beispielsweise kann der Auswertungszeitpunkt ausgehend von einem Ansteuerungszeitpunkt des Treibereingangs signals ermittelt werden, wobei ein Zeitintervall vorgegeben wird, das zu dem Ansteuerungszeitpunkt beginnt und durch des sen Ende der Auswertungszeitpunkt definiert ist. Ein derarti ges Zeitintervall kann, wie noch beispielhaft detailliert be schrieben wird, präzise und unabhängig von Betriebs- und Her stellungsbedingungen generiert werden. Insbesondere wird zu mindest ein Teil des Zeitintervalls durch Vorgeben einer fe sten Verzögerungszeit vorgegeben. Hierdurch können beispiels weise Verzögerungen berücksichtigt werden, die auftreten, wenn der Treiber angesteuert worden ist, bis er damit beginnt, den Wert seines Treiberausgangssignals zu ändern. Vorzugsweise ist die feste Verzögerungszeit zwar in Zusammenhang mit der Steue rung eines bestimmten Treibers fest, jedoch einstellbar, um auch andere Treiber in geeigneter Weise ansteuern zu können.

Bei der Ermittlung des Auswertungszeitpunktes kann es nicht nur wie in dem zuvor dargestellten Fall, sondern auch sonst nützlich sein, ein Zeitintervall zu generieren, an dessen Ende der Auswertungszeitpunkt liegt. Vorzugsweise wird hierzu die Periodendauer und oder die Frequenz eines periodischen Sig nals, etwa des oben genannten Taktsignals eines Systemtaktes, verwendet.

Insbesondere wird aus dem periodischen Signal ein Zeitsignal generiert, dessen Länge ein Vielfaches oder ein Bruchteil der Periodendauer ist und dessen Länge zumindest einen Teil der Länge des Zeitintervalls festlegt. Besonders einfach ist die Generierung eines derartigen Zeitsignals, wenn das periodische Signal regelmäßig wiederkehrend ein Zeitsignal bestimmter Län ge enthält. Im allereinfachsten Fall kann dann sogar die Gene rierung eines Zeitsignals unterbleiben und kann eines der in dem periodischen Signal enthaltenen Zeitsignale zur Ermittlung des Auswertungszeitpunktes verwendet werden. Insbesondere kann der Beginn des Zeitsignals mit einem Ereignis des Treiberein gangssignals, etwa einer Flanke, synchronisiert werden. Um aber Zeitsignale unterschiedlicher Länge generieren zu können, und damit den Auswertungszeitpunkt wahlweise unterschiedlich festlegen zu können, wird bevorzugt, eine Mehrzahl von Zeit signalen unterschiedlicher Länge aus einem vorhandenen Zeit signal zu generieren.

Bei einer besonders bevorzugten Ausgestaltung weist der Trei ber eine Mehrzahl von Treibereinheiten auf, die einzeln frei gegeben oder gesperrt werden können, und bestimmt durch die Kombination der freigegebenen Treiber die Stärke des Treibers. In diesem Fall können, abhängig von dem unter Verwendung des Auswertungszeitpunktes erhaltenen Auswertungsergebnis ein oder mehrere Treibereinheiten freigegeben und/oder gesperrt werden, sofern dies erforderlich ist.

Beim Betrieb mikroelektronischer Bauelemente erzeugt ein Trei ber üblicherweise nicht nur einmal, sondern immer wieder ein Ausgangssignal. Hierzu wird der Treiber immer wieder angesteu ert (getriggert). Insbesondere für diesen Fall wird vorge schlagen, daß die Beurteilung, ob die Stärke des Treibers bei behalten werden kann, in einer ersten Zeitphase, beispielswei se einer Anfangsphase, mehrfach durchgeführt wird. Nach der ersten Zeitphase muß die Auswertung jedoch nicht ständig wie derholt werden, da eine geeignete Treiberstärke bereits gefun den wurde bzw. eingestellt wurde. Es reicht dann aus, die Aus wertung zur Überprüfung einer geeigneten Treiberstärke in vor gegebenen größeren Zeitabständen zu wiederholen. Dies ist ins besondere dann von Vorteil, wenn ein und dieselbe Steuerschal tung zum Steuern der Stärken von mehreren Treibern eingesetzt wird. Nach der Anfangsphase kann die Steuerschaltung somit ei ne Vielzahl der Treiber überwachen, beispielsweise jeweils ei nen Treiber in einem Systemtakt.

Der Auswertungszeitpunkt kann in unterschiedlicher Weise bei der gewünschten Auswertung der Treiberstärke verwendet werden. Bei einer Ausführungsform wird ausgewertet, ob ein aus dem Treiberausgangssignal erhaltenes Sekundärsignal und/oder ein Ereignis des Treiberausgangssignals vor, an und/oder nach dem Auswertungszeitpunkt vorliegt bzw. eintritt. Hierfür wird bei spielsweise ein Ereignisdetektor eingesetzt, der ausgestaltet ist festzustellen, welches Signal früher vorliegt bzw. an ihm anliegt bzw., ob das Ereignis vor, an und/oder nach dem Aus wertungszeitpunkt eintritt. Das Sekundärsignal wird insbeson dere unter Verwendung eines Komparators erzeugt, der einen er sten Komparatoreingang zum Empfangen des Treiberausgangs signals und einen zweiten Komparatoreingang zum Empfangen ei nes Referenzsignals hat. Der Komparator ist ausgestaltet, ein Ereignissignal auszugeben, wenn das Treiberausgangssignal ei nen Wert erreicht und/oder überschreitet und/oder unterschreitet, der durch das Referenzsignal vorgegeben ist. Der Kompara tor ist mit dem Ereignisdetektor verbunden, um das Ereig nissignal als Sekundärsignal an diesen auszugeben.

Bei einer besonders bevorzugten Ausführungsform wird zu dem Auswertungszeitpunkt der Wert des Treiberausgangssignals aus gewertet. Hierzu ist insbesondere eine Auswertungseinheit vor gesehen, die einen triggerbaren Komparator aufweist. Der trig gerbare Komparator ist mit einer Festlegungseinheit zur Fest legung des Auswertungszeitpunktes verbunden. Weiterhin hat der triggerbare Komparator einen ersten Komparatoreingang zum Emp fangen des Treiberausgangssignals und einen zweiten Kompara toreingang zum Empfangen eines Referenzsignals. Zum Auswer tungszeitpunkt wird der triggerbare Komparator angetriggert und wertet aus, ob der Wert des Treiberausgangssignals klei ner, gleich oder größer als ein Wert des Referenzsignals ist. Das Referenzsignal ist insbesondere ein Spannungssignal mit einem zeitlich konstanten Spannungswert.

Beide zuvor beispielhaft beschriebenen Ausführungsformen haben den Vorteil, mit minimalem Herstellungsaufwand realisiert wer den zu können. Es ist lediglich eine einfache Rückkopplung und Auswertung des Treiberausgangssignals unter Verwendung des Auswertungszeitpunktes erforderlich. Gerade in der gerätetech nisch einfachen Lösung liegt aber auch die Stärke: Es wird unmittelbar das Ausgangssignal des Treibers ausgewertet.

Ermöglicht wurde dies durch die Erfindung, der die wesentliche Erkenntnis zugrundeliegt, daß eine von Betriebsbedingungen und Herstellungsparametern unabhängige Auswertung dann möglich ist, wenn ein mit dem Treibereingangssignal gekoppelter Aus wertungszeitpunkt ermittelt wird, der wiederum unabhängig von den Betriebsbedingungen und den Herstellungsparametern ist.

Die erfindungsgemäße Schaltungsanordnung weist insbesondere einen Eingangssignaleingang zum Empfangen eines mit dem Trei bereingangssignal gekoppelten Eingangssignals und einen Aus gangssignaleingang zum Empfangen des Treiberausgangssignals auf. Weiterhin ist eine Festlegungseinheit zur Festlegung ei nes Auswertungszeitpunktes vorgesehen, die mit dem Eingangs signaleingang verbunden ist. Außerdem ist eine Auswertungs einheit zur Auswertung vorgesehen, ob die Stärke des Treibers einer Vorgabe entspricht. Die Auswertungseinheit ist mit der Festlegungseinheit und mit dem Ausgangssignaleingang verbun den, wobei die Auswertungseinheit einen Auswertungssignalaus gang zum Ausgeben eines zu dem Auswertungszeitpunkt ermittel ten Auswertungsergebnisses aufweist.

Vorzugsweise sind die Schaltungsanordnung und der Treiber auf einem gemeinsamen mikroelektronischen Chip angeordnet. Dies hat den Vorteil, daß verbleibende minimale Abhängigkeiten von Herstellungsparametern weiter reduziert werden können. Bei spielsweise ist der Einfluß von Herstellungsparametern bei Bauteilen des Treibers und der Steuerschaltung hinsichtlich der Reaktion auf Flanken von Eingangssignalen gleich. So wirkt sich beispielsweise ein externes Taktsignal, das sowohl dem Treiber oder einer dem Treiber vorgeschalteten Baugruppe zuge führt wird, als auch der Festlegungseinheit zugeführt wird, nicht unterschiedlich aus.

Weiterhin bevorzugt wird, daß der Treiber eine Mehrzahl von Treibereinheiten aufweist, die einzeln freigegeben oder ge sperrt werden können, wobei die Kombination der freigegebenen Treibereinheiten die Stärke des Treibers bestimmt. Hierbei sind zumindest eine erste der Treibereinheiten und eine zweite der Treibereinheiten so ausgelegt, daß die erste Treiberein heit mit der halben Stärke der zweiten Treibereinheit zur Ge samtstärke des Treibers beitragen kann. Diese Ausgestaltung erlaubt eine Einstellung der Treiberstärke in äquidistanten Stufen.

Bei einer Weiterbildung ist die Auswertungseinheit mit einer binären Steuereinheit zum Steuern der Stärke des Treibers ver bunden, wobei die Steuereinheit derart mit den Treibereinhei ten verbunden ist, daß die erste und zweite Treibereinheit durch binäre Steuersignale angesteuert werden können. Bei die ser Weiterbildung brauchen die Steuersignale der binären Steu ereinheit nicht mehr umgesetzt zu werden, um die Treiberein heiten ansteuern zu können. Insbesondere kann die binäre Steu ereinheit einen binären Zähler aufweisen, dessen Zählerstand jeweils dann erhöht oder erniedrigt wird, wenn die Treiber stärke zu verändern ist. Der Zählerstand entspricht dann un mittelbar der Kombination von freigegebenen und gesperrten Treibereinheiten.

Die Festlegungseinheit weist vorzugsweise eine Verzögerungs stufe zur Verzögerung eines Zeitsignals auf, um den Auswer tungszeitpunkt zu verschieben. Das Zeitsignal ist beispiels weise ein durch seine Länge charakterisiertes Signal, das in der oben beschriebenen Weise verwendet werden kann.

Bei einer Weiterbildung der erfindungsgemäßen Schaltungsanord nung weist die Festlegungseinheit eine Zeitsignaleinheit zum Generieren und/oder Empfangen eines Auswertungszeitsignals auf, dessen Länge zumindest teilweise der Zeitdifferenz zwi schen dem Auswertungszeitpunkt und einem aus dem Treiberein gangssignal ableitbaren Auslösezeitpunkt entspricht.

Soll der Auswertungszeitpunkt anknüpfend an ein Ereignis des Treibereingangssignals bzw. an einen bestimmten Zeitpunkt des Treibereingangssignals ermittelt werden, bestehen grundsätz lich beliebig viele Möglichkeiten bei der Ermittlung des Aus wertungszeitpunkts unabhängig von Betriebsbedingungen und Herstellungsparametern. Wie bereits beschrieben, besteht die Mög lichkeit, die Länge eines Zeitintervalls vorzugeben, dessen Beginn durch das Ereignis des Treibereingangssignals definiert wird und dessen Ende den Auswertungszeitpunkt definiert. Dabei kann z. B. ein Teil der Länge des Zeitintervalls durch die Län ge eines Zeitsignals definiert werden und ein anderer Teil durch Vorgeben einer Verzögerungszeit (siehe oben) vorgegeben werden. Die Länge des Zeitintervalls muß aber nicht unverän derlich festliegen, sondern kann beispielsweise durch den Be nutzer der Schaltungsanordnung geändert werden. Es können auch eine Mehrzahl der Zeitsignale mit unterschiedlicher Länge ge neriert werden, um eine Mehrzahl von Zeitintervallen zur Ver fügung zu haben. In letzterem Fall kann jeweils ein Zeitinter vall einem von mehreren anzusteuernden Treibern zugeordnet sein.

Bei einer bevorzugten Ausführungsform ist die Festlegungsein heit ausgestaltet, ein Eingangszeitsignal zu empfangen und/oder zu generieren, wobei die Festlegungseinheit eine Ver zögerungskette mit einer Mehrzahl von Verzögerungsstufen zum Verzögern des Eingangszeitsignals aufweist und wobei Ausgänge der Verzögerungsstufen mit einer Logikeinheit verbunden sind, die das Eingangszeitsignal empfängt, so daß an Ausgängen der Logikeinheit unterschiedlich lange Auswertungszeitsignale an liegen. Insbesondere durch einen Multiplexer können dann die unterschiedlichen Auswertungszeitsignale zur Auswertung der Treiberstärken einer Mehrzahl von Treibern verwendet werden.

Bei einer Weiterbildung ist die Verzögerungskette mit einer Synchronisierungseinheit zum Synchronisieren eines Ereignisses des Eingangszeitsignals mit einem Ereignis des verzögerten Eingangszeitsignals verbunden. Es ist somit gewährleistet, daß die Verzögerung der Eingangszeitsignale in definierter Weise stattfindet und Schwankungen aufgrund von Änderungen der Be triebsbedingungen und Einflüsse von Herstellungsparameterschwankungen ausgeregelt werden können bzw. ausgeschlossen sind.

Bei noch einer Weiterbildung weist zumindest eine der Verzöge rungsstufen einen Steuereingang zum Zuführen eines Steuersig nals auf und ist die Synchronisierungseinheit mit dem Steuer eingang verbunden, um die Verzögerung zu steuern. Somit kann die Synchronisierungseinheit durch Ansteuern der Verzögerungs stufe die Synchronisation in der gewünschten Weise herbeifüh ren. Dies erlaubt, insbesondere nach dem Betriebsstart des Treibers und der Schaltungsanordnung, ein Einregeln der Verzö gerung.

Die vorliegende Erfindung wird nun anhand von Ausführungsbei spielen unter Bezugnahme auf die beigefügte Zeichnung näher beschrieben. Sie ist jedoch nicht auf die Ausführungsbeispie le beschränkt. Die einzelnen Figuren der Zeichnung zeigen:

Fig. 1 ein erstes Ausführungsbeispiel für eine Schaltungs anordnung zum Regeln der Stärke eines Treibers,

Fig. 2 ein zweites Ausführungsbeispiel einer derartigen Schaltungsanordnung,

Fig. 3 ein Ausführungsbeispiel für einen Zeitsignalgenera tor gemäß Fig. 1 und Fig. 2,

Fig. 4 ein Ausführungsbeispiel für einen hinsichtlich sei ner Stärke skalierbaren Treiber mit einer Steuer einheit zum Steuern der Stärke,

Fig. 5 den zeitlichen Verlauf eines Steuersignals am Aus gang eines Ereignisdetektors gemäß Fig. 1 oder ei nes Komparators gemäß Fig. 2,

Fig. 6 den zeitlichen Verlauf des Ausgangssignals an dem Treiber gemäß Fig. 1 und Fig. 2 und den zeitlichen Verlauf eines Zeitsignals am Ausgang einer Verzöge rungseinheit gemäß Fig. 1 und Fig. 2,

Fig. 7 einen anderen zeitlichen Verlauf des in Fig. 5 dar gestellten Signals,

Fig. 8 andere Verläufe der in Fig. 6 dargestellten Signa le,

Fig. 9a) bis Fig. 9d) zeitliche Verläufe von Steuersignalen am Ausgang einer Treiberstärken-Steuereinheit gemäß Fig. 1 und Fig. 2,

Fig. 10 zwei zeitliche Verläufe von Stromstärken am Ausgang des Treibers gemäß Fig. 1 und Fig. 2 bei unter schiedlicher Treiberstärke, und

Fig. 11 zwei zeitliche Verläufe des Ausgangssignals des Treibers gemäß Fig. 1 und Fig. 2 entsprechend den zeitlichen Verläufen der Stromstärken gemäß Fig. 10.

Fig. 1 zeigt eine Regelschaltung 1 zum Regeln der Stärke ei nes Treibers 3. Der Treiber 3 ist gemeinsam mit der Regel schaltung 1 auf einem mikroelektronischen Chip 4 angeordnet. Die Regelschaltung 1 weist einen Nutzereingang 16 zum Einge ben eines Nutzersignals auf, das dazu dient, den Treiber 3 anzusteuern, damit dieser den Spannungswert an einem am Trei berausgang 8 anliegenden Treiber-Ausgangssignal auf einen vorgegebenen Wert erhöht oder erniedrigt.

Das Nutzersignal erreicht von dem Nutzerausgang 16 aus gese hen nicht unmittelbar den Treiber 3. Vielmehr ist noch eine Eingabeeinheit 15 zwischen den Nutzereingang 16 und einen Treibereingang 6 geschaltet. Die Eingabeeinheit 15 ist ferner mit einem Systemtakteingang 17 der Regelschaltung 1 verbun den.

Der Treiberausgang 8 ist mit einem Ausgangskontakt 10 verbun den, an den externe kapazitive Lasten, im Beispiel von Fig. 1 und Fig. 2 die Last 2, anschließbar sind. Weiterhin ist der Treiberausgang 8 mit dem invertierenden Eingang eines Komparators 5 verbunden. Der Komparator 5 weist noch einen nicht invertierenden Eingang auf, an den eine Referenzspannung an gelegt werden kann. Der Ausgang des Komparators 5 ist mit ei nem Ereignisdetektor 9 verbunden.

Der Systemtakteingang 17 dient dem Empfangen eines Taktsi gnals, insbesondere zum Empfangen eines Taktsignals mit äqui distanten Rechtecksignalen gleicher Länge. Außer mit der Ein gabeeinheit 15 ist der Systemtakteingang 17 auch mit dem Ein gang eines Zeitsignalgenerators 13 verbunden. Der Ausgang des Zeitsignalgenerators 13 ist wiederum mit dem Eingang einer Verzögerungseinheit 11 verbunden oder verbindbar. Der Ausgang der Verzögerungseinheit 11 ist mit einem Eingang des Ereig nisdetektors 9 verbunden.

Ein Ausgang des Ereignisdetektors 9 ist mit dem Eingang einer Treiberstärken-Steuereinheit 7 verbunden, deren Ausgang wie derum mit einem Steuereingang des Treibers 3 verbunden ist.

Ist die Regelschaltung 1 wie in Fig. 1 dargestellt mit der Last 2 verbunden und liegt an dem Systemtakteingang 17 bei spielsweise das dargestellte Taktsignal an, ist die Funk tionsweise der Regelschaltung 1 wie folgt: Wird an dem Nutzereingang 16 ein Triggersignal, beispielsweise ein stu fenartig ansteigendes Spannungssignal eingegeben, empfängt die Eingabeeinheit 15 das Triggersignal und das Systemtakt signal. Ist das Triggersignal zeitlich verschoben gegenüber der ansteigenden Flanke des zeitlich nächstliegenden Recht ecksignals des Systemtaktsignals, so wartet die Eingabeein heit 15 mit der Ausgabe des Triggersignals an den Treiber 3, bis die nächste ansteigende Flanke eines Rechtecksignals des Systemtaktsignals an der Eingabeeinheit 15 eingegangen ist. Auf diese Weise wird das Triggersignal mit dem Systemtakt synchronisiert. Es besteht somit eine zeitliche Kopplung zwischen dem am Treibereingang 6 anliegenden Triggersignal und dem Systemtaktsignal.

Das Systemtaktsignal wiederum wird von einer Taktsignalquelle empfangen, die unabhängig ist von Betriebsbedingungen wie Temperatur und Versorgungsspannung. Eine geeignete Taktsig nalquelle ist insbesondere ein durch einen Schwingquarz ge steuerter Systemtaktgenerator.

Nachdem der Treiber 3 das Triggersignal von der Eingabeein heit 15 empfangen hat, beginnt der Treiber 3, gegebenenfalls verzögert, die Spannung an seinem Treiberausgang 8 zu erhö hen. Alternativ, bei einer anderen Ausgestaltung, beginnt der Treiber 3 die Spannung an seinem Treiberausgang 8 zu ernied rigen. Der zeitliche Verlauf der Spannung am Treiberausgang 8 ist beispielhaft in Fig. 6 dargestellt: Die ununterbrochene Kurve in Fig. 6 stellt die Ausgangsspannung Vout am Treiber ausgang 8 dar. Zum Zeitpunkt t = 0 hat der Treiber 3 das Triggersignal von der Eingabeeinheit 15 empfangen. Der An stieg von Vout beginnt jedoch in der Darstellung von Fig. 6 erst etwa nach 6 ns. Vout steigt im weiteren Verlauf bis auf etwa den Wert 2,5 V an. Für den hier erläuterten Beispiels fall wird von dem Treiber 3 gefordert, daß 12,5 ns nach Emp fang des Triggersignals Vout einen Wert von 2,0 V erreicht hat. Wie aus Fig. 6 ersichtlich ist, erreicht Vout diesen Wert aber bereits früher, etwa nach 10,5 ns. Dies bedeutet, daß die Stärke des Treibers 3 zu groß ist und daher unnötig große elektromagnetische Feldstärken durch den zu schnellen Anstieg von Vout erzeugt werden. Die damit verbundenen Stör felder können andere Baugruppen auf dem Chip 4 oder außerhalb des Chips 4 angeordnete elektronische Schaltungen in ihrer Funktion stören.

Zur Regelung der Treiberstärke ist daher das Treiberausgangs signal Vout an den invertierenden Eingang des Komparators 5 angelegt. Die Referenzspannung Vref, die an dem nichtinver tierenden Eingang des Komparators 5 anliegt, ist auf den Wert 2,0 V eingestellt (siehe waagerechte unterbrochene Linie in Fig. 6). Wenn daher Vout diesen Wert erreicht, wechselt das Ausgangssignal des Komparators 5 von logisch "high" nach lo gisch "low". Dies ist im Beispiel nach 10,5 ns der Fall. Den Wechsel von "high" nach "low" registriert der Ereignisdetek tor 9 annähernd unverzögert, so daß dort also nach etwa 10,5 ns das Ereignis "Vout erreicht den Referenzspannungswert" festgestellt wird.

Wie bereits beschrieben wurde, ist das von der Eingabeeinheit 15 an den Treiber 3 übertragene Triggersignal zeitlich syn chronisiert mit der steigenden Flanke eines Rechtecksignals des Systemtaktsignals. Die steigende Flanke erreicht also zum gleichen Zeitpunkt, zu dem das Triggersignal an dem Treiber 3 eingeht, den Zeitsignalgenerator 13. Dieser generiert unver zögert aus dem Rechtecksignal ein sekundäres Rechtecksignal bestimmter Länge. Die Länge ist vorgegeben und legt einen Teil der Länge des Zeitintervalls fest, welches vom Eingang des Triggersignals am Treiber 3 bis zu einem Auswertungszeit punkt verstreichen soll. In dem in Fig. 6 dargestellten Fall hat das sekundäre Rechtecksignal eine Länge von 7,5 ns.

Die Verzögerungseinheit 11 empfängt das sekundäre Rechteck signal und verzögert dessen Weitergabe an den Ereignisdetek tor um eine vorgegebene Verzögerungszeit, die hier 5 ns be trägt. Dargestellt ist in Fig. 6 mit einer strichpunktierten Linie das invertierte Signal des verzögerten sekundären Rechtecksignals, welches von der Verzögerungseinheit 11 an den Ereignisdetektor 9 ausgegeben wird. Somit ist der Auswer tungszeitpunkt, im Beispiel von Fig. 6 bei t = 12,5 ns, durch die Summe aus der Länge des sekundären Rechtecksignals und der Verzögerungszeit definiert, wobei der Auswertungszeit punkt mit dem Zeitpunkt des Eingangs des Triggersignals am Treiber 3 bzw. mit dem Zeitpunkt des Eingangs der steigenden Flanke des Rechtecksignals an der Eingabeeinheit 15 und an dem Zeitsignalgenerator 13 gekoppelt ist.

Nachdem der Ereignisdetektor 9 bereits das Ereignis "Vout er reicht die Referenzspannung" detektiert hat, detektiert er zum Auswertungszeitpunkt den Eingang der fallenden Flanke des sekundären Rechtecksignals. Dies entspricht der steigenden Flanke des invertierten sekundären Rechtecksignals zum Zeit punkt t = 12,5 ns in Fig. 6. Zwischen den beiden Ereignissen liegt eine Zeitspanne der Länge Δt (siehe Fig. 6). Als Reak tion auf diese Zeitspanne, d. h. auf den zeitlich früheren Eintritt des Ereignisses "Vout erreicht die Referenzspan nung", gibt der Ereignisdetektor 9 das in Fig. 5 dargestellte Spannungssignal EDout an die Treiberstärken-Steuereinheit 7 aus.

Vor dem Auswertungszeitpunkt hatte EDout einen Spannungswert, der logisch dem Zustand "high" entspricht. Nach dem Auswer tungszeitpunkt ist EDout nunmehr logisch "low". Daher ernied rigt die Treiberstärken-Steuereinheit 7, wie noch genauer er läutert wird, die Stärke des Treibers 3 um eine Stufe.

Der gesamte Regelzyklus wiederholt sich jedesmal, wenn ein Triggersignal am Treibereingang 6 eingeht, im beschriebenen Beispiel in jedem Systemtakt. Dies ist, wie beschrieben, je desmal ein Zeitpunkt, zu dem auch die steigende Flanke eines Rechtecksignals am Zeitsignalgenerator 13 eingeht.

In Fig. 6 ist noch ein weiterer Regelzyklus dargestellt. Das Triggersignal geht zum Zeitpunkt t = 30 ns am Treibereingang 6 ein. Der damit gekoppelte Auswertungszeitpunkt liegt um die vorgegebene Zeitspanne von 12,5 ns später, d. h. zum Zeitpunkt t = 42,5 ns. Da Vout wieder vor dem Auswertungszeitpunkt den Wert Vref = 2,0 V erreicht, bleibt EDout logisch "low", so daß die Stärke des Treibers 3 wieder um eine Stufe reduziert wird.

Eine spätere Zeitspanne derselben Regelphase ist in Fig. 7 und Fig. 8 dargestellt. An der Zeitachse sind die Zahlen 14, 15 und 16 aufgetragen, die den 14., 15. und 16. Auswertungs zeitpunkt bezeichnen. Dementsprechend sind der 14., 15. und 16. Regelzyklus in Fig. 7 und Fig. 8 zu erkennen. Bis ein schließlich zum 14. Regelzyklus hat der Ereignisdetektor 9 immer festgestellt, daß Vout vor dem Auswertungszeitpunkt die Referenzspannung erreicht hat. Dementsprechend war EDout (dargestellt in Fig. 5 und Fig. 7) seit dem Ende des ersten Regelzyklus logisch "low". Erstmals im 15. Regelzyklus er reicht Vout erst nach dem Auswertungszeitpunkt die Referenz spannung. Daher wird EDout logisch "high" und die Stärke des Treibers 3 wieder um eine Stufe erhöht.

Im 16. Regelzyklus erreicht Vout wieder vor dem Auswertungs zeitpunkt die Referenzspannung, weshalb EDout wieder logisch "low" wird. Somit hat sich nach dem 14. Regelzyklus ein Zu stand des Treibers 3 eingestellt, in dem seine Stärke mit ge ringer Amplitude um einen Mittelwert schwankt.

Eine Ausgestaltung des Treibers 3 und seiner Steuerung durch die Treiberstärken-Steuereinheit 7 ist beispielhaft in Fig. 4 dargestellt. Der Treiber 3 weist fünf Treibereinheiten 45a- 45e auf. Die Treibereinheit 45a hat die halbe Stärke der Treibereinheit 45b, die Treibereinheit 45b hat die halbe Stärker der Treibereinheit 45c und so fort. Die Treiberein heiten 45a-45e können einzeln aktiviert bzw. deaktiviert wer den. Allgemein hat ein derartiger hinsichtlich seiner Stärke skalierbarer Treiber n Teiltreiber, die individuell aktivier bar sind. Die Teiltreiber sind beispielsweise als MOSFET (Me tall-Oxid-Halbleiter-Feldeffekttransistor mit isolierter Ga te-Elektrode) realisiert. In diesem Fall kann, bei gleicher Kanallänge im MOSFET, deren möglicher Beitrag zur Gesamtstär ke des Treibers durch die Kanalweite W eingestellt werden. Die Kanalweite W1 des schwächsten Teiltreibers beträgt daher die Hälfte der Kanalweite W2 des zweitschwächsten Teiltrei bers. Allgemein gilt

W_i = 2 . W_1-1 i = 2, . . ., n.

Für die Gesamt-Kanalweite aller Teiltreiber bzw. entsprechend für die Gesamtstärke des Treibers gilt:

Wird die Kanalweite des Transistors i durch die Gesamtweite W_gesamt ausgedrückt, gilt folgendes:

Insgesamt sind daher k Stärken- bzw. Weitenkombinationen mit Weiten größer als Null möglich, wobei gilt:

k = 2ⁿ - 1

W_i = W_min, 2W_min, 3W_min, . . ., W_gesamt

W_min ist die Weite des schwächsten Teiltreibers, d. h. der Be reich von W_min bis W_gesamt kann in Schritten der Weite W_min durchlaufen werden.

Im Beispiel von Fig. 4 hat der Treiber 3 fünf Treibereinhei ten 45a-45e, so daß die Stärke des Treibers 3 mit 31 Abstu fungen zwischen der Stärke der schwächsten Treibereinheit 45a und der maximalen Stärke des Treibers 3 eingestellt werden kann. Der Stärkeunterschied zwischen zwei Stufen ist jeweils gleich der Stärke der schwächsten Treibereinheit 45a.

Die Treibereinheiten 45a-45e haben jeweils drei Eingänge. Ein erster Eingang ist mit dem Treibereingang 6 identisch bzw. mit diesem verbunden. Ein zweiter Eingang ist ein Rück setzeingang 41 zum Rücksetzen der Treibereinheiten 45a-45e in ihren Anfangszustand, der vorzugsweise der Zustand ist, in dem alle Treibereinheiten 45a-45e aktiviert sind. Ein dritter Eingang der Treibereinheiten 45a-45e ist jeweils über eine Bitleitung 43a-43e mit der Treiberstärken-Steuereinheit 7 verbunden. Über die Bitleitungen 43a-43e kann die Treiber stärken-Steuereinheit 7 ein Bitsignal, d. h. ein binäres Signal, an die Treibereinheiten 45a-45e übertragen. Ist das binäre Signal logisch "high" bzw. "1", ist die jeweilige Treibereinheit 45a-45e deaktiviert. Im umgekehrten Fall ist sie aktiviert. Die Treiberstärken-Steuereinheit 7 weist vor zugsweise einen binären fünfstelligen Zähler auf, wobei dem entsprechend Zustände zwischen dem Zählerstand "0" und dem Zählerstand "31" möglich sind. Zählerstand "0" entspricht "0" als Steuersignal auf jeder der Bitleitungen 43a-43e, d. h. al le Treibereinheiten 45a-45e sind aktiviert. Zählerstand "31" würde demnach dem deaktivierten Zustand aller Treibereinhei ten 45a-45e entsprechen. Dieser Zustand ist jedoch während des Betriebs des Treibers 3 nicht sinnvoll. Daher beträgt der höchste erlaubte Zählerstand "30", was der Aktivierung aus schließlich der schwächsten Treibereinheit 45a entspricht.

Liegt bei dem anhand von Fig. 1 beschriebenen und bei dem noch anhand von Fig. 2 zu beschreibenden Ausführungsbeispiel am Eingang der Treiberstärken-Steuereinheit 7 zu einem gegebenen Zeitpunkt nach dem Auswertungszeitpunkt das Signal lo gisch "high" an, so wird der Zählerstand um "1" erniedrigt. Umgekehrt wird der Zählerstand um "1" erhöht, wenn das Ein gangssignal logisch "low" entspricht.

Fig. 9a) bis d) zeigen die binären Signale am Ausgang der Treiberstärken-Steuereinheit 7, die in der oben beschriebenen Regelungsphase an die Treibereinheiten 45a-45d ausgegeben wer den. Das an die Treibereinheit 45e ausgegebene Signal ist wäh rend der gesamten Regelungsphase logisch "0", d. h. die Trei bereinheit 45e ist immer aktiviert. Fig. 9a) zeigt das über die Bitleitung 43a an die Treibereinheit 45a ausgegebene binä re Signal, Fig. 9b) zeigt das über die Bitleitung 43b an die Treibereinheit 45b ausgegebene Signal usw. Entlang der Zei tachse in Fig. 9 (der horizontalen Achse) sind die Auswer tungszeitpunkte der ersten 16 Regelzyklen markiert. Man er kennt, daß vom ersten bis zum 14. Regelzyklus das Summensignal der vier binären Signale jeweils um "1" erhöht wird. Dies ent spricht einer Reduzierung der Treiberstärke des Treibers 3 um jeweils eine Stufe. Erst im 15. Regelzyklus wird das Summensi gnal wieder um "1" erniedrigt, was der Darstellung des Signals EDout in Fig. 7 entspricht.

Fig. 3 zeigt ein Ausführungsbeispiel für den Zeitsignalgene rator 13 (Fig. 1). Es ist eine Verzögerungskette 27 mit fünf Verzögerungsstufen 29a-29e vorgesehen. Der Eingang der Verzö gerungsstufe 29a ist mit dem Systemtakteingang 17 verbunden. Der Ausgang der Verzögerungsstufe 29a ist mit dem Eingang der Verzögerungsstufe 29b verbunden und so fort. Der Ausgang der Verzögerungsstufe 29e ist mit einem Eingang eines Phasende tektors 31 verbunden. Ein weiterer Eingang des Phasendetek tors 31 ist mit dem Ausgang eines Invertierers 35 verbunden, dessen Eingang wiederum mit dem Systemtakteingang 17 verbun den ist. Ein Ausgang des Phasendetektors 31 ist mit einem Eingang einer Verzögerungssteuerung 33 verbunden. Ein Ausgang der Verzögerungssteuerung 33 ist mit jeweils einem Steuerein gang 30a-30e der Verzögerungsstufen 29a-29e verbunden.

Weiterhin ist der Ausgang des Invertierers 35 mit je einem Eingang eines NOR-Gliedes 37a-37d verbunden. Ein weiterer Eingang der NOR-Glieder 37a-37d ist jeweils mit einem ent sprechenden Ausgang einer der Verzögerungsstufen 29a-29d ver bunden. Ausgänge der NOR-Glieder 37a-37d sind mit dem Zeit signalausgang 14 des Zeitsignalgenerators 13 verbunden. Eine weitere Verbindung besteht unmittelbar zwischen dem System takteingang 17 und dem Zeitsignalausgang 14.

Eine Multiplexersteuerung 25 erlaubt es, jeden der fünf Teilausgänge des Zeitsignalausgangs 14 mit einer Anschlußlei tungsverbindung einzeln zu verbinden. Die Anschlußleitungsver bindung führt insbesondere zu der Verzögerungseinheit 11 (Fig. 1).

Geht ein Rechtecksignal am Systemtakteingang 17 ein, so wird es durch die Verzögerungskette 27 geführt. Jede der Verzöge rungsstufen 29a-29e verzögert das Rechtecksignal um dieselbe Zeitspanne. Zu einem bestimmten Zeitpunkt, der der Verzögerung durch die Verzögerungskette 27 entspricht, geht die steigende Flanke des fünf Mal verzögerten Rechtecksignals an dem Phasen detektor 31 ein. Der Phasendetektor 31 stellt fest, ob diese steigende Flanke gleichzeitig oder vor oder nach der fallenden Flanke des von dem Invertierer 35 empfangenen invertierten Rechtecksignals eingeht. Gehen diese beiden Flanken nicht gleichzeitig ein, wird ein entsprechendes Signal an die Verzö gerungssteuerung 33 ausgegeben, die wiederum über ein Steuer signal an die Eingänge 30a-30e der Verzögerungsstufen 29a-29e die Verzögerung derart einstellt, daß der zeitliche Abstand zwischen dem Eintreffen der beiden Flanken am Phasendetektor 31 kleiner wird und/oder verschwindet. Spätestens nach einigen Regelzyklen treffen die beiden Flanken dann gleichzeitig am Phasendetektor 31 ein.

In diesem Zustand stehen dann an den Ausgängen der Verzöge rungsstufen 29a-29d vier um jeweils 1/5 der Länge des Rechtec kimpulses am Systemtakteingang 17 verzögerte Rechteckimpulse zur Verfügung. Durch logische Nicht-Oder-Verknüpfung (NOR) in den NOR-Gliedern 37a-37d mit dem invertierten, nicht verzöger ten Rechtecksignal stehen dann an den Ausgängen der NOR- Glieder 37a-37d vier sekundäre Rechtecksignale unterschiedli cher Länge zur Verfügung. Diese Signale, die an dem Zeit signalausgang 14 zum Abgriff zur Verfügung stehen, sind derart miteinander synchronisiert, daß ihre steigenden Flanken zur gleichen Zeit am Zeitsignalausgang 14 anliegen. Weiterhin liegt auch das unverzögerte Rechtecksignal am Zeitsignalaus gang 14 an. Die Längen der insgesamt fünf dort anliegenden Rechtecksignale betragen 1/5 bis 5/5 der Länge des unverzöger ten Rechtecksignals, d. h. des Rechtecksignals des Systemtakts.

Je nach Bedarf kann somit eines der Zeitsignale unterschiedli cher Länge zur Bestimmung des Auswertungszeitpunktes abgegrif fen werden, wobei der Beginn des Zeitsignals mit dem Beginn bzw. der steigenden Flanke des unverzögerten Rechtecksignals synchronisiert ist. Dies gibt die Möglichkeit, je nach Anwen dung einen unterschiedlichen Auswertungszeitpunkt festzulegen und somit die Stärke des Treibers 3 zu verändern. Weiterhin oder alternativ können mehrere der Treiber 3 mit den Zeitsi gnalen des Zeitsignalgenerators 13 gesteuert werden, wobei die gesteuerten Treiber auch teilweise oder alle dasselbe Zeitsi gnal abgreifen können. Auf diese Weise läßt sich die Fläche einer integrierten Schaltung deutlich kleiner halten, als es bei jeweils einem Zeitsignalgenerator pro Treiber der Fall wä re.

Ein wesentlicher Vorteil des beschriebenen Zeitsignalgenera tors 13 ist die exakte Generierung von Zeitsignalen, deren Länge eindeutig durch ein externes Rechtecksignal vorgegeben ist. Weiterhin ist der Anfangszeitpunkt der verschiedenen Zeitsignale synchronisiert. Es kann somit ohne Einfluß von Herstellungsparametern und Betriebsbedingungen zuverlässig das jeweilige Zeitsignal gewünschter Länge generiert werden.

Weiterhin erlaubt es die beschriebene DLL-Schaltung (Delay- Locked Loop) bei gegebener Pulslänge eines an ihrem Eingang anliegenden Pulssignals, etwa des Rechtecksignals, die Puls länge zu teilen. Die Länge des externen Pulses beschränkt so mit nicht die Möglichkeiten bei der Festlegung des Auswer tungszeitpunktes. Ferner kann das Systemtaktsignal eines hoch präzisen externen Systemtaktes als Eingangssignal verwendet werden. Da die Längen der Rechtecksignale bzw. die Pulslängen eines derartigen Taktsignals mit hoher Präzision übereinstim men und unabhängig von Herstellungsparametern und Betriebsbe dingungen sind, kann der Auswertungszeitpunkt allein durch Vorgeben der gewünschten Zeitsignallänge am Ausgang des Zeit signalgenerators 13 und gegebenenfalls zusätzlich durch Vorge ben einer Verzögerungszeit festgelegt werden. Herstellungspa rameter und Betriebsbedingungen sind dann ohne Einfluß.

Alternativ oder zusätzlich können auch Frequenzteiler vorgese hen werden, die ebenfalls unabhängig von Herstellungsparame tern und Betriebsbedingungen die Frequenz des externen System taktsignals teilen können bzw. die Länge der Pulsdauern ver vielfachen können. Insbesondere wenn die Möglichkeit besteht, die Verzögerungszeit durch eine Verzögerungseinheit wie die Verzögerungseinheit 11 in Fig. 1 frei veränderlich vorzugeben, kann ein Zeitintervall beliebiger Länge vorgegeben werden, dessen Anfang durch den Eingang des Triggersignals an dem zu steuernden Treiber bestimmt ist und an dessen Ende der Auswer tungszeitpunkt liegt.

Im einfachsten Fall kann der Zeitsignalgenerator lediglich aus einer Signalleitung bestehen, die ein externes Zeitsignal durchleitet, beispielsweise zu der Verzögerungseinheit 11. Ei ne derartige Lösung ist dann sinnvoll, wenn keine Zeitsignale benötigt werden, die kürzer sind als die Länge des externen Zeitsignals.

Bei einer bevorzugten Weiterbildung des Zeitsignalgenerators 13 gemäß Fig. 3 wird zwar die steigende Flanke des am System takteingang 17 anliegenden Rechtecksignals in der beschriebe nen Weise durch die Verzögerungskette 27 verzögert, jedoch nicht oder nur geringfügig die fallende Flanke des Rechteck signals verzögert. Bei dieser Weiterbildung besteht nicht die Gefahr der Überlappung eines verzögerten Zeitsignals am Aus gang der Verzögerungsstufe 29e mit einem auf das verzögerte Zeitsignal folgenden nicht verzögerten Zeitsignal, dessen zu gehöriges invertiertes Signal am Ausgang des Invertierers 35 anliegen könnte. Gerade dann, wenn die Verzögerungszeit noch nicht in der gewünschten Weise durch die Verzögerungssteuerung 33 eingestellt ist, können somit Fehlfunktionen vermieden wer den. Es ist daher gewährleistet, daß die Verzögerungszeit im mer richtig eingestellt werden kann.

In Fig. 10 und Fig. 11 sind die Ströme bzw. Spannungen am Treiberausgang 8 zu Beginn der Regelungsphase und nach dem 14. Regelzyklus dargestellt. In Fig. 10 entspricht die mit kurzen Strichen dargestellte Linie dem Strom zu Anfang der Regelungs phase, in Fig. 11 die mit einheitlich langen Teilstrichen dar gestellte Kurve der Spannung zu Beginn der Regelungsphase. Man erkennt, daß durch die Regelung sowohl das zeitliche Anwachsen des Stromes als auch der Wert des maximal fließenden Stromes reduziert werden konnten (Fig. 10). Dem entspricht der flache re Anstieg der Spannung am Treiberausgang 6 (Fig. 11). Die Bezeichnung "t_a" in Fig. 11 markiert den Zeitpunkt, an dem das Triggersignal am Treibereingang 6 eingeht.

In Fig. 2 ist eine alternative Ausführungsform einer Regel schaltung dargestellt. Die Regelschaltung 21 stimmt weitgehend mit der Regelschaltung 1 (Fig. 1) überein. Jedoch sind der Komparator 5 und der Ereignisdetektor 9 durch einen triggerba ren Komparator 19 ersetzt. Ein invertierender Eingang des triggerbaren Komparators 19 ist mit dem Treiberausgang 8 ver bunden. An den nicht invertierenden Eingang des triggerbaren Komparators 19 ist eine Referenzspannung anlegbar oder ange legt. Weiterhin weist der triggerbare Komparator 19 einen Triggereingang auf, der mit dem Ausgang der Verzögerungsein heit 11 verbunden ist.

Die Funktionsweise der Regelschaltung 21 ist wie folgt: Durch die fallende Flanke des am Ausgang der Verzögerungseinheit 11 anliegenden Zeitsignals wird der triggerbare Komparator 19 getriggert, d. h. der Zeitpunkt, an dem die Flanke an dem Trig gereingang anliegt, ist der Auswertungszeitpunkt. Zu diesem Zeitpunkt wird verglichen, ob die Ausgangsspannung am Treiber ausgang 8 größer, gleich oder kleiner als die Referenzspannung ist. Dementsprechend wird am Ausgang des triggerbaren Kompara tors 19 ein Steuersignal ausgegeben, das entweder logisch "high" oder "low" ist.

Mit der Regelschaltung 21 kann dasselbe Regelverhalten wie mit der Regelschaltung 1 erzielt werden. Daher entspricht auch der Verlauf der Kurven gemäß Fig. 5 bis Fig. 11 der Regelschaltung 21. Um die Variante bei der Auswertung des Treiberausgangs signals zu verdeutlichen, ist in Fig. 6, rechter Diagrammab schnitt, die Spannungsdifferenz ΔV dargestellt, die der trig gerbare Komparator 19 zum Auswertungszeitpunkt t = 42,5 ns feststellt. Da ΔV wie auch in dem vorhergehenden und den nachfolgenden Regelzyklen größer als Null ist, d. h. die Treiber ausgangsspannung größer als die Referenzspannung ist, gibt der triggerbare Komparator ein Ausgangssignal gemäß Fig. 5 aus, welches logisch dem Zustand "low" entspricht.

Die anhand von Fig. 1 und Fig. 2 beschriebenen Regelschaltun gen 1; 21 können in analoger Weise verwendet werden, wenn der Treiber 3 angesteuert wird, um ein Ausgangssignal auszugeben, dessen Wert erniedrigt wird, beispielsweise eine abfallende Flanke eines Spannungssignals erzeugt. Auch kann eine Stärken steuerung eines Treibers in entsprechender Weise realisiert werden, der sowohl steigende als auch fallende Flanken erzeu gen kann. Dabei kann die Stärke des Treibers für fallende Flanken und für steigende Flanken gleich sein oder unter schiedlich sein. Dementsprechend ist es möglich, durch eine einzige Treiberstärken-Steuereinheit 7 die Stärke des Treibers einzustellen oder es kann eine Mehrzahl der Treiberstärken- Steuereinheiten 7 vorgesehen sein. Bereits durch eine einzige Treiberstärken-Steuereinheit 7 können auch unterschiedliche Stärken des Treibers eingestellt werden, etwa durch Verwendung eines Multiplexers, der das Ausgangssignal der Treiberstärken- Steuereinheit zeitlich nacheinander an verschiedene Steuerein gänge des Treibers legt.

Durch die Erfindung ist eine Treiberstärkensteuerung reali sierbar, die nur geringen schaltungstechnischen Aufwand bedeu tet. Es bestehen große Freiheiten beim Vorgeben des Auswer tungszeitpunktes. Weiterhin kann die Trägheit des Treibers be rücksichtigt werden und kann frei gewählt werden, welchen Wert das Treiberausgangssignal zum Auswertungszeitpunkt haben soll. Es ist somit nicht erforderlich, die gewünschte Flankensteil heit des Ausgangssignals über bestimmte Prozentwerte des Maxi malanstiegs zu definieren.

Bezugszeichenliste

1

Regelschaltung

2

Last

3

Treiber

4

Chip

5

Komparator

6

Treibereingang

7

Treiberstärken-Steuereinheit

8

Treiberausgang

9

Ereignisdetektor

10

Ausgangskontakt

11

Verzögerungseinheit

13

Zeitsignalgenerator

14

Zeitsignalausgang

15

Eingabeeinheit

16

Nutzereingang

17

Systemtakteingang

19

triggerbarer Komparator

21

Regelschaltung

25

Multiplexersteuerung

27

Verzögerungskette

29

a-e Verzögerungsstufe

30

a-e Steuereingang

31

Phasendetektor

33

Verzögerungssteuerung

35

Invertierer

37

a-d NOR-Glied

41

Rücksetzeingang

43

a-e Bitleitung

45

a-e Treibereinheit

Claims

1. Verfahren zum Beurteilen der Stärke eines Treibers (3), insbesondere eines Padtreibers für hochintegrierte elektroni sche Schaltungen, wobei der Treiber (3), ausgelöst durch ein Treibereingangssignal, einen Wert eines Treiberausgangssignals erhöht oder erniedrigt, bei welchem, insbesondere taktweise wiederkehrend,
ein mit dem Treibereingangssignal zeitlich gekoppelter Aus wertungszeitpunkt ermittelt wird und
unter Verwendung des Auswertungszeitpunktes ausgewertet wird, ob die Stärke des Treibers (3) einer Vorgabe ent spricht.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Wert des Treiberausgangssignals entsprechend dem Auswer tungsergebnis beeinflußt wird.

3. Verfahren nach Anspruch 1 oder 2 dadurch gekennzeichnet, daß zu dem Auswertungszeitpunkt der Wert des Treiberausgangs signals ausgewertet wird.

4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ausgewertet wird, ob ein aus dem Treiberausgangssignal erhal tenes Sekundärsignal und/oder ein Ereignis des Treiberaus gangssignals vor, an und/oder nach dem Auswertungszeitpunkt vorliegt bzw. eintritt.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß bei der Ermittlung des Auswertungszeitpunktes ein mit dem Treibereingangssignal gekoppeltes periodisches Signal verwendet wird, insbesondere ein Taktsignal eines Systemtaktes für ein System mit mikroelektronischen Baugruppen.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß unter Verwendung der Periodendauer und/oder der Frequenz des periodischen Signals ein Zeitintervall generiert wird und daß der Auswertungszeitpunkt am Ende des Zeitintervalls liegt.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß aus dem periodischen Signal ein Zeitsignal generiert wird, dessen Länge ein Vielfaches oder ein Bruchteil der Perioden dauer ist und dessen Länge zumindest einen Teil der Länge des Zeitintervalls festlegt.

8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das Treibereingangssignal den Treiber (3) zu einem Ansteue rungszeitpunkt ansteuert, so daß der Treiber (3), gegebenen falls verzögert, damit beginnt, den Wert des Treiberausgangs signals zu ändern, und daß ein Zeitintervall vorgegeben wird, das zu dem Ansteuerungszeitpunkt beginnt und durch dessen Ende der Auswertungszeitpunkt definiert ist.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß zumindest ein Teil des Zeitintervalls durch Vorgeben einer fe sten Verzögerungszeit vorgegeben wird.

10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der Treiber (3) eine Mehrzahl von Treibereinheiten (45a-45e) aufweist, die einzeln freigegeben oder gesperrt werden können, daß die Kombination der freigegebenen Treibereinheiten (45a- 45e) die Stärke des Treibers (3) bestimmt und daß, abhängig von dem Auswertungsergebnis, gegebenenfalls ein oder mehrere der Treibereinheiten (45a-45e) freigegeben und/oder gesperrt werden.

11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Auswertung in einer ersten Zeitphase mehrfach durchgeführt wird und daß die Auswertung zur Überprüfung einer geeigneten Treiberstärke in vorgegebenen größeren Zeitabständen wieder holt wird.

12. Schaltungsanordnung (1; 21) zum Beurteilen der Stärke ei nes Treibers (3), insbesondere eines Padtreibers für hochinte grierte elektronische Schaltungen, wobei der Treiber (3), aus gelöst durch ein Treibereingangssignal, einen Wert eines Trei berausgangssignals erhöht oder erniedrigt, mit
einem Eingangssignaleingang (17) zum Empfangen eines mit dem Treibereingangssignal gekoppelten Eingangssignals,
einem Ausgangssignaleingang (8) zum Empfangen des Treiber ausgangssignals,
einer Festlegungseinheit (11, 13) zur Festlegung eines Aus wertungszeitpunktes, die mit dem Eingangssignaleingang (17) verbunden ist, und
einer Auswertungseinheit (5, 9; 19) zur Auswertung, ob die Stärke des Treibers (3) einer Vorgabe entspricht, wobei die Auswertungseinheit (5, 9; 19) mit der Festlegungseinheit (11, 13) und mit dem Ausgangssignaleingang (8) verbunden ist und wobei die Auswertungseinheit (5, 9; 19) einen Auswer tungssignalausgang zum Ausgeben eines zu dem Auswertungs zeitpunkt ermittelten Auswertungsergebnisses aufweist.

13. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß eine Einrichtung (7) zum Beeinflussen der Stärke des Treibers (3) vorgesehen ist, die mit dem Auswertungssignalausgang ver bunden ist.

14. Schaltungsanordnung nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß die Schaltungsanordnung (1) und der Treiber (3) auf einem ge meinsamen mikroelektronischen Chip (4) angeordnet sind.

15. Schaltungsanordnung nach Anspruch 12 bis 14, dadurch gekennzeichnet, daß der Treiber (3) eine Mehrzahl von Treibereinheiten (45a-45e) aufweist, die einzeln freigegeben oder gesperrt werden können, wobei die Kombination der freigegebenen Treibereinheiten (45a- 45e) die Stärke des Treibers (3) bestimmt, und daß eine erste (45a-45d) der Treibereinheiten (45a-45e) mit der halben Stärke einer zweiten (45b-45e) der Treibereinheiten (45a-45e) zur Ge samtstärke des Treibers (3) beitragen kann.

16. Schaltungsanordnung nach Anspruch 15, dadurch gekennzeichnet, daß die Auswertungseinheit (5, 9; 19) mit einer binären Steuerein heit (7) zum Steuern der Stärke des Treibers (3) verbunden ist, und daß die Steuereinheit (7) derart mit den Treiberein heiten (45a-45e) verbunden ist, daß die erste (45a-45d) und die zweite (45b-45e) Treibereinheit durch binäre Steuersignale angesteuert werden können und dadurch die Stärke des Treibers (3) in äquidistanten Stufen eingestellt werden kann.

17. Schaltungsanordnung nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, daß die Festlegungseinheit (11, 13) eine Verzögerungseinheit (11) zur Verzögerung eines Zeitsignals aufweist, um den Auswer tungszeitpunkt zu verschieben.

18. Schaltungsanordnung nach einem der Ansprüche 12 bis 17, dadurch gekennzeichnet, daß die Festlegungseinheit (11, 13) eine Zeitsignaleinheit (13) zum Generieren und/oder Empfangen eines Auswertungszeitsignals aufweist, dessen Länge zumindest teilweise der Zeitdifferenz zwischen dem Auswertungszeitpunkt und einem aus dem Trei bereingangssignal ableitbaren Auslösezeitpunkt entspricht.

19. Schaltungsanordnung nach Anspruch 18, dadurch gekennzeichnet, daß die Festlegungseinheit (11, 13) ausgestaltet ist, ein Ein gangszeitsignal zu empfangen und/oder zu generieren, daß die Festlegungseinheit (11, 13) eine Verzögerungskette (27) mit einer Mehrzahl von Verzögerungsstufen (29a-29e) zum Verzögern des Eingangszeitsignals aufweist und daß Ausgänge der Verzöge rungsstufen (29a-29e) mit einer Logikeinheit (37a-37d) verbun den sind, die das Eingangszeitsignal oder ein daraus abgelei tetes Signal empfängt, so daß an einem Ausgang (14) der Logi keinheit (37a-37d) unterschiedlich lange Auswertungszeitsigna le anliegen.

20. Schaltungsanordnung nach Anspruch 19, dadurch gekennzeichnet, daß die Verzögerungskette (27) mit einer Synchronisierungseinheit (31, 33), zum Synchronisieren eines Ereignisses des Eingangs zeitsignals mit einem Ereignis des verzögerten Eingangszeitsi gnals, verbunden ist.

21. Schaltungsanordnung nach Anspruch 20, dadurch gekennzeichnet, daß zumindest eine der Verzögerungsstufen (29a-29e) einen Steuer eingang (30a-30e) zum Zuführen eines Steuersignals aufweist und daß die Synchronisierungseinheit (31, 33) mit dem Steuer eingang (30a-30e) verbunden ist, um die Verzögerung zu steu ern.

22. Schaltungsanordnung nach einem der Ansprüche 18 bis 21, dadurch gekennzeichnet, daß die Festlegungseinheit (11, 13) ausgestaltet ist, an einem Signalausgang (14) eine Mehrzahl der Ausgangszeitsignale zur Verfügung zu stellen, und daß eine Mehrzahl der Treiber mit dem Signalausgang (14) verbunden und/oder verbindbar sind.

23. Schaltungsanordnung nach einem der Ansprüche 12 bis 22, dadurch gekennzeichnet, daß die Auswertungseinheit (5, 9) einen Ereignisdetektor (9) auf weist, der ausgestaltet ist festzustellen, ob ein aus dem Treiberausgangssignal ermittelbares Ereignis vor, an und/oder nach dem Auswertungszeitpunkt eintritt.

24. Schaltungsanordnung nach Anspruch 23, dadurch gekennzeichnet, daß die Auswertungseinheit (5, 9) einen Komparator (5) aufweist, der einen ersten Komparatoreingang zum Empfangen des Treiber ausgangssignals und einen zweiten Komparatoreingang zum Emp fangen eines Referenzsignals hat, wobei der Komparator (5) ausgestaltet ist, ein Eingangssignal auszugeben, wenn das Treiberausgangssignal einen Wert erreicht und/oder überschrei tet und/oder unterschreitet, der durch das Referenzsignal vor gegeben ist, und wobei der Komparator mit dem Ereignisdetektor (9) verbunden ist, um das Ereignissignal an diesen auszugeben.

25. Schaltungsanordnung nach einem der Ansprüche 12 bis 22, dadurch gekennzeichnet, daß die Auswertungseinheit (19) einen triggerbaren Komparator (19) aufweist, der
einen mit der Festlegungseinheit (11, 13) verbundenen Trig gereingang,
einen ersten Komparatoreingang zum Empfangen des Treiberaus gangssignals und
einen zweiten Komparatoreingang zum Empfangen eines Refe renzsignals hat.