JP3731998B2 - 埋込型メモリ論理素子及びその製造方法 - Google Patents
埋込型メモリ論理素子及びその製造方法 Download PDFInfo
- Publication number
- JP3731998B2 JP3731998B2 JP00970098A JP970098A JP3731998B2 JP 3731998 B2 JP3731998 B2 JP 3731998B2 JP 00970098 A JP00970098 A JP 00970098A JP 970098 A JP970098 A JP 970098A JP 3731998 B2 JP3731998 B2 JP 3731998B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity
- gate electrode
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体メモリ素子及びその製造方法に係り、特に埋込型メモリ素子及びその製造方法に関する。
【0002】
【従来の技術】
半導体素子が高集積化されるにつれ、多様な他の機能を有する素子が一つのチップ(chip)内に具現され、2種以上の素子が一つのチップ内で有機的に動作する、いわゆるシリコンオンチップ(Silicon On Chip :SOC)が登場するようになった。したがって、SOCの製造工程はそれほどさらに複雑で難しくなる。相異なる機能を有する二つ以上の素子を一つのチップに具現する工程は、各素子が要求する特性を全て満足すべく、工程が非常に複雑になって、場合によっては工程が追加されることもある。
【0003】
SOC素子中の一つの埋込型メモリ論理(埋込型 Memory Logic: EML)素子は、メモリ素子と論理素子を一つのチップに具現したものである。EML素子は多数のメモリセル(memory cell)が位置するセルアレイ(cell array)領域と、前記セルアレイ領域内に貯蔵された情報を演算処理して新しい情報を作りだす論理回路領域で構成さなる。前記セルアレイ領域内に位置するメモリセルとしてはディラム(DRAM)セル、またはエスラム(SRAM)セルが広く使われている。
【0004】
前記セルアレイ領域に存在するアクセストランジスタ(access transistor)は漏れ電流の防止を容易にする特性が要求される。反面、周辺回路領域は全体チップの性能を左右するため、トランジスタの高い電流駆動能力を有することが非常に重要である。
【0005】
特に、DRAMを採用したEML素子をEDL(埋込型 DRAM Logic)素子という。EDL素子では時間が経つにつれ、メモリセルに蓄積された情報電荷が漏れ電流によって消失されるため、いわゆるリフレッシュ(refresh)と呼ばれる情報再生動作を必要とする。このような、リフレッシュ特性を改善する方法としては、キャパシタ(capacitor)の容量を増加させることによって漏れ電流があってもデータを維持し得るようにする方法と、漏れ電流を減らして蓄積された電荷量がこれ以上消失しないようにする方法が広く使われている。
【0006】
前記のEDL素子の動作速度を向上させるため、トランジスタのゲート(gate)電極及びソース(source)/ドレーン(drain)領域上にのみ、比抵抗が低い金属シリサイド膜を選択的に形成する自動調心シリサイド(salicide ; self−aligned silicide)工程技術が広く使われている。
【0007】
従来の自動調心シリサイド方法によれば、周辺回路部のNMOSトランジスタにおいて、N型不純物が高濃度にドープしたソース/ドレーンとゲート電極の表面にチタンシリサイド(TiSi2 )が形成され、PMOSトランジスタにはP型の不純物が高濃度にドープしたソース/ドレーンとゲート電極の表面にチタンシリサイドがそれぞれ形成される。したがって、ゲート電極とソース/ドレーンの抵抗が減少し電流駆動力が向上する。同じ方式で、セルアレイ領域のNMOSトランジスタのソース/ドレーン領域とゲート電極の表面上にもチタンシリサイドが形成される。しかし、チタンシリサイドは接合漏れ電流をもたらすが、その理由は次の通りである。従来の自動調心シリサイド技術によれば、高濃度のN型の不純物がセルアレイ領域に注入されてソース/ドレーン領域を形成する。したがって、イオン注入は高濃度ソース/ドレーン領域に損傷を発生させる。
【0008】
このようなイオン注入損傷は、ディスロケーション(dislocation)のような結晶欠陥を生成させ、ソース/ドレーンとPウェル間の接合漏れ電流を増加させる結果を招く。セルキャパシタのストレージ電極と連結したセルアレイ領域のソース(またはドレーン)とPウェル間に接合漏れ電流が増加すれば、ストレージ電極に貯蔵された電荷の消滅にかかる時間が漸次短くなる。したがって、ストレージ電極に一定量以上の電荷量を保存させるためには、外部からストレージ電極に電荷を供給するリフレッシュ動作の周期を短く調節すべきである。これによって、素子の電力消耗量はさらに増加される。
【0009】
また、セルアレイ領域内の前記高濃度ソース/ドレーンの表面にもシリサイド膜が形成されるので、前記シリサイド膜によるストレスによって高濃度ソース/ドレーンの結晶欠陥がさらに増加して、よって、接合漏れ電流が一層増加する。
【0010】
【発明が解決しようとする課題】
本発明の目的は、セルアレイ領域に形成されるソース/ドレーン領域の接合漏れ電流を減らして、素子の特性を向上し得る埋込型メモリ論理素子を提供することである。
【0011】
また、本発明の他の目的は、上記の埋込型メモリ論理素子の好適な製造方法を提供することである。
【0012】
【課題を解決するための手段】
本発明の埋込型メモリ論理素子は、第1ないし第3領域を含む半導体基板と、前記第1領域に形成されたアクセストランジスタのゲート電極とパストランジスタのゲート電極とを含む第1ゲート電極と、前記アクセストランジスタのゲート電極と前記パストランジスタのゲート電極との間の半導体基板に形成され、第1不純物でドープした第1ソースと、前記アクセストランジスタのゲート電極のビットライン側の半導体基板に形成され、第2不純物でドープした第1ドレーンと、前記半導体基板の前記第2領域に形成された第2ゲート電極と、前記第2ゲート電極の両側の半導体基板に形成され、第2ソース/ドレーン用第2不純物でドープした第2ソース/ドレーンと、前記半導体基板の前記第3領域に形成された第3ゲート電極と、前記第3ゲート電極の両側の半導体基板に形成され、第3不純物でドープした第3ソース/ドレーンと、前記第1ソースには形成されることなく、前記第1ないし第3ゲート電極の表面と、前記第1ドレーンと、第2及び第3ソース/ドレーンと、に形成されたシリサイド層を具備することを特徴とする。
前記第1領域はメモリセルアレイ領域で、前記第2領域および前記第3領域は周辺回路領域である。
前記第2不純物はイオン注入されたN型の不純物であり、そのドーズ量は1×1020/cm2以上である。
前記第1不純物はイオン注入されたN型の不純物であり、そのドーズ量は1×1017/cm2〜1×1020/cm2程度である。
前記第3不純物はイオン注入されたP型の不純物であり、そのドーズ量は1×1020/cm2以上である。
前記第2ソース/ドレーン用第2不純物はイオン注入されたN型の不純物であり、そのドーズ量は1×1020/cm2以上である。
前記第1ソースはキャパシタのストレージ電極と連結され、前記第1ドレーンはビットラインと連結される。
本発明の埋込型メモリ論理素子の製造方法は、半導体基板の第1領域にアクセストランジスタのゲート電極とパストランジスタのゲート電極とを含む第1ゲート電極を形成するとともに、半導体基板の第2ないし第3領域にそれぞれ第2および第3ゲートを形成する段階と、前記第1ないし第3ゲート電極の両側の半導体基板にそれぞれ第1不純物でドープした第1ないし第3ソース/ドレーンを形成する段階と、第1不純物でドープした第1ないし第3ソース/ドレーンが形成された半導体基板の全面に絶縁膜を形成する段階と、前記絶縁膜上に、前記アクセストランジスタのゲート電極と前記パストランジスタのゲート電極との間の領域である所定領域を除いた領域をオープンする感光膜パターンを形成する段階と、前記絶縁膜を異方性蝕刻して前記所定領域を除いた領域に形成されたゲート電極の側壁にスペーサを形成する段階と、前記第1及び第2ゲート電極と、前記アクセストランジスタのゲート電極のビットライン側に位置する第1ドレーンと、第2ソース/ドレーンと、を第2不純物でドープする段階と、前記第3ゲート電極及び第3ソース/ドレーンを第3不純物でドープする段階と、前記第1ソースには形成することなく、前記第1ないし第3ゲート電極の表面と、第1ドレーンと、第2及び第3ソース/ドレーンとにシリサイド層を形成する段階と、を含むことを特徴とする。
前記第1ソースはキャパシタのストレージ電極と連結され、前記第1ドレーンはビットラインと連結される。
前記第1領域は、メモリセルアレイ領域であり、前記第2領域は周辺回路領域のNMOS領域であり、前記第3領域は周辺回路領域のPMOS領域である。
前記第1不純物はイオン注入されたN型の不純物であり、そのドーズ量は1×1017/cm2〜1×1020/cm2程度である。
前記第2不純物はイオン注入されたN型の不純物であり、そのドーズ量は1×1020/cm2以上である。
前記第3不純物はイオン注入されたP型の不純物であり、そのドーズ量は1×1020/cm2以上である。
前記絶縁膜は、酸化膜、窒化膜及び酸窒化膜でなされたグループから選択されたいずれか一つで形成される。
前記シリサイド層を形成する段階は、チタン、コバルト、タンタル及びモリブデンでなされたグループから選択されいずれか一つの金属を蒸着した後、熱処理することによって、シリコンが存在する部分にのみに金属シリサイド膜を選択的に形成する。
本発明の埋込型メモリ論理素子の製造方法は、半導体基板の第1領域にアクセストランジスタのゲート電極とパストランジスタのゲート電極とを含む第1ゲート電極を形成するとともに、半導体基板の第2ないし第3領域にそれぞれ第2ないし第3ゲート電極をそれぞれ形成する段階と、前記第1ないし第3ゲート電極の両側の半導体基板にそれぞれ第1不純物でドープした第1ないし第3ソース/ドレーンを形成する段階と、第1不純物でドープした第1ないし第3ソース/ドレーンが形成された半導体基板の全面に絶縁膜を形成する段階と、前記絶縁膜上に、前記アクセストランジスタのゲート電極と前記パストランジスタのゲート電極との間の領域である所定領域、及び前記第3領域を遮る第1感光膜パターンを形成する段階と、前記第1感光膜パターンをマスクとして使用して、前記所定領域以外の前記第1領域及び前記第2領域に形成された前記絶縁膜を異方性蝕刻してゲート電極の側壁に第1スペーサを形成する段階と、前記第1及び第2ゲート電極と、前記アクセストランジスタのゲート電極のビットライン側に位置する第1ドレーンと、第2ソース/ドレーンと、を第2不純物でドープする段階と、前記第3領域のみをオープンする第2感光膜パターンを形成する段階と、前記第2感光膜パターンをマスクとして使用して前記第3領域に形成された前記絶縁膜を異方性蝕刻して第3ゲート電極の側壁に第2スペーサを形成する段階と、前記第3ゲート電極及び第3ソース/ドレーンを第3不純物でドープする段階と、前記第1ソースには形成することなく、前記第1ないし第3ゲート電極と、前記第1ドレーンと、前記第2及び第3ソース/ドレーンとにシリサイド層を形成する段階と、を含むことを特徴とする。
前記第1ソースはキャパシタのストレージ電極と連結され、前記第1ドレーンはビットラインと連結される。
前記第1領域は、メモリセルアレイ領域であり、前記第2領域は周辺回路領域のNMOS領域であり、前記第3領域は周辺回路領域のPMOS領域である。
前記第1不純物はイオン注入されたN型の不純物であり、そのドーズ量は1×1017/cm2〜1×1020/cm2程度である。
前記第2不純物はイオン注入されたN型の不純物であり、そのドーズ量は1×1020/cm2以上である。
前記第3不純物はイオン注入されたP型の不純物であり、そのドーズ量は1×1020/cm2以上である。
前記絶縁膜は、酸化膜、窒化膜及び酸窒化膜でなされたグループから選択されたいずれか一つで形成される。
前記シリサイド層を形成する段階は、チタン、コバルト、タンタル及びモリブデンでなされたグループから選択されいずれか一つの金属を蒸着した後、熱処理することによって、シリコンが存在する部分にのみに金属シリサイド膜を選択的に形成する。
【0019】
本発明によれば、セルアレイ領域に形成されるトランジスタのアクセスゲートとパスゲート間のソース/ドレーンに高いドーズでイオン注入されることを防止しながら、周辺回路領域に形成されるトランジスタのソース/ドレーン領域及びゲートパターンには比抵抗が数十μΩcmの低い値を有する金属シリサイド膜を形成し得る。これにより、周辺回路領域のトランジスタの動作速度は速く維持しながら、セルアレイ領域に形成されるソース/ドレーンにイオン注入損傷が加わることを防止できる。結果的に、漏れ電流を防止してメモリセルのリフレッシュ特性を改善しながら高速の埋込型メモリ素子を具現できる。
【0020】
【発明の実施の形態】
第1の実施の形態
図1ないし図7は、本発明の第1の実施の形態にともなう埋込型メモリ素子の製造方法を説明するため、工程順序によって示した断面図である。参照符号Aはセルアレイ領域、Bは周辺回路領域のNMOS領域、そしてCは周辺回路領域のPMOS領域をそれぞれ示す。
【0021】
図1はウェル、フィールド酸化膜46及びゲート電極パターン50a、50b、50cを形成する段階を示す。
【0022】
詳細には、半導体基板100の主表面に通常のツインウェル(twin well)形成工程を使用してPウェル及びNウェルを形成する。ここで、前記Pウェルは第1Pウェル領域42a及び第2Pウェル領域42bとに区分する。前記第1Pウェル領域42aはメモリセルが形成されるセルアレイ領域Aに形成され、第2Pウェル領域42b及びNウェル領域44は周辺回路領域のNMOS領域B及びPMOS領域Cにそれぞれ形成される。続いて、前記半導体基板の表面に通常の素子分離工程、例えば選択的酸化方法(LOCal Oxidationof Silicon ;LOCOS)を利用してフィールド酸化膜46を形成する。その結果物の全面に薄い熱酸化膜を成長させゲート絶縁膜48を形成する。
【0023】
次に、前記ゲート絶縁膜48上にドープしてないポーリシリコン(poly silicon)を蒸着する。その後これをパターニングしてセルアレイ領域及び周辺回路領域に第1ないし第3ゲートパターン50a、50b、50cをそれぞれ形成する。
【0024】
図2は、DRAMセルのNMOSトランジスタと周辺回路領域のNMOS及びPMOSトランジスタの低濃度のソース/ドレーンを形成する段階を示す。
【0025】
詳細には、第1ないし第3ゲートパターン50a、50b、50cが形成された前記半導体基板100の全面に、N型の不純物、例えば砒素(As)または燐(P)イオンを1×1017〜1×1020/cm2 のドーズ(dose)で注入してセルアレイ領域A、NMOS領域B及びPMOS領域Cにそれぞれ低濃度(N- )のソース/ドレーン52a、52b、52cを形成する。
【0026】
図3は第1ないし第3スペーサを形成するため、第1フォトレジストパターン56を形成する段階を示す。
【0027】
詳細には、低濃度(N- )のソース/ドレーン52a、52b、52cが形成された前記半導体基板100の全面に、例えば酸化膜、窒化膜、酸窒化膜及び酸化膜と窒化膜の二重膜中のいずれか一つで蒸着して絶縁膜54を形成する。続いて、前記絶縁膜54上にセルアレイ領域に位置するアクセスゲートとパスゲートの間をマスキングするための第1フォトレジストパターン56を形成する。
【0028】
図4は第1ないし第3スペーサ58a、58b、58cを形成する段階を示す。
【0029】
詳細には、前記第1フォトレジストパターン56を蝕刻マスクとして使用して前記絶縁膜54を異方性蝕刻することによってセルアレイ領域、NMOS及びPMOS領域にそれぞれ位置する第1ないし第3ゲートパターン50a、50b、50cの側壁に第1ないし第3スペーサ58a、58b、58cを形成する。この時、前記セルアレイ領域に位置するアクセスゲートとパスゲートの間には前記第1フォトレジストパターン56により蝕刻してない絶縁膜パターン54aが残留する。
【0030】
図5はNMOSトランジスタの高濃度(N+ )のソース/ドレーン62a、62bを形成する段階を示す。
【0031】
詳細には、前記第1フォトレジストパターンを除いた後、第1ないし第3スペーサ58a、58b、58cが形成された結果物上に、通常の写真工程を施しPMOS領域をマスキングする第2フォトレジストパターン60を形成する。続いて、セルアレイ領域及びNMOS領域にN型の不純物、例えば砒素(As)または燐(P)イオンを1×1020/cm2 以上のドーズで注入して前記第1及び第2ゲートパターン50a、50bをドープすると同時に、高濃度(N+ )のソース/ドレーン62a、62bを形成する。この時、前記セルアレイ領域に位置するアクセスゲートとパスゲートとの間には絶縁膜54が残存するために前記高濃度(N+ )の不純物イオンが注入されない。
【0032】
図6はPMOSトランジスタの高濃度(P+ )のソース/ドレーン66を形成する段階を示す。
【0033】
詳細には、前記第2フォトレジストパターンを除去した後、その結果物上に、通常の写真工程を適用してセルアレイ領域及びNMOS領域をマスキングする第3フォトレジストパターン64を形成する。続いて、前記半導体基板100にP型の不純物、例えばホウ素(B)またはニフッ化ホウ素(BF2 )イオンを1×1020/cm2 以上のドーズで注入して、前記第3ゲートパターン50cをドープすると同時に高濃度(P+ )のソース/ドレーン66を形成する。
【0034】
図7は第1ないし第3金属シリサイド68a、68b、68cを形成する段階を示す。
【0035】
詳細には、前記第3フォトレジストパターン64を除去した結果物の全面に耐火性金属(refractory metal)、例えばチタン(Ti)、コバルト(Co)、タンタル(Ta)及びモリブデン(Mo)でなされたグループから選択されたいずれか一つで蒸着した後熱処理を施す。すると、シリコンが存在する部分、すなわち、第1ないし第3ゲートパターン50a、50b、50cの上部と、アクセスゲートとパスゲートの間のソース/ドレーンを除外した全てのソース/ドレーンの上部には第1ないし第3金属シリサイド68a、68b、68cが形成される。その他の領域、すなわち、スペーサが形成されているゲートパターンの側壁と、絶縁膜が残留するセルアレイ領域のアクセスゲートとパスゲートの間には金属シリサイドが形成されない。
【0036】
続いて、反応してない耐火性金属、または反応ガス中の窒素と反応して形成された耐火性金属の窒化物を除去する。その後、図示してないが、結果物上に層間絶縁膜を形成し、前記セルアレイ領域にセルキャパシタを形成することによって、埋込型メモリ論理素子を完成する。
【0037】
前記した本発明の第1の実施の形態によれば、周辺回路領域のNMOSトランジスタと、PMOSトランジスタのソース/ドレーンはLDD構造で形成され、その表面にシリサイドが形成される。そして、セルアレイ領域のソース/ドレーン中ビットラインに連結するソース/ドレーンにはN型の不純物を高濃度にドープした後、その上にシリサイドが形成される。そして、ストレージ電極に連結するソース/ドレーンにはN型の不純物が低濃度でドープされるがシリサイドは形成されない。したがって、電流駆動能力が重要なNMOS及びPMOSトランジスタの特性を満足させながら、同時にセルアレイ領域での接合漏れ電流を減少させてEDL素子のリフレッシュ特性が劣化することを防止し得る。
【0038】
第2の実施の形態
図8ないし図12は、本発明の第2の実施の形態による埋込型メモリ論理素子の製造方法を示した断面図である。工程を単純化する方法が提示される。第1の実施の形態と同じ参照符号は同じ部分を意味する。
【0039】
図8はウェル42a、42b、44、フィールド酸化膜46及びゲート電極パターン50a、50b、50cを形成する段階を示す。
【0040】
半導体基板100の主表面に通常のツインウェル形成工程を使用してPウェル及びNウェルを形成する。ここで、前記Pウェルは第1Pウェル領域42a及び第2Pウェル領域42bで区分する。前記第1Pウェル領域42aはメモリセルが形成されるセルアレイ領域Aに形成され、第2Pウェル領域42b及びNウェル領域44は周辺回路領域のNMOS領域B及びPMOS領域Cにそれぞれ形成される。続いて、前記半導体基板100の表面に通常の素子分離工程、例えば選択的酸化方法(LOCOS)を利用してフィールド酸化膜46を形成した後、その結果物の全面に薄い熱酸化膜を成長させてゲート絶縁膜48を形成する。
【0041】
次に、前記ゲート絶縁膜48上にドープしてないポーリシリコンを蒸着した後、これをパターニングしてセルアレイ領域及び周辺回路領域に第1ないし第3ゲートパターン50a、50b、50cをそれぞれ形成する。
【0042】
図9はディラム(DRAM)セル、NMOS及びPMOSトランジスタの低濃度のソース/ドレーンを形成する段階を示す。
【0043】
詳細には、第1ないし第3ゲートパターン50a、50b、50cが形成された前記半導体基板100の全面に、N型の不純物、例えば砒素(As)または燐(P)イオンを1×1017〜1×1020/cm2 のドーズ(dose)で注入してセルアレイ、NMOS及びPMOS領域にそれぞれ低濃度(N−)のソース/ドレーン52a、52b、52cを形成する。
【0044】
図10はNMOSトランジスタの高濃度のソース/ドレーンを形成する段階を示す。
【0045】
詳細には、低濃度(N- )のソース/ドレーン52a、52b、52cが形成された結果物の全面に絶縁膜54を形成する。続いて、前記絶縁膜54上にセルアレイ領域のアクセスゲートとパスゲートの間、そしてPMOSトランジスタ領域をマスキングするフォトレジストパターン70を形成する。次に、前記フォトレジストパターン70をマスクとして使用して前記絶縁膜を異方性蝕刻してNMOS領域に形成された第2ゲートパターン50bの側壁と、セルアレイ領域に形成された第1ゲートパターン50aの側壁中露出された部分に第1及び第2スペーサ58a、58bを形成する。
【0046】
引続き、前記フォトレジストパターン70、第1及び第2ゲートパターン50a、50b及び第1及び第2スペーサ58a、58bをマスクとして使用して露出された領域にN型の不純物イオンを、例えば1×1020/cm2 以上のドーズで注入する。これで、第1及び第2ゲートパターン50a、50bがドープされると同時にNMOSトランジスタ領域と、セルアレイ領域でキャパシタのストレージ電極と連結する部分に高濃度(N+ )のソース/ドレーン領域62a、62bが形成される。
【0047】
図11はPMOSトランジスタの高濃度(P+ )のソース/ドレーン領域66を形成する段階を示す。
【0048】
詳細には、前記フォトレジストパターン70を除去した後、結果物上にセルアレイ領域及びNMOS領域をマスキングする他のフォトレジストパターン72を形成する。次に、PMOS領域に形成された絶縁膜に対して異方性蝕刻を施し、PMOS領域に形成された第3ゲートパターン50cの側壁に第3スペーサ58cを形成する。その後、前記他のフォトレジストパターン70をマスクとして使用して前記半導体基板のPMOS領域にP型の不純物を、例えば1×1020/cm2 以上のドーズで注入して第3ゲートパターン50cをドープすると同時にP+ ソース/ドレーン領域66を形成する。
【0049】
図12は第1ないし第3シリサイド68a、68b、68cを形成する段階を示す。
【0050】
詳細には、前記フォトレジストパターン72を除去した後、その結果物の全面に耐火性金属、例えばチタン(Ti)、コバルト(Co)、タンタル(Ta)及びモリブデン(Mo)でなされたグループから選択されたいずれか一つで蒸着する。その後所定の温度で結果物を熱処理する。すると、シリコンが存在する部分、すなわち、第1ないし第3ゲートパターン50a、50b、50cと、絶縁膜が形成されていないソース/ドレーンの上部にはチタンシリサイド68a、68b、68cが形成される。その他の領域、すなわち、第1ないし第3スペーサ58a、58b、58cが形成されているゲートパターンの側壁と、絶縁膜54が残留するセルアレイ領域のアクセスゲートとパスゲートの間にはシリサイドが形成されない。
【0051】
続いて、反応されないチタンまたは反応ガス中の窒素と反応して形成されたチタンナイトライド(titanium nitride)を除去する。その後、図示しなかったが、層間絶縁膜を形成して前記セルアレイ領域にキャパシタを形成することによってDRAMセルを具備する埋込型メモリ素子を完成する。
【0052】
【発明の効果】
前述した本発明による、自動調心シリサイドを利用した埋込型メモリ論理素子及びその製造方法によれば、セルアレイ領域に形成されるアクセスゲートとパスゲート間のソース/ドレーンに高いドーズでイオン注入されることを防止し得る。かつ、論理回路領域に形成されるトランジスタのソース/ドレーン領域、アクセスゲート間のソース/ドレーン領域及びゲートの上部にのみ比抵抗が低い金属シリサイド膜を形成し得る。したがって、素子の動作速度に直接的に影響を与える周辺回路領域のトランジスタ動作速度は速く維持しながらセルアレイ領域に形成されるソース/ドレーンにイオン注入損傷が加わることを防止できる。結果的に、漏れ電流を防止してメモリセルのリフレッシュ特性を改善させながらも高速の埋込型メモリ論理素子を具現できる。
【0053】
本発明は前記の実施の形態に限定しなく、当業者の水準でその変形及び改良が可能である。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態にともなう、EDL素子の製造方法を説明するために工程順序によって示した断面図である。
【図2】 本発明の第1の実施の形態にともなう、EDL素子の製造方法を説明するために工程順序によって示した断面図である。
【図3】 本発明の第1の実施の形態にともなう、EDL素子の製造方法を説明するために工程順序によって示した断面図である。
【図4】 本発明の第1の実施の形態にともなう、EDL素子の製造方法を説明するために工程順序によって示した断面図である。
【図5】 本発明の第1の実施の形態にともなう、EDL素子の製造方法を説明するために工程順序によって示した断面図である。
【図6】 本発明の第1の実施の形態にともなう、EDL素子の製造方法を説明するために工程順序によって示した断面図である。
【図7】 本発明の第1の実施の形態にともなう、EDL素子の製造方法を説明するために工程順序によって示した断面図である。
【図8】 本発明の第2の実施の形態にともなう、EDL素子の製造方法を説明するために工程順序によって示した断面図である。
【図9】 本発明の第2の実施の形態にともなう、EDL素子の製造方法を説明するために工程順序によって示した断面図である。
【図10】 本発明の第2の実施の形態にともなう、EDL素子の製造方法を説明するために工程順序によって示した断面図である。
【図11】 本発明の第2の実施の形態にともなう、EDL素子の製造方法を説明するために工程順序によって示した断面図である。
【図12】 本発明の第2の実施の形態にともなう、EDL素子の製造方法を説明するために工程順序によって示した断面図である。
【符号の説明】
42a…第1Pウェル領域
42b…第2Pウェル領域
44…Nウェル領域
46…フィールド酸化膜
48…ゲート酸化膜
50a…電極パターン
50b…電極パターン
50c…電極パターン
52a…低濃度(N- )ソース/ドレイン
52b…低濃度(N- )ソース/ドレイン
52c…低濃度(N- )ソース/ドレイン
54…絶縁膜
56…第1フォトレジストパターン
58a…第1スペーサ
58b…第2スペーサ
58c…第3スペーサ
60…第2フォトレジストパターン
62a…高濃度(N+ )ソース/ドレイン
62b…高濃度(N+ )ソース/ドレイン
64…第3フォトレジストパターン
66…高濃度(P+ )ソース/ドレイン
68a…第1金属シリサイド
68b…第2金属シリサイド
68c…第3金属シリサイド
70…フォトレジストパターン
72…フォトレジストパターン
100…半導体基板
Claims (23)
- 第1ないし第3領域を含む半導体基板と、
前記第1領域に形成されたアクセストランジスタのゲート電極とパストランジスタのゲート電極とを含む第1ゲート電極と、
前記アクセストランジスタのゲート電極と前記パストランジスタのゲート電極との間の半導体基板に形成され、第1不純物でドープした第1ソースと、
前記アクセストランジスタのゲート電極のビットライン側の半導体基板に形成され、第2不純物でドープした第1ドレーンと、
前記半導体基板の前記第2領域に形成された第2ゲート電極と、
前記第2ゲート電極の両側の半導体基板に形成され、第2ソース/ドレーン用第2不純物でドープした第2ソース/ドレーンと、
前記半導体基板の前記第3領域に形成された第3ゲート電極と、
前記第3ゲート電極の両側の半導体基板に形成され、第3不純物でドープした第3ソース/ドレーンと、
前記第1ソースには形成されることなく、前記第1ないし第3ゲート電極の表面と、前記第1ドレーンと、第2及び第3ソース/ドレーンと、に形成されたシリサイド層を具備することを特徴とする埋込型メモリ論理素子。 - 前記第1領域はメモリセルアレイ領域で、前記第2領域および前記第3領域は周辺回路領域であることを特徴とする請求項1に記載の埋込型メモリ論理素子。
- 前記第2不純物はイオン注入されたN型の不純物であり、そのドーズ量は1×1020/cm2以上であることを特徴とする請求項1に記載の埋込型メモリ論理素子。
- 前記第1不純物はイオン注入されたN型の不純物であり、そのドーズ量は1×1017/cm2〜1×1020/cm2程度であることを特徴とする請求項1に記載の埋込型メモリ論理素子。
- 前記第3不純物はイオン注入されたP型の不純物であり、そのドーズ量は1×1020/cm2以上であることを特徴とする請求項1に記載の埋込型メモリ論理素子。
- 前記第2ソース/ドレーン用第2不純物はイオン注入されたN型の不純物であり、そのドーズ量は1×1020/cm2以上であることを特徴とする請求項1に記載の埋込型メモリ論理素子。
- 前記第1ソースはキャパシタのストレージ電極と連結され、前記第1ドレーンはビットラインと連結されることを特徴とする請求項1に記載の埋込型メモリ論理素子。
- 半導体基板の第1領域にアクセストランジスタのゲート電極とパストランジスタのゲート電極とを含む第1ゲート電極を形成するとともに、半導体基板の第2ないし第3領域にそれぞれ第2および第3ゲートを形成する段階と、
前記第1ないし第3ゲート電極の両側の半導体基板にそれぞれ第1不純物でドープした第1ないし第3ソース/ドレーンを形成する段階と、
第1不純物でドープした第1ないし第3ソース/ドレーンが形成された半導体基板の全面に絶縁膜を形成する段階と、
前記絶縁膜上に、前記アクセストランジスタのゲート電極と前記パストランジスタのゲート電極との間の領域である所定領域を除いた領域をオープンする感光膜パターンを形成する段階と、
前記絶縁膜を異方性蝕刻して前記所定領域を除いた領域に形成されたゲート電極の側壁にスペーサを形成する段階と、
前記第1及び第2ゲート電極と、前記アクセストランジスタのゲート電極のビットライン側に位置する第1ドレーンと、第2ソース/ドレーンと、を第2不純物でドープする段階と、
前記第3ゲート電極及び第3ソース/ドレーンを第3不純物でドープする段階と、
前記第1ソースには形成することなく、前記第1ないし第3ゲート電極の表面と、第1ドレーンと、第2及び第3ソース/ドレーンとにシリサイド層を形成する段階と、を含むことを特徴とする、埋込型メモリ論理素子の製造方法。 - 前記第1ソースはキャパシタのストレージ電極と連結され、前記第1ドレーンはビットラインと連結されることを特徴とする、請求項8に記載の埋込型メモリ論理素子の製造方法。
- 前記第1領域は、メモリセルアレイ領域であり、前記第2領域は周辺回路領域のNMOS領域であり、前記第3領域は周辺回路領域のPMOS領域であることを特徴とする、請求項8に記載の埋込型メモリ論理素子の製造方法。
- 前記第1不純物はイオン注入されたN型の不純物であり、そのドーズ量は1×1017/cm2〜1×1020/cm2程度であることを特徴とする、請求項8に記載の埋込型メモリ論理素子の製造方法。
- 前記第2不純物はイオン注入されたN型の不純物であり、そのドーズ量は1×1020/cm2以上であることを特徴とする、請求項8に記載の埋込型メモリ論理素子の製造方法。
- 前記第3不純物はイオン注入されたP型の不純物であり、そのドーズ量は1×1020/cm2以上であることを特徴とする、請求項8に記載の埋込型メモリ論理素子の製造方法。
- 前記絶縁膜は、酸化膜、窒化膜及び酸窒化膜でなされたグループから選択されたいずれか一つで形成されることを特徴とする、請求項8に記載の埋込型メモリ論理素子の製造方法。
- 前記シリサイド層を形成する段階は、チタン、コバルト、タンタル及びモリブデンでなされたグループから選択されいずれか一つの金属を蒸着した後、熱処理することによって、シリコンが存在する部分にのみに金属シリサイド膜を選択的に形成することを特徴とする、請求項8に記載の埋込型メモリ論理素子の製造方法。
- 半導体基板の第1領域にアクセストランジスタのゲート電極とパストランジスタのゲート電極とを含む第1ゲート電極を形成するとともに、半導体基板の第2ないし第3領域にそれぞれ第2ないし第3ゲート電極をそれぞれ形成する段階と、
前記第1ないし第3ゲート電極の両側の半導体基板にそれぞれ第1不純物でドープした第1ないし第3ソース/ドレーンを形成する段階と、
第1不純物でドープした第1ないし第3ソース/ドレーンが形成された半導体基板の全面に絶縁膜を形成する段階と、
前記絶縁膜上に、前記アクセストランジスタのゲート電極と前記パストランジスタのゲート電極との間の領域である所定領域、及び前記第3領域を遮る第1感光膜パターンを形成する段階と、
前記第 1 感光膜パターンをマスクとして使用して、前記所定領域以外の前記第1領域及び前記第2領域に形成された前記絶縁膜を異方性蝕刻してゲート電極の側壁に第1スペーサを形成する段階と、
前記第1及び第2ゲート電極と、前記アクセストランジスタのゲート電極のビットライン側に位置する第1ドレーンと、第2ソース/ドレーンと、を第2不純物でドープする段階と、
前記第3領域のみをオープンする第2感光膜パターンを形成する段階と、
前記第2感光膜パターンをマスクとして使用して前記第3領域に形成された前記絶縁膜を異方性蝕刻して第3ゲート電極の側壁に第2スペーサを形成する段階と、
前記第3ゲート電極及び第3ソース/ドレーンを第3不純物でドープする段階と、
前記第1ソースには形成することなく、前記第1ないし第3ゲート電極と、前記第1ドレーンと、前記第2及び第3ソース/ドレーンとにシリサイド層を形成する段階と、を含むことを特徴とする、埋込型メモリ論理素子の製造方法。 - 前記第1ソースはキャパシタのストレージ電極と連結され、前記第 1ドレーンはビットラインと連結されることを特徴とする、請求項16に記載の埋込型メモリ論理素子の製造方法。
- 前記第1領域は、メモリセルアレイ領域であり、前記第2領域は周辺回路領域のNMOS領域であり、前記第3領域は周辺回路領域のPMOS領域であることを特徴とする、請求項16に記載の埋込型メモリ論理素子の製造方法。
- 前記第1不純物はイオン注入されたN型の不純物であり、そのドーズ量は1×1017/cm2〜1×1020/cm2程度であることを特徴とする、請求項16に記載の埋込型メモリ論理素子の製造方法。
- 前記第2不純物はイオン注入されたN型の不純物であり、そのドーズ量は1×1020/cm2以上であることを特徴とする、請求項16に記載の埋込型メモリ論理素子の製造方法。
- 前記第3不純物はイオン注入されたP型の不純物であり、そのドーズ量は1×1020/cm2以上であることを特徴とする、請求項16に記載の埋込型メモリ論理素子の製造方法。
- 前記絶縁膜は、酸化膜、窒化膜及び酸窒化膜でなされたグループから選択されたいずれか一つで形成されることを特徴とする、請求項16に記載の埋込型メモリ論理素子の製造方法。
- 前記シリサイド層を形成する段階は、チタン、コバルト、タンタル及びモリブデンでなされたグループから選択されいずれか一つの金属を蒸着した後、熱処理することによって、シリコンが存在する部分にのみに金属シリサイド膜を選択的に形成することを特徴とする請求項16に記載の埋込型メモリ論理素子の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR97P2973 | 1997-01-31 | ||
KR1019970002973A KR100219533B1 (ko) | 1997-01-31 | 1997-01-31 | 임베디드 메모리소자 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10223849A JPH10223849A (ja) | 1998-08-21 |
JP3731998B2 true JP3731998B2 (ja) | 2006-01-05 |
Family
ID=19496089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00970098A Expired - Fee Related JP3731998B2 (ja) | 1997-01-31 | 1998-01-21 | 埋込型メモリ論理素子及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6043537A (ja) |
JP (1) | JP3731998B2 (ja) |
KR (1) | KR100219533B1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100219533B1 (ko) * | 1997-01-31 | 1999-09-01 | 윤종용 | 임베디드 메모리소자 및 그 제조방법 |
US6486023B1 (en) * | 1997-10-31 | 2002-11-26 | Texas Instruments Incorporated | Memory device with surface-channel peripheral transistor |
JP3623400B2 (ja) | 1998-07-13 | 2005-02-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
TW429411B (en) | 1998-12-21 | 2001-04-11 | Toshiba Corp | Semiconductor device and its manufacture |
JP3703643B2 (ja) * | 1998-12-25 | 2005-10-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
KR100511931B1 (ko) * | 1999-01-21 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체 메모리 제조방법 |
EP1039533A3 (en) * | 1999-03-22 | 2001-04-04 | Infineon Technologies North America Corp. | High performance dram and method of manufacture |
TW425612B (en) * | 1999-06-10 | 2001-03-11 | Nanya Technology Corp | Method for producing gate of embedded DRAM |
KR100513445B1 (ko) * | 1999-09-10 | 2005-09-07 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
JP2001127270A (ja) | 1999-10-27 | 2001-05-11 | Nec Corp | 半導体装置及びその製造方法 |
JP2001196558A (ja) * | 2000-01-13 | 2001-07-19 | Seiko Epson Corp | 半導体装置の製造方法およびその半導体装置 |
JP4733810B2 (ja) * | 2000-05-25 | 2011-07-27 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置およびその製造方法 |
KR100401494B1 (ko) * | 2000-12-28 | 2003-10-11 | 주식회사 하이닉스반도체 | 로직부와 메모리부를 포함하는 반도체 소자의 제조방법 |
US6537901B2 (en) * | 2000-12-29 | 2003-03-25 | Hynix Semiconductor Inc. | Method of manufacturing a transistor in a semiconductor device |
JP2002217308A (ja) * | 2001-01-15 | 2002-08-02 | Sony Corp | 半導体装置とその製造方法 |
KR100398571B1 (ko) * | 2001-04-24 | 2003-09-19 | 주식회사 하이닉스반도체 | 복합 반도체 소자의 제조방법 |
KR100430557B1 (ko) * | 2001-12-24 | 2004-05-10 | 동부전자 주식회사 | 반도체 소자의 비트 라인 형성 방법 |
JP3825688B2 (ja) * | 2001-12-25 | 2006-09-27 | 株式会社東芝 | 半導体装置の製造方法 |
KR100442573B1 (ko) * | 2002-09-18 | 2004-07-30 | 주식회사 하이닉스반도체 | 엠비디드 메모리 소자의 제조 방법 |
KR100500448B1 (ko) * | 2003-02-06 | 2005-07-14 | 삼성전자주식회사 | 선택적 디스포저블 스페이서 기술을 사용하는 반도체집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로 |
US7985633B2 (en) * | 2007-10-30 | 2011-07-26 | International Business Machines Corporation | Embedded DRAM integrated circuits with extremely thin silicon-on-insulator pass transistors |
RU2629698C1 (ru) * | 2016-05-25 | 2017-08-31 | Федеральное государственное учреждение "Федеральный научный центр Научно-исследовательский институт системных исследований Российской академии наук" (ФГУ ФНЦ НИИСИ РАН) | Однотранзисторный логический вентиль И с архитектурой без перекрытия областей затвор-сток/исток |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3590471A (en) * | 1969-02-04 | 1971-07-06 | Bell Telephone Labor Inc | Fabrication of insulated gate field-effect transistors involving ion implantation |
JPS61156862A (ja) * | 1984-12-28 | 1986-07-16 | Toshiba Corp | 半導体記憶装置 |
JPH0789569B2 (ja) * | 1986-03-26 | 1995-09-27 | 株式会社日立製作所 | 半導体集積回路装置及びその製造方法 |
JPH01298765A (ja) * | 1988-05-27 | 1989-12-01 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2551127B2 (ja) * | 1989-01-07 | 1996-11-06 | 三菱電機株式会社 | Mis型半導体装置およびその製造方法 |
US5188976A (en) * | 1990-07-13 | 1993-02-23 | Hitachi, Ltd. | Manufacturing method of non-volatile semiconductor memory device |
JP2528737B2 (ja) * | 1990-11-01 | 1996-08-28 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
KR100249268B1 (ko) * | 1990-11-30 | 2000-03-15 | 가나이 쓰도무 | 반도체 기억회로장치와 그 제조방법 |
US5395784A (en) * | 1993-04-14 | 1995-03-07 | Industrial Technology Research Institute | Method of manufacturing low leakage and long retention time DRAM |
US5981324A (en) * | 1996-10-23 | 1999-11-09 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuits having memory cell arrays and peripheral circuits therein |
KR100219533B1 (ko) * | 1997-01-31 | 1999-09-01 | 윤종용 | 임베디드 메모리소자 및 그 제조방법 |
-
1997
- 1997-01-31 KR KR1019970002973A patent/KR100219533B1/ko active IP Right Grant
-
1998
- 1998-01-21 JP JP00970098A patent/JP3731998B2/ja not_active Expired - Fee Related
- 1998-01-30 US US09/016,092 patent/US6043537A/en not_active Expired - Lifetime
-
2000
- 2000-02-18 US US09/506,840 patent/US6214676B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6043537A (en) | 2000-03-28 |
KR19980067101A (ko) | 1998-10-15 |
US6214676B1 (en) | 2001-04-10 |
KR100219533B1 (ko) | 1999-09-01 |
JPH10223849A (ja) | 1998-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3731998B2 (ja) | 埋込型メモリ論理素子及びその製造方法 | |
US6074915A (en) | Method of making embedded flash memory with salicide and sac structure | |
US6037222A (en) | Method for fabricating a dual-gate dielectric module for memory embedded logic using salicide technology and polycide technology | |
US4760033A (en) | Method for the manufacture of complementary MOS field effect transistors in VLSI technology | |
JP3495869B2 (ja) | 半導体装置の製造方法 | |
JPWO2006126245A1 (ja) | 半導体装置及びその製造方法 | |
KR100438788B1 (ko) | 반도체 장치 및 그의 제조방법 | |
JP3530104B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH08213610A (ja) | 電界効果型半導体装置及びその製造方法 | |
JPH118361A (ja) | 半導体装置の製造方法 | |
KR20000071414A (ko) | 메모리 셀 영역 및 cmos 논리 영역을 포함하는 반도체장치를 제조하는 방법 | |
US6130463A (en) | Field effect transistor and method of manufacturing same | |
KR100221059B1 (ko) | 반도체장치 제조방법 | |
US7049218B2 (en) | Method of fabricating local interconnection using selective epitaxial growth | |
JPH11135655A (ja) | Pチャネル固有mosトランジスタの製造方法 | |
KR100495858B1 (ko) | 반도체 소자의 제조 방법 | |
KR100190108B1 (ko) | 메모리셀을 갖는 반도체소자의 트랜지스터 제조방법 | |
KR20010066327A (ko) | 듀얼 게이트전극 제조방법 | |
KR100468704B1 (ko) | Dram 장치 및 그 제조 방법 | |
US20230209795A1 (en) | Sram bit cells | |
KR100200744B1 (ko) | 임베디드 메모리 논리소자의 트랜지스터 제조방법 | |
JPH07135313A (ja) | 電界効果トランジスタ及びその製造方法 | |
JPH06140590A (ja) | 半導体装置の製造方法 | |
KR100195260B1 (ko) | 임베디드 메모리 논리소자의 트랜지스터 제조방법 | |
JPH1126609A (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051011 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |