KR100442573B1 - 엠비디드 메모리 소자의 제조 방법 - Google Patents
엠비디드 메모리 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100442573B1 KR100442573B1 KR10-2002-0057069A KR20020057069A KR100442573B1 KR 100442573 B1 KR100442573 B1 KR 100442573B1 KR 20020057069 A KR20020057069 A KR 20020057069A KR 100442573 B1 KR100442573 B1 KR 100442573B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- cell
- region
- mask
- gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 10
- 239000007943 implant Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000010405 reoxidation reaction Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims 1
- 230000014759 maintenance of location Effects 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 238000013500 data storage Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 15
- 238000000206 photolithography Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 엠비디드 메모리 소자의 제조방법에 따르면, 플래쉬 소자와 마스크 셀을 동일 기판 상에 집적시켜 플래쉬 소자의 데이터 보유 능력과 마스크 셀의 데이터 저장기능을 동시에 구현할 수 있는 이점이 있다.
또한, 기존의 플래쉬 셀 소오스를 형성할 때 매몰 채널도 함께 형성함으로써, 마스크 또는 공정의 추가 없이 금속라인 형성 공정을 1회로 줄일 수 있어 제조공정을 단순화할 수 있으며 셀 면적을 더욱 축소시킬 수 있는 이점이 있다.
Description
본 발명은 반도체 메모리 소자의 제조 방법에 관한 것으로, 특히 플래쉬 메모리 소자와 마스크 셀을 동일 기판에 집적시켜 공정을 단순화한 엠비디드 메모리 소자의 제조 방법을 관한 것이다.
불휘발성 메모리 소자의 일종인 플래쉬(flash) 메모리 소자는 비휘발성 특성으로 인해 최근 휴대용 전자제품 시장의 성장과 함께 그 수요가 점차 증가하고 있다. 또한 마스크 셀(mask cell) 제품은 주로 MCU(Main Control Unit) 또는 컨트롤러에 사용된다.
도 1a 내지 도 1d는 종래의 플래쉬 메모리 소자의 제조방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 통상의 소자분리 공정을 이용하여 반도체기판(2)의 표면에 소자분리용 필드산화막(4)을 형성한다.사진공정과 이온주입 공정 및 열처리 공정을 이용하여 상기 반도체기판에 N웰(6)과 P웰(8)을 형성한다. 상기 N웰(6)에는 저전압용 PMOS 트랜지스터와 고전압용 PMOS 트랜지스터가 형성되고, P웰(8)에는 플래쉬 메모리 소자, 저전압용 NMOS 트랜지스터 및 고전압용 NMOS 트랜지스터가 각각 형성된다.
다음, 상기 반도체기판 상에 산화막을 형성한 다음 식각하여 고전압용 트랜지스터의 게이트산화막(10)을 형성한다. 사진공정을 이용하여 플래쉬 셀, 저전압용NMOS 및 PMOS 트랜지스터 영역을 한정하는 제 1 포토레지스트 패턴(12)을 형성한 다음 노출된 영역의 상기 게이트산화막(10)을 제거한다. 따라서, 고전압 영역에만 게이트산화막(10)이 남게된다.
도 1b를 참조하면, 상기 제 1 포토레지스트 패턴(12)을 제거하고 노출된 영역의 반도체기판에 얇은 산화막을 형성하여 터널산화막(14)을 형성한다. 다음, 반도체기판의 전면에 도우프된 제1 폴리실리콘막을 형성한 다음 사진식각 공정을 실시하여 플래쉬 소자의 플로팅 게이트(16a)를 형성한다. 이 때, 고전압 및 저전압 트랜지스터가 형성될 영역에는 게이트용 제1 폴리실리콘막(16)이 형성된다.
다음에, 플로팅 게이트에서 컨트롤 게이트로 전자들이 누설되는 것을 방지하기 위하여, 플로팅 게이트가 형성된 반도체기판 상에 산화막/질화막/산화막 구조의 절연막(18)을 형성한다. 다음, 반도체기판의 전면에 도우프된 제2 폴리실리콘막을 형성한 다음, 사진식각 공정으로 플래쉬 셀을 제외한 모든 영역의 제2 폴리실리콘막과 절연막을 제거하여 플래쉬 셀의 컨트롤 게이트(20)를 형성한다.
도 1c를 참조하면, 전면에 도우프된 폴리실리콘막과 텅스텐 실리사이드(WSi)를 증착하여 도전층(도시되지 않음)을 형성한 다음, 후속 사진공정을 용이하게 하기 위하여 결과물의 전면에 산화질화막(oxynitride)을 증착하여 반사방지막(도시되지 않음))을 형성한다. 이어서, 사진식각 공정을 실시하여 고전압 및 저전압용 트랜지스터의 게이트들(16b, 16c, 16d, 16e)을 형성한다. 이 때, 플래쉬 셀의 컨트롤 게이트(20)도 함께 패터닝된다. 이어서, 사진공정으로 플래쉬 셀 영역만을 오픈(open)한 다음, 컨트롤 게이트를 마스크로 사용하여 노출된 영역의 절연막(18)과 플로팅 게이트(16a)를 식각한다.
도 1d를 참조하면, 통상의 이온주입 및 열처리 공정을 이용하여 플래쉬 셀, 고전압 및 저전압용 트랜지스터의 소오스/드레인(22, 24, 26)을 각각 형성한다. 이 때, 플래쉬 셀에는 LDD 구조의 소오스/드레인(22)을 형성한다. 결과물의 전면에 산화막을 증착한 다음 평탄화하여 층간절연막(28)을 형성하고, 사진식각 공정을 실시하여 콘택홀을 형성한다. 이후, 계속해서 통상의 공정을 진행하여 소자를 완성한다.
기존의 휴대폰이나 PDA와 같은 휴대용 제품들은 에스램(SRAM)과 플래쉬 칩들을 별도로 구현하기 때문에 제품에서 차지하는 면적이 늘어나게 되어 전력 소모가 클뿐만 아니라, 소형화, 슬림화로 가는 추세에 많은 장애가 된다. 실제로 SRAM 공정으로 만들어진 제품은 SRAM 소자의 특성상 4개 또는 6개의 트랜지스터로 구현하여야 칩이 완성되므로, 같은 디자인 룰의 공정을 이용한 SRAM 제품들은 저장용량이 떨어진다. 또한, 컨트롤 게이트를 마스크로 이용하여 플로팅 게이트를 식각하는 공정에서 터널 산화막의 측면침해(side attack)로 인해 전하보유 특성이 악화되는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명은 기존의 플래시 공정으로 엠비디드 마스크 셀을 형성하여 페리 영역의 공통 기능을 하도록 함으로써 칩 사이즈를 줄일수 있으며 제조공정을 단순화할 수 있는 엠비디드 메모리 소자의 제조방법을 제공하는 것이다.
도 1a 내지 도 1d는 종래의 플래쉬 메모리 소자의 제조방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2e는 본 발명에 의한 엠비디드 메모리 소자의 제조방법을 설명하기 위하여 간략히 도시한 단면도들이다.
- 도면의 주요부분에 대한 부호의 설명 -
200 : 반도체 기판 201 : 필드 산화막
205 : 메몰 N-채널 206 : 고전압 게이트 산화막
207 : BN 산화막 210 : 절연막
211 : 제 2 폴리실리콘막 213 : 반사방지막
상기와 같은 목적을 실현하기 위한 본 발명은 반도체 기판 상에 소자 분리용 필드산화막을 형성하는 단계와, 상기 반도체 기판에 사진공정과 이온주입 및 열처리 공정을 이용하여 웰을 형성하는 단계와, 상기 반도체기판 상에, 메몰 N채널 마스크를 이용하여 메몰 N채널 패턴을 구현한 후 임플란트 공정을 진행하는 한 후 어닐링 공정을 진행하는 단계와, 상기, 어닐링 공정 후 문턱 전압 조절을 위하여 임플란트 공정을 진행하는 단계와, 상기 반도체 기판의 고전압 영역에 게이트 산화막을 형성하는 단계와, 상기 플래쉬 셀 및 저전압 트랜지스터의 게이트산화막을 형성하는 단계와, 상기 플래쉬 셀의 플로팅 게이트를 형성하고, 고전압 및 저전압 트랜지스터 영역에는 게이트용 도전층을 형성하는 단계와, 상기 플로팅 게이트 위에 절연막과 컨트롤 게이트를 형성하는 단계와, 상기 상부전극용 폴리를 증착한 후 도핑하고 텅스텐 실리사이드 및 반사 방지막을 증착 한 후 패터닝 하여 마스크 셀 및 상기 고전압 및 저전압 트랜지스터의 게이트 전극을 각각 형성하는 단계와, 상기 플래쉬 소자 영역을 노출시키는 상기 포토레지스트 패턴을 마스크로 하여 노출된 영역의 절연막과 플로팅 게이트를 식각하여 셀 단위로 한정한 후 상기 플래쉬 셀, 고전압 및 저전압 트랜지스터의 소오스/드레인을 형성한 후 사진공정 및 이온주입 공정을 진행하여 마스크 셀을 원하는 패턴으로 코딩하는 단계를 포함하는 것을 특징으로 하는 엠비디드 메모리 소자의 제조 방법에 관한 것이다.
상기 마스크 셀 및 플래쉬 셀의 불순물이 주입된 영역에 3,500 ∼ 4,000Å 정도의 산화막이 형성되도록 하는 것을 특징으로 한다.
상기 노출된 영역의 절연막 및 플로팅 게이트 식각공정후 900℃의 온도의 건식 산소 분위기 하에서 재산화를 실시하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도 2a 내지 도 2e는 본 발명에 의한 엠비디드 메모리 소자의 제조방법을 설명하기 위하여 간략히 도시한 단면도들이다.
도 2a를 참조하면, 선택적 산화(LOCOS)와 같은 통상의 소자분리 공정을 이용하여 반도체기판(200)의 표면에 활성영역과 비활성영역을 한정하기 위한 필드산화막(201)을 형성한다.
이어서, 포토레지스트 패턴(202)을 이용한 사진공정과 이온주입 및 열처리 공정을 이용하여 고전압 영역에 N웰(203)과 P웰(204)을 형성한다. 상기 N웰(203)에는 저전압용 PMOS(이하 LVP) 트랜지스터와 고전압용 PMOS(이하 HVP) 트랜지스터가 형성되고, P웰(204)에는 마스크 셀, 플래쉬 소자, 저전압용 NMOS 트랜지스터(이하 LVN) 및 고전압용 NMOS(이하 HVN) 트랜지스터가 각각 형성된다. 특히, 플래쉬 소자와 고전압용 NMOS 트랜지스터가 형성되는 영역은 3중 P웰(Triple P-well) 구조로 형성한다. 그리고, 후속되는 산화공정에서 P웰 내의 불순물, 예를 들어 보론(B)이산화막내로 확산됨으로써 P웰의 불순물 농도가 낮아지고,이로 인해 필드 트랜지스터 특성이 취약해지는 문제점을 보강하기 위하여, N-채널 필드(field) 이온주입 공정을 실시하는 것이 바람직하다.
도2b를 참조하면, 반도체기판(200) 상에, 마스크 셀의 비트라인 역할 및 각 셀 간의 절연 역할을 하는 메몰 N채널 마스크(미도시함)를 이용하여 메몰 N채널 (Buried N-channel) 패턴(205)을 구현한 후 패터닝된 메몰 N채널층(205)에 임플란트 공정을 진행한 다음, 임플란트 데미지를 보상하기 위해 메몰 N채널 어닐링 공정을 진행한다. 이때, 이온주입된 불순물들은 후속되는 산화막 형성공정에서 기판쪽으로 확산되어 매몰 N-채널을 형성하게 되어 마스크 셀의 메탈 라인을 줄이는 효과를 가지게 되고, 매몰 N-채널을 통해서 전원전압(Vcc)과 그라운드 라인이 형성된다.
이어서, LVN 영역과 HVN 영역 및 PMOS 영역의 문턱 전압 조절을 위하여 임플란트 공정을 진행하면서 상기 BN 임플란트 공정시 발생하는 파티클을 제거하기 위한 세정 공정도 함께 진행하는 것일 바람직하다.
그런 다음, 고전압 영역에 산화 공정을 진행하여 150±8Å의 두께로 고전압용 게이트 산화막(206)을 형성하는데, 이때 매몰 N-채널 형성을 위하여 이온주입된 영역은 데미지로 인해 산화가 급격히 진행되어 약 3,500 ∼ 4,000Å 정도로 BN 산화막(207)이 형성된다. 이 고전압용 게이트산화막(206)은셀의 데이터 프로그램(program)이나 소거(erase)시에 사용되는 고전압을 펌핑하거나 천이(transition)하는 트랜지스터의 게이트 산화막으로 사용된다.
이어서, 사진공정을 실시하여 고전압 트랜지스터 영역을 제외한 영역, 즉 마스크 셀 영역, 플래쉬 셀 영역 및 저전압 트랜지스터 영역을 노출시키는 포토레지스트 패턴을 형성한다. 이 포토레지스트 패턴을 마스크로 사용하여 노출된 영역의 고전압 게이트산화막을 식각하여 제거한다. 이 식각공정에서 매몰 N-채널 상부에 형성되었던 산화막(207)도 일부 식각되어 1,300 ∼ 1,500Å 정도만 남는다.
다음에, 상기 포토레지스트 패턴을 제거한 후 소정의 세정액을 사용하여 상기 반도체기판을 세정한 다음, 산화를 실시하여 노출된 영역에 100Å 정도 두께의 터널 산화막(208)을 형성한다. 플래쉬 셀 및 저전압 영역에는 저전압용 게이트산화막이 형성된다. 상기 터널산화막(208)은 플로팅 게이트, 즉 셀 게이트의 산화막으로서, 막질이 매우 중요하다. 그 이유는, 터널 산화막은 데이터 프로그램시에는 전자를 용이하게 통과시키지만 일단 차아지(charge)된 전자들이 빠져나갈 수 없도록 장벽역할을 하여 플로팅 게이트의 차아지된 전자를 일정하게 유지할 수 있어야 하며, 소거시에는 전자들이 일순간에 모두 빠져나갈 수 있어야 하기 때문이다.
상기 세정 및 산화공정은 고전압 게이트산화막(206)이 노출된 상태에서 진행되는데 그 두께를 150Å정도로 유지할 수 있어야 한다.
다음에, 결과물 상에 폴리실리콘막(209)을 증착한 다음 도핑시킨다. 도핑된 상기 폴리실리콘막을 이방성식각하여 플래쉬 소자의 플로팅 게이트(209a)를 형성한다. 이 때, 고전압 및 저전압 트랜지스터가 형성될 영역에는 게이트용 제1 폴리실리콘막(209)이 형성된다.
이어서, 플로팅 게이트에서 컨트롤 게이트로 전자들이 누설되는 것을 방지하기 위하여, 플로팅 게이트(209a)가 형성된 반도체기판 상에 산화막/질화막/산화막 구조의 절연막(210)을 형성한다. 이러한 장벽역할을 수행하기 위해서는 열산화막이 가장 좋지만, 플로팅 게이트(209a)가 도핑되어 있기 때문에 화학기상증착(CVD) 방법으로 증착하여야 한다. 특히, 산화막의 절연파괴의 주원인인 홀(hole)에 의한 누설전류를 방지하기 위하여 ONO 절연막(210)의 최상층 산화막의 두께는 30 ∼ 40Å 정도로 형성한다. 그리고, ONO 절연막(210)막 상부에 제 2 폴리실리콘막(211)을 증착하고 도핑한 후 모든 페리 영역의 제 2 폴리실리콘막(211)과 ONO 절연막(210)을 제거하기 위하여 플래시 셀을 제외한 모든 영역을 오픈한다.
이어서, 제 3 폴리실리콘막(212)을 증착한 후 POCl3로 도핑한 후 텅스텐실리사이드막(미도시함)을 증착하고, 계속해서 후속 사진공정을 용이하게 하기 위하여 결과물의 전면에 산화질화막(oxynitride)을 증착하여 반사방지막(213)을 형성한다. 상기 반사방지막(213) 위에, 각 트랜지스터의 게이트를 패터닝하기 위한 포토레지스트 패턴(214)을 형성한다.
도 2c를 참조하면, 상기 포토레지스트 패턴(214)을 마스크로 사용한 사진공정으로 상기 텅스텐 실리사이드, 제3 폴리실리콘막, 제2 폴리실리콘막 및 게이트용 제1 폴리실리콘막을 차례로 패터닝하여 각 트랜지스터들의 게이트전극(212a, 212b, 212c, 212d, 212e)을 각각 형성한다. 마스크 셀 영역은 워드라인 방향으로 마스크 셀 라인(211b)이 형성되고, 플래쉬 소자 영역에서는 컨트롤 게이트(212a)가 셀 단위로 한정된다. 상기 포토레지스트 패턴을 제거한 다음, 플래쉬 소자 영역을 노출시키는 포토레지스트 패턴(214)을 형성한다.
도 2d를 참조하면, 플래쉬 소자 영역을 노출시키는 상기 포토레지스트 패턴(215)을 마스크로 하여 노출된 영역의 ONO 절연막(210)과 플로팅 게이트(209a)를 식각하여 셀 단위로 한정되도록 한다. 이 식각 공정은 컨트롤 게이트(212a)를 마스크로 하여 자기 정합적으로 이루어진다. 그리고, 상기 절연막(210)을 식각할 때 플래쉬 셀 영역의 매몰 N-채널 위에 형성되어 있던 산화막도 함께 식각되어 약 200Å 이하의 두께만 남게된다.
상기 자기정합 식각에 의한 손상을 회복시키고 후속 접합층 형성공정에서의 이온주입에 의한 손상을 방지하기 위하여 소정의 온도, 예를 들어 900℃의 온도의 건식 산소(O2) 분위기하에서 재산화를 실시한다.
도2e를 참조하면, 고전압 트랜지스터 영역에 임플란트 공정을 진행하여 소오스/드레인(216, 217)을 형성한 후 플래쉬 셀 소오스 마스크(219)를 형성한 후 소오스 영역의 필드 산화막(201)을 제거하고 플래쉬 소자의 소오스/드레인(218)을 각각 형성한다. 다음에, 사진공정 및 이온주입 공정을 진행하여 마스크 셀을 원하는 패턴으로 코딩(coding)한다. 계속해서, 층간절연막 형성, 평탄화, 콘택 형성공정 및 후속 공정을 통상의 방법에 따라 실시하여 소자를 완성한다.
상기한 바와 같이 본 발명은 엠비디드 메모리 소자의 제조방법에 따르면, 플래쉬 소자와 마스크 셀을 동일 기판 상에 집적시켜 플래쉬 소자의 데이터 보유 능력과 마스크 셀의 데이터 저장기능을 동시에 구현할 수 있는 이점이 있다.
또한, 기존의 플래쉬 셀 소오스를 형성할 때 매몰 채널도 함께 형성함으로써, 마스크 또는 공정의 추가 없이 금속라인 형성 공정을 1회로 줄일 수 있어 제조공정을 단순화할 수 있으며 셀 면적을 더욱 축소시킬 수 있다.
Claims (3)
- 반도체 기판 상에 소자 분리용 필드산화막을 형성하는 단계와,상기 반도체 기판에 사진공정과 이온주입 및 열처리 공정을 이용하여 웰을 형성하는 단계와,상기 반도체기판 상에, 메몰 N채널 마스크를 이용하여 메몰 N채널 패턴을 구현한 후 임플란트 공정을 진행하는 한 후 어닐링 공정을 진행하는 단계와,상기, 어닐링 공정 후 문턱 전압 조절을 위하여 임플란트 공정을 진행하는 단계와,상기 반도체 기판의 고전압 영역에 게이트 산화막을 형성하는 단계와,상기 플래쉬 셀 및 저전압 트랜지스터의 게이트산화막을 형성하는 단계와,상기 플래쉬 셀의 플로팅 게이트를 형성하고, 고전압 및 저전압 트랜지스터 영역에는 게이트용 도전층을 형성하는 단계와,상기 플로팅 게이트 위에 절연막과 컨트롤 게이트를 형성하는 단계와,상기 상부전극용 폴리를 증착한 후 도핑하고 텅스텐 실리사이드 및 반사 방지막을 증착 한 후 패터닝 하여 마스크 셀 및 상기 고전압 및 저전압 트랜지스터의 게이트 전극을 각각 형성하는 단계와,상기 플래쉬 소자 영역을 노출시키는 상기 포토레지스트 패턴을 마스크로 하여 노출된 영역의 절연막과 플로팅 게이트를 식각하여 셀 단위로 한정한 후상기 플래쉬 셀, 고전압 및 저전압 트랜지스터의 소오스/드레인을 형성한 후사진공정 및 이온주입 공정을 진행하여 마스크 셀을 원하는 패턴으로 코딩하는 단계를포함하는 것을 특징으로 하는 엠비디드 메모리 소자의 제조 방법.
- 제 1항에 있어서, 상기 마스크 셀 및 플래쉬 셀의 불순물이 주입된 영역에 3,500 ∼ 4,000Å 정도의 산화막이 형성되도록 하는 것을 특징으로 하는 엠비디드 메모리 소자의 제조방법.
- 제 1항에 있어서, 상기 노출된 영역의 절연막 및 플로팅 게이트 식각공정후 900℃의 온도의 건식 산소 분위기 하에서 재산화를 실시하는 것을 특징으로 하는 엠비디드 메모리 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0057069A KR100442573B1 (ko) | 2002-09-18 | 2002-09-18 | 엠비디드 메모리 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0057069A KR100442573B1 (ko) | 2002-09-18 | 2002-09-18 | 엠비디드 메모리 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040025216A KR20040025216A (ko) | 2004-03-24 |
| KR100442573B1 true KR100442573B1 (ko) | 2004-07-30 |
Family
ID=37328172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0057069A KR100442573B1 (ko) | 2002-09-18 | 2002-09-18 | 엠비디드 메모리 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100442573B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980067101A (ko) * | 1997-01-31 | 1998-10-15 | 김광호 | 임베디드 메모리소자 및 그 제조방법 |
| JPH10313106A (ja) * | 1997-05-14 | 1998-11-24 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JP2000243937A (ja) * | 1999-02-22 | 2000-09-08 | Toshiba Corp | 半導体装置とその製造方法 |
| KR20040007144A (ko) * | 2002-07-16 | 2004-01-24 | 주식회사 하이닉스반도체 | 엠비디드 메모리 소자의 제조방법 |
-
2002
- 2002-09-18 KR KR10-2002-0057069A patent/KR100442573B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980067101A (ko) * | 1997-01-31 | 1998-10-15 | 김광호 | 임베디드 메모리소자 및 그 제조방법 |
| JPH10313106A (ja) * | 1997-05-14 | 1998-11-24 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JP2000243937A (ja) * | 1999-02-22 | 2000-09-08 | Toshiba Corp | 半導体装置とその製造方法 |
| KR20040007144A (ko) * | 2002-07-16 | 2004-01-24 | 주식회사 하이닉스반도체 | 엠비디드 메모리 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040025216A (ko) | 2004-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100318148B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7390718B2 (en) | SONOS embedded memory with CVD dielectric | |
| US6750525B2 (en) | Non-volatile memory device having a metal-oxide-nitride-oxide-semiconductor gate structure | |
| US7250654B2 (en) | Non-volatile memory device | |
| US7172940B1 (en) | Method of fabricating an embedded non-volatile memory device | |
| WO2004021449A1 (ja) | 半導体記憶装置及びその製造方法 | |
| US6787419B2 (en) | Method of forming an embedded memory including forming three silicon or polysilicon layers | |
| US6531360B2 (en) | Method of manufacturing a flash memory device | |
| KR100359551B1 (ko) | 집적 회로 칩 제조 방법 | |
| US20040147099A1 (en) | Method of producing semiconductor device | |
| KR100466194B1 (ko) | 플래시 메모리 제조방법 | |
| KR20040055360A (ko) | 플래쉬 메모리의 제조방법 | |
| KR100567024B1 (ko) | 엠비디드 메모리 소자의 제조방법 | |
| KR100442573B1 (ko) | 엠비디드 메모리 소자의 제조 방법 | |
| US20120115292A1 (en) | Method for integrating sonos non-volatile memory into a standard cmos foundry process flow | |
| US20030124793A1 (en) | Method of manufacturing semiconductor device | |
| US5885873A (en) | Double coding processes for mask read only memory (ROM) devices | |
| US6602774B1 (en) | Selective salicidation process for electronic devices integrated in a semiconductor substrate | |
| US6797568B1 (en) | Flash technology transistors and methods for forming the same | |
| US20060148185A1 (en) | Method for manufacturing high voltage transistor | |
| US6118160A (en) | Structure of a mask ROM device on a semiconductor substrate having a cell area for coding | |
| KR100602937B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| JP2001068571A (ja) | 簡単化プロセスで以て埋込みフラッシュ集積回路を製作する方法 | |
| KR100604532B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100261188B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |