JP3678891B2 - Ｐｗｍインバータ用出力回路 - Google Patents
Ｐｗｍインバータ用出力回路 Download PDFInfo
- Publication number
- JP3678891B2 JP3678891B2 JP21302597A JP21302597A JP3678891B2 JP 3678891 B2 JP3678891 B2 JP 3678891B2 JP 21302597 A JP21302597 A JP 21302597A JP 21302597 A JP21302597 A JP 21302597A JP 3678891 B2 JP3678891 B2 JP 3678891B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- power
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 321
- 238000012544 monitoring process Methods 0.000 claims description 122
- 238000012545 processing Methods 0.000 claims description 72
- 238000001514 detection method Methods 0.000 claims description 55
- 230000002441 reversible effect Effects 0.000 claims description 18
- 238000010408 sweeping Methods 0.000 claims description 14
- 230000002159 abnormal effect Effects 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 description 52
- 238000010586 diagram Methods 0.000 description 30
- 238000004804 winding Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 230000001052 transient effect Effects 0.000 description 9
- 238000007667 floating Methods 0.000 description 8
- 230000007257 malfunction Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
Description
【０００１】
【発明の属する技術分野】
本発明は電動機のコイル電圧をＰＷＭ制御するＰＷＭインバータのパワー回路に関するものである。
【０００２】
【従来の技術】
近年、モータ制御においてＰＷＭインバータが急速に普及している。ＰＷＭインバータはモータに印加する電圧をＰＷＭ（Pulse Width Modulation）制御することにより、モータの駆動を制御するものである。一般的なＰＷＭインバータの概略ブロック図を図２０に示す。このＰＷＭインバータにおいては、まず、周波数設定部３５８に対して電動機３６０に供給する三相交流電圧波形の基本周波数と実効電圧値がセットされる。つぎにＰＷＭ制御回路３５９は、周波数電圧設定部３５８に設定された情報をもとに内部で三相ＰＷＭ信号を発生し、スイッチング指令信号３４２、３６１および３６２として出力する。
【０００３】
このスイッチング指令信号３４２、３６１及び３６２は、電動機巻線端子３５２、３６３及び３６４をそれぞれ直流主電源３１４の正端子に接続するか、又は負端子に接続するかを指令する２値信号である。また、このスイッチング指令信号３４２、３６１および３６２の周波数はＰＷＭキャリア周波数と呼ばれ、通常電動機３６０に供給する三相交流電圧波形の基本周波数の１００倍以上の値をとる。
【０００４】
一般的に、電動機に供給する三相交流電圧波形の基本周波数は０Ｈｚ〜２００Ｈｚ程度で、ＰＷＭキャリア周波数は２ｋＨｚ〜２０ｋＨｚ程度のものが多い。
【０００５】
電動機開放信号３５６は、電動機をフリーラン状態とするか否かを指令する２値信号である。フリーラン状態とは電動機巻線端子３５２、３６３及び３６４の全てを直流主電源３１４の正端子にも負端子にも接続しない状態であり、何らかのトラブルが発生した場合等において、この状態に制御することにより電動機及び制御装置を保護する。
【０００６】
ＰＷＭインバータ用出力回路３５３は、スイッチング指令信号３４２、３６１または３６２にしたがって、電動機巻線端子３５２、３６３及び３６４を直流主電源３１４の正端子または負端子に接続制御する半導体スイッチ回路である。
【０００７】
このＰＷＭインバータ用出力回路３５３の例として、図２１に示す特開平６−２８４７４０号公報に開示されたものがある。図２１において、スイッチング指令信号３４２、３６１及び３６２に相当する信号は入力端子２０３に入力され、電機子開放信号３５６に相当する信号は入力端子２０１に入力される。また、電機子巻線端子３５２、３６３又は３６４は出力端子２０５に相当する。さらに直流主電源３１４は電源Ｖｂに相当する。このＰＷＭインバータ用出力回路の特徴は、デッドタイムをゼロとしたスイッチング動作を実現したことにある。すなわち、この回路では、所定の高い電圧または低い電圧を出力端子２０５を介して出力するパワー回路において、パワー素子にＮ型のパワーＭＯＳＦＥＴ３０１とＰ型のパワーＭＯＳＦＥＴ３０２とを用い、それぞれのＭＯＳＦＥＴ３０１、３０２のゲートおよびソースを共通接続した構成としている。そして、これらのパワー素子（ＭＯＳＦＥＴ）３０１、３０２の共通ゲートを定電流素子（トランジスタ）１１９、２２９により制御することにより、パワー素子３０１、３０２を交互にオン・オフし、出力端子２０５を電源Ｖｂの正極側または負極側に切り換え、高電圧または低電圧を出力するようにしている。このとき、パワーＭＯＳＦＥＴ３０１、３０２のゲート及びソースは共通接続されているため、これらのパワー素子が共にオンすることは本質的にない。したがって、デッドタイムをゼロとしたＰＷＭスイッチング制御が可能となる。このように、デッドタイムをゼロでスイッチング動作を行うことにより、パワー回路における制御誤差は発生せず、電動機の発生するトルク変動並びに騒音振動を極めて小さくでき、また消費電力の低減も可能としている。
【０００８】
【発明が解決しようとする課題】
しかしながら、この発明のＰＷＭインバータ用出力回路では、定電流素子（トランジスタ）１１９または２２９が高圧（例えば、３００Ｖ程度）で動作するため、パワー素子３０１、３０２のオン・オフを切り換える際にこれらの定電流素子が発熱し、回路の更なる小型化、低消費電力化、低コスト化を実現するには課題があった。
【０００９】
一般的に、小型化、低消費電力化、低コスト化の実現には回路のＬＳＩ化が有望な方法として知られている。したがって、この回路においてもＬＳＩ化が要望されるが、そのためには、前述のトランジスタの発熱の問題を解決する必要がある。
【００１０】
この課題の解決方法として、特開平７−１５９７８号公報に開示された発明が考えられる。ここでは、ゲートアンプによりパワー素子対を駆動している。さらに、このゲートアンプは電源用コンデンサに充電したエネルギーを電源として、パワー素子を駆動するようになっている。したがって、ゲートアンプに印加される電圧は、電源用コンデンサの両端電圧に依存するため、必然的に印加電圧が制限され、ゲートアンプでの発熱を抑制でき、発熱の問題を解消できる。しかし、この回路では、電源用コンデンサを充電する際、充電経路を確立するために各相において、一対のパワー素子のうち低圧側のパワー素子をオンさせる必要がある。このことは、モータを制御する上で以下に示すような大きな制約を招くことになる。まず、何らかの外的要因によりモータが回転し、モータ巻線に誘起電圧が発生している場合には、低圧側パワー素子をオンするとモータの電機子が短絡して破壊を招く恐れがあるため、電源用コンデンサの初期充電ができない。したがって、風などの外的要因により強制的に回転させられることがある場合、例えば、空調機の室外機用ファンモータなどにはこの技術は適用することができない。
【００１１】
また、モータをＰＷＭ制御により運転する場合においては、ＰＷＭ制御の周期毎（一般的に１ms以下）に低圧側パワー素子をオンして電源用コンデンサの充電をリフレッシュしなければモータの運転を継続することができない。したがって、スイッチング回数の少ない二相ＰＷＭ制御などにこの技術は適用することができない。ここで二相ＰＷＭ制御とは、三相ＰＷＭインバータにおいて、いずれかの一相はＰＷＭスイッチングをせずに残りの二相をＰＷＭスイッチングすることでモータの駆動電圧を制御するものであり、スイッチング損失や漏れ電流低減などに効果があるとして一般的に知られているＰＷＭ制御技術である。
【００１２】
一方、同様のＰＷＭインバータ用出力回路として特開平４−２３０１１７号公報に開示された発明がある。この発明はレベルシフト回路に関するものである。このレベルシフト回路は、レベルシフトを行うレベルシフトトランジスタを有しており、このレベルシフトトランジスタのドレインまたはコレクタにおける浮遊容量のため生ずる速いｄｖ／ｄｔ過渡現象による誤動作を防止したものである。すなわち、この発明では、出力ドライバを制御する制御パルスにおいて、ノイズ等により発生するｄｖ／ｄｔ過渡信号の影響を防止するため、パルスフィルタを設け、このパルスフィルタを介して制御パルスをパワー回路を駆動する出力ドライバ回路に入力している。すなわち、パルスフィルタにおいて、所定時間より短い電圧変化を示す制御信号はキャンセルするようにすることにより、速いｄｖ／ｄｔ過渡信号の影響を防止している。この方法では、パルスフィルタにおいて、速いｄｖ／ｄｔ過渡信号に対して誤動作は防止できるが、遅いｄｖ／ｄｔ過渡信号に対しては通過させてしまうため対応できない。したがって、ノイズ抑制のためｄｖ／ｄｔを緩やかにすることができず、回路設計上または運用上問題がある。また、出力ドライバ回路に対しパルスフィルタを介して制御パルスを入力するため、遅延時間が発生し、全体としてレスポンスが低下するという問題がある。
【００１３】
本発明は、上記問題を解決すべくなされたものであり、その目的とするところは、デッドタイムがゼロでＰＷＭ制御可能で、発熱が小さく、ＬＳＩ化を可能とし、かつ、速い応答性を有し、ｄｖ／ｄｔ過渡状態に影響されないＰＷＭインバータ用出力回路を提供することにある。さらに、外的要因により強制的に回転させられた状況でも電源用コンデンサの初期充電が可能で、また、長時間電源用コンデンサの充電をリフレッシュしなくともモータの運転が継続でき、スイッチング回数の少ない二相ＰＷＭ制御等にも適用可能なＰＷＭインバータ用出力回路を提供することにある。
【００１４】
【課題を解決するための手段】
上記問題を解決するために、本発明に係る第１のＰＷＭインバータ用出力回路は、
直流主電源と、
制御電極および基準電極を少なくとも有し、前記基準電極に対して正電圧を前記制御電極に印加したときに導通する第１のパワー素子と、制御電極および基準電極を少なくとも有し、前記基準電極に対して負電圧を前記制御電極に印加したときに導通する第２のパワー素子とを有し、前記第１のパワー素子と前記第２のパワー素子との基準電極を共通接続し、前記第１のパワー素子と前記第２のパワー素子との制御電極を共通接続してなるパワー回路と、
制御電源と、
該制御電源の出力電圧を用いて充電される電源用コンデンサと、
前記パワー素子の開閉を指令する指令信号を入力し所定の複数の論理信号に変換する入力信号処理回路と、
前記入力信号処理回路から出力された複数の論理信号の組み合わせから要求されている制御状態を検出する状態検出回路と、該状態検出回路で検出された制御状態を保持するラッチ回路と、前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の制御電極の電圧を制御する第１の出力ドライバと、前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の基準電極の電圧を制御する第２の出力ドライバとを備え、前記第１および第２の出力ドライバは、前記ラッチ回路に保持された制御状態に基づいて前記スイッチング素子を開閉することにより、前記パワー素子の制御電極と基準電極間の電圧を制御し、前記電源用コンデンサを電源として前記パワー回路を駆動するプリドライブ回路と
を有する。
【００１５】
前記第１のＰＷＭインバータ用出力回路において、前記状態検出回路は、前記入力信号処理回路から出力される複数の論理信号の全てが同じとなる状態を除く状態を検出するようにしてもよい。
【００１６】
前記第１のＰＷＭインバータ用出力回路において、前記入力信号処理回路は、前記電源用コンデンサの充電が行われない場合、出力した論理信号に応じた制御状態がラッチ回路にラッチされた後、入力信号処理回路と状態検出回路との間を電気的に遮断してもよい。
【００１７】
前記第１のＰＷＭインバータ用出力回路において、前記制御電源の出力電圧を監視する電源監視回路をさらに備えてもよい。このとき、前記入力信号処理回路は、該電源監視回路の出力に基づき出力電圧異常時に、前記パワー回路のパワー素子を双方ともオフにするように論理信号を制御し、該論理信号に応じた制御状態がラッチ回路にラッチされた後、論理回路と状態検出回路との間を電気的に遮断してもよい。これにより、制御電源異常時にパワー回路のパワー素子をともにオフするフリーラン状態に制御する。
【００１８】
本発明に係る第２のＰＷＭインバータ用出力回路は、
直流主電源と、
制御電極および基準電極を少なくとも有し、前記基準電極に対して正電圧を前記制御電極に印加したときに導通する第１のパワー素子と、制御電極および基準電極を少なくとも有し、前記基準電極に対して負電圧を前記制御電極に印加したときに導通する第２のパワー素子とを有し、前記第１のパワー素子と前記第２のパワー素子との基準電極を共通接続し、前記第１のパワー素子と前記第２のパワー素子との制御電極を共通接続してなるパワー回路と、
制御電源と、
該制御電源の出力電圧を用いて充電される電源用コンデンサと、
前記パワー素子の開閉を指令する指令信号を入力し所定の論理信号に変換する入力信号処理回路と、
前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の制御電極の電圧を制御する第１の出力ドライバと、前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の基準電極の電圧を制御する第２の出力ドライバとを有し、前記入力信号処理回路からの論理信号に基づいて、前記第１および第２の出力ドライバの各スイッチング素子の開閉が制御され、前記パワー回路の制御電極および基準電極の電圧を所定値に制御することにより前記パワー回路を駆動するプリドライブ回路と、
前記電源用コンデンサを充電するための電流を掃引する充電手段とを備える。
このとき、前記ＰＷＭインバータ用出力回路において、前記パワー回路の出力端を介して前記制御電源の一端と前記電源用コンデンサの一端とを接続する第１の経路と、前記充電手段を介して前記電源用コンデンサの他端と前記制御電源の他端とを接続する第２の経路とからなる経路を充電経路とし、該充電経路を介して前記制御電源からの出力電圧を用いて前記電源用コンデンサを充電する。
【００１９】
前記第２のＰＷＭインバータ用出力回路は、前記プリドライブ回路の基準電位を監視する基準電位監視手段をさらに有し、前記充電手段は、微小電流である第１の充電電流を掃引する第１の充電電流手段と、第１の充電電流より大きな第２の充電電流を掃引する第２の充電電流手段とからなり、前記基準電位監視手段の出力に基づいて、前記プリドライブ回路の基準電位が所定範囲外である場合は第１の充電電流のみで電源用コンデンサを充電し、前記基準電位が所定範囲内にあるときに、少なくとも第２の充電電流で電源用コンデンサを充電するように充電電流を制御する充電制御回路を備えてもよい。
【００２０】
前記第２のＰＷＭインバータ用出力回路は、前記電源用コンデンサの両端電圧を監視するコンデンサ電圧監視手段をさらに有し、該コンデンサ電圧監視手段の出力に基づいて、前記電源用コンデンサの両端電圧が所定値未満又はこれ以下である場合は、前記電源用コンデンサの充電を行い、前記電源用コンデンサの両端電圧が所定値以上はこれを上回った場合は、電源用コンデンサの充電を終了する充電制御回路を備えてもよい。
【００２１】
前記第２のＰＷＭインバータ用出力回路は、前記第２の出力ドライバの出力端子と前記電源用コンデンサの他端との間に、電圧を制限する電圧クランプ手段を設けてもよい。この電圧クランプ手段はツェナダイオードにより構成することができる。
【００２２】
前記第２のＰＷＭインバータ用出力回路において、前記充電制御回路は、前記基準電位監視手段に加えて、前記電源用コンデンサの両端電圧を監視するコンデンサ電圧監視手段をさらに有してもよく、該コンデンサ電圧監視手段の出力に基づいて、前記電源用コンデンサの両端電圧が所定値未満又はこれ以下である場合は、前記電源用コンデンサの充電を行い、前記電源用コンデンサの両端電圧が所定値以上又はこれを上回った場合は、電源用コンデンサの充電を終了してもよい。
【００２３】
前記第２のＰＷＭインバータ用出力回路において、前記充電制御回路は、前記コンデンサ電圧監視手段の出力に基づき、前記電源用コンデンサの両端電圧が所定値以上又はこれより高くなったときに、充電が終了したとし、充電完了信号を出力するようにしてもよい。
【００２４】
前記第２のＰＷＭインバータ用出力回路において、前記第１の経路は、前記第２の出力ドライバの高圧側に接続されたスイッチング素子を通過するようにしてもよい。
【００２５】
前記第２のＰＷＭインバータ用出力回路において、前記充電制御回路は、電源用コンデンサ充電時に、前記第１の経路に含まれる前記スイッチング素子を導通させてもよい。
【００２６】
前記第２のＰＷＭインバータ用出力回路は、前記パワー回路の出力端子と前記電源用コンデンサの前記一端とを接続する充電バイパス回路をさらに備え、前記第１の経路は該充電バイパス回路も通過し得るようにしてもよい。バイパス回路により寄生ダイオードへの充電電流の流入を回避する。
【００２７】
前記第２のＰＷＭインバータ用出力回路において、前記充電バイパス回路は、抵抗とダイオードの直列回路であり、前記第２の出力ドライバに含まれるスイッチング素子の１つに並列に接続され、かつ、前記抵抗とダイオードとの接続点が前記パワー回路の出力端に接続されてもよい。
【００２８】
前記第２のＰＷＭインバータ用出力回路において、前記充電バイパス回路は、互いに逆方向に並列に接続されたダイオード対からなるダイオード回路と、該ダイオード回路と直列に接続されたダイオードとから構成され、前記ダイオード回路とダイオードとの接続点がパワー回路の出力端に接続される回路であってもよい。このとき、前記充電バイパス回路は前記第２の出力ドライバに含まれるスイッチング素子の１つと並列に接続される。
【００２９】
本発明に係る第３のＰＷＭインバータ用出力回路は、
直流主電源と、
制御電極および基準電極を少なくとも有し、前記基準電極に対して正電圧を前記制御電極に印加したときに導通する第１のパワー素子と、制御電極および基準電極を少なくとも有し、前記基準電極に対して負電圧を前記制御電極に印加したときに導通する第２のパワー素子とを有し、前記第１のパワー素子と前記第２のパワー素子との基準電極を共通接続し、前記第１のパワー素子と前記第２のパワー素子との制御電極を共通接続してなるパワー回路と、
制御電源と、
該制御電源の出力電圧を用いて充電される電源用コンデンサと、
前記パワー素子の開閉を指令する指令信号を入力し所定の論理信号に変換する入力信号処理回路と、
前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の制御電極の電圧を制御する第１の出力ドライバと、前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の基準電極の電圧を制御する第２の出力ドライバとを有し、前記入力信号処理回路からの論理信号に基づいて、前記第１および第２の出力ドライバの各スイッチング素子の開閉が制御され、前記パワー回路の制御電極および基準電極の電圧を所定値に制御することにより前記パワー回路を駆動するプリドライブ回路と、
運転開始前に電源用コンデンサを充電するための電流を掃引する初期充電手段と、運転開始後に電源用コンデンサを充電するための電流を掃引するリフレッシュ充電手段とからなる充電手段と
を備える。
このとき、前記ＰＷＭインバータ用出力回路において、前記パワー回路の出力端を介して前記制御電源の一端と前記電源用コンデンサの一端とを接続する第１の経路と、前記初期充電手段または前記リフレッシュ充電手段を介して前記電源用コンデンサの他端と前記制御電源の他端とを接続する第２の経路とからなる経路を充電経路とし、該充電経路を介して前記制御電源からの出力電圧を用いて前記電源用コンデンサを充電する。
【００３０】
前記第３のＰＷＭインバータ用出力回路において、前記初期充電手段は、前記プリドライブ回路の基準電位を監視する基準電位監視手段と、微小電流を発生する副充電電流手段と、前記微小電流より大きな初期充電電流を発生する初期充電電流手段とを有してもよい。このとき、前記初期充電手段は、前記基準電位電圧監視手段の出力に基づいて、前記プリドライブ回路の基準電位が所定範囲外である場合は副充電電流手段による微小電流のみで電源用コンデンサを充電し、プリドライブ回路の基準電位が所定範囲内にあるときに、少なくとも初期充電電流で電源用コンデンサを充電してもよい。
【００３１】
前記第３のＰＷＭインバータ用出力回路において、前記リフレッシュ充電手段は、前記プリドライブ回路の基準電位を監視する基準電位監視手段と、前記初期充電手段による充電電流よりも大きな値のリフレッシュ充電電流を発生する主充電電流手段とを有してもよい。このとき、リフレッシュ充電手段は、前記基準電位監視手段の出力に基づいて、前記プリドライブ回路の基準電位が所定範囲内にあるときに、少なくとも前記リフレッシュ充電電流で電源用コンデンサを充電してもよい。
【００３２】
前記第３のＰＷＭインバータ用出力回路において、前記充電制御回路は、前記電源用コンデンサの両端電圧を監視するコンデンサ電圧監視手段を有してもよく、前記初期充電手段またはリフレッシュ充電手段は、それぞれの充電動作時において、該コンデンサ電圧監視手段の出力に基づいて、前記電源用コンデンサの両端電圧が所定値未満又はこれ以下である場合は、前記電源用コンデンサの充電を行い、前記電源用コンデンサの両端電圧が所定値以上又はこれを上回った場合は、電源用コンデンサの充電を終了するようにしてもよい。
【００３３】
前記第３のＰＷＭインバータ用出力回路において、前記プリドライブ回路の出力ドライバの出力端子と前記電源用コンデンサの前記他端との間に、電圧を制限する電圧クランプ手段を設けてもよい。前記電圧クランプ手段はツェナダイオードから構成されてもよい。この電圧クランプ手段により電源用コンデンサの過剰な電圧上昇を防止する。
【００３４】
前記第３のＰＷＭインバータ用出力回路において、前記充電制御回路は、初期充電時に、前記コンデンサ電圧監視手段の出力に基づき、前記電源用コンデンサの両端電圧が所定値以上又はこれより高くなったときに、初期充電が終了したとし、充電完了信号を出力するようにしてもよい。
【００３５】
本発明に係る第４のＰＷＭインバータ用出力回路は、
直流主電源と、
制御電極および基準電極を少なくとも有し、前記基準電極に対して正電圧を前記制御電極に印加したときに導通する第１のパワー素子と、制御電極および基準電極を少なくとも有し、前記基準電極に対して負電圧を前記制御電極に印加したときに導通する第２のパワー素子とを有し、前記第１のパワー素子と前記第２のパワー素子との基準電極を共通接続し、前記第１のパワー素子と前記第２のパワー素子との制御電極を共通接続してなるパワー回路と、
制御電源と、
該制御電源の出力電圧を用いて充電される電源用コンデンサと、
前記パワー素子の開閉を指令する指令信号を入力し所定の論理信号に変換する入力信号処理回路と、
前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の制御電極の電圧を制御する第１の出力ドライバと、前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の基準電極の電圧を制御する第２の出力ドライバとを有し、前記入力信号処理回路からの論理信号に基づいて、前記第１および第２の出力ドライバの各スイッチング素子の開閉が制御され、前記パワー回路の制御電極および基準電極の電圧を所定値に制御することにより前記パワー回路を駆動するプリドライブ回路と、
前記電源用コンデンサ充電時に充電経路となるスイッチング素子に対して、該スイッチング素子の導通方向にスイッチング素子と並列になるように接続され、オンしたときに前記スイッチング素子に流れる電流を迂回させるための迂回経路を形成するバイパス回路と、
前記電源用コンデンサの端子間電圧が低く、前記スイッチング素子が前記充電経路を形成できない場合、該バイパス回路をオンさせるバイパス制御回路と
を備えた。
充電時において、バイパス回路をオンし、迂回経路を形成することにより、スイッチング素子への充電電流の流入を防ぎ、スイッチング素子の寄生ダイオードの影響を回避する。
【００３６】
前記ＰＷＭインバータ用出力回路のパワー回路において、前記パワー素子の１つはパワーＭＯＳＦＥＴから構成されてもよい。
【００３７】
また、前記パワー回路において、前記パワー素子の１つは、パワーＭＯＳＦＥＴと、該パワーＭＯＳＦＥＴの逆方向導通電流を阻止するため、該パワーＭＯＳＦＥＴの導通方向に直列に接続された第１のダイオードと、前記パワーＭＯＳＦＥＴと該第１のダイオードとの直列回路に並列に、該直列回路と逆導通方向に接続される第２のダイオードとから構成されてもよい。
【００３８】
また、前記パワー回路において、前記パワー素子の１つはＩＧＢＴ（Insulated Gate Bipolar Transister）から構成されてもよい。
【００３９】
第５ないし第８のＰＷＭインバータ用出力回路は、前記第１ないし第４のＰＷＭインバータ用出力回路のそれぞれにおいて、前記パワー回路の代わりに、制御電極および基準電極を少なくとも有し、前記基準電極に対して所定電圧を前記制御電極に印加したときに導通する第１のパワー素子と、制御電極および基準電極を少なくとも有し、前記基準電極に対して所定電圧を前記制御電極に印加したときに導通する第２のパワー素子とからなるパワー回路を備え、このパワー回路を第１のパワー素子を駆動する第１のプリドライブ回路と、第２のパワー素子を駆動する第２のプリドライブ回路とで駆動するように構成したものである。
【００４０】
【発明の実施の形態】
以下、本発明に係るＰＷＭインバータ用出力回路の実施の形態を添付の図面を参照して説明する。
【００４１】
実施の形態１．
＜回路構成＞
図１に本実施形態のＰＷＭインバータ用出力回路のブロック図を示す。図に示すようにＰＷＭインバータ用出力回路は、電動機に駆動電圧を出力するパワー回路１１と、パワー回路１１を制御するための制御情報を入力する入力信号処理回路１３と、制御情報を伝達する信号線を制御情報に基づいて所定の制御状態にするレベルシフト回路１５と、信号線の制御状態に基づいてパワー回路１１の駆動を制御するプリドライブ回路１７と、パワー回路１１を駆動するための電圧を供給する電源用コンデンサＣ１と、電源用コンデンサＣ１の充電を制御する充電制御回路１９と、出力電圧を与える直流主電源Ｖ１と、本回路全体を駆動するための電源を与える制御電源Ｖ２とからなる。以下にそれぞれの回路の構成について説明する。
【００４２】
パワー回路１１は、図１に示すようにＮ型のＭＯＳＦＥＴからなる第１のパワー素子Ｐ１およびＰ型のＭＯＳＦＥＴからなる第２のパワー素子Ｐ２からなり、これらのパワー素子Ｐ１、Ｐ２のソースおよびゲートが共通接続されている。第１のパワー素子Ｐ１のドレインは、直流主電源Ｖ１の高圧側に接続され、第２のパワー素子Ｐ２のドレインは、直流主電源Ｖ１の低圧側に接続されている。パワー素子Ｐ１、Ｐ２のソースが共通接続された点をパワー回路１１の出力端とし、この出力端は出力端子１０４に接続されている。また、パワー素子Ｐ１、Ｐ２はＭＯＳＦＥＴで構成されているため、それぞれソース・ドレイン間に寄生ダイオードＢＤ１、ＢＤ２を有している。
【００４３】
入力信号処理回路１３およびレベルシフト回路１５の回路図を図２に示す。図に示すように入力信号処理回路１３は、ＮＡＮＤゲートＮＡ１、ＮＡ２、インバータゲートＩＶ１、ＩＶ２、論理回路３１および制御電源監視回路３３により構成される。制御電源監視回路３３は制御電源Ｖ２の電圧を監視するものであり、制御電源Ｖ２の電圧が所定の正常範囲内にあるときはＨｉｇｈレベルの信号（以下、「Ｈ」と表す）を出力し、それ以外の範囲にあるときはＬｏｗレベルの信号（以下、「Ｌ」と表す）を出力する。論理回路３１は入力Ａ、Ｂと出力Ｘ、Ｙとを有し、入力に対する出力の関係を図５に示す。ここで、図中「＊」は任意の値を示し、「→」は所定時間後にその値が変化することを示す。また、入力信号処理回路１３は、パワー回路１１の制御情報を入力するための入力端子１０１、１０２を有している。
【００４４】
レベルシフト回路１５は、信号線２５、２７、２９と、抵抗Ｒ１、Ｒ２と、ＭＯＳＦＥＴＱ１、Ｑ２と、ダイオードＤ１〜Ｄ３とからなる。図２に示すように信号線２５には抵抗Ｒ１とＮ型のＭＯＳＦＥＴＱ１とが直列に接続されており、信号線２７には抵抗Ｒ２とＮ型のＭＯＳＦＥＴＱ２とが直列に接続されている。ＭＯＳＦＥＴＱ１、Ｑ２のゲートは入力信号処理回路１３の論理回路３１の出力Ｘ、Ｙにそれぞれ接続されている。信号線２５、２７の一端は抵抗Ｒ１、Ｒ２を介してプリドライブ回路１７の高圧側端に接続され、他端はＭＯＳＦＥＴＱ１、Ｑ２を介してＰＷＭインバータ用出力回路の基準電位を与えるグランドラインに接続されている。したがって、ＭＯＳＦＥＴＱ１、Ｑ２がオフしている場合、信号線２５、２７は「Ｈ」の状態になり、ＭＯＳＦＥＴＱ１、Ｑ２がオンしている場合、ＭＯＳＦＥＴＱ１、Ｑ２が発生する１mA程度の電流により抵抗Ｒ１、Ｒ２に電圧降下が生じ、信号線２５、２７は「Ｌ」の状態になる。信号線２５、２７は入力信号回路１３における論理回路３１の出力に基づいて所定の制御状態にされる。また、図中に示されるダイオードＤ１〜Ｄ３は、プリドライブ回路１７の状態検出回路３４（後述）の入力保護のために設けられたものである。
なお、特に図示していないが、信号線２５、２７、２９には配線や各回路素子の存在による浮遊容量が結合されている。
【００４５】
プリドライブ回路１７の回路図を図３に示す。プリドライブ回路１７は、状態検出回路３４と、フィルタ回路ＦＬ１〜ＦＬ３と、ラッチ回路ＲＳ１、ＲＳ２と、ドライバ制御回路３６と、出力ドライバ回路３７と、バイパス回路４１と、バイパス制御回路４２ａと、電源用コンデンサ不足電圧検出回路３５とを有している。状態検出回路３４は、ＮＯＲゲートＮＲ１、ＮＡＮＤゲートＮＡ３、ＮＡ４およびインバータゲートＩＶ３〜ＩＶ５とからなる。
ここで、状態検出回路３４は、レベルシフト回路１５において信号線２５、２７、２９が全て「Ｈ」または「Ｌ」となる状態以外の状態を検出する。すなわち、ＮＯＲゲートＮＲ１は信号線２５、２７、２９が「Ｌ」、「Ｌ」、「Ｈ」の状態を検出し、この状態のときにのみ、その出力を「Ｈ」とし、ＮＡＮＤゲートＮＡ３は信号線２５、２７が「Ｌ」、「Ｈ」の状態を検出し、この状態のときにのみ、その出力を「Ｌ」とし、ＮＡＮＤゲートＮＡ４は信号線２５、２７が「Ｈ」、「Ｌ」の状態を検出し、この状態の時にのみその出力を「Ｌ」とすることで、信号線２５、２７、２９の上記３種の論理状態を意味のある制御状態として検出するようにしている。
このように、信号線２５、２７、２９が全て「Ｈ」または「Ｌ」となる状態以外の状態を検出することで、信号線２５、２７、２９に浮遊して存在する浮遊容量の影響による誤動作を防止している。
【００４６】
ここで、フィルタ回路ＦＬ１〜ＦＬ３は、抵抗とダイオードとコンデンサとインバータゲートとから構成される。ラッチ回路ＲＳ１、ＲＳ２はＲＳフリップフロップで構成される。ラッチ回路ＲＳ１はセット入力／Ｓ１、／Ｓ２、リセット入力／Ｒ、出力／Ｑの端子を有し、ラッチ回路ＲＳ２はセット入力／Ｓ、リセット入力／Ｒ、出力Ｑ、／Ｑの端子を有している。ここで、「／」の記号はアクティブ・ローで動作することを示す。ラッチ回路ＲＳ１においての優先順位は／Ｓ１＞／Ｒ＞／Ｓ２となり、ラッチ回路ＲＳ２においては／Ｓ＞／Ｒとなる。また、ドライバ制御回路３６はＮＡＮＤゲートＮＡ５、ＮＡ６とインバータゲートＩＶ１１〜ＩＶ１４とから構成される。
【００４７】
出力ドライバ回路３７は、スイッチング素子Ｑ１１とスイッチング素子Ｑ１２を直列に接続した第１の出力ドライバと、スイッチング素子Ｑ１３とスイッチング素子Ｑ１４を直列に接続した第２の出力ドライバとからなる。スイッチング素子Ｑ１１、Ｑ１３はＰ型のＭＯＳＦＥＴで構成され、スイッチング素子Ｑ１２、Ｑ１４はＮ型のＭＯＳＦＥＴで構成される。第１の出力ドライバにおいて、スイッチング素子Ｑ１１とスイッチング素子Ｑ１２との接続点をこの出力ドライバの出力端とする。この出力端はパワー素子Ｐ１、Ｐ２のゲート電位を制御するゲート電位制御線２１に抵抗Ｒ３を介して接続される。第２の出力ドライバにおいて、スイッチング素子Ｑ１３とＱ１４との接続点をこの出力ドライバの出力端とする。この出力端はパワー素子Ｐ１、Ｐ２のソース電位を制御する基準電位制御線２３に接続される。
【００４８】
バイパス回路４１は、Ｐ型のＭＯＳＦＥＴＱ２１とツェナダイオードＺＤ２とからなり、スイッチング素子Ｑ１３に並列に接続される。ツェナダイオードＺＤ２はＭＯＳＦＥＴＱ２１のゲート・ソース間に接続される。バイパス制御回路４２ａは、バイパス回路４１の開閉を制御するためのものであり、インバータゲートＩＶ１５とＰ型のＭＯＳＦＥＴＱ２３とから構成される。インバータゲートＩＶ１５の入力には電源用コンデンサ不足電圧検出回路３５からの出力が入力される。電源用コンデンサ不足電圧検出回路３５は、パワー回路１１を十分にオン・オフでき得る電圧が電源用コンデンサＣ１に充電されているか否かを検出するものであり、電源用コンデンサＣ１の電圧がパワー回路１１を十分にオン・オフできる電圧範囲（通常範囲）内にあるときは「Ｈ」を出力し、その範囲外にあるときは「Ｌ」を出力する。電源用コンデンサ不足電圧検出回路３５の出力は、ラッチ回路ＲＳ１およびバイパス制御回路４２ａに入力される。
【００４９】
このように構成されたプリドライブ回路１７において、出力ドライバ回路３７の各スイッチング素子Ｑ１１〜Ｑ１４がオン・オフすることにより制御線２１、２３の電位が制御され、パワー回路１１内のパワー素子Ｐ１、Ｐ２がオン・オフされる。電源用コンデンサＣ１は出力ドライバ回路３７の両端に接続され、制御線２１、２３を所定の電位に制御する際の電源となる。
【００５０】
図４に充電制御回路１９の回路図を示す。充電制御回路１９は電源用コンデンサＣ１の充電を制御するための回路である。充電制御回路１９は、電源用コンデンサＣ１の両端電圧を監視するコンデンサ電圧監視回路４３と、信号を遅延させる遅延回路４５と、プリドライブ回路１７の基準電位を監視するプリドライブ基準電位監視回路４７と、微小な電流である第１の充電電流を掃引する定電流源ＣＳ２と、第１の充電電流よりも大きな第２の充電電流を掃引する充電電流回路４９と、充電電流回路４９を制御する制御回路５１とからなる。
【００５１】
コンデンサ電圧監視回路４３は、コンパレータＣＰ１と、抵抗Ｒ４と定電流源ＣＳ１とから構成される。コンパレータＣＰ１の正入力はノードｐを介して電源用コンデンサＣ１の低圧側端に接続され、負入力は抵抗Ｒ４と定電流源ＣＳ１との接続点に接続される。
【００５２】
プリドライブ基準電位監視回路４７は、Ｐ型のＭＯＳＦＥＴＱ４６、Ｑ４７とダイオードＤ５とから構成される。ＭＯＳＦＥＴＱ４６、Ｑ４７のゲートは共通に接続され、ＭＯＳＦＥＴＱ４７のソースにはダイオードＤ５のカソードが接続される。また、ＭＯＳＦＥＴＱ４７のゲートはドレインに接続される。ダイオードＤ５のアノードはノードｐを介して電源用コンデンサＣ１の低圧側端に接続され、ＭＯＳＦＥＴＱ４６のソースは端子ｙを介して制御電源Ｖ２の正極に接続される。ＭＯＳＦＥＴＱ４７のドレインは定電流源ＣＳ２を介して、ＭＯＳＦＥＴＱ４６のドレインは抵抗Ｒ５を介して、それぞれ制御電源Ｖ２の負極に接続される。プリドライブ基準電位監視回路４７は定電流源ＣＳ２により駆動され、制御電源Ｖ２の正極電圧に対するプリドライブ回路１７のグランド電位（電源用コンデンサＣ１の低圧側）を、プリドライブ回路１７の基準電位として監視する。ここで、定電流源ＣＳ２は１００μA程度の微小電流を掃引する。プリドライブ回路１７の基準電位（電源用コンデンサＣ１の低圧側電位）はパワー素子のオン・オフ動作に応じて変化する。
【００５３】
遅延回路４５は、インバータゲート、抵抗、ダイオードおよびコンデンサから構成される。また、制御回路５１は、ＮＡＮＤゲートＮＡ７〜ＮＡ１０、インバータゲートＩＶ１６〜ＩＶ２０、ＮＯＲゲートＮＲ２およびラッチ回路ＲＳ３から構成される。
【００５４】
充電電流回路４９はサイズの異なるＮ型のＭＯＳＦＥＴＱ３１、Ｑ３３とが並列に接続されて構成され、第２の充電電流を制御する。具体的には、ＭＯＳＦＥＴＱ３１は第２の充電電流を３００mA程度に制御し、ＭＯＳＦＥＴＱ３３は５０mA程度に制御する。これらのＭＯＳＦＥＴＱ３１、Ｑ３３は制御回路５１からの制御信号によりオン・オフが制御される。バイパス制御回路４２ｂは抵抗Ｒ６、Ｒ７とＮ型のＭＯＳＦＥＴＱ４１〜Ｑ４４とから構成され、バイパス制御回路４２ａとともに、プリドライブ回路１７におけるバイパス回路４１のオン・オフを制御する。
【００５５】
＜入力される制御信号＞
ここで、パワー回路１１の駆動を制御するために本ＰＷＭインバータ用出力回路に入力される制御信号について説明する。
入力信号処理回路１３には、入力端子１０１を介して電動機開放信号および入力端子１０２を介してスイッチング指令信号が入力される。電動機開放信号は、パワー回路１１を、パワー素子Ｐ１、Ｐ２の双方がとともにオフとなるフリーラン状態にするための制御信号である。本実施形態では、電動機開放信号が「Ｌ」のときにパワー回路１１がフリーラン状態になるものとする。スイッチング指令信号はパワー素子Ｐ１、Ｐ２のいずれをオンさせるかを指令する制御信号である。スイッチング指令信号が「Ｌ」のとき、第１のパワー素子Ｐ１はオフ、第２のパワー素子Ｐ２はオンし、一方、「Ｈ」のときは、第１のパワー素子Ｐ１はオン、第２のパワー素子Ｐ２はオフするものとする。
【００５６】
＜動作の説明＞
このように構成されたＰＷＭインバータ用出力回路の動作について以下に説明する。
入力信号処理回路１３において、入力端子１０１、１０２を介してパワー回路１１の駆動を指令するための信号が入力されると、これらの信号に基づき所定の論理信号が生成される。レベルシフト回路１５において、この論理信号に基づき信号線２５、２７が所定の制御状態にされる。プリドライブ回路１７において、信号線２５、２７の制御状態を検出し、検出した制御状態に基づいて、電源用コンデンサＣ１を電源として制御線２１、２３の電位を変化させることにより、パワー回路１１のパワー素子Ｐ１、Ｐ２のオン・オフを制御する。これにより、出力端が直流主電源Ｖ１の正側または負側に切り換えて接続されることにより、所望のＰＷＭ電圧が得られる。また、この間、電源用コンデンサＣ１の充電は充電制御回路１９により制御される。以下に、通常運転時におけるパワー回路１１の駆動動作について詳細に説明する。なお、通常運転時においては、制御電源Ｖ２の電圧および電源用コンデンサＣ１の充電電圧は正常範囲内にあるものとする。
【００５７】
＜パワー回路の駆動制御＞
最初に、パワー回路１１内の第１のパワー素子Ｐ１をオフさせ、第２のパワー素子Ｐ２をオンさせる場合を考える。このとき、電動機開放信号は「Ｈ」に、スイッチング指令信号は「Ｌ」である。
【００５８】
入力信号処理回路１３において、制御電源Ｖ２の電圧は正常範囲内にあるため、制御電源監視回路３３は「Ｈ」を出力する。電動機開放信号が「Ｈ」であるため、論理回路３１の入力Ａには「Ｈ」が入力される。スイッチング指令信号は「Ｌ」であるため、入力Ｂには「Ｌ」が入力される。このとき、図５より論理回路３１の出力Ｘは「Ｌ」、出力Ｙは最初「Ｈ」になる。したがって、レベルシフト回路１５において、トランジスタＱ１がオフし信号線２５は「Ｈ」になり、トランジスタＱ２がオンし信号線２７は「Ｌ」になる。ここで、出力Ｙは最初「Ｈ」を出力しているが、所定時間経過後「Ｌ」を出力する。この所定時間は、論理回路３１が最初に出力した後、ラッチ回路ＲＳ１、ＲＳ２において制御状態が保持されるまでの時間以上に設定される。
【００５９】
プリドライブ回路１７において、状態検出回路３４は、レベルシフト回路１５の信号線２５、２７の状態を検出する。すなわち、信号線２５、２７の状態がそれぞれ「Ｈ」、「Ｌ」のとき、状態検出回路３４において、ＮＡＮＤゲートＮＡ４がこの状態を検出する。このとき、ＮＡＮＤゲートＮＡ４には「Ｈ」と「Ｈ」が入力されるため、出力は「Ｌ」となる。また、ＮＡＮＤゲートＮＡ３には「Ｌ」と「Ｌ」が入力されるため、出力は「Ｈ」となる。また、ＮＯＲゲートＮＲ１には信号線２５により１つの入力が「Ｈ」となるため、その出力は「Ｌ」となる。ここで、信号線２９の状態は、バイパス制御回路４２ａ、４２ｂにより決定され、通常運転時においては「Ｈ」である。これについては後述する。
【００６０】
状態検出回路３４からの出力信号は、フィルタ回路ＦＬ１〜ＦＬ３を介してラッチ回路ＲＳ１、ＲＳ２に入力される。ここで、フィルタ回路ＦＬ１〜ＦＬ３は状態検出回路３４を構成する論理ゲートの遅延により発生するノイズを除去するとともに波形の整形を行うものである。フィルタ回路ＦＬ１は入力を反転させて出力する。ここで、上記した論理ゲートの遅延による発生ノイズは極めて微小であり、また、極短時間で消滅するものであり、多くの場合は問題にならない。このような場合は、これらのフィルタ回路ＦＬ１〜ＦＬ３はなくてもよい。なお、この場合、論理を適合させるため、フィルタ回路ＦＬ１を構成するインバータゲートに相当する部分は必要であることは言うまでもない。
【００６１】
ラッチ回路ＲＳ１のセット入力／Ｓ１には電源用コンデンサ不足電圧検出回路３５の出力が入力される。電源用コンデンサ不足電圧検出回路３５は、電源用コンデンサＣ１の充電電圧が正常範囲内であるため「Ｈ」を出力する。したがって、ラッチ回路ＲＳ１のセット入力／Ｓ１には電源用コンデンサ不足電圧検出回路３５から「Ｈ」が入力される。ラッチ回路ＲＳ１のセット入力／Ｓ２にはＮＯＲゲートＮＲ１からフィルタ回路ＦＬ１を介して「Ｈ」が入力され、リセット入力／Ｒにはフィルタ回路ＦＬ３を介してＮＡＮＤゲートＮＡ４から「Ｌ」が入力される。したがって、ラッチ回路ＲＳ１はリセットされて出力／Ｑから「Ｈ」が出力される。同様に、ラッチ回路ＲＳ２のセット入力／Ｓにはフィルタ回路ＦＬ２を介して「Ｈ」が、リセット入力／Ｒにはフィルタ回路ＦＬ３を介して「Ｌ」が入力されるため、ラッチ回路ＲＳ２はリセットされて出力／Ｑから「Ｈ」が、出力Ｑから「Ｌ」が出力される。したがって、ＮＡＮＤゲートＮＡ５の入力は全て「Ｈ」になるため、出力は「Ｌ」になり、スイッチング素子Ｑ１１、Ｑ１２にインバータゲートＩＶ１１、ＩＶ１２を介して「Ｈ」が入力される。
【００６２】
また、ＮＡＮＤゲートＮＡ６には、ラッチ回路ＲＳ２の出力Ｑから「Ｌ」が入力されるため、ＮＡＮＤゲートＮＡ６の出力は「Ｈ」になる。スイッチング素子Ｑ１３、Ｑ１４にはインバータＩＶ１３、ＩＶ１４を介して「Ｌ」が入力される。したがって、スイッチング素子Ｑ１２、Ｑ１３がオンする。スイッチング素子Ｑ１２、Ｑ１３はオンして、導通することにより電源用コンデンサＣ１を電源としてゲート電位制御線２１、基準電位制御線２３を所定電位にする。すなわち、ゲート電位制御線２１が「Ｌ」になり、基準電位制御線２３が「Ｈ」になる。これにより、パワー回路１１内の第１のパワー素子Ｐ１がオフし、第２のパワー素子Ｐ２がオンする。
【００６３】
この間、スイッチング素子Ｑ１３に並列に接続されたバイパス回路４１は、バイパス制御回路４２ａ、４２ｂの制御のもと通常動作時はオフしており、前述の動作に対しては影響しないようになっている。これらの回路４１、４２ａ、４２ｂの動作については後述する。
【００６４】
以上のように、第１のパワー素子Ｐ１がオフして第２のパワー素子Ｐ２がオンするが、この時、これらのパワー素子の動作に伴って、プリドライブ回路１７の基準電位は降下する。一方、信号線２５、２７、２９の状態はこれらの信号線に浮遊する浮遊容量が影響し、プリドライブ回路１７の基準電位が降下する際に、全てが一瞬「Ｈ」の状態となる。これは上記浮遊容量の蓄積電荷が各信号線に流入するためである。しかし、状態検出回路３４によって信号線２５、２７、２９が全て「Ｈ」の状態は検出しないように構成しているため、この浮遊容量の影響によりプリドライブ回路１７が誤って動作することはない。
【００６５】
また、上記の場合、入力信号処理回路１３の論理回路３１の出力Ｙは、所定時間経過後、すなわち、電動機開放信号およびスイッチング指令信号に基づく制御状態がラッチ回路ＲＳ１、ＲＳ２でラッチされた後、図５に示すように「Ｈ」から「Ｌ」に切り変わり、論理回路３１の出力Ｘ、Ｙがともに「Ｌ」になる。論理回路３１の出力Ｘ、Ｙがともに「Ｌ」になると、トランジスタＱ１、Ｑ２がともにオフになり、信号線２５、２７を流れる電流を遮断する。これにより、入力信号処理回路１３とプリドライブ回路１７とが電気的に遮断される。このように、入力信号処理回路１３とプリドライブ回路１７とを遮断しても、パワー回路１１の制御が不可能になることはない。つまり、電動機開放信号およびスイッチング指令信号に基づく制御状態がラッチ回路ＲＳ１、ＲＳ２に保持された後に遮断されるため、制御状態はラッチ回路ＲＳ１、ＲＳ２に保持されており、プリドライブ回路１７と入力信号処理回路１３とが切り離されても、この状態に基づいてパワー回路１１に対して継続して制御を行うことができる。本実施形態のＰＷＭインバータ用出力回路は、このようにパワー回路１１に対する制御情報を入力し、プリドライブ回路１７に伝達し、制御情報に基づいた制御状態を保持した後で、制御情報を伝達する信号線２５、２７に流れる電流を遮断することによりレベルシフト回路１５におけるＭＯＳＦＥＴＱ２の消費電力を低減している。
【００６６】
なお、この場合、レベルシフト回路１５におけるＭＯＳＦＥＴＱ２の消費電力は比較的小さく、また、電源用コンデンサＣ１は充電状態にあり（後述）、電荷が消費されることもないため、ＭＯＳＦＥＴＱ２をオンし続けて信号線２７を遮断しないようにしてもよい。すなわち、論理回路３１の出力Ｙは所定時間経過後も「Ｈ」のままでもよい。
【００６７】
次に、第１のパワー素子Ｐ１をオン、第２のパワー素子Ｐ２をオフさせる場合を考える。このとき、電動機開放信号およびスイッチング指令信号はともに「Ｈ」になる。電動機開放信号と制御電源監視回路３３の出力とはともに「Ｈ」であるため、入力信号処理回路１３において、論理回路３１の入力ＡにはインバータＩＶ１を介して「Ｈ」が入力される。論理回路３１の入力Ｂには「Ｈ」が入力される。図５より、論理回路３１の出力Ｘは最初「Ｈ」に、出力Ｙは「Ｌ」になる。ここで、出力Ｘは最初「Ｈ」を出力し、所定時間経過後、レベルシフト回路１５を制御電源Ｖ２から切り離すために「Ｌ」になる。したがって、論理回路３１からの出力信号の出力直後は、トランジスタＱ１はオンし、トランジスタＱ２はオフする。このため、レベルシフト回路１５において、信号線２５は「Ｌ」に、信号線２７は「Ｈ」になる。
【００６８】
その後、プリドライブ回路１７において、状態検出回路３４は、このときの信号線２５、２７の状態をＮＡＮＤゲートＮＡ３により検出する。つまり、ＮＡＮＤゲートＮＡ３は、その入力がともに「Ｈ」になるため「Ｌ」を出力する。また、ＮＡＮＤゲートＮＡ４は、その入力がともに「Ｌ」になるため「Ｈ」を出力する。また、信号線２７は「Ｈ」であるため、ＮＯＲゲートＮＲ１は他の入力にかかわらず「Ｌ」を出力する。
【００６９】
ラッチ回路ＲＳ１において、セット入力／Ｓ１には電源用コンデンサ不足電圧検出回路３５から「Ｈ」が、セット入力／Ｓ２にはＮＯＲゲートＮＲ１からフィルタ回路ＦＬ１を介して「Ｈ」が、リセット入力／ＲにはＮＡＮＤゲートＮＡ４からフィルタ回路ＦＬ３を介して「Ｈ」がそれぞれ入力される。この場合、ラッチ回路ＲＳ１の出力／Ｑは変化せず、現在保持している状態（パワー素子Ｐ１をオフ、パワー素子Ｐ２をオンさせるときの状態）が出力される。すなわち、出力／Ｑから「Ｈ」が出力される。また、ラッチ回路ＲＳ２においては、セット入力／ＳにはＮＡＮＤゲートＮＡ３からフィルタ回路ＦＬ２を介して「Ｌ」が入力されるため、ラッチ回路ＲＳ２はセットされて出力／Ｑから「Ｌ」が出力される。
【００７０】
ドライバ制御回路３６のＮＡＮＤゲートＮＡ５において、ラッチ回路ＲＳ２の出力／Ｑから「Ｌ」が入力されるため、ＮＡＮＤゲートＮＡ５の出力は「Ｈ」となる。また、ＮＡＮＤゲートＮＡ６において、電源用コンデンサ不足電圧検出回路３５から「Ｈ」が、ラッチ回路ＲＳ１の出力／Ｑから「Ｈ」が、ラッチ回路ＲＳ２の出力Ｑから「Ｈ」が入力されるため、「Ｌ」が出力される。したがって、出力ドライバ回路３７のスイッチング素子Ｑ１１、Ｑ１２に「Ｌ」が入力され、スイッチング素子Ｑ１１がオンする。また、スイッチング素子Ｑ１３、Ｑ１４に「Ｈ」が入力され、スイッチング素子Ｑ１４がオンする。これにより、電源用コンデンサＣ１を電源として、ゲート電位制御線２１は「Ｈ」に、基準電位制御線２３は「Ｌ」に制御され、パワー回路１１内の第１のパワー素子Ｐ１がオンし、第２のパワー素子Ｐ２がオフする。
【００７１】
以上のように、第１のパワー素子Ｐ１がオンして第２のパワー素子Ｐ２がオフするが、この時、これらのパワー素子の動作に伴って、プリドライブ回路１７の基準電位は上昇する。一方、信号線２５、２７、２９の状態はこれらの信号線に浮遊する浮遊容量が影響し、プリドライブ回路１７の基準電位が上昇する際に、全てが一瞬「Ｌ」の状態となる。これは上記浮遊容量への充電電流が各信号線より流出するためである。しかし、状態検出回路３４によって信号線２５、２７、２９が全て「Ｌ」の状態は検出しないように構成しているため、この浮遊容量の影響によりプリドライブ回路１７が誤って動作することはない。
また、この場合も同様に、制御状態がラッチされた後、論理回路３１によりレベルシフト回路１５の信号線２５、２７が遮断される。これにより、パワー回路１１駆動時のレベルシフト回路１５におけるＭＯＳＦＥＴＱ１の消費電力並びに電源用コンデンサＣ１の電荷消費量を削減できる。
【００７２】
最後に、パワー素子Ｐ１、Ｐ２をともにオフするフリーラン状態に制御する場合の動作について説明する。
【００７３】
この場合、電動機開放信号は「Ｌ」になる。このとき、入力信号処理回路１３において、論理回路３１の入力Ａが「Ｌ」になり、図５より出力Ｘおよび出力Ｙはともに「Ｈ」になる。トランジスタＱ１、Ｑ２はともにオンし、信号線２５、２７はともに「Ｌ」になる。また、前述のように通常運転時においては信号線２９は「Ｈ」である。プリドライブ回路１７において、状態検出回路３４はこのとき信号線２５、２７、２９の状態をＮＯＲゲートＮＲ１により検出する。つまり、状態検出回路３４のＮＯＲゲートＮＲ１に対する入力は全て「Ｌ」となり、その出力は「Ｈ」になる。また、ＮＡＮＤゲートＮＡ３、ＮＡ４の出力はともに「Ｈ」になる。これにより、ラッチ回路ＲＳ１のセット入力／Ｓ１は「Ｈ」に、セット入力／Ｓ２は「Ｌ」に、リセット入力／Ｒは「Ｈ」になり、ラッチ回路ＲＳ１はセットされて出力／Ｑは「Ｌ」になる。
【００７４】
したがって、ドライバ制御回路３６のＮＡＮＤゲートＮＡ５、ＮＡ６に対する入力のうち少なくとも１つが「Ｌ」となるため、それらの出力はともに「Ｈ」となる。このため、出力ドライバ回路３７のスイッチング素子Ｑ１１〜Ｑ１４に「Ｌ」が入力され、スイッチング素子Ｑ１１とＱ１３がオンし、ゲート電位制御線２１および基準電位制御線２３がともに「Ｈ」に制御され、パワー回路１１内のパワー素子Ｐ１、Ｐ２のゲート−ソース間電圧はゼロとなり、ともにオフにされる。すなわち、フリーラン状態に制御される。
このとき、フリーラン状態はスイッチング素子Ｑ１１とＱ１３のオンにより瞬時に実現されるが、これにより何らかのトラブルが発生した際の電動機及び制御装置の保護を瞬時に行うことができ、システムをより安全なものとすることができる。
【００７５】
ここでは、制御線２１、２３をともに「Ｈ」としてフリーラン状態に制御したが、こうすることによりフリーラン状態においても電源用コンデンサＣ１への充電が可能となる（詳細は後述）。なお、単にフリーラン状態に制御するのであれば、制御線２１、２３をともに「Ｌ」としてもよい。
【００７６】
以上のように、パワー素子Ｐ１、Ｐ２をともにオフしてフリーラン状態とするが、この時これらのパワー素子の動作に伴ってプリドライブ回路１７の基準電位は下降あるいは上昇する。一方、信号線２５、２７、２９の状態は、これらの信号線に浮遊する浮遊容量が影響し、プリドライブ回路１７の基準電位が下降する場合は全てが一瞬「Ｈ」となり、上昇する場合は全てが一瞬「Ｌ」となる。しかし、状態検出回路３４によって、信号線２５、２７、２９が全て「Ｈ」あるいは「Ｌ」の状態は検出しないように構成しているため、この浮遊容量の影響によりプリドライブ回路１７が誤って動作することはない。
また、この場合も前述のように、制御状態がラッチされた後、論理回路３１の出力Ｘおよび出力Ｙをともに「Ｌ」としてレベルシフト回路１５の信号線２５、２７が遮断されるようにしてもよい。これにより、パワー回路１１駆動時のレベルシフト回路１５におけるＭＯＳＦＥＴＱ１の消費電力並びに電源用コンデンサＣ１の電荷消費量を削減できる。
【００７７】
以上のようにして、本実施形態のインバータ用出力回路において、電動機開放信号およびスイッチング指令信号に基づいてパワー回路１１のパワー素子Ｐ１、Ｐ２の開閉を制御することができる。
【００７８】
＜電源用コンデンサの充電動作＞
以下に、電源用コンデンサＣ１の充電動作について詳細に説明する。
本ＰＷＭインバータ用出力回路は、出力ドライバ回路３７のスイッチング素子Ｑ１３がオンしているときに、電源用コンデンサＣ１の充電を行う。このときの電源用コンデンサＣ１の充電経路を図６に示す。充電経路は図において破線で示されている。すなわち、充電経路は、制御電源Ｖ２（正極）→パワー素子Ｐ２の寄生ダイオードＢＤ２→バイパス回路４１またはスイッチング素子Ｑ１３→電源用コンデンサＣ１→充電電流回路４９→制御電源Ｖ２（負極）となる。ここで、パワー素子Ｐ２の寄生ダイオードＢＤ２はパワー素子Ｐ２の両端電位の関係ではオンしない場合がある。この場合は、出力端子１０４、端子ｙを介して他の相の巻線を経由して充電電流が流れる。いずれの場合も、パワー回路１１の出力端を経由して充電電流が流れる。
【００７９】
充電制御回路１９は、電源投入直後等の運転開始前の初期状態において電源用コンデンサＣ１を充電（以下、「初期充電」という。）する場合と、定常運転動作中において消費されるエネルギーの回復のために充電（以下、「リフレッシュ充電」という。）する場合において、充電の制御を切り換えて行っている。すなわち、リフレッシュ充電時においては、定常運転中の電源用コンデンサＣ１の充電を迅速に行う必要があることから、初期充電よりも大きな充電電流を用いて充電を行うようにした。本実施形態では、初期充電電流は５０mA程度とし、リフレッシュ充電電流は３００mA程度とする。ここで、初期充電においてもリフレッシュ充電時と同様に、大きな充電電流で充電するようにすると、電動機のＵ・Ｖ・Ｗの各相に対して電源用コンデンサＣ１は設けられており、初期充電時において各相の電源用コンデンサＣ１に対して一時に充電電流が流れるため、全充電電流は非常に大きなものになる。このため、制御電源Ｖ２の出力電力容量（以下、「容量」という。）を大きくする必要があるが、これはコストの増加並びに制御電源Ｖ２の大型化を招く。このため、本ＰＷＭインバータ用出力回路では、初期充電電流をリフレッシュ充電電流よりも小さくした。
【００８０】
＜充電制御回路における個々の回路の動作＞
まず、充電制御回路１９における各回路の個々の動作について説明する。
コンデンサ電圧監視回路４３において、充電中は、バイパス回路４１またはスイッチング素子Ｑ１３がオンするため（詳細は後述）、コンパレータＣＰ１の負入力は、抵抗Ｒ４を介して電源用コンデンサＣ１の高圧側端に接続されることになる。一方、コンパレータＣＰ１の正入力は電源用コンデンサＣ１の低圧側端に接続されている。したがって、コンパレータＣＰ１には電源用コンデンサＣ１の両端電圧に応じた値が入力される。コンパレータＣＰ１は、電源用コンデンサＣ１の両端電圧が、抵抗Ｒ４と定電流源ＣＳ１とで決定される所定電圧よりも大きくなったときに「Ｌ」を出力する。コンデンサ電圧監視回路４３は電源用コンデンサＣ１の電圧を監視することにより、その充電状態を確認するものであり、充電が不足している時は「Ｈ」を出力し、充電が十分である時には「Ｌ」を出力する。
【００８１】
プリドライブ基準電位監視回路４７は、パワー素子Ｐ１、Ｐ２の開閉にともない上下するプリドライブ回路１７の基準電位の絶対値が所定値よりも低くなったか否かを監視する。プリドライブ基準電位監視回路４７は、ダイオードＤ５のアノードでの電圧およびＭＯＳＦＥＴＱ４７のソースでの電圧を入力とし、ＭＯＳＦＥＴＱ４６のドレインの電圧を出力とする。具体的には、ノードｐを介して入力する電圧をＶi1、端子ｙを介して入力する電圧をＶi2、プリドライブ基準電位監視回路４７内のダイオードＤ５の電圧降下をＶfとすると、Ｖi1＜Ｖi2＋Ｖfの関係を満たすときに「Ｈ」を出力し、前記関係を満たさないときは「Ｌ」を出力する。すなわち、プリドライブ基準電位監視回路４７は、プリドライブ回路１７の基準電位が、所定値以下になったときに「Ｈ」を出力し、所定値より高いときには「Ｌ」を出力する。この所定値はプリドライブ基準電位監視回路４７を構成するダイオードの電圧降下の値Ｖfにより決定される。
【００８２】
また、遅延回路４５は、コンデンサ電圧監視回路４３においてコンパレータＣＰ１により遅延が生ずるため、プリドライブ基準電位監視回路４７からの出力信号を遅延させることにより、この信号と、コンデンサ電圧監視回路４３からの出力信号とを同期させるようにしたものである。
【００８３】
＜初期充電時の動作＞
以下に、初期充電時の充電制御回路１９の動作について説明する。なお、初期充電時においては、パワー回路１１はフリーラン状態に制御される。このため、出力ドライバ回路３７中のスイッチング素子Ｑ１１、Ｑ１３がオンしている。
【００８４】
ここで、初期充電時において重要な役割を果たす、スイッチング素子Ｑ１３に並列に接続されたバイパス回路４１について説明しておく。
【００８５】
出力ドライバ回路３７の各スイッチング素子Ｑ１１〜Ｑ１４はＭＯＳＦＥＴで構成されるため、それらのドレイン・ソース間には寄生ダイオードが形成される。寄生ダイオードは各スイッチング素子Ｑ１１〜Ｑ１４のドレイン・ソース関に逆方向電圧が印加された場合にオンし、逆導通方向に電流経路を形成する。寄生ダイオードはラッチアップや誤動作の原因となるため、寄生ダイオードに電流を流さないようにする必要がある。初期充電時においては、電源用コンデンサＣ１の端子間電圧は低く、この電圧がある程度上昇するまでは、スイッチング素子Ｑ１３をオンできない。したがって、この間スイッチング素子Ｑ１３の寄生ダイオードに充電電流が流れる恐れがある。バイパス回路４１は、このような寄生ダイオードの影響を阻止するために設けられた回路である。このバイパス回路４１は初期充電時のみオンしてスイッチング素子Ｑ１３と並列してバイパス経路を形成し、スイッチング素子Ｑ１３の寄生ダイオードへの充電電流の流入を阻止する。バイパス回路４１のオン・オフの制御はバイパス制御回路４２ａ、４２ｂにより行う。
【００８６】
電源用コンデンサＣ１の初期充電中、充電制御回路１９の制御回路５１において、インバータＩＶ１８を介して出力される初期充電完了信号は「Ｌ」となる。ここで、初期充電完了信号は、初期充電が完了するまでは「Ｌ」であり、初期充電が完了したときに「Ｈ」になる。したがって、バイパス制御回路４２ｂにおいて、初期充電中、ＭＯＳＦＥＴＱ４１、Ｑ４２はともにオフする。このため、ＭＯＳＦＥＴＱ４４のゲートには「Ｈ」が入力され、ＭＯＳＦＥＴＱ４４はオンする。また、このとき、電源用コンデンサＣ１は十分に充電されていないため、電源用コンデンサＣ１の両端電圧が低く、電源用コンデンサ不足電圧検出回路３５は「Ｌ」（異常）を出力する。バイパス制御回路４２ａにおいて、ＭＯＳＦＥＴＱ２３にはインバータゲートＩＶ１５を介して「Ｈ」が入力され、ＭＯＳＦＥＴＱ２３はオフする。したがって、信号線２９は「Ｌ」になる。バイパス回路４１において、ＭＯＳＦＥＴＱ２１のゲートには「Ｌ」が入力され、ＭＯＳＦＥＴＱ２１はオンし、スイッチング素子Ｑ１３と並列にバイパス経路が形成される。これにより、充電電流はＭＯＳＦＥＴＱ１３の寄生ダイオードを通過せずに、バイパス回路４１により形成されたバイパス経路を通過するため、寄生ダイオードの影響を阻止できる。
【００８７】
その後、電源用コンデンサＣ１が十分に充電され、電源用コンデンサＣ１の両端電圧が十分に高くなると、電源用コンデンサ不足電圧検出回路３５は「Ｈ」を出力するため、バイパス制御回路４２ａにおいてＭＯＳＦＥＴＱ２３はオンする。また、初期充電完了信号が「Ｈ」になり、バイパス制御回路４２ｂにおいてＭＯＳＦＥＴＱ４４がオフする。したがって、信号線２９は「Ｈ」になる。よって、ＭＯＳＦＥＴＱ２１はオフし、バイパス経路は消滅する。このように、バイパス回路４１とバイパス制御回路４２ａ、４２ｂとにより、初期充電中にはスイッチング素子Ｑ１３に対して、その寄生ダイオードの導通を阻止するように充電電流の迂回経路が形成される。
【００８８】
以下に、初期充電時の充電制御回路１９の動作について説明する。
初期充電は制御電源Ｖ２が投入されることにより行われる。制御電源Ｖ２が投入されると、その電圧が十分な値にまで上昇するまで、制御電源監視回路３３は「Ｌ」を出力する。このとき、制御回路５１において、ラッチ回路ＲＳ３のセット入力／Ｓに「Ｌ」が入力され、出力Ｑは「Ｈ」になる。ＮＯＲゲートＮＲ２にはラッチ回路ＲＳ３の出力Ｑから「Ｈ」が入力されるため、ＮＯＲゲートＮＲ２の出力は「Ｌ」になり、ＮＡＮＤゲートＮＡ９の出力は「Ｈ」になり、充電電流回路４９において、ＭＯＳＦＥＴＱ３１はオフする。
【００８９】
また、プリドライブ回路１７の基準電位が制御電源Ｖ２の正極側電位近くにまで十分に降下している場合、プリドライブ基準電位監視回路４７は「Ｈ」を出力する。ＮＡＮＤゲートＮＡ１０において、ラッチ回路ＲＳ３およびプリドライブ基準電位監視回路４７を介して「Ｈ」が入力されるため、「Ｌ」が出力される。したがって、充電電流回路４９において、ＭＯＳＦＥＴＱ３３はオンする。
【００９０】
一方、プリドライブ回路１７の基準電位が降下していない場合、プリドライブ基準電位監視回路４７は「Ｌ」を出力し、ＭＯＳＦＥＴＱ３３をオフしている。これにより初期充電時における充電電流回路４９のＭＯＳＦＥＴＱ３３の損失を抑えている。
【００９１】
このように、初期充電時にプリドライブ回路１７の基準電位が十分に降下した場合、充電電流回路４９おけるＭＯＳＦＥＴＱ３１がオフし、ＭＯＳＦＥＴＱ３３がオンする。これにより、制御電源Ｖ２→パワー素子Ｐ２の寄生ダイオード（または他相の巻線）→バイパス回路４１→電源コンデンサＣ１→充電電流回路４９のＭＯＳＦＥＴＱ３３→制御電源Ｖ２（負極）の充電経路が形成される。また、定電流源ＣＳ２は、プリドライブ基準電位監視回路４７を駆動するために微小電流を掃引するものであるが、この微小電流により、さらに、制御電源Ｖ２（正極）→パワー素子Ｐ２の寄生ダイオード（または他相の巻線）→バイパス回路４１→電源コンデンサＣ１→プリドライブ基準電位監視回路４７→定電流源ＣＳ２→制御電源Ｖ２（負極）の充電経路が存在する。このため、電源用コンデンサＣ１は、ＭＯＳＦＥＴＱ３３による５０mA程度の充電電流とともに定電流源ＣＳ２による１００μA程度の微小電流で充電される。プリドライブ回路１７の基準電位が降下していない場合は、ＭＯＳＦＥＴＱ３３による５０mA程度の充電電流をオフしてＭＯＳＦＥＴＱ３３の損失を抑えているが、この場合においても前述の定電流源ＣＳ２による１００μA程度の微小電流は発生しており、僅かではあるが電源用コンデンサＣ１の充電を可能としている。また、定電流源ＣＳ２は僅かながらもプリドライブ回路１７から電流を掃引するため、プリドライブ回路１７の基準電位の降下を促進させてＭＯＳＦＥＴＱ３３による５０mA程度の充電電流の発生タイミングを早める働きもある。
【００９２】
本実施形態のＰＷＭインバータ用出力回路は、充電制御回路１９において、ラッチ回路ＲＳ３からの出力をインバータゲートＩＶ１８を介して出力端子１０３から初期充電完了信号として出力する。初期充電中においては、前述のようにラッチ回路ＲＳ３の出力Ｑは「Ｈ」であり、充電が完了し、電源用コンデンサＣ１の電圧が所定値以上に上昇すると、コンデンサ電圧監視回路４３は「Ｌ」になるため、ラッチ回路ＲＳ３の入力／Ｒは「Ｌ」になり、出力Ｑは「Ｌ」になる。すなわち、初期充電完了信号は、初期充電が完了していないときは「Ｌ」となり、初期充電が完了すると「Ｈ」になる。この初期充電完了信号を外部機器において用いることにより、安全に機器の駆動等が実現できる。また、初期充電完了後はラッチ回路ＲＳ３の出力Ｑが「Ｌ」となることにより、ＭＯＳＦＥＴＱ３３はオフし、次に述べるリフレッシュ充電動作ができるようにＮＯＲゲートＮＲ２の一方の入力を「Ｌ」としている。
【００９３】
＜リフレッシュ充電時の動作＞
次にリフレッシュ充電時の充電制御回路１９の動作について説明する。リフレッシュ充電において、充電を開始する条件は３つある。すなわち、
（１）第２のパワー素子Ｐ２がオンするための制御状態が入力信号処理回路１３から出力（スイッチング素子Ｑ１２、Ｑ１３をオン）
（２）プリドライブ回路１７の基準電位レベルが所定値以下に降下（入力信号処理回路１３からの制御状態に基づき、パワー素子Ｐ１、Ｐ２を切り換えようとしても、プリドライブ回路１７の動作遅延時間やパワー素子Ｐ１、Ｐ２のオン・オフ遅延時間等が存在するため、プリドライブ回路１７の基準電位は瞬時には降下しない。したがって、基準電位の降下を待つ必要がある。）
（３）電源用コンデンサＣ１の両端電圧が所定値以下に低下（充電不足）
の上記各条件を満たしたときにリフレッシュ充電を行う。
【００９４】
したがって、リフレッシュ充電を開始するときは、条件（１）より、電動機開放信号は「Ｈ」、スイッチング指令信号は「Ｌ」となり、条件（２）より、プリドライブ基準電位監視回路４７の出力は「Ｈ」となり、条件（３）より、コンデンサ電圧監視回路４３の出力は「Ｈ」となる。
【００９５】
リフレッシュ充電時では、入力信号処理回路１３において、制御電圧Ｖ２の電圧は正常範囲内にあるため、制御電源監視回路３３は「Ｈ」を出力する。ＮＡＮＤゲートＮＡ１は「Ｌ」を出力する。したがって、ＮＡＮＤゲートＮＡ２において、「Ｈ」のみが入力され、「Ｌ」が出力される。充電制御回路１９のＮＡＮＤゲートＮＡ８において、コンデンサ電圧監視回路４３からの信号がインバータゲートＩＶ１６を介して反転されて「Ｌ」が、プリドライブ基準電位監視回路４７から遅延回路４５を介して「Ｈ」が入力されるため、「Ｈ」が出力される。ラッチ回路ＲＳ３において、セット入力／Ｓには制御電源監視回路３３から「Ｈ」が入力され、リセット入力／ＲにはＮＡＮＤゲートＮＡ８から「Ｈ」が入力されるため、出力Ｑは変化せず、ラッチしているデータをそのまま出力する。このとき出力Ｑは「Ｌ」となる。以下にこの理由を説明する。
【００９６】
充電制御回路１９の制御回路５１において、ラッチ回路ＲＳ３のセット入力／Ｓには制御電源監視回路３３の出力が入力されるため、ラッチ回路ＲＳ３がセットされるのは制御電源Ｖ２の投入時や異常時における電圧不足を検出した時である。したがって、通常運転時において、ラッチ回路ＲＳ３がセットされ、出力Ｑが「Ｌ」から「Ｈ」になることはない。また、先に説明した初期充電完了時において、ラッチ回路ＲＳ３はリセットされ、出力Ｑは「Ｌ」となる。したがって、ラッチ回路ＲＳ３は初期充電が完了して一旦リセットされると、通常運転時においてはセットされないため、出力Ｑからは「Ｌ」を出力する。
【００９７】
以上のようにラッチ回路ＲＳ３は「Ｌ」を出力するため、ＮＡＮＤゲートＮＡ１０の出力は「Ｈ」となり、ＭＯＳＦＥＴＱ３３はオフする。ＮＡＮＤゲートＮＡ７において、コンデンサ電圧監視回路４３および遅延回路４５を介してプリドライブ基準電位監視回路４７から「Ｈ」が入力されるため、「Ｌ」が出力される。ＮＯＲゲートＮＲ２において、ラッチ回路ＲＳ３から「Ｌ」が、入力信号処理回路１３のＮＡＮＤゲートＮＡ２から「Ｌ」が入力されるため、「Ｈ」が出力される。したがって、制御回路５１のＮＡＮＤゲートＮＡ９において、入力は全て「Ｈ」になり、出力が「Ｌ」となる。充電電流回路４９のＭＯＳＦＥＴＱ３１には「Ｈ」が入力され、ＭＯＳＦＥＴＱ３１がオンする。
【００９８】
このように、通常運転時においては、上記３つの条件に基づきリフレッシュ充電を行う。このとき、充電電流回路４９において、ＭＯＳＦＥＴＱ３１がオンし、ＭＯＳＦＥＴＱ３３がオフする。これにより、制御電源Ｖ２→パワー素子Ｐ２の寄生ダイオード（または他相の巻線）→スイッチング素子Ｑ１３→電源コンデンサＣ１→ＭＯＳＦＥＴＱ３１の充電経路が形成される。また、この場合、ＭＯＳＦＥＴＱ３１により初期充電時の充電電流（５０mA程度）よりも大きい３００mA程度の充電電流が流され、通常運転時における電源用コンデンサＣ１の消費電荷を瞬時に回復できる。
【００９９】
以上のようにして、本実施形態のインバータ用出力回路では、パワー素子Ｐ１、Ｐ２を駆動電源を供給する電源用コンデンサＣ１に対して、運転開始前の初期充電と、通常運転中のリフレッシュ充電とを切り分け、リフレッシュ充電においては初期充電よりも大きな電流で充電を行うようにしたことにより、通常運転時において迅速な充電が可能となり、かつ、制御電源Ｖ２の容量の最適化が図れる。また、初期充電時においてフリーラン状態での充電が可能となり、電動機のモータ巻線に起電力が生じている場合においても安全に起動が行える。
なお、充電電流回路４９において、初期充電用のＭＯＳＦＥＴＱ３３とリフレッシュ充電用のＭＯＳＦＥＴＱ３１を個別に設けたが、これらを単一のＭＯＳＦＥＴで構成し、初期充電時には同ＭＯＳＦＥＴから５０mA程度の電流が流れるような第１の値の電圧をゲートに印加し、リフレッシュ充電時には同ＭＯＳＦＥＴから３００mA程度の電流が流れるような第１の値より大きな第２の値の電圧をゲートに印加するように構成しても、全く同様の動作並びに効果を得ることができる。この場合、充電電流回路４９を単一のＭＯＳＦＥＴで構成できるため、回路をＬＳＩ化する際のチップサイズの小型化並びに低コスト化に効果がある。
【０１００】
また、充電制御において、コンデンサ電圧監視回路４３を設けて、電源用コンデンサＣ１の両端電圧が所定値を下回ったときにのみ充電するようにしているため、電源用コンデンサＣ１の過剰充電を防止するとともに充電時の低損失化並びに電源用コンデンサ端子間電圧の安定化を実現できる。さらに、プリドライブ基準電位監視回路４７を設けて、プリドライブ回路１７の基準電位が十分低下したときに充電を開始するため、充電電流回路４９の損失低減ができ、充電時の損失をより一層低く抑えることができる。
【０１０１】
＜ツェナダイオードの効果＞
本実施形態のインバータ用出力回路においては、図１に示すように、電源用コンデンサＣ１の低圧側端子にアノードが接続され、スイッチング素子Ｑ１３を介して電源用コンデンサＣ１の高圧側端子にカソードが接続されたツェナダイオードＺＤ１を設けている。このツェナダイオードＺＤ１は電源用コンデンサＣ１充電中の過剰な電圧上昇を防止するためのものである。すなわち、充電中ではバイパス回路４１またはスイッチング素子Ｑ１３がオンしており、電源用コンデンサＣ１の高圧側の電位とツェナダイオードＺＤ１のカソードの電位とは等しく、このため、電源用コンデンサＣ１の両端電圧が過剰に上昇した場合には、ツェナダイオードＺ１が逆方向に導通することにより電源用コンデンサＣ１の両端電圧をクランプし、電源用コンデンサＣ１の両端電圧の過剰な上昇を防止するようになっている。ここで、ツェナダイオードＺＤ１のカソードをスイッチング素子Ｑ１３を介して接続しているのは、ツェナダイオードＺＤ１を電源用コンデンサＣ１に並列に接続すると、非充電時に電源用コンデンサＣ１に充電されたエネルギーがツェナダイオードＺＤ１を介してリークしてしまうためである。このように、ツェナダイオードＺＤ１をスイッチング素子Ｑ１３を介して電源用コンデンサＣ１に接続する構成としたことにより、ツェナダイオードＺＤ１のリーク電流の影響を回避しつつ電源用コンデンサＣ１の両端電圧をクランプすることが可能となる。
【０１０２】
＜寄生ダイオード対策＞
前述の説明において、バイパス回路４１およびバイパス制御回路４２ａ、４２ｂは初期充電時の寄生ダイオードの影響を阻止していた。初期充電完了後の通常運転時においては、スイッチング素子Ｑ１３が十分にオンすることにより、スイッチング素子Ｑ１３がバイパス回路４１に代わって充電経路となるが、何らかの原因で電源用コンデンサＣ１の両端電圧が低下してスイッチング素子Ｑ１３をオンできなくなった場合の寄生ダイオードの影響を阻止するための回路例を図７〜図９を用いて以下に説明する。なお、図７〜図９においては、説明の便宜上、寄生ダイオード対策に関連した部分の回路についてのみ示している。
【０１０３】
図７に第１の回路例を示す。図７はプリドライブ回路１７の一部とパワー回路１１と寄生阻止回路６１とを示したものである。寄生阻止回路６１は、図３に示すプリドライブ回路１７におけるバイパス回路４１とバイパス制御回路４２ａ、と、図４に示す充電制御回路１９におけるバイパス回路４２ｂに加えてさらに設けられたものである。寄生対策回路６１は、ダイオードＤ１１と、ダイオードＤ１１のアノードに接続された抵抗Ｒ１１とからなる。ダイオードＤ１１と抵抗Ｒ１１との直列回路が、スイッチング素子Ｑ１３と並列に接続されており、抵抗Ｒ１１とダイオードＤ１１の接続点は、パワー素子Ｐ１、Ｐ２の共通接続されたソースに接続されている。
【０１０４】
このように構成することにより、電源用コンデンサＣ１のリフレッシュ充電時においては、パワー回路１１の出力端を経由した充電電流は、抵抗Ｒ１１に生ずる電圧降下が大きいために寄生ダイオードＢＤ３方向へは流れず、ダイオードＤ１１を流れ、寄生ダイオードＢＤ３を経由しない充電経路が形成される。これにより、リフレッシュ充電時の寄生ダイオードの影響を回避できる。
【０１０５】
なお、定電流源ＣＳ２により常に１００μA程度の微小電流を発生させているが、この微小電流については、抵抗Ｒ１１の電圧降下が小さくなり、寄生ダイオードＢＤ３に流れる恐れがある。これについては、電源用コンデンサＣ１の両端電圧低下時にバイパス回路４１を動作させることにより回避できる。電源用コンデンサＣ１両端電圧低下時にバイパス回路４１を動作させるにはＭＯＳＦＥＴＱ４１、Ｑ４２、抵抗Ｒ６を削除すればよい。また、大きな値のリフレッシュ充電電流は、電源用コンデンサＣ１の両端電圧が正常な場合においても、スイッチング素子Ｑ１３ではなく、ダイオードＤ１１を流れるため、その分スイッチング素子Ｑ１３の素子サイズを小さくでき、回路の小型化が可能となる。
【０１０６】
図８に第２の構成例を示す。図８の寄生対策回路６３は、図７の寄生対策回路６１において、抵抗Ｒ１１のかわりに互いに逆方向に接続したダイオードＤ１３、Ｄ１５の並列回路を用いたものである。このように構成された回路において、充電経路はパワー回路１１の出力端からダイオードＤ１１を含む経路となる。これは、ダイオードＤ１１のみの経路の方が、ダイオードＤ１５と寄生ダイオードＢＤ３とを含む経路よりもダイオードの数が少なく、電流が流れやすくなるためである。なお、通常運転時は、ダイオードＤ１３並びにダイオードＤ１５を経由してパワー素子Ｐ１、Ｐ２のソース電位が制御される。図８の構成の場合、定電流源ＣＳ２による微小電流を含む全ての充電電流はダイオードＤ１１を流れるため、いかなる場合においても、寄生ダイオードＢＤ３が導通することはない。したがって、バイパス回路４１、バイパス制御回路４２ａ、４２ｂの削除が可能である。
【０１０７】
上記、図７および図８に示す構成にすることにより、充電の開始条件等の検出を簡素化でき、より簡易な構成で寄生ダイオードの影響のない充電制御が実現できる。
なお、寄生ダイオードＢＤ３と並列に順方向電圧の小さなショットキーバリアダイオードを接続して寄生対策を行う方法もあるが、ショットキーバリアダイオードは逆方向リーク電流が大きい欠点がある。したがって、ショットキーバリアダイオードにより寄生対策を行った場合、スイッチング素子Ｑ１４をオンさせたときに大きなリーク電流がショットキーバリアダイオードを経由して流れ、電源用コンデンサＣ１の両端電圧の低下を早めてしまうという不具合を生じる。
図７、図８の構成による寄生対策においては、ダイオードＤ１１として一般的で逆方向リーク電流が小さいシリコンダイオードが使用可能なため、ショットキーバリアダイオードのようにリーク電流により電源用コンデンサＣ１の両端電圧を低下させることはない。
【０１０８】
図９に第３の構成例を示す。図９に示す構成は、図３に示すプリドライブ回路１７におけるバイパス回路４１と、図４に示す充電制御回路１９におけるバイパス制御回路４２ｂとの代わりに、バイパス制御回路４２ｃを設けたものである。バイパス制御回路４２ｃはＯＲゲートＯＲ１とＮ型のＭＯＳＦＥＴＱ４６とからなり、ＯＲゲートＯＲ１にはインバータゲートＩＶ１９、ＩＶ２０の出力が入力され、ＯＲゲートＯＲ１の出力はＭＯＳＦＥＴＱ４６のゲートに接続される。ＭＯＳＦＥＴＱ４６のソースは制御電源Ｖ２の負極（グランドライン）に接続され、ＭＯＳＦＥＴＱ４６のドレインと、バイパス制御回路４２ａにおけるＭＯＳＦＥＴＱ２３のドレインとが接続され、その接続点はスイッチング素子Ｑ１３のゲートに接続される。
【０１０９】
このように接続することにより、充電電流回路４９のＭＯＳＦＥＴＱ３１またはＭＯＳＦＥＴ３３のいずれかがオンされるときにＭＯＳＦＥＴＱ４６がオンされ、それにともないスイッチング素子Ｑ１３がオンされる。スイッチング素子Ｑ１３はオンすると逆方向でも導通するため、充電時において、充電電流は寄生ダイオードではなくスイッチング素子Ｑ１３を通過し、寄生ダイオードの影響を回避できる。この場合、特に、電源用コンデンサＣ１の長期間の使用等により電源用コンデンサＣ１の性能が低下し、電源用コンデンサＣ１の両端電圧が高くならず、スイッチング素子Ｑ１３が充電経路を形成できない場合に有効となる。
【０１１０】
＜パワー回路の変形例＞
上記説明においては、パワー回路１１を構成する、高圧側に接続される第１のパワー素子Ｐ１としてＮ型のＭＯＳＦＥＴを、低圧側に接続される第２のパワー素子Ｐ２としてＰ型のＭＯＳＦＥＴを用いた。パワー回路１１はこの構成に限らず、他の構成を持つものも考えられる。以下に、パワー回路１１の変形例を図１０および図１１を用いて説明する。
【０１１１】
図１０に示すパワー回路において、第１のパワー素子は、Ｎ型のＭＯＳＦＥＴＱ５１とダイオードＤ２１の直列回路と、その直列回路と並列に接続されたダイオードＤ２３とから構成される。このとき、ダイオードＤ２１はＭＯＳＦＥＴＱ５１と順方向に接続され、ダイオードＤ２３は逆方向になるように接続されている。同様に、第２のパワー素子は、Ｐ型のＭＯＳＦＥＴＱ５２とダイオードＤ２５との直列回路と、その直列回路と並列に接続されたダイオードＤ２７とから構成される。このとき、ダイオードＤ２５はＭＯＳＦＥＴＱ５２と順方向に接続され、ダイオードＤ２７は逆方向になるように接続されている。このようにパワー素子を構成することによりＭＯＳＦＥＴＱ５１、Ｑ５２の寄生ダイオードの導通を阻止し、ダイオードＤ２３、Ｄ２７により逆方向電流を迂回させる。一般にパワーＭＯＳＦＥＴの寄生ダイオードは逆回復時間が遅く、逆回復時間が遅いとＰＷＭ制御時のスイッチング損失並びにノイズが増大する。近年は半導体技術の進歩により寄生ダイオードの逆回復時間の速いパワーＭＯＳＦＥＴが開発されているが、特に上記損失及びノイズが問題となる場合は、図１０のようにパワー回路を構成してもよい。
【０１１２】
図１１に示すパワー回路においては、第１のパワー素子はＮ型のＩＧＢＴ（Insulated Gate Bipola Transister）Ｑ５３と、そのＩＧＢＴＱ５３に対して並列に、導通方向が逆方向になるように接続されたダイオードＤ３１とから構成される。同様にして、第２のパワー素子はＰ型のＩＧＢＴＱ５４と、そのＩＧＢＴＱ５４に対して並列に、導通方向が逆方向になるように接続したダイオードＤ３３とから構成される。このように、パワー回路をＭＯＳＦＥＴよりも電流出力能力の高いＩＧＢＴにより構成することで、より大出力のＰＷＭインバータ用出力回路を実現できる。
【０１１３】
実施の形態２．
実施の形態１では、パワー素子をＮ型のＭＯＳＦＥＴおよびＰ型のＭＯＳＦＥＴで構成し、これらのパワー素子の開閉を同じ制御信号で制御することによりデッドタイムがゼロで駆動可能なパワー回路に適用したインバータ用出力回路について説明した。本実施形態では、パワー回路をＮ型のＭＯＳＦＥＴ対で構成し、それぞれのＭＯＳＦＥＴの開閉を別々に異なる制御信号で制御するパワー回路に適用したインバータ用出力回路について説明する。
【０１１４】
＜回路構成＞
図１２に本実施形態のＰＷＭインバータ用出力回路のブロック図を示す。図に示すようにＰＷＭインバータ用出力回路は、第１および第２のパワー素子を有し電動機に駆動電圧を出力するパワー回路１１ａと、パワー回路１１ａを制御するための制御情報を入力する入力信号処理回路１３ａと、制御情報に基づいて信号線を所定の制御状態に制御するレベルシフト回路１５ａと、制御状態に基づいてパワー回路１１ａの第１のパワー素子の駆動を制御するする第１プリドライブ回路１７ａと、制御状態に基づいてパワー回路１１ａの第２のパワー素子の駆動を制御するする第２プリドライブ回路１７ｂと、第１のパワー素子を駆動するための電源となる電源用コンデンサＣ１と、電源用コンデンサＣ１の充電を制御する第１充電制御回路１９ａと、第２プリドライブ回路内にある第２のパワー素子の駆動電源を充電する第２充電制御回路１９ｂと、出力電圧を与える直流主電源Ｖ１と、回路の駆動するための電源を与える制御電源Ｖ２とからなる。以下にそれぞれの回路の構成について説明する。
【０１１５】
パワー回路１１ａは、図１２に示すようにＮ型のＭＯＳＦＥＴからなる第１のパワー素子Ｐ１１およびＮ型のＭＯＳＦＥＴからなる第２のパワー素子Ｐ１２の対からなる。パワー素子Ｐ１１のドレインは、直流主電源Ｖ１の正極側に接続され、ソースはパワー素子Ｐ１２のドレインに接続される。パワー素子Ｐ１２のソースは直流主電源Ｖ１の負極側に接続されている。これらのパワー素子Ｐ１１、Ｐ１２はＭＯＳＦＥＴで構成されているため、ソース・ドレイン間にそれぞれ寄生ダイオード（図示せず）を有している。
【０１１６】
入力信号処理回路１３ａおよびレベルシフト回路１５ａの回路図を図１３に示す。入力信号処理回路１３ａは、ＮＡＮＤゲートＮＡ１、ＮＡ２、ＮＡ３２、インバータゲートＩＶ１、ＩＶ２、ＩＶ３３、論理回路３１ａ、遅延回路ＤＬ１、ＤＬ２および制御電源監視回路３３により構成される。遅延回路ＤＬ１、ＤＬ２はデッドタイムを生じせしめるために信号の伝達を遅らせるものである。制御電源監視回路３３は実施形態１のもの同じである。論理回路３１は入力Ａと出力Ｘ、Ｙとを有し、入力に対する出力は図１７に示すようになる。入力信号処理回路１３ａは、パワー回路１１ａの制御情報を入力するための入力端子１０１、１０２を有しており、入力端子１０１には電動機開放信号が入力され、入力端子１０２にはスイッチング指令信号が入力される。
【０１１７】
レベルシフト回路１５ａは、信号線２５ａ、２７ａと、抵抗Ｒ１、Ｒ２と、ＭＯＳＦＥＴＱ１、Ｑ２と、ダイオードＤ１、Ｄ２とからなる。図１３に示すように信号線２５ａには抵抗Ｒ１とＮ型のＭＯＳＦＥＴＱ１とが直列に接続されており、信号線２７ａには抵抗Ｒ２とＮ型のＭＯＳＦＥＴＱ２とが直列に接続されている。信号線２５ａ、２７ａの一端は抵抗Ｒ１、Ｒ２を介してプリドライブ回路１７ａの高圧側端に接続され、他端はＭＯＳＦＥＴＱ１、Ｑ２を介してＰＷＭインバータ用出力回路の基準電位を与えるグランドラインに接続されている。したがって、ＭＯＳＦＥＴＱ１、Ｑ２がオフしている場合は、信号線２５ａ、２７ａは「Ｈ」の状態になり、ＭＯＳＦＥＴＱ１、Ｑ２がオンして閉じることにより信号線２５ａ、２７ａは「Ｌ」の状態になる。図中、ダイオードＤ１、Ｄ２は、実施の形態１の場合と同様の働きをする。
【０１１８】
図１４に第１プリドライブ回路１７ａの回路図を示す。第１プリドライブ回路１７ａは、状態検出回路３４ａと、フィルタ回路ＦＬ４、ＦＬ５と、ラッチ回路ＲＳ４と、ドライバ制御回路３６ａと、出力ドライバ回路３７ａとを有している。状態検出回路３４ａは、ＮＡＮＤゲートＮＡ３３、ＮＡ３４およびインバータゲートＩＶ３４、ＩＶ３５とからなる。フィルタ回路ＦＬ４、ＦＬ５は、抵抗とダイオードとコンデンサとインバータゲートとから構成それぞれされる。ラッチ回路ＲＳ４はＲＳフリップフロップで構成されており、セット入力／Ｓ、リセット入力／Ｒ１、／Ｒ２、出力Ｑの端子を有している。ラッチ回路ＲＳ４においては／Ｒ１＞／Ｓ＞／Ｒ２の順に優先される。ドライバ制御回路３６ａはＮＡＮＤゲートＮＡ３５とインバータゲートＩＶ４０〜ＩＶ４１とから構成される。
【０１１９】
出力ドライバ回路３７ａは、スイッチング素子Ｑ６１とスイッチング素子Ｑ６２とを直列に接続してなる。スイッチング素子Ｑ６１はＰ型のＭＯＳＦＥＴで構成され、スイッチング素子Ｑ６２はＮ型のＭＯＳＦＥＴで構成される。出力ドライバ回路３７ａにおいて、スイッチング素子Ｑ６１とスイッチング素子Ｑ６２との接続点をこの出力ドライバ回路の出力端とする。この出力端はパワー素子Ｐ１１とパワー素子Ｐ１２の接続点に接続される。また、スイッチング素子Ｑ６１の高圧側端はパワー素子Ｐ１１のゲートに抵抗Ｒ２１を介して接続される。
【０１２０】
また、第１プリドライブ回路１７ａにおいても、実施の形態１のプリドライブ回路１７と同様に、バイパス回路４１およびバイパス制御回路４２ａが設けられている。
【０１２１】
このように構成された第１プリドライブ回路１７ａにおいて、出力ドライバ回路３７ａの各スイッチング素子Ｑ６１〜Ｑ６２がオン・オフされることにより第１のパワー素子Ｐ１１のゲート・ソース間電位が制御され、パワー素子Ｐ１１のオン・オフが制御される。このとき、パワー素子６１を駆動するための電源電圧は電源用コンデンサＣ１に蓄積されたエネルギーが用いられる。
【０１２２】
図１５に第１充電制御回路１９ａの回路図を示す。第１充電制御回路１９ａは電源用コンデンサＣ１の充電を制御する回路である。第１充電制御回路１９ａの構成および動作は、実施の形態１の充電制御回路１９と全く同じであるのでここでの説明は省略する。
【０１２３】
図１６に第２プリドライブ回路１７ｂおよび第２充電制御回路１９ｂの回路図を示す。第２プリドライブ回路１７ｂは、図に示すように、Ｎ型のＭＯＳＦＥＴＱ６６と、抵抗Ｒ２３と、ダイオードＤ２３と、インバータゲートＩＶ４２、４３と、出力ドライバ回路３７ｂとからなる。出力ドライバ回路３７ｂはＰ型のＭＯＳＦＥＴからなるスイッチング素子Ｑ６３とＮ型のＭＯＳＦＥＴからなるスイッチング素子Ｑ６４とを有する。出力ドライバ回路３７ｂにおいて、スイッチング素子Ｑ６３とスイッチング素子Ｑ６４との接続点を出力端とし、この出力端は抵抗Ｒ２２を介してパワー素子Ｐ１２のゲートに接続される。第２プリドライブ回路１７ｂにおいて、スイッチング素子Ｑ６３、Ｑ６４が交互にオン・オフすることによりパワー素子Ｐ１２のゲート・ソース間電位を制御し、パワー素子Ｐ１２を駆動する。このときのパワー素子Ｐ１２の駆動電源として第２充電制御回路１９ｂ内の電源用コンデンサＣ３が用いられる。
【０１２４】
第２充電制御回路１９ｂは、電源用コンデンサＣ３と、チャージポンプ回路ＣＧとからなる。チャージポンプＣＧは、発振器６１と、インバータゲートＩＶ４４と、Ｐ型のＭＯＳＦＥＴＱ６７と、Ｎ型のＭＯＳＦＥＴＱ６８と、コンデンサＣ２と、ダイオードＤ２１、Ｄ２４とから構成される。チャージポンプ回路ＣＧについては一般的な技術であり、詳細な説明は省略する。チャージポンプ回路ＣＧは制御電源Ｖ２により電源用コンデンサＣ３を充電する。
【０１２５】
＜動作の説明＞
このように構成されたＰＷＭインバータ用出力回路の動作を以下に説明する。本実施形態のＰＷＭインバータ用出力回路の動作は基本的に実施の形態１で説明した回路と同様であるので、ここでは簡単に説明する。
【０１２６】
本実施形態においては、電動機開放信号は「Ｌ」でフリーラン状態、「Ｈ」で通常運転状態に制御する。スイッチング指令信号は「Ｈ」で第１のパワー素子Ｐ１１をオンさせ、「Ｌ」で第２のパワー素子Ｐ１２をオンさせる。
【０１２７】
通常運転で、第１のパワー素子Ｐ１１をオンさせる場合（電動機開放信号およびスイッチング指令信号がともに「Ｈ」）、入力信号処理回路１３ａにおいて、論理回路３１ａの出力Ｘ、Ｙはそれぞれ「Ｈ」、「Ｌ」となる。レベルシフト回路１５ａにおいて、信号線２５ａ、２７ａはそれぞれ「Ｌ」、「Ｈ」に制御される。第１プリドライブ回路１７ａにおいて、状態検出回路３４ａのＮＡＮＤゲートＮＡ３３により制御状態が検出され、ラッチ回路ＲＳ４がセットされる。ラッチ回路ＲＳ４の出力に基づきドライバ制御回路３６ａはスイッチング素子Ｑ６１をオフし、スイッチング素子Ｑ６２をオンする。これにより、電源用コンデンサＣ１を電源として第１のパワー素子Ｐ１１がオンする。このとき、実施の形態１と同様、信号線２５ａ、２７ａに浮遊する浮遊容量の影響により信号線２５ａ、２７ａは第１プリドライブ回路１７ａの基準電位が上昇する際に全てが一瞬「Ｌ」の状態となるが、状態検出回路３４ａはこの状態を検出しない構成としているため、これによる誤動作は生じない。また、実施の形態１と同様に論理回路３１ａは、出力Ｘを所定時間経過後に「Ｈ」から「Ｌ」に切り換えることにより、信号線２５ａ、２７ａに流れる電流を遮断する。
【０１２８】
一方、このとき、入力信号処理回路１３ａのＮＡＮＤゲートＮＡ２の出力は「Ｈ」となり、第２プリドライブ回路１７ｂのＭＯＳＦＥＴＱ６６のゲートには「Ｈ」が入力されるため、ＭＯＳＦＥＴＱ６６はオンし、スイッチング素子Ｑ６３、Ｑ６４のゲートには「Ｈ」が入力され、スイッチング素子Ｑ６４がオンする。このため、第２のスイッチング素子Ｐ１２はオフする。
【０１２９】
次に、通常運転で、第２のパワー素子Ｐ１２をオンさせる（電動機開放信号が「Ｈ」、スイッチング指令信号が「Ｌ」）場合を考える。このとき、第２プリドライブ回路１７ｂのＭＯＳＦＥＴＱ６６には「Ｌ」が入力され、ＭＯＳＦＥＴＱ６６はオフする。スイッチング素子Ｑ６３、Ｑ６４には「Ｌ」が入力され、スイッチング素子Ｑ６３がオンする。このため、第２のスイッチング素子Ｐ１２が電源用コンデンサＣ３を電源としてオンする。
【０１３０】
一方、このとき、入力信号処理回路１３ａの論理回路３１ａの入力Ａは「Ｌ」となり、論理回路３１ａの出力Ｘ、Ｙはそれぞれ「Ｌ」、「Ｈ」となり、レベルシフト回路１５ａにおいて、信号線２５ａ、２７ａはそれぞれ「Ｈ」、「Ｌ」に制御される。第１プリドライブ回路１７ａにおいて、状態検出回路３４ａのＮＡＮＤゲートＮＡ３４により信号線２５ａ、２７ａにおける制御状態が検出され、ラッチ回路ＲＳ４がリセットされる。ラッチ回路ＲＳ４の出力に基づきドライバ制御回路３６ａはスイッチング素子Ｑ６１をオンし、スイッチング素子Ｑ６２をオフする。これにより、第１のパワー素子Ｐ１１はオフする。このとき、実施の形態１と同様、信号線２５ａ、２７ａに浮遊する浮遊容量の影響により、信号線２５ａ、２７ａは第１プリドライブ回路１７ａの基準電位が下降する際に全てが一瞬「Ｈ」の状態となるが、状態検出回路３４ａはこの状態を検出しない構成としているため、これによる誤動作は生じない。また、実施の形態１と同様に論理回路３１ａは、出力Ｙを所定時間経過後に「Ｈ」から「Ｌ」に切り換えることにより信号線２５ａ、２７ａに流れる電流を遮断する。また、実施の形態１と同様に、出力Ｙは所定時間経過後も「Ｈ」のままであってもよい。
【０１３１】
次に、パワー回路１１ａをフリーラン状態に制御するときを説明する。この場合、電動機開放信号は「Ｌ」となる。論理回路３１ａの入力Ａには「Ｌ」が入力される。これは前述の第２のパワー素子Ｐ１２をオンさせる場合と同じであり、同様の手順で第１のパワー素子Ｐ１１はオフする。また、このとき、ＮＡＮＤゲートＮＡ２の出力は「Ｈ」となり、これは前述の第１のパワー素子Ｐ１１をオンさせる場合と同じであり、同様の手順で第２のパワー素子Ｐ１２はオフする。このようにして、フリーラン状態に制御することができる。フリーラン状態に制御する際においても、実施の形態１と同様、信号線２５ａ、２７ａに浮遊する浮遊容量の影響を受けることはない。
【０１３２】
第１充電制御回路１９ａの動作については実施の形態１の充電制御回路１９と同様であるので、ここでの説明は省略する。
【０１３３】
以上のようにして、本実施形態のＰＷＭインバータ用出力回路におけるプリドライブ回路および充電制御回路は、Ｎ型のＭＯＳＦＥＴ対で構成し、それぞれのＭＯＳＦＥＴの開閉を別々に異なる制御信号で制御するパワー回路に対しても、実施の形態１の場合と同様に適用でき、同様の効果を得ることができる。
【０１３４】
実施の形態３．
実施の形態２の同じパワー回路に適用したインバータ用出力回路の別の構成を図１８に示す。
【０１３５】
＜回路構成＞
図１８において、ＰＷＭインバータ用出力回路は、第１および第２のパワー素子Ｐ１１、Ｐ１２を有し電動機に駆動電圧を出力するパワー回路１１ａと、パワー回路１１ａを制御するための制御情報を入力する入力信号処理回路１３ｂと、制御情報に基づいて信号線を所定の制御状態に制御するレベルシフト回路１５ｂと、制御状態に基づいてパワー回路１１ａの第１のパワー素子Ｐ１１の駆動を制御するする第１プリドライブ回路１７ｃと、制御状態に基づいてパワー回路１１ａの第２のパワー素子Ｐ１２の駆動を制御するする第２プリドライブ回路１７ｄと、第１のパワー素子Ｐ１１を駆動するための電源となる電源用コンデンサＣ１と、出力電圧を与える直流主電源Ｖ１と、回路の駆動するための電源を与える制御電源Ｖ２とからなる。以下にそれぞれの回路の構成について説明する。
【０１３６】
パワー回路１１ａおよびレベルシフト回路１５ｂの構成は、実施の形態２のものと同じであるので、ここでの説明は省略する。
【０１３７】
入力信号処理回路１３ｂは、ＮＡＮＤゲートＮＡ１、ＮＡ３２、インバータゲートＩＶ１、ＩＶ３３、論理回路３１ａ、遅延回路ＤＬ３および制御電源監視回路３３により構成される。遅延回路ＤＬ３はデッドタイムを生成するために信号の伝達を遅らせるものである。制御電源監視回路３３および論理回路３１ａは実施の形態２のもの同じである。入力信号処理回路１３ｂは、パワー回路１１ａの制御情報を入力するための入力端子１０１、１０２を有しており、入力端子１０１には電動機開放信号が入力され、入力端子１０２にはスイッチング指令信号が入力される。
【０１３８】
第１プリドライブ回路１７ｃは、状態検出回路３４ｂと、フィルタ回路ＦＬ６、ＦＬ７と、ラッチ回路ＲＳ４と、ドライバ制御回路３６ｃと、出力ドライバ回路３７ｃと、電源用コンデンサ不足電圧検出回路３５とを有している。状態検出回路３４ｂ、フィルタ回路ＦＬ６、ＦＬ７、ラッチ回路ＲＳ４、出力ドライバ回路３７ｃは実施の形態２のものと同じ構成である。ドライバ制御回路３６ｃはＮＡＮＤゲートＮＡ４３、ＮＡ４４とから構成され、各ＮＡＮＤゲートＮＡ４３、ＮＡ４４には、電源用コンデンサ不足電圧検出回路３５およびラッチ回路ＲＳ４から信号が入力される。ＮＡＮＤゲートＮＡ４３の出力はスイッチング素子Ｑ６１のゲートに入力され、ＮＡＮＤゲートＮＡ４４の出力はスイッチング素子Ｑ６２のゲートに入力される。出力ドライバ回路３７ｃの出力端（スイッチング素子Ｑ６１とスイッチング素子Ｑ６１の接続点）は抵抗Ｒ２１を介して第１のパワー素子Ｐ１１のゲートに接続される。出力ドライバ回路３７ｃにおいて、スイッチング素子Ｑ６２のソースは第１のパワー素子Ｐ１１のソースに接続される。また、出力ドライバ回路３７ｃと並列に電源用コンデンサＣ１が接続されている。この電源用コンデンサＣ１の高圧側端子と制御電源Ｖ２の正極との間に、カソードが電源用コンデンサＣ１側に、アノードが制御電源Ｖ２側になるようにダイオードＤ１５が接続されている。
【０１３９】
第２プリドライブ回路１７ｄは、ＮＡＮＤゲートＮＡ４５と遅延回路ＤＬ４とインバータゲートＩＶ５７〜ＩＶ６０とからなるドライバ制御回路３６ｄと、出力ドライバ回路３７ｄとから構成される。出力ドライバ回路３７ｄは実施の形態１の出力ドライバ回路３７ｂと同じである。出力ドライバ回路３７ｄにおいて、スイッチング素子Ｑ６３のソースは制御電源Ｖ２の正極に接続され、スイッチング素子Ｑ６４のソースは制御電源Ｖ２の負極に接続される。また、出力ドライバ回路３７ｄの出力端（スイッチング素子Ｑ６３とスイッチング素子Ｑ６４の接続点）は抵抗Ｒ２２を介して第２のパワー素子Ｐ１２のゲートに接続される。
【０１４０】
＜動作の説明＞
このように構成されたＰＷＭインバータ用出力回路においても、実施の形態１のＰＷＭインバータ用出力回路と同様に動作する。すなわち、スイッチング指令信号および電動機開放信号に基づいてパワー回路１１ａのパワー素子Ｐ１１、Ｐ１２をそれぞれ制御することができる。
【０１４１】
具体的には、第１のパワー素子をオンさせるときは、電動機開放信号は「Ｈ」、スイッチング指令信号は「Ｈ」となる。信号線２５ａ、２７ａはそれぞれ「Ｌ」、「Ｈ」になり、状態検出回路３４ｂの検出結果に基づき、ラッチ回路ＲＳ４はセットされる。ドライバ制御回路３６ｃはラッチ回路ＲＳ４の出力に基づいてスイッチング素子Ｑ６１をオンさせ、第１のスイッチング素子Ｐ１１をオンさせる。同時に、ＮＡＮＤゲートＮＡ４５にはインバータＩＶ５７を介して「Ｌ」が入力されるため、その出力は「Ｈ」となり、スイッチング素子Ｑ６４がオンするため、第２のパワー素子Ｐ１２はオフする。また、第１のパワー素子Ｐ１１を駆動する際に電源として用いられる電源用コンデンサＣ１は、第２のパワー素子Ｐ１２がオンしている間に充電される。そのときの充電経路は、制御電源Ｖ２（正極）→ダイオード１５→電源用コンデンサＣ１→第２のパワー素子Ｐ１２→制御電源Ｖ２（負極）となる。
【０１４２】
第２のパワー素子Ｐ１２をオンさせるときは、電動機開放信号は「Ｈ」、スイッチング指令信号は「Ｌ」となる。このとき、上記の第１のパワー素子Ｐ１１をオンさせる場合と逆の論理で動作し、第１のパワー素子Ｐ１１をオフし、第２のパワー素子Ｐ１２をオンする。この場合、第２プリドライブ回路１７ｄにおけるスイッチング素子Ｑ６３を介して印加される制御電源Ｖ２の電圧により第２のパワー素子Ｐ１２が駆動される。
【０１４３】
フリーラン状態にするときは電動機開放信号を「Ｌ」とすることにより、同様に制御できる。
【０１４４】
以上のようにして、本実施形態のＰＷＭインバータ用出力回路におけるプリドライブ回路および充電制御回路は、実施形態２の場合と同様に、Ｎ型のＭＯＳＦＥＴのみで構成されたパワー回路に対して適用でき、同様の効果を得ることができる。
【０１４５】
実施の形態４．
実施の形態１に示すＰＷＭインバータ用制御回路において、制御電源Ｖ２および制御電源Ｖ２で動作する回路部を直流主電源Ｖ１の高圧側に設けてもよい。この場合の充電制御回路の回路図を図１９に示す。
【０１４６】
図に示すように、コンデンサ電圧監視回路４３ｂは定電流源ＣＳ３と抵抗Ｒ３１とコンパレータＣＰ２とにより構成される。このコンデンサ電圧監視回路４３ｂは、実施の形態１のものと同様に電源用コンデンサＣ１の両端電圧を監視し、その電圧が所定値以下になったときに「Ｈ」を出力する。プリドライブ基準電位監視回路４７ｂは、定電流源ＣＳ４と、Ｎ型のＭＯＳＦＥＴＱ７１、Ｑ７３と、ダイオードＤ３１とにより構成される。このプリドライブ基準電位監視回路は、プリドライブ回路１７の基準電位が所定値より上昇したときにＭＯＳＦＥＴＱ７３がオンし、「Ｌ」を出力する。充電電流回路４９ｂはＰ型のＭＯＳＦＥＴＱ７５とＰ型のＭＯＳＦＥＴＱ７７の並列回路により構成される。制御回路５１ｂは、コンデンサ電圧監視回路４３ｂ、プリドライブ基準電位監視回路４７ｂ、入力信号処理回路１３および制御電源監視回路３３それぞれからの出力信号に基づき充電電流回路４９ｂのＭＯＳＦＥＴＱ７５、Ｑ７７のオン・オフを制御するものであり、論理ゲート等により構成される。ここで入力信号処理回路１３からはスイッチング指令信号および電動機開放信号に基づいた信号が出力される。
【０１４７】
このように構成された充電制御回路１９ｃは実施の形態１で説明したものと同様に動作する。ここで、電源用コンデンサＣ１の充電経路には第２の出力ドライバにおける低圧側のスイッチング素子Ｑ１４が含まれる。すなわち、電源用コンデンサＣ１の低圧側端とパワー回路の出力端とが接続された時、充電経路が形成される。このとき、充電経路は図１９に示すように、制御電源Ｖ２（正極）→充電制御回路４９ｂ→電源用コンデンサＣ１→スイッチング素子Ｑ１４→パワー素子Ｐ１の寄生ダイオードＢＤ１→制御電源Ｖ２（負極）となる。
【０１４８】
【発明の効果】
本発明に係る第１のＰＷＭインバータ用出力回路において、プリドライブ回路が、入力された信号に応じて変換された論理信号から制御状態を検出する状態検出回路と、この制御状態を保持するラッチ回路を備え、ラッチ回路に保持された制御状態に基づいてパワー回路が制御され、状態検出回路は論理信号の全てが同じとなる状態を除く状態を制御状態として検出するよう構成されたことにより、論理信号を伝達する信号線に浮遊する浮遊容量の影響を排除し、パワー回路がＰＷＭ制御される際のｄｖ／ｄｔ過渡信号の影響を阻止している。このため、過渡信号を除去するためのパルスフィルタを用いずに回路が構成でき、パルスフィルタに起因する遅いｄｖ／ｄｔ過渡信号の問題やレスポンスの問題を解決できる。また、入力信号処理回路において、入力信号に応じた制御状態が保持された後に、入力信号処理回路とプリドライブ回路とを遮断するため、回路並びに電源用コンデンサの消費電力が低減される。これは、特に、二相ＰＷＭ制御時においてより有効となる。また、第１のＰＷＭインバータ用出力回路において、制御電源の出力電圧を監視し、制御電源異常時にパワー回路のパワー素子をともにオフするフリーラン状態に制御する。これにより、ＰＷＭインバータ用出力回路の破壊を防止し安全な運転が可能となる。
【０１４９】
本発明に係る第２のＰＷＭインバータ用出力回路では、電源用コンデンサの充電を制御する充電制御回路を設け、出力ドライバのスイッチング素子およびパワー回路の出力端を介する経路を充電経路として電源用コンデンサを充電するようにした。これによりフリーラン状態での充電が可能となり、電動機の安全な起動が可能となる。例えば、外的要因により強制的にモータが回転している状態での安全な起動が可能となる。また、プリドライブ回路の基準電位を監視し、この基準電位が十分に低下したときに充電を開始するため、充電を低損失に行うことができる。また、コンデンサの両端電圧を監視し、両端電圧が所定値以下のときにのみ充電するようにした。これにより、電源用コンデンサの過剰充電を防止するとともに、充電時の低損失化ならびに電源用コンデンサ端子間電圧の安定化を実現する。また、出力ドライバのスイッチング素子を介して電源用コンデンサの両端に電圧クランプ手段を設けたことにより、電源用コンデンサの電荷をリークさせずに過剰充電を防止できる。また、バイパス回路により充電時に迂回経路を形成することによりスイッチング素子の寄生ダイオードの影響を回避できる。もしくは、充電バイパス回路を設けることにより、充電時のスイッチング素子への充電電流の流入を防止し、スイッチング素子の寄生ダイオードの影響を回避できる。
【０１５０】
本発明に係る第３のＰＷＭインバータ用出力回路は、電源用コンデンサの充電において、運転開始前の初期充電と、運転中のリフレッシュ充電とを切り分けて行う構成とし、リフレッシュ充電時の充電を初期充電時の充電より大きな充電電流で行うことにより、制御電源の容量を増加させることなく、リフレッシュ充電を高速に行うことを可能とした。これにより、各充電状況に応じた最適な充電が可能となる。また、初期充電完了時に完了信号を出力するため、この信号を参照することによりシステム全体として安全に速やかなモータの起動が可能となる。
【０１５１】
本発明に係る第４のＰＷＭインバータ用出力回路によれば、電源用コンデンサ充電時において、バイパス回路により充電時においてスイッチング素子と並列に迂回経路が形成されるため、スイッチング素子への充電電流の流入を防ぎ、スイッチング素子の寄生ダイオードの影響を回避することができる。
【０１５２】
本発明に係る第５ないし第８のＰＷＭインバータ用出力回路は、前記第１ないし第４のＰＷＭインバータ用出力回路のそれぞれにおいて、前記パワー回路の代わりに、制御電極および基準電極を少なくとも有し、前記基準電極に対して所定電圧を前記制御電極に印加したときに導通する第１のパワー素子と、制御電極および基準電極を少なくとも有し、前記基準電極に対して所定電圧を前記制御電極に印加したときに導通する第２のパワー素子とからなるパワー回路を備えたものであり、上記第５ないし第８のＰＷＭインバータ用出力回路と同様の効果を示す。
【図面の簡単な説明】
【図１】 実施の形態１のＰＷＭインバータ用出力回路の回路ブロック図。
【図２】 実施の形態１の入力信号処理回路とレベルシフト回路の回路図。
【図３】 プリドライブ回路の回路図。
【図４】 充電制御回路の回路図。
【図５】 実施の形態１の入力信号処理回路における論理回路の入出力関係を示す真理値表。
【図６】 電源用コンデンサ充電時の充電経路を示した図。
【図７】 寄生ダイオード防止のための回路の第１の例を示した図。
【図８】 寄生ダイオード防止のための回路の第２の例を示した図。
【図９】 寄生ダイオード防止のための回路の第３の例を示した図。
【図１０】 パワー回路のパワー素子の第１の変形例を示した図。
【図１１】 パワー回路のパワー素子の第２の変形例を示した図。
【図１２】 実施の形態２のＰＷＭインバータ用出力回路の回路ブロック図。
【図１３】 実施の形態２の入力信号処理回路とレベルシフト回路の回路図。
【図１４】 第１プリドライブ回路の回路図。
【図１５】 第１充電制御回路の回路図。
【図１６】 第２プリドライブ回路および第２充電制御回路の回路図。
【図１７】 実施の形態２の入力信号処理回路における論理回路の入出力関係を示す真理値表。
【図１８】 実施の形態３のＰＷＭインバータ用出力回路の回路図。
【図１９】 充電電制御回路および制御電源を直流主電源に対して高圧側に接続した回路図（実施の形態４）。
【図２０】 従来のＰＷＭインバータの概略ブロック図。
【図２１】 従来のＰＷＭインバータ用出力回路の回路図。
【符号の説明】
１１，１１ａ…パワー回路、 １３，１３ａ，１３ｂ…入力信号処理回路、 １５，１５ａ，１５ｂ…レベルシフト回路、 １７…プリドライブ回路、 １７ａ，１７ｃ…第１プリドライブ回路、 １７ｂ，１７ｄ…第２プリドライブ回路、 １９，１９ｃ…充電制御回路、 １９ａ…第１充電制御回路、 １９ｂ…第２充電制御回路、 ２１…ゲート電位制御線、 ２３…基準電位制御線、 ２５，２５ａ，２７，２７ａ、２９…信号線、 ３３…制御電源監視回路、 ３５…電源用コンデンサ不足電圧検出回路、 ３６，３６ａ〜３６ｄ…ドライバ制御回路、 ３７，３７ａ〜３７ｄ…出力ドライバ回路、 ４１…バイパス回路、 ４２ａ〜４２ｃ…バイパス制御回路、 ４３，４３ｂ…コンデンサ電圧監視回路、４７，４７ｂ…プリドライブ基準電位監視回路、 ４９，４９ｂ…充電電流回路、 ５１，５１ｂ…制御回路、 ６１，６３…寄生阻止回路、 １０１…電動機開放機信号の入力端子、 １０２…スイッチング指令信号の入力端子、 １０３…充電完了信号の出力端子、 １０４…パワー回路の出力端子、 ＣＳ１…微小電流回路、 Ｃ１…電源用コンデンサ、 Ｄ２１〜Ｄ３３…ダイオード、 Ｐ１，Ｐ２，Ｐ１１，Ｐ１２…パワー素子、 Ｑ１１〜Ｑ１４，Ｑ６１〜Ｑ６４…スイッチング素子、 Ｑ５１,Ｑ５２…ＭＯＳＦＥＴ、 Ｑ５３，Ｑ５４…ＩＧＢＴ、 ＲＳ１〜ＲＳ４…ラッチ回路、 Ｖ１…直流主電源、 Ｖ２…制御電源、 ＺＤ１…ツェナダイオード。
【発明の属する技術分野】
本発明は電動機のコイル電圧をＰＷＭ制御するＰＷＭインバータのパワー回路に関するものである。
【０００２】
【従来の技術】
近年、モータ制御においてＰＷＭインバータが急速に普及している。ＰＷＭインバータはモータに印加する電圧をＰＷＭ（Pulse Width Modulation）制御することにより、モータの駆動を制御するものである。一般的なＰＷＭインバータの概略ブロック図を図２０に示す。このＰＷＭインバータにおいては、まず、周波数設定部３５８に対して電動機３６０に供給する三相交流電圧波形の基本周波数と実効電圧値がセットされる。つぎにＰＷＭ制御回路３５９は、周波数電圧設定部３５８に設定された情報をもとに内部で三相ＰＷＭ信号を発生し、スイッチング指令信号３４２、３６１および３６２として出力する。
【０００３】
このスイッチング指令信号３４２、３６１及び３６２は、電動機巻線端子３５２、３６３及び３６４をそれぞれ直流主電源３１４の正端子に接続するか、又は負端子に接続するかを指令する２値信号である。また、このスイッチング指令信号３４２、３６１および３６２の周波数はＰＷＭキャリア周波数と呼ばれ、通常電動機３６０に供給する三相交流電圧波形の基本周波数の１００倍以上の値をとる。
【０００４】
一般的に、電動機に供給する三相交流電圧波形の基本周波数は０Ｈｚ〜２００Ｈｚ程度で、ＰＷＭキャリア周波数は２ｋＨｚ〜２０ｋＨｚ程度のものが多い。
【０００５】
電動機開放信号３５６は、電動機をフリーラン状態とするか否かを指令する２値信号である。フリーラン状態とは電動機巻線端子３５２、３６３及び３６４の全てを直流主電源３１４の正端子にも負端子にも接続しない状態であり、何らかのトラブルが発生した場合等において、この状態に制御することにより電動機及び制御装置を保護する。
【０００６】
ＰＷＭインバータ用出力回路３５３は、スイッチング指令信号３４２、３６１または３６２にしたがって、電動機巻線端子３５２、３６３及び３６４を直流主電源３１４の正端子または負端子に接続制御する半導体スイッチ回路である。
【０００７】
このＰＷＭインバータ用出力回路３５３の例として、図２１に示す特開平６−２８４７４０号公報に開示されたものがある。図２１において、スイッチング指令信号３４２、３６１及び３６２に相当する信号は入力端子２０３に入力され、電機子開放信号３５６に相当する信号は入力端子２０１に入力される。また、電機子巻線端子３５２、３６３又は３６４は出力端子２０５に相当する。さらに直流主電源３１４は電源Ｖｂに相当する。このＰＷＭインバータ用出力回路の特徴は、デッドタイムをゼロとしたスイッチング動作を実現したことにある。すなわち、この回路では、所定の高い電圧または低い電圧を出力端子２０５を介して出力するパワー回路において、パワー素子にＮ型のパワーＭＯＳＦＥＴ３０１とＰ型のパワーＭＯＳＦＥＴ３０２とを用い、それぞれのＭＯＳＦＥＴ３０１、３０２のゲートおよびソースを共通接続した構成としている。そして、これらのパワー素子（ＭＯＳＦＥＴ）３０１、３０２の共通ゲートを定電流素子（トランジスタ）１１９、２２９により制御することにより、パワー素子３０１、３０２を交互にオン・オフし、出力端子２０５を電源Ｖｂの正極側または負極側に切り換え、高電圧または低電圧を出力するようにしている。このとき、パワーＭＯＳＦＥＴ３０１、３０２のゲート及びソースは共通接続されているため、これらのパワー素子が共にオンすることは本質的にない。したがって、デッドタイムをゼロとしたＰＷＭスイッチング制御が可能となる。このように、デッドタイムをゼロでスイッチング動作を行うことにより、パワー回路における制御誤差は発生せず、電動機の発生するトルク変動並びに騒音振動を極めて小さくでき、また消費電力の低減も可能としている。
【０００８】
【発明が解決しようとする課題】
しかしながら、この発明のＰＷＭインバータ用出力回路では、定電流素子（トランジスタ）１１９または２２９が高圧（例えば、３００Ｖ程度）で動作するため、パワー素子３０１、３０２のオン・オフを切り換える際にこれらの定電流素子が発熱し、回路の更なる小型化、低消費電力化、低コスト化を実現するには課題があった。
【０００９】
一般的に、小型化、低消費電力化、低コスト化の実現には回路のＬＳＩ化が有望な方法として知られている。したがって、この回路においてもＬＳＩ化が要望されるが、そのためには、前述のトランジスタの発熱の問題を解決する必要がある。
【００１０】
この課題の解決方法として、特開平７−１５９７８号公報に開示された発明が考えられる。ここでは、ゲートアンプによりパワー素子対を駆動している。さらに、このゲートアンプは電源用コンデンサに充電したエネルギーを電源として、パワー素子を駆動するようになっている。したがって、ゲートアンプに印加される電圧は、電源用コンデンサの両端電圧に依存するため、必然的に印加電圧が制限され、ゲートアンプでの発熱を抑制でき、発熱の問題を解消できる。しかし、この回路では、電源用コンデンサを充電する際、充電経路を確立するために各相において、一対のパワー素子のうち低圧側のパワー素子をオンさせる必要がある。このことは、モータを制御する上で以下に示すような大きな制約を招くことになる。まず、何らかの外的要因によりモータが回転し、モータ巻線に誘起電圧が発生している場合には、低圧側パワー素子をオンするとモータの電機子が短絡して破壊を招く恐れがあるため、電源用コンデンサの初期充電ができない。したがって、風などの外的要因により強制的に回転させられることがある場合、例えば、空調機の室外機用ファンモータなどにはこの技術は適用することができない。
【００１１】
また、モータをＰＷＭ制御により運転する場合においては、ＰＷＭ制御の周期毎（一般的に１ms以下）に低圧側パワー素子をオンして電源用コンデンサの充電をリフレッシュしなければモータの運転を継続することができない。したがって、スイッチング回数の少ない二相ＰＷＭ制御などにこの技術は適用することができない。ここで二相ＰＷＭ制御とは、三相ＰＷＭインバータにおいて、いずれかの一相はＰＷＭスイッチングをせずに残りの二相をＰＷＭスイッチングすることでモータの駆動電圧を制御するものであり、スイッチング損失や漏れ電流低減などに効果があるとして一般的に知られているＰＷＭ制御技術である。
【００１２】
一方、同様のＰＷＭインバータ用出力回路として特開平４−２３０１１７号公報に開示された発明がある。この発明はレベルシフト回路に関するものである。このレベルシフト回路は、レベルシフトを行うレベルシフトトランジスタを有しており、このレベルシフトトランジスタのドレインまたはコレクタにおける浮遊容量のため生ずる速いｄｖ／ｄｔ過渡現象による誤動作を防止したものである。すなわち、この発明では、出力ドライバを制御する制御パルスにおいて、ノイズ等により発生するｄｖ／ｄｔ過渡信号の影響を防止するため、パルスフィルタを設け、このパルスフィルタを介して制御パルスをパワー回路を駆動する出力ドライバ回路に入力している。すなわち、パルスフィルタにおいて、所定時間より短い電圧変化を示す制御信号はキャンセルするようにすることにより、速いｄｖ／ｄｔ過渡信号の影響を防止している。この方法では、パルスフィルタにおいて、速いｄｖ／ｄｔ過渡信号に対して誤動作は防止できるが、遅いｄｖ／ｄｔ過渡信号に対しては通過させてしまうため対応できない。したがって、ノイズ抑制のためｄｖ／ｄｔを緩やかにすることができず、回路設計上または運用上問題がある。また、出力ドライバ回路に対しパルスフィルタを介して制御パルスを入力するため、遅延時間が発生し、全体としてレスポンスが低下するという問題がある。
【００１３】
本発明は、上記問題を解決すべくなされたものであり、その目的とするところは、デッドタイムがゼロでＰＷＭ制御可能で、発熱が小さく、ＬＳＩ化を可能とし、かつ、速い応答性を有し、ｄｖ／ｄｔ過渡状態に影響されないＰＷＭインバータ用出力回路を提供することにある。さらに、外的要因により強制的に回転させられた状況でも電源用コンデンサの初期充電が可能で、また、長時間電源用コンデンサの充電をリフレッシュしなくともモータの運転が継続でき、スイッチング回数の少ない二相ＰＷＭ制御等にも適用可能なＰＷＭインバータ用出力回路を提供することにある。
【００１４】
【課題を解決するための手段】
上記問題を解決するために、本発明に係る第１のＰＷＭインバータ用出力回路は、
直流主電源と、
制御電極および基準電極を少なくとも有し、前記基準電極に対して正電圧を前記制御電極に印加したときに導通する第１のパワー素子と、制御電極および基準電極を少なくとも有し、前記基準電極に対して負電圧を前記制御電極に印加したときに導通する第２のパワー素子とを有し、前記第１のパワー素子と前記第２のパワー素子との基準電極を共通接続し、前記第１のパワー素子と前記第２のパワー素子との制御電極を共通接続してなるパワー回路と、
制御電源と、
該制御電源の出力電圧を用いて充電される電源用コンデンサと、
前記パワー素子の開閉を指令する指令信号を入力し所定の複数の論理信号に変換する入力信号処理回路と、
前記入力信号処理回路から出力された複数の論理信号の組み合わせから要求されている制御状態を検出する状態検出回路と、該状態検出回路で検出された制御状態を保持するラッチ回路と、前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の制御電極の電圧を制御する第１の出力ドライバと、前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の基準電極の電圧を制御する第２の出力ドライバとを備え、前記第１および第２の出力ドライバは、前記ラッチ回路に保持された制御状態に基づいて前記スイッチング素子を開閉することにより、前記パワー素子の制御電極と基準電極間の電圧を制御し、前記電源用コンデンサを電源として前記パワー回路を駆動するプリドライブ回路と
を有する。
【００１５】
前記第１のＰＷＭインバータ用出力回路において、前記状態検出回路は、前記入力信号処理回路から出力される複数の論理信号の全てが同じとなる状態を除く状態を検出するようにしてもよい。
【００１６】
前記第１のＰＷＭインバータ用出力回路において、前記入力信号処理回路は、前記電源用コンデンサの充電が行われない場合、出力した論理信号に応じた制御状態がラッチ回路にラッチされた後、入力信号処理回路と状態検出回路との間を電気的に遮断してもよい。
【００１７】
前記第１のＰＷＭインバータ用出力回路において、前記制御電源の出力電圧を監視する電源監視回路をさらに備えてもよい。このとき、前記入力信号処理回路は、該電源監視回路の出力に基づき出力電圧異常時に、前記パワー回路のパワー素子を双方ともオフにするように論理信号を制御し、該論理信号に応じた制御状態がラッチ回路にラッチされた後、論理回路と状態検出回路との間を電気的に遮断してもよい。これにより、制御電源異常時にパワー回路のパワー素子をともにオフするフリーラン状態に制御する。
【００１８】
本発明に係る第２のＰＷＭインバータ用出力回路は、
直流主電源と、
制御電極および基準電極を少なくとも有し、前記基準電極に対して正電圧を前記制御電極に印加したときに導通する第１のパワー素子と、制御電極および基準電極を少なくとも有し、前記基準電極に対して負電圧を前記制御電極に印加したときに導通する第２のパワー素子とを有し、前記第１のパワー素子と前記第２のパワー素子との基準電極を共通接続し、前記第１のパワー素子と前記第２のパワー素子との制御電極を共通接続してなるパワー回路と、
制御電源と、
該制御電源の出力電圧を用いて充電される電源用コンデンサと、
前記パワー素子の開閉を指令する指令信号を入力し所定の論理信号に変換する入力信号処理回路と、
前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の制御電極の電圧を制御する第１の出力ドライバと、前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の基準電極の電圧を制御する第２の出力ドライバとを有し、前記入力信号処理回路からの論理信号に基づいて、前記第１および第２の出力ドライバの各スイッチング素子の開閉が制御され、前記パワー回路の制御電極および基準電極の電圧を所定値に制御することにより前記パワー回路を駆動するプリドライブ回路と、
前記電源用コンデンサを充電するための電流を掃引する充電手段とを備える。
このとき、前記ＰＷＭインバータ用出力回路において、前記パワー回路の出力端を介して前記制御電源の一端と前記電源用コンデンサの一端とを接続する第１の経路と、前記充電手段を介して前記電源用コンデンサの他端と前記制御電源の他端とを接続する第２の経路とからなる経路を充電経路とし、該充電経路を介して前記制御電源からの出力電圧を用いて前記電源用コンデンサを充電する。
【００１９】
前記第２のＰＷＭインバータ用出力回路は、前記プリドライブ回路の基準電位を監視する基準電位監視手段をさらに有し、前記充電手段は、微小電流である第１の充電電流を掃引する第１の充電電流手段と、第１の充電電流より大きな第２の充電電流を掃引する第２の充電電流手段とからなり、前記基準電位監視手段の出力に基づいて、前記プリドライブ回路の基準電位が所定範囲外である場合は第１の充電電流のみで電源用コンデンサを充電し、前記基準電位が所定範囲内にあるときに、少なくとも第２の充電電流で電源用コンデンサを充電するように充電電流を制御する充電制御回路を備えてもよい。
【００２０】
前記第２のＰＷＭインバータ用出力回路は、前記電源用コンデンサの両端電圧を監視するコンデンサ電圧監視手段をさらに有し、該コンデンサ電圧監視手段の出力に基づいて、前記電源用コンデンサの両端電圧が所定値未満又はこれ以下である場合は、前記電源用コンデンサの充電を行い、前記電源用コンデンサの両端電圧が所定値以上はこれを上回った場合は、電源用コンデンサの充電を終了する充電制御回路を備えてもよい。
【００２１】
前記第２のＰＷＭインバータ用出力回路は、前記第２の出力ドライバの出力端子と前記電源用コンデンサの他端との間に、電圧を制限する電圧クランプ手段を設けてもよい。この電圧クランプ手段はツェナダイオードにより構成することができる。
【００２２】
前記第２のＰＷＭインバータ用出力回路において、前記充電制御回路は、前記基準電位監視手段に加えて、前記電源用コンデンサの両端電圧を監視するコンデンサ電圧監視手段をさらに有してもよく、該コンデンサ電圧監視手段の出力に基づいて、前記電源用コンデンサの両端電圧が所定値未満又はこれ以下である場合は、前記電源用コンデンサの充電を行い、前記電源用コンデンサの両端電圧が所定値以上又はこれを上回った場合は、電源用コンデンサの充電を終了してもよい。
【００２３】
前記第２のＰＷＭインバータ用出力回路において、前記充電制御回路は、前記コンデンサ電圧監視手段の出力に基づき、前記電源用コンデンサの両端電圧が所定値以上又はこれより高くなったときに、充電が終了したとし、充電完了信号を出力するようにしてもよい。
【００２４】
前記第２のＰＷＭインバータ用出力回路において、前記第１の経路は、前記第２の出力ドライバの高圧側に接続されたスイッチング素子を通過するようにしてもよい。
【００２５】
前記第２のＰＷＭインバータ用出力回路において、前記充電制御回路は、電源用コンデンサ充電時に、前記第１の経路に含まれる前記スイッチング素子を導通させてもよい。
【００２６】
前記第２のＰＷＭインバータ用出力回路は、前記パワー回路の出力端子と前記電源用コンデンサの前記一端とを接続する充電バイパス回路をさらに備え、前記第１の経路は該充電バイパス回路も通過し得るようにしてもよい。バイパス回路により寄生ダイオードへの充電電流の流入を回避する。
【００２７】
前記第２のＰＷＭインバータ用出力回路において、前記充電バイパス回路は、抵抗とダイオードの直列回路であり、前記第２の出力ドライバに含まれるスイッチング素子の１つに並列に接続され、かつ、前記抵抗とダイオードとの接続点が前記パワー回路の出力端に接続されてもよい。
【００２８】
前記第２のＰＷＭインバータ用出力回路において、前記充電バイパス回路は、互いに逆方向に並列に接続されたダイオード対からなるダイオード回路と、該ダイオード回路と直列に接続されたダイオードとから構成され、前記ダイオード回路とダイオードとの接続点がパワー回路の出力端に接続される回路であってもよい。このとき、前記充電バイパス回路は前記第２の出力ドライバに含まれるスイッチング素子の１つと並列に接続される。
【００２９】
本発明に係る第３のＰＷＭインバータ用出力回路は、
直流主電源と、
制御電極および基準電極を少なくとも有し、前記基準電極に対して正電圧を前記制御電極に印加したときに導通する第１のパワー素子と、制御電極および基準電極を少なくとも有し、前記基準電極に対して負電圧を前記制御電極に印加したときに導通する第２のパワー素子とを有し、前記第１のパワー素子と前記第２のパワー素子との基準電極を共通接続し、前記第１のパワー素子と前記第２のパワー素子との制御電極を共通接続してなるパワー回路と、
制御電源と、
該制御電源の出力電圧を用いて充電される電源用コンデンサと、
前記パワー素子の開閉を指令する指令信号を入力し所定の論理信号に変換する入力信号処理回路と、
前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の制御電極の電圧を制御する第１の出力ドライバと、前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の基準電極の電圧を制御する第２の出力ドライバとを有し、前記入力信号処理回路からの論理信号に基づいて、前記第１および第２の出力ドライバの各スイッチング素子の開閉が制御され、前記パワー回路の制御電極および基準電極の電圧を所定値に制御することにより前記パワー回路を駆動するプリドライブ回路と、
運転開始前に電源用コンデンサを充電するための電流を掃引する初期充電手段と、運転開始後に電源用コンデンサを充電するための電流を掃引するリフレッシュ充電手段とからなる充電手段と
を備える。
このとき、前記ＰＷＭインバータ用出力回路において、前記パワー回路の出力端を介して前記制御電源の一端と前記電源用コンデンサの一端とを接続する第１の経路と、前記初期充電手段または前記リフレッシュ充電手段を介して前記電源用コンデンサの他端と前記制御電源の他端とを接続する第２の経路とからなる経路を充電経路とし、該充電経路を介して前記制御電源からの出力電圧を用いて前記電源用コンデンサを充電する。
【００３０】
前記第３のＰＷＭインバータ用出力回路において、前記初期充電手段は、前記プリドライブ回路の基準電位を監視する基準電位監視手段と、微小電流を発生する副充電電流手段と、前記微小電流より大きな初期充電電流を発生する初期充電電流手段とを有してもよい。このとき、前記初期充電手段は、前記基準電位電圧監視手段の出力に基づいて、前記プリドライブ回路の基準電位が所定範囲外である場合は副充電電流手段による微小電流のみで電源用コンデンサを充電し、プリドライブ回路の基準電位が所定範囲内にあるときに、少なくとも初期充電電流で電源用コンデンサを充電してもよい。
【００３１】
前記第３のＰＷＭインバータ用出力回路において、前記リフレッシュ充電手段は、前記プリドライブ回路の基準電位を監視する基準電位監視手段と、前記初期充電手段による充電電流よりも大きな値のリフレッシュ充電電流を発生する主充電電流手段とを有してもよい。このとき、リフレッシュ充電手段は、前記基準電位監視手段の出力に基づいて、前記プリドライブ回路の基準電位が所定範囲内にあるときに、少なくとも前記リフレッシュ充電電流で電源用コンデンサを充電してもよい。
【００３２】
前記第３のＰＷＭインバータ用出力回路において、前記充電制御回路は、前記電源用コンデンサの両端電圧を監視するコンデンサ電圧監視手段を有してもよく、前記初期充電手段またはリフレッシュ充電手段は、それぞれの充電動作時において、該コンデンサ電圧監視手段の出力に基づいて、前記電源用コンデンサの両端電圧が所定値未満又はこれ以下である場合は、前記電源用コンデンサの充電を行い、前記電源用コンデンサの両端電圧が所定値以上又はこれを上回った場合は、電源用コンデンサの充電を終了するようにしてもよい。
【００３３】
前記第３のＰＷＭインバータ用出力回路において、前記プリドライブ回路の出力ドライバの出力端子と前記電源用コンデンサの前記他端との間に、電圧を制限する電圧クランプ手段を設けてもよい。前記電圧クランプ手段はツェナダイオードから構成されてもよい。この電圧クランプ手段により電源用コンデンサの過剰な電圧上昇を防止する。
【００３４】
前記第３のＰＷＭインバータ用出力回路において、前記充電制御回路は、初期充電時に、前記コンデンサ電圧監視手段の出力に基づき、前記電源用コンデンサの両端電圧が所定値以上又はこれより高くなったときに、初期充電が終了したとし、充電完了信号を出力するようにしてもよい。
【００３５】
本発明に係る第４のＰＷＭインバータ用出力回路は、
直流主電源と、
制御電極および基準電極を少なくとも有し、前記基準電極に対して正電圧を前記制御電極に印加したときに導通する第１のパワー素子と、制御電極および基準電極を少なくとも有し、前記基準電極に対して負電圧を前記制御電極に印加したときに導通する第２のパワー素子とを有し、前記第１のパワー素子と前記第２のパワー素子との基準電極を共通接続し、前記第１のパワー素子と前記第２のパワー素子との制御電極を共通接続してなるパワー回路と、
制御電源と、
該制御電源の出力電圧を用いて充電される電源用コンデンサと、
前記パワー素子の開閉を指令する指令信号を入力し所定の論理信号に変換する入力信号処理回路と、
前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の制御電極の電圧を制御する第１の出力ドライバと、前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の基準電極の電圧を制御する第２の出力ドライバとを有し、前記入力信号処理回路からの論理信号に基づいて、前記第１および第２の出力ドライバの各スイッチング素子の開閉が制御され、前記パワー回路の制御電極および基準電極の電圧を所定値に制御することにより前記パワー回路を駆動するプリドライブ回路と、
前記電源用コンデンサ充電時に充電経路となるスイッチング素子に対して、該スイッチング素子の導通方向にスイッチング素子と並列になるように接続され、オンしたときに前記スイッチング素子に流れる電流を迂回させるための迂回経路を形成するバイパス回路と、
前記電源用コンデンサの端子間電圧が低く、前記スイッチング素子が前記充電経路を形成できない場合、該バイパス回路をオンさせるバイパス制御回路と
を備えた。
充電時において、バイパス回路をオンし、迂回経路を形成することにより、スイッチング素子への充電電流の流入を防ぎ、スイッチング素子の寄生ダイオードの影響を回避する。
【００３６】
前記ＰＷＭインバータ用出力回路のパワー回路において、前記パワー素子の１つはパワーＭＯＳＦＥＴから構成されてもよい。
【００３７】
また、前記パワー回路において、前記パワー素子の１つは、パワーＭＯＳＦＥＴと、該パワーＭＯＳＦＥＴの逆方向導通電流を阻止するため、該パワーＭＯＳＦＥＴの導通方向に直列に接続された第１のダイオードと、前記パワーＭＯＳＦＥＴと該第１のダイオードとの直列回路に並列に、該直列回路と逆導通方向に接続される第２のダイオードとから構成されてもよい。
【００３８】
また、前記パワー回路において、前記パワー素子の１つはＩＧＢＴ（Insulated Gate Bipolar Transister）から構成されてもよい。
【００３９】
第５ないし第８のＰＷＭインバータ用出力回路は、前記第１ないし第４のＰＷＭインバータ用出力回路のそれぞれにおいて、前記パワー回路の代わりに、制御電極および基準電極を少なくとも有し、前記基準電極に対して所定電圧を前記制御電極に印加したときに導通する第１のパワー素子と、制御電極および基準電極を少なくとも有し、前記基準電極に対して所定電圧を前記制御電極に印加したときに導通する第２のパワー素子とからなるパワー回路を備え、このパワー回路を第１のパワー素子を駆動する第１のプリドライブ回路と、第２のパワー素子を駆動する第２のプリドライブ回路とで駆動するように構成したものである。
【００４０】
【発明の実施の形態】
以下、本発明に係るＰＷＭインバータ用出力回路の実施の形態を添付の図面を参照して説明する。
【００４１】
実施の形態１．
＜回路構成＞
図１に本実施形態のＰＷＭインバータ用出力回路のブロック図を示す。図に示すようにＰＷＭインバータ用出力回路は、電動機に駆動電圧を出力するパワー回路１１と、パワー回路１１を制御するための制御情報を入力する入力信号処理回路１３と、制御情報を伝達する信号線を制御情報に基づいて所定の制御状態にするレベルシフト回路１５と、信号線の制御状態に基づいてパワー回路１１の駆動を制御するプリドライブ回路１７と、パワー回路１１を駆動するための電圧を供給する電源用コンデンサＣ１と、電源用コンデンサＣ１の充電を制御する充電制御回路１９と、出力電圧を与える直流主電源Ｖ１と、本回路全体を駆動するための電源を与える制御電源Ｖ２とからなる。以下にそれぞれの回路の構成について説明する。
【００４２】
パワー回路１１は、図１に示すようにＮ型のＭＯＳＦＥＴからなる第１のパワー素子Ｐ１およびＰ型のＭＯＳＦＥＴからなる第２のパワー素子Ｐ２からなり、これらのパワー素子Ｐ１、Ｐ２のソースおよびゲートが共通接続されている。第１のパワー素子Ｐ１のドレインは、直流主電源Ｖ１の高圧側に接続され、第２のパワー素子Ｐ２のドレインは、直流主電源Ｖ１の低圧側に接続されている。パワー素子Ｐ１、Ｐ２のソースが共通接続された点をパワー回路１１の出力端とし、この出力端は出力端子１０４に接続されている。また、パワー素子Ｐ１、Ｐ２はＭＯＳＦＥＴで構成されているため、それぞれソース・ドレイン間に寄生ダイオードＢＤ１、ＢＤ２を有している。
【００４３】
入力信号処理回路１３およびレベルシフト回路１５の回路図を図２に示す。図に示すように入力信号処理回路１３は、ＮＡＮＤゲートＮＡ１、ＮＡ２、インバータゲートＩＶ１、ＩＶ２、論理回路３１および制御電源監視回路３３により構成される。制御電源監視回路３３は制御電源Ｖ２の電圧を監視するものであり、制御電源Ｖ２の電圧が所定の正常範囲内にあるときはＨｉｇｈレベルの信号（以下、「Ｈ」と表す）を出力し、それ以外の範囲にあるときはＬｏｗレベルの信号（以下、「Ｌ」と表す）を出力する。論理回路３１は入力Ａ、Ｂと出力Ｘ、Ｙとを有し、入力に対する出力の関係を図５に示す。ここで、図中「＊」は任意の値を示し、「→」は所定時間後にその値が変化することを示す。また、入力信号処理回路１３は、パワー回路１１の制御情報を入力するための入力端子１０１、１０２を有している。
【００４４】
レベルシフト回路１５は、信号線２５、２７、２９と、抵抗Ｒ１、Ｒ２と、ＭＯＳＦＥＴＱ１、Ｑ２と、ダイオードＤ１〜Ｄ３とからなる。図２に示すように信号線２５には抵抗Ｒ１とＮ型のＭＯＳＦＥＴＱ１とが直列に接続されており、信号線２７には抵抗Ｒ２とＮ型のＭＯＳＦＥＴＱ２とが直列に接続されている。ＭＯＳＦＥＴＱ１、Ｑ２のゲートは入力信号処理回路１３の論理回路３１の出力Ｘ、Ｙにそれぞれ接続されている。信号線２５、２７の一端は抵抗Ｒ１、Ｒ２を介してプリドライブ回路１７の高圧側端に接続され、他端はＭＯＳＦＥＴＱ１、Ｑ２を介してＰＷＭインバータ用出力回路の基準電位を与えるグランドラインに接続されている。したがって、ＭＯＳＦＥＴＱ１、Ｑ２がオフしている場合、信号線２５、２７は「Ｈ」の状態になり、ＭＯＳＦＥＴＱ１、Ｑ２がオンしている場合、ＭＯＳＦＥＴＱ１、Ｑ２が発生する１mA程度の電流により抵抗Ｒ１、Ｒ２に電圧降下が生じ、信号線２５、２７は「Ｌ」の状態になる。信号線２５、２７は入力信号回路１３における論理回路３１の出力に基づいて所定の制御状態にされる。また、図中に示されるダイオードＤ１〜Ｄ３は、プリドライブ回路１７の状態検出回路３４（後述）の入力保護のために設けられたものである。
なお、特に図示していないが、信号線２５、２７、２９には配線や各回路素子の存在による浮遊容量が結合されている。
【００４５】
プリドライブ回路１７の回路図を図３に示す。プリドライブ回路１７は、状態検出回路３４と、フィルタ回路ＦＬ１〜ＦＬ３と、ラッチ回路ＲＳ１、ＲＳ２と、ドライバ制御回路３６と、出力ドライバ回路３７と、バイパス回路４１と、バイパス制御回路４２ａと、電源用コンデンサ不足電圧検出回路３５とを有している。状態検出回路３４は、ＮＯＲゲートＮＲ１、ＮＡＮＤゲートＮＡ３、ＮＡ４およびインバータゲートＩＶ３〜ＩＶ５とからなる。
ここで、状態検出回路３４は、レベルシフト回路１５において信号線２５、２７、２９が全て「Ｈ」または「Ｌ」となる状態以外の状態を検出する。すなわち、ＮＯＲゲートＮＲ１は信号線２５、２７、２９が「Ｌ」、「Ｌ」、「Ｈ」の状態を検出し、この状態のときにのみ、その出力を「Ｈ」とし、ＮＡＮＤゲートＮＡ３は信号線２５、２７が「Ｌ」、「Ｈ」の状態を検出し、この状態のときにのみ、その出力を「Ｌ」とし、ＮＡＮＤゲートＮＡ４は信号線２５、２７が「Ｈ」、「Ｌ」の状態を検出し、この状態の時にのみその出力を「Ｌ」とすることで、信号線２５、２７、２９の上記３種の論理状態を意味のある制御状態として検出するようにしている。
このように、信号線２５、２７、２９が全て「Ｈ」または「Ｌ」となる状態以外の状態を検出することで、信号線２５、２７、２９に浮遊して存在する浮遊容量の影響による誤動作を防止している。
【００４６】
ここで、フィルタ回路ＦＬ１〜ＦＬ３は、抵抗とダイオードとコンデンサとインバータゲートとから構成される。ラッチ回路ＲＳ１、ＲＳ２はＲＳフリップフロップで構成される。ラッチ回路ＲＳ１はセット入力／Ｓ１、／Ｓ２、リセット入力／Ｒ、出力／Ｑの端子を有し、ラッチ回路ＲＳ２はセット入力／Ｓ、リセット入力／Ｒ、出力Ｑ、／Ｑの端子を有している。ここで、「／」の記号はアクティブ・ローで動作することを示す。ラッチ回路ＲＳ１においての優先順位は／Ｓ１＞／Ｒ＞／Ｓ２となり、ラッチ回路ＲＳ２においては／Ｓ＞／Ｒとなる。また、ドライバ制御回路３６はＮＡＮＤゲートＮＡ５、ＮＡ６とインバータゲートＩＶ１１〜ＩＶ１４とから構成される。
【００４７】
出力ドライバ回路３７は、スイッチング素子Ｑ１１とスイッチング素子Ｑ１２を直列に接続した第１の出力ドライバと、スイッチング素子Ｑ１３とスイッチング素子Ｑ１４を直列に接続した第２の出力ドライバとからなる。スイッチング素子Ｑ１１、Ｑ１３はＰ型のＭＯＳＦＥＴで構成され、スイッチング素子Ｑ１２、Ｑ１４はＮ型のＭＯＳＦＥＴで構成される。第１の出力ドライバにおいて、スイッチング素子Ｑ１１とスイッチング素子Ｑ１２との接続点をこの出力ドライバの出力端とする。この出力端はパワー素子Ｐ１、Ｐ２のゲート電位を制御するゲート電位制御線２１に抵抗Ｒ３を介して接続される。第２の出力ドライバにおいて、スイッチング素子Ｑ１３とＱ１４との接続点をこの出力ドライバの出力端とする。この出力端はパワー素子Ｐ１、Ｐ２のソース電位を制御する基準電位制御線２３に接続される。
【００４８】
バイパス回路４１は、Ｐ型のＭＯＳＦＥＴＱ２１とツェナダイオードＺＤ２とからなり、スイッチング素子Ｑ１３に並列に接続される。ツェナダイオードＺＤ２はＭＯＳＦＥＴＱ２１のゲート・ソース間に接続される。バイパス制御回路４２ａは、バイパス回路４１の開閉を制御するためのものであり、インバータゲートＩＶ１５とＰ型のＭＯＳＦＥＴＱ２３とから構成される。インバータゲートＩＶ１５の入力には電源用コンデンサ不足電圧検出回路３５からの出力が入力される。電源用コンデンサ不足電圧検出回路３５は、パワー回路１１を十分にオン・オフでき得る電圧が電源用コンデンサＣ１に充電されているか否かを検出するものであり、電源用コンデンサＣ１の電圧がパワー回路１１を十分にオン・オフできる電圧範囲（通常範囲）内にあるときは「Ｈ」を出力し、その範囲外にあるときは「Ｌ」を出力する。電源用コンデンサ不足電圧検出回路３５の出力は、ラッチ回路ＲＳ１およびバイパス制御回路４２ａに入力される。
【００４９】
このように構成されたプリドライブ回路１７において、出力ドライバ回路３７の各スイッチング素子Ｑ１１〜Ｑ１４がオン・オフすることにより制御線２１、２３の電位が制御され、パワー回路１１内のパワー素子Ｐ１、Ｐ２がオン・オフされる。電源用コンデンサＣ１は出力ドライバ回路３７の両端に接続され、制御線２１、２３を所定の電位に制御する際の電源となる。
【００５０】
図４に充電制御回路１９の回路図を示す。充電制御回路１９は電源用コンデンサＣ１の充電を制御するための回路である。充電制御回路１９は、電源用コンデンサＣ１の両端電圧を監視するコンデンサ電圧監視回路４３と、信号を遅延させる遅延回路４５と、プリドライブ回路１７の基準電位を監視するプリドライブ基準電位監視回路４７と、微小な電流である第１の充電電流を掃引する定電流源ＣＳ２と、第１の充電電流よりも大きな第２の充電電流を掃引する充電電流回路４９と、充電電流回路４９を制御する制御回路５１とからなる。
【００５１】
コンデンサ電圧監視回路４３は、コンパレータＣＰ１と、抵抗Ｒ４と定電流源ＣＳ１とから構成される。コンパレータＣＰ１の正入力はノードｐを介して電源用コンデンサＣ１の低圧側端に接続され、負入力は抵抗Ｒ４と定電流源ＣＳ１との接続点に接続される。
【００５２】
プリドライブ基準電位監視回路４７は、Ｐ型のＭＯＳＦＥＴＱ４６、Ｑ４７とダイオードＤ５とから構成される。ＭＯＳＦＥＴＱ４６、Ｑ４７のゲートは共通に接続され、ＭＯＳＦＥＴＱ４７のソースにはダイオードＤ５のカソードが接続される。また、ＭＯＳＦＥＴＱ４７のゲートはドレインに接続される。ダイオードＤ５のアノードはノードｐを介して電源用コンデンサＣ１の低圧側端に接続され、ＭＯＳＦＥＴＱ４６のソースは端子ｙを介して制御電源Ｖ２の正極に接続される。ＭＯＳＦＥＴＱ４７のドレインは定電流源ＣＳ２を介して、ＭＯＳＦＥＴＱ４６のドレインは抵抗Ｒ５を介して、それぞれ制御電源Ｖ２の負極に接続される。プリドライブ基準電位監視回路４７は定電流源ＣＳ２により駆動され、制御電源Ｖ２の正極電圧に対するプリドライブ回路１７のグランド電位（電源用コンデンサＣ１の低圧側）を、プリドライブ回路１７の基準電位として監視する。ここで、定電流源ＣＳ２は１００μA程度の微小電流を掃引する。プリドライブ回路１７の基準電位（電源用コンデンサＣ１の低圧側電位）はパワー素子のオン・オフ動作に応じて変化する。
【００５３】
遅延回路４５は、インバータゲート、抵抗、ダイオードおよびコンデンサから構成される。また、制御回路５１は、ＮＡＮＤゲートＮＡ７〜ＮＡ１０、インバータゲートＩＶ１６〜ＩＶ２０、ＮＯＲゲートＮＲ２およびラッチ回路ＲＳ３から構成される。
【００５４】
充電電流回路４９はサイズの異なるＮ型のＭＯＳＦＥＴＱ３１、Ｑ３３とが並列に接続されて構成され、第２の充電電流を制御する。具体的には、ＭＯＳＦＥＴＱ３１は第２の充電電流を３００mA程度に制御し、ＭＯＳＦＥＴＱ３３は５０mA程度に制御する。これらのＭＯＳＦＥＴＱ３１、Ｑ３３は制御回路５１からの制御信号によりオン・オフが制御される。バイパス制御回路４２ｂは抵抗Ｒ６、Ｒ７とＮ型のＭＯＳＦＥＴＱ４１〜Ｑ４４とから構成され、バイパス制御回路４２ａとともに、プリドライブ回路１７におけるバイパス回路４１のオン・オフを制御する。
【００５５】
＜入力される制御信号＞
ここで、パワー回路１１の駆動を制御するために本ＰＷＭインバータ用出力回路に入力される制御信号について説明する。
入力信号処理回路１３には、入力端子１０１を介して電動機開放信号および入力端子１０２を介してスイッチング指令信号が入力される。電動機開放信号は、パワー回路１１を、パワー素子Ｐ１、Ｐ２の双方がとともにオフとなるフリーラン状態にするための制御信号である。本実施形態では、電動機開放信号が「Ｌ」のときにパワー回路１１がフリーラン状態になるものとする。スイッチング指令信号はパワー素子Ｐ１、Ｐ２のいずれをオンさせるかを指令する制御信号である。スイッチング指令信号が「Ｌ」のとき、第１のパワー素子Ｐ１はオフ、第２のパワー素子Ｐ２はオンし、一方、「Ｈ」のときは、第１のパワー素子Ｐ１はオン、第２のパワー素子Ｐ２はオフするものとする。
【００５６】
＜動作の説明＞
このように構成されたＰＷＭインバータ用出力回路の動作について以下に説明する。
入力信号処理回路１３において、入力端子１０１、１０２を介してパワー回路１１の駆動を指令するための信号が入力されると、これらの信号に基づき所定の論理信号が生成される。レベルシフト回路１５において、この論理信号に基づき信号線２５、２７が所定の制御状態にされる。プリドライブ回路１７において、信号線２５、２７の制御状態を検出し、検出した制御状態に基づいて、電源用コンデンサＣ１を電源として制御線２１、２３の電位を変化させることにより、パワー回路１１のパワー素子Ｐ１、Ｐ２のオン・オフを制御する。これにより、出力端が直流主電源Ｖ１の正側または負側に切り換えて接続されることにより、所望のＰＷＭ電圧が得られる。また、この間、電源用コンデンサＣ１の充電は充電制御回路１９により制御される。以下に、通常運転時におけるパワー回路１１の駆動動作について詳細に説明する。なお、通常運転時においては、制御電源Ｖ２の電圧および電源用コンデンサＣ１の充電電圧は正常範囲内にあるものとする。
【００５７】
＜パワー回路の駆動制御＞
最初に、パワー回路１１内の第１のパワー素子Ｐ１をオフさせ、第２のパワー素子Ｐ２をオンさせる場合を考える。このとき、電動機開放信号は「Ｈ」に、スイッチング指令信号は「Ｌ」である。
【００５８】
入力信号処理回路１３において、制御電源Ｖ２の電圧は正常範囲内にあるため、制御電源監視回路３３は「Ｈ」を出力する。電動機開放信号が「Ｈ」であるため、論理回路３１の入力Ａには「Ｈ」が入力される。スイッチング指令信号は「Ｌ」であるため、入力Ｂには「Ｌ」が入力される。このとき、図５より論理回路３１の出力Ｘは「Ｌ」、出力Ｙは最初「Ｈ」になる。したがって、レベルシフト回路１５において、トランジスタＱ１がオフし信号線２５は「Ｈ」になり、トランジスタＱ２がオンし信号線２７は「Ｌ」になる。ここで、出力Ｙは最初「Ｈ」を出力しているが、所定時間経過後「Ｌ」を出力する。この所定時間は、論理回路３１が最初に出力した後、ラッチ回路ＲＳ１、ＲＳ２において制御状態が保持されるまでの時間以上に設定される。
【００５９】
プリドライブ回路１７において、状態検出回路３４は、レベルシフト回路１５の信号線２５、２７の状態を検出する。すなわち、信号線２５、２７の状態がそれぞれ「Ｈ」、「Ｌ」のとき、状態検出回路３４において、ＮＡＮＤゲートＮＡ４がこの状態を検出する。このとき、ＮＡＮＤゲートＮＡ４には「Ｈ」と「Ｈ」が入力されるため、出力は「Ｌ」となる。また、ＮＡＮＤゲートＮＡ３には「Ｌ」と「Ｌ」が入力されるため、出力は「Ｈ」となる。また、ＮＯＲゲートＮＲ１には信号線２５により１つの入力が「Ｈ」となるため、その出力は「Ｌ」となる。ここで、信号線２９の状態は、バイパス制御回路４２ａ、４２ｂにより決定され、通常運転時においては「Ｈ」である。これについては後述する。
【００６０】
状態検出回路３４からの出力信号は、フィルタ回路ＦＬ１〜ＦＬ３を介してラッチ回路ＲＳ１、ＲＳ２に入力される。ここで、フィルタ回路ＦＬ１〜ＦＬ３は状態検出回路３４を構成する論理ゲートの遅延により発生するノイズを除去するとともに波形の整形を行うものである。フィルタ回路ＦＬ１は入力を反転させて出力する。ここで、上記した論理ゲートの遅延による発生ノイズは極めて微小であり、また、極短時間で消滅するものであり、多くの場合は問題にならない。このような場合は、これらのフィルタ回路ＦＬ１〜ＦＬ３はなくてもよい。なお、この場合、論理を適合させるため、フィルタ回路ＦＬ１を構成するインバータゲートに相当する部分は必要であることは言うまでもない。
【００６１】
ラッチ回路ＲＳ１のセット入力／Ｓ１には電源用コンデンサ不足電圧検出回路３５の出力が入力される。電源用コンデンサ不足電圧検出回路３５は、電源用コンデンサＣ１の充電電圧が正常範囲内であるため「Ｈ」を出力する。したがって、ラッチ回路ＲＳ１のセット入力／Ｓ１には電源用コンデンサ不足電圧検出回路３５から「Ｈ」が入力される。ラッチ回路ＲＳ１のセット入力／Ｓ２にはＮＯＲゲートＮＲ１からフィルタ回路ＦＬ１を介して「Ｈ」が入力され、リセット入力／Ｒにはフィルタ回路ＦＬ３を介してＮＡＮＤゲートＮＡ４から「Ｌ」が入力される。したがって、ラッチ回路ＲＳ１はリセットされて出力／Ｑから「Ｈ」が出力される。同様に、ラッチ回路ＲＳ２のセット入力／Ｓにはフィルタ回路ＦＬ２を介して「Ｈ」が、リセット入力／Ｒにはフィルタ回路ＦＬ３を介して「Ｌ」が入力されるため、ラッチ回路ＲＳ２はリセットされて出力／Ｑから「Ｈ」が、出力Ｑから「Ｌ」が出力される。したがって、ＮＡＮＤゲートＮＡ５の入力は全て「Ｈ」になるため、出力は「Ｌ」になり、スイッチング素子Ｑ１１、Ｑ１２にインバータゲートＩＶ１１、ＩＶ１２を介して「Ｈ」が入力される。
【００６２】
また、ＮＡＮＤゲートＮＡ６には、ラッチ回路ＲＳ２の出力Ｑから「Ｌ」が入力されるため、ＮＡＮＤゲートＮＡ６の出力は「Ｈ」になる。スイッチング素子Ｑ１３、Ｑ１４にはインバータＩＶ１３、ＩＶ１４を介して「Ｌ」が入力される。したがって、スイッチング素子Ｑ１２、Ｑ１３がオンする。スイッチング素子Ｑ１２、Ｑ１３はオンして、導通することにより電源用コンデンサＣ１を電源としてゲート電位制御線２１、基準電位制御線２３を所定電位にする。すなわち、ゲート電位制御線２１が「Ｌ」になり、基準電位制御線２３が「Ｈ」になる。これにより、パワー回路１１内の第１のパワー素子Ｐ１がオフし、第２のパワー素子Ｐ２がオンする。
【００６３】
この間、スイッチング素子Ｑ１３に並列に接続されたバイパス回路４１は、バイパス制御回路４２ａ、４２ｂの制御のもと通常動作時はオフしており、前述の動作に対しては影響しないようになっている。これらの回路４１、４２ａ、４２ｂの動作については後述する。
【００６４】
以上のように、第１のパワー素子Ｐ１がオフして第２のパワー素子Ｐ２がオンするが、この時、これらのパワー素子の動作に伴って、プリドライブ回路１７の基準電位は降下する。一方、信号線２５、２７、２９の状態はこれらの信号線に浮遊する浮遊容量が影響し、プリドライブ回路１７の基準電位が降下する際に、全てが一瞬「Ｈ」の状態となる。これは上記浮遊容量の蓄積電荷が各信号線に流入するためである。しかし、状態検出回路３４によって信号線２５、２７、２９が全て「Ｈ」の状態は検出しないように構成しているため、この浮遊容量の影響によりプリドライブ回路１７が誤って動作することはない。
【００６５】
また、上記の場合、入力信号処理回路１３の論理回路３１の出力Ｙは、所定時間経過後、すなわち、電動機開放信号およびスイッチング指令信号に基づく制御状態がラッチ回路ＲＳ１、ＲＳ２でラッチされた後、図５に示すように「Ｈ」から「Ｌ」に切り変わり、論理回路３１の出力Ｘ、Ｙがともに「Ｌ」になる。論理回路３１の出力Ｘ、Ｙがともに「Ｌ」になると、トランジスタＱ１、Ｑ２がともにオフになり、信号線２５、２７を流れる電流を遮断する。これにより、入力信号処理回路１３とプリドライブ回路１７とが電気的に遮断される。このように、入力信号処理回路１３とプリドライブ回路１７とを遮断しても、パワー回路１１の制御が不可能になることはない。つまり、電動機開放信号およびスイッチング指令信号に基づく制御状態がラッチ回路ＲＳ１、ＲＳ２に保持された後に遮断されるため、制御状態はラッチ回路ＲＳ１、ＲＳ２に保持されており、プリドライブ回路１７と入力信号処理回路１３とが切り離されても、この状態に基づいてパワー回路１１に対して継続して制御を行うことができる。本実施形態のＰＷＭインバータ用出力回路は、このようにパワー回路１１に対する制御情報を入力し、プリドライブ回路１７に伝達し、制御情報に基づいた制御状態を保持した後で、制御情報を伝達する信号線２５、２７に流れる電流を遮断することによりレベルシフト回路１５におけるＭＯＳＦＥＴＱ２の消費電力を低減している。
【００６６】
なお、この場合、レベルシフト回路１５におけるＭＯＳＦＥＴＱ２の消費電力は比較的小さく、また、電源用コンデンサＣ１は充電状態にあり（後述）、電荷が消費されることもないため、ＭＯＳＦＥＴＱ２をオンし続けて信号線２７を遮断しないようにしてもよい。すなわち、論理回路３１の出力Ｙは所定時間経過後も「Ｈ」のままでもよい。
【００６７】
次に、第１のパワー素子Ｐ１をオン、第２のパワー素子Ｐ２をオフさせる場合を考える。このとき、電動機開放信号およびスイッチング指令信号はともに「Ｈ」になる。電動機開放信号と制御電源監視回路３３の出力とはともに「Ｈ」であるため、入力信号処理回路１３において、論理回路３１の入力ＡにはインバータＩＶ１を介して「Ｈ」が入力される。論理回路３１の入力Ｂには「Ｈ」が入力される。図５より、論理回路３１の出力Ｘは最初「Ｈ」に、出力Ｙは「Ｌ」になる。ここで、出力Ｘは最初「Ｈ」を出力し、所定時間経過後、レベルシフト回路１５を制御電源Ｖ２から切り離すために「Ｌ」になる。したがって、論理回路３１からの出力信号の出力直後は、トランジスタＱ１はオンし、トランジスタＱ２はオフする。このため、レベルシフト回路１５において、信号線２５は「Ｌ」に、信号線２７は「Ｈ」になる。
【００６８】
その後、プリドライブ回路１７において、状態検出回路３４は、このときの信号線２５、２７の状態をＮＡＮＤゲートＮＡ３により検出する。つまり、ＮＡＮＤゲートＮＡ３は、その入力がともに「Ｈ」になるため「Ｌ」を出力する。また、ＮＡＮＤゲートＮＡ４は、その入力がともに「Ｌ」になるため「Ｈ」を出力する。また、信号線２７は「Ｈ」であるため、ＮＯＲゲートＮＲ１は他の入力にかかわらず「Ｌ」を出力する。
【００６９】
ラッチ回路ＲＳ１において、セット入力／Ｓ１には電源用コンデンサ不足電圧検出回路３５から「Ｈ」が、セット入力／Ｓ２にはＮＯＲゲートＮＲ１からフィルタ回路ＦＬ１を介して「Ｈ」が、リセット入力／ＲにはＮＡＮＤゲートＮＡ４からフィルタ回路ＦＬ３を介して「Ｈ」がそれぞれ入力される。この場合、ラッチ回路ＲＳ１の出力／Ｑは変化せず、現在保持している状態（パワー素子Ｐ１をオフ、パワー素子Ｐ２をオンさせるときの状態）が出力される。すなわち、出力／Ｑから「Ｈ」が出力される。また、ラッチ回路ＲＳ２においては、セット入力／ＳにはＮＡＮＤゲートＮＡ３からフィルタ回路ＦＬ２を介して「Ｌ」が入力されるため、ラッチ回路ＲＳ２はセットされて出力／Ｑから「Ｌ」が出力される。
【００７０】
ドライバ制御回路３６のＮＡＮＤゲートＮＡ５において、ラッチ回路ＲＳ２の出力／Ｑから「Ｌ」が入力されるため、ＮＡＮＤゲートＮＡ５の出力は「Ｈ」となる。また、ＮＡＮＤゲートＮＡ６において、電源用コンデンサ不足電圧検出回路３５から「Ｈ」が、ラッチ回路ＲＳ１の出力／Ｑから「Ｈ」が、ラッチ回路ＲＳ２の出力Ｑから「Ｈ」が入力されるため、「Ｌ」が出力される。したがって、出力ドライバ回路３７のスイッチング素子Ｑ１１、Ｑ１２に「Ｌ」が入力され、スイッチング素子Ｑ１１がオンする。また、スイッチング素子Ｑ１３、Ｑ１４に「Ｈ」が入力され、スイッチング素子Ｑ１４がオンする。これにより、電源用コンデンサＣ１を電源として、ゲート電位制御線２１は「Ｈ」に、基準電位制御線２３は「Ｌ」に制御され、パワー回路１１内の第１のパワー素子Ｐ１がオンし、第２のパワー素子Ｐ２がオフする。
【００７１】
以上のように、第１のパワー素子Ｐ１がオンして第２のパワー素子Ｐ２がオフするが、この時、これらのパワー素子の動作に伴って、プリドライブ回路１７の基準電位は上昇する。一方、信号線２５、２７、２９の状態はこれらの信号線に浮遊する浮遊容量が影響し、プリドライブ回路１７の基準電位が上昇する際に、全てが一瞬「Ｌ」の状態となる。これは上記浮遊容量への充電電流が各信号線より流出するためである。しかし、状態検出回路３４によって信号線２５、２７、２９が全て「Ｌ」の状態は検出しないように構成しているため、この浮遊容量の影響によりプリドライブ回路１７が誤って動作することはない。
また、この場合も同様に、制御状態がラッチされた後、論理回路３１によりレベルシフト回路１５の信号線２５、２７が遮断される。これにより、パワー回路１１駆動時のレベルシフト回路１５におけるＭＯＳＦＥＴＱ１の消費電力並びに電源用コンデンサＣ１の電荷消費量を削減できる。
【００７２】
最後に、パワー素子Ｐ１、Ｐ２をともにオフするフリーラン状態に制御する場合の動作について説明する。
【００７３】
この場合、電動機開放信号は「Ｌ」になる。このとき、入力信号処理回路１３において、論理回路３１の入力Ａが「Ｌ」になり、図５より出力Ｘおよび出力Ｙはともに「Ｈ」になる。トランジスタＱ１、Ｑ２はともにオンし、信号線２５、２７はともに「Ｌ」になる。また、前述のように通常運転時においては信号線２９は「Ｈ」である。プリドライブ回路１７において、状態検出回路３４はこのとき信号線２５、２７、２９の状態をＮＯＲゲートＮＲ１により検出する。つまり、状態検出回路３４のＮＯＲゲートＮＲ１に対する入力は全て「Ｌ」となり、その出力は「Ｈ」になる。また、ＮＡＮＤゲートＮＡ３、ＮＡ４の出力はともに「Ｈ」になる。これにより、ラッチ回路ＲＳ１のセット入力／Ｓ１は「Ｈ」に、セット入力／Ｓ２は「Ｌ」に、リセット入力／Ｒは「Ｈ」になり、ラッチ回路ＲＳ１はセットされて出力／Ｑは「Ｌ」になる。
【００７４】
したがって、ドライバ制御回路３６のＮＡＮＤゲートＮＡ５、ＮＡ６に対する入力のうち少なくとも１つが「Ｌ」となるため、それらの出力はともに「Ｈ」となる。このため、出力ドライバ回路３７のスイッチング素子Ｑ１１〜Ｑ１４に「Ｌ」が入力され、スイッチング素子Ｑ１１とＱ１３がオンし、ゲート電位制御線２１および基準電位制御線２３がともに「Ｈ」に制御され、パワー回路１１内のパワー素子Ｐ１、Ｐ２のゲート−ソース間電圧はゼロとなり、ともにオフにされる。すなわち、フリーラン状態に制御される。
このとき、フリーラン状態はスイッチング素子Ｑ１１とＱ１３のオンにより瞬時に実現されるが、これにより何らかのトラブルが発生した際の電動機及び制御装置の保護を瞬時に行うことができ、システムをより安全なものとすることができる。
【００７５】
ここでは、制御線２１、２３をともに「Ｈ」としてフリーラン状態に制御したが、こうすることによりフリーラン状態においても電源用コンデンサＣ１への充電が可能となる（詳細は後述）。なお、単にフリーラン状態に制御するのであれば、制御線２１、２３をともに「Ｌ」としてもよい。
【００７６】
以上のように、パワー素子Ｐ１、Ｐ２をともにオフしてフリーラン状態とするが、この時これらのパワー素子の動作に伴ってプリドライブ回路１７の基準電位は下降あるいは上昇する。一方、信号線２５、２７、２９の状態は、これらの信号線に浮遊する浮遊容量が影響し、プリドライブ回路１７の基準電位が下降する場合は全てが一瞬「Ｈ」となり、上昇する場合は全てが一瞬「Ｌ」となる。しかし、状態検出回路３４によって、信号線２５、２７、２９が全て「Ｈ」あるいは「Ｌ」の状態は検出しないように構成しているため、この浮遊容量の影響によりプリドライブ回路１７が誤って動作することはない。
また、この場合も前述のように、制御状態がラッチされた後、論理回路３１の出力Ｘおよび出力Ｙをともに「Ｌ」としてレベルシフト回路１５の信号線２５、２７が遮断されるようにしてもよい。これにより、パワー回路１１駆動時のレベルシフト回路１５におけるＭＯＳＦＥＴＱ１の消費電力並びに電源用コンデンサＣ１の電荷消費量を削減できる。
【００７７】
以上のようにして、本実施形態のインバータ用出力回路において、電動機開放信号およびスイッチング指令信号に基づいてパワー回路１１のパワー素子Ｐ１、Ｐ２の開閉を制御することができる。
【００７８】
＜電源用コンデンサの充電動作＞
以下に、電源用コンデンサＣ１の充電動作について詳細に説明する。
本ＰＷＭインバータ用出力回路は、出力ドライバ回路３７のスイッチング素子Ｑ１３がオンしているときに、電源用コンデンサＣ１の充電を行う。このときの電源用コンデンサＣ１の充電経路を図６に示す。充電経路は図において破線で示されている。すなわち、充電経路は、制御電源Ｖ２（正極）→パワー素子Ｐ２の寄生ダイオードＢＤ２→バイパス回路４１またはスイッチング素子Ｑ１３→電源用コンデンサＣ１→充電電流回路４９→制御電源Ｖ２（負極）となる。ここで、パワー素子Ｐ２の寄生ダイオードＢＤ２はパワー素子Ｐ２の両端電位の関係ではオンしない場合がある。この場合は、出力端子１０４、端子ｙを介して他の相の巻線を経由して充電電流が流れる。いずれの場合も、パワー回路１１の出力端を経由して充電電流が流れる。
【００７９】
充電制御回路１９は、電源投入直後等の運転開始前の初期状態において電源用コンデンサＣ１を充電（以下、「初期充電」という。）する場合と、定常運転動作中において消費されるエネルギーの回復のために充電（以下、「リフレッシュ充電」という。）する場合において、充電の制御を切り換えて行っている。すなわち、リフレッシュ充電時においては、定常運転中の電源用コンデンサＣ１の充電を迅速に行う必要があることから、初期充電よりも大きな充電電流を用いて充電を行うようにした。本実施形態では、初期充電電流は５０mA程度とし、リフレッシュ充電電流は３００mA程度とする。ここで、初期充電においてもリフレッシュ充電時と同様に、大きな充電電流で充電するようにすると、電動機のＵ・Ｖ・Ｗの各相に対して電源用コンデンサＣ１は設けられており、初期充電時において各相の電源用コンデンサＣ１に対して一時に充電電流が流れるため、全充電電流は非常に大きなものになる。このため、制御電源Ｖ２の出力電力容量（以下、「容量」という。）を大きくする必要があるが、これはコストの増加並びに制御電源Ｖ２の大型化を招く。このため、本ＰＷＭインバータ用出力回路では、初期充電電流をリフレッシュ充電電流よりも小さくした。
【００８０】
＜充電制御回路における個々の回路の動作＞
まず、充電制御回路１９における各回路の個々の動作について説明する。
コンデンサ電圧監視回路４３において、充電中は、バイパス回路４１またはスイッチング素子Ｑ１３がオンするため（詳細は後述）、コンパレータＣＰ１の負入力は、抵抗Ｒ４を介して電源用コンデンサＣ１の高圧側端に接続されることになる。一方、コンパレータＣＰ１の正入力は電源用コンデンサＣ１の低圧側端に接続されている。したがって、コンパレータＣＰ１には電源用コンデンサＣ１の両端電圧に応じた値が入力される。コンパレータＣＰ１は、電源用コンデンサＣ１の両端電圧が、抵抗Ｒ４と定電流源ＣＳ１とで決定される所定電圧よりも大きくなったときに「Ｌ」を出力する。コンデンサ電圧監視回路４３は電源用コンデンサＣ１の電圧を監視することにより、その充電状態を確認するものであり、充電が不足している時は「Ｈ」を出力し、充電が十分である時には「Ｌ」を出力する。
【００８１】
プリドライブ基準電位監視回路４７は、パワー素子Ｐ１、Ｐ２の開閉にともない上下するプリドライブ回路１７の基準電位の絶対値が所定値よりも低くなったか否かを監視する。プリドライブ基準電位監視回路４７は、ダイオードＤ５のアノードでの電圧およびＭＯＳＦＥＴＱ４７のソースでの電圧を入力とし、ＭＯＳＦＥＴＱ４６のドレインの電圧を出力とする。具体的には、ノードｐを介して入力する電圧をＶi1、端子ｙを介して入力する電圧をＶi2、プリドライブ基準電位監視回路４７内のダイオードＤ５の電圧降下をＶfとすると、Ｖi1＜Ｖi2＋Ｖfの関係を満たすときに「Ｈ」を出力し、前記関係を満たさないときは「Ｌ」を出力する。すなわち、プリドライブ基準電位監視回路４７は、プリドライブ回路１７の基準電位が、所定値以下になったときに「Ｈ」を出力し、所定値より高いときには「Ｌ」を出力する。この所定値はプリドライブ基準電位監視回路４７を構成するダイオードの電圧降下の値Ｖfにより決定される。
【００８２】
また、遅延回路４５は、コンデンサ電圧監視回路４３においてコンパレータＣＰ１により遅延が生ずるため、プリドライブ基準電位監視回路４７からの出力信号を遅延させることにより、この信号と、コンデンサ電圧監視回路４３からの出力信号とを同期させるようにしたものである。
【００８３】
＜初期充電時の動作＞
以下に、初期充電時の充電制御回路１９の動作について説明する。なお、初期充電時においては、パワー回路１１はフリーラン状態に制御される。このため、出力ドライバ回路３７中のスイッチング素子Ｑ１１、Ｑ１３がオンしている。
【００８４】
ここで、初期充電時において重要な役割を果たす、スイッチング素子Ｑ１３に並列に接続されたバイパス回路４１について説明しておく。
【００８５】
出力ドライバ回路３７の各スイッチング素子Ｑ１１〜Ｑ１４はＭＯＳＦＥＴで構成されるため、それらのドレイン・ソース間には寄生ダイオードが形成される。寄生ダイオードは各スイッチング素子Ｑ１１〜Ｑ１４のドレイン・ソース関に逆方向電圧が印加された場合にオンし、逆導通方向に電流経路を形成する。寄生ダイオードはラッチアップや誤動作の原因となるため、寄生ダイオードに電流を流さないようにする必要がある。初期充電時においては、電源用コンデンサＣ１の端子間電圧は低く、この電圧がある程度上昇するまでは、スイッチング素子Ｑ１３をオンできない。したがって、この間スイッチング素子Ｑ１３の寄生ダイオードに充電電流が流れる恐れがある。バイパス回路４１は、このような寄生ダイオードの影響を阻止するために設けられた回路である。このバイパス回路４１は初期充電時のみオンしてスイッチング素子Ｑ１３と並列してバイパス経路を形成し、スイッチング素子Ｑ１３の寄生ダイオードへの充電電流の流入を阻止する。バイパス回路４１のオン・オフの制御はバイパス制御回路４２ａ、４２ｂにより行う。
【００８６】
電源用コンデンサＣ１の初期充電中、充電制御回路１９の制御回路５１において、インバータＩＶ１８を介して出力される初期充電完了信号は「Ｌ」となる。ここで、初期充電完了信号は、初期充電が完了するまでは「Ｌ」であり、初期充電が完了したときに「Ｈ」になる。したがって、バイパス制御回路４２ｂにおいて、初期充電中、ＭＯＳＦＥＴＱ４１、Ｑ４２はともにオフする。このため、ＭＯＳＦＥＴＱ４４のゲートには「Ｈ」が入力され、ＭＯＳＦＥＴＱ４４はオンする。また、このとき、電源用コンデンサＣ１は十分に充電されていないため、電源用コンデンサＣ１の両端電圧が低く、電源用コンデンサ不足電圧検出回路３５は「Ｌ」（異常）を出力する。バイパス制御回路４２ａにおいて、ＭＯＳＦＥＴＱ２３にはインバータゲートＩＶ１５を介して「Ｈ」が入力され、ＭＯＳＦＥＴＱ２３はオフする。したがって、信号線２９は「Ｌ」になる。バイパス回路４１において、ＭＯＳＦＥＴＱ２１のゲートには「Ｌ」が入力され、ＭＯＳＦＥＴＱ２１はオンし、スイッチング素子Ｑ１３と並列にバイパス経路が形成される。これにより、充電電流はＭＯＳＦＥＴＱ１３の寄生ダイオードを通過せずに、バイパス回路４１により形成されたバイパス経路を通過するため、寄生ダイオードの影響を阻止できる。
【００８７】
その後、電源用コンデンサＣ１が十分に充電され、電源用コンデンサＣ１の両端電圧が十分に高くなると、電源用コンデンサ不足電圧検出回路３５は「Ｈ」を出力するため、バイパス制御回路４２ａにおいてＭＯＳＦＥＴＱ２３はオンする。また、初期充電完了信号が「Ｈ」になり、バイパス制御回路４２ｂにおいてＭＯＳＦＥＴＱ４４がオフする。したがって、信号線２９は「Ｈ」になる。よって、ＭＯＳＦＥＴＱ２１はオフし、バイパス経路は消滅する。このように、バイパス回路４１とバイパス制御回路４２ａ、４２ｂとにより、初期充電中にはスイッチング素子Ｑ１３に対して、その寄生ダイオードの導通を阻止するように充電電流の迂回経路が形成される。
【００８８】
以下に、初期充電時の充電制御回路１９の動作について説明する。
初期充電は制御電源Ｖ２が投入されることにより行われる。制御電源Ｖ２が投入されると、その電圧が十分な値にまで上昇するまで、制御電源監視回路３３は「Ｌ」を出力する。このとき、制御回路５１において、ラッチ回路ＲＳ３のセット入力／Ｓに「Ｌ」が入力され、出力Ｑは「Ｈ」になる。ＮＯＲゲートＮＲ２にはラッチ回路ＲＳ３の出力Ｑから「Ｈ」が入力されるため、ＮＯＲゲートＮＲ２の出力は「Ｌ」になり、ＮＡＮＤゲートＮＡ９の出力は「Ｈ」になり、充電電流回路４９において、ＭＯＳＦＥＴＱ３１はオフする。
【００８９】
また、プリドライブ回路１７の基準電位が制御電源Ｖ２の正極側電位近くにまで十分に降下している場合、プリドライブ基準電位監視回路４７は「Ｈ」を出力する。ＮＡＮＤゲートＮＡ１０において、ラッチ回路ＲＳ３およびプリドライブ基準電位監視回路４７を介して「Ｈ」が入力されるため、「Ｌ」が出力される。したがって、充電電流回路４９において、ＭＯＳＦＥＴＱ３３はオンする。
【００９０】
一方、プリドライブ回路１７の基準電位が降下していない場合、プリドライブ基準電位監視回路４７は「Ｌ」を出力し、ＭＯＳＦＥＴＱ３３をオフしている。これにより初期充電時における充電電流回路４９のＭＯＳＦＥＴＱ３３の損失を抑えている。
【００９１】
このように、初期充電時にプリドライブ回路１７の基準電位が十分に降下した場合、充電電流回路４９おけるＭＯＳＦＥＴＱ３１がオフし、ＭＯＳＦＥＴＱ３３がオンする。これにより、制御電源Ｖ２→パワー素子Ｐ２の寄生ダイオード（または他相の巻線）→バイパス回路４１→電源コンデンサＣ１→充電電流回路４９のＭＯＳＦＥＴＱ３３→制御電源Ｖ２（負極）の充電経路が形成される。また、定電流源ＣＳ２は、プリドライブ基準電位監視回路４７を駆動するために微小電流を掃引するものであるが、この微小電流により、さらに、制御電源Ｖ２（正極）→パワー素子Ｐ２の寄生ダイオード（または他相の巻線）→バイパス回路４１→電源コンデンサＣ１→プリドライブ基準電位監視回路４７→定電流源ＣＳ２→制御電源Ｖ２（負極）の充電経路が存在する。このため、電源用コンデンサＣ１は、ＭＯＳＦＥＴＱ３３による５０mA程度の充電電流とともに定電流源ＣＳ２による１００μA程度の微小電流で充電される。プリドライブ回路１７の基準電位が降下していない場合は、ＭＯＳＦＥＴＱ３３による５０mA程度の充電電流をオフしてＭＯＳＦＥＴＱ３３の損失を抑えているが、この場合においても前述の定電流源ＣＳ２による１００μA程度の微小電流は発生しており、僅かではあるが電源用コンデンサＣ１の充電を可能としている。また、定電流源ＣＳ２は僅かながらもプリドライブ回路１７から電流を掃引するため、プリドライブ回路１７の基準電位の降下を促進させてＭＯＳＦＥＴＱ３３による５０mA程度の充電電流の発生タイミングを早める働きもある。
【００９２】
本実施形態のＰＷＭインバータ用出力回路は、充電制御回路１９において、ラッチ回路ＲＳ３からの出力をインバータゲートＩＶ１８を介して出力端子１０３から初期充電完了信号として出力する。初期充電中においては、前述のようにラッチ回路ＲＳ３の出力Ｑは「Ｈ」であり、充電が完了し、電源用コンデンサＣ１の電圧が所定値以上に上昇すると、コンデンサ電圧監視回路４３は「Ｌ」になるため、ラッチ回路ＲＳ３の入力／Ｒは「Ｌ」になり、出力Ｑは「Ｌ」になる。すなわち、初期充電完了信号は、初期充電が完了していないときは「Ｌ」となり、初期充電が完了すると「Ｈ」になる。この初期充電完了信号を外部機器において用いることにより、安全に機器の駆動等が実現できる。また、初期充電完了後はラッチ回路ＲＳ３の出力Ｑが「Ｌ」となることにより、ＭＯＳＦＥＴＱ３３はオフし、次に述べるリフレッシュ充電動作ができるようにＮＯＲゲートＮＲ２の一方の入力を「Ｌ」としている。
【００９３】
＜リフレッシュ充電時の動作＞
次にリフレッシュ充電時の充電制御回路１９の動作について説明する。リフレッシュ充電において、充電を開始する条件は３つある。すなわち、
（１）第２のパワー素子Ｐ２がオンするための制御状態が入力信号処理回路１３から出力（スイッチング素子Ｑ１２、Ｑ１３をオン）
（２）プリドライブ回路１７の基準電位レベルが所定値以下に降下（入力信号処理回路１３からの制御状態に基づき、パワー素子Ｐ１、Ｐ２を切り換えようとしても、プリドライブ回路１７の動作遅延時間やパワー素子Ｐ１、Ｐ２のオン・オフ遅延時間等が存在するため、プリドライブ回路１７の基準電位は瞬時には降下しない。したがって、基準電位の降下を待つ必要がある。）
（３）電源用コンデンサＣ１の両端電圧が所定値以下に低下（充電不足）
の上記各条件を満たしたときにリフレッシュ充電を行う。
【００９４】
したがって、リフレッシュ充電を開始するときは、条件（１）より、電動機開放信号は「Ｈ」、スイッチング指令信号は「Ｌ」となり、条件（２）より、プリドライブ基準電位監視回路４７の出力は「Ｈ」となり、条件（３）より、コンデンサ電圧監視回路４３の出力は「Ｈ」となる。
【００９５】
リフレッシュ充電時では、入力信号処理回路１３において、制御電圧Ｖ２の電圧は正常範囲内にあるため、制御電源監視回路３３は「Ｈ」を出力する。ＮＡＮＤゲートＮＡ１は「Ｌ」を出力する。したがって、ＮＡＮＤゲートＮＡ２において、「Ｈ」のみが入力され、「Ｌ」が出力される。充電制御回路１９のＮＡＮＤゲートＮＡ８において、コンデンサ電圧監視回路４３からの信号がインバータゲートＩＶ１６を介して反転されて「Ｌ」が、プリドライブ基準電位監視回路４７から遅延回路４５を介して「Ｈ」が入力されるため、「Ｈ」が出力される。ラッチ回路ＲＳ３において、セット入力／Ｓには制御電源監視回路３３から「Ｈ」が入力され、リセット入力／ＲにはＮＡＮＤゲートＮＡ８から「Ｈ」が入力されるため、出力Ｑは変化せず、ラッチしているデータをそのまま出力する。このとき出力Ｑは「Ｌ」となる。以下にこの理由を説明する。
【００９６】
充電制御回路１９の制御回路５１において、ラッチ回路ＲＳ３のセット入力／Ｓには制御電源監視回路３３の出力が入力されるため、ラッチ回路ＲＳ３がセットされるのは制御電源Ｖ２の投入時や異常時における電圧不足を検出した時である。したがって、通常運転時において、ラッチ回路ＲＳ３がセットされ、出力Ｑが「Ｌ」から「Ｈ」になることはない。また、先に説明した初期充電完了時において、ラッチ回路ＲＳ３はリセットされ、出力Ｑは「Ｌ」となる。したがって、ラッチ回路ＲＳ３は初期充電が完了して一旦リセットされると、通常運転時においてはセットされないため、出力Ｑからは「Ｌ」を出力する。
【００９７】
以上のようにラッチ回路ＲＳ３は「Ｌ」を出力するため、ＮＡＮＤゲートＮＡ１０の出力は「Ｈ」となり、ＭＯＳＦＥＴＱ３３はオフする。ＮＡＮＤゲートＮＡ７において、コンデンサ電圧監視回路４３および遅延回路４５を介してプリドライブ基準電位監視回路４７から「Ｈ」が入力されるため、「Ｌ」が出力される。ＮＯＲゲートＮＲ２において、ラッチ回路ＲＳ３から「Ｌ」が、入力信号処理回路１３のＮＡＮＤゲートＮＡ２から「Ｌ」が入力されるため、「Ｈ」が出力される。したがって、制御回路５１のＮＡＮＤゲートＮＡ９において、入力は全て「Ｈ」になり、出力が「Ｌ」となる。充電電流回路４９のＭＯＳＦＥＴＱ３１には「Ｈ」が入力され、ＭＯＳＦＥＴＱ３１がオンする。
【００９８】
このように、通常運転時においては、上記３つの条件に基づきリフレッシュ充電を行う。このとき、充電電流回路４９において、ＭＯＳＦＥＴＱ３１がオンし、ＭＯＳＦＥＴＱ３３がオフする。これにより、制御電源Ｖ２→パワー素子Ｐ２の寄生ダイオード（または他相の巻線）→スイッチング素子Ｑ１３→電源コンデンサＣ１→ＭＯＳＦＥＴＱ３１の充電経路が形成される。また、この場合、ＭＯＳＦＥＴＱ３１により初期充電時の充電電流（５０mA程度）よりも大きい３００mA程度の充電電流が流され、通常運転時における電源用コンデンサＣ１の消費電荷を瞬時に回復できる。
【００９９】
以上のようにして、本実施形態のインバータ用出力回路では、パワー素子Ｐ１、Ｐ２を駆動電源を供給する電源用コンデンサＣ１に対して、運転開始前の初期充電と、通常運転中のリフレッシュ充電とを切り分け、リフレッシュ充電においては初期充電よりも大きな電流で充電を行うようにしたことにより、通常運転時において迅速な充電が可能となり、かつ、制御電源Ｖ２の容量の最適化が図れる。また、初期充電時においてフリーラン状態での充電が可能となり、電動機のモータ巻線に起電力が生じている場合においても安全に起動が行える。
なお、充電電流回路４９において、初期充電用のＭＯＳＦＥＴＱ３３とリフレッシュ充電用のＭＯＳＦＥＴＱ３１を個別に設けたが、これらを単一のＭＯＳＦＥＴで構成し、初期充電時には同ＭＯＳＦＥＴから５０mA程度の電流が流れるような第１の値の電圧をゲートに印加し、リフレッシュ充電時には同ＭＯＳＦＥＴから３００mA程度の電流が流れるような第１の値より大きな第２の値の電圧をゲートに印加するように構成しても、全く同様の動作並びに効果を得ることができる。この場合、充電電流回路４９を単一のＭＯＳＦＥＴで構成できるため、回路をＬＳＩ化する際のチップサイズの小型化並びに低コスト化に効果がある。
【０１００】
また、充電制御において、コンデンサ電圧監視回路４３を設けて、電源用コンデンサＣ１の両端電圧が所定値を下回ったときにのみ充電するようにしているため、電源用コンデンサＣ１の過剰充電を防止するとともに充電時の低損失化並びに電源用コンデンサ端子間電圧の安定化を実現できる。さらに、プリドライブ基準電位監視回路４７を設けて、プリドライブ回路１７の基準電位が十分低下したときに充電を開始するため、充電電流回路４９の損失低減ができ、充電時の損失をより一層低く抑えることができる。
【０１０１】
＜ツェナダイオードの効果＞
本実施形態のインバータ用出力回路においては、図１に示すように、電源用コンデンサＣ１の低圧側端子にアノードが接続され、スイッチング素子Ｑ１３を介して電源用コンデンサＣ１の高圧側端子にカソードが接続されたツェナダイオードＺＤ１を設けている。このツェナダイオードＺＤ１は電源用コンデンサＣ１充電中の過剰な電圧上昇を防止するためのものである。すなわち、充電中ではバイパス回路４１またはスイッチング素子Ｑ１３がオンしており、電源用コンデンサＣ１の高圧側の電位とツェナダイオードＺＤ１のカソードの電位とは等しく、このため、電源用コンデンサＣ１の両端電圧が過剰に上昇した場合には、ツェナダイオードＺ１が逆方向に導通することにより電源用コンデンサＣ１の両端電圧をクランプし、電源用コンデンサＣ１の両端電圧の過剰な上昇を防止するようになっている。ここで、ツェナダイオードＺＤ１のカソードをスイッチング素子Ｑ１３を介して接続しているのは、ツェナダイオードＺＤ１を電源用コンデンサＣ１に並列に接続すると、非充電時に電源用コンデンサＣ１に充電されたエネルギーがツェナダイオードＺＤ１を介してリークしてしまうためである。このように、ツェナダイオードＺＤ１をスイッチング素子Ｑ１３を介して電源用コンデンサＣ１に接続する構成としたことにより、ツェナダイオードＺＤ１のリーク電流の影響を回避しつつ電源用コンデンサＣ１の両端電圧をクランプすることが可能となる。
【０１０２】
＜寄生ダイオード対策＞
前述の説明において、バイパス回路４１およびバイパス制御回路４２ａ、４２ｂは初期充電時の寄生ダイオードの影響を阻止していた。初期充電完了後の通常運転時においては、スイッチング素子Ｑ１３が十分にオンすることにより、スイッチング素子Ｑ１３がバイパス回路４１に代わって充電経路となるが、何らかの原因で電源用コンデンサＣ１の両端電圧が低下してスイッチング素子Ｑ１３をオンできなくなった場合の寄生ダイオードの影響を阻止するための回路例を図７〜図９を用いて以下に説明する。なお、図７〜図９においては、説明の便宜上、寄生ダイオード対策に関連した部分の回路についてのみ示している。
【０１０３】
図７に第１の回路例を示す。図７はプリドライブ回路１７の一部とパワー回路１１と寄生阻止回路６１とを示したものである。寄生阻止回路６１は、図３に示すプリドライブ回路１７におけるバイパス回路４１とバイパス制御回路４２ａ、と、図４に示す充電制御回路１９におけるバイパス回路４２ｂに加えてさらに設けられたものである。寄生対策回路６１は、ダイオードＤ１１と、ダイオードＤ１１のアノードに接続された抵抗Ｒ１１とからなる。ダイオードＤ１１と抵抗Ｒ１１との直列回路が、スイッチング素子Ｑ１３と並列に接続されており、抵抗Ｒ１１とダイオードＤ１１の接続点は、パワー素子Ｐ１、Ｐ２の共通接続されたソースに接続されている。
【０１０４】
このように構成することにより、電源用コンデンサＣ１のリフレッシュ充電時においては、パワー回路１１の出力端を経由した充電電流は、抵抗Ｒ１１に生ずる電圧降下が大きいために寄生ダイオードＢＤ３方向へは流れず、ダイオードＤ１１を流れ、寄生ダイオードＢＤ３を経由しない充電経路が形成される。これにより、リフレッシュ充電時の寄生ダイオードの影響を回避できる。
【０１０５】
なお、定電流源ＣＳ２により常に１００μA程度の微小電流を発生させているが、この微小電流については、抵抗Ｒ１１の電圧降下が小さくなり、寄生ダイオードＢＤ３に流れる恐れがある。これについては、電源用コンデンサＣ１の両端電圧低下時にバイパス回路４１を動作させることにより回避できる。電源用コンデンサＣ１両端電圧低下時にバイパス回路４１を動作させるにはＭＯＳＦＥＴＱ４１、Ｑ４２、抵抗Ｒ６を削除すればよい。また、大きな値のリフレッシュ充電電流は、電源用コンデンサＣ１の両端電圧が正常な場合においても、スイッチング素子Ｑ１３ではなく、ダイオードＤ１１を流れるため、その分スイッチング素子Ｑ１３の素子サイズを小さくでき、回路の小型化が可能となる。
【０１０６】
図８に第２の構成例を示す。図８の寄生対策回路６３は、図７の寄生対策回路６１において、抵抗Ｒ１１のかわりに互いに逆方向に接続したダイオードＤ１３、Ｄ１５の並列回路を用いたものである。このように構成された回路において、充電経路はパワー回路１１の出力端からダイオードＤ１１を含む経路となる。これは、ダイオードＤ１１のみの経路の方が、ダイオードＤ１５と寄生ダイオードＢＤ３とを含む経路よりもダイオードの数が少なく、電流が流れやすくなるためである。なお、通常運転時は、ダイオードＤ１３並びにダイオードＤ１５を経由してパワー素子Ｐ１、Ｐ２のソース電位が制御される。図８の構成の場合、定電流源ＣＳ２による微小電流を含む全ての充電電流はダイオードＤ１１を流れるため、いかなる場合においても、寄生ダイオードＢＤ３が導通することはない。したがって、バイパス回路４１、バイパス制御回路４２ａ、４２ｂの削除が可能である。
【０１０７】
上記、図７および図８に示す構成にすることにより、充電の開始条件等の検出を簡素化でき、より簡易な構成で寄生ダイオードの影響のない充電制御が実現できる。
なお、寄生ダイオードＢＤ３と並列に順方向電圧の小さなショットキーバリアダイオードを接続して寄生対策を行う方法もあるが、ショットキーバリアダイオードは逆方向リーク電流が大きい欠点がある。したがって、ショットキーバリアダイオードにより寄生対策を行った場合、スイッチング素子Ｑ１４をオンさせたときに大きなリーク電流がショットキーバリアダイオードを経由して流れ、電源用コンデンサＣ１の両端電圧の低下を早めてしまうという不具合を生じる。
図７、図８の構成による寄生対策においては、ダイオードＤ１１として一般的で逆方向リーク電流が小さいシリコンダイオードが使用可能なため、ショットキーバリアダイオードのようにリーク電流により電源用コンデンサＣ１の両端電圧を低下させることはない。
【０１０８】
図９に第３の構成例を示す。図９に示す構成は、図３に示すプリドライブ回路１７におけるバイパス回路４１と、図４に示す充電制御回路１９におけるバイパス制御回路４２ｂとの代わりに、バイパス制御回路４２ｃを設けたものである。バイパス制御回路４２ｃはＯＲゲートＯＲ１とＮ型のＭＯＳＦＥＴＱ４６とからなり、ＯＲゲートＯＲ１にはインバータゲートＩＶ１９、ＩＶ２０の出力が入力され、ＯＲゲートＯＲ１の出力はＭＯＳＦＥＴＱ４６のゲートに接続される。ＭＯＳＦＥＴＱ４６のソースは制御電源Ｖ２の負極（グランドライン）に接続され、ＭＯＳＦＥＴＱ４６のドレインと、バイパス制御回路４２ａにおけるＭＯＳＦＥＴＱ２３のドレインとが接続され、その接続点はスイッチング素子Ｑ１３のゲートに接続される。
【０１０９】
このように接続することにより、充電電流回路４９のＭＯＳＦＥＴＱ３１またはＭＯＳＦＥＴ３３のいずれかがオンされるときにＭＯＳＦＥＴＱ４６がオンされ、それにともないスイッチング素子Ｑ１３がオンされる。スイッチング素子Ｑ１３はオンすると逆方向でも導通するため、充電時において、充電電流は寄生ダイオードではなくスイッチング素子Ｑ１３を通過し、寄生ダイオードの影響を回避できる。この場合、特に、電源用コンデンサＣ１の長期間の使用等により電源用コンデンサＣ１の性能が低下し、電源用コンデンサＣ１の両端電圧が高くならず、スイッチング素子Ｑ１３が充電経路を形成できない場合に有効となる。
【０１１０】
＜パワー回路の変形例＞
上記説明においては、パワー回路１１を構成する、高圧側に接続される第１のパワー素子Ｐ１としてＮ型のＭＯＳＦＥＴを、低圧側に接続される第２のパワー素子Ｐ２としてＰ型のＭＯＳＦＥＴを用いた。パワー回路１１はこの構成に限らず、他の構成を持つものも考えられる。以下に、パワー回路１１の変形例を図１０および図１１を用いて説明する。
【０１１１】
図１０に示すパワー回路において、第１のパワー素子は、Ｎ型のＭＯＳＦＥＴＱ５１とダイオードＤ２１の直列回路と、その直列回路と並列に接続されたダイオードＤ２３とから構成される。このとき、ダイオードＤ２１はＭＯＳＦＥＴＱ５１と順方向に接続され、ダイオードＤ２３は逆方向になるように接続されている。同様に、第２のパワー素子は、Ｐ型のＭＯＳＦＥＴＱ５２とダイオードＤ２５との直列回路と、その直列回路と並列に接続されたダイオードＤ２７とから構成される。このとき、ダイオードＤ２５はＭＯＳＦＥＴＱ５２と順方向に接続され、ダイオードＤ２７は逆方向になるように接続されている。このようにパワー素子を構成することによりＭＯＳＦＥＴＱ５１、Ｑ５２の寄生ダイオードの導通を阻止し、ダイオードＤ２３、Ｄ２７により逆方向電流を迂回させる。一般にパワーＭＯＳＦＥＴの寄生ダイオードは逆回復時間が遅く、逆回復時間が遅いとＰＷＭ制御時のスイッチング損失並びにノイズが増大する。近年は半導体技術の進歩により寄生ダイオードの逆回復時間の速いパワーＭＯＳＦＥＴが開発されているが、特に上記損失及びノイズが問題となる場合は、図１０のようにパワー回路を構成してもよい。
【０１１２】
図１１に示すパワー回路においては、第１のパワー素子はＮ型のＩＧＢＴ（Insulated Gate Bipola Transister）Ｑ５３と、そのＩＧＢＴＱ５３に対して並列に、導通方向が逆方向になるように接続されたダイオードＤ３１とから構成される。同様にして、第２のパワー素子はＰ型のＩＧＢＴＱ５４と、そのＩＧＢＴＱ５４に対して並列に、導通方向が逆方向になるように接続したダイオードＤ３３とから構成される。このように、パワー回路をＭＯＳＦＥＴよりも電流出力能力の高いＩＧＢＴにより構成することで、より大出力のＰＷＭインバータ用出力回路を実現できる。
【０１１３】
実施の形態２．
実施の形態１では、パワー素子をＮ型のＭＯＳＦＥＴおよびＰ型のＭＯＳＦＥＴで構成し、これらのパワー素子の開閉を同じ制御信号で制御することによりデッドタイムがゼロで駆動可能なパワー回路に適用したインバータ用出力回路について説明した。本実施形態では、パワー回路をＮ型のＭＯＳＦＥＴ対で構成し、それぞれのＭＯＳＦＥＴの開閉を別々に異なる制御信号で制御するパワー回路に適用したインバータ用出力回路について説明する。
【０１１４】
＜回路構成＞
図１２に本実施形態のＰＷＭインバータ用出力回路のブロック図を示す。図に示すようにＰＷＭインバータ用出力回路は、第１および第２のパワー素子を有し電動機に駆動電圧を出力するパワー回路１１ａと、パワー回路１１ａを制御するための制御情報を入力する入力信号処理回路１３ａと、制御情報に基づいて信号線を所定の制御状態に制御するレベルシフト回路１５ａと、制御状態に基づいてパワー回路１１ａの第１のパワー素子の駆動を制御するする第１プリドライブ回路１７ａと、制御状態に基づいてパワー回路１１ａの第２のパワー素子の駆動を制御するする第２プリドライブ回路１７ｂと、第１のパワー素子を駆動するための電源となる電源用コンデンサＣ１と、電源用コンデンサＣ１の充電を制御する第１充電制御回路１９ａと、第２プリドライブ回路内にある第２のパワー素子の駆動電源を充電する第２充電制御回路１９ｂと、出力電圧を与える直流主電源Ｖ１と、回路の駆動するための電源を与える制御電源Ｖ２とからなる。以下にそれぞれの回路の構成について説明する。
【０１１５】
パワー回路１１ａは、図１２に示すようにＮ型のＭＯＳＦＥＴからなる第１のパワー素子Ｐ１１およびＮ型のＭＯＳＦＥＴからなる第２のパワー素子Ｐ１２の対からなる。パワー素子Ｐ１１のドレインは、直流主電源Ｖ１の正極側に接続され、ソースはパワー素子Ｐ１２のドレインに接続される。パワー素子Ｐ１２のソースは直流主電源Ｖ１の負極側に接続されている。これらのパワー素子Ｐ１１、Ｐ１２はＭＯＳＦＥＴで構成されているため、ソース・ドレイン間にそれぞれ寄生ダイオード（図示せず）を有している。
【０１１６】
入力信号処理回路１３ａおよびレベルシフト回路１５ａの回路図を図１３に示す。入力信号処理回路１３ａは、ＮＡＮＤゲートＮＡ１、ＮＡ２、ＮＡ３２、インバータゲートＩＶ１、ＩＶ２、ＩＶ３３、論理回路３１ａ、遅延回路ＤＬ１、ＤＬ２および制御電源監視回路３３により構成される。遅延回路ＤＬ１、ＤＬ２はデッドタイムを生じせしめるために信号の伝達を遅らせるものである。制御電源監視回路３３は実施形態１のもの同じである。論理回路３１は入力Ａと出力Ｘ、Ｙとを有し、入力に対する出力は図１７に示すようになる。入力信号処理回路１３ａは、パワー回路１１ａの制御情報を入力するための入力端子１０１、１０２を有しており、入力端子１０１には電動機開放信号が入力され、入力端子１０２にはスイッチング指令信号が入力される。
【０１１７】
レベルシフト回路１５ａは、信号線２５ａ、２７ａと、抵抗Ｒ１、Ｒ２と、ＭＯＳＦＥＴＱ１、Ｑ２と、ダイオードＤ１、Ｄ２とからなる。図１３に示すように信号線２５ａには抵抗Ｒ１とＮ型のＭＯＳＦＥＴＱ１とが直列に接続されており、信号線２７ａには抵抗Ｒ２とＮ型のＭＯＳＦＥＴＱ２とが直列に接続されている。信号線２５ａ、２７ａの一端は抵抗Ｒ１、Ｒ２を介してプリドライブ回路１７ａの高圧側端に接続され、他端はＭＯＳＦＥＴＱ１、Ｑ２を介してＰＷＭインバータ用出力回路の基準電位を与えるグランドラインに接続されている。したがって、ＭＯＳＦＥＴＱ１、Ｑ２がオフしている場合は、信号線２５ａ、２７ａは「Ｈ」の状態になり、ＭＯＳＦＥＴＱ１、Ｑ２がオンして閉じることにより信号線２５ａ、２７ａは「Ｌ」の状態になる。図中、ダイオードＤ１、Ｄ２は、実施の形態１の場合と同様の働きをする。
【０１１８】
図１４に第１プリドライブ回路１７ａの回路図を示す。第１プリドライブ回路１７ａは、状態検出回路３４ａと、フィルタ回路ＦＬ４、ＦＬ５と、ラッチ回路ＲＳ４と、ドライバ制御回路３６ａと、出力ドライバ回路３７ａとを有している。状態検出回路３４ａは、ＮＡＮＤゲートＮＡ３３、ＮＡ３４およびインバータゲートＩＶ３４、ＩＶ３５とからなる。フィルタ回路ＦＬ４、ＦＬ５は、抵抗とダイオードとコンデンサとインバータゲートとから構成それぞれされる。ラッチ回路ＲＳ４はＲＳフリップフロップで構成されており、セット入力／Ｓ、リセット入力／Ｒ１、／Ｒ２、出力Ｑの端子を有している。ラッチ回路ＲＳ４においては／Ｒ１＞／Ｓ＞／Ｒ２の順に優先される。ドライバ制御回路３６ａはＮＡＮＤゲートＮＡ３５とインバータゲートＩＶ４０〜ＩＶ４１とから構成される。
【０１１９】
出力ドライバ回路３７ａは、スイッチング素子Ｑ６１とスイッチング素子Ｑ６２とを直列に接続してなる。スイッチング素子Ｑ６１はＰ型のＭＯＳＦＥＴで構成され、スイッチング素子Ｑ６２はＮ型のＭＯＳＦＥＴで構成される。出力ドライバ回路３７ａにおいて、スイッチング素子Ｑ６１とスイッチング素子Ｑ６２との接続点をこの出力ドライバ回路の出力端とする。この出力端はパワー素子Ｐ１１とパワー素子Ｐ１２の接続点に接続される。また、スイッチング素子Ｑ６１の高圧側端はパワー素子Ｐ１１のゲートに抵抗Ｒ２１を介して接続される。
【０１２０】
また、第１プリドライブ回路１７ａにおいても、実施の形態１のプリドライブ回路１７と同様に、バイパス回路４１およびバイパス制御回路４２ａが設けられている。
【０１２１】
このように構成された第１プリドライブ回路１７ａにおいて、出力ドライバ回路３７ａの各スイッチング素子Ｑ６１〜Ｑ６２がオン・オフされることにより第１のパワー素子Ｐ１１のゲート・ソース間電位が制御され、パワー素子Ｐ１１のオン・オフが制御される。このとき、パワー素子６１を駆動するための電源電圧は電源用コンデンサＣ１に蓄積されたエネルギーが用いられる。
【０１２２】
図１５に第１充電制御回路１９ａの回路図を示す。第１充電制御回路１９ａは電源用コンデンサＣ１の充電を制御する回路である。第１充電制御回路１９ａの構成および動作は、実施の形態１の充電制御回路１９と全く同じであるのでここでの説明は省略する。
【０１２３】
図１６に第２プリドライブ回路１７ｂおよび第２充電制御回路１９ｂの回路図を示す。第２プリドライブ回路１７ｂは、図に示すように、Ｎ型のＭＯＳＦＥＴＱ６６と、抵抗Ｒ２３と、ダイオードＤ２３と、インバータゲートＩＶ４２、４３と、出力ドライバ回路３７ｂとからなる。出力ドライバ回路３７ｂはＰ型のＭＯＳＦＥＴからなるスイッチング素子Ｑ６３とＮ型のＭＯＳＦＥＴからなるスイッチング素子Ｑ６４とを有する。出力ドライバ回路３７ｂにおいて、スイッチング素子Ｑ６３とスイッチング素子Ｑ６４との接続点を出力端とし、この出力端は抵抗Ｒ２２を介してパワー素子Ｐ１２のゲートに接続される。第２プリドライブ回路１７ｂにおいて、スイッチング素子Ｑ６３、Ｑ６４が交互にオン・オフすることによりパワー素子Ｐ１２のゲート・ソース間電位を制御し、パワー素子Ｐ１２を駆動する。このときのパワー素子Ｐ１２の駆動電源として第２充電制御回路１９ｂ内の電源用コンデンサＣ３が用いられる。
【０１２４】
第２充電制御回路１９ｂは、電源用コンデンサＣ３と、チャージポンプ回路ＣＧとからなる。チャージポンプＣＧは、発振器６１と、インバータゲートＩＶ４４と、Ｐ型のＭＯＳＦＥＴＱ６７と、Ｎ型のＭＯＳＦＥＴＱ６８と、コンデンサＣ２と、ダイオードＤ２１、Ｄ２４とから構成される。チャージポンプ回路ＣＧについては一般的な技術であり、詳細な説明は省略する。チャージポンプ回路ＣＧは制御電源Ｖ２により電源用コンデンサＣ３を充電する。
【０１２５】
＜動作の説明＞
このように構成されたＰＷＭインバータ用出力回路の動作を以下に説明する。本実施形態のＰＷＭインバータ用出力回路の動作は基本的に実施の形態１で説明した回路と同様であるので、ここでは簡単に説明する。
【０１２６】
本実施形態においては、電動機開放信号は「Ｌ」でフリーラン状態、「Ｈ」で通常運転状態に制御する。スイッチング指令信号は「Ｈ」で第１のパワー素子Ｐ１１をオンさせ、「Ｌ」で第２のパワー素子Ｐ１２をオンさせる。
【０１２７】
通常運転で、第１のパワー素子Ｐ１１をオンさせる場合（電動機開放信号およびスイッチング指令信号がともに「Ｈ」）、入力信号処理回路１３ａにおいて、論理回路３１ａの出力Ｘ、Ｙはそれぞれ「Ｈ」、「Ｌ」となる。レベルシフト回路１５ａにおいて、信号線２５ａ、２７ａはそれぞれ「Ｌ」、「Ｈ」に制御される。第１プリドライブ回路１７ａにおいて、状態検出回路３４ａのＮＡＮＤゲートＮＡ３３により制御状態が検出され、ラッチ回路ＲＳ４がセットされる。ラッチ回路ＲＳ４の出力に基づきドライバ制御回路３６ａはスイッチング素子Ｑ６１をオフし、スイッチング素子Ｑ６２をオンする。これにより、電源用コンデンサＣ１を電源として第１のパワー素子Ｐ１１がオンする。このとき、実施の形態１と同様、信号線２５ａ、２７ａに浮遊する浮遊容量の影響により信号線２５ａ、２７ａは第１プリドライブ回路１７ａの基準電位が上昇する際に全てが一瞬「Ｌ」の状態となるが、状態検出回路３４ａはこの状態を検出しない構成としているため、これによる誤動作は生じない。また、実施の形態１と同様に論理回路３１ａは、出力Ｘを所定時間経過後に「Ｈ」から「Ｌ」に切り換えることにより、信号線２５ａ、２７ａに流れる電流を遮断する。
【０１２８】
一方、このとき、入力信号処理回路１３ａのＮＡＮＤゲートＮＡ２の出力は「Ｈ」となり、第２プリドライブ回路１７ｂのＭＯＳＦＥＴＱ６６のゲートには「Ｈ」が入力されるため、ＭＯＳＦＥＴＱ６６はオンし、スイッチング素子Ｑ６３、Ｑ６４のゲートには「Ｈ」が入力され、スイッチング素子Ｑ６４がオンする。このため、第２のスイッチング素子Ｐ１２はオフする。
【０１２９】
次に、通常運転で、第２のパワー素子Ｐ１２をオンさせる（電動機開放信号が「Ｈ」、スイッチング指令信号が「Ｌ」）場合を考える。このとき、第２プリドライブ回路１７ｂのＭＯＳＦＥＴＱ６６には「Ｌ」が入力され、ＭＯＳＦＥＴＱ６６はオフする。スイッチング素子Ｑ６３、Ｑ６４には「Ｌ」が入力され、スイッチング素子Ｑ６３がオンする。このため、第２のスイッチング素子Ｐ１２が電源用コンデンサＣ３を電源としてオンする。
【０１３０】
一方、このとき、入力信号処理回路１３ａの論理回路３１ａの入力Ａは「Ｌ」となり、論理回路３１ａの出力Ｘ、Ｙはそれぞれ「Ｌ」、「Ｈ」となり、レベルシフト回路１５ａにおいて、信号線２５ａ、２７ａはそれぞれ「Ｈ」、「Ｌ」に制御される。第１プリドライブ回路１７ａにおいて、状態検出回路３４ａのＮＡＮＤゲートＮＡ３４により信号線２５ａ、２７ａにおける制御状態が検出され、ラッチ回路ＲＳ４がリセットされる。ラッチ回路ＲＳ４の出力に基づきドライバ制御回路３６ａはスイッチング素子Ｑ６１をオンし、スイッチング素子Ｑ６２をオフする。これにより、第１のパワー素子Ｐ１１はオフする。このとき、実施の形態１と同様、信号線２５ａ、２７ａに浮遊する浮遊容量の影響により、信号線２５ａ、２７ａは第１プリドライブ回路１７ａの基準電位が下降する際に全てが一瞬「Ｈ」の状態となるが、状態検出回路３４ａはこの状態を検出しない構成としているため、これによる誤動作は生じない。また、実施の形態１と同様に論理回路３１ａは、出力Ｙを所定時間経過後に「Ｈ」から「Ｌ」に切り換えることにより信号線２５ａ、２７ａに流れる電流を遮断する。また、実施の形態１と同様に、出力Ｙは所定時間経過後も「Ｈ」のままであってもよい。
【０１３１】
次に、パワー回路１１ａをフリーラン状態に制御するときを説明する。この場合、電動機開放信号は「Ｌ」となる。論理回路３１ａの入力Ａには「Ｌ」が入力される。これは前述の第２のパワー素子Ｐ１２をオンさせる場合と同じであり、同様の手順で第１のパワー素子Ｐ１１はオフする。また、このとき、ＮＡＮＤゲートＮＡ２の出力は「Ｈ」となり、これは前述の第１のパワー素子Ｐ１１をオンさせる場合と同じであり、同様の手順で第２のパワー素子Ｐ１２はオフする。このようにして、フリーラン状態に制御することができる。フリーラン状態に制御する際においても、実施の形態１と同様、信号線２５ａ、２７ａに浮遊する浮遊容量の影響を受けることはない。
【０１３２】
第１充電制御回路１９ａの動作については実施の形態１の充電制御回路１９と同様であるので、ここでの説明は省略する。
【０１３３】
以上のようにして、本実施形態のＰＷＭインバータ用出力回路におけるプリドライブ回路および充電制御回路は、Ｎ型のＭＯＳＦＥＴ対で構成し、それぞれのＭＯＳＦＥＴの開閉を別々に異なる制御信号で制御するパワー回路に対しても、実施の形態１の場合と同様に適用でき、同様の効果を得ることができる。
【０１３４】
実施の形態３．
実施の形態２の同じパワー回路に適用したインバータ用出力回路の別の構成を図１８に示す。
【０１３５】
＜回路構成＞
図１８において、ＰＷＭインバータ用出力回路は、第１および第２のパワー素子Ｐ１１、Ｐ１２を有し電動機に駆動電圧を出力するパワー回路１１ａと、パワー回路１１ａを制御するための制御情報を入力する入力信号処理回路１３ｂと、制御情報に基づいて信号線を所定の制御状態に制御するレベルシフト回路１５ｂと、制御状態に基づいてパワー回路１１ａの第１のパワー素子Ｐ１１の駆動を制御するする第１プリドライブ回路１７ｃと、制御状態に基づいてパワー回路１１ａの第２のパワー素子Ｐ１２の駆動を制御するする第２プリドライブ回路１７ｄと、第１のパワー素子Ｐ１１を駆動するための電源となる電源用コンデンサＣ１と、出力電圧を与える直流主電源Ｖ１と、回路の駆動するための電源を与える制御電源Ｖ２とからなる。以下にそれぞれの回路の構成について説明する。
【０１３６】
パワー回路１１ａおよびレベルシフト回路１５ｂの構成は、実施の形態２のものと同じであるので、ここでの説明は省略する。
【０１３７】
入力信号処理回路１３ｂは、ＮＡＮＤゲートＮＡ１、ＮＡ３２、インバータゲートＩＶ１、ＩＶ３３、論理回路３１ａ、遅延回路ＤＬ３および制御電源監視回路３３により構成される。遅延回路ＤＬ３はデッドタイムを生成するために信号の伝達を遅らせるものである。制御電源監視回路３３および論理回路３１ａは実施の形態２のもの同じである。入力信号処理回路１３ｂは、パワー回路１１ａの制御情報を入力するための入力端子１０１、１０２を有しており、入力端子１０１には電動機開放信号が入力され、入力端子１０２にはスイッチング指令信号が入力される。
【０１３８】
第１プリドライブ回路１７ｃは、状態検出回路３４ｂと、フィルタ回路ＦＬ６、ＦＬ７と、ラッチ回路ＲＳ４と、ドライバ制御回路３６ｃと、出力ドライバ回路３７ｃと、電源用コンデンサ不足電圧検出回路３５とを有している。状態検出回路３４ｂ、フィルタ回路ＦＬ６、ＦＬ７、ラッチ回路ＲＳ４、出力ドライバ回路３７ｃは実施の形態２のものと同じ構成である。ドライバ制御回路３６ｃはＮＡＮＤゲートＮＡ４３、ＮＡ４４とから構成され、各ＮＡＮＤゲートＮＡ４３、ＮＡ４４には、電源用コンデンサ不足電圧検出回路３５およびラッチ回路ＲＳ４から信号が入力される。ＮＡＮＤゲートＮＡ４３の出力はスイッチング素子Ｑ６１のゲートに入力され、ＮＡＮＤゲートＮＡ４４の出力はスイッチング素子Ｑ６２のゲートに入力される。出力ドライバ回路３７ｃの出力端（スイッチング素子Ｑ６１とスイッチング素子Ｑ６１の接続点）は抵抗Ｒ２１を介して第１のパワー素子Ｐ１１のゲートに接続される。出力ドライバ回路３７ｃにおいて、スイッチング素子Ｑ６２のソースは第１のパワー素子Ｐ１１のソースに接続される。また、出力ドライバ回路３７ｃと並列に電源用コンデンサＣ１が接続されている。この電源用コンデンサＣ１の高圧側端子と制御電源Ｖ２の正極との間に、カソードが電源用コンデンサＣ１側に、アノードが制御電源Ｖ２側になるようにダイオードＤ１５が接続されている。
【０１３９】
第２プリドライブ回路１７ｄは、ＮＡＮＤゲートＮＡ４５と遅延回路ＤＬ４とインバータゲートＩＶ５７〜ＩＶ６０とからなるドライバ制御回路３６ｄと、出力ドライバ回路３７ｄとから構成される。出力ドライバ回路３７ｄは実施の形態１の出力ドライバ回路３７ｂと同じである。出力ドライバ回路３７ｄにおいて、スイッチング素子Ｑ６３のソースは制御電源Ｖ２の正極に接続され、スイッチング素子Ｑ６４のソースは制御電源Ｖ２の負極に接続される。また、出力ドライバ回路３７ｄの出力端（スイッチング素子Ｑ６３とスイッチング素子Ｑ６４の接続点）は抵抗Ｒ２２を介して第２のパワー素子Ｐ１２のゲートに接続される。
【０１４０】
＜動作の説明＞
このように構成されたＰＷＭインバータ用出力回路においても、実施の形態１のＰＷＭインバータ用出力回路と同様に動作する。すなわち、スイッチング指令信号および電動機開放信号に基づいてパワー回路１１ａのパワー素子Ｐ１１、Ｐ１２をそれぞれ制御することができる。
【０１４１】
具体的には、第１のパワー素子をオンさせるときは、電動機開放信号は「Ｈ」、スイッチング指令信号は「Ｈ」となる。信号線２５ａ、２７ａはそれぞれ「Ｌ」、「Ｈ」になり、状態検出回路３４ｂの検出結果に基づき、ラッチ回路ＲＳ４はセットされる。ドライバ制御回路３６ｃはラッチ回路ＲＳ４の出力に基づいてスイッチング素子Ｑ６１をオンさせ、第１のスイッチング素子Ｐ１１をオンさせる。同時に、ＮＡＮＤゲートＮＡ４５にはインバータＩＶ５７を介して「Ｌ」が入力されるため、その出力は「Ｈ」となり、スイッチング素子Ｑ６４がオンするため、第２のパワー素子Ｐ１２はオフする。また、第１のパワー素子Ｐ１１を駆動する際に電源として用いられる電源用コンデンサＣ１は、第２のパワー素子Ｐ１２がオンしている間に充電される。そのときの充電経路は、制御電源Ｖ２（正極）→ダイオード１５→電源用コンデンサＣ１→第２のパワー素子Ｐ１２→制御電源Ｖ２（負極）となる。
【０１４２】
第２のパワー素子Ｐ１２をオンさせるときは、電動機開放信号は「Ｈ」、スイッチング指令信号は「Ｌ」となる。このとき、上記の第１のパワー素子Ｐ１１をオンさせる場合と逆の論理で動作し、第１のパワー素子Ｐ１１をオフし、第２のパワー素子Ｐ１２をオンする。この場合、第２プリドライブ回路１７ｄにおけるスイッチング素子Ｑ６３を介して印加される制御電源Ｖ２の電圧により第２のパワー素子Ｐ１２が駆動される。
【０１４３】
フリーラン状態にするときは電動機開放信号を「Ｌ」とすることにより、同様に制御できる。
【０１４４】
以上のようにして、本実施形態のＰＷＭインバータ用出力回路におけるプリドライブ回路および充電制御回路は、実施形態２の場合と同様に、Ｎ型のＭＯＳＦＥＴのみで構成されたパワー回路に対して適用でき、同様の効果を得ることができる。
【０１４５】
実施の形態４．
実施の形態１に示すＰＷＭインバータ用制御回路において、制御電源Ｖ２および制御電源Ｖ２で動作する回路部を直流主電源Ｖ１の高圧側に設けてもよい。この場合の充電制御回路の回路図を図１９に示す。
【０１４６】
図に示すように、コンデンサ電圧監視回路４３ｂは定電流源ＣＳ３と抵抗Ｒ３１とコンパレータＣＰ２とにより構成される。このコンデンサ電圧監視回路４３ｂは、実施の形態１のものと同様に電源用コンデンサＣ１の両端電圧を監視し、その電圧が所定値以下になったときに「Ｈ」を出力する。プリドライブ基準電位監視回路４７ｂは、定電流源ＣＳ４と、Ｎ型のＭＯＳＦＥＴＱ７１、Ｑ７３と、ダイオードＤ３１とにより構成される。このプリドライブ基準電位監視回路は、プリドライブ回路１７の基準電位が所定値より上昇したときにＭＯＳＦＥＴＱ７３がオンし、「Ｌ」を出力する。充電電流回路４９ｂはＰ型のＭＯＳＦＥＴＱ７５とＰ型のＭＯＳＦＥＴＱ７７の並列回路により構成される。制御回路５１ｂは、コンデンサ電圧監視回路４３ｂ、プリドライブ基準電位監視回路４７ｂ、入力信号処理回路１３および制御電源監視回路３３それぞれからの出力信号に基づき充電電流回路４９ｂのＭＯＳＦＥＴＱ７５、Ｑ７７のオン・オフを制御するものであり、論理ゲート等により構成される。ここで入力信号処理回路１３からはスイッチング指令信号および電動機開放信号に基づいた信号が出力される。
【０１４７】
このように構成された充電制御回路１９ｃは実施の形態１で説明したものと同様に動作する。ここで、電源用コンデンサＣ１の充電経路には第２の出力ドライバにおける低圧側のスイッチング素子Ｑ１４が含まれる。すなわち、電源用コンデンサＣ１の低圧側端とパワー回路の出力端とが接続された時、充電経路が形成される。このとき、充電経路は図１９に示すように、制御電源Ｖ２（正極）→充電制御回路４９ｂ→電源用コンデンサＣ１→スイッチング素子Ｑ１４→パワー素子Ｐ１の寄生ダイオードＢＤ１→制御電源Ｖ２（負極）となる。
【０１４８】
【発明の効果】
本発明に係る第１のＰＷＭインバータ用出力回路において、プリドライブ回路が、入力された信号に応じて変換された論理信号から制御状態を検出する状態検出回路と、この制御状態を保持するラッチ回路を備え、ラッチ回路に保持された制御状態に基づいてパワー回路が制御され、状態検出回路は論理信号の全てが同じとなる状態を除く状態を制御状態として検出するよう構成されたことにより、論理信号を伝達する信号線に浮遊する浮遊容量の影響を排除し、パワー回路がＰＷＭ制御される際のｄｖ／ｄｔ過渡信号の影響を阻止している。このため、過渡信号を除去するためのパルスフィルタを用いずに回路が構成でき、パルスフィルタに起因する遅いｄｖ／ｄｔ過渡信号の問題やレスポンスの問題を解決できる。また、入力信号処理回路において、入力信号に応じた制御状態が保持された後に、入力信号処理回路とプリドライブ回路とを遮断するため、回路並びに電源用コンデンサの消費電力が低減される。これは、特に、二相ＰＷＭ制御時においてより有効となる。また、第１のＰＷＭインバータ用出力回路において、制御電源の出力電圧を監視し、制御電源異常時にパワー回路のパワー素子をともにオフするフリーラン状態に制御する。これにより、ＰＷＭインバータ用出力回路の破壊を防止し安全な運転が可能となる。
【０１４９】
本発明に係る第２のＰＷＭインバータ用出力回路では、電源用コンデンサの充電を制御する充電制御回路を設け、出力ドライバのスイッチング素子およびパワー回路の出力端を介する経路を充電経路として電源用コンデンサを充電するようにした。これによりフリーラン状態での充電が可能となり、電動機の安全な起動が可能となる。例えば、外的要因により強制的にモータが回転している状態での安全な起動が可能となる。また、プリドライブ回路の基準電位を監視し、この基準電位が十分に低下したときに充電を開始するため、充電を低損失に行うことができる。また、コンデンサの両端電圧を監視し、両端電圧が所定値以下のときにのみ充電するようにした。これにより、電源用コンデンサの過剰充電を防止するとともに、充電時の低損失化ならびに電源用コンデンサ端子間電圧の安定化を実現する。また、出力ドライバのスイッチング素子を介して電源用コンデンサの両端に電圧クランプ手段を設けたことにより、電源用コンデンサの電荷をリークさせずに過剰充電を防止できる。また、バイパス回路により充電時に迂回経路を形成することによりスイッチング素子の寄生ダイオードの影響を回避できる。もしくは、充電バイパス回路を設けることにより、充電時のスイッチング素子への充電電流の流入を防止し、スイッチング素子の寄生ダイオードの影響を回避できる。
【０１５０】
本発明に係る第３のＰＷＭインバータ用出力回路は、電源用コンデンサの充電において、運転開始前の初期充電と、運転中のリフレッシュ充電とを切り分けて行う構成とし、リフレッシュ充電時の充電を初期充電時の充電より大きな充電電流で行うことにより、制御電源の容量を増加させることなく、リフレッシュ充電を高速に行うことを可能とした。これにより、各充電状況に応じた最適な充電が可能となる。また、初期充電完了時に完了信号を出力するため、この信号を参照することによりシステム全体として安全に速やかなモータの起動が可能となる。
【０１５１】
本発明に係る第４のＰＷＭインバータ用出力回路によれば、電源用コンデンサ充電時において、バイパス回路により充電時においてスイッチング素子と並列に迂回経路が形成されるため、スイッチング素子への充電電流の流入を防ぎ、スイッチング素子の寄生ダイオードの影響を回避することができる。
【０１５２】
本発明に係る第５ないし第８のＰＷＭインバータ用出力回路は、前記第１ないし第４のＰＷＭインバータ用出力回路のそれぞれにおいて、前記パワー回路の代わりに、制御電極および基準電極を少なくとも有し、前記基準電極に対して所定電圧を前記制御電極に印加したときに導通する第１のパワー素子と、制御電極および基準電極を少なくとも有し、前記基準電極に対して所定電圧を前記制御電極に印加したときに導通する第２のパワー素子とからなるパワー回路を備えたものであり、上記第５ないし第８のＰＷＭインバータ用出力回路と同様の効果を示す。
【図面の簡単な説明】
【図１】 実施の形態１のＰＷＭインバータ用出力回路の回路ブロック図。
【図２】 実施の形態１の入力信号処理回路とレベルシフト回路の回路図。
【図３】 プリドライブ回路の回路図。
【図４】 充電制御回路の回路図。
【図５】 実施の形態１の入力信号処理回路における論理回路の入出力関係を示す真理値表。
【図６】 電源用コンデンサ充電時の充電経路を示した図。
【図７】 寄生ダイオード防止のための回路の第１の例を示した図。
【図８】 寄生ダイオード防止のための回路の第２の例を示した図。
【図９】 寄生ダイオード防止のための回路の第３の例を示した図。
【図１０】 パワー回路のパワー素子の第１の変形例を示した図。
【図１１】 パワー回路のパワー素子の第２の変形例を示した図。
【図１２】 実施の形態２のＰＷＭインバータ用出力回路の回路ブロック図。
【図１３】 実施の形態２の入力信号処理回路とレベルシフト回路の回路図。
【図１４】 第１プリドライブ回路の回路図。
【図１５】 第１充電制御回路の回路図。
【図１６】 第２プリドライブ回路および第２充電制御回路の回路図。
【図１７】 実施の形態２の入力信号処理回路における論理回路の入出力関係を示す真理値表。
【図１８】 実施の形態３のＰＷＭインバータ用出力回路の回路図。
【図１９】 充電電制御回路および制御電源を直流主電源に対して高圧側に接続した回路図（実施の形態４）。
【図２０】 従来のＰＷＭインバータの概略ブロック図。
【図２１】 従来のＰＷＭインバータ用出力回路の回路図。
【符号の説明】
１１，１１ａ…パワー回路、 １３，１３ａ，１３ｂ…入力信号処理回路、 １５，１５ａ，１５ｂ…レベルシフト回路、 １７…プリドライブ回路、 １７ａ，１７ｃ…第１プリドライブ回路、 １７ｂ，１７ｄ…第２プリドライブ回路、 １９，１９ｃ…充電制御回路、 １９ａ…第１充電制御回路、 １９ｂ…第２充電制御回路、 ２１…ゲート電位制御線、 ２３…基準電位制御線、 ２５，２５ａ，２７，２７ａ、２９…信号線、 ３３…制御電源監視回路、 ３５…電源用コンデンサ不足電圧検出回路、 ３６，３６ａ〜３６ｄ…ドライバ制御回路、 ３７，３７ａ〜３７ｄ…出力ドライバ回路、 ４１…バイパス回路、 ４２ａ〜４２ｃ…バイパス制御回路、 ４３，４３ｂ…コンデンサ電圧監視回路、４７，４７ｂ…プリドライブ基準電位監視回路、 ４９，４９ｂ…充電電流回路、 ５１，５１ｂ…制御回路、 ６１，６３…寄生阻止回路、 １０１…電動機開放機信号の入力端子、 １０２…スイッチング指令信号の入力端子、 １０３…充電完了信号の出力端子、 １０４…パワー回路の出力端子、 ＣＳ１…微小電流回路、 Ｃ１…電源用コンデンサ、 Ｄ２１〜Ｄ３３…ダイオード、 Ｐ１，Ｐ２，Ｐ１１，Ｐ１２…パワー素子、 Ｑ１１〜Ｑ１４，Ｑ６１〜Ｑ６４…スイッチング素子、 Ｑ５１,Ｑ５２…ＭＯＳＦＥＴ、 Ｑ５３，Ｑ５４…ＩＧＢＴ、 ＲＳ１〜ＲＳ４…ラッチ回路、 Ｖ１…直流主電源、 Ｖ２…制御電源、 ＺＤ１…ツェナダイオード。
Claims (53)
- 直流主電源と、
制御電極および基準電極を少なくとも有し、前記基準電極に対して正電圧を前記制御電極に印加したときに導通する第１のパワー素子と、制御電極および基準電極を少なくとも有し、前記基準電極に対して負電圧を前記制御電極に印加したときに導通する第２のパワー素子とを有し、前記第１のパワー素子と前記第２のパワー素子との基準電極を共通接続し、前記第１のパワー素子と前記第２のパワー素子との制御電極を共通接続してなるパワー回路と、
制御電源と、
該制御電源の出力電圧を用いて充電される電源用コンデンサと、
前記パワー素子の開閉を指令する指令信号を入力し所定の複数の論理信号に変換する入力信号処理回路と、
前記入力信号処理回路から出力された複数の論理信号の組み合わせから要求されている制御状態を検出する状態検出回路と、該状態検出回路で検出された制御状態を保持するラッチ回路と、前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の制御電極の電圧を制御する第１の出力ドライバと、前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の基準電極の電圧を制御する第２の出力ドライバとを備え、前記第１および第２の出力ドライバは、前記ラッチ回路に保持された制御状態に基づいて前記スイッチング素子を開閉することにより、前記パワー素子の制御電極と基準電極間の電圧を制御し、前記電源用コンデンサを電源として前記パワー回路を駆動するプリドライブ回路と
を有することを特徴とするＰＷＭインバータ用出力回路。 - 請求項１に記載のＰＷＭインバータ用出力回路において、前記状態検出回路は、前記入力信号処理回路から出力される複数の論理信号の全てが同じとなる状態を除く状態を検出することを特徴とするＰＷＭインバータ用出力回路。
- 請求項１に記載のＰＷＭインバータ用出力回路において、
前記入力信号処理回路は、前記電源用コンデンサの充電が行われない場合、出力した論理信号に応じた制御状態がラッチ回路にラッチされた後、入力信号処理回路と状態検出回路との間を電気的に遮断することを特徴とするＰＷＭインバータ用出力回路。 - 請求項１に記載のＰＷＭインバータ用出力回路において、
前記制御電源の出力電圧を監視する電源監視回路をさらに備え、
前記入力信号処理回路は、該電源監視回路の出力に基づき前記制御電源の出力電圧異常時に、前記パワー回路のパワー素子を双方ともオフにするように論理信号を制御し、該論理信号に応じた制御状態がラッチ回路にラッチされた後、入力信号処理回路と状態検出回路との間を電気的に遮断することを特徴とするＰＷＭインバータ用出力回路。 - 直流主電源と、
制御電極および基準電極を少なくとも有し、前記基準電極に対して正電圧を前記制御電極に印加したときに導通する第１のパワー素子と、制御電極および基準電極を少なくとも有し、前記基準電極に対して負電圧を前記制御電極に印加したときに導通する第２のパワー素子とを有し、前記第１のパワー素子と前記第２のパワー素子との基準電極を共通接続し、前記第１のパワー素子と前記第２のパワー素子との制御電極を共通接続してなるパワー回路と、
制御電源と、
該制御電源の出力電圧を用いて充電される電源用コンデンサと、
前記パワー素子の開閉を指令する指令信号を入力し所定の論理信号に変換する入力信号処理回路と、
前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の制御電極の電圧を制御する第１の出力ドライバと、前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の基準電極の電圧を制御する第２の出力ドライバとを有し、前記入力信号処理回路からの論理信号に基づいて、前記第１および第２の出力ドライバの各スイッチング素子の開閉が制御され、前記パワー回路の制御電極および基準電極の電圧を所定値に制御することにより前記パワー回路を駆動するプリドライブ回路と、
前記電源用コンデンサを充電するための電流を掃引する充電手段とを有し、
前記制御電源の一端と前記電源用コンデンサの一端とを前記パワー回路の出力端を介して接続する第１の経路と、前記電源用コンデンサの他端と前記制御電源の他端とを前記充電手段を介して接続する第２の経路とからなる経路を充電経路とし、
該充電経路を介して前記制御電源からの出力電圧を用いて前記電源用コンデンサを充電することを特徴とするＰＷＭインバータ用出力回路。 - 請求項５に記載のＰＷＭインバータ用出力回路において、
前記プリドライブ回路の基準電位を監視する基準電位監視手段をさらに備え、
前記充電手段は、微小電流である第１の充電電流を掃引する第１の充電電流手段と、第１の充電電流より大きな第２の充電電流を掃引する第２の充電電流手段とからなり、
前記基準電位監視手段の出力に基づいて、前記プリドライブ回路の基準電位が所定範囲外である場合は第１の充電電流のみで電源用コンデンサを充電し、前記基準電位が所定範囲内にあるときに、少なくとも第２の充電電流で電源用コンデンサを充電するように充電電流を制御する充電制御回路を備えたことを特徴とするＰＷＭインバータ用出力回路。 - 請求項５に記載のＰＷＭインバータ用出力回路において、
前記電源用コンデンサの両端電圧を監視するコンデンサ電圧監視手段を有し、
該コンデンサ電圧監視手段の出力に基づいて、前記電源用コンデンサの両端電圧が所定値未満またはこれ以下である場合は、前記電源用コンデンサの充電を行い、前記電源用コンデンサの両端電圧が所定値以上またはこれを上回った場合は、電源用コンデンサの充電を終了する充電制御回路を備えたことを特徴とするＰＷＭインバータ用出力回路。 - 請求項５に記載のＰＷＭインバータ用出力回路において、
前記第２の出力ドライバの出力端子と前記電源用コンデンサの前記他端との間に、電圧を制限する電圧クランプ手段を設けたことを特徴とするＰＷＭインバータ用出力回路。 - 請求項６に記載のＰＷＭインバータ用出力回路において、前記充電制御回路は、
前記電源用コンデンサの両端電圧を監視するコンデンサ電圧監視手段をさらに有し、
該コンデンサ電圧監視手段の出力に基づいて、前記電源用コンデンサの両端電圧が所定値未満またはこれ以下である場合は、前記電源用コンデンサの充電を行い、前記電源用コンデンサの両端電圧が所定値以上またはこれを上回った場合は、電源用コンデンサの充電を終了することを特徴とするＰＷＭインバータ用出力回路。 - 請求項６、請求項７または請求項９に記載のＰＷＭインバータ用出力回路において、前記第２の出力ドライバの出力端子と前記電源用コンデンサの前記他端との間に、電圧を制限する電圧クランプ手段を設けたことを特徴とするＰＷＭインバータ用出力回路。
- 請求項８または請求項１０に記載のＰＷＭインバータ用出力回路において、前記電圧クランプ手段はツェナダイオードからなることを特徴とするＰＷＭインバータ用出力回路。
- 請求項７、請求項９ないし請求項１１のいずれかに記載のＰＷＭインバータ用出力回路において、前記充電制御回路は、前記コンデンサ電圧監視手段の出力に基づき、前記電源用コンデンサの両端電圧が所定値以上またはこれを上回ったときに、充電が終了したとし、充電完了信号を出力することを特徴とするＰＷＭインバータ用出力回路。
- 請求項５ないし請求項１２のいずれか１つに記載のＰＷＭインバータ用出力回路において、
前記第１の経路は、前記第２の出力ドライバに含まれるスイッチング素子のうち前記電源用コンデンサの前記一端に接続される方のスイッチング素子を通過することを特徴とするＰＷＭインバータ用出力回路。 - 請求項１３に記載のＰＷＭインバータ用出力回路において、前記充電制御回路は、電源用コンデンサ充電時に、前記第１の経路に含まれる前記スイッチング素子を導通させることを特徴とするＰＷＭインバータ用出力回路。
- 請求項５ないし請求項１４のいずれか１つに記載のＰＷＭインバータ用出力回路において、
前記パワー回路の出力端子と前記電源用コンデンサの前記一端とを接続する充電バイパス回路をさらに備え、前記第１の経路は該充電バイパス回路も通過し得ることを特徴とするＰＷＭインバータ用出力回路。 - 請求項１５に記載のＰＷＭインバータ用出力回路において、
前記充電バイパス回路は、抵抗とダイオードの直列回路であり、前記第２の出力ドライバに含まれるスイッチング素子の１つに並列に接続され、かつ、前記抵抗とダイオードとの接続点が前記パワー回路の出力端に接続されたことを特徴とするＰＷＭインバータ用出力回路。 - 請求項１５に記載のＰＷＭインバータ用出力回路において、
前記充電バイパス回路は、互いに逆方向に並列に接続されたダイオード対からなるダイオード回路と、該ダイオード回路と直列に接続されたダイオードとからなり、前記第２の出力ドライバに含まれるスイッチング素子の１つと並列に接続され、前記ダイオード回路とダイオードとの接続点がパワー回路の出力端に接続されたことを特徴とするＰＷＭインバータ用出力回路。 - 直流主電源と、
制御電極および基準電極を少なくとも有し、前記基準電極に対して正電圧を前記制御電極に印加したときに導通する第１のパワー素子と、制御電極および基準電極を少なくとも有し、前記基準電極に対して負電圧を前記制御電極に印加したときに導通する第２のパワー素子とを有し、前記第１のパワー素子と前記第２のパワー素子との基準電極を共通接続し、前記第１のパワー素子と前記第２のパワー素子との制御電極を共通接続してなるパワー回路と、
制御電源と、
該制御電源の出力電圧を用いて充電される電源用コンデンサと、
前記パワー素子の開閉を指令する指令信号を入力し所定の論理信号に変換する入力信号処理回路と、
前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の制御電極の電圧を制御する第１の出力ドライバと、前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の基準電極の電圧を制御する第２の出力ドライバとを有し、前記入力信号処理回路からの論理信号に基づいて、前記第１および第２の出力ドライバの各スイッチング素子の開閉が制御され、前記パワー回路の制御電極および基準電極の電圧を所定値に制御することにより前記パワー回路を駆動するプリドライブ回路と、
運転開始前に電源用コンデンサを充電するための電流を掃引する初期充電手段と、運転開始後に電源用コンデンサを充電するための電流を掃引するリフレッシュ充電手段とからなる充電手段とを有し、
前記制御電源の一端と前記電源用コンデンサの一端とを前記パワー回路の出力端を介して接続する第１の経路と、前記電源用コンデンサの他端と前記制御電源の他端とを前記初期充電手段または前記リフレッシュ充電手段を介して接続する第２の経路とからなる経路を充電経路とし、
該充電経路を介して前記制御電源からの出力電圧を用いて前記電源用コンデンサを充電することを特徴とするＰＷＭインバータ用出力回路。 - 請求項１８に記載のＰＷＭインバータ用出力回路において、
前記初期充電手段は、
前記プリドライブ回路の基準電位を監視する基準電位監視手段と、
微小電流を発生する副充電電流手段と、
前記微小電流より大きな初期充電電流を発生する初期充電電流手段とを有し、
前記基準電位監視手段の出力に基づいて、前記プリドライブ回路の基準電位が所定範囲外である場合は副充電電流手段による微小電流のみで電源用コンデンサを充電し、前記プリドライブ回路の基準電位が所定範囲内にあるときに、少なくとも初期充電電流で電源用コンデンサを充電することを特徴とするＰＷＭインバータ用出力回路。 - 請求項１８に記載のＰＷＭインバータ用出力回路において、
前記リフレッシュ充電手段は、
前記プリドライブ回路の基準電位を監視する基準電位監視手段と、
前記初期充電手段による充電電流よりも大きな値のリフレッシュ充電電流を発生する主充電電流手段とを有し、
前記基準電位監視手段の出力に基づいて、前記プリドライブ回路の基準電位が所定範囲内にあるときに、少なくとも前記リフレッシュ充電電流で電源用コンデンサを充電することを特徴とするＰＷＭインバータ用出力回路。 - 請求項１８に記載のＰＷＭインバータ用出力回路において、
前記電源用コンデンサの両端電圧を監視するコンデンサ電圧監視手段をさらに有し、
前記初期充電手段またはリフレッシュ充電手段は、それぞれの充電動作時において、該コンデンサ電圧監視手段の出力に基づいて、前記電源用コンデンサの両端電圧が所定値未満またはこれ以下である場合は、前記電源用コンデンサの充電を行い、前記電源用コンデンサの両端電圧が所定値以上またはこれを上回った場合は、電源用コンデンサの充電を終了することを特徴とするＰＷＭインバータ用出力回路。 - 請求項１８に記載のＰＷＭインバータ用出力回路において、
前記プリドライブ回路の出力ドライバの出力端子と前記電源用コンデンサの前記他端との間に、電圧を制限する電圧クランプ手段を設けたことを特徴とするＰＷＭインバータ用出力回路。 - 請求項２２に記載のＰＷＭインバータ用出力回路において、前記電圧クランプ手段はツェナダイオードからなることを特徴とするＰＷＭインバータ用出力回路。
- 請求項２１に記載のＰＷＭインバータ用出力回路において、前記充電制御回路は、初期充電時において、前記コンデンサ電圧監視手段の出力に基づき、前記電源用コンデンサの両端電圧が所定値以上またはこれを上回ったときに、初期充電が終了したとし、充電完了信号を出力することを特徴とするＰＷＭインバータ用出力回路。
- 直流主電源と、
制御電極および基準電極を少なくとも有し、前記基準電極に対して正電圧を前記制御電極に印加したときに導通する第１のパワー素子と、制御電極および基準電極を少なくとも有し、前記基準電極に対して負電圧を前記制御電極に印加したときに導通する第２のパワー素子とを有し、前記第１のパワー素子と前記第２のパワー素子との基準電極を共通接続し、前記第１のパワー素子と前記第２のパワー素子との制御電極を共通接続してなるパワー回路と、
制御電源と、
該制御電源の出力電圧を用いて充電される電源用コンデンサと、
前記パワー素子の開閉を指令する指令信号を入力し所定の論理信号に変換する入力信号処理回路と、
前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の制御電極の電圧を制御する第１の出力ドライバと、前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記パワー素子の基準電極の電圧を制御する第２の出力ドライバとを有し、前記入力信号処理回路からの論理信号に基づいて、前記第１および第２の出力ドライバの各スイッチング素子の開閉が制御され、前記パワー回路の制御電極および基準電極の電圧を所定値に制御することにより前記パワー回路を駆動するプリドライブ回路と、
前記電源用コンデンサ充電時に充電経路となるスイッチング素子に対して、該スイッチング素子の導通方向にスイッチング素子と並列になるように接続され、オンしたときに前記スイッチング素子に流れる電流を迂回させるための迂回経路を形成するバイパス回路と、
前記電源用コンデンサの端子間電圧が低く、前記スイッチング素子が前記充電経路を形成できない場合、該バイパス回路をオンさせるバイパス制御回路と
を備えたことを特徴とするＰＷＭインバータ用出力回路。 - 直流主電源と、
制御電極および基準電極を少なくとも有し、前記基準電極に対して所定電圧を前記制御電極に印加したときに導通する第１のパワー素子と、制御電極および基準電極を少なくとも有し、前記基準電極に対して所定電圧を前記制御電極に印加したときに導通する第２のパワー素子とからなるパワー回路と、
制御電源と、
該制御電源の出力電圧を用いて充電される電源用コンデンサと、
前記パワー素子の開閉を指令する指令信号を入力し所定の複数の論理信号に変換する入力信号処理回路と、
前記入力信号処理回路から出力された複数の論理信号の組み合わせから要求されている制御状態を検出する状態検出回路と、該状態検出回路で検出された制御状態を保持するラッチ回路と、前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり、前記第１のパワー素子の制御電極と基準電極間の電圧を制御する出力ドライバとを備え、前記ラッチ回路に保持された制御状態に基づいて前記出力ドライバが前記スイッチング素子を開閉することにより、前記第１のパワー素子の制御電極と基準電極間の電圧を制御し、前記電源用コンデンサを電源として前記第１のパワー素子を駆動する第１のプリドライブ回路と、
前記論理信号に基づき、前記第２のパワー素子の制御電極および基準電極の電圧を所定値に制御することにより前記第２のパワー素子を駆動する第２のプリドライブ回路と
を有することを特徴とするＰＷＭインバータ用出力回路。 - 請求項２６に記載のＰＷＭインバータ用出力回路において、
前記状態検出回路は、前記入力信号処理回路から出力される複数の論理信号の全てが同じとなる状態を除く状態を検出することを特徴とするＰＷＭインバータ用出力回路。 - 請求項２６に記載のＰＷＭインバータ用出力回路において、
前記入力信号処理回路は、前記電源用コンデンサの充電が行われない場合、出力した論理信号に応じた制御状態がラッチ回路にラッチされた後、入力信号処理回路と状態検出回路との間を電気的に遮断することを特徴とするＰＷＭインバータ用出力回路。 - 請求項２６に記載のＰＷＭインバータ用出力回路において、
前記制御電源の出力電圧を監視する電源監視回路を備え、
前記入力信号処理回路は、該電源監視回路の出力に基づき前記制御電源の出力電圧異常時に、パワー回路のパワー素子を双方ともオフにするように論理信号を制御し、該論理信号に応じた論理状態がラッチ回路にラッチされた後、入力信号処理回路と状態検出回路との間を電気的に遮断することを特徴とするＰＷＭインバータ用出力回路。 - 直流主電源と、
制御電極および基準電極を少なくとも有し、前記基準電極に対して所定電圧を前記制御電極に印加したときに導通する第１のパワー素子と、制御電極および基準電極を少なくとも有し、前記基準電極に対して所定電圧を前記制御電極に印加したときに導通する第２のパワー素子とからなるパワー回路と、
制御電源と、
該制御電源の出力電圧を用いて充電される電源用コンデンサと、
前記パワー素子の開閉を指令する指令信号を入力し所定の論理信号に変換する入力信号処理回路と、
前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり前記第１のパワー素子の制御電極および基準電極の電圧を制御する出力ドライバを有し、前記論理信号に基づき前記スイッチング素子の開閉を制御し、前記第１のパワー素子の制御電極および基準電極の電圧を所定値に制御することにより前記第１のパワー素子を駆動する第１のプリドライブ回路と、
前記論理信号に基づき、前記第２のパワー素子の制御電極および基準電極の電圧を所定値に制御することにより前記第２のパワー素子を駆動する第２のプリドライブ回路と、
前記電源用コンデンサを充電するための電流を掃引する充電手段とを有し、
前記制御電源の一端と前記電源用コンデンサの一端とを前記パワー回路の出力端を介して接続する第１の経路と、前記電源用コンデンサの他端と前記制御電源の他端とを前記充電手段を介して接続する第２の経路とからなる経路を充電経路とし、
該充電経路を介して前記制御電源からの出力電圧を用いて前記電源用コンデンサを充電することを特徴とするＰＷＭインバータ用出力回路。 - 請求項３０に記載のＰＷＭインバータ用出力回路において、
前記第１のプリドライブ回路の基準電位を監視する基準電位監視手段をさらに備え、
前記充電手段は、微小電流である第１の充電電流を掃引する第１の充電電流手段と、第１の充電電流より大きな第２の充電電流を掃引する第２の充電電流手段とからなり、
前記基準電位監視手段の出力に基づいて、前記第１のプリドライブ回路の基準電位が所定範囲外である場合は第１の充電電流のみで電源用コンデンサを充電し、前記基準電位が所定範囲内にあるときに、少なくとも第２の充電電流で電源用コンデンサを充電するように充電電流を制御する充電制御回路を備えたことを特徴とするＰＷＭインバータ用出力回路。 - 請求項３０に記載のＰＷＭインバータ用出力回路において、
前記電源用コンデンサの両端電圧を監視するコンデンサ電圧監視手段を有し、
該コンデンサ電圧監視手段の出力に基づいて、前記電源用コンデンサの両端電圧が所定値未満またはこれ以下である場合は、前記電源用コンデンサの充電を行い、前記電源用コンデンサの両端電圧が所定値以上またはこれを上回った場合は、電源用コンデンサの充電を終了する充電制御回路を備えたことを特徴とするＰＷＭインバータ用出力回路。 - 請求項３０に記載のＰＷＭインバータ用出力回路において、
前記出力ドライバの出力端子と前記電源用コンデンサの前記他端との間に、電圧を制限する電圧クランプ手段を設けたことを特徴とするＰＷＭインバータ用出力回路。 - 請求項３１に記載のＰＷＭインバータ用出力回路において、
前記充電制御回路は、前記電源用コンデンサの両端電圧を監視するコンデンサ電圧監視手段をさらに有し、
該コンデンサ電圧監視手段の出力に基づいて、前記電源用コンデンサの両端電圧が所定値未満またはこれ以下である場合は、前記電源用コンデンサの充電を行い、前記電源用コンデンサの両端電圧が所定値以上またはこれを上回った場合は、電源用コンデンサの充電を終了することを特徴とするＰＷＭインバータ用出力回路。 - 請求項３１、請求項３２または請求項３４に記載のＰＷＭインバータ用出力回路において、前記出力ドライバの出力端子と前記電源用コンデンサの前記他端との間に、電圧を制限する電圧クランプ手段を設けたことを特徴とするＰＷＭインバータ用出力回路。
- 請求項３３または請求項３５に記載のＰＷＭインバータ用出力回路において、前記電圧クランプ手段はツェナダイオードからなることを特徴とするＰＷＭインバータ用出力回路。
- 請求項３２、請求項３４ないし請求項３６のいずれか１つに記載のＰＷＭインバータ用出力回路において、
前記充電制御回路は、前記コンデンサ電圧監視手段の出力に基づき、前記電源用コンデンサの両端電圧が所定値以上またはこれを上回ったときに、充電が終了したとし、充電完了信号を出力することを特徴とするＰＷＭインバータ用出力回路。 - 請求項３０ないし請求項３７のいずれか１つに記載のＰＷＭインバータ用出力回路において、
前記第１の経路は、前記出力ドライバに含まれるスイッチング素子のうち前記電源用コンデンサの前記一端に接続される方のスイッチング素子を通過することを特徴とするＰＷＭインバータ用出力回路。 - 請求項３８に記載のＰＷＭインバータ用出力回路において、
前記充電制御回路は、電源用コンデンサ充電時に、前記第１の経路に含まれる前記スイッチング素子を導通させることを特徴とするＰＷＭインバータ用出力回路。 - 請求項３０ないし請求項３９のいずれか１つに記載のＰＷＭインバータ用出力回路において、
前記パワー回路の出力端子と前記電源用コンデンサの前記一端とを接続する充電バイパス回路をさらに備え、前記第１の経路は該充電バイパス回路も通過し得ることを特徴とするＰＷＭインバータ用出力回路。 - 請求項４０に記載のＰＷＭインバータ用出力回路において、
前記充電バイパス回路は、抵抗とダイオードの直列回路であり、前記出力ドライバに含まれるスイッチング素子の１つに並列に接続され、かつ、前記抵抗とダイオードとの接続点が前記パワー回路の出力端に接続されたことを特徴とするＰＷＭインバータ用出力回路。 - 請求項４０に記載のＰＷＭインバータ用出力回路において、
前記充電バイパス回路は、互いに逆方向に並列に接続されたダイオード対からなるダイオード回路と、該ダイオード回路と直列に接続されたダイオードとからなり、前記出力ドライバに含まれるスイッチング素子の１つと並列に接続され、前記ダイオード回路とダイオードとの接続点がパワー回路の出力端に接続されたことを特徴とするＰＷＭインバータ用出力回路。 - 直流主電源と、
制御電極および基準電極を少なくとも有し、前記基準電極に対して所定電圧を前記制御電極に印加したときに導通する第１のパワー素子と、制御電極および基準電極を少なくとも有し、前記基準電極に対して所定電圧を前記制御電極に印加したときに導通する第２のパワー素子とからなるパワー回路と、
制御電源と、
該制御電源の出力電圧を用いて充電される電源用コンデンサと、
前記パワー素子の開閉を指令する指令信号を入力し所定の論理信号に変換する入力信号処理回路と、
前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり前記第１のパワー素子の制御電極および基準電極の電圧を制御する第１の出力ドライバを有し、前記論理信号に基づき前記スイッチング素子の開閉を制御し、前記第１のパワー素子の制御電極および基準電極の電圧を所定値に制御することにより前記第１のパワー素子を駆動する第１のプリドライブ回路と、
前記論理信号に基づき、前記第２のパワー素子の制御電極および基準電極の電圧を所定値に制御することにより前記第２のパワー素子を駆動する第２のプリドライブ回路と、
運転開始前に電源用コンデンサを充電するための電流を掃引する初期充電手段と、運転開始後に電源用コンデンサを充電するための電流を掃引するリフレッシュ充電手段とからなる充電手段とを有し、
前記制御電源の一端と前記電源用コンデンサの一端とを前記パワー回路の出力端を介して接続する第１の経路と、前記電源用コンデンサの他端と前記制御電源の他端とを前記充電手段を介して接続する第２の経路とからなる経路を充電経路とし、
該充電経路を介して前記制御電源からの出力電圧を用いて前記電源用コンデンサを充電することを特徴とするＰＷＭインバータ用出力回路。 - 請求項４３に記載のＰＷＭインバータ用出力回路において、
前記初期充電手段は、
前記第１のプリドライブ回路の基準電位を監視する基準電位監視手段と、
微小電流を発生する副充電電流手段と、
前記微小電流より大きな初期充電電流を発生する初期充電電流手段とを有し、
前記基準電位監視手段の出力に基づいて、前記第１のプリドライブ回路の基準電位が所定範囲外である場合は副充電電流手段による微小電流のみで電源用コンデンサを充電し、前記第１のプリドライブ回路の基準電位が所定範囲内にあるときに、少なくとも初期充電電流で電源用コンデンサを充電することを特徴とするＰＷＭインバータ用出力回路。 - 請求項４３に記載のＰＷＭインバータ用出力回路において、
前記リフレッシュ充電手段は、
前記第１のプリドライブ回路の基準電位を監視する基準電位監視手段と、
前記初期充電手段による充電電流よりも大きな値のリフレッシュ充電電流を発生する主充電電流手段とを有し、
前記基準電位監視手段の出力に基づいて、前記第１のプリドライブ回路の基準電位が所定範囲内にあるときに、少なくとも前記リフレッシュ充電電流で電源用コンデンサを充電することを特徴とするＰＷＭインバータ用出力回路。 - 請求項４３に記載のＰＷＭインバータ用出力回路において、
前記電源用コンデンサの両端電圧を監視するコンデンサ電圧監視手段をさらに有し、
前記初期充電手段またはリフレッシュ充電手段は、それぞれの充電動作時において、該コンデンサ電圧監視手段の出力に基づいて、前記電源用コンデンサの両端電圧が所定値未満またはこれ以下である場合は、前記電源用コンデンサの充電を行い、前記電源用コンデンサの両端電圧が所定値以上またはこれを上回った場合は、電源用コンデンサの充電を終了することを特徴とするＰＷＭインバータ用出力回路。 - 請求項４３に記載のＰＷＭインバータ用出力回路において、
前記第１のプリドライブ回路の出力ドライバの出力端子と前記電源用コンデンサの前記他端との間に、電圧を制限する電圧クランプ手段を設けたことを特徴とするＰＷＭインバータ用出力回路。 - 請求項４７に記載のＰＷＭインバータ用出力回路において、前記電圧クランプ手段はツェナダイオードからなることを特徴とするＰＷＭインバータ用出力回路。
- 請求項４６に記載のＰＷＭインバータ用出力回路において、前記充電制御回路は、前記コンデンサ電圧監視手段の出力に基づき、前記電源用コンデンサの両端電圧が所定値以上またはこれを上回ったときに、充電が終了したとし、充電完了信号を出力することを特徴とするＰＷＭインバータ用出力回路。
- 直流主電源と、
制御電極および基準電極を少なくとも有し、前記基準電極に対して所定電圧を前記制御電極に印加したときに導通する第１のパワー素子と、制御電極および基準電極を少なくとも有し、前記基準電極に対して所定電圧を前記制御電極に印加したときに導通する第２のパワー素子とからなるパワー回路と、
制御電源と、
該制御電源の出力電圧を用いて充電される電源用コンデンサと、
前記パワー素子の開閉を指令する指令信号を入力し所定の論理信号に変換する入力信号処理回路と、
前記電源用コンデンサの端子間に直列に接続された一対のスイッチング素子からなり前記第１のパワー素子の制御電極および基準電極の電圧を制御する第１の出力ドライバを有し、前記論理信号に基づき前記スイッチング素子の開閉を制御し、前記第１のパワー素子の制御電極および基準電極の電圧を所定値に制御することにより前記第１のパワー素子を駆動する第１のプリドライブ回路と、
前記論理信号に基づき、前記第２のパワー素子の制御電極および基準電極の電圧を所定値に制御することにより前記第２のパワー素子を駆動する第２のプリドライブ回路と、
前記電源用コンデンサ充電時に充電経路となるスイッチング素子に対して、該スイッチング素子の導通方向にスイッチング素子と並列になるように接続され、オンしたときに前記スイッチング素子に流れる電流を迂回させるための迂回経路を形成するバイパス回路と、
前記電源用コンデンサの端子間電圧が低く、前記スイッチング素子が前記充電経路を形成できない場合、該バイパス回路をオンさせるバイパス制御回路と
を備えたことを特徴とするＰＷＭインバータ用出力回路。 - 請求項１ないし請求項５０のいずれか１つに記載のＰＷＭインバータ用出力回路において、前記パワー素子の１つはパワーＭＯＳＦＥＴからなることを特徴とするＰＷＭインバータ用出力回路。
- 請求項１ないし請求項５０のいずれか１つに記載のＰＷＭインバータ用出力回路において、前記パワー素子の１つは、
パワーＭＯＳＦＥＴと、
該パワーＭＯＳＦＥＴの逆方向導通電流を阻止するため、該パワーＭＯＳＦＥＴの導通方向に直列に接続された第１のダイオードと、
前記パワーＭＯＳＦＥＴと該第１のダイオードとの直列回路に並列に、該直列回路と逆導通方向に接続される第２のダイオードとからなることを特徴とするＰＷＭインバータ用出力回路。 - 請求項１ないし請求項５０のいずれか１つに記載のＰＷＭインバータ用出力回路において、前記パワー素子の１つはＩＧＢＴと、該ＩＧＢＴと並列かつ逆導通方向に接続されるダイオードとからなることを特徴とするＰＷＭインバータ用出力回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21302597A JP3678891B2 (ja) | 1997-08-07 | 1997-08-07 | Ｐｗｍインバータ用出力回路 |
| EP98114410A EP0896421A3 (en) | 1997-08-07 | 1998-07-31 | Output circuit for a PWM inverter |
| US09/129,428 US6021058A (en) | 1997-08-07 | 1998-08-05 | PWM inverter with zero dead time and initial power supply capacitor charging |
| MYPI98003617A MY121707A (en) | 1997-08-07 | 1998-08-07 | Output circuit for a pwm inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21302597A JP3678891B2 (ja) | 1997-08-07 | 1997-08-07 | Ｐｗｍインバータ用出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1169833A JPH1169833A (ja) | 1999-03-09 |
| JP3678891B2 true JP3678891B2 (ja) | 2005-08-03 |
Family
ID=16632271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21302597A Expired - Fee Related JP3678891B2 (ja) | 1997-08-07 | 1997-08-07 | Ｐｗｍインバータ用出力回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6021058A (ja) |
| EP (1) | EP0896421A3 (ja) |
| JP (1) | JP3678891B2 (ja) |
| MY (1) | MY121707A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102396144A (zh) * | 2009-04-15 | 2012-03-28 | 三菱电机株式会社 | 逆变器装置、电动机驱动装置、制冷空调装置以及发电系统 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281606B1 (en) * | 1998-04-07 | 2001-08-28 | Mike's Train House | Plural output electric train control station |
| US6897492B2 (en) * | 2002-02-04 | 2005-05-24 | Ixys Corporation | Power device with bi-directional level shift circuit |
| US6759692B1 (en) | 2002-02-04 | 2004-07-06 | Ixys Corporation | Gate driver with level shift circuit |
| US6535402B1 (en) * | 2002-07-12 | 2003-03-18 | Delta Electronics Inc. | Adaptive compensation of dead time for inverter and converter |
| JP4250412B2 (ja) * | 2002-12-13 | 2009-04-08 | 三菱電機株式会社 | 半導体装置 |
| US6850105B1 (en) | 2003-09-30 | 2005-02-01 | Starcore, Llc | Method and circuitry for preserving a logic state |
| US20060083037A1 (en) * | 2004-07-27 | 2006-04-20 | Silicon Laboratories Inc. | Digital PWM controller with efficiency optimization as a function of PWM duty cycle |
| US7142140B2 (en) | 2004-07-27 | 2006-11-28 | Silicon Laboratories Inc. | Auto scanning ADC for DPWM |
| JP4581574B2 (ja) * | 2004-09-08 | 2010-11-17 | 株式会社ジェイテクト | モータ制御装置及び電動パワーステアリング装置 |
| JP6849373B2 (ja) * | 2016-10-05 | 2021-03-24 | ニチコン株式会社 | 双方向絶縁型ｄｃ／ｄｃコンバータ |
| CN106783007B (zh) * | 2016-11-29 | 2018-08-21 | 青岛海尔科技有限公司 | 一种反向关阀电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04183275A (ja) * | 1990-11-16 | 1992-06-30 | Honda Motor Co Ltd | パルス幅変調制御装置 |
| JP3134582B2 (ja) * | 1992-10-30 | 2001-02-13 | 松下電器産業株式会社 | Ｐｗｍインバータ用出力回路 |
| US5535115A (en) * | 1992-10-30 | 1996-07-09 | Matsushita Electric Industrial Co., Ltd. | Output circuit of PWM inverter wherein floating time is reduced |
| EP0616422B1 (en) * | 1993-03-17 | 1999-05-12 | Kabushiki Kaisha Toshiba | Pulse width modulation circuit |
| JP3039591B2 (ja) * | 1993-06-28 | 2000-05-08 | 三菱電機株式会社 | インバータ回路 |
| JP3325697B2 (ja) * | 1994-01-20 | 2002-09-17 | 三菱電機株式会社 | パワーデバイスの制御装置およびモータの駆動制御装置 |
| JP3228058B2 (ja) * | 1995-04-11 | 2001-11-12 | 松下電器産業株式会社 | Ｐｗｍインバータ用出力回路 |
| US5502412A (en) * | 1995-05-04 | 1996-03-26 | International Rectifier Corporation | Method and circuit for driving power transistors in a half bridge configuration from control signals referenced to any potential between the line voltage and the line voltage return and integrated circuit incorporating the circuit |
| JPH09233827A (ja) * | 1996-02-26 | 1997-09-05 | Matsushita Electric Ind Co Ltd | Ｐｗｍインバータ用出力回路 |
| JP3607033B2 (ja) * | 1997-03-31 | 2005-01-05 | 三菱電機株式会社 | 半導体装置 |
-
1997
- 1997-08-07 JP JP21302597A patent/JP3678891B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-31 EP EP98114410A patent/EP0896421A3/en not_active Withdrawn
- 1998-08-05 US US09/129,428 patent/US6021058A/en not_active Expired - Fee Related
- 1998-08-07 MY MYPI98003617A patent/MY121707A/en unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102396144A (zh) * | 2009-04-15 | 2012-03-28 | 三菱电机株式会社 | 逆变器装置、电动机驱动装置、制冷空调装置以及发电系统 |
| CN102396144B (zh) * | 2009-04-15 | 2014-10-15 | 三菱电机株式会社 | 逆变器装置、电动机驱动装置、制冷空调装置以及发电系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1169833A (ja) | 1999-03-09 |
| EP0896421A2 (en) | 1999-02-10 |
| EP0896421A3 (en) | 2001-01-17 |
| US6021058A (en) | 2000-02-01 |
| MY121707A (en) | 2006-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3678891B2 (ja) | Ｐｗｍインバータ用出力回路 | |
| JP3861704B2 (ja) | 車両用冷却ファンモータの駆動装置 | |
| JP3241279B2 (ja) | 保護機能付きスイッチ回路 | |
| EP1914873B1 (en) | Polyphase inverter, control method therefor, blower, and polyphase current output system | |
| US7535189B2 (en) | Motor drive circuit | |
| JP4313658B2 (ja) | インバータ回路 | |
| KR101069485B1 (ko) | 모터 구동 회로 | |
| US11133795B2 (en) | Overcurrent determining apparatus and drive unit using the same | |
| WO2011129263A1 (ja) | 短絡保護方法 | |
| US9590554B2 (en) | Electric power converter | |
| JP5129582B2 (ja) | 負荷駆動診断装置およびその制御方法 | |
| KR100207168B1 (ko) | 모터 제어 장치 | |
| JP6102586B2 (ja) | 駆動対象スイッチング素子の駆動回路 | |
| JP2020141550A (ja) | スイッチの駆動装置 | |
| JP2003324966A (ja) | インバータ駆動回路 | |
| JP2000049581A (ja) | 半導体電力変換装置 | |
| JPH09233827A (ja) | Ｐｗｍインバータ用出力回路 | |
| WO2024013889A1 (ja) | 予備充電回路及びモータ駆動装置 | |
| WO2022019038A1 (ja) | 電力変換器の制御回路 | |
| JP3897235B2 (ja) | モータ制御装置 | |
| JP3340786B2 (ja) | パワートランジスタの過電流保護回路 | |
| CN220492642U (zh) | 开关控制电路与电子设备 | |
| US11735997B2 (en) | Upper arm drive circuit having a reverse current prevention circuit disposed between a power supply of a power conversion device and a first capacitor and control method thereof | |
| WO2023228402A1 (ja) | 電子制御装置、パワー半導体素子のゲート駆動方法 | |
| JP2021100351A (ja) | モータ駆動装置およびモータ駆動装置の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050511 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |