JPH1169833A

JPH1169833A - Ｐｗｍインバータ用出力回路

Info

Publication number: JPH1169833A
Application number: JP9213025A
Authority: JP
Inventors: Masahiro Yasohara; 正浩八十原; Yasushi Kato; 康司加藤; Shinichi Emura; 真一江村; 和幸 ▲高▼田; Kazuyuki Takada; Yuji Tanaka; 裕治田中; Koji Takada; 浩司高田; Ryutaro Arakawa; 竜太郎荒川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-08-07
Filing date: 1997-08-07
Publication date: 1999-03-09
Anticipated expiration: 2017-08-07
Also published as: EP0896421A2; MY121707A; EP0896421A3; JP3678891B2; US6021058A

Abstract

(57)【要約】【課題】ＬＳＩ化を可能とし、かつ、速い応答性を有
し、ｄｖ／ｄｔ過渡状態に影響されないＰＷＭインバー
タ用出力回路を提供する。【解決手段】直流主電源Ｖ１と、ゲートとソースが共
通接続された第１のパワー素子Ｐ１、Ｐ２を有するパワ
ー回路１１と、制御電源Ｖ２と、制御電源Ｖ２の出力電
圧を用いて充電される電源用コンデンサＣ１と、パワー
素子Ｐ１、Ｐ２の開閉を指令する指令信号を入力し所定
の論理信号に変換する入力信号処理回路１３と、前記入
力信号処理回路１３から出力された論理信号から、要求
されている制御状態を検出し、この制御状態を保持し、
保持した制御状態に基づいてパワー素子Ｐ１、Ｐ２のゲ
ートおよびソース電位を制御することにより、パワー回
路１１を駆動するプリドライブ回路１７とを設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電動機のコイル電圧
をＰＷＭ制御するＰＷＭインバータのパワー回路に関す
るものである。

【０００２】

【従来の技術】近年、モータ制御においてＰＷＭインバ
ータが急速に普及している。ＰＷＭインバータはモータ
に印加する電圧をＰＷＭ（Pulse Width Modulation）制
御することにより、モータの駆動を制御するものであ
る。一般的なＰＷＭインバータの概略ブロック図を図２
０に示す。このＰＷＭインバータにおいては、まず、周
波数設定部３５８に対して電動機３６０に供給する三相
交流電圧波形の基本周波数と実効電圧値がセットされ
る。つぎにＰＷＭ制御回路３５９は、周波数電圧設定部
３５８に設定された情報をもとに内部で三相ＰＷＭ信号
を発生し、スイッチング指令信号３４２、３６１および
３６２として出力する。

【０００３】このスイッチング指令信号３４２、３６１
及び３６２は、電動機巻線端子３５２、３６３及び３６
４をそれぞれ直流主電源３１４の正端子に接続するか、
又は負端子に接続するかを指令する２値信号である。ま
た、このスイッチング指令信号３４２、３６１および３
６２の周波数はＰＷＭキャリア周波数と呼ばれ、通常電
動機３６０に供給する三相交流電圧波形の基本周波数の
１００倍以上の値をとる。

【０００４】一般的に、電動機に供給する三相交流電圧
波形の基本周波数は０Ｈｚ〜２００Ｈｚ程度で、ＰＷＭ
キャリア周波数は２ｋＨｚ〜２０ｋＨｚ程度のものが多
い。

【０００５】電動機開放信号３５６は、電動機をフリー
ラン状態とするか否かを指令する２値信号である。フリ
ーラン状態とは電動機巻線端子３５２、３６３及び３６
４の全てを直流主電源３１４の正端子にも負端子にも接
続しない状態であり、何らかのトラブルが発生した場合
等において、この状態に制御することにより電動機及び
制御装置を保護する。

【０００６】ＰＷＭインバータ用出力回路３５３は、ス
イッチング指令信号３４２、３６１または３６２にした
がって、電動機巻線端子３５２、３６３及び３６４を直
流主電源３１４の正端子または負端子に接続制御する半
導体スイッチ回路である。

【０００７】このＰＷＭインバータ用出力回路３５３の
例として、図２１に示す特開平６−２８４７４０号公報
に開示されたものがある。図２１において、スイッチン
グ指令信号３４２、３６１及び３６２に相当する信号は
入力端子２０３に入力され、電機子開放信号３５６に相
当する信号は入力端子２０１に入力される。また、電機
子巻線端子３５２、３６３又は３６４は出力端子２０５
に相当する。さらに直流主電源３１４は電源Ｖｂに相当
する。このＰＷＭインバータ用出力回路の特徴は、デッ
ドタイムをゼロとしたスイッチング動作を実現したこと
にある。すなわち、この回路では、所定の高い電圧また
は低い電圧を出力端子２０５を介して出力するパワー回
路において、パワー素子にＮ型のパワーＭＯＳＦＥＴ３
０１とＰ型のパワーＭＯＳＦＥＴ３０２とを用い、それ
ぞれのＭＯＳＦＥＴ３０１、３０２のゲートおよびソー
スを共通接続した構成としている。そして、これらのパ
ワー素子（ＭＯＳＦＥＴ）３０１、３０２の共通ゲート
を定電流素子（トランジスタ）１１９、２２９により制
御することにより、パワー素子３０１、３０２を交互に
オン・オフし、出力端子２０５を電源Ｖｂの正極側また
は負極側に切り換え、高電圧または低電圧を出力するよ
うにしている。このとき、パワーＭＯＳＦＥＴ３０１、
３０２のゲート及びソースは共通接続されているため、
これらのパワー素子が共にオンすることは本質的にな
い。したがって、デッドタイムをゼロとしたＰＷＭスイ
ッチング制御が可能となる。このように、デッドタイム
をゼロでスイッチング動作を行うことにより、パワー回
路における制御誤差は発生せず、電動機の発生するトル
ク変動並びに騒音振動を極めて小さくでき、また消費電
力の低減も可能としている。

【０００８】

【発明が解決しようとする課題】しかしながら、この発
明のＰＷＭインバータ用出力回路では、定電流素子（ト
ランジスタ）１１９または２２９が高圧（例えば、３０
０Ｖ程度）で動作するため、パワー素子３０１、３０２
のオン・オフを切り換える際にこれらの定電流素子が発
熱し、回路の更なる小型化、低消費電力化、低コスト化
を実現するには課題があった。

【０００９】一般的に、小型化、低消費電力化、低コス
ト化の実現には回路のＬＳＩ化が有望な方法として知ら
れている。したがって、この回路においてもＬＳＩ化が
要望されるが、そのためには、前述のトランジスタの発
熱の問題を解決する必要がある。

【００１０】この課題の解決方法として、特開平７−１
５９７８号公報に開示された発明が考えられる。ここで
は、ゲートアンプによりパワー素子対を駆動している。
さらに、このゲートアンプは電源用コンデンサに充電し
たエネルギーを電源として、パワー素子を駆動するよう
になっている。したがって、ゲートアンプに印加される
電圧は、電源用コンデンサの両端電圧に依存するため、
必然的に印加電圧が制限され、ゲートアンプでの発熱を
抑制でき、発熱の問題を解消できる。しかし、この回路
では、電源用コンデンサを充電する際、充電経路を確立
するために各相において、一対のパワー素子のうち低圧
側のパワー素子をオンさせる必要がある。このことは、
モータを制御する上で以下に示すような大きな制約を招
くことになる。まず、何らかの外的要因によりモータが
回転し、モータ巻線に誘起電圧が発生している場合に
は、低圧側パワー素子をオンするとモータの電機子が短
絡して破壊を招く恐れがあるため、電源用コンデンサの
初期充電ができない。したがって、風などの外的要因に
より強制的に回転させられることがある場合、例えば、
空調機の室外機用ファンモータなどにはこの技術は適用
することができない。

【００１１】また、モータをＰＷＭ制御により運転する
場合においては、ＰＷＭ制御の周期毎（一般的に１ms以
下）に低圧側パワー素子をオンして電源用コンデンサの
充電をリフレッシュしなければモータの運転を継続する
ことができない。したがって、スイッチング回数の少な
い二相ＰＷＭ制御などにこの技術は適用することができ
ない。ここで二相ＰＷＭ制御とは、三相ＰＷＭインバー
タにおいて、いずれかの一相はＰＷＭスイッチングをせ
ずに残りの二相をＰＷＭスイッチングすることでモータ
の駆動電圧を制御するものであり、スイッチング損失や
漏れ電流低減などに効果があるとして一般的に知られて
いるＰＷＭ制御技術である。

【００１２】一方、同様のＰＷＭインバータ用出力回路
として特開平４−２３０１１７号公報に開示された発明
がある。この発明はレベルシフト回路に関するものであ
る。このレベルシフト回路は、レベルシフトを行うレベ
ルシフトトランジスタを有しており、このレベルシフト
トランジスタのドレインまたはコレクタにおける浮遊容
量のため生ずる速いｄｖ／ｄｔ過渡現象による誤動作を
防止したものである。すなわち、この発明では、出力ド
ライバを制御する制御パルスにおいて、ノイズ等により
発生するｄｖ／ｄｔ過渡信号の影響を防止するため、パ
ルスフィルタを設け、このパルスフィルタを介して制御
パルスをパワー回路を駆動する出力ドライバ回路に入力
している。すなわち、パルスフィルタにおいて、所定時
間より短い電圧変化を示す制御信号はキャンセルするよ
うにすることにより、速いｄｖ／ｄｔ過渡信号の影響を
防止している。この方法では、パルスフィルタにおい
て、速いｄｖ／ｄｔ過渡信号に対して誤動作は防止でき
るが、遅いｄｖ／ｄｔ過渡信号に対しては通過させてし
まうため対応できない。したがって、ノイズ抑制のため
ｄｖ／ｄｔを緩やかにすることができず、回路設計上ま
たは運用上問題がある。また、出力ドライバ回路に対し
パルスフィルタを介して制御パルスを入力するため、遅
延時間が発生し、全体としてレスポンスが低下するとい
う問題がある。

【００１３】本発明は、上記問題を解決すべくなされた
ものであり、その目的とするところは、デッドタイムが
ゼロでＰＷＭ制御可能で、発熱が小さく、ＬＳＩ化を可
能とし、かつ、速い応答性を有し、ｄｖ／ｄｔ過渡状態
に影響されないＰＷＭインバータ用出力回路を提供する
ことにある。さらに、外的要因により強制的に回転させ
られた状況でも電源用コンデンサの初期充電が可能で、
また、長時間電源用コンデンサの充電をリフレッシュし
なくともモータの運転が継続でき、スイッチング回数の
少ない二相ＰＷＭ制御等にも適用可能なＰＷＭインバー
タ用出力回路を提供することにある。

【００１４】

【課題を解決するための手段】上記問題を解決するため
に、本発明に係る第１のＰＷＭインバータ用出力回路
は、直流主電源と、制御電極および基準電極を少なくと
も有し、前記基準電極に対して正電圧を前記制御電極に
印加したときに導通する第１のパワー素子と、制御電極
および基準電極を少なくとも有し、前記基準電極に対し
て負電圧を前記制御電極に印加したときに導通する第２
のパワー素子とを有し、前記第１のパワー素子と前記第
２のパワー素子との基準電極を共通接続し、前記第１の
パワー素子と前記第２のパワー素子との制御電極を共通
接続してなるパワー回路と、制御電源と、該制御電源の
出力電圧を用いて充電される電源用コンデンサと、前記
パワー素子の開閉を指令する指令信号を入力し所定の複
数の論理信号に変換する入力信号処理回路と、前記入力
信号処理回路から出力された複数の論理信号の組み合わ
せから要求されている制御状態を検出する状態検出回路
と、該状態検出回路で検出された制御状態を保持するラ
ッチ回路と、前記電源用コンデンサの端子間に直列に接
続された一対のスイッチング素子からなり、前記パワー
素子の制御電極の電圧を制御する第１の出力ドライバ
と、前記電源用コンデンサの端子間に直列に接続された
一対のスイッチング素子からなり、前記パワー素子の基
準電極の電圧を制御する第２の出力ドライバとを備え、
前記第１および第２の出力ドライバは、前記ラッチ回路
に保持された制御状態に基づいて前記スイッチング素子
を開閉することにより、前記パワー素子の制御電極と基
準電極間の電圧を制御し、前記電源用コンデンサを電源
として前記パワー回路を駆動するプリドライブ回路とを
有する。

【００１５】前記第１のＰＷＭインバータ用出力回路に
おいて、前記状態検出回路は、前記入力信号処理回路か
ら出力される複数の論理信号の全てが同じとなる状態を
除く状態を検出するようにしてもよい。

【００１６】前記第１のＰＷＭインバータ用出力回路に
おいて、前記入力信号処理回路は、前記電源用コンデン
サの充電が行われない場合、出力した論理信号に応じた
制御状態がラッチ回路にラッチされた後、入力信号処理
回路と状態検出回路との間を電気的に遮断してもよい。

【００１７】前記第１のＰＷＭインバータ用出力回路に
おいて、前記制御電源の出力電圧を監視する電源監視回
路をさらに備えてもよい。このとき、前記入力信号処理
回路は、該電源監視回路の出力に基づき出力電圧異常時
に、前記パワー回路のパワー素子を双方ともオフにする
ように論理信号を制御し、該論理信号に応じた制御状態
がラッチ回路にラッチされた後、論理回路と状態検出回
路との間を電気的に遮断してもよい。これにより、制御
電源異常時にパワー回路のパワー素子をともにオフする
フリーラン状態に制御する。

【００１８】本発明に係る第２のＰＷＭインバータ用出
力回路は、直流主電源と、制御電極および基準電極を少
なくとも有し、前記基準電極に対して正電圧を前記制御
電極に印加したときに導通する第１のパワー素子と、制
御電極および基準電極を少なくとも有し、前記基準電極
に対して負電圧を前記制御電極に印加したときに導通す
る第２のパワー素子とを有し、前記第１のパワー素子と
前記第２のパワー素子との基準電極を共通接続し、前記
第１のパワー素子と前記第２のパワー素子との制御電極
を共通接続してなるパワー回路と、制御電源と、該制御
電源の出力電圧を用いて充電される電源用コンデンサ
と、前記パワー素子の開閉を指令する指令信号を入力し
所定の論理信号に変換する入力信号処理回路と、前記電
源用コンデンサの端子間に直列に接続された一対のスイ
ッチング素子からなり、前記パワー素子の制御電極の電
圧を制御する第１の出力ドライバと、前記電源用コンデ
ンサの端子間に直列に接続された一対のスイッチング素
子からなり、前記パワー素子の基準電極の電圧を制御す
る第２の出力ドライバとを有し、前記入力信号処理回路
からの論理信号に基づいて、前記第１および第２の出力
ドライバの各スイッチング素子の開閉が制御され、前記
パワー回路の制御電極および基準電極の電圧を所定値に
制御することにより前記パワー回路を駆動するプリドラ
イブ回路と、前記電源用コンデンサを充電するための電
流を掃引する充電手段とを備える。このとき、前記ＰＷ
Ｍインバータ用出力回路において、前記パワー回路の出
力端を介して前記制御電源の一端と前記電源用コンデン
サの一端とを接続する第１の経路と、前記充電手段を介
して前記電源用コンデンサの他端と前記制御電源の他端
とを接続する第２の経路とからなる経路を充電経路と
し、該充電経路を介して前記制御電源からの出力電圧を
用いて前記電源用コンデンサを充電する。

【００１９】前記第２のＰＷＭインバータ用出力回路
は、前記プリドライブ回路の基準電位を監視する基準電
位監視手段をさらに有し、前記充電手段は、微小電流で
ある第１の充電電流を掃引する第１の充電電流手段と、
第１の充電電流より大きな第２の充電電流を掃引する第
２の充電電流手段とからなり、前記基準電位監視手段の
出力に基づいて、前記プリドライブ回路の基準電位が所
定範囲外である場合は第１の充電電流のみで電源用コン
デンサを充電し、前記基準電位が所定範囲内にあるとき
に、少なくとも第２の充電電流で電源用コンデンサを充
電するように充電電流を制御する充電制御回路を備えて
もよい。

【００２０】前記第２のＰＷＭインバータ用出力回路
は、前記電源用コンデンサの両端電圧を監視するコンデ
ンサ電圧監視手段をさらに有し、該コンデンサ電圧監視
手段の出力に基づいて、前記電源用コンデンサの両端電
圧が所定値未満又はこれ以下である場合は、前記電源用
コンデンサの充電を行い、前記電源用コンデンサの両端
電圧が所定値以上はこれを上回った場合は、電源用コン
デンサの充電を終了する充電制御回路を備えてもよい。

【００２１】前記第２のＰＷＭインバータ用出力回路
は、前記第２の出力ドライバの出力端子と前記電源用コ
ンデンサの他端との間に、電圧を制限する電圧クランプ
手段を設けてもよい。この電圧クランプ手段はツェナダ
イオードにより構成することができる。

【００２２】前記第２のＰＷＭインバータ用出力回路に
おいて、前記充電制御回路は、前記基準電位監視手段に
加えて、前記電源用コンデンサの両端電圧を監視するコ
ンデンサ電圧監視手段をさらに有してもよく、該コンデ
ンサ電圧監視手段の出力に基づいて、前記電源用コンデ
ンサの両端電圧が所定値未満又はこれ以下である場合
は、前記電源用コンデンサの充電を行い、前記電源用コ
ンデンサの両端電圧が所定値以上又はこれを上回った場
合は、電源用コンデンサの充電を終了してもよい。

【００２３】前記第２のＰＷＭインバータ用出力回路に
おいて、前記充電制御回路は、前記コンデンサ電圧監視
手段の出力に基づき、前記電源用コンデンサの両端電圧
が所定値以上又はこれより高くなったときに、充電が終
了したとし、充電完了信号を出力するようにしてもよ
い。

【００２４】前記第２のＰＷＭインバータ用出力回路に
おいて、前記第１の経路は、前記第２の出力ドライバの
高圧側に接続されたスイッチング素子を通過するように
してもよい。

【００２５】前記第２のＰＷＭインバータ用出力回路に
おいて、前記充電制御回路は、電源用コンデンサ充電時
に、前記第１の経路に含まれる前記スイッチング素子を
導通させてもよい。

【００２６】前記第２のＰＷＭインバータ用出力回路
は、前記パワー回路の出力端子と前記電源用コンデンサ
の前記一端とを接続する充電バイパス回路をさらに備
え、前記第１の経路は該充電バイパス回路も通過し得る
ようにしてもよい。バイパス回路により寄生ダイオード
への充電電流の流入を回避する。

【００２７】前記第２のＰＷＭインバータ用出力回路に
おいて、前記充電バイパス回路は、抵抗とダイオードの
直列回路であり、前記第２の出力ドライバに含まれるス
イッチング素子の１つに並列に接続され、かつ、前記抵
抗とダイオードとの接続点が前記パワー回路の出力端に
接続されてもよい。

【００２８】前記第２のＰＷＭインバータ用出力回路に
おいて、前記充電バイパス回路は、互いに逆方向に並列
に接続されたダイオード対からなるダイオード回路と、
該ダイオード回路と直列に接続されたダイオードとから
構成され、前記ダイオード回路とダイオードとの接続点
がパワー回路の出力端に接続される回路であってもよ
い。このとき、前記充電バイパス回路は前記第２の出力
ドライバに含まれるスイッチング素子の１つと並列に接
続される。

【００２９】本発明に係る第３のＰＷＭインバータ用出
力回路は、直流主電源と、制御電極および基準電極を少
なくとも有し、前記基準電極に対して正電圧を前記制御
電極に印加したときに導通する第１のパワー素子と、制
御電極および基準電極を少なくとも有し、前記基準電極
に対して負電圧を前記制御電極に印加したときに導通す
る第２のパワー素子とを有し、前記第１のパワー素子と
前記第２のパワー素子との基準電極を共通接続し、前記
第１のパワー素子と前記第２のパワー素子との制御電極
を共通接続してなるパワー回路と、制御電源と、該制御
電源の出力電圧を用いて充電される電源用コンデンサ
と、前記パワー素子の開閉を指令する指令信号を入力し
所定の論理信号に変換する入力信号処理回路と、前記電
源用コンデンサの端子間に直列に接続された一対のスイ
ッチング素子からなり、前記パワー素子の制御電極の電
圧を制御する第１の出力ドライバと、前記電源用コンデ
ンサの端子間に直列に接続された一対のスイッチング素
子からなり、前記パワー素子の基準電極の電圧を制御す
る第２の出力ドライバとを有し、前記入力信号処理回路
からの論理信号に基づいて、前記第１および第２の出力
ドライバの各スイッチング素子の開閉が制御され、前記
パワー回路の制御電極および基準電極の電圧を所定値に
制御することにより前記パワー回路を駆動するプリドラ
イブ回路と、運転開始前に電源用コンデンサを充電する
ための電流を掃引する初期充電手段と、運転開始後に電
源用コンデンサを充電するための電流を掃引するリフレ
ッシュ充電手段とからなる充電手段とを備える。このと
き、前記ＰＷＭインバータ用出力回路において、前記パ
ワー回路の出力端を介して前記制御電源の一端と前記電
源用コンデンサの一端とを接続する第１の経路と、前記
初期充電手段または前記リフレッシュ充電手段を介して
前記電源用コンデンサの他端と前記制御電源の他端とを
接続する第２の経路とからなる経路を充電経路とし、該
充電経路を介して前記制御電源からの出力電圧を用いて
前記電源用コンデンサを充電する。

【００３０】前記第３のＰＷＭインバータ用出力回路に
おいて、前記初期充電手段は、前記プリドライブ回路の
基準電位を監視する基準電位監視手段と、微小電流を発
生する副充電電流手段と、前記微小電流より大きな初期
充電電流を発生する初期充電電流手段とを有してもよ
い。このとき、前記初期充電手段は、前記基準電位電圧
監視手段の出力に基づいて、前記プリドライブ回路の基
準電位が所定範囲外である場合は副充電電流手段による
微小電流のみで電源用コンデンサを充電し、プリドライ
ブ回路の基準電位が所定範囲内にあるときに、少なくと
も初期充電電流で電源用コンデンサを充電してもよい。

【００３１】前記第３のＰＷＭインバータ用出力回路に
おいて、前記リフレッシュ充電手段は、前記プリドライ
ブ回路の基準電位を監視する基準電位監視手段と、前記
初期充電手段による充電電流よりも大きな値のリフレッ
シュ充電電流を発生する主充電電流手段とを有してもよ
い。このとき、リフレッシュ充電手段は、前記基準電位
監視手段の出力に基づいて、前記プリドライブ回路の基
準電位が所定範囲内にあるときに、少なくとも前記リフ
レッシュ充電電流で電源用コンデンサを充電してもよ
い。

【００３２】前記第３のＰＷＭインバータ用出力回路に
おいて、前記充電制御回路は、前記電源用コンデンサの
両端電圧を監視するコンデンサ電圧監視手段を有しても
よく、前記初期充電手段またはリフレッシュ充電手段
は、それぞれの充電動作時において、該コンデンサ電圧
監視手段の出力に基づいて、前記電源用コンデンサの両
端電圧が所定値未満又はこれ以下である場合は、前記電
源用コンデンサの充電を行い、前記電源用コンデンサの
両端電圧が所定値以上又はこれを上回った場合は、電源
用コンデンサの充電を終了するようにしてもよい。

【００３３】前記第３のＰＷＭインバータ用出力回路に
おいて、前記プリドライブ回路の出力ドライバの出力端
子と前記電源用コンデンサの前記他端との間に、電圧を
制限する電圧クランプ手段を設けてもよい。前記電圧ク
ランプ手段はツェナダイオードから構成されてもよい。
この電圧クランプ手段により電源用コンデンサの過剰な
電圧上昇を防止する。

【００３４】前記第３のＰＷＭインバータ用出力回路に
おいて、前記充電制御回路は、初期充電時に、前記コン
デンサ電圧監視手段の出力に基づき、前記電源用コンデ
ンサの両端電圧が所定値以上又はこれより高くなったと
きに、初期充電が終了したとし、充電完了信号を出力す
るようにしてもよい。

【００３５】本発明に係る第４のＰＷＭインバータ用出
力回路は、直流主電源と、制御電極および基準電極を少
なくとも有し、前記基準電極に対して正電圧を前記制御
電極に印加したときに導通する第１のパワー素子と、制
御電極および基準電極を少なくとも有し、前記基準電極
に対して負電圧を前記制御電極に印加したときに導通す
る第２のパワー素子とを有し、前記第１のパワー素子と
前記第２のパワー素子との基準電極を共通接続し、前記
第１のパワー素子と前記第２のパワー素子との制御電極
を共通接続してなるパワー回路と、制御電源と、該制御
電源の出力電圧を用いて充電される電源用コンデンサ
と、前記パワー素子の開閉を指令する指令信号を入力し
所定の論理信号に変換する入力信号処理回路と、前記電
源用コンデンサの端子間に直列に接続された一対のスイ
ッチング素子からなり、前記パワー素子の制御電極の電
圧を制御する第１の出力ドライバと、前記電源用コンデ
ンサの端子間に直列に接続された一対のスイッチング素
子からなり、前記パワー素子の基準電極の電圧を制御す
る第２の出力ドライバとを有し、前記入力信号処理回路
からの論理信号に基づいて、前記第１および第２の出力
ドライバの各スイッチング素子の開閉が制御され、前記
パワー回路の制御電極および基準電極の電圧を所定値に
制御することにより前記パワー回路を駆動するプリドラ
イブ回路と、前記電源用コンデンサ充電時に充電経路と
なるスイッチング素子に対して、該スイッチング素子の
導通方向にスイッチング素子と並列になるように接続さ
れ、オンしたときに前記スイッチング素子に流れる電流
を迂回させるための迂回経路を形成するバイパス回路
と、前記電源用コンデンサの端子間電圧が低く、前記ス
イッチング素子が前記充電経路を形成できない場合、該
バイパス回路をオンさせるバイパス制御回路とを備え
た。充電時において、バイパス回路をオンし、迂回経路
を形成することにより、スイッチング素子への充電電流
の流入を防ぎ、スイッチング素子の寄生ダイオードの影
響を回避する。

【００３６】前記ＰＷＭインバータ用出力回路のパワー
回路において、前記パワー素子の１つはパワーＭＯＳＦ
ＥＴから構成されてもよい。

【００３７】また、前記パワー回路において、前記パワ
ー素子の１つは、パワーＭＯＳＦＥＴと、該パワーＭＯ
ＳＦＥＴの逆方向導通電流を阻止するため、該パワーＭ
ＯＳＦＥＴの導通方向に直列に接続された第１のダイオ
ードと、前記パワーＭＯＳＦＥＴと該第１のダイオード
との直列回路に並列に、該直列回路と逆導通方向に接続
される第２のダイオードとから構成されてもよい。

【００３８】また、前記パワー回路において、前記パワ
ー素子の１つはＩＧＢＴ（Insulated Gate Bipolar Tra
nsister）から構成されてもよい。

【００３９】第５ないし第８のＰＷＭインバータ用出力
回路は、前記第１ないし第４のＰＷＭインバータ用出力
回路のそれぞれにおいて、前記パワー回路の代わりに、
制御電極および基準電極を少なくとも有し、前記基準電
極に対して所定電圧を前記制御電極に印加したときに導
通する第１のパワー素子と、制御電極および基準電極を
少なくとも有し、前記基準電極に対して所定電圧を前記
制御電極に印加したときに導通する第２のパワー素子と
からなるパワー回路を備え、このパワー回路を第１のパ
ワー素子を駆動する第１のプリドライブ回路と、第２の
パワー素子を駆動する第２のプリドライブ回路とで駆動
するように構成したものである。

【００４０】

【発明の実施の形態】以下、本発明に係るＰＷＭインバ
ータ用出力回路の実施の形態を添付の図面を参照して説
明する。

【００４１】実施の形態１．＜回路構成＞図１に本実施形態のＰＷＭインバータ用出
力回路のブロック図を示す。図に示すようにＰＷＭイン
バータ用出力回路は、電動機に駆動電圧を出力するパワ
ー回路１１と、パワー回路１１を制御するための制御情
報を入力する入力信号処理回路１３と、制御情報を伝達
する信号線を制御情報に基づいて所定の制御状態にする
レベルシフト回路１５と、信号線の制御状態に基づいて
パワー回路１１の駆動を制御するプリドライブ回路１７
と、パワー回路１１を駆動するための電圧を供給する電
源用コンデンサＣ１と、電源用コンデンサＣ１の充電を
制御する充電制御回路１９と、出力電圧を与える直流主
電源Ｖ１と、本回路全体を駆動するための電源を与える
制御電源Ｖ２とからなる。以下にそれぞれの回路の構成
について説明する。

【００４２】パワー回路１１は、図１に示すようにＮ型
のＭＯＳＦＥＴからなる第１のパワー素子Ｐ１およびＰ
型のＭＯＳＦＥＴからなる第２のパワー素子Ｐ２からな
り、これらのパワー素子Ｐ１、Ｐ２のソースおよびゲー
トが共通接続されている。第１のパワー素子Ｐ１のドレ
インは、直流主電源Ｖ１の高圧側に接続され、第２のパ
ワー素子Ｐ２のドレインは、直流主電源Ｖ１の低圧側に
接続されている。パワー素子Ｐ１、Ｐ２のソースが共通
接続された点をパワー回路１１の出力端とし、この出力
端は出力端子１０４に接続されている。また、パワー素
子Ｐ１、Ｐ２はＭＯＳＦＥＴで構成されているため、そ
れぞれソース・ドレイン間に寄生ダイオードＢＤ１、Ｂ
Ｄ２を有している。

【００４３】入力信号処理回路１３およびレベルシフト
回路１５の回路図を図２に示す。図に示すように入力信
号処理回路１３は、ＮＡＮＤゲートＮＡ１、ＮＡ２、イ
ンバータゲートＩＶ１、ＩＶ２、論理回路３１および制
御電源監視回路３３により構成される。制御電源監視回
路３３は制御電源Ｖ２の電圧を監視するものであり、制
御電源Ｖ２の電圧が所定の正常範囲内にあるときはＨｉ
ｇｈレベルの信号（以下、「Ｈ」と表す）を出力し、そ
れ以外の範囲にあるときはＬｏｗレベルの信号（以下、
「Ｌ」と表す）を出力する。論理回路３１は入力Ａ、Ｂ
と出力Ｘ、Ｙとを有し、入力に対する出力の関係を図５
に示す。ここで、図中「＊」は任意の値を示し、「→」
は所定時間後にその値が変化することを示す。また、入
力信号処理回路１３は、パワー回路１１の制御情報を入
力するための入力端子１０１、１０２を有している。

【００４４】レベルシフト回路１５は、信号線２５、２
７、２９と、抵抗Ｒ１、Ｒ２と、ＭＯＳＦＥＴＱ１、Ｑ
２と、ダイオードＤ１〜Ｄ３とからなる。図２に示すよ
うに信号線２５には抵抗Ｒ１とＮ型のＭＯＳＦＥＴＱ１
とが直列に接続されており、信号線２７には抵抗Ｒ２と
Ｎ型のＭＯＳＦＥＴＱ２とが直列に接続されている。Ｍ
ＯＳＦＥＴＱ１、Ｑ２のゲートは入力信号処理回路１３
の論理回路３１の出力Ｘ、Ｙにそれぞれ接続されてい
る。信号線２５、２７の一端は抵抗Ｒ１、Ｒ２を介して
プリドライブ回路１７の高圧側端に接続され、他端はＭ
ＯＳＦＥＴＱ１、Ｑ２を介してＰＷＭインバータ用出力
回路の基準電位を与えるグランドラインに接続されてい
る。したがって、ＭＯＳＦＥＴＱ１、Ｑ２がオフしてい
る場合、信号線２５、２７は「Ｈ」の状態になり、ＭＯ
ＳＦＥＴＱ１、Ｑ２がオンしている場合、ＭＯＳＦＥＴ
Ｑ１、Ｑ２が発生する１mA程度の電流により抵抗Ｒ１、
Ｒ２に電圧降下が生じ、信号線２５、２７は「Ｌ」の状
態になる。信号線２５、２７は入力信号回路１３におけ
る論理回路３１の出力に基づいて所定の制御状態にされ
る。また、図中に示されるダイオードＤ１〜Ｄ３は、プ
リドライブ回路１７の状態検出回路３４（後述）の入力
保護のために設けられたものである。なお、特に図示し
ていないが、信号線２５、２７、２９には配線や各回路
素子の存在による浮遊容量が結合されている。

【００４５】プリドライブ回路１７の回路図を図３に示
す。プリドライブ回路１７は、状態検出回路３４と、フ
ィルタ回路ＦＬ１〜ＦＬ３と、ラッチ回路ＲＳ１、ＲＳ
２と、ドライバ制御回路３６と、出力ドライバ回路３７
と、バイパス回路４１と、バイパス制御回路４２ａと、
電源用コンデンサ不足電圧検出回路３５とを有してい
る。状態検出回路３４は、ＮＯＲゲートＮＲ１、ＮＡＮ
ＤゲートＮＡ３、ＮＡ４およびインバータゲートＩＶ３
〜ＩＶ５とからなる。ここで、状態検出回路３４は、レ
ベルシフト回路１５において信号線２５、２７、２９が
全て「Ｈ」または「Ｌ」となる状態以外の状態を検出す
る。すなわち、ＮＯＲゲートＮＲ１は信号線２５、２
７、２９が「Ｌ」、「Ｌ」、「Ｈ」の状態を検出し、こ
の状態のときにのみ、その出力を「Ｈ」とし、ＮＡＮＤ
ゲートＮＡ３は信号線２５、２７が「Ｌ」、「Ｈ」の状
態を検出し、この状態のときにのみ、その出力を「Ｌ」
とし、ＮＡＮＤゲートＮＡ４は信号線２５、２７が
「Ｈ」、「Ｌ」の状態を検出し、この状態の時にのみそ
の出力を「Ｌ」とすることで、信号線２５、２７、２９
の上記３種の論理状態を意味のある制御状態として検出
するようにしている。このように、信号線２５、２７、
２９が全て「Ｈ」または「Ｌ」となる状態以外の状態を
検出することで、信号線２５、２７、２９に浮遊して存
在する浮遊容量の影響による誤動作を防止している。

【００４６】ここで、フィルタ回路ＦＬ１〜ＦＬ３は、
抵抗とダイオードとコンデンサとインバータゲートとか
ら構成される。ラッチ回路ＲＳ１、ＲＳ２はＲＳフリッ
プフロップで構成される。ラッチ回路ＲＳ１はセット入
力／Ｓ１、／Ｓ２、リセット入力／Ｒ、出力／Ｑの端子
を有し、ラッチ回路ＲＳ２はセット入力／Ｓ、リセット
入力／Ｒ、出力Ｑ、／Ｑの端子を有している。ここで、
「／」の記号はアクティブ・ローで動作することを示
す。ラッチ回路ＲＳ１においての優先順位は／Ｓ１＞／
Ｒ＞／Ｓ２となり、ラッチ回路ＲＳ２においては／Ｓ＞
／Ｒとなる。また、ドライバ制御回路３６はＮＡＮＤゲ
ートＮＡ５、ＮＡ６とインバータゲートＩＶ１１〜ＩＶ
１４とから構成される。

【００４７】出力ドライバ回路３７は、スイッチング素
子Ｑ１１とスイッチング素子Ｑ１２を直列に接続した第
１の出力ドライバと、スイッチング素子Ｑ１３とスイッ
チング素子Ｑ１４を直列に接続した第２の出力ドライバ
とからなる。スイッチング素子Ｑ１１、Ｑ１３はＰ型の
ＭＯＳＦＥＴで構成され、スイッチング素子Ｑ１２、Ｑ
１４はＮ型のＭＯＳＦＥＴで構成される。第１の出力ド
ライバにおいて、スイッチング素子Ｑ１１とスイッチン
グ素子Ｑ１２との接続点をこの出力ドライバの出力端と
する。この出力端はパワー素子Ｐ１、Ｐ２のゲート電位
を制御するゲート電位制御線２１に抵抗Ｒ３を介して接
続される。第２の出力ドライバにおいて、スイッチング
素子Ｑ１３とＱ１４との接続点をこの出力ドライバの出
力端とする。この出力端はパワー素子Ｐ１、Ｐ２のソー
ス電位を制御する基準電位制御線２３に接続される。

【００４８】バイパス回路４１は、Ｐ型のＭＯＳＦＥＴ
Ｑ２１とツェナダイオードＺＤ２とからなり、スイッチ
ング素子Ｑ１３に並列に接続される。ツェナダイオード
ＺＤ２はＭＯＳＦＥＴＱ２１のゲート・ソース間に接続
される。バイパス制御回路４２ａは、バイパス回路４１
の開閉を制御するためのものであり、インバータゲート
ＩＶ１５とＰ型のＭＯＳＦＥＴＱ２３とから構成され
る。インバータゲートＩＶ１５の入力には電源用コンデ
ンサ不足電圧検出回路３５からの出力が入力される。電
源用コンデンサ不足電圧検出回路３５は、パワー回路１
１を十分にオン・オフでき得る電圧が電源用コンデンサ
Ｃ１に充電されているか否かを検出するものであり、電
源用コンデンサＣ１の電圧がパワー回路１１を十分にオ
ン・オフできる電圧範囲（通常範囲）内にあるときは
「Ｈ」を出力し、その範囲外にあるときは「Ｌ」を出力
する。電源用コンデンサ不足電圧検出回路３５の出力
は、ラッチ回路ＲＳ１およびバイパス制御回路４２ａに
入力される。

【００４９】このように構成されたプリドライブ回路１
７において、出力ドライバ回路３７の各スイッチング素
子Ｑ１１〜Ｑ１４がオン・オフすることにより制御線２
１、２３の電位が制御され、パワー回路１１内のパワー
素子Ｐ１、Ｐ２がオン・オフされる。電源用コンデンサ
Ｃ１は出力ドライバ回路３７の両端に接続され、制御線
２１、２３を所定の電位に制御する際の電源となる。

【００５０】図４に充電制御回路１９の回路図を示す。
充電制御回路１９は電源用コンデンサＣ１の充電を制御
するための回路である。充電制御回路１９は、電源用コ
ンデンサＣ１の両端電圧を監視するコンデンサ電圧監視
回路４３と、信号を遅延させる遅延回路４５と、プリド
ライブ回路１７の基準電位を監視するプリドライブ基準
電位監視回路４７と、微小な電流である第１の充電電流
を掃引する定電流源ＣＳ２と、第１の充電電流よりも大
きな第２の充電電流を掃引する充電電流回路４９と、充
電電流回路４９を制御する制御回路５１とからなる。

【００５１】コンデンサ電圧監視回路４３は、コンパレ
ータＣＰ１と、抵抗Ｒ４と定電流源ＣＳ１とから構成さ
れる。コンパレータＣＰ１の正入力はノードｐを介して
電源用コンデンサＣ１の低圧側端に接続され、負入力は
抵抗Ｒ４と定電流源ＣＳ１との接続点に接続される。

【００５２】プリドライブ基準電位監視回路４７は、Ｐ
型のＭＯＳＦＥＴＱ４６、Ｑ４７とダイオードＤ５とか
ら構成される。ＭＯＳＦＥＴＱ４６、Ｑ４７のゲートは
共通に接続され、ＭＯＳＦＥＴＱ４７のソースにはダイ
オードＤ５のカソードが接続される。また、ＭＯＳＦＥ
ＴＱ４７のゲートはドレインに接続される。ダイオード
Ｄ５のアノードはノードｐを介して電源用コンデンサＣ
１の低圧側端に接続され、ＭＯＳＦＥＴＱ４６のソース
は端子ｙを介して制御電源Ｖ２の正極に接続される。Ｍ
ＯＳＦＥＴＱ４７のドレインは定電流源ＣＳ２を介し
て、ＭＯＳＦＥＴＱ４６のドレインは抵抗Ｒ５を介し
て、それぞれ制御電源Ｖ２の負極に接続される。プリド
ライブ基準電位監視回路４７は定電流源ＣＳ２により駆
動され、制御電源Ｖ２の正極電圧に対するプリドライブ
回路１７のグランド電位（電源用コンデンサＣ１の低圧
側）を、プリドライブ回路１７の基準電位として監視す
る。ここで、定電流源ＣＳ２は１００μA程度の微小電
流を掃引する。プリドライブ回路１７の基準電位（電源
用コンデンサＣ１の低圧側電位）はパワー素子のオン・
オフ動作に応じて変化する。

【００５３】遅延回路４５は、インバータゲート、抵
抗、ダイオードおよびコンデンサから構成される。ま
た、制御回路５１は、ＮＡＮＤゲートＮＡ７〜ＮＡ１
０、インバータゲートＩＶ１６〜ＩＶ２０、ＮＯＲゲー
トＮＲ２およびラッチ回路ＲＳ３から構成される。

【００５４】充電電流回路４９はサイズの異なるＮ型の
ＭＯＳＦＥＴＱ３１、Ｑ３３とが並列に接続されて構成
され、第２の充電電流を制御する。具体的には、ＭＯＳ
ＦＥＴＱ３１は第２の充電電流を３００mA程度に制御
し、ＭＯＳＦＥＴＱ３３は５０mA程度に制御する。これ
らのＭＯＳＦＥＴＱ３１、Ｑ３３は制御回路５１からの
制御信号によりオン・オフが制御される。バイパス制御
回路４２ｂは抵抗Ｒ６、Ｒ７とＮ型のＭＯＳＦＥＴＱ４
１〜Ｑ４４とから構成され、バイパス制御回路４２ａと
ともに、プリドライブ回路１７におけるバイパス回路４
１のオン・オフを制御する。

【００５５】＜入力される制御信号＞ここで、パワー回
路１１の駆動を制御するために本ＰＷＭインバータ用出
力回路に入力される制御信号について説明する。入力信
号処理回路１３には、入力端子１０１を介して電動機開
放信号および入力端子１０２を介してスイッチング指令
信号が入力される。電動機開放信号は、パワー回路１１
を、パワー素子Ｐ１、Ｐ２の双方がとともにオフとなる
フリーラン状態にするための制御信号である。本実施形
態では、電動機開放信号が「Ｌ」のときにパワー回路１
１がフリーラン状態になるものとする。スイッチング指
令信号はパワー素子Ｐ１、Ｐ２のいずれをオンさせるか
を指令する制御信号である。スイッチング指令信号が
「Ｌ」のとき、第１のパワー素子Ｐ１はオフ、第２のパ
ワー素子Ｐ２はオンし、一方、「Ｈ」のときは、第１の
パワー素子Ｐ１はオン、第２のパワー素子Ｐ２はオフす
るものとする。

【００５６】＜動作の説明＞このように構成されたＰＷ
Ｍインバータ用出力回路の動作について以下に説明す
る。入力信号処理回路１３において、入力端子１０１、
１０２を介してパワー回路１１の駆動を指令するための
信号が入力されると、これらの信号に基づき所定の論理
信号が生成される。レベルシフト回路１５において、こ
の論理信号に基づき信号線２５、２７が所定の制御状態
にされる。プリドライブ回路１７において、信号線２
５、２７の制御状態を検出し、検出した制御状態に基づ
いて、電源用コンデンサＣ１を電源として制御線２１、
２３の電位を変化させることにより、パワー回路１１の
パワー素子Ｐ１、Ｐ２のオン・オフを制御する。これに
より、出力端が直流主電源Ｖ１の正側または負側に切り
換えて接続されることにより、所望のＰＷＭ電圧が得ら
れる。また、この間、電源用コンデンサＣ１の充電は充
電制御回路１９により制御される。以下に、通常運転時
におけるパワー回路１１の駆動動作について詳細に説明
する。なお、通常運転時においては、制御電源Ｖ２の電
圧および電源用コンデンサＣ１の充電電圧は正常範囲内
にあるものとする。

【００５７】＜パワー回路の駆動制御＞最初に、パワー
回路１１内の第１のパワー素子Ｐ１をオフさせ、第２の
パワー素子Ｐ２をオンさせる場合を考える。このとき、
電動機開放信号は「Ｈ」に、スイッチング指令信号は
「Ｌ」である。

【００５８】入力信号処理回路１３において、制御電源
Ｖ２の電圧は正常範囲内にあるため、制御電源監視回路
３３は「Ｈ」を出力する。電動機開放信号が「Ｈ」であ
るため、論理回路３１の入力Ａには「Ｈ」が入力され
る。スイッチング指令信号は「Ｌ」であるため、入力Ｂ
には「Ｌ」が入力される。このとき、図５より論理回路
３１の出力Ｘは「Ｌ」、出力Ｙは最初「Ｈ」になる。し
たがって、レベルシフト回路１５において、トランジス
タＱ１がオフし信号線２５は「Ｈ」になり、トランジス
タＱ２がオンし信号線２７は「Ｌ」になる。ここで、出
力Ｙは最初「Ｈ」を出力しているが、所定時間経過後
「Ｌ」を出力する。この所定時間は、論理回路３１が最
初に出力した後、ラッチ回路ＲＳ１、ＲＳ２において制
御状態が保持されるまでの時間以上に設定される。

【００５９】プリドライブ回路１７において、状態検出
回路３４は、レベルシフト回路１５の信号線２５、２７
の状態を検出する。すなわち、信号線２５、２７の状態
がそれぞれ「Ｈ」、「Ｌ」のとき、状態検出回路３４に
おいて、ＮＡＮＤゲートＮＡ４がこの状態を検出する。
このとき、ＮＡＮＤゲートＮＡ４には「Ｈ」と「Ｈ」が
入力されるため、出力は「Ｌ」となる。また、ＮＡＮＤ
ゲートＮＡ３には「Ｌ」と「Ｌ」が入力されるため、出
力は「Ｈ」となる。また、ＮＯＲゲートＮＲ１には信号
線２５により１つの入力が「Ｈ」となるため、その出力
は「Ｌ」となる。ここで、信号線２９の状態は、バイパ
ス制御回路４２ａ、４２ｂにより決定され、通常運転時
においては「Ｈ」である。これについては後述する。

【００６０】状態検出回路３４からの出力信号は、フィ
ルタ回路ＦＬ１〜ＦＬ３を介してラッチ回路ＲＳ１、Ｒ
Ｓ２に入力される。ここで、フィルタ回路ＦＬ１〜ＦＬ
３は状態検出回路３４を構成する論理ゲートの遅延によ
り発生するノイズを除去するとともに波形の整形を行う
ものである。フィルタ回路ＦＬ１は入力を反転させて出
力する。ここで、上記した論理ゲートの遅延による発生
ノイズは極めて微小であり、また、極短時間で消滅する
ものであり、多くの場合は問題にならない。このような
場合は、これらのフィルタ回路ＦＬ１〜ＦＬ３はなくて
もよい。なお、この場合、論理を適合させるため、フィ
ルタ回路ＦＬ１を構成するインバータゲートに相当する
部分は必要であることは言うまでもない。

【００６１】ラッチ回路ＲＳ１のセット入力／Ｓ１には
電源用コンデンサ不足電圧検出回路３５の出力が入力さ
れる。電源用コンデンサ不足電圧検出回路３５は、電源
用コンデンサＣ１の充電電圧が正常範囲内であるため
「Ｈ」を出力する。したがって、ラッチ回路ＲＳ１のセ
ット入力／Ｓ１には電源用コンデンサ不足電圧検出回路
３５から「Ｈ」が入力される。ラッチ回路ＲＳ１のセッ
ト入力／Ｓ２にはＮＯＲゲートＮＲ１からフィルタ回路
ＦＬ１を介して「Ｈ」が入力され、リセット入力／Ｒに
はフィルタ回路ＦＬ３を介してＮＡＮＤゲートＮＡ４か
ら「Ｌ」が入力される。したがって、ラッチ回路ＲＳ１
はリセットされて出力／Ｑから「Ｈ」が出力される。同
様に、ラッチ回路ＲＳ２のセット入力／Ｓにはフィルタ
回路ＦＬ２を介して「Ｈ」が、リセット入力／Ｒにはフ
ィルタ回路ＦＬ３を介して「Ｌ」が入力されるため、ラ
ッチ回路ＲＳ２はリセットされて出力／Ｑから「Ｈ」
が、出力Ｑから「Ｌ」が出力される。したがって、ＮＡ
ＮＤゲートＮＡ５の入力は全て「Ｈ」になるため、出力
は「Ｌ」になり、スイッチング素子Ｑ１１、Ｑ１２にイ
ンバータゲートＩＶ１１、ＩＶ１２を介して「Ｈ」が入
力される。

【００６２】また、ＮＡＮＤゲートＮＡ６には、ラッチ
回路ＲＳ２の出力Ｑから「Ｌ」が入力されるため、ＮＡ
ＮＤゲートＮＡ６の出力は「Ｈ」になる。スイッチング
素子Ｑ１３、Ｑ１４にはインバータＩＶ１３、ＩＶ１４
を介して「Ｌ」が入力される。したがって、スイッチン
グ素子Ｑ１２、Ｑ１３がオンする。スイッチング素子Ｑ
１２、Ｑ１３はオンして、導通することにより電源用コ
ンデンサＣ１を電源としてゲート電位制御線２１、基準
電位制御線２３を所定電位にする。すなわち、ゲート電
位制御線２１が「Ｌ」になり、基準電位制御線２３が
「Ｈ」になる。これにより、パワー回路１１内の第１の
パワー素子Ｐ１がオフし、第２のパワー素子Ｐ２がオン
する。

【００６３】この間、スイッチング素子Ｑ１３に並列に
接続されたバイパス回路４１は、バイパス制御回路４２
ａ、４２ｂの制御のもと通常動作時はオフしており、前
述の動作に対しては影響しないようになっている。これ
らの回路４１、４２ａ、４２ｂの動作については後述す
る。

【００６４】以上のように、第１のパワー素子Ｐ１がオ
フして第２のパワー素子Ｐ２がオンするが、この時、こ
れらのパワー素子の動作に伴って、プリドライブ回路１
７の基準電位は降下する。一方、信号線２５、２７、２
９の状態はこれらの信号線に浮遊する浮遊容量が影響
し、プリドライブ回路１７の基準電位が降下する際に、
全てが一瞬「Ｈ」の状態となる。これは上記浮遊容量の
蓄積電荷が各信号線に流入するためである。しかし、状
態検出回路３４によって信号線２５、２７、２９が全て
「Ｈ」の状態は検出しないように構成しているため、こ
の浮遊容量の影響によりプリドライブ回路１７が誤って
動作することはない。

【００６５】また、上記の場合、入力信号処理回路１３
の論理回路３１の出力Ｙは、所定時間経過後、すなわ
ち、電動機開放信号およびスイッチング指令信号に基づ
く制御状態がラッチ回路ＲＳ１、ＲＳ２でラッチされた
後、図５に示すように「Ｈ」から「Ｌ」に切り変わり、
論理回路３１の出力Ｘ、Ｙがともに「Ｌ」になる。論理
回路３１の出力Ｘ、Ｙがともに「Ｌ」になると、トラン
ジスタＱ１、Ｑ２がともにオフになり、信号線２５、２
７を流れる電流を遮断する。これにより、入力信号処理
回路１３とプリドライブ回路１７とが電気的に遮断され
る。このように、入力信号処理回路１３とプリドライブ
回路１７とを遮断しても、パワー回路１１の制御が不可
能になることはない。つまり、電動機開放信号およびス
イッチング指令信号に基づく制御状態がラッチ回路ＲＳ
１、ＲＳ２に保持された後に遮断されるため、制御状態
はラッチ回路ＲＳ１、ＲＳ２に保持されており、プリド
ライブ回路１７と入力信号処理回路１３とが切り離され
ても、この状態に基づいてパワー回路１１に対して継続
して制御を行うことができる。本実施形態のＰＷＭイン
バータ用出力回路は、このようにパワー回路１１に対す
る制御情報を入力し、プリドライブ回路１７に伝達し、
制御情報に基づいた制御状態を保持した後で、制御情報
を伝達する信号線２５、２７に流れる電流を遮断するこ
とによりレベルシフト回路１５におけるＭＯＳＦＥＴＱ
２の消費電力を低減している。

【００６６】なお、この場合、レベルシフト回路１５に
おけるＭＯＳＦＥＴＱ２の消費電力は比較的小さく、ま
た、電源用コンデンサＣ１は充電状態にあり（後述）、
電荷が消費されることもないため、ＭＯＳＦＥＴＱ２を
オンし続けて信号線２７を遮断しないようにしてもよ
い。すなわち、論理回路３１の出力Ｙは所定時間経過後
も「Ｈ」のままでもよい。

【００６７】次に、第１のパワー素子Ｐ１をオン、第２
のパワー素子Ｐ２をオフさせる場合を考える。このと
き、電動機開放信号およびスイッチング指令信号はとも
に「Ｈ」になる。電動機開放信号と制御電源監視回路３
３の出力とはともに「Ｈ」であるため、入力信号処理回
路１３において、論理回路３１の入力Ａにはインバータ
ＩＶ１を介して「Ｈ」が入力される。論理回路３１の入
力Ｂには「Ｈ」が入力される。図５より、論理回路３１
の出力Ｘは最初「Ｈ」に、出力Ｙは「Ｌ」になる。ここ
で、出力Ｘは最初「Ｈ」を出力し、所定時間経過後、レ
ベルシフト回路１５を制御電源Ｖ２から切り離すために
「Ｌ」になる。したがって、論理回路３１からの出力信
号の出力直後は、トランジスタＱ１はオンし、トランジ
スタＱ２はオフする。このため、レベルシフト回路１５
において、信号線２５は「Ｌ」に、信号線２７は「Ｈ」
になる。

【００６８】その後、プリドライブ回路１７において、
状態検出回路３４は、このときの信号線２５、２７の状
態をＮＡＮＤゲートＮＡ３により検出する。つまり、Ｎ
ＡＮＤゲートＮＡ３は、その入力がともに「Ｈ」になる
ため「Ｌ」を出力する。また、ＮＡＮＤゲートＮＡ４
は、その入力がともに「Ｌ」になるため「Ｈ」を出力す
る。また、信号線２７は「Ｈ」であるため、ＮＯＲゲー
トＮＲ１は他の入力にかかわらず「Ｌ」を出力する。

【００６９】ラッチ回路ＲＳ１において、セット入力／
Ｓ１には電源用コンデンサ不足電圧検出回路３５から
「Ｈ」が、セット入力／Ｓ２にはＮＯＲゲートＮＲ１か
らフィルタ回路ＦＬ１を介して「Ｈ」が、リセット入力
／ＲにはＮＡＮＤゲートＮＡ４からフィルタ回路ＦＬ３
を介して「Ｈ」がそれぞれ入力される。この場合、ラッ
チ回路ＲＳ１の出力／Ｑは変化せず、現在保持している
状態（パワー素子Ｐ１をオフ、パワー素子Ｐ２をオンさ
せるときの状態）が出力される。すなわち、出力／Ｑか
ら「Ｈ」が出力される。また、ラッチ回路ＲＳ２におい
ては、セット入力／ＳにはＮＡＮＤゲートＮＡ３からフ
ィルタ回路ＦＬ２を介して「Ｌ」が入力されるため、ラ
ッチ回路ＲＳ２はセットされて出力／Ｑから「Ｌ」が出
力される。

【００７０】ドライバ制御回路３６のＮＡＮＤゲートＮ
Ａ５において、ラッチ回路ＲＳ２の出力／Ｑから「Ｌ」
が入力されるため、ＮＡＮＤゲートＮＡ５の出力は
「Ｈ」となる。また、ＮＡＮＤゲートＮＡ６において、
電源用コンデンサ不足電圧検出回路３５から「Ｈ」が、
ラッチ回路ＲＳ１の出力／Ｑから「Ｈ」が、ラッチ回路
ＲＳ２の出力Ｑから「Ｈ」が入力されるため、「Ｌ」が
出力される。したがって、出力ドライバ回路３７のスイ
ッチング素子Ｑ１１、Ｑ１２に「Ｌ」が入力され、スイ
ッチング素子Ｑ１１がオンする。また、スイッチング素
子Ｑ１３、Ｑ１４に「Ｈ」が入力され、スイッチング素
子Ｑ１４がオンする。これにより、電源用コンデンサＣ
１を電源として、ゲート電位制御線２１は「Ｈ」に、基
準電位制御線２３は「Ｌ」に制御され、パワー回路１１
内の第１のパワー素子Ｐ１がオンし、第２のパワー素子
Ｐ２がオフする。

【００７１】以上のように、第１のパワー素子Ｐ１がオ
ンして第２のパワー素子Ｐ２がオフするが、この時、こ
れらのパワー素子の動作に伴って、プリドライブ回路１
７の基準電位は上昇する。一方、信号線２５、２７、２
９の状態はこれらの信号線に浮遊する浮遊容量が影響
し、プリドライブ回路１７の基準電位が上昇する際に、
全てが一瞬「Ｌ」の状態となる。これは上記浮遊容量へ
の充電電流が各信号線より流出するためである。しか
し、状態検出回路３４によって信号線２５、２７、２９
が全て「Ｌ」の状態は検出しないように構成しているた
め、この浮遊容量の影響によりプリドライブ回路１７が
誤って動作することはない。また、この場合も同様に、
制御状態がラッチされた後、論理回路３１によりレベル
シフト回路１５の信号線２５、２７が遮断される。これ
により、パワー回路１１駆動時のレベルシフト回路１５
におけるＭＯＳＦＥＴＱ１の消費電力並びに電源用コン
デンサＣ１の電荷消費量を削減できる。

【００７２】最後に、パワー素子Ｐ１、Ｐ２をともにオ
フするフリーラン状態に制御する場合の動作について説
明する。

【００７３】この場合、電動機開放信号は「Ｌ」にな
る。このとき、入力信号処理回路１３において、論理回
路３１の入力Ａが「Ｌ」になり、図５より出力Ｘおよび
出力Ｙはともに「Ｈ」になる。トランジスタＱ１、Ｑ２
はともにオンし、信号線２５、２７はともに「Ｌ」にな
る。また、前述のように通常運転時においては信号線２
９は「Ｈ」である。プリドライブ回路１７において、状
態検出回路３４はこのとき信号線２５、２７、２９の状
態をＮＯＲゲートＮＲ１により検出する。つまり、状態
検出回路３４のＮＯＲゲートＮＲ１に対する入力は全て
「Ｌ」となり、その出力は「Ｈ」になる。また、ＮＡＮ
ＤゲートＮＡ３、ＮＡ４の出力はともに「Ｈ」になる。
これにより、ラッチ回路ＲＳ１のセット入力／Ｓ１は
「Ｈ」に、セット入力／Ｓ２は「Ｌ」に、リセット入力
／Ｒは「Ｈ」になり、ラッチ回路ＲＳ１はセットされて
出力／Ｑは「Ｌ」になる。

【００７４】したがって、ドライバ制御回路３６のＮＡ
ＮＤゲートＮＡ５、ＮＡ６に対する入力のうち少なくと
も１つが「Ｌ」となるため、それらの出力はともに
「Ｈ」となる。このため、出力ドライバ回路３７のスイ
ッチング素子Ｑ１１〜Ｑ１４に「Ｌ」が入力され、スイ
ッチング素子Ｑ１１とＱ１３がオンし、ゲート電位制御
線２１および基準電位制御線２３がともに「Ｈ」に制御
され、パワー回路１１内のパワー素子Ｐ１、Ｐ２のゲー
ト−ソース間電圧はゼロとなり、ともにオフにされる。
すなわち、フリーラン状態に制御される。このとき、フ
リーラン状態はスイッチング素子Ｑ１１とＱ１３のオン
により瞬時に実現されるが、これにより何らかのトラブ
ルが発生した際の電動機及び制御装置の保護を瞬時に行
うことができ、システムをより安全なものとすることが
できる。

【００７５】ここでは、制御線２１、２３をともに
「Ｈ」としてフリーラン状態に制御したが、こうするこ
とによりフリーラン状態においても電源用コンデンサＣ
１への充電が可能となる（詳細は後述）。なお、単にフ
リーラン状態に制御するのであれば、制御線２１、２３
をともに「Ｌ」としてもよい。

【００７６】以上のように、パワー素子Ｐ１、Ｐ２をと
もにオフしてフリーラン状態とするが、この時これらの
パワー素子の動作に伴ってプリドライブ回路１７の基準
電位は下降あるいは上昇する。一方、信号線２５、２
７、２９の状態は、これらの信号線に浮遊する浮遊容量
が影響し、プリドライブ回路１７の基準電位が下降する
場合は全てが一瞬「Ｈ」となり、上昇する場合は全てが
一瞬「Ｌ」となる。しかし、状態検出回路３４によっ
て、信号線２５、２７、２９が全て「Ｈ」あるいは
「Ｌ」の状態は検出しないように構成しているため、こ
の浮遊容量の影響によりプリドライブ回路１７が誤って
動作することはない。また、この場合も前述のように、
制御状態がラッチされた後、論理回路３１の出力Ｘおよ
び出力Ｙをともに「Ｌ」としてレベルシフト回路１５の
信号線２５、２７が遮断されるようにしてもよい。これ
により、パワー回路１１駆動時のレベルシフト回路１５
におけるＭＯＳＦＥＴＱ１の消費電力並びに電源用コン
デンサＣ１の電荷消費量を削減できる。

【００７７】以上のようにして、本実施形態のインバー
タ用出力回路において、電動機開放信号およびスイッチ
ング指令信号に基づいてパワー回路１１のパワー素子Ｐ
１、Ｐ２の開閉を制御することができる。

【００７８】＜電源用コンデンサの充電動作＞以下に、
電源用コンデンサＣ１の充電動作について詳細に説明す
る。本ＰＷＭインバータ用出力回路は、出力ドライバ回
路３７のスイッチング素子Ｑ１３がオンしているとき
に、電源用コンデンサＣ１の充電を行う。このときの電
源用コンデンサＣ１の充電経路を図６に示す。充電経路
は図において破線で示されている。すなわち、充電経路
は、制御電源Ｖ２（正極）→パワー素子Ｐ２の寄生ダイ
オードＢＤ２→バイパス回路４１またはスイッチング素
子Ｑ１３→電源用コンデンサＣ１→充電電流回路４９→
制御電源Ｖ２（負極）となる。ここで、パワー素子Ｐ２
の寄生ダイオードＢＤ２はパワー素子Ｐ２の両端電位の
関係ではオンしない場合がある。この場合は、出力端子
１０４、端子ｙを介して他の相の巻線を経由して充電電
流が流れる。いずれの場合も、パワー回路１１の出力端
を経由して充電電流が流れる。

【００７９】充電制御回路１９は、電源投入直後等の運
転開始前の初期状態において電源用コンデンサＣ１を充
電（以下、「初期充電」という。）する場合と、定常運
転動作中において消費されるエネルギーの回復のために
充電（以下、「リフレッシュ充電」という。）する場合
において、充電の制御を切り換えて行っている。すなわ
ち、リフレッシュ充電時においては、定常運転中の電源
用コンデンサＣ１の充電を迅速に行う必要があることか
ら、初期充電よりも大きな充電電流を用いて充電を行う
ようにした。本実施形態では、初期充電電流は５０mA程
度とし、リフレッシュ充電電流は３００mA程度とする。
ここで、初期充電においてもリフレッシュ充電時と同様
に、大きな充電電流で充電するようにすると、電動機の
Ｕ・Ｖ・Ｗの各相に対して電源用コンデンサＣ１は設け
られており、初期充電時において各相の電源用コンデン
サＣ１に対して一時に充電電流が流れるため、全充電電
流は非常に大きなものになる。このため、制御電源Ｖ２
の出力電力容量（以下、「容量」という。）を大きくす
る必要があるが、これはコストの増加並びに制御電源Ｖ
２の大型化を招く。このため、本ＰＷＭインバータ用出
力回路では、初期充電電流をリフレッシュ充電電流より
も小さくした。

【００８０】＜充電制御回路における個々の回路の動作
＞まず、充電制御回路１９における各回路の個々の動作
について説明する。コンデンサ電圧監視回路４３におい
て、充電中は、バイパス回路４１またはスイッチング素
子Ｑ１３がオンするため（詳細は後述）、コンパレータ
ＣＰ１の負入力は、抵抗Ｒ４を介して電源用コンデンサ
Ｃ１の高圧側端に接続されることになる。一方、コンパ
レータＣＰ１の正入力は電源用コンデンサＣ１の低圧側
端に接続されている。したがって、コンパレータＣＰ１
には電源用コンデンサＣ１の両端電圧に応じた値が入力
される。コンパレータＣＰ１は、電源用コンデンサＣ１
の両端電圧が、抵抗Ｒ４と定電流源ＣＳ１とで決定され
る所定電圧よりも大きくなったときに「Ｌ」を出力す
る。コンデンサ電圧監視回路４３は電源用コンデンサＣ
１の電圧を監視することにより、その充電状態を確認す
るものであり、充電が不足している時は「Ｈ」を出力
し、充電が十分である時には「Ｌ」を出力する。

【００８１】プリドライブ基準電位監視回路４７は、パ
ワー素子Ｐ１、Ｐ２の開閉にともない上下するプリドラ
イブ回路１７の基準電位の絶対値が所定値よりも低くな
ったか否かを監視する。プリドライブ基準電位監視回路
４７は、ダイオードＤ５のアノードでの電圧およびＭＯ
ＳＦＥＴＱ４７のソースでの電圧を入力とし、ＭＯＳＦ
ＥＴＱ４６のドレインの電圧を出力とする。具体的に
は、ノードｐを介して入力する電圧をＶi1、端子ｙを介
して入力する電圧をＶi2、プリドライブ基準電位監視回
路４７内のダイオードＤ５の電圧降下をＶfとすると、
Ｖi1＜Ｖi2＋Ｖfの関係を満たすときに「Ｈ」を出力
し、前記関係を満たさないときは「Ｌ」を出力する。す
なわち、プリドライブ基準電位監視回路４７は、プリド
ライブ回路１７の基準電位が、所定値以下になったとき
に「Ｈ」を出力し、所定値より高いときには「Ｌ」を出
力する。この所定値はプリドライブ基準電位監視回路４
７を構成するダイオードの電圧降下の値Ｖfにより決定
される。

【００８２】また、遅延回路４５は、コンデンサ電圧監
視回路４３においてコンパレータＣＰ１により遅延が生
ずるため、プリドライブ基準電位監視回路４７からの出
力信号を遅延させることにより、この信号と、コンデン
サ電圧監視回路４３からの出力信号とを同期させるよう
にしたものである。

【００８３】＜初期充電時の動作＞以下に、初期充電時
の充電制御回路１９の動作について説明する。なお、初
期充電時においては、パワー回路１１はフリーラン状態
に制御される。このため、出力ドライバ回路３７中のス
イッチング素子Ｑ１１、Ｑ１３がオンしている。

【００８４】ここで、初期充電時において重要な役割を
果たす、スイッチング素子Ｑ１３に並列に接続されたバ
イパス回路４１について説明しておく。

【００８５】出力ドライバ回路３７の各スイッチング素
子Ｑ１１〜Ｑ１４はＭＯＳＦＥＴで構成されるため、そ
れらのドレイン・ソース間には寄生ダイオードが形成さ
れる。寄生ダイオードは各スイッチング素子Ｑ１１〜Ｑ
１４のドレイン・ソース関に逆方向電圧が印加された場
合にオンし、逆導通方向に電流経路を形成する。寄生ダ
イオードはラッチアップや誤動作の原因となるため、寄
生ダイオードに電流を流さないようにする必要がある。
初期充電時においては、電源用コンデンサＣ１の端子間
電圧は低く、この電圧がある程度上昇するまでは、スイ
ッチング素子Ｑ１３をオンできない。したがって、この
間スイッチング素子Ｑ１３の寄生ダイオードに充電電流
が流れる恐れがある。バイパス回路４１は、このような
寄生ダイオードの影響を阻止するために設けられた回路
である。このバイパス回路４１は初期充電時のみオンし
てスイッチング素子Ｑ１３と並列してバイパス経路を形
成し、スイッチング素子Ｑ１３の寄生ダイオードへの充
電電流の流入を阻止する。バイパス回路４１のオン・オ
フの制御はバイパス制御回路４２ａ、４２ｂにより行
う。

【００８６】電源用コンデンサＣ１の初期充電中、充電
制御回路１９の制御回路５１において、インバータＩＶ
１８を介して出力される初期充電完了信号は「Ｌ」とな
る。ここで、初期充電完了信号は、初期充電が完了する
までは「Ｌ」であり、初期充電が完了したときに「Ｈ」
になる。したがって、バイパス制御回路４２ｂにおい
て、初期充電中、ＭＯＳＦＥＴＱ４１、Ｑ４２はともに
オフする。このため、ＭＯＳＦＥＴＱ４４のゲートには
「Ｈ」が入力され、ＭＯＳＦＥＴＱ４４はオンする。ま
た、このとき、電源用コンデンサＣ１は十分に充電され
ていないため、電源用コンデンサＣ１の両端電圧が低
く、電源用コンデンサ不足電圧検出回路３５は「Ｌ」
（異常）を出力する。バイパス制御回路４２ａにおい
て、ＭＯＳＦＥＴＱ２３にはインバータゲートＩＶ１５
を介して「Ｈ」が入力され、ＭＯＳＦＥＴＱ２３はオフ
する。したがって、信号線２９は「Ｌ」になる。バイパ
ス回路４１において、ＭＯＳＦＥＴＱ２１のゲートには
「Ｌ」が入力され、ＭＯＳＦＥＴＱ２１はオンし、スイ
ッチング素子Ｑ１３と並列にバイパス経路が形成され
る。これにより、充電電流はＭＯＳＦＥＴＱ１３の寄生
ダイオードを通過せずに、バイパス回路４１により形成
されたバイパス経路を通過するため、寄生ダイオードの
影響を阻止できる。

【００８７】その後、電源用コンデンサＣ１が十分に充
電され、電源用コンデンサＣ１の両端電圧が十分に高く
なると、電源用コンデンサ不足電圧検出回路３５は
「Ｈ」を出力するため、バイパス制御回路４２ａにおい
てＭＯＳＦＥＴＱ２３はオンする。また、初期充電完了
信号が「Ｈ」になり、バイパス制御回路４２ｂにおいて
ＭＯＳＦＥＴＱ４４がオフする。したがって、信号線２
９は「Ｈ」になる。よって、ＭＯＳＦＥＴＱ２１はオフ
し、バイパス経路は消滅する。このように、バイパス回
路４１とバイパス制御回路４２ａ、４２ｂとにより、初
期充電中にはスイッチング素子Ｑ１３に対して、その寄
生ダイオードの導通を阻止するように充電電流の迂回経
路が形成される。

【００８８】以下に、初期充電時の充電制御回路１９の
動作について説明する。初期充電は制御電源Ｖ２が投入
されることにより行われる。制御電源Ｖ２が投入される
と、その電圧が十分な値にまで上昇するまで、制御電源
監視回路３３は「Ｌ」を出力する。このとき、制御回路
５１において、ラッチ回路ＲＳ３のセット入力／Ｓに
「Ｌ」が入力され、出力Ｑは「Ｈ」になる。ＮＯＲゲー
トＮＲ２にはラッチ回路ＲＳ３の出力Ｑから「Ｈ」が入
力されるため、ＮＯＲゲートＮＲ２の出力は「Ｌ」にな
り、ＮＡＮＤゲートＮＡ９の出力は「Ｈ」になり、充電
電流回路４９において、ＭＯＳＦＥＴＱ３１はオフす
る。

【００８９】また、プリドライブ回路１７の基準電位が
制御電源Ｖ２の正極側電位近くにまで十分に降下してい
る場合、プリドライブ基準電位監視回路４７は「Ｈ」を
出力する。ＮＡＮＤゲートＮＡ１０において、ラッチ回
路ＲＳ３およびプリドライブ基準電位監視回路４７を介
して「Ｈ」が入力されるため、「Ｌ」が出力される。し
たがって、充電電流回路４９において、ＭＯＳＦＥＴＱ
３３はオンする。

【００９０】一方、プリドライブ回路１７の基準電位が
降下していない場合、プリドライブ基準電位監視回路４
７は「Ｌ」を出力し、ＭＯＳＦＥＴＱ３３をオフしてい
る。これにより初期充電時における充電電流回路４９の
ＭＯＳＦＥＴＱ３３の損失を抑えている。

【００９１】このように、初期充電時にプリドライブ回
路１７の基準電位が十分に降下した場合、充電電流回路
４９おけるＭＯＳＦＥＴＱ３１がオフし、ＭＯＳＦＥＴ
Ｑ３３がオンする。これにより、制御電源Ｖ２→パワー
素子Ｐ２の寄生ダイオード（または他相の巻線）→バイ
パス回路４１→電源コンデンサＣ１→充電電流回路４９
のＭＯＳＦＥＴＱ３３→制御電源Ｖ２（負極）の充電経
路が形成される。また、定電流源ＣＳ２は、プリドライ
ブ基準電位監視回路４７を駆動するために微小電流を掃
引するものであるが、この微小電流により、さらに、制
御電源Ｖ２（正極）→パワー素子Ｐ２の寄生ダイオード
（または他相の巻線）→バイパス回路４１→電源コンデ
ンサＣ１→プリドライブ基準電位監視回路４７→定電流
源ＣＳ２→制御電源Ｖ２（負極）の充電経路が存在す
る。このため、電源用コンデンサＣ１は、ＭＯＳＦＥＴ
Ｑ３３による５０mA程度の充電電流とともに定電流源Ｃ
Ｓ２による１００μA程度の微小電流で充電される。プ
リドライブ回路１７の基準電位が降下していない場合
は、ＭＯＳＦＥＴＱ３３による５０mA程度の充電電流を
オフしてＭＯＳＦＥＴＱ３３の損失を抑えているが、こ
の場合においても前述の定電流源ＣＳ２による１００μ
A程度の微小電流は発生しており、僅かではあるが電源
用コンデンサＣ１の充電を可能としている。また、定電
流源ＣＳ２は僅かながらもプリドライブ回路１７から電
流を掃引するため、プリドライブ回路１７の基準電位の
降下を促進させてＭＯＳＦＥＴＱ３３による５０mA程度
の充電電流の発生タイミングを早める働きもある。

【００９２】本実施形態のＰＷＭインバータ用出力回路
は、充電制御回路１９において、ラッチ回路ＲＳ３から
の出力をインバータゲートＩＶ１８を介して出力端子１
０３から初期充電完了信号として出力する。初期充電中
においては、前述のようにラッチ回路ＲＳ３の出力Ｑは
「Ｈ」であり、充電が完了し、電源用コンデンサＣ１の
電圧が所定値以上に上昇すると、コンデンサ電圧監視回
路４３は「Ｌ」になるため、ラッチ回路ＲＳ３の入力／
Ｒは「Ｌ」になり、出力Ｑは「Ｌ」になる。すなわち、
初期充電完了信号は、初期充電が完了していないときは
「Ｌ」となり、初期充電が完了すると「Ｈ」になる。こ
の初期充電完了信号を外部機器において用いることによ
り、安全に機器の駆動等が実現できる。また、初期充電
完了後はラッチ回路ＲＳ３の出力Ｑが「Ｌ」となること
により、ＭＯＳＦＥＴＱ３３はオフし、次に述べるリフ
レッシュ充電動作ができるようにＮＯＲゲートＮＲ２の
一方の入力を「Ｌ」としている。

【００９３】＜リフレッシュ充電時の動作＞次にリフレ
ッシュ充電時の充電制御回路１９の動作について説明す
る。リフレッシュ充電において、充電を開始する条件は
３つある。すなわち、（１）第２のパワー素子Ｐ２がオンするための制御状態
が入力信号処理回路１３から出力（スイッチング素子Ｑ
１２、Ｑ１３をオン）（２）プリドライブ回路１７の基準電位レベルが所定値
以下に降下（入力信号処理回路１３からの制御状態に基
づき、パワー素子Ｐ１、Ｐ２を切り換えようとしても、
プリドライブ回路１７の動作遅延時間やパワー素子Ｐ
１、Ｐ２のオン・オフ遅延時間等が存在するため、プリ
ドライブ回路１７の基準電位は瞬時には降下しない。し
たがって、基準電位の降下を待つ必要がある。）（３）電源用コンデンサＣ１の両端電圧が所定値以下に
低下（充電不足）の上記各条件を満たしたときにリフレッシュ充電を行
う。

【００９４】したがって、リフレッシュ充電を開始する
ときは、条件（１）より、電動機開放信号は「Ｈ」、ス
イッチング指令信号は「Ｌ」となり、条件（２）より、
プリドライブ基準電位監視回路４７の出力は「Ｈ」とな
り、条件（３）より、コンデンサ電圧監視回路４３の出
力は「Ｈ」となる。

【００９５】リフレッシュ充電時では、入力信号処理回
路１３において、制御電圧Ｖ２の電圧は正常範囲内にあ
るため、制御電源監視回路３３は「Ｈ」を出力する。Ｎ
ＡＮＤゲートＮＡ１は「Ｌ」を出力する。したがって、
ＮＡＮＤゲートＮＡ２において、「Ｈ」のみが入力さ
れ、「Ｌ」が出力される。充電制御回路１９のＮＡＮＤ
ゲートＮＡ８において、コンデンサ電圧監視回路４３か
らの信号がインバータゲートＩＶ１６を介して反転され
て「Ｌ」が、プリドライブ基準電位監視回路４７から遅
延回路４５を介して「Ｈ」が入力されるため、「Ｈ」が
出力される。ラッチ回路ＲＳ３において、セット入力／
Ｓには制御電源監視回路３３から「Ｈ」が入力され、リ
セット入力／ＲにはＮＡＮＤゲートＮＡ８から「Ｈ」が
入力されるため、出力Ｑは変化せず、ラッチしているデ
ータをそのまま出力する。このとき出力Ｑは「Ｌ」とな
る。以下にこの理由を説明する。

【００９６】充電制御回路１９の制御回路５１におい
て、ラッチ回路ＲＳ３のセット入力／Ｓには制御電源監
視回路３３の出力が入力されるため、ラッチ回路ＲＳ３
がセットされるのは制御電源Ｖ２の投入時や異常時にお
ける電圧不足を検出した時である。したがって、通常運
転時において、ラッチ回路ＲＳ３がセットされ、出力Ｑ
が「Ｌ」から「Ｈ」になることはない。また、先に説明
した初期充電完了時において、ラッチ回路ＲＳ３はリセ
ットされ、出力Ｑは「Ｌ」となる。したがって、ラッチ
回路ＲＳ３は初期充電が完了して一旦リセットされる
と、通常運転時においてはセットされないため、出力Ｑ
からは「Ｌ」を出力する。

【００９７】以上のようにラッチ回路ＲＳ３は「Ｌ」を
出力するため、ＮＡＮＤゲートＮＡ１０の出力は「Ｈ」
となり、ＭＯＳＦＥＴＱ３３はオフする。ＮＡＮＤゲー
トＮＡ７において、コンデンサ電圧監視回路４３および
遅延回路４５を介してプリドライブ基準電位監視回路４
７から「Ｈ」が入力されるため、「Ｌ」が出力される。
ＮＯＲゲートＮＲ２において、ラッチ回路ＲＳ３から
「Ｌ」が、入力信号処理回路１３のＮＡＮＤゲートＮＡ
２から「Ｌ」が入力されるため、「Ｈ」が出力される。
したがって、制御回路５１のＮＡＮＤゲートＮＡ９にお
いて、入力は全て「Ｈ」になり、出力が「Ｌ」となる。
充電電流回路４９のＭＯＳＦＥＴＱ３１には「Ｈ」が入
力され、ＭＯＳＦＥＴＱ３１がオンする。

【００９８】このように、通常運転時においては、上記
３つの条件に基づきリフレッシュ充電を行う。このと
き、充電電流回路４９において、ＭＯＳＦＥＴＱ３１が
オンし、ＭＯＳＦＥＴＱ３３がオフする。これにより、
制御電源Ｖ２→パワー素子Ｐ２の寄生ダイオード（また
は他相の巻線）→スイッチング素子Ｑ１３→電源コンデ
ンサＣ１→ＭＯＳＦＥＴＱ３１の充電経路が形成され
る。また、この場合、ＭＯＳＦＥＴＱ３１により初期充
電時の充電電流（５０mA程度）よりも大きい３００mA程
度の充電電流が流され、通常運転時における電源用コン
デンサＣ１の消費電荷を瞬時に回復できる。

【００９９】以上のようにして、本実施形態のインバー
タ用出力回路では、パワー素子Ｐ１、Ｐ２を駆動電源を
供給する電源用コンデンサＣ１に対して、運転開始前の
初期充電と、通常運転中のリフレッシュ充電とを切り分
け、リフレッシュ充電においては初期充電よりも大きな
電流で充電を行うようにしたことにより、通常運転時に
おいて迅速な充電が可能となり、かつ、制御電源Ｖ２の
容量の最適化が図れる。また、初期充電時においてフリ
ーラン状態での充電が可能となり、電動機のモータ巻線
に起電力が生じている場合においても安全に起動が行え
る。なお、充電電流回路４９において、初期充電用のＭ
ＯＳＦＥＴＱ３３とリフレッシュ充電用のＭＯＳＦＥＴ
Ｑ３１を個別に設けたが、これらを単一のＭＯＳＦＥＴ
で構成し、初期充電時には同ＭＯＳＦＥＴから５０mA程
度の電流が流れるような第１の値の電圧をゲートに印加
し、リフレッシュ充電時には同ＭＯＳＦＥＴから３００
mA程度の電流が流れるような第１の値より大きな第２の
値の電圧をゲートに印加するように構成しても、全く同
様の動作並びに効果を得ることができる。この場合、充
電電流回路４９を単一のＭＯＳＦＥＴで構成できるた
め、回路をＬＳＩ化する際のチップサイズの小型化並び
に低コスト化に効果がある。

【０１００】また、充電制御において、コンデンサ電圧
監視回路４３を設けて、電源用コンデンサＣ１の両端電
圧が所定値を下回ったときにのみ充電するようにしてい
るため、電源用コンデンサＣ１の過剰充電を防止すると
ともに充電時の低損失化並びに電源用コンデンサ端子間
電圧の安定化を実現できる。さらに、プリドライブ基準
電位監視回路４７を設けて、プリドライブ回路１７の基
準電位が十分低下したときに充電を開始するため、充電
電流回路４９の損失低減ができ、充電時の損失をより一
層低く抑えることができる。

【０１０１】＜ツェナダイオードの効果＞本実施形態の
インバータ用出力回路においては、図１に示すように、
電源用コンデンサＣ１の低圧側端子にアノードが接続さ
れ、スイッチング素子Ｑ１３を介して電源用コンデンサ
Ｃ１の高圧側端子にカソードが接続されたツェナダイオ
ードＺＤ１を設けている。このツェナダイオードＺＤ１
は電源用コンデンサＣ１充電中の過剰な電圧上昇を防止
するためのものである。すなわち、充電中ではバイパス
回路４１またはスイッチング素子Ｑ１３がオンしてお
り、電源用コンデンサＣ１の高圧側の電位とツェナダイ
オードＺＤ１のカソードの電位とは等しく、このため、
電源用コンデンサＣ１の両端電圧が過剰に上昇した場合
には、ツェナダイオードＺ１が逆方向に導通することに
より電源用コンデンサＣ１の両端電圧をクランプし、電
源用コンデンサＣ１の両端電圧の過剰な上昇を防止する
ようになっている。ここで、ツェナダイオードＺＤ１の
カソードをスイッチング素子Ｑ１３を介して接続してい
るのは、ツェナダイオードＺＤ１を電源用コンデンサＣ
１に並列に接続すると、非充電時に電源用コンデンサＣ
１に充電されたエネルギーがツェナダイオードＺＤ１を
介してリークしてしまうためである。このように、ツェ
ナダイオードＺＤ１をスイッチング素子Ｑ１３を介して
電源用コンデンサＣ１に接続する構成としたことによ
り、ツェナダイオードＺＤ１のリーク電流の影響を回避
しつつ電源用コンデンサＣ１の両端電圧をクランプする
ことが可能となる。

【０１０２】＜寄生ダイオード対策＞前述の説明におい
て、バイパス回路４１およびバイパス制御回路４２ａ、
４２ｂは初期充電時の寄生ダイオードの影響を阻止して
いた。初期充電完了後の通常運転時においては、スイッ
チング素子Ｑ１３が十分にオンすることにより、スイッ
チング素子Ｑ１３がバイパス回路４１に代わって充電経
路となるが、何らかの原因で電源用コンデンサＣ１の両
端電圧が低下してスイッチング素子Ｑ１３をオンできな
くなった場合の寄生ダイオードの影響を阻止するための
回路例を図７〜図９を用いて以下に説明する。なお、図
７〜図９においては、説明の便宜上、寄生ダイオード対
策に関連した部分の回路についてのみ示している。

【０１０３】図７に第１の回路例を示す。図７はプリド
ライブ回路１７の一部とパワー回路１１と寄生阻止回路
６１とを示したものである。寄生阻止回路６１は、図３
に示すプリドライブ回路１７におけるバイパス回路４１
とバイパス制御回路４２ａ、と、図４に示す充電制御回
路１９におけるバイパス回路４２ｂに加えてさらに設け
られたものである。寄生対策回路６１は、ダイオードＤ
１１と、ダイオードＤ１１のアノードに接続された抵抗
Ｒ１１とからなる。ダイオードＤ１１と抵抗Ｒ１１との
直列回路が、スイッチング素子Ｑ１３と並列に接続され
ており、抵抗Ｒ１１とダイオードＤ１１の接続点は、パ
ワー素子Ｐ１、Ｐ２の共通接続されたソースに接続され
ている。

【０１０４】このように構成することにより、電源用コ
ンデンサＣ１のリフレッシュ充電時においては、パワー
回路１１の出力端を経由した充電電流は、抵抗Ｒ１１に
生ずる電圧降下が大きいために寄生ダイオードＢＤ３方
向へは流れず、ダイオードＤ１１を流れ、寄生ダイオー
ドＢＤ３を経由しない充電経路が形成される。これによ
り、リフレッシュ充電時の寄生ダイオードの影響を回避
できる。

【０１０５】なお、定電流源ＣＳ２により常に１００μ
A程度の微小電流を発生させているが、この微小電流に
ついては、抵抗Ｒ１１の電圧降下が小さくなり、寄生ダ
イオードＢＤ３に流れる恐れがある。これについては、
電源用コンデンサＣ１の両端電圧低下時にバイパス回路
４１を動作させることにより回避できる。電源用コンデ
ンサＣ１両端電圧低下時にバイパス回路４１を動作させ
るにはＭＯＳＦＥＴＱ４１、Ｑ４２、抵抗Ｒ６を削除す
ればよい。また、大きな値のリフレッシュ充電電流は、
電源用コンデンサＣ１の両端電圧が正常な場合において
も、スイッチング素子Ｑ１３ではなく、ダイオードＤ１
１を流れるため、その分スイッチング素子Ｑ１３の素子
サイズを小さくでき、回路の小型化が可能となる。

【０１０６】図８に第２の構成例を示す。図８の寄生対
策回路６３は、図７の寄生対策回路６１において、抵抗
Ｒ１１のかわりに互いに逆方向に接続したダイオードＤ
１３、Ｄ１５の並列回路を用いたものである。このよう
に構成された回路において、充電経路はパワー回路１１
の出力端からダイオードＤ１１を含む経路となる。これ
は、ダイオードＤ１１のみの経路の方が、ダイオードＤ
１５と寄生ダイオードＢＤ３とを含む経路よりもダイオ
ードの数が少なく、電流が流れやすくなるためである。
なお、通常運転時は、ダイオードＤ１３並びにダイオー
ドＤ１５を経由してパワー素子Ｐ１、Ｐ２のソース電位
が制御される。図８の構成の場合、定電流源ＣＳ２によ
る微小電流を含む全ての充電電流はダイオードＤ１１を
流れるため、いかなる場合においても、寄生ダイオード
ＢＤ３が導通することはない。したがって、バイパス回
路４１、バイパス制御回路４２ａ、４２ｂの削除が可能
である。

【０１０７】上記、図７および図８に示す構成にするこ
とにより、充電の開始条件等の検出を簡素化でき、より
簡易な構成で寄生ダイオードの影響のない充電制御が実
現できる。なお、寄生ダイオードＢＤ３と並列に純方向
電圧の小さなショットキーバリアダイオードを接続して
寄生対策を行う方法もあるが、ショットキーバリアダイ
オードは逆方向リーク電流が大きい欠点がある。したが
って、ショットキーバリアダイオードにより寄生対策を
行った場合、スイッチング素子Ｑ１４をオンさせたとき
に大きなリーク電流がショットキーバリアダイオードを
経由して流れ、電源用コンデンサＣ１の両端電圧の低下
を早めてしまうという不具合を生じる。図７、図８の構
成による寄生対策においては、ダイオードＤ１１として
一般的で逆方向リーク電流が小さいシリコンダイオード
が使用可能なため、ショットキーバリアダイオードのよ
うにリーク電流により電源用コンデンサＣ１の両端電圧
を低下させることはない。

【０１０８】図９に第３の構成例を示す。図９に示す構
成は、図３に示すプリドライブ回路１７におけるバイパ
ス回路４１と、図４に示す充電制御回路１９におけるバ
イパス制御回路４２ｂとの代わりに、バイパス制御回路
４２ｃを設けたものである。バイパス制御回路４２ｃは
ＯＲゲートＯＲ１とＮ型のＭＯＳＦＥＴＱ４６とからな
り、ＯＲゲートＯＲ１にはインバータゲートＩＶ１９、
ＩＶ２０の出力が入力され、ＯＲゲートＯＲ１の出力は
ＭＯＳＦＥＴＱ４６のゲートに接続される。ＭＯＳＦＥ
ＴＱ４６のソースは制御電源Ｖ２の負極（グランドライ
ン）に接続され、ＭＯＳＦＥＴＱ４６のドレインと、バ
イパス制御回路４２ａにおけるＭＯＳＦＥＴＱ２３のド
レインとが接続され、その接続点はスイッチング素子Ｑ
１３のゲートに接続される。

【０１０９】このように接続することにより、充電電流
回路４９のＭＯＳＦＥＴＱ３１またはＭＯＳＦＥＴ３３
のいずれかがオンされるときにＭＯＳＦＥＴＱ４６がオ
ンされ、それにともないスイッチング素子Ｑ１３がオン
される。スイッチング素子Ｑ１３はオンすると逆方向で
も導通するため、充電時において、充電電流は寄生ダイ
オードではなくスイッチング素子Ｑ１３を通過し、寄生
ダイオードの影響を回避できる。この場合、特に、電源
用コンデンサＣ１の長期間の使用等により電源用コンデ
ンサＣ１の性能が低下し、電源用コンデンサＣ１の両端
電圧が高くならず、スイッチング素子Ｑ１３が充電経路
を形成できない場合に有効となる。

【０１１０】＜パワー回路の変形例＞上記説明において
は、パワー回路１１を構成する、高圧側に接続される第
１のパワー素子Ｐ１としてＮ型のＭＯＳＦＥＴを、低圧
側に接続される第２のパワー素子Ｐ２としてＰ型のＭＯ
ＳＦＥＴを用いた。パワー回路１１はこの構成に限ら
ず、他の構成を持つものも考えられる。以下に、パワー
回路１１の変形例を図１０および図１１を用いて説明す
る。

【０１１１】図１０に示すパワー回路において、第１の
パワー素子は、Ｎ型のＭＯＳＦＥＴＱ５１とダイオード
Ｄ２１の直列回路と、その直列回路と並列に接続された
ダイオードＤ２３とから構成される。このとき、ダイオ
ードＤ２１はＭＯＳＦＥＴＱ５１と順方向に接続され、
ダイオードＤ２３は逆方向になるように接続されてい
る。同様に、第２のパワー素子は、Ｐ型のＭＯＳＦＥＴ
Ｑ５２とダイオードＤ２５との直列回路と、その直列回
路と並列に接続されたダイオードＤ２７とから構成され
る。このとき、ダイオードＤ２５はＭＯＳＦＥＴＱ５２
と順方向に接続され、ダイオードＤ２７は逆方向になる
ように接続されている。このようにパワー素子を構成す
ることによりＭＯＳＦＥＴＱ５１、Ｑ５２の寄生ダイオ
ードの導通を阻止し、ダイオードＤ２３、Ｄ２７により
逆方向電流を迂回させる。一般にパワーＭＯＳＦＥＴの
寄生ダイオードは逆回復時間が遅く、逆回復時間が遅い
とＰＷＭ制御時のスイッチング損失並びにノイズが増大
する。近年は半導体技術の進歩により寄生ダイオードの
逆回復時間の速いパワーＭＯＳＦＥＴが開発されている
が、特に上記損失及びノイズが問題となる場合は、図１
０のようにパワー回路を構成してもよい。

【０１１２】図１１に示すパワー回路においては、第１
のパワー素子はＮ型のＩＧＢＴ（Insulated Gate Bipol
a Transister）Ｑ５３と、そのＩＧＢＴＱ５３に対して
並列に、導通方向が逆方向になるように接続されたダイ
オードＤ３１とから構成される。同様にして、第２のパ
ワー素子はＰ型のＩＧＢＴＱ５４と、そのＩＧＢＴＱ５
４に対して並列に、導通方向が逆方向になるように接続
したダイオードＤ３３とから構成される。このように、
パワー回路をＭＯＳＦＥＴよりも電流出力能力の高いＩ
ＧＢＴにより構成することで、より大出力のＰＷＭイン
バータ用出力回路を実現できる。

【０１１３】実施の形態２．実施の形態１では、パワー
素子をＮ型のＭＯＳＦＥＴおよびＰ型のＭＯＳＦＥＴで
構成し、これらのパワー素子の開閉を同じ制御信号で制
御することによりデッドタイムがゼロで駆動可能なパワ
ー回路に適用したインバータ用出力回路について説明し
た。本実施形態では、パワー回路をＮ型のＭＯＳＦＥＴ
対で構成し、それぞれのＭＯＳＦＥＴの開閉を別々に異
なる制御信号で制御するパワー回路に適用したインバー
タ用出力回路について説明する。

【０１１４】＜回路構成＞図１２に本実施形態のＰＷＭ
インバータ用出力回路のブロック図を示す。図に示すよ
うにＰＷＭインバータ用出力回路は、第１および第２の
パワー素子を有し電動機に駆動電圧を出力するパワー回
路１１ａと、パワー回路１１ａを制御するための制御情
報を入力する入力信号処理回路１３ａと、制御情報に基
づいて信号線を所定の制御状態に制御するレベルシフト
回路１５ａと、制御状態に基づいてパワー回路１１ａの
第１のパワー素子の駆動を制御するする第１プリドライ
ブ回路１７ａと、制御状態に基づいてパワー回路１１ａ
の第２のパワー素子の駆動を制御するする第２プリドラ
イブ回路１７ｂと、第１のパワー素子を駆動するための
電源となる電源用コンデンサＣ１と、電源用コンデンサ
Ｃ１の充電を制御する第１充電制御回路１９ａと、第２
プリドライブ回路内にある第２のパワー素子の駆動電源
を充電する第２充電制御回路１９ｂと、出力電圧を与え
る直流主電源Ｖ１と、回路の駆動するための電源を与え
る制御電源Ｖ２とからなる。以下にそれぞれの回路の構
成について説明する。

【０１１５】パワー回路１１ａは、図１２に示すように
Ｎ型のＭＯＳＦＥＴからなる第１のパワー素子Ｐ１１お
よびＮ型のＭＯＳＦＥＴからなる第２のパワー素子Ｐ１
２の対からなる。パワー素子Ｐ１１のドレインは、直流
主電源Ｖ１の正極側に接続され、ソースはパワー素子Ｐ
１２のドレインに接続される。パワー素子Ｐ１２のソー
スは直流主電源Ｖ１の負極側に接続されている。これら
のパワー素子Ｐ１１、Ｐ１２はＭＯＳＦＥＴで構成され
ているため、ソース・ドレイン間にそれぞれ寄生ダイオ
ード（図示せず）を有している。

【０１１６】入力信号処理回路１３ａおよびレベルシフ
ト回路１５ａの回路図を図１３に示す。入力信号処理回
路１３ａは、ＮＡＮＤゲートＮＡ１、ＮＡ２、ＮＡ３
２、インバータゲートＩＶ１、ＩＶ２、ＩＶ３３、論理
回路３１ａ、遅延回路ＤＬ１、ＤＬ２および制御電源監
視回路３３により構成される。遅延回路ＤＬ１、ＤＬ２
はデッドタイムを生じせしめるために信号の伝達を遅ら
せるものである。制御電源監視回路３３は実施形態１の
もの同じである。論理回路３１は入力Ａと出力Ｘ、Ｙと
を有し、入力に対する出力は図１７に示すようになる。
入力信号処理回路１３ａは、パワー回路１１ａの制御情
報を入力するための入力端子１０１、１０２を有してお
り、入力端子１０１には電動機開放信号が入力され、入
力端子１０２にはスイッチング指令信号が入力される。

【０１１７】レベルシフト回路１５ａは、信号線２５
ａ、２７ａと、抵抗Ｒ１、Ｒ２と、ＭＯＳＦＥＴＱ１、
Ｑ２と、ダイオードＤ１、Ｄ２とからなる。図１３に示
すように信号線２５ａには抵抗Ｒ１とＮ型のＭＯＳＦＥ
ＴＱ１とが直列に接続されており、信号線２７ａには抵
抗Ｒ２とＮ型のＭＯＳＦＥＴＱ２とが直列に接続されて
いる。信号線２５ａ、２７ａの一端は抵抗Ｒ１、Ｒ２を
介してプリドライブ回路１７ａの高圧側端に接続され、
他端はＭＯＳＦＥＴＱ１、Ｑ２を介してＰＷＭインバー
タ用出力回路の基準電位を与えるグランドラインに接続
されている。したがって、ＭＯＳＦＥＴＱ１、Ｑ２がオ
フしている場合は、信号線２５ａ、２７ａは「Ｈ」の状
態になり、ＭＯＳＦＥＴＱ１、Ｑ２がオンして閉じるこ
とにより信号線２５ａ、２７ａは「Ｌ」の状態になる。
図中、ダイオードＤ１、Ｄ２は、実施の形態１の場合と
同様の働きをする。

【０１１８】図１４に第１プリドライブ回路１７ａの回
路図を示す。第１プリドライブ回路１７ａは、状態検出
回路３４ａと、フィルタ回路ＦＬ４、ＦＬ５と、ラッチ
回路ＲＳ４と、ドライバ制御回路３６ａと、出力ドライ
バ回路３７ａとを有している。状態検出回路３４ａは、
ＮＡＮＤゲートＮＡ３３、ＮＡ３４およびインバータゲ
ートＩＶ３４、ＩＶ３５とからなる。フィルタ回路ＦＬ
４、ＦＬ５は、抵抗とダイオードとコンデンサとインバ
ータゲートとから構成それぞれされる。ラッチ回路ＲＳ
４はＲＳフリップフロップで構成されており、セット入
力／Ｓ、リセット入力／Ｒ１、／Ｒ２、出力Ｑの端子を
有している。ラッチ回路ＲＳ４においては／Ｒ１＞／Ｓ
＞／Ｒ２の順に優先される。ドライバ制御回路３６ａは
ＮＡＮＤゲートＮＡ３５とインバータゲートＩＶ４０〜
ＩＶ４１とから構成される。

【０１１９】出力ドライバ回路３７ａは、スイッチング
素子Ｑ６１とスイッチング素子Ｑ６２とを直列に接続し
てなる。スイッチング素子Ｑ６１はＰ型のＭＯＳＦＥＴ
で構成され、スイッチング素子Ｑ６２はＮ型のＭＯＳＦ
ＥＴで構成される。出力ドライバ回路３７ａにおいて、
スイッチング素子Ｑ６１とスイッチング素子Ｑ６２との
接続点をこの出力ドライバ回路の出力端とする。この出
力端はパワー素子Ｐ１１とパワー素子Ｐ１２の接続点に
接続される。また、スイッチング素子Ｑ６１の高圧側端
はパワー素子Ｐ１１のゲートに抵抗Ｒ２１を介して接続
される。

【０１２０】また、第１プリドライブ回路１７ａにおい
ても、実施の形態１のプリドライブ回路１７と同様に、
バイパス回路４１およびバイパス制御回路４２ａが設け
られている。

【０１２１】このように構成された第１プリドライブ回
路１７ａにおいて、出力ドライバ回路３７ａの各スイッ
チング素子Ｑ６１〜Ｑ６２がオン・オフされることによ
り第１のパワー素子Ｐ１１のゲート・ソース間電位が制
御され、パワー素子Ｐ１１のオン・オフが制御される。
このとき、パワー素子６１を駆動するための電源電圧は
電源用コンデンサＣ１に蓄積されたエネルギーが用いら
れる。

【０１２２】図１５に第１充電制御回路１９ａの回路図
を示す。第１充電制御回路１９ａは電源用コンデンサＣ
１の充電を制御する回路である。第１充電制御回路１９
ａの構成および動作は、実施の形態１の充電制御回路１
９と全く同じであるのでここでの説明は省略する。

【０１２３】図１６に第２プリドライブ回路１７ｂおよ
び第２充電制御回路１９ｂの回路図を示す。第２プリド
ライブ回路１７ｂは、図に示すように、Ｎ型のＭＯＳＦ
ＥＴＱ６６と、抵抗Ｒ２３と、ダイオードＤ２３と、イ
ンバータゲートＩＶ４２、４３と、出力ドライバ回路３
７ｂとからなる。出力ドライバ回路３７ｂはＰ型のＭＯ
ＳＦＥＴからなるスイッチング素子Ｑ６３とＮ型のＭＯ
ＳＦＥＴからなるスイッチング素子Ｑ６４とを有する。
出力ドライバ回路３７ｂにおいて、スイッチング素子Ｑ
６３とスイッチング素子Ｑ６４との接続点を出力端と
し、この出力端は抵抗Ｒ２２を介してパワー素子Ｐ１２
のゲートに接続される。第２プリドライブ回路１７ｂに
おいて、スイッチング素子Ｑ６３、Ｑ６４が交互にオン
・オフすることによりパワー素子Ｐ１２のゲート・ソー
ス間電位を制御し、パワー素子Ｐ１２を駆動する。この
ときのパワー素子Ｐ１２の駆動電源として第２充電制御
回路１９ｂ内の電源用コンデンサＣ３が用いられる。

【０１２４】第２充電制御回路１９ｂは、電源用コンデ
ンサＣ３と、チャージポンプ回路ＣＧとからなる。チャ
ージポンプＣＧは、発振器６１と、インバータゲートＩ
Ｖ４４と、Ｐ型のＭＯＳＦＥＴＱ６７と、Ｎ型のＭＯＳ
ＦＥＴＱ６８と、コンデンサＣ２と、ダイオードＤ２
１、Ｄ２４とから構成される。チャージポンプ回路ＣＧ
については一般的な技術であり、詳細な説明は省略す
る。チャージポンプ回路ＣＧは制御電源Ｖ２により電源
用コンデンサＣ３を充電する。

【０１２５】＜動作の説明＞このように構成されたＰＷ
Ｍインバータ用出力回路の動作を以下に説明する。本実
施形態のＰＷＭインバータ用出力回路の動作は基本的に
実施の形態１で説明した回路と同様であるので、ここで
は簡単に説明する。

【０１２６】本実施形態においては、電動機開放信号は
「Ｌ」でフリーラン状態、「Ｈ」で通常運転状態に制御
する。スイッチング指令信号は「Ｈ」で第１のパワー素
子Ｐ１１をオンさせ、「Ｌ」で第２のパワー素子Ｐ１２
をオンさせる。

【０１２７】通常運転で、第１のパワー素子Ｐ１１をオ
ンさせる場合（電動機開放信号およびスイッチング指令
信号がともに「Ｈ」）、入力信号処理回路１３ａにおい
て、論理回路３１ａの出力Ｘ、Ｙはそれぞれ「Ｈ」、
「Ｌ」となる。レベルシフト回路１５ａにおいて、信号
線２５ａ、２７ａはそれぞれ「Ｌ」、「Ｈ」に制御され
る。第１プリドライブ回路１７ａにおいて、状態検出回
路３４ａのＮＡＮＤゲートＮＡ３３により制御状態が検
出され、ラッチ回路ＲＳ４がセットされる。ラッチ回路
ＲＳ４の出力に基づきドライバ制御回路３６ａはスイッ
チング素子Ｑ６１をオフし、スイッチング素子Ｑ６２を
オンする。これにより、電源用コンデンサＣ１を電源と
して第１のパワー素子Ｐ１１がオンする。このとき、実
施の形態１と同様、信号線２５ａ、２７ａに浮遊する浮
遊容量の影響により信号線２５ａ、２７ａは第１プリド
ライブ回路１７ａの基準電位が上昇する際に全てが一瞬
「Ｌ」の状態となるが、状態検出回路３４ａはこの状態
を検出しない構成としているため、これによる誤動作は
生じない。また、実施の形態１と同様に論理回路３１ａ
は、出力Ｘを所定時間経過後に「Ｈ」から「Ｌ」に切り
換えることにより、信号線２５ａ、２７ａに流れる電流
を遮断する。

【０１２８】一方、このとき、入力信号処理回路１３ａ
のＮＡＮＤゲートＮＡ２の出力は「Ｈ」となり、第２プ
リドライブ回路１７ｂのＭＯＳＦＥＴＱ６６のゲートに
は「Ｈ」が入力されるため、ＭＯＳＦＥＴＱ６６はオン
し、スイッチング素子Ｑ６３、Ｑ６４のゲートには
「Ｈ」が入力され、スイッチング素子Ｑ６４がオンす
る。このため、第２のスイッチング素子Ｐ１２はオフす
る。

【０１２９】次に、通常運転で、第２のパワー素子Ｐ１
２をオンさせる（電動機開放信号が「Ｈ」、スイッチン
グ指令信号が「Ｌ」）場合を考える。このとき、第２プ
リドライブ回路１７ｂのＭＯＳＦＥＴＱ６６には「Ｌ」
が入力され、ＭＯＳＦＥＴＱ６６はオフする。スイッチ
ング素子Ｑ６３、Ｑ６４には「Ｌ」が入力され、スイッ
チング素子Ｑ６３がオンする。このため、第２のスイッ
チング素子Ｐ１２が電源用コンデンサＣ３を電源として
オンする。

【０１３０】一方、このとき、入力信号処理回路１３ａ
の論理回路３１ａの入力Ａは「Ｌ」となり、論理回路３
１ａの出力Ｘ、Ｙはそれぞれ「Ｌ」、「Ｈ」となり、レ
ベルシフト回路１５ａにおいて、信号線２５ａ、２７ａ
はそれぞれ「Ｈ」、「Ｌ」に制御される。第１プリドラ
イブ回路１７ａにおいて、状態検出回路３４ａのＮＡＮ
ＤゲートＮＡ３４により信号線２５ａ、２７ａにおける
制御状態が検出され、ラッチ回路ＲＳ４がリセットされ
る。ラッチ回路ＲＳ４の出力に基づきドライバ制御回路
３６ａはスイッチング素子Ｑ６１をオンし、スイッチン
グ素子Ｑ６２をオフする。これにより、第１のパワー素
子Ｐ１１はオフする。このとき、実施の形態１と同様、
信号線２５ａ、２７ａに浮遊する浮遊容量の影響によ
り、信号線２５ａ、２７ａは第１プリドライブ回路１７
ａの基準電位が下降する際に全てが一瞬「Ｈ」の状態と
なるが、状態検出回路３４ａはこの状態を検出しない構
成としているため、これによる誤動作は生じない。ま
た、実施の形態１と同様に論理回路３１ａは、出力Ｙを
所定時間経過後に「Ｈ」から「Ｌ」に切り換えることに
より信号線２５ａ、２７ａに流れる電流を遮断する。ま
た、実施の形態１と同様に、出力Ｙは所定時間経過後も
「Ｈ」のままであってもよい。

【０１３１】次に、パワー回路１１ａをフリーラン状態
に制御するときを説明する。この場合、電動機開放信号
は「Ｌ」となる。論理回路３１ａの入力Ａには「Ｌ」が
入力される。これは前述の第２のパワー素子Ｐ１２をオ
ンさせる場合と同じであり、同様の手順で第１のパワー
素子Ｐ１１はオフする。また、このとき、ＮＡＮＤゲー
トＮＡ２の出力は「Ｈ」となり、これは前述の第１のパ
ワー素子Ｐ１１をオンさせる場合と同じであり、同様の
手順で第２のパワー素子Ｐ１２はオフする。このように
して、フリーラン状態に制御することができる。フリー
ラン状態に制御する際においても、実施の形態１と同
様、信号線２５ａ、２７ａに浮遊する浮遊容量の影響を
受けることはない。

【０１３２】第１充電制御回路１９ａの動作については
実施の形態１の充電制御回路１９と同様であるので、こ
こでの説明は省略する。

【０１３３】以上のようにして、本実施形態のＰＷＭイ
ンバータ用出力回路におけるプリドライブ回路および充
電制御回路は、Ｎ型のＭＯＳＦＥＴ対で構成し、それぞ
れのＭＯＳＦＥＴの開閉を別々に異なる制御信号で制御
するパワー回路に対しても、実施の形態１の場合と同様
に適用でき、同様の効果を得ることができる。

【０１３４】実施の形態３．実施の形態２の同じパワー
回路に適用したインバータ用出力回路の別の構成を図１
８に示す。

【０１３５】＜回路構成＞図１８において、ＰＷＭイン
バータ用出力回路は、第１および第２のパワー素子Ｐ１
１、Ｐ１２を有し電動機に駆動電圧を出力するパワー回
路１１ａと、パワー回路１１ａを制御するための制御情
報を入力する入力信号処理回路１３ｂと、制御情報に基
づいて信号線を所定の制御状態に制御するレベルシフト
回路１５ｂと、制御状態に基づいてパワー回路１１ａの
第１のパワー素子Ｐ１１の駆動を制御するする第１プリ
ドライブ回路１７ｃと、制御状態に基づいてパワー回路
１１ａの第２のパワー素子Ｐ１２の駆動を制御するする
第２プリドライブ回路１７ｄと、第１のパワー素子Ｐ１
１を駆動するための電源となる電源用コンデンサＣ１
と、出力電圧を与える直流主電源Ｖ１と、回路の駆動す
るための電源を与える制御電源Ｖ２とからなる。以下に
それぞれの回路の構成について説明する。

【０１３６】パワー回路１１ａおよびレベルシフト回路
１５ｂの構成は、実施の形態２のものと同じであるの
で、ここでの説明は省略する。

【０１３７】入力信号処理回路１３ｂは、ＮＡＮＤゲー
トＮＡ１、ＮＡ３２、インバータゲートＩＶ１、ＩＶ３
３、論理回路３１ａ、遅延回路ＤＬ３および制御電源監
視回路３３により構成される。遅延回路ＤＬ３はデッド
タイムを生成するために信号の伝達を遅らせるものであ
る。制御電源監視回路３３および論理回路３１ａは実施
の形態２のもの同じである。入力信号処理回路１３ｂ
は、パワー回路１１ａの制御情報を入力するための入力
端子１０１、１０２を有しており、入力端子１０１には
電動機開放信号が入力され、入力端子１０２にはスイッ
チング指令信号が入力される。

【０１３８】第１プリドライブ回路１７ｃは、状態検出
回路３４ｂと、フィルタ回路ＦＬ６、ＦＬ７と、ラッチ
回路ＲＳ４と、ドライバ制御回路３６ｃと、出力ドライ
バ回路３７ｃと、電源用コンデンサ不足電圧検出回路３
５とを有している。状態検出回路３４ｂ、フィルタ回路
ＦＬ６、ＦＬ７、ラッチ回路ＲＳ４、出力ドライバ回路
３７ｃは実施の形態２のものと同じ構成である。ドライ
バ制御回路３６ｃはＮＡＮＤゲートＮＡ４３、ＮＡ４４
とから構成され、各ＮＡＮＤゲートＮＡ４３、ＮＡ４４
には、電源用コンデンサ不足電圧検出回路３５およびラ
ッチ回路ＲＳ４から信号が入力される。ＮＡＮＤゲート
ＮＡ４３の出力はスイッチング素子Ｑ６１のゲートに入
力され、ＮＡＮＤゲートＮＡ４４の出力はスイッチング
素子Ｑ６２のゲートに入力される。出力ドライバ回路３
７ｃの出力端（スイッチング素子Ｑ６１とスイッチング
素子Ｑ６１の接続点）は抵抗Ｒ２１を介して第１のパワ
ー素子Ｐ１１のゲートに接続される。出力ドライバ回路
３７ｃにおいて、スイッチング素子Ｑ６２のソースは第
１のパワー素子Ｐ１１のソースに接続される。また、出
力ドライバ回路３７ｃと並列に電源用コンデンサＣ１が
接続されている。この電源用コンデンサＣ１の高圧側端
子と制御電源Ｖ２の正極との間に、カソードが電源用コ
ンデンサＣ１側に、アノードが制御電源Ｖ２側になるよ
うにダイオードＤ１５が接続されている。

【０１３９】第２プリドライブ回路１７ｄは、ＮＡＮＤ
ゲートＮＡ４５と遅延回路ＤＬ４とインバータゲートＩ
Ｖ５７〜ＩＶ６０とからなるドライバ制御回路３６ｄ
と、出力ドライバ回路３７ｄとから構成される。出力ド
ライバ回路３７ｄは実施の形態１の出力ドライバ回路３
７ｂと同じである。出力ドライバ回路３７ｄにおいて、
スイッチング素子Ｑ６３のソースは制御電源Ｖ２の正極
に接続され、スイッチング素子Ｑ６４のソースは制御電
源Ｖ２の負極に接続される。また、出力ドライバ回路３
７ｄの出力端（スイッチング素子Ｑ６３とスイッチング
素子Ｑ６４の接続点）は抵抗Ｒ２２を介して第２のパワ
ー素子Ｐ１２のゲートに接続される。

【０１４０】＜動作の説明＞このように構成されたＰＷ
Ｍインバータ用出力回路においても、実施の形態１のＰ
ＷＭインバータ用出力回路と同様に動作する。すなわ
ち、スイッチング指令信号および電動機開放信号に基づ
いてパワー回路１１ａのパワー素子Ｐ１１、Ｐ１２をそ
れぞれ制御することができる。

【０１４１】具体的には、第１のパワー素子をオンさせ
るときは、電動機開放信号は「Ｈ」、スイッチング指令
信号は「Ｈ」となる。信号線２５ａ、２７ａはそれぞれ
「Ｌ」、「Ｈ」になり、状態検出回路３４ｂの検出結果
に基づき、ラッチ回路ＲＳ４はセットされる。ドライバ
制御回路３６ｃはラッチ回路ＲＳ４の出力に基づいてス
イッチング素子Ｑ６１をオンさせ、第１のスイッチング
素子Ｐ１１をオンさせる。同時に、ＮＡＮＤゲートＮＡ
４５にはインバータＩＶ５７を介して「Ｌ」が入力され
るため、その出力は「Ｈ」となり、スイッチング素子Ｑ
６４がオンするため、第２のパワー素子Ｐ１２はオフす
る。また、第１のパワー素子Ｐ１１を駆動する際に電源
として用いられる電源用コンデンサＣ１は、第２のパワ
ー素子Ｐ１２がオンしている間に充電される。そのとき
の充電経路は、制御電源Ｖ２（正極）→ダイオード１５
→電源用コンデンサＣ１→第２のパワー素子Ｐ１２→制
御電源Ｖ２（負極）となる。

【０１４２】第２のパワー素子Ｐ１２をオンさせるとき
は、電動機開放信号は「Ｈ」、スイッチング指令信号は
「Ｌ」となる。このとき、上記の第１のパワー素子Ｐ１
１をオンさせる場合と逆の論理で動作し、第１のパワー
素子Ｐ１１をオフし、第２のパワー素子Ｐ１２をオンす
る。この場合、第２プリドライブ回路１７ｄにおけるス
イッチング素子Ｑ６３を介して印加される制御電源Ｖ２
の電圧により第２のパワー素子Ｐ１２が駆動される。

【０１４３】フリーラン状態にするときは電動機開放信
号を「Ｌ」とすることにより、同様に制御できる。

【０１４４】以上のようにして、本実施形態のＰＷＭイ
ンバータ用出力回路におけるプリドライブ回路および充
電制御回路は、実施形態２の場合と同様に、Ｎ型のＭＯ
ＳＦＥＴのみで構成されたパワー回路に対して適用で
き、同様の効果を得ることができる。

【０１４５】実施の形態４．実施の形態１に示すＰＷＭ
インバータ用制御回路において、制御電源Ｖ２および制
御電源Ｖ２で動作する回路部を直流主電源Ｖ１の高圧側
に設けてもよい。この場合の充電制御回路の回路図を図
１９に示す。

【０１４６】図に示すように、コンデンサ電圧監視回路
４３ｂは定電流源ＣＳ３と抵抗Ｒ３１とコンパレータＣ
Ｐ２とにより構成される。このコンデンサ電圧監視回路
４３ｂは、実施の形態１のものと同様に電源用コンデン
サＣ１の両端電圧を監視し、その電圧が所定値以下にな
ったときに「Ｈ」を出力する。プリドライブ基準電位監
視回路４７ｂは、定電流源ＣＳ４と、Ｎ型のＭＯＳＦＥ
ＴＱ７１、Ｑ７３と、ダイオードＤ３１とにより構成さ
れる。このプリドライブ基準電位監視回路は、プリドラ
イブ回路１７の基準電位が所定値より上昇したときにＭ
ＯＳＦＥＴＱ７３がオンし、「Ｌ」を出力する。充電電
流回路４９ｂはＰ型のＭＯＳＦＥＴＱ７５とＰ型のＭＯ
ＳＦＥＴＱ７７の並列回路により構成される。制御回路
５１ｂは、コンデンサ電圧監視回路４３ｂ、プリドライ
ブ基準電位監視回路４７ｂ、入力信号処理回路１３およ
び制御電源監視回路３３それぞれからの出力信号に基づ
き充電電流回路４９ｂのＭＯＳＦＥＴＱ７５、Ｑ７７の
オン・オフを制御するものであり、論理ゲート等により
構成される。ここで入力信号処理回路１３からはスイッ
チング指令信号および電動機開放信号に基づいた信号が
出力される。

【０１４７】このように構成された充電制御回路１９ｃ
は実施の形態１で説明したものと同様に動作する。ここ
で、電源用コンデンサＣ１の充電経路には第２の出力ド
ライバにおける低圧側のスイッチング素子Ｑ１４が含ま
れる。すなわち、電源用コンデンサＣ１の低圧側端とパ
ワー回路の出力端とが接続された時、充電経路が形成さ
れる。このとき、充電経路は図１９に示すように、制御
電源Ｖ２（正極）→充電制御回路４９ｂ→電源用コンデ
ンサＣ１→スイッチング素子Ｑ１４→パワー素子Ｐ１の
寄生ダイオードＢＤ１→制御電源Ｖ２（負極）となる。

【０１４８】

【発明の効果】本発明に係る第１のＰＷＭインバータ用
出力回路において、プリドライブ回路が、入力された信
号に応じて変換された論理信号から制御状態を検出する
状態検出回路と、この制御状態を保持するラッチ回路を
備え、ラッチ回路に保持された制御状態に基づいてパワ
ー回路が制御され、状態検出回路は論理信号の全てが同
じとなる状態を除く状態を制御状態として検出するよう
構成されたことにより、論理信号を伝達する信号線に浮
遊する浮遊容量の影響を排除し、パワー回路がＰＷＭ制
御される際のｄｖ／ｄｔ過渡信号の影響を阻止してい
る。このため、過渡信号を除去するためのパルスフィル
タを用いずに回路が構成でき、パルスフィルタに起因す
る遅いｄｖ／ｄｔ過渡信号の問題やレスポンスの問題を
解決できる。また、入力信号処理回路において、入力信
号に応じた制御状態が保持された後に、入力信号処理回
路とプリドライブ回路とを遮断するため、回路並びに電
源用コンデンサの消費電力が低減される。これは、特
に、二相ＰＷＭ制御時においてより有効となる。また、
第１のＰＷＭインバータ用出力回路において、制御電源
の出力電圧を監視し、制御電源異常時にパワー回路のパ
ワー素子をともにオフするフリーラン状態に制御する。
これにより、ＰＷＭインバータ用出力回路の破壊を防止
し安全な運転が可能となる。

【０１４９】本発明に係る第２のＰＷＭインバータ用出
力回路では、電源用コンデンサの充電を制御する充電制
御回路を設け、出力ドライバのスイッチング素子および
パワー回路の出力端を介する経路を充電経路として電源
用コンデンサを充電するようにした。これによりフリー
ラン状態での充電が可能となり、電動機の安全な起動が
可能となる。例えば、外的要因により強制的にモータが
回転している状態での安全な起動が可能となる。また、
プリドライブ回路の基準電位を監視し、この基準電位が
十分に低下したときに充電を開始するため、充電を低損
失に行うことができる。また、コンデンサの両端電圧を
監視し、両端電圧が所定値以下のときにのみ充電するよ
うにした。これにより、電源用コンデンサの過剰充電を
防止するとともに、充電時の低損失化ならびに電源用コ
ンデンサ端子間電圧の安定化を実現する。また、出力ド
ライバのスイッチング素子を介して電源用コンデンサの
両端に電圧クランプ手段を設けたことにより、電源用コ
ンデンサの電荷をリークさせずに過剰充電を防止でき
る。また、バイパス回路により充電時に迂回経路を形成
することによりスイッチング素子の寄生ダイオードの影
響を回避できる。もしくは、充電バイパス回路を設ける
ことにより、充電時のスイッチング素子への充電電流の
流入を防止し、スイッチング素子の寄生ダイオードの影
響を回避できる。

【０１５０】本発明に係る第３のＰＷＭインバータ用出
力回路は、電源用コンデンサの充電において、運転開始
前の初期充電と、運転中のリフレッシュ充電とを切り分
けて行う構成とし、リフレッシュ充電時の充電を初期充
電時の充電より大きな充電電流で行うことにより、制御
電源の容量を増加させることなく、リフレッシュ充電を
高速に行うことを可能とした。これにより、各充電状況
に応じた最適な充電が可能となる。また、初期充電完了
時に完了信号を出力するため、この信号を参照すること
によりシステム全体として安全に速やかなモータの起動
が可能となる。

【０１５１】本発明に係る第４のＰＷＭインバータ用出
力回路によれば、電源用コンデンサ充電時において、バ
イパス回路により充電時においてスイッチング素子と並
列に迂回経路が形成されるため、スイッチング素子への
充電電流の流入を防ぎ、スイッチング素子の寄生ダイオ
ードの影響を回避することができる。

【０１５２】本発明に係る第５ないし第８のＰＷＭイン
バータ用出力回路は、前記第１ないし第４のＰＷＭイン
バータ用出力回路のそれぞれにおいて、前記パワー回路
の代わりに、制御電極および基準電極を少なくとも有
し、前記基準電極に対して所定電圧を前記制御電極に印
加したときに導通する第１のパワー素子と、制御電極お
よび基準電極を少なくとも有し、前記基準電極に対して
所定電圧を前記制御電極に印加したときに導通する第２
のパワー素子とからなるパワー回路を備えたものであ
り、上記第５ないし第８のＰＷＭインバータ用出力回路
と同様の効果を示す。

【図面の簡単な説明】

【図１】実施の形態１のＰＷＭインバータ用出力回路
の回路ブロック図。

【図２】実施の形態１の入力信号処理回路とレベルシ
フト回路の回路図。

【図３】プリドライブ回路の回路図。

【図４】充電制御回路の回路図。

【図５】実施の形態１の入力信号処理回路における論
理回路の入出力関係を示す真理値表。

【図６】電源用コンデンサ充電時の充電経路を示した
図。

【図７】寄生ダイオード防止のための回路の第１の例
を示した図。

【図８】寄生ダイオード防止のための回路の第２の例
を示した図。

【図９】寄生ダイオード防止のための回路の第３の例
を示した図。

【図１０】パワー回路のパワー素子の第１の変形例を
示した図。

【図１１】パワー回路のパワー素子の第２の変形例を
示した図。

【図１２】実施の形態２のＰＷＭインバータ用出力回
路の回路ブロック図。

【図１３】実施の形態２の入力信号処理回路とレベル
シフト回路の回路図。

【図１４】第１プリドライブ回路の回路図。

【図１５】第１充電制御回路の回路図。

【図１６】第２プリドライブ回路および第２充電制御
回路の回路図。

【図１７】実施の形態２の入力信号処理回路における
論理回路の入出力関係を示す真理値表。

【図１８】実施の形態３のＰＷＭインバータ用出力回
路の回路図。

【図１９】充電電制御回路および制御電源を直流主電
源に対して高圧側に接続した回路図（実施の形態４）。

【図２０】従来のＰＷＭインバータの概略ブロック
図。

【図２１】従来のＰＷＭインバータ用出力回路の回路
図。

【符号の説明】

１１，１１ａ…パワー回路、１３，１３ａ，１３ｂ…
入力信号処理回路、１５，１５ａ，１５ｂ…レベルシフ
ト回路、１７…プリドライブ回路、１７ａ，１７ｃ
…第１プリドライブ回路、１７ｂ，１７ｄ…第２プリ
ドライブ回路、１９，１９ｃ…充電制御回路、１９
ａ…第１充電制御回路、１９ｂ…第２充電制御回路、
２１…ゲート電位制御線、２３…基準電位制御線、
２５，２５ａ，２７，２７ａ、２９…信号線、３３
…制御電源監視回路、３５…電源用コンデンサ不足電
圧検出回路、３６，３６ａ〜３６ｄ…ドライバ制御回
路、３７，３７ａ〜３７ｄ…出力ドライバ回路、４
１…バイパス回路、４２ａ〜４２ｃ…バイパス制御回
路、４３，４３ｂ…コンデンサ電圧監視回路、４７，
４７ｂ…プリドライブ基準電位監視回路、４９，４９
ｂ…充電電流回路、５１，５１ｂ…制御回路、６
１，６３…寄生阻止回路、１０１…電動機開放機信号
の入力端子、１０２…スイッチング指令信号の入力端
子、１０３…充電完了信号の出力端子、１０４…パ
ワー回路の出力端子、ＣＳ１…微小電流回路、Ｃ１
…電源用コンデンサ、Ｄ２１〜Ｄ３３…ダイオード、
Ｐ１，Ｐ２，Ｐ１１，Ｐ１２…パワー素子、Ｑ１１
〜Ｑ１４，Ｑ６１〜Ｑ６４…スイッチング素子、Ｑ５
１,Ｑ５２…ＭＯＳＦＥＴ、Ｑ５３，Ｑ５４…ＩＧＢ
Ｔ、ＲＳ１〜ＲＳ４…ラッチ回路、Ｖ１…直流主電
源、Ｖ２…制御電源、ＺＤ１…ツェナダイオード。

フロントページの続き (72)発明者 ▲高▼田和幸大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者田中裕治大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者高田浩司大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者荒川竜太郎大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】直流主電源と、制御電極および基準電極を少なくとも有し、前記基準電
極に対して正電圧を前記制御電極に印加したときに導通
する第１のパワー素子と、制御電極および基準電極を少
なくとも有し、前記基準電極に対して負電圧を前記制御
電極に印加したときに導通する第２のパワー素子とを有
し、前記第１のパワー素子と前記第２のパワー素子との
基準電極を共通接続し、前記第１のパワー素子と前記第
２のパワー素子との制御電極を共通接続してなるパワー
回路と、制御電源と、該制御電源の出力電圧を用いて充電される電源用コンデ
ンサと、前記パワー素子の開閉を指令する指令信号を入力し所定
の複数の論理信号に変換する入力信号処理回路と、前記入力信号処理回路から出力された複数の論理信号の
組み合わせから要求されている制御状態を検出する状態
検出回路と、該状態検出回路で検出された制御状態を保
持するラッチ回路と、前記電源用コンデンサの端子間に
直列に接続された一対のスイッチング素子からなり、前
記パワー素子の制御電極の電圧を制御する第１の出力ド
ライバと、前記電源用コンデンサの端子間に直列に接続
された一対のスイッチング素子からなり、前記パワー素
子の基準電極の電圧を制御する第２の出力ドライバとを
備え、前記第１および第２の出力ドライバは、前記ラッ
チ回路に保持された制御状態に基づいて前記スイッチン
グ素子を開閉することにより、前記パワー素子の制御電
極と基準電極間の電圧を制御し、前記電源用コンデンサ
を電源として前記パワー回路を駆動するプリドライブ回
路とを有することを特徴とするＰＷＭインバータ用出力
回路。
【請求項２】請求項１に記載のＰＷＭインバータ用出
力回路において、前記状態検出回路は、前記入力信号処
理回路から出力される複数の論理信号の全てが同じとな
る状態を除く状態を検出することを特徴とするＰＷＭイ
ンバータ用出力回路。
【請求項３】請求項１に記載のＰＷＭインバータ用出
力回路において、前記入力信号処理回路は、前記電源用コンデンサの充電
が行われない場合、出力した論理信号に応じた制御状態
がラッチ回路にラッチされた後、入力信号処理回路と状
態検出回路との間を電気的に遮断することを特徴とする
ＰＷＭインバータ用出力回路。
【請求項４】請求項１に記載のＰＷＭインバータ用出
力回路において、前記制御電源の出力電圧を監視する電源監視回路をさら
に備え、前記入力信号処理回路は、該電源監視回路の出力に基づ
き前記制御電源の出力電圧異常時に、前記パワー回路の
パワー素子を双方ともオフにするように論理信号を制御
し、該論理信号に応じた制御状態がラッチ回路にラッチ
された後、入力信号処理回路と状態検出回路との間を電
気的に遮断することを特徴とするＰＷＭインバータ用出
力回路。
【請求項５】直流主電源と、制御電極および基準電極を少なくとも有し、前記基準電
極に対して正電圧を前記制御電極に印加したときに導通
する第１のパワー素子と、制御電極および基準電極を少
なくとも有し、前記基準電極に対して負電圧を前記制御
電極に印加したときに導通する第２のパワー素子とを有
し、前記第１のパワー素子と前記第２のパワー素子との
基準電極を共通接続し、前記第１のパワー素子と前記第
２のパワー素子との制御電極を共通接続してなるパワー
回路と、制御電源と、該制御電源の出力電圧を用いて充電される電源用コンデ
ンサと、前記パワー素子の開閉を指令する指令信号を入力し所定
の論理信号に変換する入力信号処理回路と、前記電源用コンデンサの端子間に直列に接続された一対
のスイッチング素子からなり、前記パワー素子の制御電
極の電圧を制御する第１の出力ドライバと、前記電源用
コンデンサの端子間に直列に接続された一対のスイッチ
ング素子からなり、前記パワー素子の基準電極の電圧を
制御する第２の出力ドライバとを有し、前記入力信号処
理回路からの論理信号に基づいて、前記第１および第２
の出力ドライバの各スイッチング素子の開閉が制御さ
れ、前記パワー回路の制御電極および基準電極の電圧を
所定値に制御することにより前記パワー回路を駆動する
プリドライブ回路と、前記電源用コンデンサを充電するための電流を掃引する
充電手段とを有し、前記制御電源の一端と前記電源用コンデンサの一端とを
前記パワー回路の出力端を介して接続する第１の経路
と、前記電源用コンデンサの他端と前記制御電源の他端
とを前記充電手段を介して接続する第２の経路とからな
る経路を充電経路とし、該充電経路を介して前記制御電源からの出力電圧を用い
て前記電源用コンデンサを充電することを特徴とするＰ
ＷＭインバータ用出力回路。
【請求項６】請求項５に記載のＰＷＭインバータ用出
力回路において、前記プリドライブ回路の基準電位を監視する基準電位監
視手段をさらに備え、前記充電手段は、微小電流である第１の充電電流を掃引
する第１の充電電流手段と、第１の充電電流より大きな
第２の充電電流を掃引する第２の充電電流手段とからな
り、前記基準電位監視手段の出力に基づいて、前記プリドラ
イブ回路の基準電位が所定範囲外である場合は第１の充
電電流のみで電源用コンデンサを充電し、前記基準電位
が所定範囲内にあるときに、少なくとも第２の充電電流
で電源用コンデンサを充電するように充電電流を制御す
る充電制御回路を備えたことを特徴とするＰＷＭインバ
ータ用出力回路。
【請求項７】請求項５に記載のＰＷＭインバータ用出
力回路において、前記電源用コンデンサの両端電圧を監視するコンデンサ
電圧監視手段を有し、該コンデンサ電圧監視手段の出力に基づいて、前記電源
用コンデンサの両端電圧が所定値未満またはこれ以下で
ある場合は、前記電源用コンデンサの充電を行い、前記
電源用コンデンサの両端電圧が所定値以上またはこれを
上回った場合は、電源用コンデンサの充電を終了する充
電制御回路を備えたことを特徴とするＰＷＭインバータ
用出力回路。
【請求項８】請求項５に記載のＰＷＭインバータ用出
力回路において、前記第２の出力ドライバの出力端子と前記電源用コンデ
ンサの前記他端との間に、電圧を制限する電圧クランプ
手段を設けたことを特徴とするＰＷＭインバータ用出力
回路。
【請求項９】請求項６に記載のＰＷＭインバータ用出
力回路において、前記充電制御回路は、前記電源用コンデンサの両端電圧を監視するコンデンサ
電圧監視手段をさらに有し、該コンデンサ電圧監視手段の出力に基づいて、前記電源
用コンデンサの両端電圧が所定値未満またはこれ以下で
ある場合は、前記電源用コンデンサの充電を行い、前記
電源用コンデンサの両端電圧が所定値以上またはこれを
上回った場合は、電源用コンデンサの充電を終了するこ
とを特徴とするＰＷＭインバータ用出力回路。
【請求項１０】請求項６、請求項７または請求項９に
記載のＰＷＭインバータ用出力回路において、前記第２
の出力ドライバの出力端子と前記電源用コンデンサの前
記他端との間に、電圧を制限する電圧クランプ手段を設
けたことを特徴とするＰＷＭインバータ用出力回路。
【請求項１１】請求項８または請求項１０に記載のＰ
ＷＭインバータ用出力回路において、前記電圧クランプ
手段はツェナダイオードからなることを特徴とするＰＷ
Ｍインバータ用出力回路。
【請求項１２】請求項７、請求項９ないし請求項１１
のいずれかに記載のＰＷＭインバータ用出力回路におい
て、前記充電制御回路は、前記コンデンサ電圧監視手段
の出力に基づき、前記電源用コンデンサの両端電圧が所
定値以上またはこれを上回ったときに、充電が終了した
とし、充電完了信号を出力することを特徴とするＰＷＭ
インバータ用出力回路。
【請求項１３】請求項５ないし請求項１２のいずれか
１つに記載のＰＷＭインバータ用出力回路において、前記第１の経路は、前記第２の出力ドライバに含まれる
スイッチング素子のうち前記電源用コンデンサの前記一
端に接続される方のスイッチング素子を通過することを
特徴とするＰＷＭインバータ用出力回路。
【請求項１４】請求項１３に記載のＰＷＭインバータ
用出力回路において、前記充電制御回路は、電源用コン
デンサ充電時に、前記第１の経路に含まれる前記スイッ
チング素子を導通させることを特徴とするＰＷＭインバ
ータ用出力回路。
【請求項１５】請求項５ないし請求項１４のいずれか
１つに記載のＰＷＭインバータ用出力回路において、前記パワー回路の出力端子と前記電源用コンデンサの前
記一端とを接続する充電バイパス回路をさらに備え、前
記第１の経路は該充電バイパス回路も通過し得ることを
特徴とするＰＷＭインバータ用出力回路。
【請求項１６】請求項１５に記載のＰＷＭインバータ
用出力回路において、前記充電バイパス回路は、抵抗とダイオードの直列回路
であり、前記第２の出力ドライバに含まれるスイッチン
グ素子の１つに並列に接続され、かつ、前記抵抗とダイ
オードとの接続点が前記パワー回路の出力端に接続され
たことを特徴とするＰＷＭインバータ用出力回路。
【請求項１７】請求項１５に記載のＰＷＭインバータ
用出力回路において、前記充電バイパス回路は、互いに逆方向に並列に接続さ
れたダイオード対からなるダイオード回路と、該ダイオ
ード回路と直列に接続されたダイオードとからなり、前
記第２の出力ドライバに含まれるスイッチング素子の１
つと並列に接続され、前記ダイオード回路とダイオード
との接続点がパワー回路の出力端に接続されたことを特
徴とするＰＷＭインバータ用出力回路。
【請求項１８】直流主電源と、制御電極および基準電極を少なくとも有し、前記基準電
極に対して正電圧を前記制御電極に印加したときに導通
する第１のパワー素子と、制御電極および基準電極を少
なくとも有し、前記基準電極に対して負電圧を前記制御
電極に印加したときに導通する第２のパワー素子とを有
し、前記第１のパワー素子と前記第２のパワー素子との
基準電極を共通接続し、前記第１のパワー素子と前記第
２のパワー素子との制御電極を共通接続してなるパワー
回路と、制御電源と、該制御電源の出力電圧を用いて充電される電源用コンデ
ンサと、前記パワー素子の開閉を指令する指令信号を入力し所定
の論理信号に変換する入力信号処理回路と、前記電源用コンデンサの端子間に直列に接続された一対
のスイッチング素子からなり、前記パワー素子の制御電
極の電圧を制御する第１の出力ドライバと、前記電源用
コンデンサの端子間に直列に接続された一対のスイッチ
ング素子からなり、前記パワー素子の基準電極の電圧を
制御する第２の出力ドライバとを有し、前記入力信号処
理回路からの論理信号に基づいて、前記第１および第２
の出力ドライバの各スイッチング素子の開閉が制御さ
れ、前記パワー回路の制御電極および基準電極の電圧を
所定値に制御することにより前記パワー回路を駆動する
プリドライブ回路と、運転開始前に電源用コンデンサを充電するための電流を
掃引する初期充電手段と、運転開始後に電源用コンデン
サを充電するための電流を掃引するリフレッシュ充電手
段とからなる充電手段とを有し、前記制御電源の一端と前記電源用コンデンサの一端とを
前記パワー回路の出力端を介して接続する第１の経路
と、前記電源用コンデンサの他端と前記制御電源の他端
とを前記初期充電手段または前記リフレッシュ充電手段
を介して接続する第２の経路とからなる経路を充電経路
とし、該充電経路を介して前記制御電源からの出力電圧を用い
て前記電源用コンデンサを充電することを特徴とするＰ
ＷＭインバータ用出力回路。
【請求項１９】請求項１８に記載のＰＷＭインバータ
用出力回路において、前記初期充電手段は、前記プリドライブ回路の基準電位を監視する基準電位監
視手段と、微小電流を発生する副充電電流手段と、前記微小電流より大きな初期充電電流を発生する初期充
電電流手段とを有し、前記基準電位監視手段の出力に基づいて、前記プリドラ
イブ回路の基準電位が所定範囲外である場合は副充電電
流手段による微小電流のみで電源用コンデンサを充電
し、前記プリドライブ回路の基準電位が所定範囲内にあ
るときに、少なくとも初期充電電流で電源用コンデンサ
を充電することを特徴とするＰＷＭインバータ用出力回
路。
【請求項２０】請求項１８に記載のＰＷＭインバータ
用出力回路において、前記リフレッシュ充電手段は、前記プリドライブ回路の基準電位を監視する基準電位監
視手段と、前記初期充電手段による充電電流よりも大きな値のリフ
レッシュ充電電流を発生する主充電電流手段とを有し、前記基準電位監視手段の出力に基づいて、前記プリドラ
イブ回路の基準電位が所定範囲内にあるときに、少なく
とも前記リフレッシュ充電電流で電源用コンデンサを充
電することを特徴とするＰＷＭインバータ用出力回路。
【請求項２１】請求項１８に記載のＰＷＭインバータ
用出力回路において、前記電源用コンデンサの両端電圧を監視するコンデンサ
電圧監視手段をさらに有し、前記初期充電手段またはリフレッシュ充電手段は、それ
ぞれの充電動作時において、該コンデンサ電圧監視手段
の出力に基づいて、前記電源用コンデンサの両端電圧が
所定値未満またはこれ以下である場合は、前記電源用コ
ンデンサの充電を行い、前記電源用コンデンサの両端電
圧が所定値以上またはこれを上回った場合は、電源用コ
ンデンサの充電を終了することを特徴とするＰＷＭイン
バータ用出力回路。
【請求項２２】請求項１８に記載のＰＷＭインバータ
用出力回路において、前記プリドライブ回路の出力ドライバの出力端子と前記
電源用コンデンサの前記他端との間に、電圧を制限する
電圧クランプ手段を設けたことを特徴とするＰＷＭイン
バータ用出力回路。
【請求項２３】請求項２２に記載のＰＷＭインバータ
用出力回路において、前記電圧クランプ手段はツェナダ
イオードからなることを特徴とするＰＷＭインバータ用
出力回路。
【請求項２４】請求項２１に記載のＰＷＭインバータ
用出力回路において、前記充電制御回路は、初期充電時
において、前記コンデンサ電圧監視手段の出力に基づ
き、前記電源用コンデンサの両端電圧が所定値以上また
はこれを上回ったときに、初期充電が終了したとし、充
電完了信号を出力することを特徴とするＰＷＭインバー
タ用出力回路。
【請求項２５】直流主電源と、制御電極および基準電極を少なくとも有し、前記基準電
極に対して正電圧を前記制御電極に印加したときに導通
する第１のパワー素子と、制御電極および基準電極を少
なくとも有し、前記基準電極に対して負電圧を前記制御
電極に印加したときに導通する第２のパワー素子とを有
し、前記第１のパワー素子と前記第２のパワー素子との
基準電極を共通接続し、前記第１のパワー素子と前記第
２のパワー素子との制御電極を共通接続してなるパワー
回路と、制御電源と、該制御電源の出力電圧を用いて充電される電源用コンデ
ンサと、前記パワー素子の開閉を指令する指令信号を入力し所定
の論理信号に変換する入力信号処理回路と、前記電源用コンデンサの端子間に直列に接続された一対
のスイッチング素子からなり、前記パワー素子の制御電
極の電圧を制御する第１の出力ドライバと、前記電源用
コンデンサの端子間に直列に接続された一対のスイッチ
ング素子からなり、前記パワー素子の基準電極の電圧を
制御する第２の出力ドライバとを有し、前記入力信号処
理回路からの論理信号に基づいて、前記第１および第２
の出力ドライバの各スイッチング素子の開閉が制御さ
れ、前記パワー回路の制御電極および基準電極の電圧を
所定値に制御することにより前記パワー回路を駆動する
プリドライブ回路と、前記電源用コンデンサ充電時に充電経路となるスイッチ
ング素子に対して、該スイッチング素子の導通方向にス
イッチング素子と並列になるように接続され、オンした
ときに前記スイッチング素子に流れる電流を迂回させる
ための迂回経路を形成するバイパス回路と、前記電源用コンデンサの端子間電圧が低く、前記スイッ
チング素子が前記充電経路を形成できない場合、該バイ
パス回路をオンさせるバイパス制御回路とを備えたこと
を特徴とするＰＷＭインバータ用出力回路。
【請求項２６】直流主電源と、制御電極および基準電
極を少なくとも有し、前記基準電極に対して所定電圧を
前記制御電極に印加したときに導通する第１のパワー素
子と、制御電極および基準電極を少なくとも有し、前記
基準電極に対して所定電圧を前記制御電極に印加したと
きに導通する第２のパワー素子とからなるパワー回路
と、制御電源と、該制御電源の出力電圧を用いて充電される電源用コンデ
ンサと、前記パワー素子の開閉を指令する指令信号を入力し所定
の複数の論理信号に変換する入力信号処理回路と、前記入力信号処理回路から出力された複数の論理信号の
組み合わせから要求されている制御状態を検出する状態
検出回路と、該状態検出回路で検出された制御状態を保
持するラッチ回路と、前記電源用コンデンサの端子間に
直列に接続された一対のスイッチング素子からなり、前
記第１のパワー素子の制御電極と基準電極間の電圧を制
御する出力ドライバとを備え、前記ラッチ回路に保持さ
れた制御状態に基づいて前記出力ドライバが前記スイッ
チング素子を開閉することにより、前記第１のパワー素
子の制御電極と基準電極間の電圧を制御し、前記電源用
コンデンサを電源として前記第１のパワー素子を駆動す
る第１のプリドライブ回路と、前記論理信号に基づき、前記第２のパワー素子の制御電
極および基準電極の電圧を所定値に制御することにより
前記第２のパワー素子を駆動する第２のプリドライブ回
路とを有することを特徴とするＰＷＭインバータ用出力
回路。
【請求項２７】請求項２６に記載のＰＷＭインバータ
用出力回路において、前記状態検出回路は、前記入力信号処理回路から出力さ
れる複数の論理信号の全てが同じとなる状態を除く状態
を検出することを特徴とするＰＷＭインバータ用出力回
路。
【請求項２８】請求項２６に記載のＰＷＭインバータ
用出力回路において、前記入力信号処理回路は、前記電源用コンデンサの充電
が行われない場合、出力した論理信号に応じた制御状態
がラッチ回路にラッチされた後、入力信号処理回路と状
態検出回路との間を電気的に遮断することを特徴とする
ＰＷＭインバータ用出力回路。
【請求項２９】請求項２６に記載のＰＷＭインバータ
用出力回路において、前記制御電源の出力電圧を監視する電源監視回路を備
え、前記入力信号処理回路は、該電源監視回路の出力に基づ
き前記制御電源の出力電圧異常時に、パワー回路のパワ
ー素子を双方ともオフにするように論理信号を制御し、
該論理信号に応じた論理状態がラッチ回路にラッチされ
た後、入力信号処理回路と状態検出回路との間を電気的
に遮断することを特徴とするＰＷＭインバータ用出力回
路。
【請求項３０】直流主電源と、制御電極および基準電極を少なくとも有し、前記基準電
極に対して所定電圧を前記制御電極に印加したときに導
通する第１のパワー素子と、制御電極および基準電極を
少なくとも有し、前記基準電極に対して所定電圧を前記
制御電極に印加したときに導通する第２のパワー素子と
からなるパワー回路と、制御電源と、該制御電源の出力電圧を用いて充電される電源用コンデ
ンサと、前記パワー素子の開閉を指令する指令信号を入力し所定
の論理信号に変換する入力信号処理回路と、前記電源用コンデンサの端子間に直列に接続された一対
のスイッチング素子からなり前記第１のパワー素子の制
御電極および基準電極の電圧を制御する出力ドライバを
有し、前記論理信号に基づき前記スイッチング素子の開
閉を制御し、前記第１のパワー素子の制御電極および基
準電極の電圧を所定値に制御することにより前記第１の
パワー素子を駆動する第１のプリドライブ回路と、前記論理信号に基づき、前記第２のパワー素子の制御電
極および基準電極の電圧を所定値に制御することにより
前記第２のパワー素子を駆動する第２のプリドライブ回
路と、前記電源用コンデンサを充電するための電流を掃引する
充電手段とを有し、前記制御電源の一端と前記電源用コンデンサの一端とを
前記パワー回路の出力端を介して接続する第１の経路
と、前記電源用コンデンサの他端と前記制御電源の他端
とを前記充電手段を介して接続する第２の経路とからな
る経路を充電経路とし、該充電経路を介して前記制御電源からの出力電圧を用い
て前記電源用コンデンサを充電することを特徴とするＰ
ＷＭインバータ用出力回路。
【請求項３１】請求項３０に記載のＰＷＭインバータ
用出力回路において、前記第１のプリドライブ回路の基準電位を監視する基準
電位監視手段をさらに備え、前記充電手段は、微小電流である第１の充電電流を掃引
する第１の充電電流手段と、第１の充電電流より大きな
第２の充電電流を掃引する第２の充電電流手段とからな
り、前記基準電位監視手段の出力に基づいて、前記第１のプ
リドライブ回路の基準電位が所定範囲外である場合は第
１の充電電流のみで電源用コンデンサを充電し、前記基
準電位が所定範囲内にあるときに、少なくとも第２の充
電電流で電源用コンデンサを充電するように充電電流を
制御する充電制御回路を備えたことを特徴とするＰＷＭ
インバータ用出力回路。
【請求項３２】請求項３０に記載のＰＷＭインバータ
用出力回路において、前記電源用コンデンサの両端電圧を監視するコンデンサ
電圧監視手段を有し、該コンデンサ電圧監視手段の出力に基づいて、前記電源
用コンデンサの両端電圧が所定値未満またはこれ以下で
ある場合は、前記電源用コンデンサの充電を行い、前記
電源用コンデンサの両端電圧が所定値以上またはこれを
上回った場合は、電源用コンデンサの充電を終了する充
電制御回路を備えたことを特徴とするＰＷＭインバータ
用出力回路。
【請求項３３】請求項３０に記載のＰＷＭインバータ
用出力回路において、前記出力ドライバの出力端子と前記電源用コンデンサの
前記他端との間に、電圧を制限する電圧クランプ手段を
設けたことを特徴とするＰＷＭインバータ用出力回路。
【請求項３４】請求項３１に記載のＰＷＭインバータ
用出力回路において、前記充電制御回路は、前記電源用コンデンサの両端電圧
を監視するコンデンサ電圧監視手段をさらに有し、該コンデンサ電圧監視手段の出力に基づいて、前記電源
用コンデンサの両端電圧が所定値未満またはこれ以下で
ある場合は、前記電源用コンデンサの充電を行い、前記
電源用コンデンサの両端電圧が所定値以上またはこれを
上回った場合は、電源用コンデンサの充電を終了するこ
とを特徴とするＰＷＭインバータ用出力回路。
【請求項３５】請求項３１、請求項３２または請求項
３４に記載のＰＷＭインバータ用出力回路において、前
記出力ドライバの出力端子と前記電源用コンデンサの前
記他端との間に、電圧を制限する電圧クランプ手段を設
けたことを特徴とするＰＷＭインバータ用出力回路。
【請求項３６】請求項３３または請求項３５に記載の
ＰＷＭインバータ用出力回路において、前記電圧クラン
プ手段はツェナダイオードからなることを特徴とするＰ
ＷＭインバータ用出力回路。
【請求項３７】請求項３２、請求項３４ないし請求項
３６のいずれか１つに記載のＰＷＭインバータ用出力回
路において、前記充電制御回路は、前記コンデンサ電圧監視手段の出
力に基づき、前記電源用コンデンサの両端電圧が所定値
以上またはこれを上回ったときに、充電が終了したと
し、充電完了信号を出力することを特徴とするＰＷＭイ
ンバータ用出力回路。
【請求項３８】請求項３０ないし請求項３７のいずれ
か１つに記載のＰＷＭインバータ用出力回路において、前記第１の経路は、前記出力ドライバに含まれるスイッ
チング素子のうち前記電源用コンデンサの前記一端に接
続される方のスイッチング素子を通過することを特徴と
するＰＷＭインバータ用出力回路。
【請求項３９】請求項３８に記載のＰＷＭインバータ
用出力回路において、前記充電制御回路は、電源用コンデンサ充電時に、前記
第１の経路に含まれる前記スイッチング素子を導通させ
ることを特徴とするＰＷＭインバータ用出力回路。
【請求項４０】請求項３０ないし請求項３９のいずれ
か１つに記載のＰＷＭインバータ用出力回路において、前記パワー回路の出力端子と前記電源用コンデンサの前
記一端とを接続する充電バイパス回路をさらに備え、前
記第１の経路は該充電バイパス回路も通過し得ることを
特徴とするＰＷＭインバータ用出力回路。
【請求項４１】請求項４０に記載のＰＷＭインバータ
用出力回路において、前記充電バイパス回路は、抵抗とダイオードの直列回路
であり、前記出力ドライバに含まれるスイッチング素子
の１つに並列に接続され、かつ、前記抵抗とダイオード
との接続点が前記パワー回路の出力端に接続されたこと
を特徴とするＰＷＭインバータ用出力回路。
【請求項４２】請求項４０に記載のＰＷＭインバータ
用出力回路において、前記充電バイパス回路は、互いに逆方向に並列に接続さ
れたダイオード対からなるダイオード回路と、該ダイオ
ード回路と直列に接続されたダイオードとからなり、前
記出力ドライバに含まれるスイッチング素子の１つと並
列に接続され、前記ダイオード回路とダイオードとの接
続点がパワー回路の出力端に接続されたことを特徴とす
るＰＷＭインバータ用出力回路。
【請求項４３】直流主電源と、制御電極および基準電極を少なくとも有し、前記基準電
極に対して所定電圧を前記制御電極に印加したときに導
通する第１のパワー素子と、制御電極および基準電極を
少なくとも有し、前記基準電極に対して所定電圧を前記
制御電極に印加したときに導通する第２のパワー素子と
からなるパワー回路と、制御電源と、該制御電源の出力電圧を用いて充電される電源用コンデ
ンサと、前記パワー素子の開閉を指令する指令信号を入力し所定
の論理信号に変換する入力信号処理回路と、前記電源用コンデンサの端子間に直列に接続された一対
のスイッチング素子からなり前記第１のパワー素子の制
御電極および基準電極の電圧を制御する第１の出力ドラ
イバを有し、前記論理信号に基づき前記スイッチング素
子の開閉を制御し、前記第１のパワー素子の制御電極お
よび基準電極の電圧を所定値に制御することにより前記
第１のパワー素子を駆動する第１のプリドライブ回路
と、前記論理信号に基づき、前記第２のパワー素子の制御電
極および基準電極の電圧を所定値に制御することにより
前記第２のパワー素子を駆動する第２のプリドライブ回
路と、運転開始前に電源用コンデンサを充電するための電流を
掃引する初期充電手段と、運転開始後に電源用コンデン
サを充電するための電流を掃引するリフレッシュ充電手
段とからなる充電手段とを有し、前記制御電源の一端と前記電源用コンデンサの一端とを
前記パワー回路の出力端を介して接続する第１の経路
と、前記電源用コンデンサの他端と前記制御電源の他端
とを前記充電手段を介して接続する第２の経路とからな
る経路を充電経路とし、該充電経路を介して前記制御電源からの出力電圧を用い
て前記電源用コンデンサを充電することを特徴とするＰ
ＷＭインバータ用出力回路。
【請求項４４】請求項４３に記載のＰＷＭインバータ
用出力回路において、前記初期充電手段は、前記第１のプリドライブ回路の基準電位を監視する基準
電位監視手段と、微小電流を発生する副充電電流手段と、前記微小電流より大きな初期充電電流を発生する初期充
電電流手段とを有し、前記基準電位監視手段の出力に基づいて、前記第１のプ
リドライブ回路の基準電位が所定範囲外である場合は副
充電電流手段による微小電流のみで電源用コンデンサを
充電し、前記第１のプリドライブ回路の基準電位が所定
範囲内にあるときに、少なくとも初期充電電流で電源用
コンデンサを充電することを特徴とするＰＷＭインバー
タ用出力回路。
【請求項４５】請求項４３に記載のＰＷＭインバータ
用出力回路において、前記リフレッシュ充電手段は、前記第１のプリドライブ回路の基準電位を監視する基準
電位監視手段と、前記初期充電手段による充電電流よりも大きな値のリフ
レッシュ充電電流を発生する主充電電流手段とを有し、前記基準電位監視手段の出力に基づいて、前記第１のプ
リドライブ回路の基準電位が所定範囲内にあるときに、
少なくとも前記リフレッシュ充電電流で電源用コンデン
サを充電することを特徴とするＰＷＭインバータ用出力
回路。
【請求項４６】請求項４３に記載のＰＷＭインバータ
用出力回路において、前記電源用コンデンサの両端電圧を監視するコンデンサ
電圧監視手段をさらに有し、前記初期充電手段またはリフレッシュ充電手段は、それ
ぞれの充電動作時において、該コンデンサ電圧監視手段
の出力に基づいて、前記電源用コンデンサの両端電圧が
所定値未満またはこれ以下である場合は、前記電源用コ
ンデンサの充電を行い、前記電源用コンデンサの両端電
圧が所定値以上またはこれを上回った場合は、電源用コ
ンデンサの充電を終了することを特徴とするＰＷＭイン
バータ用出力回路。
【請求項４７】請求項４３に記載のＰＷＭインバータ
用出力回路において、前記第１のプリドライブ回路の出力ドライバの出力端子
と前記電源用コンデンサの前記他端との間に、電圧を制
限する電圧クランプ手段を設けたことを特徴とするＰＷ
Ｍインバータ用出力回路。
【請求項４８】請求項４７に記載のＰＷＭインバータ
用出力回路において、前記電圧クランプ手段はツェナダ
イオードからなることを特徴とするＰＷＭインバータ用
出力回路。
【請求項４９】請求項４６に記載のＰＷＭインバータ
用出力回路において、前記充電制御回路は、前記コンデ
ンサ電圧監視手段の出力に基づき、前記電源用コンデン
サの両端電圧が所定値以上またはこれを上回ったとき
に、充電が終了したとし、充電完了信号を出力すること
を特徴とするＰＷＭインバータ用出力回路。
【請求項５０】直流主電源と、制御電極および基準電極を少なくとも有し、前記基準電
極に対して所定電圧を前記制御電極に印加したときに導
通する第１のパワー素子と、制御電極および基準電極を
少なくとも有し、前記基準電極に対して所定電圧を前記
制御電極に印加したときに導通する第２のパワー素子と
からなるパワー回路と、制御電源と、該制御電源の出力電圧を用いて充電される電源用コンデ
ンサと、前記パワー素子の開閉を指令する指令信号を入力し所定
の論理信号に変換する入力信号処理回路と、前記電源用コンデンサの端子間に直列に接続された一対
のスイッチング素子からなり前記第１のパワー素子の制
御電極および基準電極の電圧を制御する第１の出力ドラ
イバを有し、前記論理信号に基づき前記スイッチング素
子の開閉を制御し、前記第１のパワー素子の制御電極お
よび基準電極の電圧を所定値に制御することにより前記
第１のパワー素子を駆動する第１のプリドライブ回路
と、前記論理信号に基づき、前記第２のパワー素子の制御電
極および基準電極の電圧を所定値に制御することにより
前記第２のパワー素子を駆動する第２のプリドライブ回
路と、前記電源用コンデンサ充電時に充電経路となるスイッチ
ング素子に対して、該スイッチング素子の導通方向にス
イッチング素子と並列になるように接続され、オンした
ときに前記スイッチング素子に流れる電流を迂回させる
ための迂回経路を形成するバイパス回路と、前記電源用コンデンサの端子間電圧が低く、前記スイッ
チング素子が前記充電経路を形成できない場合、該バイ
パス回路をオンさせるバイパス制御回路とを備えたこと
を特徴とするＰＷＭインバータ用出力回路。
【請求項５１】請求項１ないし請求項５０のいずれか
１つに記載のＰＷＭインバータ用出力回路において、前
記パワー素子の１つはパワーＭＯＳＦＥＴからなること
を特徴とするＰＷＭインバータ用出力回路。
【請求項５２】請求項１ないし請求項５０のいずれか
１つに記載のＰＷＭインバータ用出力回路において、前
記パワー素子の１つは、パワーＭＯＳＦＥＴと、該パワーＭＯＳＦＥＴの逆方向導通電流を阻止するた
め、該パワーＭＯＳＦＥＴの導通方向に直列に接続され
た第１のダイオードと、前記パワーＭＯＳＦＥＴと該第１のダイオードとの直列
回路に並列に、該直列回路と逆導通方向に接続される第
２のダイオードとからなることを特徴とするＰＷＭイン
バータ用出力回路。
【請求項５３】請求項１ないし請求項５０のいずれか
１つに記載のＰＷＭインバータ用出力回路において、前
記パワー素子の１つはＩＧＢＴと、該ＩＧＢＴと並列か
つ逆導通方向に接続されるダイオードとからなることを
特徴とするＰＷＭインバータ用出力回路。