JP2010115039A - スイッチング回路 - Google Patents

Abstract

【課題】大型化を招くことなく損失を低減できるスイッチング回路を提供する。
【解決手段】主及び従ＭＯＳＦＥＴ１ａ，３ａはソース端子ｓ同士、ゲート端子ｇ同士が接続され、ボディダイオード２ａと同極性に外付けダイオード５が接続されるとともに、駆動回路６ａにより主及び従ＭＯＳＦＥＴ１ａ，３ａが同時にスイッチング制御される。主ボディダイオード２ａに環流する電流は従ボディダイオード４ａによって遮断されるので、環流電流及びリカバリ電流はともに外付けダイオード５に流れることになり、全体の損失を低減できる。また、従ＭＯＳＦＥＴ３ａには電圧吸収手段が施されているので、外付けダイオード５の導通直後に従ＭＯＳＦＥＴ３ａに印加されるサージ電圧を吸収でき、従ＭＯＳＦＥＴ３ａのドレイン端子ｄ、ソース端子ｓ間の耐電圧を低くできるので、従ＭＯＳＦＥＴ３ａの損失を軽減できる。
【選択図】図１

Description

本発明は、ボディダイオードを有するスイッチング素子を組合せて構成されるスイッチング回路に関するものである。

特許文献１による従来のスイッチング回路では、複数のＭＯＳＦＥＴを直列に接続し、各々のＭＯＳＦＥＴに構造上寄生するボディダイオードによって負荷から回生される電流を環流していた。

また、特許文献２による従来のスイッチング回路では、環流用ダイオードに逆電圧印加回路を別途設けてダイオードを低電圧でリカバリさせ、損失を低減していた。
特開２００７−０１４０５９号公報 特開２００６−１４１１６７号公報

しかしながら、従来のスイッチング回路では正ラインと負ラインとの間に、複数のＭＯＳＦＥＴを含む直列回路が接続されており、負荷からの回生電流は、これらＭＯＳＦＥＴのボディダイオードを通して環流している。通常、何れか一方のＭＯＳＦＥＴがオフすると、他方のＭＯＳＦＥＴのボディダイオードに電流が環流し、環流電流によって他方のボディダイオードが導通している期間にもう一方のＭＯＳＦＥＴが再びオンすると、他方のボディダイオードにはリカバリ電流が流れることによるリカバリ損失、リカバリノイズが発生するという問題点があった。

ＭＯＳＦＥＴとして、そのボディダイオードのリカバリ速度が速いものを用いれば上記問題は解決されるが、ボディダイオードはＭＯＳＦＥＴの構成上生じる寄生ダイオードであって、寄生ダイオードのリカバリ速度を速くすることは製造上、コスト上ともに困難である。

また、他方のボディダイオードが非導通の期間にもう一方のＭＯＳＦＥＴをオンさせればリカバリ電流は流れずリカバリ損失も、リカバリノイズも発生しないが、環流電流を検出するための電流センサーやＭＯＳＦＥＴの制御回路が必要になるので、部品点数が増加しスイッチング回路の信頼性が低下するとともにスイッチング回路が大型化し、また、高コストとなる。また、オン時間の制御に制約を生じるため、スイッチング回路の効率が低下するとともに、負荷の駆動制御にも支障をきたす。

さらに、ボディダイオードのリカバリ時の逆方向印加電圧が小さければリカバリ損失も低くなるが、ボディダイオードのリカバリ直前に逆電圧を印加するためには、スイッチング回路ごとに大電流、高速応答の電源回路が必要となり、コスト高となる。

本発明は、上記のような問題点を解決するためになされたものであり、大型化を招くことなく損失を低減できるスイッチング回路を得ることを目的としている。

上記課題を解決するために、本発明に係るスイッチング回路は、開閉される回路開閉端子と制御信号用端子とボディダイオードとをそれぞれ有する第１及び第２のスイッチング素子とで構成されるスイッチング回路において、ボディダイオードが逆直列になるようにして直列に接続された直列回路と、直列回路に第１のスイッチング素子のボディダイオードと同じ導通方向になるようにして並列に接続された外付けダイオードと、第１及び第２のスイッチング素子を同じタイミングで開閉制御する制御信号を制御信号用端子に与える制御手段と、第２のスイッチング素子に並列に接続された電圧吸収回路と、を備えたことを特徴とするものである。

本発明によれば、開閉される回路開閉端子と制御信号用端子とボディダイオードとをそれぞれ有する第１及び第２のスイッチング素子が、ボディダイオードが逆直列になるようにして直列に接続された直列回路と、直列回路に第１のスイッチング素子のボディダイオードと同じ導通方向になるようにして並列に接続された外付けダイオードと、第１及び第２のスイッチング素子をほぼ同じタイミングで開閉制御する制御信号を制御信号用端子に与える制御手段と、第２のスイッチング素子に並列に接続された電圧吸収回路と、を備えたものであるので、第１のスイッチング素子のボディダイオードに環流する電流を第２のスイッチング素子のボディダイオードによって遮断でき、環流電流は外付けダイオードに流れ、リカバリ電流もまた外付けダイオードに流れるので、ボディダイオードよりも高性能な外付けダイオードを自由に選択でき、高性能な外付けダイオードを使用することにより大型化を招くことなく全体の損失を低減できるとともに、第２のスイッチング素子に電圧吸収手段が施されているので、外付けダイオードの導通直後に第２のスイッチング素子に印加されるサージ電圧を吸収でき、第２のスイッチング素子のドレイン端子、ソース端子間の耐電圧を低くできるので、第２のスイッチング素子の損失を軽減できるといった顕著な効果を奏するものである。

実施の形態１．
図１及び図２は、本発明を実施するための実施の形態１を示すものであり、図１は本発明のスイッチング回路を用いた三相インバータ回路の構成を示す構成図、図２は動作を説明するための要部抽出図である。
図１において、三相インバータ回路は、本発明に係る６つのスイッチング回路８（以下、説明及び図において個別に区別を要するときは符号８ａ〜８ｆを付して区別し、共通的に表すときは単にスイッチング回路８と称する、スッイチング回路の構成要素についても同じ）を三相ブリッジに構成したものである。第１のスイッチング素子である主ＭＯＳＦＥＴ１は、回路開閉端子であるドレイン端子ｄとソース端子ｓと、制御信号用端子であるゲート端子ｇと、主ＭＯＳＦＥＴ１に寄生する主ボディダイオード２とを有する。第２のスイッチング素子である従ＭＯＳＦＥＴ３は、回路開閉端子であるドレイン端子ｄとソース端子ｓと、ゲート端子ｇと、従ＭＯＳＦＥＴ３に寄生する従ボディダイオード４を有する。主ＭＯＳＦＥＴ１のドレイン端子ｄとソース端子ｓには浮遊容量であるＣｏｓ１０がある。従ＭＯＳＦＥＴ３のドレイン端子ｄとソース端子ｓ間には並列に電圧吸収回路として、この例ではゼナーダイオード１１を有している。

スイッチング回路８は、主ＭＯＳＦＥＴ１と従ＭＯＳＦＥＴ３とがそのボディダイオード３とボディダイオード４とが逆極性になるようにして直列に接続されるとともに、各ソース端子ｓ同士及びゲート端子ｇ同士が接続されている。また、直列に接続された主及び従両ＭＯＳＦＥＴ１，３の直列回路に並列に接続された外付けダイオード５を有する。外付けダイオード５は、カソードｋが主ＭＯＳＦＥＴ１のドレイン端子ｄに、アノードａが従ＭＯＳＦＥＴ３のドレイン端子ｄに接続されて、ボディダイオード２と同極性（同じ導通方向）になるようにして接続されている。制御回路としての駆動回路６が各ソース端子ｓの電位を基準として各ゲート端子ｇに制御信号としての開閉信号を与え開閉制御する。従ＭＯＳＦＥＴ３のドレイン端子ｄとソース端子ｓ間にはゼナーダイオード１１が、従ＭＯＳＦＥＴ３の従ボディダイオード４と同じ向きに並列接続されている。コンデンサ７は正ラインＰと負ラインＮの間に接続され、主及び従ＭＯＳＦＥＴ１，３のスイッチングによって生じる高周波電流をバイパスしている。
各スイッチング回路８は、正ラインＰと負ラインＮの間に直列に接続された３組のハーフブリッジを構成し、各ハーフブリッジの中性点Ｏに負荷モータ９が接続されている。

次に動作について説明する。図２は、スイッチング回路８の動作についての説明を簡素化するためにスイッチング回路８ａ，８ｄで構成される一組のハーフブリッジを抜き出したものである。図２において、今、スイッチング回路８ａの主ＭＯＳＦＥＴ１ａと従ＭＯＳＦＥＴ３ａが共にオフし、また、スイッチング回路８ｄの主ＭＯＳＦＥＴ１ｄと従ＭＯＳＦＥＴ３ｄも共にオフしており、負荷からの環流電流Ｊ２が、負ライン側の外付けダイオード５ｄを介して流れているとする。
このとき、負ライン側のスイッチング回路８ｄの主ＭＯＳＦＥＴ１ｄと従ＭＯＳＦＥＴ３ｄはオフしているために主ＭＯＳＦＥＴ１ｄのボディダイオード２ｄは導通することはない。

ここで、負荷からの順方向電流としての環流電流Ｊ２が負ライン側の外付けダイオード５ｄを介して流れている期間中に、主ＭＯＳＦＥＴ１ａと従ＭＯＳＦＥＴ３ａがともにオンすると、負荷への電流は環流電流Ｊ１２から順電流Ｊ１１に転流すると同時に外付けダイオード５ｄのリカバリ特性によって、外付けダイオード５の導通方向とは逆向きのリカバリ電流Ｊ１３が流れる。主ボディダイオード２ｄには従ＭＯＳＦＥＴ３ｄによって遮断され一切の電流が流れていないのでリカバリは生じず、従ってボディダイオードのリカバリ電流Ｊ１４も流れない。主ＭＯＳＦＥＴ１ａの寄生ダイオードである主ボディダイオード２ａに環流する電流を、従ＭＯＳＦＥＴ３ａの寄生ダイオードである従ボディダイオード４ａによって遮断するので、環流電流は外付けダイオード５に流れ、リカバリ電流もまた外付けダイオード５に流れることになる。

外付けダイオード５を流れるリカバリ電流Ｊ１３は外付けダイオード５ｄにリカバリ損失を生じさせるが、外付けダイオード５ｄに使用するダイオードの特性は主ＭＯＳＦＥＴ１ｄの特性に関係なく設定することができ、主ボディダイオード２ｄと比較して高性能なすなわち十分に高速、かつ、ソフトリカバリ特性を有するダイオードを選択することが可能になり、環流電流を検出するための電流センサーやＭＯＳＦＥＴの制御回路を必要としないので大型化を招くことなくリカバリ損失やリカバリノイズを抑制することができる。また、２つのスイッチング素子である主及び従ＭＯＳＦＥＴ１ｄ及び３ｄを直列に接続して使用する際に、一方はスイッチング素子である従ＭＯＳＦＥＴ３ｄは通常の性能のものを使用することができる。
以上、スイッチング回路８ｄについて説明したが、スイッチング回路８ａ〜８ｃ、スイッチング回路８ｅ，８ｆにおいても同様の動作となる。

ここで、一般にＭＯＳＦＥＴの寄生ダイオードはリカバリが速く特性の良いダイオードが得られないので、主ＭＯＳＦＥＴ１ｄの主ボディダイオード２ｄでリカバリが発生すると、リカバリ損失は極めて大きくなる。
従ＭＯＳＦＥＴ３ｄを使用せず、従ＭＯＳＦＥＴ３ｄと従ボディダイオード４ｄの代わりにショットキーバリアダイオードの様な低損失ダイオードを用いても同様の効果が得られるが、その場合、ショットキーバリアダイオードの順方向電圧降下による損失が主ＭＯＳＦＥＴ３ｄのオン抵抗損失と同等の大きさで生じてしまう。しかし、本実施の形態では、従ＭＯＳＦＥＴ３ｄのオンにより従ボディダイオード４ｄに電流は流れず、従ＭＯＳＦＥＴ３ｄを流れる同期整流動作となるので損失は極めて小さくなる。

また、従ＭＯＳＦＥＴ３ｄのドレインソース間電圧は、主ＭＯＳＦＥＴ１ｄが遮断することによってほとんど印加されない。仮に主ＭＯＳＦＥＴ１ｄと従ＭＯＳＦＥＴ３ｄのオンオフ動作に多少のずれを生じたとしても、外付けダイオードの順方向電圧によってクランプされるため僅少となり、回路配線のインダクタンスによるサージ電圧を考慮しても従ＭＯＳＦＥＴ３ｄのドレインソース間耐電圧は２０〜６０Ｖもあれば十分である。
低耐圧品であれば低オン抵抗のＭＯＳＦＥＴを安価で調達できるうえ、本実施の形態では主ＭＯＳＦＥＴ１ｄと従ＭＯＳＦＥＴ３ｄの各ソース端子ｓ同士及びゲート端子ｇ同士を接続し、ゲート端子に駆動回路６ｄから開閉信号を与えるようにしたので、主ＭＯＳＦＥＴ１ｄと従ＭＯＳＦＥＴ３ｄの駆動は同じ駆動回路６ｄでできるので、従ＭＯＳＦＥＴ３ｄの追加によるコストアップは僅かですむ。

また、主ＭＯＳＦＥＴ１ｄに６００Ｖ程度のドレインソース間耐電圧のものを使用する必要がある場合には、主ＭＯＳＦＥＴ１ｄと従ＭＯＳＦＥＴ３ｄの耐電圧差は１０倍以上となり、それぞれのオン抵抗差は２０倍以上に設定することが可能である。すなわち、ＭＯＳＦＥＴ３ｄのオン抵抗を、ＭＯＳＦＥＴ１ｄのオン抵抗よりも十分に低いものにすることで、ＭＯＳＦＥＴ１ｄ単体の時と比較しても、ＭＯＳＦＥＴ１ｄ及び３ｄを合わせた全オン損失の上昇をわずかに抑えることができる。従って、従ＭＯＳＦＥＴ３ｄの追加によるオン抵抗損失増加は５％程度に抑えることができ、従ＭＯＳＦＥＴ３ｄの代わりにショットキーバリアダイオードを用いた場合と比較して損失を極めて小さくすることができる。

以上のように外付けダイオード５ｄを設け、主ＭＯＳＦＥＴ１ｄの主ボディダイオード２ｄへの電流を遮断する従ＭＯＳＦＥＴ３ｄを設けることによって、リカバリが遅く特性の悪い主ボディダイオード２ｄによるリカバリ損失やリカバリノイズを回避できる。
また、従ＭＯＳＦＥＴ３ｄを主ＭＯＳＦＥＴ１ｄよりも耐圧の低い、すなわち、オン抵抗の小さいＭＯＳＦＥＴとすることで、従ＭＯＳＦＥＴ３ｄの追加による損失やコストの増大を効果的に抑制することができる。すなわち、従ＭＯＳＦＥＴ３ｄの追加による損失や外付けダイオード５ｄの損失があっても、主ＭＯＳＦＥＴ１ｄの主ボディダイオード２ｄのリカバリ損失をなくすことにより、全体の損失を低減できる。また、高性能の外付けダイオード５ｄを使用することにより、リカバリノイズを低減できる。

なお、本発明では外付けダイオードの５ｄのリカバリ損失やリカバリノイズは、外付けダイオード５ｄの性能に依存するが、例えば、外付けダイオード５ｄを複数のｎ個のダイオードを直列にして構成することで、ダイオードのリカバリ電圧、リカバリ電流をそれぞれ１／ｎにできるため、リカバリ損失、及びリカバリノイズを軽減できる。さらに、主ＭＯＳＦＥＴ１ｄと従ＭＯＳＦＥＴ３ｄのソース端子同士をそれぞれ接続し、基準電位を共通にして同じ電圧で主ＭＯＳＦＥＴ１ｄと従ＭＯＳＦＥＴ３ｄを駆動することによって、新たに駆動回路を追加する必要がないのでスイッチング回路が小型、安価になる。

以上の動作説明は、負荷からの環流電流Ｊ１２が、負ライン側の外付けダイオード５ｄを介して流れている状態から説明したが、環流電流Ｊ１２が、負ライン側の外付けダイオード５ｄを介して流れ出す直前は、主ＭＯＳＦＥＴ１ｄの浮遊容量Ｃｏｓ１０には、ドレイン電圧Ｖ１１が印加されているため、浮遊容量Ｃｏｓ１０には、式（１）のエネルギーＷが蓄えられている。

Ｗ＝１／２・Ｃｏｓ・Ｖ１１^２ [Ｊ] （１）

負荷からの環流電流Ｊ１２が、負ライン側の外付けダイオード５ｄを介して流れだした直後、すなわち、負ライン側の外付けダイオード５ｄが導通した直後に、エネルギーＷによって従ＭＯＳＦＥＴ３ｄにはドレイン電圧Ｖ１２が過渡的に印加される。このドレイン電圧Ｖ１２が従ＭＯＳＦＥＴ３ｄのドレインとソース間の耐電圧を超えると、従ＭＯＳＦＥＴ３ｄを破壊する恐れがあるが、本実施例では、あらかじめ従ＭＯＳＦＥＴ３ｄのドレインとソース間の耐電圧よりも低いゼナー電圧のゼナーダイオード１１ｄが並列接続されており、ドレイン電圧Ｖ１２が従ＭＯＳＦＥＴ３ｄの耐電圧より低い電圧でクランプされるとともに、エネルギーＷはゼナーダイオード１１ｄにて消費され、従ＭＯＳＦＥＴ３ｄの従ボディダイオード４ｄで消費されることはない。したがって、従ＭＯＳＦＥＴ３ｄの耐電圧は、過渡的に印加されるドレイン電圧Ｖ１２を見越した十分に高い耐電圧のＭＯＳＦＥＴを選定する必要がなく、また、従ボディダイオードの許容エネルギーの大きなＭＯＳＦＥＴを選定する必要もなく、低い耐耐圧の、すなわち低い導通オン抵抗で、安価なＭＯＳＦＥＴを選定できるので、低コストで低損失化が可能となる。

本実施の形態１では、従ＭＯＳＦＥＴ３ｄのドレイン電圧Ｖ１２の電圧吸収回路にゼナーダイオード４ｄを用いた例を示したが、ゼナーダイオード以外の電圧吸収素子や、電圧吸収回路、またはコンデンサを用いてもよい。電圧吸収回路にコンデンサを用いる場合は、前記の主ＭＯＳＦＥＴ１ｄのＣｏｓ１０に蓄えられたエネルギーＷが、電圧吸収回路コンデンサに充電されても従ＭＯＳＦＥＴ３ｄの耐電圧を超えないように容量を選定すればよい。

例えば、主ＭＯＳＦＥＴ１ｄの浮遊容量をＣｏｓ１０、ドレイン電圧をＶ１１、従ＭＯＳＦＥＴ３ｄに並列接続する電圧吸収回路コンデンサの容量をＣｄ３、従ＭＯＳＦＥＴ３ｄのドレインとソース間の浮遊容量をＣｏｓ３ｄ、ドレイン電圧をＶ１２とすると、電圧吸収回路コンデンサの容量Ｃｄ３は、式（２）を満足するように選べばよい。

１／２・Ｃｏｓ・Ｖ１１^２ ＞ １／２・（Ｃｄ３＋Ｃｏｓ３ｄ）・Ｖ１２^２ （２）

実際には、機器を構成する上で生じる浮遊容量の影響やエネルギーＷがＣｏｓから（Ｃｄ３＋Ｃｏｓ３ｄ）に移動する際に生じるロスがあるため、従ＭＯＳＦＥＴ３ｄのドレイン電圧Ｖ１１が、従ＭＯＳＦＥＴ３ｄの耐電圧より小さくなるように選定すればよく、必ずしもこの条件を満たさなくても、Ｃｄ３がＣｏｓよりも大きければ概ねエネルギーＷによるドレイン電圧Ｖ１２の上昇を緩和できる。

なお、（Ｃｄ３＋Ｃｏｓ３ｄ）に蓄えられたエネルギーＷは、従ＭＯＳＦＥＴ３ｄのオン時に従ＭＯＳＦＥＴ３ｄで消費されるが、従ＭＯＳＦＥＴ３ｄの許容エネルギーは、通常、従ボディダイオード４ｄの許容エネルギーよりも大きいため問題はない。
また、電圧吸収回路コンデンサに抵抗器を直列接続することによってエネルギーＷの消費を抵抗器で行い、従ＭＯＳＦＥＴ３ｄでエネルギーＷを消費させないことも可能である。

また、本実施の形態１では従ＭＯＳＦＥＴ３ｄのドレイン、ソース間に電圧吸収回路を並列接続してドレイン電圧Ｖ１２をクランプする方法について示したが、ドレイン電圧Ｖ１２を検出して、ドレイン電圧Ｖ１２が従ＭＯＳＦＥＴ３ｄのドレインとソース間の耐電圧以下で従ＭＯＳＦＥＴ３ｄをオンさせても同様の効果を得られる。

以上の動作説明は、三相インバータの１アームの内、外付けダイオード５ｄのリカバリ損失と、ローサイド側の主ＭＯＳＦＥＴ１ｄと従ＭＯＳＦＥＴ３ｄの動作について説明をしたが、ハイサイド側の主ＭＯＳＦＥＴ１ａと従ＭＯＳＦＥＴ３ａ，外付けダイオード５ａについても同様である。

なお、主ＭＯＳＦＥＴ１，従ＭＯＳＦＥＴ３の各ソース端子同士、各ゲート端子同士がそれぞれ接続されており、駆動回路６が各ソース端子を基準として各ゲート端子を駆動する例を示したが、駆動回路６は主ＭＯＳＦＥＴ１，従ＭＯＳＦＥＴ３それぞれ個別に設けてもよく、それぞれの駆動制御のタイミングに多少のずれがあってもよく、同様の効果を奏する。

また、主ＭＯＳＦＥＴ１ｄと従ＭＯＳＦＥＴ３ｄをオフすることで、外付けダイオード５ｄに環流電流Ｊ１２が流れる例を示したが、外付けダイオード５ｄに環流電流Ｊ１２を流すのは、主ＭＯＳＦＥＴ１ａと従ＭＯＳＦＥＴ３ａがオンする直前のみでよく、環流電流Ｊ１２の導通時間が長い場合には、主ＭＯＳＦＥＴ１ａと従ＭＯＳＦＥＴ３ａがオンする直前まで主ＭＯＳＦＥＴ１ｄと従ＭＯＳＦＥＴ３ｄをオンさせておけば、外付けダイオード５ｄに環流電流Ｊ１２が流れて生じる損失を低減することができる。

また、本実施の形態１では、本発明によるスイッチング回路を６回路用いた三相インバータの１アームを例にとって動作を示したが、必ずしも６回路全てを本発明によるスイッチング回路にしなくても、ＭＯＳＦＥＴのボディダイオードによるリカバリが発生するＭＯＳＦＥＴについてのみ本発明を適用してもよい。

また、三相インバータ以外の例であっても、例えば、バックコンバータ、ブーストコンバータのように本発明によるスイッチング回路が直列に接続されて構成されるものや、あるいは、本スイッチング回路と別途ＭＯＳＦＥＴなどのスイッチング素子が直列に接続されて構成されるものでも同様の効果を奏する。
また、スイッチング素子は、ＭＯＳＦＥＴに限らず寄生ダイオードであるボディダイオードを有するものであれば、同様にリカバリ損失やリカバリノイズを軽減することができる。

実施の形態２．
図３は、本発明を実施するための実施の形態２を示すものであり、図２に示す動作説明用の要部抽出図のうち、さらにローサイドアームのスイッチング回路８のみを抽出したものである。１２ｄは主ＭＯＳＦＥＴ１ｄ、及び従ＭＯＳＦＥＴ３ｄのゲート端子gを駆動するドライバで、２つの入力端子Ａ，Ｂと出力端子Ｙを有する論理和回路である。１３ｄは、従ＭＯＳＦＥＴ３ｄのドレイン、ソース間耐電圧よりも低いゼナー電圧を有する電圧検出用ゼナーダイオード、１４ｄはドライバ１２ｄの入力端子Ｂをプルダウンするプルダウン抵抗器である。１５ｄはドライバ１２ｄの入力端子Ａの入力信号、１６ｄはドライバ１２ｄの電源コモンを示している。本実施の形態２ではで、実施の形態１で示した電圧吸収回路を従ＭＯＳＦＥＴｄ３のドレイン、ソース間に並列接続せずに、従ＭＯＳＦＥＴ３自体に電圧吸収回路の機能を持たせている。

次に動作について説明する。実施の形態２においては、上記、エネルギーＷによって従ＭＯＳＦＥＴ３ｄのドレイン電圧Ｖ１２が上昇した際に、電圧検出用ゼナーダイオード１３ｄが導通し、ドライバ１２ｄの入力端子Ｂをハイレベルにするのでドライバ１３ｄの入力端子Ａの信号レベルの如何にかかわらず出力端子Ｙがハイレベルとなって、主ＭＯＳＦＥＴ１ｄ、及び従ＭＯＳＦＥＴ３ｄのそれぞれのゲート端子ｇを駆動する。この結果、従ＭＯＳＦＥＴ３ｄがオンしてドレイン電圧Ｖ１２はクランプされる。ドレイン電圧Ｖ１２が従ＭＯＳＦＥＴ３ｄの耐電圧を超えないように電圧検出用ゼナーダイオード１３ｄのゼナー電圧を選定すれば、エネルギーＷは、許容エネルギーの大きな従ＭＯＳＦＥＴ３ｄにて消費され許容エネルギーの小さな従ボディダイオード４ｄで消費されない。

電圧検出用ゼナーダイオード１３ｄのゼナー電圧の選定は、ＭＯＳＦＥＴ３ｄのドレイン、ソース間耐電圧をＶｄ、電圧検出用ゼナーダイオード１３ｄのゼナー電圧をＶｚ、ドライバ１２ｄの入力端子Ｂのしきい値電圧をＶＢとすると、Ｖｄ＞Ｖｚ＋ＶＢとすればよい。なお、電圧検出用ゼナーダイオード１３ｄが導通しないときはドライバ１２ｄの入力端子Ｂはプルダウン抵抗器１４ｄによりドライバ１２ｄの電源コモンへプルダウンされて、ローレベルになっているので、主ＭＯＳＦＥＴ１ｄ、及び従ＭＯＳＦＥＴ３ｄのそれぞれのゲート端子ｇを駆動する信号は、ドライバ１２ｄの入力端子Ａの信号と等しくなる。

このように構成することで、実施の形態１では電圧吸収回路用に必要となる高価な小、中電力用ゼナーダイオードが不要となり、安価な小信号用の電圧検出用ゼナーダイオードを使用することができるので、低コスト化と小型化が可能になる。

本実施の形態２の説明では、ローサイドアームのスイッチング回路８のみを抽出して動作を説明しているが、この説明以外の部分の動作と効果については、実施の形態１と同様である。

なお、図中、同一符号は、同一または相当部分を示す。

実施の形態１におけるスイッチング回路を用いた三相インバータ回路の構成図である。 実施の形態１におけるスイッチング回路の動作を説明するための要部抽出図を示す。 実施の形態２におけるスイッチング回路の動作を説明するためのローサイドアーム部抽出図を示す。

符号の説明

１ａ〜１ｆ 主ＭＯＳＦＥＴ
２ａ〜２ｆ 主ボディダイオード
３ａ〜３ｆ 従ＭＯＳＦＥＴ
４ａ〜４ｆ 従ボディダイオード
５ａ〜５ｆ 外付けダイオード
６ａ〜６ｆ 駆動回路、
８，８ａ〜８ｆ スイッチング回路
１０ａ〜１０ｆ 浮遊容量Ｃｏｓ
１１ａ〜１１ｆ ゼナーダイオード
１２ ドライバ
１３ｄ 電圧検出用ゼナーダイオード
１４ｄ プルダウン抵抗器
１５ｄ ドライバ１２ｄの入力端子Ａの信号入力
１６ ドライバ１２ｄの電源コモン

Claims (7)

1. 開閉される回路開閉端子と制御信号用端子とボディダイオードとをそれぞれ有する第１及び第２のスイッチング素子とで構成されるスイッチング回路において、
   前記ボディダイオードが逆直列になるようにして直列に接続された直列回路と、
   前記直列回路に前記第１のスイッチング素子のボディダイオードと同じ導通方向になるようにして並列に接続された外付けダイオードと、
   前記第１及び第２のスイッチング素子を同じタイミングで開閉制御する制御信号を前記制御信号用端子に与える制御手段と、
   前記第２のスイッチング素子に並列に接続された電圧吸収回路と、を備えたことを特徴とするスイッチング回路。
2. 第１及び第２のスイッチング素子の制御信号用端子は共通に接続されたものであり、制御手段は前記共通に接続された前記御信号用端子に制御信号を与えるものであることを特徴とする請求項１に記載のスイッチング回路。
3. 第２のスイッチング素子の主開閉端子間耐電圧は、第１のスイッチング素子の主開閉端子間耐電圧よりも低いものであることを特徴とする請求項１に記載のスイッチング回路。
4. 電圧吸収回路に、コンデンサを用い、前記コンデンサの容量は第１のスイッチング素子の回路開閉端子間の容量以上としたことを特徴とする請求項１〜３のいずれかに記載のスイッチング回路。
5. 電圧吸収回路に、第２のスイッチング素子の回路開閉端子間耐電圧よりも低い電圧の電圧クランプ素子を用いたことを特徴とする請求項１〜３のいずれかに記載のスイッチング回路。
6. 第２のスイッチング素子の回路開閉端子間に、前記回路開閉端子間耐電圧よりも低い電圧が印加されると、前記第２のスイッチング素子の制御信号端子を駆動して、前記第２のスイッチング素子を導通させることを特徴とする請求項１〜３のいずれかに記載のスイッチング回路。
7. 制御手段は、外付けダイオードに順方向電流が流れている期間中に、前記第１及び第２のスイッチング素子をともに閉路するように制御信号を与えるものであることを特徴とする請求項１〜６のいずれかに記載のスイッチング回路。

Images