JP2015080321A - 降圧チョッパ回路 - Google Patents

Abstract

【課題】スイッチング素子に逆電流が流れることを防止することが可能で高効率で構成が簡単な降圧チョッパ回路を提供する。
【解決手段】この降圧チョッパ回路では、ＮチャネルＭＯＳトランジスタ２のドレインを入力端子に接続し、逆流防止用のＮチャネルＭＯＳトランジスタ３のソースをトランジスタ２のソースに接続し、トランジスタ３のドレインをリアクトル５を介して出力端子Ｔ３に接続し、還流ダイオード４のアノードを入力端子Ｔ２および出力端子Ｔ４に接続し、そのカソードをトランジスタ３のドレインに接続する。したがって、リアクトル５に発生した共振電圧によって直流電源１０に電流が逆流することを防止できる。
【選択図】図１

Description

この発明は降圧チョッパ回路に関し、特に、第１の直流電圧を降圧して第２の直流電圧を出力する降圧チョッパ回路に関する。

従来より、スイッチング素子、リアクトル、および還流ダイオードを備え、直流電圧を降圧して所望の直流電圧を生成する降圧チョッパ回路が知られている。このような降圧チョッパ回路では、動作条件によっては、スイッチング素子の寄生コンデンサとリアクトルによって共振現象が発生し、リアクトルに発生した共振電圧によってスイッチング素子に電流が逆流する場合がある。スイッチング素子に電流が逆流すると、降圧チョッパ回路の前段の直流電源の性能劣化や誤動作を招き、また、スイッチング素子の電力損失が増加する。

この対策として、抵抗素子とダイオードの直列接続体をスイッチング素子またはリアクトルに並列接続し、リアクトルに発生した共振電圧を減衰させる方法がある（たとえば特許文献１，２参照）。

また、電流経路にダイオードを接続し、ダイオードに逆バイアス電圧が印加された場合にスイッチング素子をオフさせる方法がある（たとえば特許文献３参照）。

特開２００２−９５２４５号公報 特開２００７−２３６１２８号公報 特開平１−１８５１６１号公報

しかし、特許文献１，２の降圧チョッパ回路では、抵抗素子で電力が消費されるので、効率が低下するという問題があった。

また、特許文献３では、ダイオードに逆バイアス電圧が印加されたことを検出する回路を設ける必要があり、回路構成が複雑になるという問題があった。

それゆえに、この発明の主たる目的は、スイッチング素子に逆電流が流れることを防止することが可能で高効率で構成が簡単な降圧チョッパ回路を提供することである。

この発明に係る降圧チョッパ回路は、第１および第２の入力端子間に与えられた第１の直流電圧を降圧して第１および第２の出力端子間に第２の直流電圧を出力する降圧チョッパ回路であって、第１の電極が第１の入力端子に接続され、第２の直流電圧が目標電圧になるようにオン／オフ制御される第１のスイッチング素子と、第１の電極が第１のスイッチング素子の第２の電極に接続され、第１のスイッチング素子とともにオン／オフ制御される第２のスイッチング素子と、一方端子が第２のスイッチング素子の第２の電極に接続され、他方端子が第１の出力端子に接続されたリアクトルと、第１および第２の出力端子間に接続されたコンデンサと、アノードが第２の入力端子および第２の出力端子に接続され、第１および第２のスイッチング素子がオフされたときにリアクトルの他方端子から出力される電流をリアクトルの一方端子に戻す還流ダイオードとを備えたものである。第２のスイッチング素子は、アノードおよびカソードが第２のスイッチング素子の第１および第２の電極にそれぞれ接続された第１の寄生ダイオードを含む。

この発明に係る降圧チョッパ回路では、第１および第２のスイッチング素子を直列接続し、寄生ダイオードが逆電流を阻止するように第２のスイッチング素子を接続したので、第１のスイッチング素子に逆電流が流れることを防止することができ、効率が低下したり、構成が複雑になることもない。

この発明の実施の形態１による降圧チョッパ回路の構成を示す回路ブロック図である。 実施の形態１の比較例となる降圧チョッパ回路の動作を示すタイムチャートである。 図１に示したＮチャネルＭＯＳトランジスタ２，３のオン／オフ制御について説明するための図である。 この発明の実施の形態２による降圧チョッパ回路の構成を示す回路ブロック図である。 この発明の実施の形態３による降圧チョッパ回路の構成を示す回路ブロック図である。

[実施の形態１]
本願発明の実施の形態１による降圧チョッパ回路は、図１に示すように、入力端子Ｔ１，Ｔ２、出力端子Ｔ３，Ｔ４、入力コンデンサ１、ＮチャネルＭＯＳトランジスタ２（第１のスイッチング素子）、ＮチャネルＭＯＳトランジスタ３（第２のスイッチング素子）、還流ダイオード４、リアクトル５、出力コンデンサ６、フィードバック回路７、制御回路８、および駆動回路９を備える。

入力端子Ｔ１，Ｔ２は、それぞれ直流電源１０の正極および負極に接続される。直流電源１０は、入力端子Ｔ１，Ｔ２間に直流電圧Ｖｉを出力する。出力端子Ｔ３，Ｔ４間には、負荷１１が接続される。入力端子Ｔ２および出力端子Ｔ４は、互いに接続されている。この降圧チョッパ回路は、入力端子Ｔ１，Ｔ２間に与えられた直流電圧Ｖｉを降圧して所望の直流電圧Ｖｏを生成し、その直流電圧Ｖｏを出力端子Ｔ３，Ｔ４間に出力するものである。負荷１１は、降圧チョッパ回路の出力電圧Ｖｏによって駆動される。

入力コンデンサ１は、入力端子Ｔ１，Ｔ２間に接続され、入力された直流電圧Ｖｉを安定化させる。ＮチャネルＭＯＳトランジスタ２のドレインは入力端子Ｔ１に接続される。ＮチャネルＭＯＳトランジスタ２は、アノードがソースに接続され、カソードがドレインに接続された寄生ダイオード２ｄと、ソース−ドレイン間に接続された寄生コンデンサ２ｃとを含む。

ＮチャネルＭＯＳトランジスタ３のソースは、ＮチャネルＭＯＳトランジスタ２のソースに接続される。ＮチャネルＭＯＳトランジスタ３は、アノードがソースに接続され、カソードがドレインに接続された寄生ダイオード３ｄと、ソース−ドレイン間に接続された寄生コンデンサ３ｃとを含む。ＮチャネルＭＯＳトランジスタ２，３のゲートは互いに接続されている。ＮチャネルＭＯＳトランジスタ３は、ＮチャネルＭＯＳトランジスタ２に逆電流が流れるのを防止するために設けられている。

還流ダイオード４のアノードは入力端子Ｔ２および出力端子Ｔ４に接続され、そのカソードはＮチャネルＭＯＳトランジスタ３のドレイン（寄生ダイオード３ｄのカソード）に接続される。

リアクトル５の一方端子はＮチャネルＭＯＳトランジスタ３のドレインに接続され、その他方端子は出力端子Ｔ３に接続される。出力コンデンサ６は、出力端子Ｔ３，Ｔ４間に接続され、出力端子Ｔ３，Ｔ４間の直流電圧Ｖｏを平滑化および安定化させる。

フィードバック回路７は、出力端子Ｔ３，Ｔ４間の電圧Ｖｏを検出し、その検出値を示す信号を制御回路８に与える。制御回路８は、フィードバック回路７からの信号に基づいて、出力電圧Ｖｏが目標電圧になるように制御信号ＣＮＴを生成する。制御信号ＣＮＴは、所定のスイッチング周期で交互に「Ｈ」レベルおよび「Ｌ」レベルになる。「Ｈ」レベルになる時間とスイッチング周期の比はデューティ比と呼ばれる。制御回路８は、出力電圧Ｖｏが目標電圧になるように制御信号ＣＮＴのデューティ比を調整する。駆動回路９は、制御信号ＣＮＴに応答してＮチャネルＭＯＳトランジスタ２，３のゲートを駆動させる。

フィードバック回路７、制御回路８、および駆動回路９は、スイッチング制御部を構成し、出力端子Ｔ３，Ｔ４間の直流電圧Ｖｏが目標電圧になるように、ＮチャネルＭＯＳトランジスタ２，３をオン／オフさせる。

ここで、ＮチャネルＭＯＳトランジスタ３が設けられている理由について説明する。図２（ａ）〜（ｄ）は、比較例となる降圧チョッパの動作を示すタイムチャートである。比較例となる降圧チョッパでは、ＮチャネルＭＯＳトランジスタ３が除去され、ＮチャネルＭＯＳトランジスタ２のソースが還流ダイオード４のカソードに接続されている。図２（ａ）は制御信号ＣＮＴを示し、図２（ｂ）はＮチャネルＭＯＳトランジスタ２のドレイン−ソース間電圧ＶＤＳを示し、図２（ｃ）はリアクトル５に流れる電流ＩＬを示し、図２（ｄ）は入力電流Ｉｉを示している。

図２（ａ）〜（ｄ）において、制御信号ＣＮＴが「Ｈ」レベルにされると、ＮチャネルＭＯＳトランジスタ２がオンし、直流電源１０の正極から、ＮチャネルＭＯＳトランジスタ２、リアクトル５、および出力コンデンサ６と負荷１１の並列接続体を介して直流電源１０の負極に至る経路で電流が流れる。これにより、出力コンデンサ６が充電されるとともに、リアクトル５に電磁エネルギーが蓄えられる。このとき、リアクトル５に流れる電流ＩＬは、時間の経過とともに直線的に増加する。

制御信号ＣＮＴが「Ｌ」レベルにされると、ＮチャネルＭＯＳトランジスタ２がオフし、リアクトル５の電磁エネルギーが放出されて、リアクトル５の他方端子（出力端子Ｔ３側の端子）から、出力コンデンサ６と負荷１１の並列接続体、還流ダイオード４を介してリアクトル５の一方端子（入力端子Ｔ１側の端子）に至る経路で電流が流れる。このような経路で電流が流れる状態は一般的に還流と呼ばれる。この場合、リアクトル５に流れる電流ＩＬは、時間の経過とともに直線的に減少する。

リアクトル５の電磁エネルギーの放出が終了すると、リアクトル５に電流が流れない期間（リアクトル電流が０となる期間）Ｔｒが発生する。この期間Ｔｒでは出力コンデンサ６から負荷１１に対して電力供給が行なわれる。

ＮチャネルＭＯＳトランジスタ２がオンとオフを繰り返す１周期のうちに、リアクトル電流が流れなくなる期間Ｔｒを持つ動作モードを不連続モードと呼び、リアクトル電流が流れなくなる期間Ｔｒを持たない動作モードを連続モードと呼ぶ。制御回路８には通常、所定のスイッチング周期が予め設定されている。制御回路８は、オン時間およびオフ時間の和が予め定められたスイッチング周期に達したならば、ＮチャネルＭＯＳトランジスタ２を再びオン状態にし、以後、このようなオン／オフ制御を繰り返す。

ここで、連続モードと不連続モードにおける素子の損失について説明する。還流ダイオード４は、ＮチャネルＭＯＳトランジスタ２がオンする期間Ｔｏｎは電流を阻止し、ＮチャネルＭＯＳトランジスタ２がオフする期間Ｔｏｆｆはリアクトル５に蓄えられた電磁エネルギーを放出させる方向に電流を流す。

連続モードと不連続モードの違いは、ＮチャネルＭＯＳトランジスタ２のオフ期間Ｔｏｆｆにリアクトル５に流れる電流ＩＬがゼロになる期間Ｔｒが有るか否かの違いと言える。すなわち、連続モードでは、リアクトル５に蓄えられたエネルギーを全て放出する前に、次のＮチャネルＭＯＳトランジスタ２のオン動作が始まる。これに対して不連続モードでは、リアクトル５に蓄えられたエネルギーを全て放出し、リアクトル電流ＩＬがゼロになった状態が続いた後に、次のＮチャネルＭＯＳトランジスタ２，３のオン動作が始まる。

連続モードと不連続モードの差異の影響を受ける素子の一つに還流ダイオード４がある。還流ダイオード４としては、ショットキダイオードやファーストリカバリーダイオードが使用されるが、これらの使い分けは耐圧によって決められる。還流ダイオード４に必要とされる耐圧が２００Ｖ未満である場合は、主にショットキダイオードが還流ダイオード４として使用される。また、還流ダイオード４に必要とされる耐圧が２００Ｖを超える場合は、ファーストリカバリーダイオ―ドが還流ダイオード４として使用される。

また、ダイオードの損失には、大きく分けて順方向損失と逆方向損失がある。順方向損失とは、ダイオードが本来電流を流す方向での損失を指し、ダイオードのアノードとカソードの間の電圧と電流との積で求められる。これに対して逆方向損失とは、本来ダイオードが電流を阻止する方向に流れる際の損失である。理想的なダイオードであれば、逆方向に電流は流れないが、実際のダイオードでは、順方向期間に流れていた電流の方向が逆転した際に速やかに電流を遮断することができず、一定の時間電流が流れてしまう。この期間を逆回復時間と呼ぶ。逆方向損失はダイオードにかかる逆電圧と逆電流の積で求まる。

ショットキダイオードでは、逆方向時間が発生する原因であるキャリアの蓄積がないために、逆方向損失はほとんど発生しない。これに対してファーストリカバリーダイオードでは逆方向損失が発生してしまう。一般的に耐圧が２００Ｖを超えるショットキバリアダイオードはないので、高電圧用の降圧チョッパ回路の還流ダイオード４には、ファーストリカバリーダイオードを使用せざるを得ない。また逆方向損失はダイオードにかかる電圧と電流の積で求まるので、高電圧であればあるほど、この逆方向損失が大きくなってしまい、熱破壊を起こしてしまう。

この逆方向損失は、順方向電流が流れている期間から、極性を反転した際に発生する損失であり、順方向電流が予め流れていない場合は、突然逆方向の電圧を印加しても、逆方向損失は発生しない。そこで、高電圧を扱う降圧チョッパ回路の場合、ダイオードのこの特性を利用して不連続モードを積極的に採用する。不連続モードでは、還流ダイオード４の電流がゼロになる期間があるために、次のＮチャネルＭＯＳトランジスタ２がオンするタイミング、すなわち還流ダイオード４に逆方向の電流が流れるタイミングでも逆方向損失が発生しない。このため不連続モードを採用することにより、還流ダイオード４の損失を低減することができる。

不連続モードは還流ダイオード４にとってメリットがある一方、回路全体においてデメリットもある。ＮチャネルＭＯＳトランジスタ３がない場合は、還流期間が終了すると、ＮチャネルＭＯＳトランジスタ２のソース−ドレイン間の寄生コンデンサ２ｃとリアクトル５により直列共振回路が形成され、出力電圧値を中心とした共振電圧（自由振動電圧）が、還流ダイオード４のアノード−カソード間に発生する。

このとき、共振電圧の影響でＮチャネルＭＯＳトランジスタ２のソース電位が上昇し、ソース電位がドレイン電位（直流電源１０の出力電圧Ｖｉ）よりも高くなった場合、ＮチャネルＭＯＳトランジスタ２の寄生ダイオード２ｄを介して電流が入力側に逆流する。なお、逆流が発生し、ＮチャネルＭＯＳトランジスタ２の寄生ダイオード２ｄに電流が流れている状態においては、ソース電位は直流電源１０の出力電圧Ｖｉと寄生ダイオード２ｄの順方向降下電圧との和の電圧にクランプされる。

入力側への逆流は、入力電圧Ｖｉと出力電圧Ｖｏの関係がＶｏ≧Ｖｉ／２となる場合に起こり易い。入力電流の逆流は、入力側に接続される直流電源１０の性能劣化や回路誤動作を招く恐れがあり、さらにはＮチャネルＭＯＳトランジスタ２の電力損失を増加させる。

したがって、本実施の形態１の通り、逆流防止用のＮチャネルＭＯＳトランジスタ３をＮチャネルＭＯＳトランジスタ２のソースとリアクトル５の一方端子との間に寄生ダイオード３ｄが順方向になる様に接続することにより、ＮチャネルＭＯＳトランジスタ２の寄生コンデンサ２ｃとリアクトル５との直列共振に伴う逆流経路が絶たれ、入力側への逆流が防止される。これにより、入力側に接続される直流電源１０の性能劣化や回路誤動作を防止することができ、また、ＮチャネルＭＯＳトランジスタ２の損失を軽減することができる。

ここで、ＮチャネルＭＯＳトランジスタ３を挿入することにより、オン期間Ｔｏｎの損失においては、従来より寄生ダイオード３ｄの順方向電圧Ｖｆと入力電流Ｉｉの積分である順方向損失が増えることになるが、ＮチャネルＭＯＳトランジスタ２に供給するゲート信号をＮチャネルＭＯＳトランジスタ３のゲートにも供給することにより、ＮチャネルＭＯＳトランジスタ２がオンする期間は、ＮチャネルＭＯＳトランジスタ３もオンすることになる。

順方向に流れる電流により、ＮチャネルＭＯＳトランジスタ３のオン抵抗Ｒｏｎと入力電流Ｉｉの２乗との積による導通損失が発生するが、ＮチャネルＭＯＳトランジスタの導通損失はダイオードの導通損失よりもはるかに小さいことが一般的に知られている。ＭＯＳトランジスタを使った導通を同期整流方式と呼ぶが、この同期整流方式を採用することで、ＮチャネルＭＯＳトランジスタ３を付加したことによる効率低下を最小限に食い止めることができる。

また、ＮチャネルＭＯＳトランジスタ３にも寄生コンデンサ３ｃが存在するので、従来ＮチャネルＭＯＳトランジスタ２の寄生コンデンサ２ｃのみであった容量成分は、寄生コンデンサ２ｃ，３ｃの直列接続体になる。リアクトル５と寄生コンデンサで発生する自由振動電圧が一定であれば、寄生コンデンサ３ｃが付加されることで、従来は寄生コンデンサ２ｃの両端に現れていた自由振動成分が、寄生コンデンサ２ｃ，３ｃに分配される。

たとえば、ＮチャネルＭＯＳトランジスタ３としてＮチャネルＭＯＳトランジスタ２と同じ素子を使用した場合、ＮチャネルＭＯＳトランジスタ２のソースに現れる自由振動電圧は従来の半分になる。ここで、駆動回路９では、基準グラウンドがＮチャネルＭＯＳトランジスタ２のソースであり、負荷１１側のグラウンドと異なるので、駆動回路９に絶縁回路を設ける必要がある。負荷１１側と比較して、絶縁回路によって絶縁されたＮチャネルＭＯＳトランジスタ２のソースは不安定で、外来ノイズの影響を受けやすくなり、ソースに現れる自由振動電圧が大きいと、本来オンしない領域でオンしてしまう誤動作を引き起こす恐れがある。

ＭＯＳトランジスタのしきい値電圧の差はせいぜい数Ｖであるが、高電圧の降圧チョッパでは、自由振動電圧が数百Ｖになることもあり、ＮチャネルＭＯＳトランジスタ２のソースに数Ｖの自由振動電圧が印加された場合でも、誤動作を引き起こす恐れがある。しかし、ＮチャネルＭＯＳトランジスタ２に対してＮチャネルＭＯＳトランジスタ３を直列に接続することにより、逆電流を阻止することができるだけでなく、ＮチャネルＭＯＳトランジスタ２のソースに現れる自由振動電圧を低減することができるので、自由振動に伴うＮチャネルＭＯＳトランジスタ２の誤動作のリスクも軽減することができる。

また、ＮチャネルＭＯＳトランジスタ３としてＮチャネルＭＯＳトランジスタ２と同一種類の部品を使用し、ＮチャネルＭＯＳトランジスタ２，３のゲートに同じ制御信号ＣＮＴを供給すれば、ほぼ同時にオン／オフ制御することができ、従来の降圧チョッパ回路の構成部品の種類を増やすことなく容易に実現できる。

また、特許文献１，２のように抵抗素子を使用しないので効率が低下することもない。また、特許文献３のようにダイオードに逆バイアス電圧が印加されたことを検出する回路を設けないので、回路構成が複雑化することもない。

なお、本実施の形態１では、電磁エネルギー蓄積要素としてリアクトル５を用いたが、これに限るものではなく、電磁エネルギー蓄積要素としてスイッチングトランスの１次巻線などを用いてもよい。

また、ＮチャネルＭＯＳトランジスタ３に電圧が印加されるのは、不連続モードの自由振動期間Ｔｒにおいて、逆流電流が流れる時のみであり、すなわち出力電圧Ｖｏと自由振動電圧の和が入力電圧Ｖｉより高い場合のみである。このため、ＮチャネルＭＯＳトランジスタ２においては、少なくとも入力電圧Ｖｉ相当もしくはそれ以上の耐電圧が必要であるのに対して、ＮチャネルＭＯＳトランジスタ３には、入力電圧Ｖｉ相当の高耐圧品を使用する必要がなく、低耐圧品で十分である。また、一般的にＮチャネルＭＯＳトランジスタのオン抵抗は、耐電圧に比例して大きくなるので、低耐圧品を使用することができれば、それだけＮチャネルＭＯＳトランジスタ３のオン期間Ｔｏｎの導通損失を低減することが可能となる。

また、ＮチャネルＭＯＳトランジスタ３としてＮチャネルＭＯＳトランジスタ２と異なる素子を使用した場合でも、別段特別なオン／オフ制御を行なう必要はない。そもそもＮチャネルＭＯＳトランジスタ３を設ける目的は、オフ期間Ｔｏｆｆの特に自由振動期間Ｔｒにおいて寄生ダイオード３ｄによって電流の逆流を防止することにあるので、極端に言えば、ＮチャネルＭＯＳトランジスタ３のオン／オフ制御をしなくても構わない。

図３（ａ）（ｂ）は、それぞれＮチャネルＭＯＳトランジスタのオン動作時およびオフ動作時におけるドレイン−ソース間電圧ＶＤＳ（Ｖ）およびゲート−ソース間電圧ＶＧＳ（Ｖ）のゲート電荷量Ｑｇ（ｎＣ）依存性を示す図である。図３（ａ）（ｂ）において、このＮチャネルＭＯＳトランジスタのターンオン電圧およびターンオフ電圧はともに約５Ｖであり、そのしきい値電圧ＶＴは約５Ｖである。

ＮチャネルＭＯＳトランジスタ３としてＮチャネルＭＯＳトランジスタ２よりもしきい値電圧ＶＴが低い素子を使用しても、ＮチャネルＭＯＳトランジスタ２がオン動作に入るまで入力電流Ｉｉは流れない。逆に、ＮチャネルＭＯＳトランジスタ３としてＮチャネルＭＯＳトランジスタ２よりもしきい値電圧ＶＴが高い素子を使用しても、電流経路が寄生ダイオード３ｄからＮチャネルＭＯＳトランジスタ３に切り替わる期間が遅れるだけであり、大差はない。

同様に、ＮチャネルＭＯＳトランジスタ３がＮチャネルＭＯＳトランジスタ２よりも早くオフ動作に入る場合は、電流経路がＮチャネルＭＯＳトランジスタ３から寄生ダイオード３ｄに一瞬切り替わるだけである。ＮチャネルＭＯＳトランジスタ３がＮチャネルＭＯＳトランジスタ２よりも遅れてオフ動作に入る場合でも還流モードの期間中に十分にオフ動作を完了することができるので、自由振動期間に支障をきたすことはない。つまり、ＮチャネルＭＯＳトランジスタ２とＮチャネルＭＯＳトランジスタ３でゲート信号の共通化を図ることができる。

[実施の形態２]
図４は、この発明の実施の形態２による降圧チョッパ回路の構成を示す回路ブロック図であって、図１と対比される図である。この降圧チョッパが図１の降圧チョッパと異なる点は、還流ダイオード４のカソードがＮチャネルＭＯＳトランジスタ３の寄生ダイオード３ｄのアノードに接続されている点である。

次に、この降圧チョッパ回路の動作について説明する。制御信号ＣＮＴが「Ｈ」レベルにされると、ＮチャネルＭＯＳトランジスタ２，３がオンし、直流電源１０の正極から、ＮチャネルＭＯＳトランジスタ２，３、リアクトル５、および出力コンデンサ６と負荷１１の並列接続体を介して直流電源１０の負極に至る経路で電流が流れる。これにより、出力コンデンサ６が充電されるとともに、リアクトル５に電磁エネルギーが蓄えられる。このとき、リアクトル５に流れる電流は、時間の経過とともに直線的に増加する。

制御信号ＣＮＴが「Ｌ」レベルにされると、ＮチャネルＭＯＳトランジスタ２，３がオフし、リアクトル５の電磁エネルギーが放出されて、リアクトル５の他方端子（出力端子Ｔ３側の端子）から、出力コンデンサ６と負荷１１の並列接続体、還流ダイオード４、寄生ダイオード３ｄを介してリアクトル５の一方端子（入力端子Ｔ１側の端子）に至る経路で電流が流れる。このような経路で電流が流れる状態は一般的に還流と呼ばれる。この場合、リアクトル５に流れる電流は、時間の経過とともに直線的に減少する。

リアクトル５の電磁エネルギーの放出が終了すると、リアクトル５に電流が流れない期間（リアクトル電流ＩＬが０となる期間）Ｔｒが発生する。この期間Ｔｒでは出力コンデンサ６から負荷１１に対して電力供給が行なわれる。

ここで、直列共振回路を形成する経路（トランジスタ２のドレインから直流電源１０、出力コンデンサ６、およびリアクトル５を介してトランジスタ２のソースに至る経路）内にＮチャネルＭＯＳトランジスタ３を接続したので、直列共振に伴う逆流経路を絶ち、電流の逆流を防止することができる。

ここで、ＮチャネルＭＯＳトランジスタ３を挿入することにより、オン期間Ｔｏｎおよび還流期間の損失においては、従来より寄生ダイオード３ｄの順方向電圧Ｖｆと入力電流の積分の損失が増えることになる。しかし、ＮチャネルＭＯＳトランジスタ２に供給するゲート信号をＮチャネルＭＯＳトランジスタ３にも供給することにより、ＮチャネルＭＯＳトランジスタ２がオンする期間は、ＮチャネルＭＯＳトランジスタ３もオンすることになる。

このため順方向に流れる電流により、ＮチャネルＭＯＳトランジスタ３のオン抵抗Ｒｏｎの２乗と入力電流の積分の損失が発生するが、ＭＯＳトランジスタの導通損失はダイオードの導通損失よりもはるかに小さいことが一般的に知られている。還流電流をＭＯＳトランジスタに流す方式を同期整流方式と呼ぶが、この同期整流方式を採用することで、ＮチャネルＭＯＳトランジスタ３を付加したことによる効率低下を最小限に食い止めることができる。

直列共振回路を形成する経路は、先に述べたトランジスタ２のドレインから直流電源１０、出力コンデンサ６、およびリアクトル５を介してトランジスタ２のソースに至る経路の他に、還流ダイオード４の寄生コンデンサ４ｃから出力コンデンサ６、リアクトル５を介して還流ダイオード４のカソードに至る経路も存在する。図４では、還流ダイオード４のカソードが、ＮチャネルＭＯＳトランジスタ３の寄生ダイオード３ｄのアノードに接続されている。このためＮチャネルＭＯＳトランジスタ３により、リアクトル５とＮチャネルＭＯＳトランジスタ２の寄生コンデンサ２ｃによる共振のみならず、リアクトル５と還流ダイオード４の寄生コンデンサ４ｃによる共振をも防止することがができる。

また、ＮチャネルＭＯＳトランジスタ３としてＮチャネルＭＯＳトランジスタ２よりもしきい値電圧が低い素子を使用することにより、損失低減を図ることができる。図３のＶＧＳ特性において、一定となる電圧が低いということは、オフ期間からオン期間への移行期間においてより早くオンし、逆にオン期間からオフ期間への移行期間では、より遅くオフすることを意味する。

ＮチャネルＭＯＳトランジスタ３がＮチャネルＭＯＳトランジスタ２より先にオンしてもＮチャネルＭＯＳトランジスタ２がオンするまで入力電流Ｉｉは流れないので動作に支障をきたさない。同様に、ＮチャネルＭＯＳトランジスタ３がＮチャネルＭＯＳトランジスタ２よりも遅くオフ動作に入ることは、同期電流モードすなわち、導通損失が小さい期間が持続することを意味する。ＮチャネルＭＯＳトランジスタ２がオフし、還流期間に移行しても尚、ＮチャネルＭＯＳトランジスタ３が同期整流モードあれば、それだけ還流期間の損失を低減することになる。ＮチャネルＭＯＳトランジスタ３として、完全にオフになるタイミングが自由振動期間Ｔｒの開始前になる様な素子を選定しておけば問題ない。

[実施の形態３]
図５は、この発明の実施の形態３による降圧チョッパ回路の構成を示す回路ブロック図であって、図１と対比される図である。この降圧チョッパが図１の降圧チョッパと異なる点は、ダイオード２０および抵抗素子２１が追加されている点である。

ダイオード２０のカソードは、ＮチャネルＭＯＳトランジスタ３の寄生ダイオード３ｄのカソードに接続される。抵抗素子２１は、ダイオード２０のアノードと出力端子Ｔ３との間に接続される。ダイオード２０および抵抗素子２１は、リアクトル５に並列接続されたスナバ回路を構成している。リアクトル５の配線容量を原因として自由振動が発生しても、その自由振動をスナバ回路によって速やかに収束させることができる。

なお、以上の実施の形態１〜３において、ＮチャネルＭＯＳトランジスタ３の寄生ダイオード３ｄに並列に逆流防止用ダイオードを接続してもよい。寄生ダイオード３ｄの特性は、還流ダイオード４として使用されるショットキダイオードやファーストリカバリダイオードと比較して良好とは言えないので、逆流防止用ダイオードを付加することで寄生ダイオード３ｄが導流している期間の損失をさらに低減することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

Ｔ１，Ｔ２ 入力端子、Ｔ３，Ｔ４ 出力端子、１ 入力コンデンサ、２，３ ＮチャネルＭＯＳトランジスタ、４ 還流ダイオード、５ リアクトル、６ 出力コンデンサ、７ フィードバック回路、８ 制御回路、９ 駆動回路、１０ 直流電源、１１ 負荷、２０ ダイオード、２１ 抵抗素子。

Claims (8)

1. 第１および第２の入力端子間に与えられた第１の直流電圧を降圧して第１および第２の出力端子間に第２の直流電圧を出力する降圧チョッパ回路であって、
   第１の電極が前記第１の入力端子に接続され、前記第２の直流電圧が目標電圧になるようにオン／オフ制御される第１のスイッチング素子と、
   第１の電極が前記第１のスイッチング素子の第２の電極に接続され、前記第１のスイッチング素子とともにオン／オフ制御される第２のスイッチング素子と、
   一方端子が前記第２のスイッチング素子の第２の電極に接続され、他方端子が前記第１の出力端子に接続されたリアクトルと、
   前記第１および第２の出力端子間に接続されたコンデンサと、
   アノードが前記第２の入力端子および前記第２の出力端子に接続され、前記第１および第２のスイッチング素子がオフされたときに前記リアクトルの他方端子から出力される電流を前記リアクトルの一方端子に戻す還流ダイオードとを備え、
   前記第２のスイッチング素子は、アノードおよびカソードが前記第２のスイッチング素子の第１および第２の電極にそれぞれ接続された第１の寄生ダイオードを含む、降圧チョッパ回路。
2. 前記第１のスイッチング素子は、アノードおよびカソードが前記第１のスイッチング素子の第２および第１の電極にそれぞれ接続された第２の寄生ダイオードを含む、請求項１に記載の降圧チョッパ回路。
3. 前記第１および第２のスイッチング素子はそれぞれ第１および第２のＮチャネルＭＯＳトランジスタを含み、
   前記第１のＮチャネルＭＯＳトランジスタのドレインは前記第１の入力端子に接続され、そのソースは前記第２のＮチャネルＭＯＳトランジスタのソースに接続され、前記リアクトルの一方端子は前記第２のＮチャネルＭＯＳトランジスタのドレインに接続され、前記リアクトルの他方端子は前記第１の出力端子に接続される、請求項２に記載の降圧チョッパ回路。
4. 前記第２のスイッチング素子の第１および第２の電極間の耐圧は、前記第１のスイッチング素子の第１および第２の電極間の耐圧よりも低い、請求項１から請求項３までのいずれか１項に記載の降圧チョッパ回路。
5. 前記第２のスイッチング素子のしきい値電圧は、前記第１のスイッチング素子のしきい値電圧よりも低い、請求項１から請求項４までのいずれか１項に記載の降圧チョッパ回路。
6. 前記還流ダイオードのカソードは、前記第１の寄生ダイオードのカソードに接続されている、請求項１から請求項５までのいずれか１項に記載の降圧チョッパ回路。
7. 前記還流ダイオードのカソードは、前記第１の寄生ダイオードのアノードに接続されている、請求項１から請求項５までのいずれか１項に記載の降圧チョッパ回路。
8. さらに、前記リアクトルに並列接続されたスナバ回路を備え、
   前記スナバ回路は、
   カソードが前記リアクトルの一方端子に接続されたダイオードと、
   前記ダイオードのアノードと前記リアクトルの他方端子に接続された抵抗素子とを含む、請求項１から請求項７までのいずれか１項に記載の降圧チョッパ回路。

Images