JPH0715978A - インバータ回路 - Google Patents
インバータ回路Info
- Publication number
- JPH0715978A JPH0715978A JP5156871A JP15687193A JPH0715978A JP H0715978 A JPH0715978 A JP H0715978A JP 5156871 A JP5156871 A JP 5156871A JP 15687193 A JP15687193 A JP 15687193A JP H0715978 A JPH0715978 A JP H0715978A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- power source
- transistor
- circuit
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
すること。 【構成】 商用電源1から作られる直流電圧Vinの正
側及び負側との間にそれぞれ接続された正側の出力トラ
ンジスタQ1,Q2,Q3と負側の出力トランジスタQ
4,Q5,Q6による対構成の複数対のトランジスタブ
リッジと、これらの各出力トランジスタQ1〜Q6を動
作させるためのプリドライバ回路8と、プリドライバ回
路8の駆動用に商用電源1から作られた単一の第1の電
源4とにより構成されたインバータ主回路に対して、第
1の電源4の正側にリミッタ抵抗12を介してそれぞれ
並列に分岐するダイオード13〜15とコンデンサ16
〜18の直列回路を設け、これらの各直列回路をそれぞ
れ各トランジスタブリッジの各出力点U,V.Wに接続
する。
Description
荷とするインバータ回路における制御用の電源を得るた
めの回路に関するものである。
源を直流に変換して、これを再度交流に変換するもの
で、このとき所要の出力周波数をモータに印加するよう
にしたものである。インバータ主回路はコンバータ部と
インバータ部よりなり、インバータ部は、一般に複数対
のトランジスタブリッジにより構成されている。インバ
ータ回路にはインバータ部のトランジスタのベースを制
御し、トランジスタを駆動させるためのトランジスタ駆
動用の電源が必要であり、従来においては、例えば実公
平4ー24792号公報に示されているような制御用の
電源回路によりトランジスタ駆動用の電源が形成されて
いる。
動用の制御用の電源回路で、3相ブリッジ接続されたパ
ワートランジスタのベースを制御するために必要な4組
の電源V1,V2,V3,V4を、高周波トランス50
を介して独立した4組の電源として形成している。高周
波トランス50には5組の二次巻線51,52,53,
54,55が設けられていて、各二次巻線51〜55の
出力がそれぞれダイオードブリッジ56〜60により整
流される。各ダイオードブリッジ56〜59により整流
され各二次巻線51〜54の出力は、それぞれ平滑コン
デンサ61〜64を介してV1〜V4として取り出さ
れ、各パワートランジスタの各ベースにベース駆動電圧
として与えられる。また、5組目の二次巻線55から得
られるVcはスイッチング制御のための電源として取り
出されている。
0への高周波通電により、各二次巻線51〜55にそれ
ぞれ高周波電圧が誘起される。各二次巻線51〜55の
出力はそれぞれダイオードブリツジ56〜60により整
流され、平滑コンデンサ61〜64によって平滑されて
直流電圧として、各パワートランジスタの各ベースにベ
ース駆動電圧として印加されることになる。この制御電
源回路は、直流電力をインバータ回路のコンバータ部7
0の出力から得ているため、直流電力を取り出すための
特別な回路を設ける必要がなく、その分回路構成が簡単
になるものである。
ンバータにおける制御電源回路においては、高周波トラ
ンス50の二次巻線51〜55により各々独立した電源
をダイオードブリッジ56〜60と平滑コンデンサ61
〜64により作り出すものであるため、電源の組数の増
加に伴い高周波トランス50も大型化せざるを得ず、回
路の小型化及び低コスト化を図り難いといった課題を含
んでいる。
ためになされたもので、その目的はインバータ回路の小
型化と低コスト化を実現することである。
タ回路は、正側のトランジスタと負側のトランジスタに
よる対構成の複数対のトランジスタブリッジの各トラン
ジスタを動作させるための制御回路の駆動用に商用電源
から作られた単一電源から、この電源の正側に抵抗を介
してそれぞれ並列に分岐するダイオードとコンデンサの
直列回路を設け、これらの各直列回路をそれぞれ各トラ
ンジスタブリッジの各出力点に接続し、トランジスタを
駆動するための従属電源を設けたものである。
回路は、正側のトランジスタと負側のトランジスタによ
る対構成の複数対のトランジスタブリッジの正側の各ト
ランジスタをそれぞれ駆動するゲートアンプを有し、こ
れらのゲートアンプの電源を、制御回路の駆動用に商用
電源から作られた単一電源より並列に分岐させ、各トラ
ンジスタブリッジの各出力点にそれぞれ接続した従属電
源としてのコンデンサにより得るようにし、PWMによ
る制御を負側のトランジスタのみで行なうインバータ主
回路において、制御回路にその電源立ち上がり時及びモ
ータ起動時に、一定時間のみ正側のトランジスタ全てを
オフして、負側のトランジスタの全てをオンさせた後、
前記正側と負側の全てのトランジスタが完全にオフする
時間を作る回路を備えたものである。
回路は、特に請求項2に係るものに関して、制御回路に
その電源立ち上がり時及びモータ起動時に、一定時間の
み正側のトランジスタ全てをオフして、負側のトランジ
スタの一つをオンさせる回路を備えたものである。
回路は、請求項2に係る発明におけるPWMによる制御
を、正側のトランジスタで行なうようにしたものであ
る。
回路は、請求項3に係る発明におけるPWMによる制御
を、正側のトランジスタで行なうようにしたものであ
る。
記各請求項に係る発明に関して、それらの制御回路の駆
動用の電源と制御回路との間にラッチ型の電子スイッチ
を設けたものである。
の各出力点に商用電源の整流レベルのVinレベルとG
NDレベルの電圧が出力され、GNDレベルのときに制
御回路の駆動用に商用電源から作られた単一電源から従
属電源であるコンデンサに抵抗を介して充電電流が流
れ、これによりトランジスタのベースを制御するための
電源が作られることになる。
ジスタにPWM制御をかけてモータの速度やトルクを制
御するものに対して、電源立ち上がり時や起動時におい
て一定時間のみ正側のトランジスタ全てをオフして、負
側のトランジスタの全てをオンさせた後、前記正側と負
側の全てのトランジスタが完全にオフする時間を作るこ
とにより、各出力点の出力レベルを順次GNDレベルに
して各コンデンサを初期充電させることができる。
明と同様に負側のトランジスタにPWM制御をかけてモ
ータの速度やトルクを制御するものに対して、電源立ち
上がり時や起動時において一定時間のみ正側のトランジ
スタ全てをオフして、負側のトランジスタの一つをオン
させることにより、モータのモータ巻線を利用して各コ
ンデンサに充電電流を流し込み初期充電させることがで
きる。
ジスタにPWM制御をかけてモータの速度やトルクを制
御するものに対して、電源立ち上がり時や起動時におい
て一定時間のみ正側のトランジスタ全てをオフして、負
側のトランジスタの全てをオンさせた後、前記正側と負
側の全てのトランジスタが完全にオフする時間を作るこ
とにより、各出力点の出力レベルを順次GNDレベルに
して各コンデンサを初期充電させることができる。
ジスタにPWM制御をかけてモータの速度やトルクを制
御するものに対して、電源立ち上がり時や起動時におい
て一定時間のみ正側のトランジスタ全てをオフして、負
側のトランジスタの一つをオンさせることにより、モー
タのモータ巻線を利用して各コンデンサに充電電流を流
し込み初期充電させることができる。
を制御回路の駆動用の電源電圧の初期上昇時にオン動作
させ、制限電流以上の電流が流れた時にはオフさせるこ
とにより、従属電源であるコンデンサにトラブルがおき
ても制御回路の駆動用の電源とは遮断されるので制御回
路の駆動用の電源は保護されることになる。
のインバータによるモータ駆動回路を示す回路構成図
で、負荷としてのモータはDCブラシレスモータであ
る。図において、1は商用電源で、ダイオードブリッジ
2と平滑コンデンサ3からなる整流回路に接続されてい
る。整流回路は、商用電源1からの商用交流を整流し、
平滑にして直流電圧Vinを形成する。4は直流電圧V
inの正側及び負側との間に接続され、直流電圧Vin
から制御回路用の直流電圧Vccを形成する第1の電源
で、平滑コンデンサ5を備えている。
に接続された正側の出力トランジスタ(MOSFET,
IGBT,BJT等)Q1,Q2,Q3と負側の出力ト
ランジスタ(MOSFET,IGBT,BJT等)Q
4,Q5,Q6による3相の相アームを構成する三相ブ
リッジ回路で、各相アームの出力点U,V,Wにはモー
タの各モータ巻線7がそれぞれ接続されている。8は各
相アームの各出力トランジスタQ1〜Q6をオン/オフ
制御する信号を作り出す制御回路としてのプリドライバ
回路で、モータの速度やトルクを制御するために各相ア
ームの正側の出力トランジスタQ1,Q2,Q3もしく
は負側の出力トランジスタQ4,Q5,Q6をPWMキ
ャリヤによりPWM制御を行なう。なお、一般のモータ
制御では、各相アームの双方の出力トランジスタにPW
M制御がかけられるが、ブラシレスモータの場合には図
示のようにスイッチングロスの少ない負側の出力トラン
ジスタQ4,Q5,Q6が、プリドライバ回路8により
直接PWM制御されることが多い。9,10,11はそ
れぞれ、各相アームの正側の各出力トランジスタQ1,
Q2,Q3をプリドライバ回路8からの信号によりオン
/オフ制御するゲートアンプである。
に対して、正側の各出力トランジスタQ1,Q2,Q3
をそれぞれ駆動させるための各ゲートアンプ9,10,
11への給電は、第1の電源4に従属する制御電源回路
により行なわれる。即ち、制御電源回路は、プリドライ
バ回路8の駆動用に商用電源から作られた単一電源とし
ての第1の電源4の正側にリミッタ抵抗12を介してそ
れぞれダイオード13,14,15とコンデンサ16,
17,18の直列回路が並列に分岐され、これらの各直
列回路がそれぞれ各相アームの各出力点U,V,Wに接
続された構成である。各ダイオード13,14,15は
直流電圧Vinより十分大きな耐圧を有し、その各アノ
ード側がリミッタ抵抗12に接続され、各カソード側に
コンデンサ16,17,18がそれぞれ接続されてい
る。各コンデンサ16,17,18は、正側の各出力ト
ランジスタQ1,Q2,Q3の各ベースに接続された各
ゲートアンプ9,10,11に並列に接続され、それぞ
れ相アームの出力点U,V,Wに接続されている。19
は、第1の電源4とリミッタ抵抗12との間に挿入され
たラッチタイプの電子スイッチで、第1の電源4が立ち
上がった時にオンとなり、その状態をラッチしていて第
1の電源4の電流が所定値以上流れるとオフする。
すような構成である。即ち、入力端子20には第1の電
源4が接続され、出力端子21にはリミッタ抵抗12が
接続されるトランジスタによるスイッチング回路であ
る。第1の電源4が立ち上がる時、第1の電源4の電圧
上昇に対して、抵抗22、トランジスタ23のエミッ
タ,ベースを通り、抵抗24を経てコンデンサ25に充
電電流が流れる。この電流によりトランジスタ23はオ
ン状態になり、そのエミッタ,コレクタ間に電流が流れ
る。この電流は抵抗26を経てトランジスタ27のベー
ス,エミッタに流れ、トランジスタ27をオン状態にす
る。従って、トランジスタ23のベース電流は抵抗24
を経てトランジスタ27のコレクタに流れ込むことにな
り、第1の電源4が立ち上がるとサイリスタのような構
成のトランジスタ23,27がオン状態となって、その
状態が保持されることになる。即ち、入力端子20から
出力端子21に抵抗22,トランジスタ23を介して電
流が流れる。
ジスタ28のベース,エミッタ電圧に相当する電圧が発
生した場合、トランジスタ28はオン状態になり、抵抗
29にも電流が流れ、トランジスタ30がオン状態にな
る。すると、トランジスタ27のベース,エミッタ電圧
は、トランジスタ30のコレクタ,エミッタ電圧でショ
ート状態になり、トランジスタ27はオフ状態になる。
トランジスタ27がオフ状態になるとトランジスタ23
のベース電流も継続的に流せなくなりトランジスタ23
もオフ状態となり、入力端子20と出力端子21間は電
気的に遮断されることになる。なお、ダイオード31は
入出力が遮断された状態でコンデンサ25に残った電荷
を第1の電源4がオフした時に放電させるためのもので
ある。
説明する。図3はモータの回転時のプリドライバ回路8
の各出力端子Au,Bu,Cu,Ad,Bd,Cdから
出力される信号と、相アームの各出力点U,V,Wの電
圧の関係についての一例を示したものである。この関係
において各出力点U,V,Wは、それぞれ位相が120
度ずつずれた3相交流となっている。実際上は、各出力
点U,V,Wにはモータから発生する起電力が重畳する
ことになるので、図3に点線で示す電圧波形となってい
る。図3に示すように、モータの回転中は各出力点U,
V,Wは、一定周期でGNDレベルの電圧を発生する。
と接続関係にあるコンデンサ16,17,18には、第
1の電源4から電子スイッチ19、リミッタ抵抗12、
ダイオード13,14,15を経て直流電圧Vccによ
る充電電流が流れ、ほぼ第1の電源4からダイオード1
3,14,15の純方向電圧を引いた電圧に充電され
る。この時の充電電流はリミッタ抵抗12によりピーク
電流が制限される。各コンデンサ16,17,18は、
対応する各出力点U,V,Wの電位の変化に対応して充
放電を繰り返し、コンデンサ16,17,18に蓄えら
れた電荷の放出により各ゲートアンプ9,10,11が
動作し、プリドライバ回路8からの制御信号を受けて適
切に各相アームの正側の出力トランジスタQ1,Q2,
Q3をオン/オフ制御することになる。即ち、相アーム
の出力の電圧変化を利用してコンデンサ16,17,1
8による各ゲートアンプ9,10,11への給電が行な
われる。
電源4に対して従属関係の従属電源といえるものであ
り、各従属電源は、単一のリミッタ抵抗12により充電
電流を制限できるので回路構成が簡素になり、コストも
低減できる。また、従属電源の負荷上昇により第1電源
4の負担が増し、第1の電源の電流が所定値以上流れる
と、電子スイッチ19がオフするので、従属電源の負荷
上昇による第1の電源4の破損を単一の電子スイッチ1
9により防止することができる。即ち、このモータ駆動
回路は、出力トランジスタQ1,Q2,Q3を制御する
ための電源を制御装置の電源として構成される第1の電
源4の一つから簡単に構成できるので、高周波トランス
の二次巻線により各々独立した電源をダイオートブリッ
ジと平滑コンデンサにより作り出すものと異なり、回路
の小型化及び低コスト化に貢献できる。
は、各出力点U,V,Wには一定の順序でVinレベル
とGNDレベルの電圧が交互に出力され、各コンデンサ
16,17,18はこれに応じて充放電を繰り返すこと
になるが、電源立ち上がり時やモータ起動時には、各出
力点U,V,Wには一定の順序で電圧が出力されてはい
ない。従って、正側の各出力トランジスタQ1,Q2,
Q3を駆動するためには、正側の各トランジスタQ1,
Q2,Q3を駆動する前に負側の各出力トランジスタQ
4,Q5,Q6をオンさせて、各出力点U,V,WをG
NDレベルにして各コンデンサ16,17,18を充電
させる必要がある。以下に、このコンデンサ16,1
7,18の初期充電に関する説明をすることにする。
プ9,10,11の電源である各コンデンサ16,1
7,18を充電するシーケンスを示したものである。即
ち、第1の電源4が立ち上がった時、プリドライバ回路
8の出力端子Au〜Cuがオフ信号を、Ad〜Cdがオ
ン信号を所定の時間出力すると、負側の各出力トランジ
スタQ4,Q5,Q6はオンとなり、各相アームの出力
点U,V,Wは全てGNDレベルとなる。これにより各
コンデンサ16,17,18に第1の電源4から電流が
流れ、各コンデンサ16,17,18は、ほぼ第1の電
源4に近い電圧に充電されることになる。その後、プリ
ドライバ回路8の出力端子Ad〜Cdがオフとなり、A
u,Bu,Cuのいずれかがモータ回転シーケンスに合
わせてオンする時に、同一相の出力トランジスタQ1,
Q4、Q2,Q5、Q3,Q6が同時にオンする状態を
避けている。従って、図4に示す場合、プリドライバ回
路8の出力端子Bd,Cdはオフする必要はなく、特に
出力端子Bdは通常のモータドライブシーケンスどうり
そのままオン状態でも構わない。
M制御の方式によるコンデンサ16,17,18を充電
するシーケンスについて説明する。図5は、PWM制御
を負側の出力トランジスタQ4,Q5,Q6で行なう場
合のプリドライバ回路8の内部ブロック図である。図5
において、32はモータ(ブラシレスモータ)のロータ
マグネットの磁極位置に応じて3相全波ロジック信号を
生成する3相全波駆動ロジック発生器、33はPWMキ
ャリヤ信号を発生するPWM信号発生器、34は電源立
ち上がり時にプリドライバ回路8の出力端子Au〜C
u,Ad〜Cdを制御する従属電源充電シーケンス発生
器である。
ヤ信号と、3相全波駆動ロジック発生器32からの3相
全波ロジック信号とはANDゲート35,36,37に
入力され、これらの各AND出力と、従属電源充電シー
ケンス発生器34からの充電シーケンス信号38bとが
それぞれORゲート39,40,41に入力される。こ
れら各ORゲート39,40,41のOR出力が、プリ
ドライバ回路8の出力端子Ad,Bd,Cdの各出力と
なる。また、3相全波駆動ロジック発生器32からの3
相全波ロジック信号と、従属電源充電シーケンス発生器
34からの充電シーケンス信号38aとはANDゲート
42,43,44にそれぞれ入力され、これらの各AN
D出力が、プリドライバ回路8の出力端子Au,Bu,
Cuの各出力となる。このプリドライバ回路8の動作
は、図4により示したシーケンスと同じになるが、モー
タ巻線7には関係なく各コンデンサ16,17,18は
充電されることになる。
様にPWM制御を負側の出力トランジスタQ4,Q5,
Q6で行なう場合のプリドライブ回路8の内部ブロック
図である。図6において、32はモータ(ブラシレスモ
ータ)のロータマグネットの磁極位置に応じて3相全波
ロジック信号を生成する3相全波駆動ロジック発生器、
33はPWMキャリヤ信号を発生するPWM信号発生
器、34は電源立ち上がり時にプリドライバ回路8のA
u〜Cu,Ad〜Cdを制御する従属電源充電シーケン
ス発生器である。
ヤ信号と、従属電源充電シーケンス発生器34からの充
電シーケンス信号38bとはORゲート45に入力され
る。このORゲート45のOR出力と、3相全波駆動ロ
ジック発生器32からの3相全波ロジック信号とは各A
NDゲート35,36,37に入力され、これらの各A
ND出力がプリドライバ回路8の出力端子Ad,Bd,
Cdの各出力となる。また従属電源充電シーケンス発生
器34からの充電シーケンス信号38aと3相全波駆動
ロジック発生器32からの3相全波ロジック信号とはA
NDゲート42,43,44に入力され、これらの各A
ND出力がプリドライバ回路8の出力端子Au,Bu,
Cuの各出力となる。このプリドライバ回路8の動作
は、図5に示したものと異なりモータ巻線7が回路に接
続されていないと、コンデンサ16,17,18は充電
されない。モータ巻線7が接続されていれば、負側の出
力トランジスタQ4,Q5,Q6の一つがオンしている
ことでモータ巻線7を介してコンデンサ16,17,1
8に充電電流が流れるためコンデンサ16,17,18
は充電されることになる。なお、モータ巻線7の抵抗値
が高いと充電時間がかかることになる。
力トランジスタQ1,Q2,Q3で行なう場合のプリド
ライバ回路8の内部ブロック図である。図7において、
32はモータ(ブラシレスモータ)のロータマグネット
の磁極位置に応じて3相全波ロジック信号を生成する3
相全波駆動ロジック発生器、33はPWMキャリヤ信号
を発生するPWM信号発生器、34は電源立ち上がり時
にプリドライバ回路8の出力端子Au〜Cu,Ad〜C
dを制御する従属電源充電シーケンス発生器である。
ヤ信号と、従属電源充電シーケンス発生器34からの充
電シーケンス信号38bとがANDゲート46に入力さ
れ、このAND出力と、3相全波駆動ロジック発生器3
2からの3相全波ロジック信号とはANDゲート42,
43,44に入力され、これらの各AND出力がそれぞ
れプリドライバ回路8の出力端子Au,Bu,Cuの各
出力となる。また、従属電源充電シーケンス発生器34
からの充電シーケンス信号38aと3相全波駆動ロジッ
ク発生器32からの3相全波ロジック信号とがそれぞれ
ORゲート39,40,41に入力される。これら各O
Rゲート39,40,41のOR出力が、それぞれプリ
ドライバ回路8の出力端子Ad,Bd,Cdの各出力と
なる。PWMキャリヤ信号と充電シーケンス信号38b
とをANDゲート46に入力することで、正側の出力ト
ランジスタQ1,Q2,Q3を全てオフすることがで
き、PWM信号発生器33を0%に制御すればよい。負
側の出力トランジスタQ4,Q5,Q6を全てオフする
ことは、図5により示した実施例2の場合と同様に、充
電シーケンス信号38aと3相全波ロジック信号とのO
Rをとることで行なわれる。
と同様にPWM制御を正側の出力トランジスタQ1,Q
2,Q3で行なう場合のプリドライバ回路8の内部ブロ
ック図である。結果的には図6により示した実施例3の
ものと同じになるが、PWM信号発生器33からのPW
Mキャリヤ信号と、従属電源充電シーケンス発生器34
からの充電シーケンス信号38cとのANDを電源立ち
上がり時のみPWM信号発生器33を0%に制御するこ
とにより、コンデンサ16,17,18を充電すること
ができ、回路構成が極めて簡素になる。ただし、実施例
3と同様にモータ巻線7が回路に接続されていることが
必要である。
うに、請求項1の発明によれば単一電源からこれに従属
する複数の電源が得られ、これらの従属する電源により
インバータ出力を利用してトランジスタのベースを制御
することができる。即ち、高周波トランスの二次巻線を
増加させることなく、複数組の電源が得られ、回路の小
型化及び低コスト化が実現する。また、単一電源を降圧
チョッパ方式でつくれば高周波トランスも不要になる。
さらに単一電源のピーク電流を制限する抵抗も複数の従
属電源に共用できるので、回路構成がこの点でも簡素に
なる。
スタにPWM制御をかけてモータの速度やトルクを制御
するものに対して、従属する電源である各コンデンサを
初期充電させ、立ち上がらせることができる。
発明と同様に、負側のトランジスタにPWM制御をかけ
てモータの速度やトルクを制御するものに対して、従属
する電源である各コンデンサを初期充電させ、立ち上が
らせることができ、特に正側のトランジスタ全てをオフ
して、負側のトランジスタの一つをオンさせれば済むの
で、回路構成が簡素になる。
スタにPWM制御をかけてモータの速度やトルクを制御
するものに対して、従属する電源である各コンデンサを
初期充電させ、立ち上がらせることができる。
発明と同様に、正側のトランジスタにPWM制御をかけ
てモータの速度やトルクを制御するものに対して、従属
する電源である各コンデンサを初期充電させ、立ち上が
らせることができ、特に正側のトランジスタ全てをオフ
して、負側のトランジスタの一つをオンさせれば済むの
で、回路構成が簡素になる。
スイッチのオン/オフ動作により、従属電源であるコン
デンサに故障等がおきても制御回路の駆動用の電源とは
遮断され、制御回路の駆動用の電源を保護することがで
きる。
構成図である。
スイッチの一例を示す回路構成図である。
タ回転時のプリドライバ信号と各出力点の電圧の関係を
示す説明図である。
立ち上がり時のプリドライバ信号とコンデンサの充電状
況と出力点の電圧の関係を示す説明図である。
ドライバ回路内の内部構成図である。
ドライバ回路内の他の実施例としての内部構成図であ
る。
ドライバ回路内の他の実施例としての内部構成図であ
る。
ドライバ回路内の他の実施例としての内部構成図であ
る。
す回路構成図である。
ヤ信号と、従属電源充電シーケンス発生器34からの充
電シーケンス信号38bとはORゲート45に入力され
る。このORゲート45のOR出力と、3相全波駆動ロ
ジック発生器32からの3相全波ロジック信号とは各A
NDゲート35,36,37に入力され、これらの各A
ND出力がプリドライバ回路8の出力端子Ad,Bd,
Cdの各出力となる。また従属電源充電シーケンス発生
器34からの充電シーケンス信号38aと3相全波駆動
ロジック発生器32からの3相全波ロジック信号とはA
NDゲート42,43,44に入力され、これらの各A
ND出力がプリドライバ回路8の出力端子Au,Bu,
Cuの各出力となる。このプリドライバ回路8の動作
は、図5に示したものと異なりモータ巻線7が回路に接
続されていないと、コンデンサ16,17,18全てを
充電する事ができない。モータ巻線7が接続されていれ
ば、負側の出力トランジスタQ4,Q5,Q6の一つが
オンしていることでモータ巻線7を介してコンデンサ1
6,17,18に充電電流が流れるためコンデンサ1
6,17,18は充電されることになる。なお、モータ
巻線7の抵抗値が高いと充電時間がかかることになる。
ヤ信号と、従属電源充電シーケンス発生器34からの充
電シーケンス信号38cとがANDゲート46に入力さ
れ、このAND出力と、3相全波駆動ロジック発生器3
2からの3相全波ロジック信号とはANDゲート42,
43,44に入力され、これらの各AND出力がそれぞ
れプリドライバ回路8の出力端子Au,Bu,Cuの各
出力となる。また、従属電源充電シーケンス発生器34
からの充電シーケンス信号38aと3相全波駆動ロジッ
ク発生器32からの3相全波ロジック信号とがそれぞれ
ORゲート39,40,41に入力される。これら各O
Rゲート39,40,41のOR出力が、それぞれプリ
ドライバ回路8の出力端子Ad,Bd,Cdの各出力と
なる。PWMキャリヤ信号と充電シーケンス信号38c
とをANDゲート46に入力することで、正側の出力ト
ランジスタQ1,Q2,Q3を全てオフすることがで
き、PWMキャリヤ信号を0%に制御すればよい。負側
の出力トランジスタQ4,Q5,Q6を全てオフするこ
とは、図5により示した実施例2の場合と同様に、充電
シーケンス信号38aと3相全波ロジック信号とのOR
をとることで行なわれる。
と同様にPWM制御を正側の出力トランジスタQ1,Q
2,Q3で行なう場合のプリドライバ回路8の内部ブロ
ック図である。結果的には図6により示した実施例3の
ものと同じになるが、PWM信号発生器33からのPW
Mキャリヤ信号と、従属電源充電シーケンス発生器34
からの充電シーケンス信号38cとのANDを電源立ち
上がり時のみPWMキャリヤ信号を0%に制御すること
により、コンデンサ16,17,18を充電することが
でき、回路構成が極めて簡素になる。ただし、実施例3
と同様にモータ巻線7が回路に接続されていることが必
要である。
Claims (6)
- 【請求項1】 商用電源から作られる直流電源の正側及
び負側との間にそれぞれ接続された正側のトランジスタ
と負側のトランジスタによる対構成の複数対のトランジ
スタブリッジと、これらの各トランジスタを動作させる
ための制御回路と、この制御回路の駆動用に商用電源か
ら作られた単一電源とにより構成されたインバータ主回
路に対して、上記単一電源の正側に抵抗を介してそれぞ
れ並列に分岐するダイオードとコンデンサの直列回路を
設け、これらの各直列回路をそれぞれ上記各トランジス
タブリッジの各出力点に接続したことを特徴とするイン
バータ回路。 - 【請求項2】 モータの各相のモータ巻線と、商用電源
から作られる直流電源の正側及び負側との間にそれぞれ
接続された正側のトランジスタと負側のトランジスタに
よる対構成の複数対のトランジスタブリッジと、この各
トランジスタブリッジの正側のトランジスタをそれぞれ
駆動するゲートアンプを有し、これらのゲートアンプの
電源を、前記各トランジスタを動作させるための制御回
路の駆動用に商用電源から作られた単一電源より並列に
分岐し、前記各トランジスタブリッジの各出力点にそれ
ぞれ接続したコンデンサにより得るようにするととも
に、PWMによる制御を前記負側のトランジスタのみで
行なうインバータ主回路において、前記制御回路にその
電源立ち上がり時及びモータ起動時に、一定時間のみ前
記正側のトランジスタ全てをオフして、前記負側のトラ
ンジスタの全てをオンさせた後、前記正側と負側の全て
のトランジスタが完全にオフする時間を作る回路を備え
たことを特徴とするモータ駆動用のインバータ回路。 - 【請求項3】 モータの各相のモータ巻線と、商用電源
から作られる直流電源の正側及び負側との間にそれぞれ
接続された正側のトランジスタと負側のトランジスタに
よる対構成の複数対のトランジスタブリッジと、この各
トランジスタブリッジの正側のトランジスタをそれぞれ
駆動するゲートアンプを有し、これらのゲートアンプの
電源を、前記各トランジスタを動作させるための制御回
路の駆動用に商用電源から作られた単一電源より並列に
分岐し、前記各トランジスタブリッジの各出力点にそれ
ぞれ接続したコンデンサにより得るようにするととも
に、PWMによる制御を前記負側のトランジスタのみで
行なうインバータ主回路において、前記制御回路にその
電源立ち上がり時及びモータ起動時に、一定時間のみ前
記正側のトランジスタ全てをオフして、前記負側のトラ
ンジスタの一つをオンさせる回路を備えたことを特徴と
するモータ駆動用のインバータ回路。 - 【請求項4】 モータの各相のモータ巻線と、商用電源
から作られる直流電源の正側及び負側との間にそれぞれ
接続された正側のトランジスタと負側のトランジスタに
よる対構成の複数対のトランジスタブリッジと、この各
トランジスタブリッジの正側のトランジスタをそれぞれ
駆動するゲートアンプを有し、これらのゲートアンプの
電源を、前記各トランジスタを動作させるための制御回
路の駆動用に商用電源から作られた単一電源より並列に
分岐し、前記各トランジスタブリッジの各出力点にそれ
ぞれ接続したコンデンサにより得るようにするととも
に、PWMによる制御を前記正側のトランジスタのみで
行なうインバータ主回路において、前記制御回路にその
電源立ち上がり時に、一定時間のみ前記正側のトランジ
スタ全てをオフして、前記負側のトランジスタの全てを
オンさせた後、前記正側と負側の全てのトランジスタが
完全にオフする時間を作る回路を備えたことを特徴とす
るモータ駆動用のインバータ回路。 - 【請求項5】 モータの各相のモータ巻線と、商用電源
から作られる直流電源の正側及び負側との間にそれぞれ
接続された正側のトランジスタと負側のトランジスタに
よる対構成の複数対のトランジスタブリッジと、この各
トランジスタブリッジの正側のトランジスタをそれぞれ
駆動するゲートアンプを有し、これらのゲートアンプの
電源を、前記各トランジスタを動作させるための制御回
路の駆動用に商用電源から作られた単一電源より並列に
分岐し、前記各トランジスタブリッジの各出力点にそれ
ぞれ接続したコンデンサにより得るようにするととも
に、PWMによる制御を前記正側のトランジスタのみで
行なうインバータ主回路において、前記制御回路にその
電源立ち上がり時に、一定時間のみ前記正側のトランジ
スタ全てをオフして、前記負側のトランジスタの一つを
オンさせる回路を備えたことを特徴とするモータ駆動用
のインバータ回路。 - 【請求項6】 制御回路の駆動用の電源と制御回路との
間にラッチ型の電子スイッチによる保護回路を設けたこ
とを特徴とする請求項1から請求項5までのいずれかに
記載のインバータ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5156871A JP3039591B2 (ja) | 1993-06-28 | 1993-06-28 | インバータ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5156871A JP3039591B2 (ja) | 1993-06-28 | 1993-06-28 | インバータ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0715978A true JPH0715978A (ja) | 1995-01-17 |
JP3039591B2 JP3039591B2 (ja) | 2000-05-08 |
Family
ID=15637217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5156871A Expired - Lifetime JP3039591B2 (ja) | 1993-06-28 | 1993-06-28 | インバータ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3039591B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0896421A2 (en) * | 1997-08-07 | 1999-02-10 | Matsushita Electric Industrial Co., Ltd. | Output circuit for a PWM inverter |
WO2011100971A3 (en) * | 2010-02-18 | 2013-03-21 | Danfoss Drives A/S | Method for implementing bootstrap-supply charging in a motor controller at energized motor and motor controller using such a method |
-
1993
- 1993-06-28 JP JP5156871A patent/JP3039591B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0896421A2 (en) * | 1997-08-07 | 1999-02-10 | Matsushita Electric Industrial Co., Ltd. | Output circuit for a PWM inverter |
JPH1169833A (ja) * | 1997-08-07 | 1999-03-09 | Matsushita Electric Ind Co Ltd | Pwmインバータ用出力回路 |
EP0896421A3 (en) * | 1997-08-07 | 2001-01-17 | Matsushita Electric Industrial Co., Ltd. | Output circuit for a PWM inverter |
WO2011100971A3 (en) * | 2010-02-18 | 2013-03-21 | Danfoss Drives A/S | Method for implementing bootstrap-supply charging in a motor controller at energized motor and motor controller using such a method |
US8860344B2 (en) | 2010-02-18 | 2014-10-14 | Danfoss Drives A/S | Method for implementing bootstrap-supply charging in a motor controller at energized motor and motor controller using such a method |
Also Published As
Publication number | Publication date |
---|---|
JP3039591B2 (ja) | 2000-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6787931B2 (en) | Starter generator for internal combustion engine | |
JPH07118944B2 (ja) | ブラシレス直流モ−タ | |
JP2006314154A (ja) | 電力変換器 | |
EP3121952B1 (en) | Switched reluctance motor with a driver circuit and method for operating a switched reluctance motor | |
JPH0799959B2 (ja) | 巻線切替機能付インバ−タ | |
JPWO2015045107A1 (ja) | 電力変換装置 | |
JPH09219976A (ja) | 電力変換装置の駆動方法 | |
EP0511392B1 (en) | Dc motor | |
JP6662208B2 (ja) | 動力出力装置 | |
JPH0715978A (ja) | インバータ回路 | |
JPH11316249A (ja) | 電流検出回路および過電流保護回路 | |
US20230283210A1 (en) | Direct drive system for brushless dc (bldc) motor | |
US9407180B2 (en) | Power converting circuit | |
JP3419082B2 (ja) | 直交変換装置 | |
US9407168B2 (en) | Power converting circuit | |
JP2755057B2 (ja) | 直流ブラシレスモータの駆動回路 | |
WO2019159630A1 (ja) | 制御装置、インバータ装置、モータ駆動システム | |
JP4298896B2 (ja) | 動力出力装置 | |
KR101899962B1 (ko) | 인버터 기능을 갖는 전력 변환 장치 | |
EP3960381A1 (en) | Electric device | |
KR101899963B1 (ko) | 인버터 기능을 갖는 전력 변환 장치 | |
JP2002272130A (ja) | 携帯用交流電源装置 | |
JPH02266872A (ja) | インバータ装置 | |
JPH08149896A (ja) | 直流発電装置 | |
JP4784018B2 (ja) | 半導体スイッチのゲート駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080303 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term |