JP3039591B2 - インバータ回路 - Google Patents

インバータ回路

Info

Publication number
JP3039591B2
JP3039591B2 JP5156871A JP15687193A JP3039591B2 JP 3039591 B2 JP3039591 B2 JP 3039591B2 JP 5156871 A JP5156871 A JP 5156871A JP 15687193 A JP15687193 A JP 15687193A JP 3039591 B2 JP3039591 B2 JP 3039591B2
Authority
JP
Japan
Prior art keywords
power supply
circuit
transistors
motor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5156871A
Other languages
English (en)
Other versions
JPH0715978A (ja
Inventor
仁 川口
菊夫 小宮山
和茂 元木
資朗 田中
雄一 深瀬
高広 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5156871A priority Critical patent/JP3039591B2/ja
Publication of JPH0715978A publication Critical patent/JPH0715978A/ja
Application granted granted Critical
Publication of JP3039591B2 publication Critical patent/JP3039591B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、主としてモータを負
荷とするインバータ回路における制御用の電源を得るた
めの回路に関するものである。
【0002】
【従来の技術】上記この種のインバータ回路は、交流電
源を直流に変換して、これを再度交流に変換するもの
で、このとき所要の出力周波数をモータに印加するよう
にしたものである。インバータ主回路はコンバータ部と
インバータ部よりなり、インバータ部は、一般に複数対
のトランジスタブリッジにより構成されている。インバ
ータ回路にはインバータ部のトランジスタのベースを制
御し、トランジスタを駆動させるためのトランジスタ駆
動用の電源が必要であり、従来においては、例えば実公
平4ー24792号公報に示されているような制御用の
電源回路によりトランジスタ駆動用の電源が形成されて
いる。
【0003】図9は上記公報に示されたトランジスタ駆
動用の制御用の電源回路で、3相ブリッジ接続されたパ
ワートランジスタのベースを制御するために必要な4組
の電源V1,V2,V3,V4を、高周波トランス50
を介して独立した4組の電源として形成している。高周
波トランス50には5組の二次巻線51,52,53,
54,55が設けられていて、各二次巻線51〜55の
出力がそれぞれダイオードブリッジ56〜60により整
流される。各ダイオードブリッジ56〜59により整流
され各二次巻線51〜54の出力は、それぞれ平滑コン
デンサ61〜64を介してV1〜V4として取り出さ
れ、各パワートランジスタの各ベースにベース駆動電圧
として与えられる。また、5組目の二次巻線55から得
られるVcはスイッチング制御のための電源として取り
出されている。
【0004】この制御電源回路では、高周波トランス5
0への高周波通電により、各二次巻線51〜55にそれ
ぞれ高周波電圧が誘起される。各二次巻線51〜55の
出力はそれぞれダイオードブリツジ56〜60により整
流され、平滑コンデンサ61〜64によって平滑されて
直流電圧として、各パワートランジスタの各ベースにベ
ース駆動電圧として印加されることになる。この制御電
源回路は、直流電力をインバータ回路のコンバータ部7
0の出力から得ているため、直流電力を取り出すための
特別な回路を設ける必要がなく、その分回路構成が簡単
になるものである。
【0005】
【発明が解決しようとする課題】上記のような従来のイ
ンバータにおける制御電源回路においては、高周波トラ
ンス50の二次巻線51〜55により各々独立した電源
をダイオードブリッジ56〜60と平滑コンデンサ61
〜64により作り出すものであるため、電源の組数の増
加に伴い高周波トランス50も大型化せざるを得ず、回
路の小型化及び低コスト化を図り難いといった課題を含
んでいる。
【0006】この発明は上記した従来の課題を解決する
ためになされたもので、その目的はインバータ回路の小
型化と低コスト化を実現することである。
【0007】
【課題を解決するための手段】請求項1に係るインバー
タ回路は、モータの各相のモータ巻線と、商用電源から
作られる直流電源の正側及び負側との間にそれぞれ接続
された正側のトランジスタと負側のトランジスタによる
対構成の複数対のトランジスタブリッジと、この各トラ
ンジスタブリッジの正側のトランジスタをそれぞれ駆動
するゲートアンプを有し、これらのゲートアンプの電源
を、各トランジスタを動作させるための制御回路の駆動
用に商用電源から作られた単一電源より並列に分岐し、
各トランジスタブリッジの各出力点にそれぞれ接続した
コンデンサにより得るようにするとともに、PWMによ
る制御を負側のトランジスタのみで行なうインバータ主
回路において、制御回路にその電源立ち上がり時及びモ
ータ起動時に、一定時間のみ正側のトランジスタ全てを
オフして、負側のトランジスタの一つだけをオンさせる
回路を備えたものである。
【0008】
【0009】請求項2に係るモータ駆動用のインバータ
回路は、モータの各相のモータ巻線と、商用電源から作
られる直流電源の正側及び負側との間にそれぞれ接続さ
れた正側のトランジスタと負側のトランジスタによる対
構成の複数対のトランジスタブリッジと、この各トラン
ジスタブリッジの正側のトランジスタをそれぞれ駆動す
るゲートアンプを有し、これらのゲートアンプの電源
を、各トランジスタを動作させるための制御回路の駆動
用に商用電源から作られた単一電源より並列に分岐し、
各トランジスタブリッジの各出力点にそれぞれ接続した
コンデンサにより得るようにするとともに、PWMによ
る制御を正側のトランジスタのみで行なうインバータ主
回路において、制御回路にその電源立ち上がり時及びモ
ータ起動時に、一定時間のみ正側のトランジスタ全てを
オフして、負側のトランジスタの一つだけをオンさせる
回路を備えたものである。
【0010】請求項3に係るモータ駆動用のインバータ
回路は、請求項1又は請求項2のいずれかに係る前記手
段における制御回路の駆動用の電源とゲートアンプ及び
ゲートアンプ電源用のコンデンサとの間にラッチ型の電
子スイッチによる保護回路を設けたものである。
【0011】
【0012】
【0013】
【作用】請求項1に係る前記手段によれば、負側のトラ
ンジスタにPWM制御をかけてモータの速度やトルクを
制御するものに対して、電源立ち上がり時や起動時にお
いて一定時間のみ正側のトランジスタ全てをオフして、
負側のトランジスタはPWMデューティ100%に制御
して負側のトランジスタの一つのみをオンさせることに
より、モータのモータ巻線を利用して各コンデンサに充
電電流を流し込み初期充電させることができる。
【0014】
【0015】請求項2に係る前記手段によれば、正側
トランジスタにPWM制御をかけてモータの速度やトル
クを制御するものに対して、電源立ち上がり時や起動時
において一定時間のみ正側のトランジスタ全てをオフし
て、負側のトランジスタの一つのみをオンさせることに
より、モータのモータ巻線を利用して各コンデンサに充
電電流を流し込み初期充電させることができる。この場
合、通常駆動する正側負側の組合せのいずれか一組で、
PWMデューティを0%に制御すれば、正側のトランジ
スタはオフし、負側のトランジスタはオンすることにな
る。
【0016】請求項3に係る前記手段によれば、請求項
1又は請求項2のいずれかに係る前記機能とともに、ゲ
ートアンプを制御回路の駆動用の電源電圧の初期上昇時
にオン動作させ、制限電流以上の電流が流れた時にはオ
フさせることにより、従属電源であるコンデンサにトラ
ブルがおきても制御回路の駆動用の電源とは遮断される
ので制御回路の駆動用の電源は保護されることになる
【0017】
【0018】
【0019】
【実施例】実施例1.図1はこの発明の一実施例として
のインバータによるモータ駆動回路を示す回路構成図
で、負荷としてのモータはDCブラシレスモータであ
る。図において、1は商用電源で、ダイオードブリッジ
2と平滑コンデンサ3からなる整流回路に接続されてい
る。整流回路は、商用電源1からの商用交流を整流し、
平滑にして直流電圧Vinを形成する。4は直流電圧V
inの正側及び負側との間に接続され、直流電圧Vin
から制御回路用の直流電圧Vccを形成する第1の電源
で、平滑コンデンサ5を備えている。
【0020】6は直流電圧Vinの正側及び負側との間
に接続された正側の出力トランジスタ(MOSFET,
IGBT,BJT等)Q1,Q2,Q3と負側の出力ト
ランジスタ(MOSFET,IGBT,BJT等)Q
4,Q5,Q6による3相の相アームを構成する三相ブ
リッジ回路で、各相アームの出力点U,V,Wにはモー
タの各モータ巻線7がそれぞれ接続されている。8は各
相アームの各出力トランジスタQ1〜Q6をオン/オフ
制御する信号を作り出す制御回路としてのプリドライバ
回路で、モータの速度やトルクを制御するために各相ア
ームの正側の出力トランジスタQ1,Q2,Q3もしく
は負側の出力トランジスタQ4,Q5,Q6をPWMキ
ャリヤによりPWM制御を行なう。なお、一般のモータ
制御では、各相アームの双方の出力トランジスタにPW
M制御がかけられるが、ブラシレスモータの場合には図
示のようにスイッチングロスの少ない負側の出力トラン
ジスタQ4,Q5,Q6が、プリドライバ回路8により
直接PWM制御されることが多い。9,10,11はそ
れぞれ、各相アームの正側の各出力トランジスタQ1,
Q2,Q3をプリドライバ回路8からの信号によりオン
/オフ制御するゲートアンプである。
【0021】上述のように構成されたインバータ主回路
に対して、正側の各出力トランジスタQ1,Q2,Q3
をそれぞれ駆動させるための各ゲートアンプ9,10,
11への給電は、第1の電源4に従属する制御電源回路
により行なわれる。即ち、制御電源回路は、プリドライ
バ回路8の駆動用に商用電源から作られた単一電源とし
ての第1の電源4の正側にリミッタ抵抗12を介してそ
れぞれダイオード13,14,15とコンデンサ16,
17,18の直列回路が並列に分岐され、これらの各直
列回路がそれぞれ各相アームの各出力点U,V,Wに接
続された構成である。各ダイオード13,14,15は
直流電圧Vinより十分大きな耐圧を有し、その各アノ
ード側がリミッタ抵抗12に接続され、各カソード側に
コンデンサ16,17,18がそれぞれ接続されてい
る。各コンデンサ16,17,18は、正側の各出力ト
ランジスタQ1,Q2,Q3の各ベースに接続された各
ゲートアンプ9,10,11に並列に接続され、それぞ
れ相アームの出力点U,V,Wに接続されている。19
は、第1の電源4とリミッタ抵抗12との間に挿入され
たラッチタイプの電子スイッチで、第1の電源4が立ち
上がった時にオンとなり、その状態をラッチしていて第
1の電源4の電流が所定値以上流れるとオフする。
【0022】上記電子スイッチ19は、例えば図2に示
すような構成である。即ち、入力端子20には第1の電
源4が接続され、出力端子21にはリミッタ抵抗12が
接続されるトランジスタによるスイッチング回路であ
る。第1の電源4が立ち上がる時、第1の電源4の電圧
上昇に対して、抵抗22、トランジスタ23のエミッ
タ,ベースを通り、抵抗24を経てコンデンサ25に充
電電流が流れる。この電流によりトランジスタ23はオ
ン状態になり、そのエミッタ,コレクタ間に電流が流れ
る。この電流は抵抗26を経てトランジスタ27のベー
ス,エミッタに流れ、トランジスタ27をオン状態にす
る。従って、トランジスタ23のベース電流は抵抗24
を経てトランジスタ27のコレクタに流れ込むことにな
り、第1の電源4が立ち上がるとサイリスタのような構
成のトランジスタ23,27がオン状態となって、その
状態が保持されることになる。即ち、入力端子20から
出力端子21に抵抗22,トランジスタ23を介して電
流が流れる。
【0023】抵抗22に電流が流れることによりトラン
ジスタ28のベース,エミッタ電圧に相当する電圧が発
生した場合、トランジスタ28はオン状態になり、抵抗
29にも電流が流れ、トランジスタ30がオン状態にな
る。すると、トランジスタ27のベース,エミッタ電圧
は、トランジスタ30のコレクタ,エミッタ電圧でショ
ート状態になり、トランジスタ27はオフ状態になる。
トランジスタ27がオフ状態になるとトランジスタ23
のベース電流も継続的に流せなくなりトランジスタ23
もオフ状態となり、入力端子20と出力端子21間は電
気的に遮断されることになる。なお、ダイオード31は
入出力が遮断された状態でコンデンサ25に残った電荷
を第1の電源4がオフした時に放電させるためのもので
ある。
【0024】上記構成のモータ駆動回路の動作について
説明する。図3はモータの回転時のプリドライバ回路8
の各出力端子Au,Bu,Cu,Ad,Bd,Cdから
出力される信号と、相アームの各出力点U,V,Wの電
圧の関係についての一例を示したものである。この関係
において各出力点U,V,Wは、それぞれ位相が120
度ずつずれた3相交流となっている。実際上は、各出力
点U,V,Wにはモータから発生する起電力が重畳する
ことになるので、図3に点線で示す電圧波形となってい
る。図3に示すように、モータの回転中は各出力点U,
V,Wは、一定周期でGNDレベルの電圧を発生する。
【0025】GNDレベルになった各出力点U,V,W
と接続関係にあるコンデンサ16,17,18には、第
1の電源4から電子スイッチ19、リミッタ抵抗12、
ダイオード13,14,15を経て直流電圧Vccによ
る充電電流が流れ、ほぼ第1の電源4からダイオード1
3,14,15の純方向電圧を引いた電圧に充電され
る。この時の充電電流はリミッタ抵抗12によりピーク
電流が制限される。各コンデンサ16,17,18は、
対応する各出力点U,V,Wの電位の変化に対応して充
放電を繰り返し、コンデンサ16,17,18に蓄えら
れた電荷の放出により各ゲートアンプ9,10,11が
動作し、プリドライバ回路8からの制御信号を受けて適
切に各相アームの正側の出力トランジスタQ1,Q2,
Q3をオン/オフ制御することになる。即ち、相アーム
の出力の電圧変化を利用してコンデンサ16,17,1
8による各ゲートアンプ9,10,11への給電が行な
われる。
【0026】各コンデンサ16,17,18は、第1の
電源4に対して従属関係の従属電源といえるものであ
り、各従属電源は、単一のリミッタ抵抗12により充電
電流を制限できるので回路構成が簡素になり、コストも
低減できる。また、従属電源の負荷上昇により第1電源
4の負担が増し、第1の電源の電流が所定値以上流れる
と、電子スイッチ19がオフするので、従属電源の負荷
上昇による第1の電源4の破損を単一の電子スイッチ1
9により防止することができる。即ち、このモータ駆動
回路は、出力トランジスタQ1,Q2,Q3を制御する
ための電源を制御装置の電源として構成される第1の電
源4の一つから簡単に構成できるので、高周波トランス
の二次巻線により各々独立した電源をダイオートブリッ
ジと平滑コンデンサにより作り出すものと異なり、回路
の小型化及び低コスト化に貢献できる。
【0027】前述のようにモータが回転している時に
は、各出力点U,V,Wには一定の順序でVinレベル
とGNDレベルの電圧が交互に出力され、各コンデンサ
16,17,18はこれに応じて充放電を繰り返すこと
になるが、電源立ち上がり時やモータ起動時には、各出
力点U,V,Wには一定の順序で電圧が出力されてはい
ない。従って、正側の各出力トランジスタQ1,Q2,
Q3を駆動するためには、正側の各トランジスタQ1,
Q2,Q3を駆動する前に負側の各出力トランジスタQ
4,Q5,Q6をオンさせて、各出力点U,V,WをG
NDレベルにして各コンデンサ16,17,18を充電
させる必要がある。以下に、このコンデンサ16,1
7,18の初期充電に関する説明をすることにする。
【0028】図4は、電源立ち上がり時に各ゲートアン
プ9,10,11の電源である各コンデンサ16,1
7,18を充電するシーケンスを示したものである。即
ち、第1の電源4が立ち上がった時、プリドライバ回路
8の出力端子Au〜Cuがオフ信号を、Ad〜Cdがオ
ン信号を所定の時間出力すると、負側の各出力トランジ
スタQ4,Q5,Q6はオンとなり、各相アームの出力
点U,V,Wは全てGNDレベルとなる。これにより各
コンデンサ16,17,18に第1の電源4から電流が
流れ、各コンデンサ16,17,18は、ほぼ第1の電
源4に近い電圧に充電されることになる。その後、プリ
ドライバ回路8の出力端子Ad〜Cdがオフとなり、A
u,Bu,Cuのいずれかがモータ回転シーケンスに合
わせてオンする時に、同一相の出力トランジスタQ1,
Q4、Q2,Q5、Q3,Q6が同時にオンする状態を
避けている。従って、図4に示す場合、プリドライバ回
路8の出力端子Bd,Cdはオフする必要はなく、特に
出力端子Bdは通常のモータドライブシーケンスどうり
そのままオン状態でも構わない。
【0029】実施例2.次にPWMキャリヤによりPW
M制御の方式によるコンデンサ16,17,18を充電
するシーケンスについて説明する。図5は、PWM制御
を負側の出力トランジスタQ4,Q5,Q6で行なう場
合のプリドライバ回路8の内部ブロック図である。図5
において、32はモータ(ブラシレスモータ)のロータ
マグネットの磁極位置に応じて3相全波ロジック信号を
生成する3相全波駆動ロジック発生器、33はPWMキ
ャリヤ信号を発生するPWM信号発生器、34は電源立
ち上がり時にプリドライバ回路8の出力端子Au〜C
u,Ad〜Cdを制御する従属電源充電シーケンス発生
器である。
【0030】PWM信号発生器33からのPWMキャリ
ヤ信号と、3相全波駆動ロジック発生器32からの3相
全波ロジック信号とはANDゲート35,36,37に
入力され、これらの各AND出力と、従属電源充電シー
ケンス発生器34からの充電シーケンス信号38bとが
それぞれORゲート39,40,41に入力される。こ
れら各ORゲート39,40,41のOR出力が、プリ
ドライバ回路8の出力端子Ad,Bd,Cdの各出力と
なる。また、3相全波駆動ロジック発生器32からの3
相全波ロジック信号と、従属電源充電シーケンス発生器
34からの充電シーケンス信号38aとはANDゲート
42,43,44にそれぞれ入力され、これらの各AN
D出力が、プリドライバ回路8の出力端子Au,Bu,
Cuの各出力となる。このプリドライバ回路8の動作
は、図4により示したシーケンスと同じになるが、モー
タ巻線7には関係なく各コンデンサ16,17,18は
充電されることになる。
【0031】実施例3.図6は、図5に示したものと同
様にPWM制御を負側の出力トランジスタQ4,Q5,
Q6で行なう場合のプリドライブ回路8の内部ブロック
図である。図6において、32はモータ(ブラシレスモ
ータ)のロータマグネットの磁極位置に応じて3相全波
ロジック信号を生成する3相全波駆動ロジック発生器、
33はPWMキャリヤ信号を発生するPWM信号発生
器、34は電源立ち上がり時にプリドライバ回路8のA
u〜Cu,Ad〜Cdを制御する従属電源充電シーケン
ス発生器である。
【0032】PWM信号発生器33からのPWMキャリ
ヤ信号と、従属電源充電シーケンス発生器34からの充
電シーケンス信号38bとはORゲート45に入力され
る。このORゲート45のOR出力と、3相全波駆動ロ
ジック発生器32からの3相全波ロジック信号とは各A
NDゲート35,36,37に入力され、これらの各A
ND出力がプリドライバ回路8の出力端子Ad,Bd,
Cdの各出力となる。また従属電源充電シーケンス発生
器34からの充電シーケンス信号38aと3相全波駆動
ロジック発生器32からの3相全波ロジック信号とはA
NDゲート42,43,44に入力され、これらの各A
ND出力がプリドライバ回路8の出力端子Au,Bu,
Cuの各出力となる。このプリドライバ回路8の動作
は、図5に示したものと異なりモータ巻線7が回路に接
続されていないと、コンデンサ16,17,18全てを
充電する事ができない。モータ巻線7が接続されていれ
ば、負側の出力トランジスタQ4,Q5,Q6の一つが
オンしていることでモータ巻線7を介してコンデンサ1
6,17,18に充電電流が流れるためコンデンサ1
6,17,18は充電されることになる。なお、モータ
巻線7の抵抗値が高いと充電時間がかかることになる。
【0033】実施例4.図7は、PWM制御を正側の出
力トランジスタQ1,Q2,Q3で行なう場合のプリド
ライバ回路8の内部ブロック図である。図7において、
32はモータ(ブラシレスモータ)のロータマグネット
の磁極位置に応じて3相全波ロジック信号を生成する3
相全波駆動ロジック発生器、33はPWMキャリヤ信号
を発生するPWM信号発生器、34は電源立ち上がり時
にプリドライバ回路8の出力端子Au〜Cu,Ad〜C
dを制御する従属電源充電シーケンス発生器である。
【0034】PWM信号発生器33からのPWMキャリ
ヤ信号と、従属電源充電シーケンス発生器34からの充
電シーケンス信号38とがANDゲート46に入力さ
れ、このAND出力と、3相全波駆動ロジック発生器3
2からの3相全波ロジック信号とはANDゲート42,
43,44に入力され、これらの各AND出力がそれぞ
れプリドライバ回路8の出力端子Au,Bu,Cuの各
出力となる。また、従属電源充電シーケンス発生器34
からの充電シーケンス信号38aと3相全波駆動ロジッ
ク発生器32からの3相全波ロジック信号とがそれぞれ
ORゲート39,40,41に入力される。これら各O
Rゲート39,40,41のOR出力が、それぞれプリ
ドライバ回路8の出力端子Ad,Bd,Cdの各出力と
なる。PWMキャリヤ信号と充電シーケンス信号38
とをANDゲート46に入力することで、正側の出力ト
ランジスタQ1,Q2,Q3を全てオフすることがで
き、PWMキャリヤ信号を0%に制御すればよい。負側
の出力トランジスタQ4,Q5,Q6を全てオフするこ
とは、図5により示した実施例2の場合と同様に、充電
シーケンス信号38aと3相全波ロジック信号とのOR
をとることで行なわれる。
【0035】実施例5. 図8は、図7に示した実施例4と同様にPWM制御を正
側の出力トランジスタQ1,Q2,Q3で行なう場合の
プリドライバ回路8の内部ブロック図である。結果的に
は図6により示した実施例3のものと同じになるが、P
WM信号発生器33からのPWMキャリヤ信号と、従属
電源充電シーケンス発生器34からの充電シーケンス信
号38cとのANDを電源立ち上がり時のみPWMキャ
リヤ信号を0%に制御することにより、コンデンサ1
6,17,18を充電することができ、回路構成が極め
て簡素になる。ただし、実施例3と同様にモータ巻線7
が回路に接続されていることが必要である。
【0036】
【発明の効果】請求項1の発明によれば、負側のトラン
ジスタにPWM制御をかけてモータの速度やトルクを制
御するものに対して、電源立ち上がり時や起動時におい
て一定時間のみ正側のトランジスタ全てをオフして、負
側のトランジスタの一つのみをオンさせることにより、
モータの巻線を利用して各コンデンサに充電電流を流し
込み初期充電させることができ、モータを立ち上がらせ
ることができる。特に、正側のトランジスタ全てをオフ
して、負側のトランジスタの一つのみをオンさせれば済
むので、回路構成が簡素になる。
【0037】
【0038】請求項2の発明によれば、正側のトランジ
スタにPWM制御をかけてモータの速度やトルクを制御
するものに対して、電源立ち上がり時や起動時において
一定時間のみ正側のトランジスタ全てをオフして、負側
のトランジスタの一つのみをオンさせることにより、モ
ータの巻線を利用して各コンデンサに充電電流を流し込
み初期充電させることができ、モータを立ち上がらせる
ことができる。特に、正側のトランジスタ全てをオフし
て、負側のトランジスタの一つのみをオンさせれば済む
ので、回路構成が簡素になる。
【0039】請求項3の発明によれば、請求項1又は請
求項2のいずれかに係る前記効果とともに、単一のゲー
トアンプのオン/オフ動作により、従属電源であるコン
デンサに故障等のトラブルがおきても制御回路の駆動用
の電源とは遮断され、制御回路の駆動用の電源を保護す
ることができる。
【0040】
【0041】
【図面の簡単な説明】
【図1】この発明の実施例を示すインバータ回路の回路
構成図である。
【図2】この発明の実施例を示すインバータ回路の電子
スイッチの一例を示す回路構成図である。
【図3】この発明の実施例を示すインバータ回路のモー
タ回転時のプリドライバ信号と各出力点の電圧の関係を
示す説明図である。
【図4】この発明の実施例を示すインバータ回路の電源
立ち上がり時のプリドライバ信号とコンデンサの充電状
況と出力点の電圧の関係を示す説明図である。
【図5】この発明の実施例を示すインバータ回路のプリ
ドライバ回路内の内部構成図である。
【図6】この発明の実施例を示すインバータ回路のプリ
ドライバ回路内の他の実施例としての内部構成図であ
る。
【図7】この発明の実施例を示すインバータ回路のプリ
ドライバ回路内の他の実施例としての内部構成図であ
る。
【図8】この発明の実施例を示すインバータ回路のプリ
ドライバ回路内の他の実施例としての内部構成図であ
る。
【図9】従来のインバータ回路の制御用の電源回路を示
す回路構成図である。
【符号の説明】
1 商用電源 4 第1の電源 6 三相ブリッジ回路 7 モータ巻線 8 プリドライバ回路 9 ゲートアンプ 10 ゲートアンプ 11 ゲートアンプ 12 リミッタ抵抗 13 ダイオード 14 ダイオード 15 ダイオード 16 コンデンサ 17 コンデンサ 18 コンデンサ 19 電子スイッチ 35 ANDゲート 36 ANDゲート 37 ANDゲート 39 ORゲート 40 ORゲート 41 ORゲート 42 ANDゲート 43 ANDゲート 44 ANDゲート 45 ORゲート 46 ANDゲート Vin 直流電圧 Vcc 直流電圧 U 出力点 V 出力点 W 出力点
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 資朗 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内 (72)発明者 深瀬 雄一 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内 (72)発明者 早川 高広 岐阜県中津川市手賀野下巾3番40号 三 菱電機エンジニアリング株式会社 名古 屋事業所 中津川支所内 (56)参考文献 特開 平5−137349(JP,A) 特開 平3−280619(JP,A) 特開 昭63−262062(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 7/42 - 7/98

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 モータの各相のモータ巻線と、商用電源
    から作られる直流電源の正側及び負側との間にそれぞれ
    接続された正側のトランジスタと負側のトランジスタに
    よる対構成の複数対のトランジスタブリッジと、この各
    トランジスタブリッジの正側のトランジスタをそれぞれ
    駆動するゲートアンプを有し、これらのゲートアンプの
    電源を、前記各トランジスタを動作させるための制御回
    路の駆動用に商用電源から作られた単一電源より並列に
    分岐し、前記各トランジスタブリッジの各出力点にそれ
    ぞれ接続したコンデンサにより得るようにするととも
    に、PWMによる制御を前記負側のトランジスタのみで
    行なうインバータ主回路において、前記制御回路にその
    電源立ち上がり時及びモータ起動時に、一定時間のみ前
    記正側のトランジスタ全てをオフして、前記負側のトラ
    ンジスタの一つだけをオンさせる回路を備えたことを特
    徴とするモータ駆動用のインバータ回路。
  2. 【請求項2】 モータの各相のモータ巻線と、商用電源
    から作られる直流電源の正側及び負側との間にそれぞれ
    接続された正側のトランジスタと負側のトランジスタに
    よる対構成の複数対のトランジスタブリッジと、この各
    トランジスタブリッジの正側のトランジスタをそれぞれ
    駆動するゲートアンプを有し、これらのゲートアンプの
    電源を、前記各トランジスタを動作させるための制御回
    路の駆動用に商用電源から作られた単一電源より並列に
    分岐し、前記各トランジスタブリッジの各出力点にそれ
    ぞれ接続したコンデンサにより得るようにするととも
    に、PWMによる制御を前記正側のトランジスタのみで
    行なうインバータ主回路において、前記制御回路にその
    電源立ち上がり時及びモータ起動時に、一定時間のみ前
    記正側のトランジスタ全てをオフして、前記負側のトラ
    ンジスタの一つだけをオンさせる回路を備えたことを特
    徴とするモータ駆動用のインバータ回路。
  3. 【請求項3】 請求項1又は請求項2のいずれかに記載
    のモータ駆動用のインバータ回路であって、制御回路の
    駆動用の電源とゲートアンプ及びゲートアンプ電源用の
    コンデンサとの間にラッチ型の電子スイッチによる保護
    回路を設けたことを特徴とするモータ駆動用のインバー
    タ回路。
JP5156871A 1993-06-28 1993-06-28 インバータ回路 Expired - Lifetime JP3039591B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5156871A JP3039591B2 (ja) 1993-06-28 1993-06-28 インバータ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5156871A JP3039591B2 (ja) 1993-06-28 1993-06-28 インバータ回路

Publications (2)

Publication Number Publication Date
JPH0715978A JPH0715978A (ja) 1995-01-17
JP3039591B2 true JP3039591B2 (ja) 2000-05-08

Family

ID=15637217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5156871A Expired - Lifetime JP3039591B2 (ja) 1993-06-28 1993-06-28 インバータ回路

Country Status (1)

Country Link
JP (1) JP3039591B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3678891B2 (ja) * 1997-08-07 2005-08-03 松下電器産業株式会社 Pwmインバータ用出力回路
CN103039003B (zh) * 2010-02-18 2015-12-16 丹福斯驱动器公司 在通电马达处的马达控制器中实现自举电源充电的方法以及使用该方法的马达控制器

Also Published As

Publication number Publication date
JPH0715978A (ja) 1995-01-17

Similar Documents

Publication Publication Date Title
JP3491797B2 (ja) 車両用発電装置
JP3876914B2 (ja) 多相インバータ及びその制御方法、並びに送風機及び多相電流出力システム
US8390241B2 (en) Motor drive based on III-nitride devices
JPH0723536A (ja) モータ駆動回路及びモータ逆起電力の回収方法
JPH0799959B2 (ja) 巻線切替機能付インバ−タ
JPH09219976A (ja) 電力変換装置の駆動方法
WO2015045107A1 (ja) 突入電流制限回路、及び電力変換装置
EP0511392B1 (en) Dc motor
US6222751B1 (en) Driver circuit for a polyphase DC motor with minimized voltage spikes
JP3039591B2 (ja) インバータ回路
JPH11316249A (ja) 電流検出回路および過電流保護回路
JP3473007B2 (ja) モータ駆動装置
JP3419082B2 (ja) 直交変換装置
US9407180B2 (en) Power converting circuit
JP2749514B2 (ja) 直流ブラシレスモータの駆動装置及び直流ブラシレスモータ
EP0538204B1 (en) A control circuit for a half-wave brushless motor with a surge limiter
JP3327126B2 (ja) 電圧駆動型トランジスタドライブ電源装置
CN112739568B (zh) 逆变器的控制装置、车辆的逆变器、车辆及操作逆变器的方法
EP3960381B1 (en) Electric device
JP2601505Y2 (ja) ブリッジインバータ回路
WO2019159630A1 (ja) 制御装置、インバータ装置、モータ駆動システム
US3522499A (en) Brushless motor having improved solid state commutation
JP3144124B2 (ja) インバータ装置
JPS62293986A (ja) 無刷子電動機
JPH02266872A (ja) インバータ装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080303

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090303

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110303

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110303

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120303

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130303

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130303

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140303

Year of fee payment: 14

EXPY Cancellation because of completion of term