JP3672874B2 - データ処理装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、各種の回路資源でデータ処理を実行するデータ処理装置に関し、特に、各種の回路資源がクロック信号に同期して動作するデータ処理装置に関する。
【０００２】
【従来の技術】
現在、いわゆるマイクロコンピュータなどのデータ処理装置が各種のデータ処理に利用されている。一般的なデータ処理装置は、クロック生成回路によりクロック信号を生成し、そのクロック信号に同期して各種の回路資源が動作することにより、各種のデータ処理を実行する。このようなデータ処理装置は各種用途に利用されているが、不正に使用されることなどを防止するためにデータ処理の内容を秘匿しているものもある。
【０００３】
【発明が解決しようとする課題】
しかし、上述のようなデータ処理装置では、各種の回路資源がクロック信号に同期して動作するため、同一のデータ処理を実行するときに電力の消費状態が同一となり、消費電力をモニタすることにより実行しているデータ処理を解析することが可能である。
【０００４】
本発明は上述のような課題に鑑みてなされたものであり、実行しているデータ処理を消費電力から解析することが困難なデータ処理装置の提供を目的とする。
【０００５】
【課題を解決するための手段】
本形態のデータ処理装置は、各種の回路資源がクロック信号に同期して動作することでデータ処理を実行するが、回路資源の少なくとも一部に供給されるクロック信号を経時的に変化する出力信号に対応して間引きするので、同一の一連のデータ処理を実行する場合でも電力の消費状態が同一とならない。
【０００６】
【発明の実施の形態】
［実施の形態の構成］
本発明の実施の一形態を図面を参照して以下に説明する。本形態のデータ処理装置１００は、図１に示すように、クロック生成手段であるクロック生成回路１０１を有しており、このクロック生成回路１０１に、信号出力手段であり乱数発生手段である乱数発生回路１０２と、クロック間引手段であるクロック間引回路１０３と、が接続されている。
【０００７】
また、本形態のデータ処理装置１００は、ＣＰＵ(Central Processing Unit)１０５、ＲＯＭ(Read Only Memory)１０６、ＲＡＭ(Random Access Memory)１０７、ＥＥＰＲＯＭ(Electrically Erasable Programmable ROM)１０８、Ｉ／Ｏ(Input／Output)１０９、等の各種の回路資源を有しており、これらの回路資源１０５〜１０９に、クロック間引回路１０３を介してクロック生成回路１０１が接続されている。
【０００８】
このクロック間引回路１０３は、レジスタ回路１１１、タイミング生成回路１１２、間引実行手段に相当する同期回路１１３、を有しており、これらが順番に接続されている。レジスタ回路１１１には乱数発生回路１０２が接続されており、同期回路１１３にはクロック生成回路１０１と回路資源１０５〜１０９とが接続されている。
【０００９】
クロック生成回路１０１は、図２(ａ)に示すように、矩形パルスが一定間隔で連続するクロック信号Ａを発生し、乱数発生回路１０２は、経時的に変化する出力信号として、クロック信号Ａに同期して乱数を順次発生し、レジスタ回路１１１は、乱数発生回路１０２が発生する乱数を一時保持する。
【００１０】
タイミング生成回路１１２は、数値記憶手段となる内部レジスタ(図示せず)に所定の数値がデータ登録されており、同図(ｂ)に示すように、内部レジスタにデータ登録されている数値とレジスタ回路１１１に保持された乱数とが整合するとタイミング信号Ｂを発生する。
【００１１】
同期回路１１３は、同図(ｃ)に示すように、タイミング信号Ｂが入力されるとクロック信号Ａを間引きしてクロック信号Ｃを出力し、回路資源１０５〜１０９は、クロック間引回路１０３で間引きされて供給されるクロック信号Ｃに同期して各々動作する。
【００１２】
なお、乱数発生回路１０２が生成する乱数は所定桁数の２値データからなり、一定周期で繰り返される疑似的なものである。また、タイミング生成回路１１２にデータ登録されている数値は、例えば、“00001001，00010010，00110011，…”などのように乱数と同一桁数の複数の２値データでも良く、“×××1×1×1”などのように乱数の特定の桁の２値データと比較される２値データの組でも良い。
【００１３】
［実施の形態の動作］
上述のような構成において、本実施の形態のデータ処理装置１００は、ＣＰＵ１０５等の各種の回路資源１０５〜１０９の各々が、供給されるクロック信号に同期して動作することにより、各種のデータ処理を実行する。その場合、図２(ａ)に示すように、クロック生成回路１０１が生成するクロック信号Ａを、同図(ｃ)に示すように、クロック間引回路１０３がランダムに間引きしてクロック信号Ｃとするので、このランダムに間引きされたクロック信号Ｃに同期して回路資源１０５〜１０９が動作することになる。
【００１４】
この回路資源１０５〜１０９が同一の一連のデータ処理を実行する場合、同図(ｄ)に示すように、間引きされないクロック信号Ａで動作したときと、同図(ｅ)に示すように、間引きされたクロック信号Ｃで動作したときでは、消費電流の波形が異なる。そして、本形態のデータ処理装置１００では、クロック信号Ａがランダムに間引きされてクロック信号Ｃが生成されるので、実行するデータ処理が同一でも消費電流の波形はランダムに変化する。
【００１５】
［実施の形態の効果］
本形態のデータ処理装置１００では、実行するデータ処理が同一でも消費電流の波形がランダムに変化するので、消費電流をモニタしても実行されているデータ処理の内容を解析することが困難である。しかも、乱数発生回路１０２がクロック信号Ａに同期して順次発生する乱数に対応して、クロック間引回路１０３がクロック信号Ａを間引きするので、簡単な構造でランダムなクロック信号Ｃを生成することができる。
【００１６】
［実施の形態の変形例］
本発明は本形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態のデータ処理装置１００では、各部が一体に形成されている構造を想定したが、データ処理装置１００を着脱自在な複数のユニットで形成することも可能である(図示せず)。
【００１７】
また、上記形態ではクロック信号の発生中に経時的に変化する出力信号として、クロック信号に同期して生成する乱数を利用することを例示した。しかし、このような出力信号はクロック信号の発生中に経時的に変化するものであれば良く、例えば、パラレルバスの特定ビット、電源電圧、外気温度、手動操作やデータ入力の発生時刻、等が利用可能である。
【００１８】
さらに、上記形態では乱数発生回路１０２が間引きされていないクロック信号Ａを入力として乱数を発生することを例示したが、例えば、間引きされたクロック信号Ｃを乱数発生回路１０２の入力とすることも可能である。その場合、クロック信号Ｃの間引きタイミングで乱数発生回路１０２が停止すると装置全体が停止するので、例えば、遅延回路を挿入してクロック信号Ｃの間引きタイミングに乱数発生回路１０２を停止させないことが好適である。
【００１９】
また、上記形態ではクロック間引回路１０３が循環する疑似的な乱数に対応して一定割合でクロック信号Ａを間引きすることを例示したが、クロック間引回路１０３がクロック信号Ａを間引きする割合を可変することにより、さらにランダムに消費電流の波形を変化させることも可能である。
【００２０】
例えば、タイミング生成回路１１２に“00001001，00010010，…”のように乱数と同一桁数の複数の２値データがデータ登録されている場合、その複数の２値データの全部が有効な第１状態と一部が有効な第２状態とを切換自在とすることが実施可能であり、“×××1×1×1”のように乱数の特定の桁の２値データと比較される２値データの組がデータ登録されている場合、その特定の桁の２値データの全部が有効な第１状態と一部が有効な第２状態とを切換自在とすることが実施可能である。
【００２１】
さらに、クロック信号Ａを間引きする割合を経時的に可変するため、例えば、特定の時間が経過するごとに上述の第１／第２状態を切り換えることも可能であり、乱数発生回路１０２の乱数に対応して上述の第１／第２状態を切り換えることも可能である。
【００２２】
例えば、図３に例示するデータ処理装置２００のように、第２のタイミング生成回路２０１を追加し、乱数発生回路１０２が16桁の乱数を発生するとき、第１のタイミング生成回路１１２は乱数の上位８桁を利用し、第２のタイミング生成回路２０１は乱数の下位８桁を利用すれば、第１／第２のタイミング生成回路１１２，２０１は互いに関連しないタイミングで動作することが可能である。
【００２３】
また、図４に例示するデータ処理装置３００のように、複数の回路資源１０５〜１０９，３０１，３０２，…が、動作が相互に同期しない第１グループ３１１と第２グループ３１２からなる場合、モード設定手段であるモード設定回路３０３により、
(１) 第１グループ３１１にクロック信号Ｃを供給するとともに第２グループ３１２にクロック信号Ａを供給する第１モード、
(２) 第１グループ３１２にクロック信号Ａを供給するとともに第２グループ３１２にクロック信号Ｃを供給する第２モード、
(３) 第１／第２グループ３１２の両方にクロック信号Ｃを供給する第３モード、
を選択的に設定することも可能である。
【００２４】
さらに、このような第１〜第３モードを、例えば、データ処理装置３００が起動されるごとに切り換えることも可能であるが、データ処理装置３００の動作中に経時的に切り換えることも可能である。なお、上述のようなグループまたはクロック信号が２個以上の場合、当然ながら３つ以上の動作モードを設定することが可能である。
【００２５】
さらに、図５に例示するデータ処理装置４００のように、モード設定回路３０３が、乱数発生回路１０２の乱数に対応して第１〜第３モードの設定を切り換えることも可能であり、図６に例示するデータ処理装置５００のように、モード設定回路３０３と第１／第２のタイミング生成回路１１２，２０１とが乱数発生回路１０２の乱数に対応して動作することも可能である。
【００２６】
また、本発明で云う各種手段は、個々に独立した存在である必要もなく、複数の手段が１個の装置として形成されていること、ある手段が他の手段の一部であること、ある手段の一部と他の手段の一部とが重複していること、等も可能である。
【００２７】
【発明の効果】
上記形態のデータ処理装置では、クロック信号をランダムに間引きすることにより、同一の一連のデータ処理を実行する場合でも電力の消費状態が同一とならないので、消費電力をモニタしても実行されているデータ処理の内容を解析することが困難である。
【図面の簡単な説明】
【図１】本発明の実施の形態のデータ処理装置の回路構造を示すブロック図である。
【図２】データ処理装置の各種の信号波形を示すタイムチャートである。
【図３】第１の変形例のデータ処理装置の回路構造を示すブロック図である。
【図４】第２の変形例のデータ処理装置の回路構造を示すブロック図である。
【図５】第３の変形例のデータ処理装置の回路構造を示すブロック図である。
【図６】第４の変形例のデータ処理装置の回路構造を示すブロック図である。
【符号の説明】
１００，２００，３００，４００，５００ データ処理装置
１０１ クロック生成手段であるクロック生成回路
１０２ 信号出力手段であり乱数発生手段である乱数発生回路
１０３ クロック間引手段であるクロック間引回路
１０５〜１０９，３０１，３０２ 回路資源
１１３ 間引実行手段に相当する同期回路
３０３ モード設定手段であるモード設定回路
３１１ 第１グループ
３１２ 第２グループ

Claims (8)

1. 供給されるクロック信号に同期して動作する各種の回路資源と、
   前記クロック信号を生成するクロック生成手段と、
   前記クロック信号の発生中に経時的に出力信号が変化する信号出力手段と、
   前記出力信号に対応して前記回路資源の少なくとも一部に供給される前記クロック信号を間引きするクロック間引手段と、を有し、
   前記信号出力手段が、乱数を順次発生する乱数発生手段を有しており、
   前記クロック間引手段が、所定の数値がデータ登録されている数値記憶手段と、前記数値と前記乱数とが整合すると前記クロック信号を間引きする間引実行手段と、を有しているデータ処理装置。
2. 前記乱数発生手段が、前記クロック信号に同期して乱数を発生する請求項１に記載のデータ処理装置。
3. 前記クロック間引手段が前記クロック信号を間引きする割合を可変する割合可変手段も有している請求項１または２に記載のデータ処理装置。
4. 前記割合可変手段が、前記割合を経時的に可変する請求項３に記載のデータ処理装置。
5. 前記割合可変手段が、前記信号出力手段の出力信号に対応して前記割合を可変する請求項４に記載のデータ処理装置。
6. 複数の前記回路資源が、動作が相互に同期しない少なくとも第１グループと第２グループを有しており、
   前記クロック間引手段に前記第１グループに供給される前記クロック信号のみ間引きさせる第１モードと前記第２グループに供給される前記クロック信号のみ間引きさせる第２モードと前記第１／第２グループの両方に供給される前記クロック信号を間引きさせる第３モードとを選択的に設定するモード設定手段を有している請求項１ないし５の何れか一項に記載のデータ処理装置。
7. 前記モード設定手段が、前記第１〜第３モードの設定を経時的に切り換える請求項６に記載のデータ処理装置。
8. 前記モード設定手段が、前記信号出力手段の出力信号に対応して前記第１〜第３モードの設定を切り換える請求項７に記載のデータ処理装置。

Images