JP2508357Y2 - Ｉｃテスタ用タイミング発生器 - Google Patents
Ｉｃテスタ用タイミング発生器Info
- Publication number
- JP2508357Y2 JP2508357Y2 JP2297290U JP2297290U JP2508357Y2 JP 2508357 Y2 JP2508357 Y2 JP 2508357Y2 JP 2297290 U JP2297290 U JP 2297290U JP 2297290 U JP2297290 U JP 2297290U JP 2508357 Y2 JP2508357 Y2 JP 2508357Y2
- Authority
- JP
- Japan
- Prior art keywords
- timing
- timing generator
- generator
- test
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【考案の詳細な説明】 「産業上の利用分野」 この考案はIC（半導体集積回路）の試験装置（テス
タ）に用いられ、ICのピン対応に入力する波形の立上り
や立下りのタイミングを決定するためのタイミング信号
を発生し、またICのピン対応にこれより出力される信号
の論理比較結果を取込む、タイミングを決定するための
タイミング信号を発生するICテスタ用タイミング発生器
に関する。
タ）に用いられ、ICのピン対応に入力する波形の立上り
や立下りのタイミングを決定するためのタイミング信号
を発生し、またICのピン対応にこれより出力される信号
の論理比較結果を取込む、タイミングを決定するための
タイミング信号を発生するICテスタ用タイミング発生器
に関する。
「従来の技術」 第２図に従来のこの種のタイミング発生器を示す。タ
イミング発生器11に比較的少ないタイミング発生部1
21、122、123が設けられ、これらタイミング発生部1
21、122、123はそれぞれ基準クロック発生器13からの基
準クロックを入力し、外部から各別に設定された周期、
位相のタイミング信号をそれぞれ発生する。タイミング
発生部121、122、123の各出力側はマトリクススイッチ1
4の各別の入力端子にそれぞれ接続され、マトリクスス
イッチ14の各出力端子はそれぞれテストピン対応に設け
られたタイミング出力端子151〜15nにそれぞれ接続され
る。マトリクススイッチ14は外部からの設定に応じてそ
の各入力端子は任意の１つ乃至複数の出力端子にそれぞ
れ選択的に接続される。タイミング出力端子151〜15n中
の出力テストピンに対応するものは、図に示してないが
波形整形回路へ供給され、出力波形の立上り、立下りの
タイミングを決定し、入力テストピンに対応するものは
被試験ICの出力が入力され、論理比較された出力の取込
みタイミングの決定に用いられる。テストごとに必要に
応じてタイミング発生部121〜123の各発生タイミング信
号を設定し、またマトリクススイッチ14の接続を変更す
る。
イミング発生器11に比較的少ないタイミング発生部1
21、122、123が設けられ、これらタイミング発生部1
21、122、123はそれぞれ基準クロック発生器13からの基
準クロックを入力し、外部から各別に設定された周期、
位相のタイミング信号をそれぞれ発生する。タイミング
発生部121、122、123の各出力側はマトリクススイッチ1
4の各別の入力端子にそれぞれ接続され、マトリクスス
イッチ14の各出力端子はそれぞれテストピン対応に設け
られたタイミング出力端子151〜15nにそれぞれ接続され
る。マトリクススイッチ14は外部からの設定に応じてそ
の各入力端子は任意の１つ乃至複数の出力端子にそれぞ
れ選択的に接続される。タイミング出力端子151〜15n中
の出力テストピンに対応するものは、図に示してないが
波形整形回路へ供給され、出力波形の立上り、立下りの
タイミングを決定し、入力テストピンに対応するものは
被試験ICの出力が入力され、論理比較された出力の取込
みタイミングの決定に用いられる。テストごとに必要に
応じてタイミング発生部121〜123の各発生タイミング信
号を設定し、またマトリクススイッチ14の接続を変更す
る。
第３図に示すタイミング発生器16が考えられる。すな
わち、各テストピン対応にタイミング発生部121〜12nを
設け、これらタイミング発生部121〜12nで基準クロック
発生器13からの基準クロックを入力して、外部からそれ
ぞれ各別に設定された周期、位相のタイミング信号をそ
れぞれ発生し、タイミング発生部121〜12nの各出力をそ
れぞれタイミング出力端子151〜15nへ供給する。
わち、各テストピン対応にタイミング発生部121〜12nを
設け、これらタイミング発生部121〜12nで基準クロック
発生器13からの基準クロックを入力して、外部からそれ
ぞれ各別に設定された周期、位相のタイミング信号をそ
れぞれ発生し、タイミング発生部121〜12nの各出力をそ
れぞれタイミング出力端子151〜15nへ供給する。
「考案が解決しようとする課題」 第２図に示した従来のタイミング発生器では高価なタ
イミング発生部が少なくて済、かつこれら各タイミング
発生部に対応する設定を短時間で行うことができる。し
かし、タイミング発生部が少ないため、発生できるタイ
ミング信号の種類が少ないため、多数のテストピンにつ
いてその限られた少ない種類のタイミング信号から選択
することになり、きめこまかな試験を行うことができな
い。
イミング発生部が少なくて済、かつこれら各タイミング
発生部に対応する設定を短時間で行うことができる。し
かし、タイミング発生部が少ないため、発生できるタイ
ミング信号の種類が少ないため、多数のテストピンにつ
いてその限られた少ない種類のタイミング信号から選択
することになり、きめこまかな試験を行うことができな
い。
一方、第３図に示したタイミング発生器16は、各テス
トピンごとに各別のタイミングを設定することができ、
自由にタイミングを設定できる。しかし使用するタイミ
ング信号の種類が少ないときでも、数百にも及びタイミ
ング発生部121〜12nに対して各別にタイミング設定を行
う必要があり、その設定に比較的長い時間を必要とす
る。また第２図に示したタイミング発生器を用いたICテ
スタが既に多数存在し、そのタイミング設定のプログラ
ムが多数あるが、このプログラムを、第３図のタイミン
グ発生器を用いたICテスタに用いることができず、プロ
グラムが無駄になる。
トピンごとに各別のタイミングを設定することができ、
自由にタイミングを設定できる。しかし使用するタイミ
ング信号の種類が少ないときでも、数百にも及びタイミ
ング発生部121〜12nに対して各別にタイミング設定を行
う必要があり、その設定に比較的長い時間を必要とす
る。また第２図に示したタイミング発生器を用いたICテ
スタが既に多数存在し、そのタイミング設定のプログラ
ムが多数あるが、このプログラムを、第３図のタイミン
グ発生器を用いたICテスタに用いることができず、プロ
グラムが無駄になる。
「課題を解決するための手段」 この考案によれば、テストピンの数より少ない複数の
タイミング発生部を有する第１タイミング発生器と、各
テストピンと対応した各１つのタイミング発生部を有す
る第２タイミング発生器とが用いられ、第２タイミング
発生器の各タイミング発生部の各出力側はそれぞれ、各
テストピンと対応して設けられたオア回路の一方の入力
側の対応するものに接続され、これらオア回路の各他方
の入力側と、第１タイミング発生器の複数のタイミング
発生部の各出力側とマトリクススイッチにより選択的に
接続される。
タイミング発生部を有する第１タイミング発生器と、各
テストピンと対応した各１つのタイミング発生部を有す
る第２タイミング発生器とが用いられ、第２タイミング
発生器の各タイミング発生部の各出力側はそれぞれ、各
テストピンと対応して設けられたオア回路の一方の入力
側の対応するものに接続され、これらオア回路の各他方
の入力側と、第１タイミング発生器の複数のタイミング
発生部の各出力側とマトリクススイッチにより選択的に
接続される。
「実施例」 第１図にこの考案の実施例を示し、第２図、第３図と
対応する部分に同一符号を付けてある。この考案におい
ては第２図に示したタイミング発生器11が第１タイミン
グ発生器として設けられ、また第３図に示したタイミン
グ発生器16が第２タイミング発生器として設けられる。
第１タイミング発生器11のタイミング発生部121〜123の
各出力側はマトリクススイッチ14の各別の入力端子に接
続される。この考案においては更に各テストピンと対応
してオア回路171〜17nが設けられ、オア回路171〜17nの
各一方の入力側はマトリクススイッチ14の各別の出力端
子にそれぞれ接続される。オア回路171〜17nの各他方の
入力側に第２タイミング発生器16のタイミング発生部12
1〜12nの各出力側がそれぞれ接続される。オア回路171
〜17nの各出力側はそれぞれタイミング出力端子151〜15
nに接続される。
対応する部分に同一符号を付けてある。この考案におい
ては第２図に示したタイミング発生器11が第１タイミン
グ発生器として設けられ、また第３図に示したタイミン
グ発生器16が第２タイミング発生器として設けられる。
第１タイミング発生器11のタイミング発生部121〜123の
各出力側はマトリクススイッチ14の各別の入力端子に接
続される。この考案においては更に各テストピンと対応
してオア回路171〜17nが設けられ、オア回路171〜17nの
各一方の入力側はマトリクススイッチ14の各別の出力端
子にそれぞれ接続される。オア回路171〜17nの各他方の
入力側に第２タイミング発生器16のタイミング発生部12
1〜12nの各出力側がそれぞれ接続される。オア回路171
〜17nの各出力側はそれぞれタイミング出力端子151〜15
nに接続される。
このような構成であるから、各テストピンごとにきめ
こまかなタイミングを設定する場合は第２タイミング発
生器16を使用し、各テストピンごとに自由にタイミング
を設定する。一方、テストピン全体として使用するタイ
ミングの種類の数が少ない場合は第１タイミング発生器
11を使用し、これより得られた各タイミング信号をマト
リクススイッチ14により、オア回路171〜17nに対し選択
的に分配供給する。
こまかなタイミングを設定する場合は第２タイミング発
生器16を使用し、各テストピンごとに自由にタイミング
を設定する。一方、テストピン全体として使用するタイ
ミングの種類の数が少ない場合は第１タイミング発生器
11を使用し、これより得られた各タイミング信号をマト
リクススイッチ14により、オア回路171〜17nに対し選択
的に分配供給する。
なお、第１タイミング発生器11と第２タイミング発生
器16とで、基準クロック発生器13を共通に使用してもよ
い。また第２タイミング発生器16のタイミング発生部の
数を、第１タイミング発生器11のタイミング発生部の数
だけ少なく設け、テストピンごとにタイミングを設定す
る場合は、第１タイミング発生器11のタイミング発生部
と、第２タイミング発生器16のタイミング発生部との全
体を用い、これらの各出力をタイミング出力端子151〜1
5nの１つにそれぞれ供給するようにしてもよい。この場
合はオア回路の数も第１タイミング発生器11のタイミン
グ発生部の数だけ省略できる。
器16とで、基準クロック発生器13を共通に使用してもよ
い。また第２タイミング発生器16のタイミング発生部の
数を、第１タイミング発生器11のタイミング発生部の数
だけ少なく設け、テストピンごとにタイミングを設定す
る場合は、第１タイミング発生器11のタイミング発生部
と、第２タイミング発生器16のタイミング発生部との全
体を用い、これらの各出力をタイミング出力端子151〜1
5nの１つにそれぞれ供給するようにしてもよい。この場
合はオア回路の数も第１タイミング発生器11のタイミン
グ発生部の数だけ省略できる。
「考案の効果」 以上述べたようにこの考案によれば第２図に示したタ
イミング発生器と第３図に示したタイミング発生器とを
併用しているため、第２タイミング発生器16を使用して
各テストピンごとに自由にタイミング設定を行うことが
でき、きめこまかな試験、つまり高精度の試験をするこ
とができる。一方、使用するタイミングの種類が少ない
場合は第１タイミング発生器11を使用することにより、
タイミング発生部に対する設定回数が著しく少なくて済
み、短時間で設定することができる。更に多数存在する
既存のタイミング設定プログラムを有効に利用すること
もできる。
イミング発生器と第３図に示したタイミング発生器とを
併用しているため、第２タイミング発生器16を使用して
各テストピンごとに自由にタイミング設定を行うことが
でき、きめこまかな試験、つまり高精度の試験をするこ
とができる。一方、使用するタイミングの種類が少ない
場合は第１タイミング発生器11を使用することにより、
タイミング発生部に対する設定回数が著しく少なくて済
み、短時間で設定することができる。更に多数存在する
既存のタイミング設定プログラムを有効に利用すること
もできる。
【図面の簡単な説明】 第１図はこの考案の実施例を示すブロック図、第２図は
従来のタイミング発生器を示すブロック図、第３図は提
案されているタイミング発生器を示すブロック図であ
る。
従来のタイミング発生器を示すブロック図、第３図は提
案されているタイミング発生器を示すブロック図であ
る。
Claims (1)
- 【請求項１】テストピンの数より少ない複数のタイミン
グ発生部を有する第１タイミング発生器と、 各テストピンと対応してそれぞれ設けられた複数のオア
回路と、 上記第１タイミング発生器の複数のタイミング発生部の
各出力側と、上記複数のオア回路の各一方の入力側とを
選択的に接続するマトリクススイッチと、 上記各テストピンと対応した各１つのタイミング発生部
を有し、その各タイミング発生部の各出力側が上記オア
回路の対応するものの他方の入力側にそれぞれ接続され
た第２タイミング発生器と、 を具備するICテスタ用タイミング発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297290U JP2508357Y2 (ja) | 1990-03-07 | 1990-03-07 | Ｉｃテスタ用タイミング発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297290U JP2508357Y2 (ja) | 1990-03-07 | 1990-03-07 | Ｉｃテスタ用タイミング発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03114075U JPH03114075U (ja) | 1991-11-22 |
| JP2508357Y2 true JP2508357Y2 (ja) | 1996-08-21 |
Family
ID=31525976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2297290U Expired - Fee Related JP2508357Y2 (ja) | 1990-03-07 | 1990-03-07 | Ｉｃテスタ用タイミング発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2508357Y2 (ja) |
-
1990
- 1990-03-07 JP JP2297290U patent/JP2508357Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03114075U (ja) | 1991-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142934A (ja) | 試験回路を有する半導体集積回路 | |
| JP2508357Y2 (ja) | Ｉｃテスタ用タイミング発生器 | |
| JP2906073B2 (ja) | Ｄｃテスト用回路を含むｌｓｉ | |
| JP2552103B2 (ja) | 半導体集積回路 | |
| JPS6469973A (en) | Testing apparatus of lsi | |
| JP4526176B2 (ja) | Ｉｃ試験装置 | |
| JP2539956Y2 (ja) | テスターのタイミング発生回路 | |
| JPH0514954U (ja) | Ｉｃ試験装置用タイミング発生装置 | |
| JPH06138191A (ja) | 半導体集積回路 | |
| JP2964985B2 (ja) | 半導体試験装置の波形整形回路 | |
| JPH04215079A (ja) | タイミング発生器 | |
| JPS63169581A (ja) | スキヤンデザイン回路 | |
| JP2702147B2 (ja) | 集積回路のテストモード設定回路 | |
| JPH04265872A (ja) | Ｉｃテスターのタイミング発生回路 | |
| JP2538074B2 (ja) | 論理集積回路 | |
| JP3702592B2 (ja) | パルス発生装置、マルチチップモジュール及びシングルチップマイコン | |
| JPH0754348B2 (ja) | テスト回路 | |
| JPH1010194A (ja) | 半導体集積回路 | |
| JP3101686B2 (ja) | Ｉｃテスター | |
| JPS6266175A (ja) | 集積回路単体試験用回路 | |
| JPH0326976A (ja) | 半導体集積回路のテスト装置 | |
| JPH08146102A (ja) | 半導体ｉｃ試験装置用試験パターン装置 | |
| JPH06313793A (ja) | デバイス試験装置のデータ取込回路 | |
| JPH07198796A (ja) | 半導体集積回路装置 | |
| JPH06204815A (ja) | タイミングパルス発生回路及びそれを備えた電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |