JPH0514954U

JPH0514954U - Ｉｃ試験装置用タイミング発生装置

Info

Publication number: JPH0514954U
Application number: JP6446291U
Authority: JP
Inventors: 正治山▲崎▼
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1991-08-14
Filing date: 1991-08-14
Publication date: 1993-02-26

Abstract

(57)【要約】【目的】ハードウエア規模を大きくすることなく、選
択可能タイミングクロックの数を大とする。【構成】レート発生器１１からの基本クロックが６４
個のタイミング発生器３１₁〜３１₆₄へ供給され、タイ
ミング発生器３１₁〜３１₆₄から位相が基本クロック周
期の６４分の１ずつ順次ずれたタイミングクロックが出
力される。第１チャネルと対応して３つの波形整形用マ
ルチプレクサ３２Ａ₁、３２Ｂ₁、３２Ｃ ₁と２つの入
出力切替え用マルチプレクサ３３Ｌ₁、３３Ｔ₁と、ス
トローブ用マルチプレクサ３４とが設けられ、これら各
マルチプレクサはそれぞれ設定に応じてタイミング発生
器３１₁〜３１₆₄の出力の任意の１つを選択して出力
し、それぞれ第１チャネルの波形整形用タイミングクロ
ックＡＣＬＫ、ＢＣＬＫ、ＣＣＬＫ、入出力切替え用タ
イミングクロックＤＲＥＬ、ＤＲＥＴ、ストローブ用タ
イミングクロックＳＴＲＢとして利用される。他の各チ
ャネルと対応して同様にそれぞれ６個のマルチプレクサ
が設けられる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案はＩＣ試験装置において、波形整形に用いるタイミングクロック、比較結果を読取るタイミングを決めるストローブ用クロック、入出力の切替えタイミングを決めるタイミングクロックを発生させるタイミング発生装置に関する。

【０００２】

【従来の技術】

図２に従来のタイミング発生装置を示す。レート発生器１１から設定した試験周期（テストサイクル）の基本クロックが発生され、基本クロックが８個の波形整形用Ａタイミング発生器１２Ａ₁〜１２Ａ₈へ供給され、これらから互いに位相がずらされた波形整形用ＡタイミングクロックＡＣＬＫ₁〜ＡＣＬＫ₈が発生される。また基本クロックが１６個の波形整形用Ｂタイミング発生器１２Ｂ₁〜１２Ｂ₁₆へ供給され、これらから互いに位相がずらされた波形整形用ＢタイミングクロックＢＣＬＫ₁〜ＢＣＬＫ₁₆が発生される。更に基本クロックが１６個の波形整形用Ｃタイミング発生器１２Ｃ₁〜１２Ｃ₁₆へ供給され、これらから互いに位相がずらされた波形整形用ＣタイミングクロックＣＣＬＫ₁〜ＣＣＬＫ₁₆が発生される。

【０００３】基本クロックは４個の第１入出力切替え用タイミング発生器１３Ｌ₁〜１３Ｌ ₄ へ供給され、これらから互いに位相のずらされた入出力切替え用タイミングクロックＤＲＥＬ₁〜ＤＲＥＬ₄が発生される。また基本クロックは４個の第２入出力切替え用タイミング発生器１３Ｔ₁〜１３Ｔ₄へ供給され、これらから互いに位相がずらされた入出力切替え用タイミングクロックＤＲＥＴ₁〜ＤＲＥＴ₄ が発生される。更に基本クロックは１６個のストローブ用タイミング発生器１４ ₁ 〜１４₁₆へ供給され、これらから互いに位相がずらされたストローブ用タイミングクロックＳＴＲＢ₁〜ＳＴＲＢ₁₆が発生される。

【０００４】波形整形用ＡタイミングクロックＡＣＬＫ₁〜ＡＣＬＫ₈から設定された１つがＡクロックセレクタ１５で各ピン対応端子ごとに選択されて端子１６Ｐ₁〜１６Ｐ_nへ出力される。波形整形用ＢタイミングクロックＢＣＬＫ₁〜ＢＣＬＫ₁₆ から設定された１つがＢクロックセレクタ１７で各ピン対応端子ごとに選択されて端子１８Ｐ₁〜１８Ｐ_nへ出力される。波形整形用ＣタイミングクロックＣＣＬＫ₁〜ＣＣＬＫ₁₆から設定された１つがＣクロックセレクタ１９で各ピン対応端子ごとに選択されて端子２１Ｐ₁〜２１Ｐ₁₆に出力される。対応するピン対応端子１６Ｐ₁、１８Ｐ₁、２１Ｐ₁から波形整形用のＡタイミングクロックＡＣＬＫ、ＢタイミングクロックＢＣＬＫ、ＣタイミングクロックＣＣＬＫが、図に示していない第１チャネルの波形整形回路へ供給され、その波形整形回路から出力される波形のエッジのタイミングが決定される。同様に端子１６Ｐ₂，１８Ｐ ₂ ，２１Ｐ₂，〜１６Ｐ_n，１８Ｐ_n，２１Ｐ_nの各３つの波形整形用タイミングクロックがそれぞれ第２〜第ｎチャネルの波形整形回路へ供給され、それらから出力される波形のエッジのタイミングがそれぞれ決定される。

【０００５】入出力切替え用タイミングクロックＤＲＥＬ₁〜ＤＲＥＬ₄から設定された１つが切替えクロックセレクタ２２で各ピン対応端子ごとに選択されて端子２３Ｐ ₁ 〜２３Ｐ_nへ出力される。端子２３Ｐ₁〜２３Ｐ_nの各入出力切替え用タイミングクロックＤＲＥＬのタイミングでそれぞれ第１〜第ｎチャネルの入出力端子が出力から入力に切替えられる。入出力切替え用タイミングクロックＤＲＥＴ₁ 〜ＤＲＥＴ₄から設定された１つが切替えクロックセレクタ２４で各ピン対応端子ごとに選択されて端子２５Ｐ₁〜２５Ｐ_nへ出力される。端子２５Ｐ₁〜２５Ｐ_nの各入出力切替え用タイミングクロックＤＲＥＴのタイミングでそれぞれ第１〜第ｎチャネルの入出力端子が入力から出力に切替えられる。

【０００６】ストローブ用タイミングクロックＳＴＲＢ₁〜ＳＴＲＢ₁₆から設定された１つがストローブクロックセレクタ２６で各ピン対応端子ごとに選択される端子２７Ｐ₁〜２７Ｐ_nに出力される。端子２７Ｐ₁〜２７Ｐ_nの各ストローブ用タイミングクロックＳＴＲＢのタイミングでそれぞれ第１〜第ｎチャネルの期待値とＩＣ出力との比較器の出力が取出される。

【０００７】なお、上述の各タイミングクロックは、基本クロックの２周期の範囲内で位相が設定される。

【０００８】

【考案が解決しようとする課題】

図２に示した従来の装置では例えば波形整形用Ａタイミングクロックは８つのＡＣＬＫ₁〜ＡＣＬＫ₈からしか選択できないため、タイミング選択の自由度が小さく、適切な試験ができない場合がある。特に最近ではＩＣ素子の設計を電子計算機を用いてシミュレーションを行うが、その結果に応じてその試験のための各タイミングをソフトウエアで自動的に設定することがあるが、この設定によると、各タイミンググループの発生タイミングクロック数よりも多くのタイミングクロックが必要となる場合が生じる。つまり従来のタイミング発生装置ではＩＣの電子計算機設計をその試験用タイミングの決定に有効に利用できない。

【０００９】なお、従来において各チャネルごとにタイミング発生器を設けることにより、多くの種類のタイミング位相を得るようにしたものがあるが、これはハードウエア規模が大きくなり、高価になる。

【００１０】

【課題を解決するための手段】

この考案によればレード発生器よりの基本クロックから互いに異なるタイミングクロックを発生する比較的多数のタイミング発生器が設けられ、この複数のタイミング発生器が、波形整形用タイミングクロック、入出力切替え用タイミングクロック、ストローブ用タイミングクロックの発生に共通に利用される。つまり前記多数のタイミング発生器から１つのタイミングクロックを設定に応じて取出す少くとも三つの波形整形用マルチプレクサと、前記多数のタイミング発生器から１つのタイミングクロックを設定に応じて取出す二つの入出力切替え用マルチプレクサと、前記多数のタイミング発生器から１つのタイミングクロックを設定に応じて取出すストローブ用マルチプレクサとが各ピン対応端子、つまり各チャネルごとに設けられる。

【００１１】

【実施例】

図１にこの考案の実施例を示し、図２と対応する部分に同一符号を付けてある。レート発生器１１からの基本クロックは比較的多数、例えば６４個のタイミング発生器３１₁〜３１₆₄へ供給され、これらタイミング発生器３１₁〜３１₆₄から互いに位相が異なるタイミングクロックがそれぞれ発生される。第１チャネル（第１ピン端子）と対応して三つの波形整形用マルチプレクサ３２Ａ₁、３２Ｂ ₁ 、３２Ｃ₁と、二つの入出力切替え用マルチプレクサ３３Ｌ₁、３３Ｔ₁と、ストローブ用マルチプレクサ３４₁とが設けられ、これらマルチプレクサ３２Ａ ₁ 、３２Ｂ₁、３２Ｃ₁、３３Ｌ₁、３３Ｔ₁、３４₁はそれぞれ設定に応じてタイミング発生器３１₁〜３１₆₄の任意の１つのタイミングクロックを選択してそれぞれ端子１６Ｐ₁、１８Ｐ₁、２１Ｐ₁、２３Ｐ₁、２５Ｐ₁、２７Ｐ₁に出力する。

【００１２】端子１６Ｐ₁の出力は第１チャネルの波形整形用ＡタイミングクロックＡＣＬＫとして用いられ、端子１８Ｐ₁の出力は第１チャネルの波形整形用ＢタイミングクロックＢＣＬＫとして用いられ、端子２１Ｐ₁の出力は第１チャネルの波形整形用ＣタイミングクロックＣＣＬＫとして用いられ、端子２３Ｐ₁の出力は、第１チャネルの出力から入力への切替えタイミングクロックＤＲＥＬとして用いられ、端子２５Ｐ₁の出力は、第１チャネルの入力から出力への切替えタイミングクロックＤＲＥＴとして用いられ、端子２７Ｐ₁の出力は第１チャネルのストローブクロックＳＴＲＢとして用いられる。

【００１３】同様に第２〜第ｎチャネルに対して、それぞれ三つの波形整形用マルチプレクサ３２Ａ₂、３２Ｂ₂、３２Ｃ₂、二つの入出力切替え用マルチプレクサ３３Ｌ ₂ 、３３Ｔ₂、ストローブ用マルチプレクサ３４〜三つの波形整形用マルチプレクサ３２Ａ_n、３２Ｂ_n、３２Ｃ_n、二つの入出力切替え用マルチプレクサ３３Ｌ_n、３３Ｔ_n、ストローブ用マルチプレクサ３４_nが設けられ、これらすべてのマルチプレクサはそれぞれタイミング発生器３１₁〜３１₆₄の各タイミングクロックから設定された任意の１つを選択して出力し、それぞれ端子１６Ｐ₂、１８Ｐ₂、２１Ｐ₂、２３Ｐ₂、２５Ｐ₂、２７Ｐ₂、〜１６Ｐ_n、１８Ｐ_n、２１Ｐ_n、２３Ｐ_n、２５Ｐ_n、２７Ｐ_nに出力する。

【００１４】必要に応じて波形整形用マルチプレクサを各チャネルごとに増設して、より複雑な波形整形を可能にすることもできる。

【００１５】

【考案の効果】

以上述べたように、この考案においてはタイミング発生器が各種タイミングクロックに対して共通に利用されるため、タイミング発生器を比較的多く設けても、それ程ハードウエアの規模が大きくならず、例えば、図２に示した従来装置においても６４個のタイミング発生器を用いているが、これと同数のタイミング発生器を用い、基本クロックに対し、その周期を６４分割した各位相のタイミングクロックを発生することができ、つまり基本クロック周期を６４ｎｓとすると、１ｎｓずつ順次位相がずれた６４個のタイミングクロックを発生することができ、この６４個のタイミングクロックの任意の１つを何れのマルチプレクサでも選択することができ、設定タイミングの位相選択自由度が増加し、通常は１ｎｓの精度でＩＣ素子を試験できればよいから、例えば電子計算機を利用した設計データを、試験用タイミングの決定に利用してもタイミング位相が不足するおそれはなく、つまりタイミング発生器３１₁〜３１₆₄の発生タイミングクロックの位相を設定しなおす必要はない。なおタイミング発生器の数は６４個に限るものではない。またその発生位相の差は等間隔でなくてもよい。

【００１６】マルチプレクサが６×ｎ個必要となるが、これはゲートアレイで集積化することができ、ハードウエア規模はそれ程大きくならない。

【図面の簡単な説明】

【図１】この考案の実施例を示すブロック図。

【図２】従来のタイミング発生装置を示すブロック図。

Claims

【実用新案登録請求の範囲】

【請求項１】ＩＣ素子を試験するＩＣ試験装置に用い
られるタイミング発生装置において、レート発生器よりの基本クロックがそれぞれ供給され、
互いに異なる位相のタイミングクロックを出力する複数
のタイミング発生器と、上記ＩＣ試験装置のピン対応端子のそれぞれと対応して
設けられ、上記複数のタイミング発生器よりのタイミングクロック
の１つをそれぞれ設定に応じて取出し、それぞれ波形整
形用タイミングクロックとする三つの波形整形用マルチ
プレクサと、上記複数のタイミング発生器よりのタイミングクロック
の１つをそれぞれ設定に応じて取出し、それぞれ入力か
ら出力への切替えタイミングクロック及び出力から入力
への切替えタイミングクロックとする、二つの入出力切
替え用マルチプレクサと、上記複数のタイミング発生器よりのタイミングクロック
の１つを設定に応じて取出し、ストローブ用クロックと
するストローブ用マルチプレクサとを具備するＩＣ試験
装置用タイミング発生装置。