CN1434361A - 数据处理器 - Google Patents

数据处理器 Download PDF

Info

Publication number
CN1434361A
CN1434361A CN03103011A CN03103011A CN1434361A CN 1434361 A CN1434361 A CN 1434361A CN 03103011 A CN03103011 A CN 03103011A CN 03103011 A CN03103011 A CN 03103011A CN 1434361 A CN1434361 A CN 1434361A
Authority
CN
China
Prior art keywords
signal
circuit
clock signal
clock
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03103011A
Other languages
English (en)
Inventor
相川广子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1434361A publication Critical patent/CN1434361A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2123—Dummy operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Storage Device Security (AREA)
  • Microcomputers (AREA)

Abstract

一种数据处理器，它可以防止按照功耗来分析执行的数据处理。数据处理器(100)可以包括：时钟发生电路(101)、随机数发生电路(102)、时钟稀电路(103)、电路资源(105到109)。时钟稀释电路(103)按照随机数发生电路(102)产生的随机数来稀释时钟信号(时钟A)，以向电路资源(105到109)提供时钟信号(时钟C)。按照这种方式，可以防止根据监视功耗来正确分析被执行的数据处理。

Description

数据处理器
技术领域
本发明一般涉及数据处理器，具体涉及一种使用与时钟信号同步操作的各种电路资源来处理数据的数据处理器。
背景技术
诸如微型计算机之类的数据处理器可以用来进行各种数据处理。通常，对于数据处理器，由时钟产生电路产生时钟信号，而各种电路资源与该时钟信号同步操作。按照这种方式，可以进行各种数据处理。尽管这种数据处理器可以用于各种类型的应用，但是，一些数据处理器隐蔽了数据处理的内容，以防止这些内容被不正当地使用。
但是，在上述的数据处理器中，因为各种电路资源与时钟信号同步操作，当执行相同的数据处理时，各种电路资源各自的功耗状态可以变得彼此相同。因此，可以很容易地通过监视功耗来分析被执行的数据处理。
鉴于上述的讨论，希望提供一种数据处理器，其中，可以减少根据功耗对执行的数据处理进行的检测和分析。
发明内容
根据本实施例，公开了一种可以防止按照功耗来分析被执行的数据处理的数据处理器。数据处理器可以包括：时钟发生电路、随机数发生电路、时钟稀释电路(clock thinning-out circuit)和电路资源。时钟稀释电路按照随机数发生电路产生的随机数来稀释时钟信号，以将时钟信号提供给电路资源。以这种方式，可以防止根据对功耗的监视来正确分析被执行的数据处理。
根据本实施例的一个方面，数据处理器可以包括：第一多个电路资源、时钟发生电路和时钟稀释电路。第一多个电路资源可以与第二时钟信号同步操作。时钟发生电路能产生第一时钟信号。时钟稀释电路将第一时钟信号稀释，以产生第二时钟信号。
根据本实施例的另一方面，数据处理器可以包括信号发生器。信号发生器可以向时钟稀释电路提供稀释信号。
根据本实施例的另一方面，信号发生器可以包括随机数发生电路。随机数发生电路提供实质上随机的数字，作为稀释信号。当实质上随机的数字具有预定的数值时，时钟稀释电路可以稀释第一时钟信号，以提供第二时钟信号。
根据本实施例的另一方面，随机数发生电路可以与第一时钟信号同步地产生实质上随机的数字。
根据本实施例的另一方面，时钟稀释电路可以以可变的比率来稀释第一时钟，以提供第二时钟。
根据本实施例的另一方面，数据处理器可以包括信号发生器。信号发生器可以向时钟稀释电路提供时钟稀释信号。时钟稀释电路可以响应稀释信号提供可变的比率。
根据本实施例的另一方面，数据处理器可以包括第二多个电路资源。第二多个电路资源可以与时钟稀释电路提供的第三时钟信号同步地工作。时钟稀释电路可以包括模式设置电路。模式设置电路可以有选择地设置第一模式，其中，稀释第一时钟信号，以提供第二时钟信号，以及不稀释第一时钟信号，以提供第三时钟信号。模式设置电路可以有选择地设置第二模式，其中，不稀释第一时钟信号，以提供第二时钟信号，以及稀释第一时钟信号，以提供第三时钟信号。模式设置电路可以有选择地设置第三模式，其中，稀释第一时钟信号，以提供第二时钟信号，以及稀释第一时钟信号，以提供第三时钟信号。
根据本实施例的另一方面，随着时间的过去，模式设置电路可以改变第一、第二和第三模式之间的设置。
根据本实施例的另一方面，数据处理器可以包括信号发生器。信号发生器可以向时钟稀释电路提供稀释信号。模式设置电路可以响应稀释信号来改变第一、第二和第三模式之间的设置。
根据本实施例的另一方面，数据处理器可以包括时钟发生电路、第一电路和第一多个电路资源。时钟发生电路可以产生第一时钟信号。第一电路可以接收第一时钟信号并借助第一时钟信号的可变屏蔽部分产生第二时钟信号，以产生第二时钟信号。第一多个电路资源与第二时钟信号同步地工作。
根据本实施例的另一方面，可变屏蔽信号发生电路可以提供可变的屏蔽信号。第一电路可以接收可变屏蔽信号，以及可以响应具有预定值的可变屏蔽信号来屏蔽第一时钟信号的一部分。
根据本实施例的另一方面，可变屏蔽信号发生电路可以包括数字发生电路。数字发生电路可以接收第一时钟信号并产生实质上随机的数字，作为可变屏蔽信号。
根据本实施例的另一方面，可以为第一时钟信号的每个时钟周期产生实质上随机的数字。
根据本实施例的另一方面，第一电路可以包括定时发生电路和屏蔽电路。定时发生电路可以接收可变屏蔽信号并当屏蔽信号具有预定的数值时，提供具有屏蔽逻辑值的屏蔽信号。屏蔽电路可以接收屏蔽信号，并且当屏蔽信号具有屏蔽逻辑值时，屏蔽第一时钟信号的一部分，以提供第二时钟信号。
根据本实施例的另一方面，可变屏蔽信号可以包括第一可变屏蔽部分和第二可变屏蔽部分。第一电路可以包括第一定时发生电路、第二定时发生电路和屏蔽电路。第一定时发生电路可以接收第一可变屏蔽部分，并且当第一可变屏蔽部分具有第一预定值时提供具有第一屏蔽信号逻辑值的第一屏蔽信号。第二定时发生电路可以接收第二可变屏蔽部分，并且当第一可变屏蔽部分具有第二预定值时，提供具有第二屏蔽信号逻辑值的第二屏蔽信号。可以耦合屏蔽电路，以接收第一屏蔽信号和第二屏蔽信号，当第一屏蔽信号具有第一屏蔽信号逻辑电平时，屏蔽第一时钟信号的一部分，以提供第二时钟信号，以及，当第二屏蔽信号具有第二屏蔽信号逻辑电平时，屏蔽第一时钟信号的一部分，以提供第二时钟信号。
根据本实施例的另一方面，处理器电路可以包括时钟发生电路、第一电路、模式电路和第一多个电路资源。时钟发生电路可以产生第一时钟信号。第一电路可以接收第一时钟信号并通过可变地屏蔽第一时钟信号的一部分来产生第二时钟信号，以产生第二时钟信号。可以耦合模式电路，响应第一模式中的第一时钟信号，以及响应第二模式中的第二时钟信号，以提供第三时钟信号。第一多个电路资源可以与第三时钟信号同步地工作。
根据本实施例的另一方面，模式电路可以响应第一模式中的第二时钟信号，以及响应第二模式中的第一时钟信号，以提供第四时钟信号。第二多个电路资源可以与第四时钟信号同步地工作。
根据本实施例的另一方面，模式电路可以响应第三模式中的第二时钟信号，提供第三时钟信号，以及响应第三模式中的第二时钟信号，提供第四时钟信号。
根据本实施例的另一方面，可变屏蔽信号发生电路可以提供可变屏蔽信号。第一电路可以接收可变屏蔽信号，并响应具有预定值的可变屏蔽信号来屏蔽第一时钟信号的一部分，以产生第二时钟信号。模式电路按照可变屏蔽信号的至少一部分来工作。
附图说明
图1是根据一个实施例的数据处理器的方框示意图。
图2是根据一个实施例示出了图1的数据处理器的信号和电流波形的时序图。
图3是根据一个实施例的数据处理器的方框示意图。
图4是根据一个实施例的数据处理器的方框示意图。
图5是根据一个实施例的数据处理器的方框示意图。
图6是根据一个实施例的数据处理器的方框示意图。
具体实施方式
下面参考多幅附图对本发明的各种实施例进行描述。
参考图1，说明根据一个实施例的数据处理器的方框示意图，并向其赋予总的参考字符100。
数据处理器100可以包括时钟发生电路101、随机数发生电路102和时钟稀释电路103。时钟发生电路101可以向随机数发生电路102和时钟稀释电路103提供时钟信号(时钟A)。随机数发生电路102可以通过随机数总线110向时钟稀释电路103提供随机数。
数据处理器100可以具有连接的各种类型的电路资源，例如CPU(中央处理单元)105、ROM(只读存储器)106、RAM(随机存取存储器)107、EEPROM(电可擦除可编程ROM)108和I/O(输入/输出)单元109，以从时钟稀释电路103接收时钟信号(时钟C)。
时钟稀释电路103可以包括寄存器电路111、定时发生电路112和同步电路113。寄存器电路111可以从随机数总线110接收随机数，并且被有效地连接，以向定时发生电路112提供输出。定时发生电路112可以向同步电路113提供信号(信号B)。同步电路113可以接收时钟信号(时钟A)，并将时钟信号(时钟C)提供给电路资源(105到109)。
图2是示出了根据一个实施例的数据处理器100的信号和电流的波形时序图。下面将联系图1参考图2说明数据处理器100的工作情况。
时钟发生电路101可以产生图2(a)所示的时钟信号(时钟A)，它包括具有在实质上固定的间隔的矩形脉冲。随机数发生电路102可以连续产生与时钟信号(时钟A)同步的随机数并将随机数提供到随机数总线110上。寄存器电路111可以暂时地保留随机数发生电路102产生的随机数。
定时发生电路112可以包括内部寄存器(未示出)，它充当寄存预定数字数值的数字数值存储装置。如图2(b)所示，定时发生电路112可以在寄存在内部寄存器中的数字数值与寄存器电路111保留的随机数匹配时提供定时信号(信号B)。
如图2(b)所示，一旦接收到定时信号(信号B)，同步电路113可以将时钟信号(时钟A)稀释，以提供合成的时钟信号(时钟C)。电路资源(105到109)分别地与时钟信号(时钟C)同步工作。可以通过稀释时钟稀释电路103中施加的时钟信号(时钟A)来获得时钟信号(时钟C)。
注意，随机数发生电路102产生的随机数可以包括具有预定数目的位数的二进制数据，并且可以是以固定周期重复的仿真数字(artificialnumber)。此外，寄存在定时发生电路112中的数字数值可以是诸如“00001001，00010010，00110011，……”之类的多个二进制数值，例如可能包括与随机数的位数相同的位数，或者可以是一组诸如“xxx1x1x1”的二进制数据，它可以与具有随机数的特定位数的二进制数据相比较。
在本实施例的数据处理器100中，各种类型的电路资源(105到109)，例如CPU 105可以与向其提供的时钟信号同步工作。按照这种方式，可以执行各种数据处理。在这种情况下，图2(a)所示的时钟信号(时钟A)可以由时钟发生电路101来产生。时钟信号(时钟A)被时钟稀释电路103随机稀释，以获得图2(c)所示的合成的时钟信号(时钟C)。按照这种方式，电路资源(105到109)可以与通过如上提及的稀释过程获得的时钟信号(时钟C)同步工作。
在电路资源(105到109)执行相同系列的数据处理的情况下，图2(d)中示出了在电路资源(105到109)与时钟信号(时钟A)同步工作而不进行稀释过处理时消耗电流的波形。但是，当时钟信号(时钟A)进行了稀释处理以提供与电路资源(105到109)同步工作的时钟信号(时钟C)时，图2(d)中示出了消耗的电流的波形。因此，在本实施例的数据处理器100中，因为时钟信号(时钟A)被随机地稀释，以获得合成的时钟信号(时钟C)，所以，即使电路资源(105到109)中的数据处理彼此相同，也可以随机改变消耗的电流的波形。
因为在根据本实施例的数据处理器100中，即使当电路资源(105到109)中的数据处理彼此相同，也可以随机改变消耗的电流的波形，所以，即使监视消耗的电流也很难分析执行的数据处理。此外，由于时钟稀释电路103可以响应连续产生的、并与时钟信号(时钟A)同步的随机数来稀释时钟信号(时钟A)，所以能够以简单的电路配置产生随机时钟信号(时钟C)。
本发明并非要局限于上述提及的实施例，可以进行各种变化、替换和更改，而不偏离本发明的实质和范围。例如，尽管在上述实施例的数据处理器100中提出可以相互集成地形成各个部分的构造，但是数据处理器100也可以由多个不可拆卸的单元(未示出)构成。
此外，在图1的实施例中，利用了随机数，所述随机数与时钟信号同步产生，作为输出信号，并且在时钟信号的工作过程中经历了长期的变化。但是，关于这些输出信号，可以使用任何信号，只要经历了时钟信号产生期间的长期变化。例如，可以使用并行总线的总线线路上的特定比特、电源电压、外部气温、人工控制的发生时刻、数据输入等等。
此外，在上述的实施例中，尽管随机数发生电路102可以借助作为输入而未稀释的时钟信号(时钟A)来产生随机数，也能够使得通过稀释过程获得的时钟信号(时钟C)作为随机数发生电路102的输入。在这种情况下，如果在通过稀释过程来获得时钟信号(时钟C)的时刻，随机数发生电路102停止工作，则这个设备的工作也停止。因此，可以插入延迟电路，以防止随机数发生电路102在进行稀释以提供时钟信号(时钟C)的时刻停止。
此外，在上面提及的实施例中，尽管时钟稀释电路103可以以与循环的的仿真数值相对应的固定比率来稀释时钟信号(时钟A)，但是也可以改变时钟稀释电路103稀释时钟信号(时钟A)的比率。按照这种方式，还可以随机改变消耗的电流的波形。
例如，在诸如“00001001，00010010，……”之类具有与随机数相同的位数的多个二进制数据被寄存在定时发生电路112中的情况下，能够提供所有的多个二进制数据都有效的第一状态和仅有部分的二进制数据有效的第二状态。在寄存了与具有如“xxx1x1x1”中的随机数的特定位数的二进制数据相比较的一组二进制数据的情况下，能够提供所有具有特定位数的二进制数据都有效的第一状态和仅有一部分特定的位数有效的第二状态。
此外，为了使时钟信号稀释的比率随长期的时间而变化，如刚才的例子一样，也可能每当经过特定的时间之后在第一和第二状态之间彼此切换。也可以按照随机数发生电路102产生的随机数来在第一和第二状态之间相互切换。
现参考图3，说明根据一个实施例的数据处理器的方框示意图，并向其赋予总的参考字符200。数字处理器200可以包括与图1的数据处理器100相似的构成，并且用相同的参考字符来表示这些构成。
数据处理器200与数据处理器100不同之处在于，可以包括时钟稀释电路203，而非时钟稀释电路103。时钟稀释电路203可以包括寄存器111、定时发生电路112和与图1的时钟稀释电路103相似的同步电路113。但是，时钟稀释电路203也可以包括定时发生电路201。定时发生电路201可以从寄存器111中接收存储的随机数。定时发生电路112可以利用存储在寄存器111中的随机数的高8位，以及定时发生电路201可以使用存储在寄存器111中的随机数的低8位。按照这种方式，定时发生电路(112和201)可以以彼此独立的各自的定时来工作，并且当各自的8位与它们各自存储的8位相匹配时，可以独立地提供定时信号(信号B)。
现参考图4，说明根据一个实施例的数据处理器的方框示意图，并向其赋予总的参考字符300。数据处理器300可以包括与图1的数据处理器100相似的结构，并且可以用相同的参考字符来表示这些结构。
在数据处理器300中，多个电路资源(105到109、301和302)被分成第一资源组311和第二资源组312，它们可以相互不同步地工作。第一资源组311可以包括电路资源(105到109)，而第二资源组312可以包括电路资源(301和302)。
数据处理器300可以包括时钟稀释电路303。时钟稀释电路303可以包括寄存器111、定时发生电路112和与图1的时钟稀释电路103相似的同步电路113。但是，时钟稀释电路303也可以包括模式设置电路304。模式设置电路304可以接收时钟信号(时钟A和时钟C)。根据一种模式，模式设置电路304可以向第一资源组311提供两个时钟信号之一(时钟信号A或者时钟信号C)，以及向第二资源组312提供两个时钟信号之一(时钟A或者时钟C)。
可以设置下面的模式：
(1)第一模式，其中，时钟信号(时钟C)被提供给第一资源组311，而时钟信号(时钟A)被提供给第二资源组312。
(2)第二模式，其中，时钟信号(时钟A)被提供给第一资源组311，而时钟信号(时钟C)被提供给第二资源组311。
(3)第三模式，其中，时钟信号(时钟C)被提供给第一和第二资源组(311和312)。
此外，无论何时激活数据处理器300，这些第一到第三模式彼此之间可以相互切换。第一到第三模式也可以在数据处理器300的工作期间长时间地相互切换。此外，在存在如上所述的两组或者多组时钟信号的情况下，也能够设置三种或者更多的工作模式。
现参考图5，说明根据一个实施例的数据处理器的方框示意图，并向其赋予总的参考字符400。数据处理器400可以包括与图3的数据处理器300相似的结构，并且用相同的参考字符来参考这些相同的结构。
数据处理器400与数据处理器300的不同之处在于可以包括时钟稀释电路403而非时钟稀释电路303。时钟稀释电路403与时钟稀释电路303的不同之处在于存储在寄存器111中的随机数的一部分比特可以被提供给模式设置电路304。按照这种方式，模式设置电路304可以响应随机数发生电路102产生的随机数来切换第一到第三模式的设置。
参考图6，说明根据一个实施例的数据处理器的方框示意图，并且向其赋予相同的参考字符500。数据处理器400可以包括与图1、3、4和5中的数据处理器(100到400)相似的结构，并且用相同的参考字符来表示这些结构。
数据处理器500可以包括时钟稀释电路503。时钟稀释电路503可以是时钟稀释电路(203和403)的组合。时钟稀释电路503可以包括寄存器111、定时发生电路(112和201)、同步电路113和模式设置电路304。按照这种方式，模式设置电路303和定时发生电路(112和201)可以根据随机数发生电路102产生的随机数来工作。
此外，也可以不单独地构成根据本实施例的数据处理器的不同部分，而是可以将这些不同部分结合为一个整体。
因为根据本实施例的数据处理器通过时钟信号的随机稀释过程而具有相同系列的执行的数据处理，所以功耗状态可以彼此不同。按照这种方式，即使监视功耗也很难分析执行的数据处理的内容。
根据本实施例，随机稀释过程可以包括按照随机数发生器来随机地屏蔽时钟信号。以这种方式，在时钟信号的屏蔽期间禁止数据处理，以及根据数据处理时序的电流消耗“足迹”可以变化。通过改变电流消耗的足迹，即使监视功耗也可以防止确定数据处理的内容。可以通过时钟稀释电路响应可变屏蔽信号来提供时钟信号的屏蔽。按照这种方式，时钟稀释电路可以被概念化为提供可变时钟屏蔽功能的第一电路。可变屏蔽信号可以由可变屏蔽电路来提供，例如由随机数发生电路来提供。
可以理解的是，上述的实施例是示例性的，本发明并不局限于这些实施例。特定的结构也不局限于所述的实施例。
因此，尽管已经详细说明了本发明的各种具体实施例，也可以对本发明进行各种变化、替换和更改，而不偏离本发明的实质和范围。因此，本发明仅由所附的权利要求来限定。

Claims (20)

1.一种数据处理器，包括：
与第二时钟信号同时操作的第一多个电路资源；
能产生第一时钟信号的时钟发生电路；和
时钟稀释电路，用于稀释第一时钟信号，以提供第二时钟信号。
2.根据权利要求1所述的数据处理器，其特征在于还包括：
信号发生器，它被耦合，以向时钟稀释电路提供稀释信号。
3.根据权利要求2所述的数据处理器，其特征在于：
信号发生器包括随机数发生电路，它提供实质上随机的数字，作为稀释信号；和
当实质上随机的数字具有预定的数值时，时钟稀释电路稀释第一时钟信号，以提供第二时钟信号。
4.根据权利要求3所述的数据处理器，其特征在于：
随机数发生电路与第一时钟信号同步地产生实质上随机的数字。
5.根据权利要求1所述的数据处理器，其特征在于：
时钟稀释电路以可变的比率稀释第一时钟，以提供第二时钟。
6.根据权利要求5所述的数据处理器，其特征在于还包括：
信号发生器，它被耦合，以向时钟稀释电路提供稀释信号；和
时钟稀释电路，它响应稀释信号提供可变的比率。
7.根据权利要求1所述的数据处理器，其特征在于还包括：
第二多个电路资源，它与时钟稀释电路提供的第三时钟信号同步地工作；
包括模式设置电路的时钟稀释电路，所述模式设置电路有选择地设置第一模式，其中，稀释第一时钟信号，以提供第二时钟信号，以及不稀释第一时钟信号，以提供第三时钟信号，所述模式设置电路有选择地设置第二模式，其中，稀释第一时钟信号，以提供第三时钟信号，以及不稀释第一时钟信号，以提供第二时钟信号，所述模式设置电路有选择地设置第三模式，其中，稀释第一时钟信号，以提供第二时钟信号和第三时钟信号。
8.根据权利要求7所述的数据处理器，其特征在于：
随着时间的过去，模式设置电路改变第一、第二和第三模式之间的设置。
9.根据权利要求8所述的数据处理器，其特征在于还包括：
耦合的信号发生器，它向时钟稀释电路提供稀释信号；和
模式设置电路，它响应稀释信号的至少一部分来改变第一、第二和第三模式之间的设置。
10.一种数据处理器，包括：
用于产生第一时钟信号的时钟发生电路；
耦合的第一电路，它接收第一时钟信号并借助第一时钟信号的可变屏蔽部分产生第二时钟信号，以产生第二时钟信号；和
响应第二时钟信号进行工作的第一多个电路资源。
11.根据权利要求10所述的数据处理器，其特征在于还包括：
耦合的可变屏蔽信号发生电路，它提供可变的屏蔽信号，其中，
第一电路接收可变屏蔽信号，以及响应具有预定值的可变屏蔽信号来屏蔽第一时钟信号的一部分。
12.根据权利要求11所述的数据处理器，其特征在于：
可变屏蔽信号发生电路包括数字发生电路，所述的数字发生电路被耦合，以接收第一时钟信号并产生实质上随机的数字，作为可变屏蔽信号。
13.根据权利要求12所述的数据处理器，其特征在于：
为第一时钟信号的每个时钟周期产生实质随机的数字。
14.根据权利要求11所述的数据处理器，其特征在于：
第一电路包括：
耦合的定时发生电路，它接收可变屏蔽信号并当可变的屏蔽信号具有预定的数值时，提供具有屏蔽逻辑值的屏蔽信号；和
耦合的屏蔽电路，它接收屏蔽信号，并且当屏蔽信号具有屏蔽逻辑值时，屏蔽第一时钟信号的一部分，以提供第二时钟信号。
15.根据权利要求11所述的数据处理器，其特征在于：
可变屏蔽信号包括第一可变屏蔽部分和第二可变屏蔽部分；
第一电路包括：
第一定时发生电路，它被耦合，以接收第一可变屏蔽部分，并且当第一可变屏蔽部分具有第一预定值时提供具有第一屏蔽信号逻辑值的第一屏蔽信号；
第二定时发生电路，它被耦合，以接收第二可变屏蔽部分，并且当第二可变屏蔽部分具有第二预定值时，提供具有第二屏蔽信号逻辑值的第二屏蔽信号；和
屏蔽电路，它被耦合，以接收第一屏蔽信号和第二屏蔽信号，当第一屏蔽信号具有第一屏蔽信号逻辑电平时，屏蔽第一时钟信号的一部分，以提供第二时钟信号，以及，当第二屏蔽信号具有第二屏蔽信号逻辑电平时，屏蔽第一时钟信号的一部分，以提供第二时钟信号。
16.一种处理器电路，包括：
用于产生第一时钟信号的时钟发生电路；
第一电路，它被耦合，以接收第一时钟信号并通过可变地屏蔽第一时钟信号的一部分来产生第二时钟信号，以产生第二时钟信号；
模式电路，它被耦合，以响应第一模式中的第一时钟信号，和响应第二模式中的第二时钟信号，提供第三时钟信号；和
第一多个电路资源，它与第三时钟信号同步地工作。
17.根据权利要求16所述的处理器电路，其特征在于：
模式电路响应第一模式中的第二时钟信号，和响应第二模式中的第一时钟信号，提供第四时钟信号；和
第二多个电路资源与第四时钟信号同步地工作。
18.根据权利要求17所述的处理器电路，其特征在于：
模式电路响应第三模式中的第二时钟信号，提供第三时钟信号，以及响应第三模式中的第二时钟信号，提供第四时钟信号。
19.根据权利要求16所述的处理器电路，其特征在于还包括：
可变屏蔽信号发生电路，它被耦合，以提供可变屏蔽信号，其中，
第一电路，接收可变屏蔽信号，以及响应具有预定值的可变屏蔽信号来屏蔽第一时钟信号的一部分，以产生第二时钟信号；和
模式电路按照可变屏蔽信号的至少一部分来工作。
20.根据权利要求19所述的处理器电路，其特征在于：
可变屏蔽信号包括第一可变屏蔽部分和第二可变屏蔽部分；
第一电路包括：
第一定时发生电路，它被耦合，以接收第一可变屏蔽部分，并且当第一可变屏蔽部分具有第一预定值时提供具有第一屏蔽信号逻辑值的第一屏蔽信号；
第二定时发生电路，它被耦合，以接收第二可变屏蔽部分，并且当第二可变屏蔽部分具有第二预定值时，提供具有第二屏蔽信号逻辑值的第二屏蔽信号；和
第一屏蔽电路，它被耦合，以接收第一屏蔽信号和第二屏蔽信号，当第一屏蔽信号具有第一屏蔽信号逻辑值时，屏蔽第一时钟信号的一部分，以提供第二时钟信号，以及，当第二屏蔽信号具有第二屏蔽信号逻辑值时，屏蔽第一时钟信号的一部分，以提供第二时钟信号。
CN03103011A 2002-01-25 2003-01-27 数据处理器 Pending CN1434361A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002017353A JP3672874B2 (ja) 2002-01-25 2002-01-25 データ処理装置
JP17353/2002 2002-01-25

Publications (1)

Publication Number Publication Date
CN1434361A true CN1434361A (zh) 2003-08-06

Family

ID=19192055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03103011A Pending CN1434361A (zh) 2002-01-25 2003-01-27 数据处理器

Country Status (4)

Country Link
US (1) US7155626B2 (zh)
EP (1) EP1331541A1 (zh)
JP (1) JP3672874B2 (zh)
CN (1) CN1434361A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104735824A (zh) * 2015-02-28 2015-06-24 华为技术有限公司 数据处理系统
CN107430413A (zh) * 2014-12-31 2017-12-01 信芯高技电子美国公司 时钟生成器和处理器系统

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056413A (ja) * 2003-08-01 2005-03-03 Stmicroelectronics Sa 複数の同じ計算の保護
US7647486B2 (en) * 2006-05-02 2010-01-12 Atmel Corporation Method and system having instructions with different execution times in different modes, including a selected execution time different from default execution times in a first mode and a random execution time in a second mode
GB2479871A (en) * 2010-04-26 2011-11-02 David Coyne System for preventing side channel attacks on a synchronous logic device.
US11757632B2 (en) * 2018-12-19 2023-09-12 Micron Technology, Inc. Generating a random value based on a noise characteristic of a memory cell

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2654851B1 (fr) * 1989-11-23 1992-03-27 Schlumberger Ind Sa Procede et systeme d'exploitation securisee d'un logiciel.
JP2776678B2 (ja) 1992-03-12 1998-07-16 群馬日本電気株式会社 表示回路
US5404402A (en) * 1993-12-21 1995-04-04 Gi Corporation Clock frequency modulation for secure microprocessors
US5881271A (en) * 1996-12-31 1999-03-09 Opti Inc. System and method for clock management
JPH1165696A (ja) 1997-08-26 1999-03-09 Ando Electric Co Ltd クロックマスク回路
US6275950B1 (en) * 1997-10-28 2001-08-14 Twinhead International Corp. Adjustable PCI asynchronous clock device
US7587044B2 (en) * 1998-01-02 2009-09-08 Cryptography Research, Inc. Differential power analysis method and apparatus
DE69938045T2 (de) * 1998-06-03 2009-01-15 Cryptography Research Inc., San Francisco Verwendung von unvorhersagbarer Information zur Leckminimierung von Chipkarten und anderen Kryptosystemen
EP1099192B1 (de) * 1998-07-29 2002-04-17 Infineon Technologies AG Getaktete integrierte halbleiterschaltung und verfahren zum betreiben einer solchen
JP2001094550A (ja) * 1999-09-17 2001-04-06 Toshiba Corp 信号処理装置
US6275068B1 (en) * 1999-12-22 2001-08-14 Lucent Technologies Inc. Programmable clock delay
DE10000502A1 (de) * 2000-01-08 2001-07-12 Philips Corp Intellectual Pty Datenverarbeitungseinrichtung und Verfahren zu dessen Betrieb
US6735712B1 (en) * 2000-09-08 2004-05-11 Intel Corporation Dynamically configurable clocking scheme for demand based resource sharing with multiple clock crossing domains
JP4655182B2 (ja) 2001-04-16 2011-03-23 ソニー株式会社 情報処理装置および方法、記録媒体、並びにプログラム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107430413A (zh) * 2014-12-31 2017-12-01 信芯高技电子美国公司 时钟生成器和处理器系统
CN104735824A (zh) * 2015-02-28 2015-06-24 华为技术有限公司 数据处理系统
WO2016134632A1 (zh) * 2015-02-28 2016-09-01 华为技术有限公司 数据处理系统
CN104735824B (zh) * 2015-02-28 2018-03-13 华为技术有限公司 数据处理系统

Also Published As

Publication number Publication date
JP3672874B2 (ja) 2005-07-20
US7155626B2 (en) 2006-12-26
EP1331541A1 (en) 2003-07-30
JP2003216266A (ja) 2003-07-31
US20030145243A1 (en) 2003-07-31

Similar Documents

Publication Publication Date Title
EP0336243A3 (en) Massively distributed simulation engine
CN1258150C (zh) 半导体器件
CN1667746A (zh) 产生写入门控时钟信号的方法和装置
CN1832351A (zh) 通用时钟同步器及通用时钟同步方法
CN1921309A (zh) 一种同步信号检测装置
CN1434361A (zh) 数据处理器
KR960042416A (ko) 최대값 선택회로
CN1208254A (zh) 减少不需要电流的半导体集成电路
CN1320621C (zh) 基于事件的测试系统的延迟时间插入
CN1223246C (zh) 一种用于印刷电路板设计的方法及装置
CN1191420A (zh) 串并转换器
CN1104671C (zh) 内部时钟脉冲发生装置
CN1198042A (zh) 产生短时同步延迟信号的电路及使用该电路的倍频电路
Charikar et al. Constrained TSP and low-power computing
CN1588639A (zh) 集成电路复位方法及复位系统
CN1030943C (zh) 电脑鬼键检测及特殊功能键的安排方法
CN1834937A (zh) 无容差状态判断电路
CN1313900C (zh) 同步化逻辑电路接口及其同步化方法
CN1218211A (zh) 具有定时计数器的定时装置
EP1349071A1 (en) Integrated circuit with direct debugging architecture
Zhang et al. An Address Event Representation Circuits Design with Rotation Priority against Pulse Collision
CN1925324A (zh) 一种时钟产生电路
CN1383073A (zh) 高速数据传输器及其传输方法
Wu et al. SWG: an architecture for sparse weight gradient computation
CN1395218A (zh) 根据初始状态门控时钟脉冲触发的状态机、计数器及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication