JP2001094550A - 信号処理装置 - Google Patents

信号処理装置

Info

Publication number
JP2001094550A
JP2001094550A JP26453799A JP26453799A JP2001094550A JP 2001094550 A JP2001094550 A JP 2001094550A JP 26453799 A JP26453799 A JP 26453799A JP 26453799 A JP26453799 A JP 26453799A JP 2001094550 A JP2001094550 A JP 2001094550A
Authority
JP
Japan
Prior art keywords
signal
cpu
processing device
signal processing
random
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP26453799A
Other languages
English (en)
Inventor
Hiroo Nakano
寛生 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26453799A priority Critical patent/JP2001094550A/ja
Priority to US09/662,864 priority patent/US6575373B1/en
Priority to EP00119470A priority patent/EP1085393A3/en
Publication of JP2001094550A publication Critical patent/JP2001094550A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline, look ahead using instruction pipelines
    • G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)
  • Executing Machine-Instructions (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】 【課題】 ランダム信号発生手段によってＣＰＵの動作
を、任意のタイミングで且つ微少な時間レベルで遅延さ
せ、信号処理装置の処理時間が大幅に長くなるのを回避
しつつ、内部のＣＰＵの動作解析の困難性を高めて、信
号処理装置の安全性及び信頼性を向上させる。 【解決手段】 信号処理装置１００は、パスワードの識
別処理等の命令群を実行する半導体等の集積回路からな
るＣＰＵ１と、パスワード等の秘密データを格納してお
くメモリ２と、ＣＰＵ１の動作を停止させるためのウエ
イト信号３をランダムな間隔で発生させるランダム信号
発生回路４とから概略構成される。特に、前記ＣＰＵ１
は、ウエイト信号３が入力されるウエイト信号入力端子
１ａを備え、ウエイト信号３の入力によって、１クロッ
ク〜数クロックの微少時間、動作を停止させる機能を有
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、プロセッサ装置
（「ＣＰＵ」）やメモリを等を備えた信号処理装置に関
し、特に、ＩＣカードや電子ロック等の暗号装置やセキ
ュリティ設備に備えられる信号処理装置に関する。
【０００２】
【従来の技術】従来、ＩＣカードや電子ロック等に備え
られる暗号装置等のセキュリティ設備は、パスワードの
識別処理のために、ＣＰＵやメモリ等の集積回路を備え
た信号処理装置を有するのが一般的である。
【０００３】この信号処理装置によって命令を処理する
際に必要とされる命令処理時間は、処理される各命令の
内容によって固有である。従って、信号処理装置が命令
処理を開始し、各命令が実行されるまでの時間は一義的
に決まるため、例えば、内部のＣＰＵに対するリセット
解除や外部信号入力により命令処理が開始された瞬間か
らの時間を測定することによって、特定の命令がどのよ
うなタイミングで処理されるかを解析することができ
る。
【０００４】このため、例えば信号処理装置外部から観
察可能な内部現象を測定することによって、命令処理開
始時から一定時間経過後に処理される命令を特定するこ
とが可能となり、信号処理装置の動作状態を解析される
惧れがあった。
【０００５】従って、従来よりこの動作解析を防止する
手段として、信号処理装置で実行されるプログラムの中
に、疑似処理を行う疑似ルーチンを設けることによっ
て、ＣＰＵの処理動作に不規則性を持たせるものがあ
る。
【０００６】具体的には、この疑似処理を行うプログラ
ムは、例えばパスワードの識別を行うメインルーチンの
処理と、上述した外部から観察可能な内部事象の発生と
の間に疑似ルーチンを実行するステップを有し、さらに
実行される疑似ルーチンの個数をランダムに決定するス
テップを有することによって、メインルーチンの処理と
外部から観察可能な内部事象の発生までの期間をランダ
ムに変化させるものである。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た疑似ルーチンを実行するプログラムでは、信号処理装
置の処理時間が長くなるという問題があった。詳述する
と、外部からの内部現象の解析を防止するためには、１
クロック〜数クロック処理時間を変化させられれば十分
であるにもかかわらず、メインルーチンから疑似ルーチ
ンを実行させるには数１０クロックを要する。さらに、
この疑似ルーチンを複数個実行する場合には、大幅に信
号処理装置の処理時間が遅れるという問題が生じる。
【０００８】そこで、本発明は上記事情に鑑みて成され
たものであり、信号処理装置の処理時間を大幅に長くな
るのを回避しつつ、動作解析を防止し、信号処理装置の
安全性及び信頼性の向上を図ることのできる信号処理装
置を提供することを課題とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに本発明に係る信号処理装置は、入力された信号をプ
ロセッサ装置によって処理する信号処理装置において、
不規則な周期で前記プロセッサ装置に対してウエイト信
号を送出するランダム信号発生手段を備え、前記プロセ
ッサ装置は、前記ウエイト信号に基づいて、所定時間処
理を停止するとともに、停止する直前の動作状態を保持
し、動作が再開されたときには保持された該動作状態か
ら処理を続行する機能を有するものである。
【００１０】また、他の発明の信号処理装置は、入力さ
れた信号をプロセッサ装置によって処理する信号処理装
置において、前記プロセッサ装置に供給されるクロック
信号を不規則な周期によって遅延させるクロック信号供
給制御手段を備え、前記プロセッサ装置は、前記クロッ
ク信号が遅延されたときには、所定時間処理を停止させ
るとともに、停止する直前の動作状態を保持し、動作が
再開されたときには保持された該動作状態から処理を続
行する機能を有するものである。
【００１１】これらの発明に係る信号処理装置によれ
ば、プロセッサ装置の動作を不規則な周期をもって停止
させることができるため、外部から観察可能な内部事象
を観察することによる、信号処理装置の動作解析を困難
なものとすることができる。特に、本発明ではプロセッ
サ装置が停止する時間を微少なものに設定することによ
って、信号処理装置全体の処理時間が長期化するのを回
避させることができる。
【００１２】なお、上記信号処理装置において、不規則
な周期でウエイト信号を発生させるランダム信号発生手
段を備え、前記クロック信号供給制御手段は、前記ラン
ダム信号発生手段から供給されるウエイト信号に基づい
て前記クロック信号を不規則な周期をもって遅延させる
ようにすることができる。
【００１３】このような信号処理装置によれば、不規則
な周期をもってクロック信号を遅延させるクロック信号
供給制御手段と、不規則な周期ウエイト信号を発生させ
るランダム信号発生手段との組み合わせによって、より
複雑なプロセッサ装置の動作パターンを生成することが
でき、信号処理装置の動作解析をより困難なものとする
ことができる。
【００１４】また、上記信号処理装置において、前記プ
ロセッサ装置は、前記信号としてパスワードを取得し、
このパスワードとメモリ内に格納された秘密データとを
照合し、一致又は不一致を識別するものとすることがで
きる。
【００１５】このような信号処理装置によれば、パスワ
ードを解析する信号処理装置において、パスワードと秘
密データとの照合処理を行っている際に、内部事象を外
部から観察されることによる動作解析を困難なものにす
ることができ、信号処理装置の信頼性の向上を図ること
ができる。
【００１６】
【発明の実施の形態】［第１の実施形態］ （信号処理装置の構成）以下、この発明に係る信号処理
装置の第１実施形態について説明する。図１は、本実施
形態に係る信号処理装置１００の構成を示すブロック図
である。
【００１７】同図に示すように、本実施形態に係る信号
処理装置１００は、パスワードの識別処理等の命令群を
実行する半導体等の集積回路からなるＣＰＵ１と、パス
ワード等の秘密データを格納しておくメモリ２と、ＣＰ
Ｕ１の動作を停止させるためのウエイト信号３をランダ
ムな間隔で発生させるランダム信号発生回路４とから概
略構成される。
【００１８】前記ＣＰＵ１は、信号処理装置１００全体
の制御を行うとともに、例えば、パスワード等の信号が
外部から入力されると、その信号を解読し、メモリ２内
に格納されている秘密データと照合して、入力されたパ
スワードと秘密データとの一致又は不一致を識別し、そ
の識別結果を外部に出力するものである。
【００１９】特に、この本実施形態に係るＣＰＵ１は、
ウエイト信号３が入力されるウエイト信号入力端子１ａ
を備え、ウエイト信号３の入力によって、１クロック〜
数クロックの微少時間、動作を停止させる機能を有す
る。
【００２０】ランダム信号発生回路４は、本実施形態で
は、ＣＰＵ１の近傍に設けられ、半導体装置等の集積回
路で構成されるものであり、不特定の周期でウエイト信
号３をＣＰＵ１に対して出力するものである。
【００２１】（信号装置の動作）以上の構成を有する信
号処理装置１００の動作について以下に説明する。
【００２２】先ず、ＣＰＵ１に対してパスワード等の信
号が入力され、このＣＰＵ１において、入力信号とメモ
リ２に格納された秘密データとを照合して、信号の処理
が行われる。このＣＰＵ１で信号処理が行われている
間、ランダム信号発生回路４からランダムな間隔でウエ
イト信号を発生させ、その信号によりＣＰＵ１は、任意
の期間、例えば１クロックから数クロックの微少時間、
動作を停止させる。この停止している間、ＣＰＵ１は、
動作状態を保持している。そして、ＣＰＵ１は、動作を
再開したときには、停止する前の処理動作を続行して行
う。ＣＰＵ１における信号の処理によってパスワードの
識別が終了したら、その識別結果をＣＰＵ１から出力す
る。
【００２３】（信号装置による効果）このような構成及
び動作の信号装置１００によれば、ＣＰＵ１が有するウ
エイト機能を利用することによって、信号処理装置１０
０の安全性を確保することができる。すなわち、信号装
置１００では、ある命令の開始時から、特定の命令まで
の時間が動作する毎に異なるため、ＣＰＵ１の動作解析
を困難なものとすることができ、信号処理装置１００の
セキュリティを向上させることができる。特に、本実施
形態にかかるランダム信号発生回路４は、１クロック〜
数クロックという微少な時間レベルでＣＰＵ１の動作を
遅延させることができるため、信号装置１００の動作処
理を大幅に遅らせることがない。
【００２４】［第２の実施形態］ （信号処理装置の構成）次いで、この発明に係る信号処
理装置の第２実施形態について説明する。図２は、本実
施形態に係る信号処理装置２００の構成を示すブロック
図である。上述した第１の実施形態では、信号処理装置
に備えられるＣＰＵがウエイト信号によって動作を停止
する機能を備えたものである場合を前提としたが、本実
施形態では、ＣＰＵがかかる動作停止機能を備えていな
い場合を前提とする。
【００２５】同図に示すように、本実施形態に係る信号
処理装置２００は、パスワードの識別処理等の命令群を
実行する半導体等の集積回路からなるＣＰＵ１１と、パ
スワード等の秘密データを格納しておくメモリ２と、Ｃ
ＰＵ１１に供給されるクロック信号を制御するＣＰＵク
ロック供給制御回路５と、このＣＰＵクロック供給制御
回路５の動作を制御するためのランダム信号を発生する
ランダム信号発生回路４とから概略構成される。
【００２６】前記ＣＰＵ１１は、上述した第１の実施形
態におけるＣＰＵ１とは異なり、ウエイト信号による動
作停止機能を備えないものである。すなわち、本実施形
態におけるＣＰＵ１１は、ＣＰＵ動作クロック信号６が
入力されるＣＰＵ動作クロック信号入力端子１１ａを備
えており、このＣＰＵ動作クロック信号入力端子１１ａ
から入力されるＣＰＵ動作クロック信号６に基づいて動
作するものである。また、このＣＰＵ１１は、ＣＰＵ動
作クロック信号６の供給が停止されたときには、その動
作を停止させるとともに、動作が停止される直前の動作
状態を保持する機能を有する。また、このＣＰＵ１１
は、ＣＰＵ動作クロック信号６の供給が再開されたとき
には、その動作を再開させるとともに、保持された動作
状態から動作を続行して行う機能を有する。
【００２７】ＣＰＵクロック供給制御回路５は、ＣＰＵ
１１に対するＣＰＵ動作クロック信号の供給を制御する
ものであり、ＣＰＵ１１に入力されるべきクロック信号
７を一旦取得し、これをランダム信号発生回路４からの
ランダム信号に基づいて、ＣＰＵ１１のクロック信号入
力端子１１ａに、ＣＰＵ動作クロック信号６として供給
する。
【００２８】ランダム信号発生回路４は、不特定の周期
でウエイト信号３をＣＰＵクロック供給制御回路５に対
して出力するものである。すなわち、このランダム信号
発生回路４は、ランダム信号をＣＰＵクロック供給制御
回路５に対して出力し、ＣＰＵクロック供給制御回路５
から出力されるＣＰＵ動作クロック信号６の周期を不規
則にするものである。
【００２９】（信号装置の動作）以上の構成を有する信
号処理装置２００の動作について以下に説明する。
【００３０】先ず、ＣＰＵ１１に対してパスワード等の
信号が入力されると、このＣＰＵ１１において、入力信
号とメモリ２に格納された秘密データとを照合して、信
号の処理が行われる。このＣＰＵ１で信号処理が行われ
ている間、ランダム信号発生回路４からランダムな間隔
でウエイト信号を発生させ、その信号によりＣＰＵクロ
ック供給制御回路５は、不規則な周期で遅延させてＣＰ
Ｕ動作クロック信号６をＣＰＵ１１に対して供給する。
ＣＰＵ１１では、ＣＰＵ動作クロック信号６が遅延され
ている間は、動作を停止するとともに、停止する直前の
動作状態を保持する。そして、ＣＰＵ動作クロック信号
６の供給が再開された後には、ＣＰＵ１１１は、動作を
再開し、停止する前の処理動作を続行して行う。この不
規則な動作遅延は、ＣＰＵ１１がパスワードの信号処理
を行っている間継続して行われる。
【００３１】その後、ＣＰＵ１１における信号の処理に
よってパスワードの識別が終了したら、その識別結果を
ＣＰＵ１から出力する。
【００３２】（信号装置による効果）このような構成及
び動作の信号装置２００によれば、ＣＰＵクロック供給
制御回路５によってＣＰＵ１１に供給されるクロック信
号を不規則な周期で遅延させることができるため、ある
命令の開始時から、特定の命令までの時間を、動作する
毎に異なるものとすることができ、ＣＰＵ１１の動作解
析を困難なものとし、信号処理装置２００のセキュリテ
ィを向上させることができる。特に、本実施形態にかか
るランダム信号発生回路４は、１クロック〜数クロック
という微少な時間レベルでＣＰＵ１１の動作を遅延させ
ることができるため、信号装置２００の動作処理を大幅
に遅らせることがない。
【００３３】
【発明の効果】本発明に係る信号処理装置によれば、ラ
ンダム信号発生手段によってＣＰＵの動作を、任意のタ
イミングで且つ微少な時間レベルで遅延させることがで
きるので、信号処理装置の処理時間が大幅に長くなるの
を回避しつつ、内部のＣＰＵの動作解析の困難性を高め
ることができ、信号処理装置の安全性及び信頼性を向上
させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る信号処理装置の
概略構成を示すブロック図である。
【図２】本発明の第２の実施形態に係る信号処理装置の
概略構成を示すブロック図である。
【符号の説明】
１，１１…ＣＰＵ、２…メモリ、３…ウエイト信号、４
…ランダム信号発生回路、５…ＣＰＵクロック供給制御
回路、６…ＣＰＵ動作クロック信号、７…クロック信
号、

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 入力された信号をプロセッサ装置によっ
    て処理する信号処理装置において、 不規則な周期で前記プロセッサ装置に対してウエイト信
    号を送出するランダム信号発生手段を備え、 前記プロセッサ装置は、前記ウエイト信号に基づいて、
    所定時間処理を停止するとともに、停止する直前の動作
    状態を保持し、動作が再開されたときには保持された該
    動作状態から処理を続行する機能を有することを特徴と
    する信号処理装置。
  2. 【請求項２】 入力された信号をプロセッサ装置によっ
    て処理する信号処理装置において、 前記プロセッサ装置に供給されるクロック信号を不規則
    な周期によって遅延させるクロック信号供給制御手段を
    備え、 前記プロセッサ装置は、前記クロック信号が遅延された
    ときには、所定時間処理を停止させるとともに、停止す
    る直前の動作状態を保持し、動作が再開されたときには
    保持された該動作状態から処理を続行する機能を有する
    ことを特徴とする信号処理装置。
  3. 【請求項３】 請求項２に記載の信号処理装置におい
    て、 不規則な周期でウエイト信号を発生させるランダム信号
    発生手段を備え、 前記クロック信号供給制御手段は、前記ランダム信号発
    生手段から供給されるウエイト信号に基づいて前記クロ
    ック信号を不規則な周期をもって遅延させることを特徴
    とする信号処理装置。
  4. 【請求項４】 請求項１乃至３に記載の信号処理装置に
    おいて、 前記プロセッサ装置は、前記信号としてパスワードを取
    得し、このパスワードとメモリ内に格納された秘密デー
    タとを照合し、一致又は不一致を識別するものであるこ
    とを特徴とする信号処理装置。
JP26453799A 1999-09-17 1999-09-17 信号処理装置 Abandoned JP2001094550A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP26453799A JP2001094550A (ja) 1999-09-17 1999-09-17 信号処理装置
US09/662,864 US6575373B1 (en) 1999-09-17 2000-09-15 Security card and a computer system provided with an interface for reading a security card
EP00119470A EP1085393A3 (en) 1999-09-17 2000-09-15 Signal processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26453799A JP2001094550A (ja) 1999-09-17 1999-09-17 信号処理装置

Publications (1)

Publication Number Publication Date
JP2001094550A true JP2001094550A (ja) 2001-04-06

Family

ID=17404652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26453799A Abandoned JP2001094550A (ja) 1999-09-17 1999-09-17 信号処理装置

Country Status (3)

Country Link
US (1) US6575373B1 (ja)
EP (1) EP1085393A3 (ja)
JP (1) JP2001094550A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7155626B2 (en) 2002-01-25 2006-12-26 Nec Electronics Corporation Data processor including clock thinning-out circuit
JP2007503797A (ja) * 2003-05-30 2007-02-22 プリヴァリス・インコーポレーテッド 機密データへのアクセス及び使用を制御するための回路内セキュリティ・システム及び方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2807591B1 (fr) * 2000-04-06 2003-08-08 Gemplus Card Int Procede de contre-mesure pour un micro-controleur base sur une architecture avec "pipeline"
US6950954B1 (en) * 2000-10-26 2005-09-27 Cypress Semiconductor Corporation Method and circuit for synchronizing a write operation between an on-chip microprocessor and an on-chip programmable analog device operating at different frequencies
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
KR100477670B1 (ko) * 2002-09-26 2005-03-18 삼성전자주식회사 스마트 카드를 이용한 모니터 보안 장치 및 그 방법
JP4256670B2 (ja) * 2002-12-10 2009-04-22 富士通株式会社 容量素子、半導体装置およびその製造方法
US7483537B2 (en) * 2003-02-10 2009-01-27 Mauricio Sanchez Selecting cached RSA keys in response to RSA key requests
JP4335561B2 (ja) * 2003-03-28 2009-09-30 Ｎｅｃエレクトロニクス株式会社 半導体集積回路装置
DE10360343A1 (de) * 2003-12-22 2005-07-28 Giesecke & Devrient Gmbh Tragbarer Datenträger
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US8082531B2 (en) * 2004-08-13 2011-12-20 Cypress Semiconductor Corporation Method and an apparatus to design a processing system using a graphical user interface
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US20060107067A1 (en) * 2004-11-15 2006-05-18 Max Safal Identification card with bio-sensor and user authentication method
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US7647486B2 (en) * 2006-05-02 2010-01-12 Atmel Corporation Method and system having instructions with different execution times in different modes, including a selected execution time different from default execution times in a first mode and a random execution time in a second mode
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
CN103051454A (zh) * 2012-12-19 2013-04-17 天地融科技股份有限公司 电子设备及其密码验证方法
EP3822837B1 (en) * 2019-11-15 2024-01-03 Shenzhen Goodix Technology Co., Ltd. Method for increasing security of embedded processors and apparatus performing the method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07239837A (ja) * 1993-12-21 1995-09-12 General Instr Corp Of Delaware 秘密保護マイクロプロセッサのためのクロック周波数変調
JPH10222065A (ja) * 1997-02-03 1998-08-21 Nippon Telegr & Teleph Corp <Ntt> 冪乗剰余演算方法及び装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL103062A (en) * 1992-09-04 1996-08-04 Algorithmic Res Ltd Data processor security system
FR2728369B1 (fr) 1994-12-19 1997-01-31 Sgs Thomson Microelectronics Procede et dispositif pour accroitre la securite d'un circuit integre
US5852290A (en) * 1995-08-04 1998-12-22 Thomson Consumer Electronics, Inc. Smart-card based access control system with improved security
FR2740240B1 (fr) * 1995-10-20 1997-11-21 Gemplus Card Int Lecteur de carte a puce
FR2745924B1 (fr) * 1996-03-07 1998-12-11 Bull Cp8 Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre
US6010074A (en) * 1996-04-01 2000-01-04 Cubic Corporation Contactless proximity automated data collection system and method with collision resolution
JP2842377B2 (ja) 1996-05-22 1999-01-06 日本電気株式会社 暗証情報照合システム
FR2765361B1 (fr) * 1997-06-26 2001-09-21 Bull Cp8 Microprocesseur ou microcalculateur imprevisible
US6196459B1 (en) * 1998-05-11 2001-03-06 Ubiq Incorporated Smart card personalization in a multistation environment
DE19839847A1 (de) * 1998-09-02 2000-03-09 Ibm Speichern von Datenobjekten im Speicher einer Chipkarte
US6402028B1 (en) * 1999-04-06 2002-06-11 Visa International Service Association Integrated production of smart cards

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07239837A (ja) * 1993-12-21 1995-09-12 General Instr Corp Of Delaware 秘密保護マイクロプロセッサのためのクロック周波数変調
JPH10222065A (ja) * 1997-02-03 1998-08-21 Nippon Telegr & Teleph Corp <Ntt> 冪乗剰余演算方法及び装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7155626B2 (en) 2002-01-25 2006-12-26 Nec Electronics Corporation Data processor including clock thinning-out circuit
JP2007503797A (ja) * 2003-05-30 2007-02-22 プリヴァリス・インコーポレーテッド 機密データへのアクセス及び使用を制御するための回路内セキュリティ・システム及び方法

Also Published As

Publication number Publication date
EP1085393A3 (en) 2007-09-12
EP1085393A2 (en) 2001-03-21
US6575373B1 (en) 2003-06-10

Similar Documents

Publication Publication Date Title
JP2001094550A (ja) 信号処理装置
US7584386B2 (en) Microprocessor comprising error detection means protected against an attack by error injection
US8359481B2 (en) Secured coprocessor comprising an event detection circuit
US11074370B2 (en) Information processing system, information processing device, and method for controlling information processing device
JPH1049246A (ja) コンピュータシステムおよびその自動起動方法
US7624442B2 (en) Memory security device for flexible software environment
CN115238267A (zh) 一种有效避免故障注入攻击的方法
CN106782671A (zh) 一种安全芯片进入测试模式的方法和装置
JP2001198329A (ja) 遊技機
JP4098374B2 (ja) 遊技機の乱数発生装置
JP2000122932A (ja) デ―タ信号電子処理装置
US11663314B2 (en) Method for authenticating an on-chip circuit and associated system on-chip
JP2978820B2 (ja) 情報処理装置起動方式
JP2000322322A (ja) プログラム・プロテクション・システムおよびセキュリティ・チップ
JPH0573296A (ja) マイクロコンピユータ
JP2004061114A (ja) 自己診断試験回路および方法
CN115543640A (zh) 分布式锁的设置方法及装置
JP2001155047A (ja) 論理シミュレーション処理装置及び方法
CN110618921A (zh) 基于Linux系统的TPM模块测试方法、系统、终端及存储介质
CN115658183A (zh) 用于控制mcu的方法及装置、电子设备、存储介质
CN112269998A (zh) 一种服务器的启动控制方法、系统、设备及存储介质
CN117908969A (zh) 基于eFuse的SoC系统的启动方法、装置、系统、SoC芯片及电子设备
CN112379984A (zh) 执行任务的方法、设备、电子设备及计算机可读存储介质
US20100287336A1 (en) External i/o signal and dram refresh signal synchronization method and its circuit
JPH02125342A (ja) 情報処理装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20050309