JPH07239837A - 秘密保護マイクロプロセッサのためのクロック周波数変調 - Google Patents

秘密保護マイクロプロセッサのためのクロック周波数変調

Info

Publication number
JPH07239837A
JPH07239837A JP6333757A JP33375794A JPH07239837A JP H07239837 A JPH07239837 A JP H07239837A JP 6333757 A JP6333757 A JP 6333757A JP 33375794 A JP33375794 A JP 33375794A JP H07239837 A JPH07239837 A JP H07239837A
Authority
JP
Japan
Prior art keywords
clock
delay
unpredictable
stream
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6333757A
Other languages
English (en)
Inventor
Eric Sprunk
エリック・スプランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Arris Technology Inc
Original Assignee
Arris Technology Inc
General Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Arris Technology Inc, General Instrument Corp filed Critical Arris Technology Inc
Publication of JPH07239837A publication Critical patent/JPH07239837A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H04L9/0668—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator producing a non-linear pseudorandom sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/04—Masking or blinding
    • H04L2209/043—Masking or blinding of tables, e.g. lookup, substitution or mapping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/08—Randomization, e.g. dummy operations or using noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Selective Calling Equipment (AREA)
  • Storage Device Security (AREA)
  • Pulse Circuits (AREA)
  • Executing Machine-Instructions (AREA)
  • Microcomputers (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】 秘密保護マイクロプロセッサのセキュリティ
を強化するための装置及び方法を与える。 【構成】 攻撃に対する減少バルナラビリティを有する
秘密保護マイクロプロセッサが与えられる。かつて，プ
ロセッサの秘密動作は，該プロセッサのクロックの様子
を観測することで解読されてきた。そのような観測及び
後続クロックパルスの予想は，クロックパルスの予想不
能ストリームを与えるべく実質的にランダムな関数によ
りクロックを変調することにより妨害できる。秘密保護
プロセッサはセキュリティ・アルゴリズムに従ってデー
タを処理するために，クロックパルスの予想不能ストリ
ームに応答する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は概して情報処理装置のた
めのセキュリティ装置に関し，特にセキュリティ破損へ
のバルナラビリティ(vulnerability)を減少させた秘密
保護マイクロプロセッサの実行に関する。本発明はそれ
に限定される訳ではないが，特にスクランブルテレビ信
号の秘密保護伝送に応用可能である。
【０００２】
【従来の技術】テレビ信号の復号化を遠隔制御する多く
の方法が利用されている。ケーブルテレビ及び衛星テレ
ビを含む有料テレビシステムにおいて，そのような方法
は秘密を維持することが必要である。典型的に，加入者
にはテレビ信号ソース（例えば，ケーブルフィードまた
は衛星レシーバ）とテレビジョンセットとの間に接続さ
れたデスクランブラが与えられる。各加入者のデスクラ
ンブラは，ホーム・ボックス・オフィス・ムービーチャ
ネルまたは特別ペイ・パー・ビュー(pay-per-view)スポ
ーツイベントのような特定のサービス受信を可能(enabl
e)または不可能(disable)にするようシステムオペレー
タにより遠隔的にアクセスされる。そのようなシステム
の一つの問題は，しばしば海賊(pirates)がシステムセ
キュリティを破壊し，すべての番組を無料で受信するた
めのブラックボックスを販売するということである。こ
のような著作権侵害に対しシステムオペレータが争うこ
とは困難かつ費用がかかった。一度特定のセキュリティ
システムが破壊されると，しばしばシステムオペレータ
はすべての現存するデスクランブラを異なるセキュリテ
ィアルゴリズムを用いた新しいユニットに交換しなけれ
ばならない。このコストの浪費を避けるため，攻撃に対
し被害を受けにくくするようにシステムのセキュリティ
を改善することが所望される。
【０００３】
【発明が解決しようとする課題】過去において，高速パ
ルスなどによる秘密保護マイクロプロセッサのクロック
へのアクセスが，該プロセッサの動作を変更するために
海賊により使用されてきた。そのようなクロック信号を
観測する海賊の能力は，システムセキュリティに有効な
攻撃を加える際に明白となる。しかし，観測により将来
のクロック信号を予想できなければ，そのような観測は
ほとんど無意味である。したがって，クロック信号の観
測を妨害することが有利である。さらに，将来動作の予
想に不要なクロック信号部分を観測させることが有利で
ある。
【０００４】本発明は，秘密保護マイクロプロセッサの
クロックが，たとえ観測されたとしてもクロックを予想
できないように実質的にランダムに変調されるところの
方法により上記利点をもたらす。実際の装置において完
全なランダム状態を作成することは困難であるため，実
質的にランダム(substantially random)の語で呼んでい
る。以下の開示のため，実質的にランダムとは，完全な
ランダム状態またはコスト及び信頼性のような実際問題
を考慮した所望の結果を達成するための十分にランダム
な状態（例えば，ほぼランダムな状態(almost complete
ly random))を含むものである。以後，ランダムの語は
完全なランダムを意味しないが，実質的にランダムであ
ることを含め広く解釈されるべきである。実質的に予想
不能な(substantially unpredictable)の語は，実質的
なランダム入力を使用する際，できるだけ高いレベルの
予想不可能性から成るという意味であり，予想不能な(u
npredictable)の語を単独で使用する場合は実質的に予
想不能の概念を包含するものである。
【０００５】
【課題を解決するための手段】本発明に従い，攻撃に対
する被害を減少させる暗号プロセッサが与えられる。ク
ロック手段はクロック信号を与える。手段は，クロック
パルスの予想不能ストリームを与えるべく，実質的にラ
ンダムな関数でクロック手段を変調するために与えられ
る。クロックパルスの予想不能ストリームに応答するマ
イクロプロセッサは，セキュリティアルゴリズムに従っ
てデータを処理する。
【０００６】図示された実施例において，クロック手段
はリングオシレータから成る。変調手段はさまざまなデ
ィレイエレメントを使ってリングオシレータのディレイ
を変化させる。リングオシレータは，さまざまなディレ
イエレメントを通って出力に接続される，入力を有する
インバータから成る。さまざまなディレイエレメントは
複数のディレイステージから成り，各ステージは異なる
時間でインバータから出力された信号を遅延させるべく
接続されている。変調手段は各クロックパルス毎に一つ
のディレイステージを選択し，実質的にランダムに遅延
したインバータ出力信号をインバータ入力に出力する。
【０００７】各クロックパルスに対するディレイステー
ジのランダムな選択は，異なる長さの複数の線形フィー
ドバック・シフトレジスタ・ジェネレータを使用して達
成される。線形フィードバック・シフトレジスタ・ジェ
ネレータは，各連続クロックパルスに対してディレイス
テージの一つを選択するべくランダム制御信号を出力す
るために，パルスのストリーム内の先行クロックパルス
に応答する。制御信号は各連続クロックパルスに対し実
質的にランダムなディレイステージの選択を許すが，連
続クロックパルスの発生は実質的に予想不能である。好
適実施例において，線形フィードバック・シフトレジス
タ・ジェネレータと直列に置換テーブルが与えられ，制
御信号がよりランダムになる。
【０００８】本発明はまた，攻撃に対する被害を減少さ
せるべく暗号プロセッサをクロックするための装置を与
える。クロックパルスのストリームが与えられる。複数
の異なる選択可能ディレイによりパルスを遅延させるよ
うディレイ手段が与えられる。該ディレイ手段からの遅
延の一つがストリームの各クロックパルスに対しランダ
ムに選択され，クロックパルスの予想不能ストリームを
与える。手段は，クロックパルスの予想不能ストリーム
を暗号プロセッサのクロック入力へ印加するべく与えら
れる。
【０００９】異なる長さの及びストリーム内の先行クロ
ックパルスに応答する複数の線形フィードバック・シフ
トレジスタ・ジェネレータは，ストリームの後続クロッ
クパルスに対し遅延を選択するために，実質的にランダ
ムな制御信号を出力するのに使用されている。置換テー
ブルは，制御信号をよりランダムにするために線形フィ
ードバック・シフトレジスタ・ジェネレータと直列に接
続されている。図示された実施例において，マルチプレ
クサが複数の選択可能遅延からさまざまな遅延パルスを
受信するよう接続されている。マルチプレクサは実質的
予想不能ストリームを形成する実質的にランダムに遅延
したパルスを出力するようランダム制御信号に応答す
る。
【００１０】攻撃に対する被害を減少させるよう暗号プ
ロセッサをクロックするための方法が与えられる。クロ
ックパルスは予想不能クロック信号を与えるべく，クロ
ックストリーム内でランダムに遅延される。暗号プロセ
ッサは予想不能クロック信号でクロックされ，プロセッ
サの周期的性質を観測できないようにする。予想不能ク
ロック信号内のパルスは，暗号プロセッサの最小及び最
大動作比を超えない範囲内のさまざまな比で遅延され
る。好適実施例において，該範囲は暗号プロセッサの最
小動作比から最大動作比まで実質的に延長される。
【００１１】
【実施例】本発明は，クロック信号を観測しそこから後
続のクロックパルスの発生を予測することが不可能であ
るように非常に難解に翻訳することにより，秘密保護マ
イクロプロセッサのセキュリティを強化する。本発明を
実行する際，既存の暗号プロセッサの機能を過度に複雑
化しまたは制限することなく，海賊の攻撃に対抗するこ
とが所望される。本発明に従い，各連続するクロックパ
ルスが完全に予想不能に発生するように時間を翻訳する
べく，プロセッサを擬ランダムにクロックする信号を変
調することにより，上記目的が達成できる。本発明の実
行の際，少なくとも以下の点が所望される。
【００１２】１.変調の擬ランダムのふるまいは，所望
の暗号実行のすべてのパラメータがエラーの正しいマー
ジンに一致するように厳密に制御可能でなければならな
い。クロックが予想可能であると思われたりまたは変調
されないような時間間隔は存在しない。
【００１３】２.通常，時間ドメイン及び周波数ドメイ
ンの２つの観測視点があるため，その両者についてクロ
ック周波数の観測をできるだけ困難にするよう注意しな
ければならない。
【００１４】３.変調の予想可能性はあらゆるタイプの
リセット信号に依存しない。したがって，もし攻撃が行
われたとしても，リセット信号により既知の状態に持ち
込むような方法で変調に影響を与えることは不可能であ
る。
【００１５】図１は本発明の好適実施例を示したブロッ
ク図である。可変周波数ソース（クロック）10は周期的
クロックパルスによりクロック信号を生成する。周波数
ソース10はアナログまたはディジタル回路から成る。例
えば，リングオシレータのような調整可能ディジタルソ
ース，調整可能アナログオシレータ，または複数の選択
可能アナログまたはディジタル固定周波数オシレータが
使用される。クロック出力周波数のさまざまな調整また
は選択は，連続パルスのタイミングを予想不能に翻訳す
るべくクロック信号の各パルスをランダムに変化させる
実質的にランダムな変調回路12を使用して実行される。
予想不能パルスストリームCLKは可変周波数ソース10か
ら出力され，端子16からのデータの暗号化または復号化
のための従来の暗号プロセッサ14をクロックするのに使
用される。
【００１６】上記したように，クロック10は，列の最後
のインバータの出力が最初のインバータの入力端子に接
続されるようにディレイと直列に接続された１つ以上の
インバータを含むリングオシレータから成る。クロック
信号の変調はランダムにリングを回るトータルのディレ
イを変化させることにより与えられる。例えば，リング
を回るトータルディレイはゲートディレイの整数倍であ
る。実際にそのような実行は，往復運動ごとに周波数に
関係する時間間隔変調を与える。
【００１７】図２及び３は本発明による変調クロックの
２つの異なる実施例を示したものである。クロック10は
最小ディレイ回路22及びリング形状で接続されたインバ
ータ20から成る。単一インバータ20の代わりに奇数のイ
ンバータに交換可能であることは当業者の認めるところ
である。マルチプレクサ26により選択されたとき，最小
ディレイ22はクロックにより生成される最大クロック比
をセットする。好適には，このディレイは秘密保護マイ
クロプロセッサが動作すべき最大クロック比を与えるよ
うセットされる。
【００１８】図２及び３において，クロック10を変調す
る実質的にランダムな変調回路12は，直列のディレイス
テージ24，マルチプレクサ26，複数の線形フィードバッ
ク・シフトレジスタ・ジェネレータ(LFSRGs)28，及び付
属的に置換ボックス(S-BOX)30から成る。LFSRGs及びS-B
OXは，ディレイステージ24により与えられるディレイの
一つを各クロックパルスに対し選択するべく，マルチプ
レクサ26により使用される制御信号を与える。LFSRGs28
の使用により，上記一般的要求は単純に制御可能に満足
される。例えば，LFSRGsはリセット信号が送信された後
でさえ，それらの予想不能性を維持するためにバックア
ップ用のバッテリーにより付勢されている。もし，秘密
保護マイクロプロセッサ装置がレジスタ内に固定された
ランダムキーに依存する秘密保護ユニットを利用し，LF
SRGsの初期状態が１つ以上のこれらのキーレジスタの関
数であるかまたは同一であるなら，最大のユニット依存
の予想不能性が与えられる。さらに，リングを回る正確
な最小及び最大ディレイは，図２及び３の実行に対し計
算され，回路の信頼できる製造及び動作を容易にする。
【００１９】LFSRGs28からの制御信号の高い非線形（す
なわち，実質的に予想不能）シーケンスを得るために，
ディレイ選択用に使用される３ビット語として図示され
た３つの分離LFSRGsから出力される３つの分離ビットス
トリームを合体させることが所望される。もし，分離ジ
ェネレータの出力が合体されないと，海賊はたぶん勝っ
てモジュレータの将来の振る舞いを予想すべく各ジェネ
レータの効果を隔離するであろう。そのようなアプロー
チはLFSRGsの線形性に依存しているので，本発明の好適
実施例は，非線形かつディレイ値の選択に使用される合
体した３ビット制御語を与えるべくLFSRGs出力を混合す
る。幅３ビット，縦の見出しが８つのルックアップテー
ブルが，ミキシング用に使用される。ルックアップテー
ブルは３ビット入力（LFSRG 0，LFSRG 1，LFSRG 2のそ
れぞれから１ビットずつ）を高い非線形性を有する新し
い３ビット出力へマッピングする。
【００２０】好適実施例において，置換ボックス(S-Bo
x)30がルックアップテーブルを引き出すために使用され
る。好適なS-Boxのデザインは当業者に周知である。文
献C.Adams及びS.Tavares,“The Structured Design of
Cryptographically Good S-Boxes”, Journal of Crypt
ology, 3 (1990), pp. 27-41,には，全単射であり，高
度に非線形で，厳密アバランシェ基準を有し，及び信号
入力ビットが補充される際視覚的に独立にふるまう出力
ビットを有するS-Boxを構築するための方法について開
示されている。またS-Boxは米国特許第5214704号に記載
されているように，アルゴリズムにより生成することも
できる。
【００２１】本発明に使用される特定の３ビットＳテー
ブルは以下のようになる。
【００２２】 入力 出力 0 1 1 2 2 6 3 5 4 4 5 7 6 3 7 0 これは３ビット入力/出力ルックアップテーブルの40320
通り（8！）のマッピングの一つを表したものであり，
上記文献の基準に一致する非常に小さいマッピングの一
つである。
【００２３】選択されたS-Boxはライン32，34及び36を
通じてマルチプレクサ26へ非線形制御信号を出力する。
制御信号は，最小ディレイ22またはディレイゲート24(D
1...D7)の８つのディレイの１つを出力するようマルチ
プレクサ26を作動させる。モジュレータ用に最小領域を
使用する超大規模集積回路(VLSI)内で実行される図２の
実施例において，ディレイステージD1...D7は直列に与
えられ，各ステージは回路22により与えられる最小ディ
レイに付加的ディレイを付加する。図３の実施例におい
て，より数学的にフレキシブルな最大性能構造が与えら
れる。この構造は，ディレイ値が異なる点で接続される
単一ディレイラインからのものであることを要求しな
い。その代わり，要求される各ディレイは並列に離散的
に実行される。
【００２４】マルチプレクサ26の出力は，図１に図示さ
れるプロセッサ14のような秘密保護マイクロプロセッサ
をクロックするために使用される予想不能クロック信号
CLKである。CLKクロック信号は次回のクロックパルスを
生成する際使用するためリングオシレータ内でフィード
バックされる。各連続クロックパルスに対し実質的にラ
ンダムに８つのディレイから１つを選択することによ
り，所望の実質的ランダムクロックCLKが与えられる。
【００２５】モジュレータ12は自己初期化しその結果可
変長経路を回る（すなわち，リングオシレータ）ロジッ
ク状態に変化を伝搬するセルフタイマ構造である。この
経路は，LFSRGs28及びS-Box30により与えられた擬ラン
ダムデータソースの制御下で効果的に長さを変化させ
る。LFSRGs自身は，モジュレータの各サイクルとともに
状態を変化させるので，モジュレータのセルフタイミン
グの一部である。
【００２６】S-Box30から出力された擬ランダムビット
ストリームは，ある最小ディレイＴminとある最大ディ
レイＴmaxの間で，リングオシレータのディレイ長を変
化させる。この構造は，変調ビットストリームの性質が
分散及び平均などのすべての統計値を決定することがで
きるように，出力周波数の限界を保証する。
【００２７】長期ランダムは，0または1の多くのロング
ランを生成するロングジェネレータを要求する。短期ラ
ンダムは，ロングジェネレータよりは非常に短いが，長
期ジェネレータからの0または1のロングランの間にラン
ダムが繰り返さない程度に長い分割ジェネレータからも
たらされる。これらの２つのジェネレータの長さは，そ
れぞれ単純に相関しないように注意深く制御される。中
期ジェネレータの準備は，クロック変調ビットストリー
ムを形成すべく短期及び長期ジェネレータと合体される
と，ランダムビットストリームの準備を容易にする。
【００２８】図示された実施例において，３つのジェネ
レータLFSRG 0，LFSRG 1及びLFSRG2が使用され，それぞ
れは８つの可能モジュレータ出力間隔の１つを選択する
３ビット語の１ビットを寄与する。LFSRG 0はモジュレ
ータ間隔語の最小の有意ビットを与え，240-1，または
1.1×1012のような長いレングスを有する。LFSRG 1は2
32-1または4.3×109のような中位のレングスであり，第
２間隔語ビットを与える。LFSRG 2は，26-1または127の
ような短いレングスを有する。LFSRGsのレングスはお互
いにすべて相関関係があるが，単純には相互作用しな
い。10MHzのオーダの出力周波数に対し，これらのジェ
ネレータの繰り返し間隔は1.1×105秒（1.27日），4.3
×102秒（7分9秒）及び12.7マイクロ秒であることに注
意すべきである。LFSRGsのレングスを選択する際，変調
停止の時間がないようにそれらの相互作用に注意しなけ
ればならない。
【００２９】ディレイゲート24により与えられる特定の
ディレイにも注意しなければならない。もし，リングオ
シレータ内のすべてのゲートディレイＤが同一であれ
ば，変調は出力周波数の標準セットのみを実質的にラン
ダムに変化させる。Ｍ番目出力の間隔は常に基本ゲート
ディレイの積Ｍ×Ｄであり，Ｍは異なる整数値をとるこ
とにより変調される。もし個別のゲートディレイが同一
でなく設計されていれば，少量の標準出力周波数セット
が生成される。これらの異なるゲートディレイは，変調
のすべてのＭ可能値に対し，複雑な相関関係を有するデ
ィレイセットを有しなければならない。
【００３０】可変周波数ソース10に対するさまざまな他
の実施例が与えられる。図４から７にそれが示されてい
る。
【００３１】図４において，複数の固定ディジタルまた
はアナログ周波数ソース40(f1,f2,...fn)は，端子44に
入力されるランダム制御信号によりセレクタ42でランダ
ムに選択可能である。ランダムに選択された出力周波数
は，暗号プロセッサの制御のために変調クロックを出力
する条件回路46において，条件付け（例えば，デグリッ
チ(deglitched)）させる。
【００３２】図５において，単一の周波数ソース50は端
子52に入力されるランダム変調により変調される。生成
変調クロックは暗号プロセッサを制御するために使用さ
れる。周波数ソース50は，電圧制御オシレータ，電圧制
御水晶オシレータ，電流制御オシレータ，コルピッツ・
オシレータ，ハートレイ・オシレータ，その他のような
アナログ回路から成る。そのようなアナログオシレータ
はいづれも線形モードのトランジスタを使用する。周知
のように，異なるディレイ間隔を確立するため実または
寄生容量が頼られるところの，可変アナログディレイも
使用される。ディジタル動作において，あらゆるタイプ
のリングオシレータは単一周波数ソース50用に使用され
る。
【００３３】図６の実施例において，直列に接続された
ディレイ60(D1,D2,...DN)が入力クロック信号の経路内
に導入されている。セレクタ60は端子64に入力されるラ
ンダム制御信号に応答してランダムなディレイポイント
でクロック信号を選択する。変調出力クロックは暗号プ
ロセッサをクロックするために使用される。ディレイ
は，周知のアナログまたはディジタル可変ディレイエレ
メントのいずれかにより与えられる。
【００３４】図７の実施例において，異なる並列ディレ
イ70(D1,D2,...DN)は，端子74に印加されるランダム制
御信号に応答してセレクタ72により選択される。この実
施例において，各ディレイ70は異なる間隔を有し，及び
周知のアナログまたはディジタル・ディレイ・エレメン
トから成る。セレクタ72から出力された変調クロックは
暗号プロセッサを制御するために使用される。
【００３５】本発明は，プロセッサタイミングの観測か
ら生じるセキュリティ侵害に対する暗号プロセッサのバ
ルネラビリティを減少させる方法及び装置を与える。ク
ロック信号は，秘密保護マイクロプロセッサをクロック
するべく，実質的にランダムかつ予想不能な一連のクロ
ックパルスを与えるため変調される。変調のふるまい
は，海賊の解読作業に対抗すべく設計されている。
【００３６】発明は特定の実施例について説明されてき
たが，請求の範囲に記載された発明の思想及び態様から
離れることなく，さまざまな変更及び修正が可能である
ことは当業者の知るところである。
【図面の簡単な説明】
【図１】本発明によるランダム及び予想不能クロック信
号によりクロックされる暗号プロセッサのブロック図で
ある。
【図２】リングオシレータクロック及びクロックを変調
するためのランダムディレイ回路の第１の実施例を示し
たブロック図である。
【図３】リングオシレータクロック及びランダムかつ予
想不能であるクロックストリームを再現するための変調
回路の第２の実施例を示したブロック図である。
【図４】本発明に従って使用される可変周波数ソースの
第３の実施例である。
【図５】本発明に従って使用される可変周波数ソースの
第４の実施例である。
【図６】本発明に従って使用される可変周波数ソースの
第５の実施例である。
【図７】本発明に従って使用される可変周波数ソースの
第６の実施例である。
【符号の説明】
10 可変周波数ソース 12 ランダム変調 14 暗号プロセッサ 20 インバータ 22 最小ディレイ 24 ディレイ・ステージ 26 マルチプレクサ 28 線形フィードバック・シフト レジスタ・ジェネレータ 30 置換ボックス
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｋ 1/06 Ｈ０４Ｌ 9/00 9/10 9/12 Ｈ０４Ｎ 7/167

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 秘密保護プロセッサであって，クロック
    信号を与えるためのクロック手段と，クロックパルスの
    実質的に予想不能なストリームを与えるべく，実質的に
    ランダムな関数により前記クロック手段を変調するため
    の手段と，クロックパルスの前記実質的に予想不能スト
    リームに応答する，セキュリティ・アルゴリズムに従っ
    てデータを処理するためのマイクロプロセッサと，から
    成る装置。
  2. 【請求項２】 請求項１に記載の秘密保護プロセッサで
    あって，前記クロック手段はリングオシレータから成
    り，前記変調手段は前記リングオシレータのディレイを
    変化させるための可変ディレイエレメントから成る，と
    ころの装置。
  3. 【請求項３】 請求項２に記載の秘密保護プロセッサで
    あって，前記リングオシレータは，前記可変ディレイエ
    レメントを通って出力に接続される入力を有するインバ
    ータから成り，前記可変ディレイエレメントは，前記イ
    ンバータからの出力信号を異なる時間長で遅延させるべ
    く，各々接続された複数のディレイステージから成り，
    前記変調手段は，前記インバータ入力へ実質的にランダ
    ムなディレイインバータ出力信号を出力するべく，クロ
    ックパルス毎に少なくとも一つの前記ディレイステージ
    を選択するための手段から成る，ところの装置。
  4. 【請求項４】 請求項３に記載の秘密保護プロセッサで
    あって，前記選択手段が，各連続クロックパルスに対し
    前記ディレイステージの一つを選択するべく，実質的に
    ランダムな制御信号を出力するために前記ストリーム内
    の先行クロックパルスに応答し，それによって各連続ク
    ロックパルスの発生を実質的に予想不能に翻訳する複数
    の線形フィードバック・シフトレジスタ・ジェネレータ
    から成る，ところの装置。
  5. 【請求項５】 請求項４に記載の秘密保護プロセッサで
    あって，前記変調手段がさらに，前記制御信号の非線形
    性を増加させるための，前記線形フィードバック・シフ
    トレジスタ・ジェネレータに直列に接続された置換テー
    ブルから成る，ところの装置。
  6. 【請求項６】 請求項１に記載の秘密保護プロセッサで
    あって，前記変調手段が，前記ストリームの後続クロッ
    クパルスをさまざまに遅延させるべく，実質的にランダ
    ムな制御信号を出力するために前記ストリーム内の先行
    クロックパルスに応答する，複数の線形フィードバック
    ・シフトレジスタ・ジェネレータから成る，ところの装
    置。
  7. 【請求項７】 請求項６に記載の秘密保護プロセッサで
    あって，前記変調手段がさらに，前記クロック信号のク
    ロックパルスを異なる時間長で遅延させるべく接続され
    た複数のディレイステージと，各連続クロックパルスの
    発生を予想不能に翻訳するべく，各連続クロックパルス
    に対し前記ディレイステージの一つを選択するための，
    前記制御信号に応答する手段と，から成るところの装
    置。
  8. 【請求項８】 請求項６または７に記載の秘密保護プロ
    セッサであって，前記変調手段がさらに，前記制御信号
    の非線形性を増加させるための，前記線形フィードバッ
    ク・シフトレジスタ・ジェネレータに直列に接続された
    置換テーブルから成る，ところの装置。
  9. 【請求項９】 秘密保護プロセッサをクロックするため
    の装置であって，可変周波数ソースと，クロックパルス
    の実質的に予想不能なストリームを与えるべく前記可変
    周波数ソースを実質的にランダムに変調するための手段
    と，前記秘密保護プロセッサのクロック入力へクロック
    パルスの前記予想不能ストリームを印加するための手段
    と，から成る装置。
  10. 【請求項１０】 請求項９に記載の装置であって，前記
    変調手段は，前記ストリームの後続クロックパルスに対
    しディレイを選択するべく，実質的にランダムな制御信
    号を出力するために前記ストリーム内の先行クロックパ
    ルスに応答する複数の線形フィードバック・シフトレジ
    スタ・ジェネレータから成る，ところの装置。
  11. 【請求項１１】 請求項１０に記載の装置であって，さ
    らに前記制御信号の非線形性を増加させるための，前記
    線形フィードバック・シフトレジスタ・ジェネレータに
    直列に接続された置換テーブルから成る，ところの装
    置。
  12. 【請求項１２】 請求項１０または１１に記載の装置で
    あって，前記変調手段がさらに，異なる選択的ディレイ
    のパルスを受信するよう接続されたマルチプレクサであ
    って，前記実質的に予想不能ストリームを形成する実質
    的にランダムなディレイパルスを出力するための，前記
    実質的にランダムな制御信号に応答するマルチプレクサ
    から成る，ところの装置。
  13. 【請求項１３】 請求項９に記載の装置であって，前記
    可変周波数ソースは複数の選択可能固定周波数ソースか
    ら成り，前記変調手段は実質的にランダムに前記固定周
    波数ソースのうち異なるものを選択する，ところの装
    置。
  14. 【請求項１４】 請求項９から１３に記載の装置であっ
    て，前記可変周波数ソースはアナログオシレータから成
    る，ところの装置。
  15. 【請求項１５】 請求項９から１３に記載の装置であっ
    て，前記可変周波数ソースはディジタルオシレータから
    成る，ところの装置。
  16. 【請求項１６】 秘密保護プロセッサをクロックする方
    法であって，実質的に予想不能なクロック信号を与える
    べく，クロックストリーム内のクロックパルスを実質的
    にランダムに変化させる工程と，前記プロセッサのふる
    まいを観測する試みを妨害するために，前記秘密保護プ
    ロセッサを前記実質的に予想不能なクロック信号でクロ
    ックする工程と，から成る方法。
  17. 【請求項１７】 請求項１６に記載の方法であって，前
    記予想不能クロック信号内のパルスは，前記秘密保護プ
    ロセッサの最小及び最大の動作比を超えない範囲の比で
    変化する，ところの方法。
  18. 【請求項１８】 請求項１７に記載の方法であって，前
    記範囲は前記最小動作比から前記最大動作比へ実質的に
    延長する，ところの方法。
JP6333757A 1993-12-21 1994-12-19 秘密保護マイクロプロセッサのためのクロック周波数変調 Pending JPH07239837A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US167782 1993-12-21
US08/167,782 US5404402A (en) 1993-12-21 1993-12-21 Clock frequency modulation for secure microprocessors

Publications (1)

Publication Number Publication Date
JPH07239837A true JPH07239837A (ja) 1995-09-12

Family

ID=22608810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6333757A Pending JPH07239837A (ja) 1993-12-21 1994-12-19 秘密保護マイクロプロセッサのためのクロック周波数変調

Country Status (8)

Country Link
US (1) US5404402A (ja)
EP (1) EP0660562B1 (ja)
JP (1) JPH07239837A (ja)
KR (1) KR100210524B1 (ja)
AT (1) ATE196581T1 (ja)
DE (1) DE69425952T2 (ja)
NO (1) NO944432L (ja)
TW (1) TW228042B (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09230957A (ja) * 1996-02-19 1997-09-05 Sgs Thomson Microelectron Sa 集積回路の刻時制御方法及びその方法を適用した集積回路
JPH09282156A (ja) * 1996-04-17 1997-10-31 Ricoh Co Ltd プログラム保護装置及びプログラム保護方法
JPH10507561A (ja) * 1996-03-07 1998-07-21 セー・ペー・８・トランザツク 改良型集積回路と、該集積回路の使用方法
JPH10222065A (ja) * 1997-02-03 1998-08-21 Nippon Telegr & Teleph Corp <Ntt> 冪乗剰余演算方法及び装置
JP2000501541A (ja) * 1997-06-26 2000-02-08 ブル・セー・ペー・８ 予測不可能なマイクロプロセッサまたはマイクロコンピュータ
JP2000259799A (ja) * 1999-03-09 2000-09-22 Hitachi Ltd Ｉｃカードと半導体集積回路装置
JP2001094550A (ja) * 1999-09-17 2001-04-06 Toshiba Corp 信号処理装置
JP2003502905A (ja) * 1999-06-11 2003-01-21 ジェネラル・インストルメント・コーポレーション 暗号演算に対するパワーアタックおよびタイミングアタックへの対策
JP2003244104A (ja) * 2002-02-21 2003-08-29 Ntt Advanced Technology Corp 漏洩電磁波による情報再生の防止方法、及び情報機器
JP2003263617A (ja) * 2001-12-19 2003-09-19 Koninkl Philips Electronics Nv 無許可アクセスに対する回路の安全性を向上させる方法及び装置
JP2005512240A (ja) * 2001-12-13 2005-04-28 キャナル プラス テクノロジーズ 電気式解析から保護されるデジタル電子部品
JP2006510127A (ja) * 2002-12-12 2006-03-23 エイアールエム リミテッド データ処理装置内の命令タイミング制御
JP2018528719A (ja) * 2015-09-25 2018-09-27 ジエマルト・エス・アー ランダムクロック発生器
JP2018182737A (ja) * 2017-04-19 2018-11-15 シーゲイト テクノロジー エルエルシーＳｅａｇａｔｅ Ｔｅｃｈｎｏｌｏｇｙ ＬＬＣ 電力変動攻撃対策を有するコンピューティングシステム
JP2018535606A (ja) * 2016-02-23 2018-11-29 グーグル エルエルシー 暗号攻撃に対する防御のためのクロック周期ランダム化

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923191A (en) * 1997-05-08 1999-07-13 Vlsi Technology, Inc. Device and a method for monitoring a system clock signal
CA2316227C (en) * 1998-01-02 2009-08-11 Cryptography Research, Inc. Leak-resistant cryptographic method and apparatus
US7587044B2 (en) * 1998-01-02 2009-09-08 Cryptography Research, Inc. Differential power analysis method and apparatus
FR2776410B1 (fr) * 1998-03-20 2002-11-15 Gemplus Card Int Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur
DE19828936A1 (de) * 1998-05-29 1999-12-02 Siemens Ag Verfahren und Vorrichtung zum Verarbeiten von Daten
JP2002517787A (ja) * 1998-05-29 2002-06-18 インフィネオン テクノロジース アクチエンゲゼルシャフト データ処理方法および装置
US20030118190A1 (en) * 1998-05-29 2003-06-26 Siemens Aktiengesellschaft Method and apparatus for processing data where a part of the current supplied is supplied to an auxiliary circuit
EP2280502B1 (en) 1998-06-03 2018-05-02 Cryptography Research, Inc. Using unpredictable information to Resist Discovery of Secrets by External Monitoring
EP1926241A3 (en) 1998-06-03 2009-03-11 Cryptography Research Inc. Using unpredictable information to minimize leakage from smartcards and other cryptosystems
JP2002519722A (ja) * 1998-06-03 2002-07-02 クリプターグラフィー リサーチ インコーポレイテッド スマートカードおよび他の暗号システム用の、漏洩を最小に抑える、改良ｄｅｓおよび他の暗号プロセス
TW375721B (en) * 1998-06-17 1999-12-01 Ind Tech Res Inst DES chip processor capable of executing data encryption standard (DES) operation
JP4216475B2 (ja) 1998-07-02 2009-01-28 クリプターグラフィー リサーチ インコーポレイテッド 漏洩抵抗力を有する暗号索引付き鍵の更新方法及びデバイス
US6865675B1 (en) * 1998-07-14 2005-03-08 Koninklijke Philips Electronics N.V. Method and apparatus for use of a watermark and a unique time dependent reference for the purpose of copy protection
DE19936938A1 (de) * 1998-09-30 2000-04-06 Philips Corp Intellectual Pty Datenverarbeitungseinrichtung und Verfahren zu dessen Betrieb zum Verhindern einer differentiellen Stromverbrauchanalyse
FR2790347B1 (fr) * 1999-02-25 2001-10-05 St Microelectronics Sa Procede de securisation d'un enchainement d'operations realisees par un circuit electronique dans le cadre de l'execution d'un algorithme
DE19921633A1 (de) * 1999-05-10 2000-11-16 Deutsche Telekom Ag Verfahren zur Implementierung kryptographischer Algorithmen
DE59914370D1 (de) * 1999-11-03 2007-07-19 Infineon Technologies Ag Kodiervorrichtung
DE19955601C2 (de) 1999-11-18 2001-11-29 Infineon Technologies Ag Verfahren zur Durchführung von Auto-Refresh-Sequenzen an einem DRAM
MXPA02005352A (es) * 1999-12-02 2003-01-28 Infineon Technologies Ag Arreglo de microprocesador que tiene una funcion de codificacion.
JP3848573B2 (ja) * 2000-01-18 2006-11-22 インフィネオン テクノロジーズ アクチエンゲゼルシャフト マイクロプロセッサシステム
GB2365153A (en) * 2000-01-28 2002-02-13 Simon William Moore Microprocessor resistant to power analysis with an alarm state
FR2808360B1 (fr) * 2000-04-28 2002-06-28 Gemplus Card Int Procede de contre mesure dans un microcircuit mettant en oeuvre le procede et carte a puce comportant ledit microcircuit
JP4683442B2 (ja) * 2000-07-13 2011-05-18 富士通フロンテック株式会社 処理装置および集積回路
US7620832B2 (en) * 2000-09-20 2009-11-17 Mips Technologies, Inc. Method and apparatus for masking a microprocessor execution signature
US6507247B2 (en) * 2001-02-27 2003-01-14 Corrent Corporation Circuit and method for generating a variable frequency clock signal
DE10111435A1 (de) * 2001-03-09 2002-09-26 Infineon Technologies Ag Vorrichtung und Verfahren zum Ausführen von Operationen mit einer einstellbaren Geschwindigkeit
US7318145B1 (en) 2001-06-01 2008-01-08 Mips Technologies, Inc. Random slip generator
EP1293856A1 (fr) * 2001-09-18 2003-03-19 EM Microelectronic-Marin SA Circuit Intégré sécurisé comprenant des parties à caractère confidentiel, et procédé pour sa mise en action
JP4045777B2 (ja) * 2001-10-30 2008-02-13 株式会社日立製作所 情報処理装置
JP3672874B2 (ja) * 2002-01-25 2005-07-20 Ｎｅｃマイクロシステム株式会社 データ処理装置
DE10217291B4 (de) * 2002-04-18 2005-09-29 Infineon Technologies Ag Datenverarbeitungsvorrichtung und Verfahren zum Betreiben eines Datenverarbeitungsmoduls
US7248696B2 (en) * 2002-09-12 2007-07-24 International Business Machines Corporation Dynamic system bus encryption using improved differential transitional encoding
EP1496641A3 (en) * 2003-07-07 2005-03-02 Sony Corporation Cryptographic processing apparatus, cryptographic processing method and computer program
TWI249092B (en) * 2003-08-12 2006-02-11 Novatek Microelectronics Corp A frequency synthesizer using interpolation and linear feedback shift register (LFSR)
US7502468B2 (en) * 2003-09-02 2009-03-10 Ncipher Corporation Ltd. Method and system for generating a cryptographically random number stream
EP1513285A1 (en) * 2003-09-05 2005-03-09 Mediacrypt AG Method for generating pseudo-random sequence
FR2861474B1 (fr) * 2003-10-24 2007-04-27 Atmel Corp Procede et appareil pour une periode de traitement variable dans un circuit integre
US7382824B1 (en) * 2004-08-13 2008-06-03 Emc Corporaration Method and apparatus for accurate modeling of multi-domain clock interfaces
US7574137B1 (en) * 2006-05-05 2009-08-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Multi-wavelength time-coincident optical communications system and methods thereof
EP1855402A1 (en) * 2006-05-11 2007-11-14 Koninklijke Philips Electronics N.V. Transmission, reception and synchronisation of two data streams
US8301890B2 (en) * 2006-08-10 2012-10-30 Inside Secure Software execution randomization
US7613907B2 (en) * 2006-08-11 2009-11-03 Atmel Corporation Embedded software camouflage against code reverse engineering
US7554865B2 (en) * 2006-09-21 2009-06-30 Atmel Corporation Randomizing current consumption in memory devices
US7613915B2 (en) * 2006-11-09 2009-11-03 BroadOn Communications Corp Method for programming on-chip non-volatile memory in a secure processor, and a device so programmed
US8255702B1 (en) 2009-12-03 2012-08-28 Altera Corporation Programmable logic device with improved security
US9213835B2 (en) * 2010-04-07 2015-12-15 Xilinx, Inc. Method and integrated circuit for secure encryption and decryption
US8522052B1 (en) 2010-04-07 2013-08-27 Xilinx, Inc. Method and integrated circuit for secure encryption and decryption
US20110299678A1 (en) * 2010-06-07 2011-12-08 Alexander Roger Deas Secure means for generating a specific key from unrelated parameters
FR2980657B1 (fr) * 2011-09-28 2014-06-20 Oberthur Technologies Circuit electronique presentant une desynchronisation materielle au sein d'une periode d'horloge
US9755822B2 (en) 2013-06-19 2017-09-05 Cryptography Research, Inc. Countermeasure to power analysis attacks through time-varying impedance of power delivery networks
IL234956A (en) 2014-10-02 2017-10-31 Kaluzhny Uri Data bus protection with enhanced key entropy
US10019571B2 (en) * 2016-03-13 2018-07-10 Winbond Electronics Corporation Protection from side-channel attacks by varying clock delays
CN105894079B (zh) * 2016-04-22 2019-03-15 上海东软载波微电子有限公司 时钟加扰电路
US10255462B2 (en) 2016-06-17 2019-04-09 Arm Limited Apparatus and method for obfuscating power consumption of a processor
US10200192B2 (en) 2017-04-19 2019-02-05 Seagate Technology Llc Secure execution environment clock frequency hopping
JP2019012944A (ja) * 2017-06-30 2019-01-24 株式会社デンソー クロック信号生成回路
CN109254617B (zh) * 2017-07-14 2020-11-06 华为技术有限公司 时钟信号产生方法以及装置
CN110726483B (zh) * 2019-09-30 2021-10-08 安徽问天量子科技股份有限公司 抵御雪崩过渡区攻击的装置及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392021A (en) * 1980-07-28 1983-07-05 Technical Communications Corporation Secure facsimile transmission system using time-delay modulation
IE54401B1 (en) * 1982-05-21 1989-09-27 Marconi Co Ltd Random sequence generators
US4819164A (en) * 1983-12-12 1989-04-04 Texas Instruments Incorporated Variable frequency microprocessor clock generator
US4905176A (en) * 1988-10-28 1990-02-27 International Business Machines Corporation Random number generator circuit
FR2638869B1 (fr) * 1988-11-10 1990-12-21 Sgs Thomson Microelectronics Dispositif de securite contre la detection non autorisee de donnees protegees
US5001756A (en) * 1989-08-11 1991-03-19 Motorola, Inc. Decryption device with variable clock
US5214704A (en) * 1989-10-04 1993-05-25 Teledyne Industries, Inc. Nonlinear dynamic substitution devices and methods for block substitutions

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008065843A (ja) * 1996-02-19 2008-03-21 St Microelectronics Sa 集積回路の刻時制御方法及びその方法を適用した集積回路
JPH09230957A (ja) * 1996-02-19 1997-09-05 Sgs Thomson Microelectron Sa 集積回路の刻時制御方法及びその方法を適用した集積回路
JPH10507561A (ja) * 1996-03-07 1998-07-21 セー・ペー・８・トランザツク 改良型集積回路と、該集積回路の使用方法
JP2001296935A (ja) * 1996-03-07 2001-10-26 Cp8 Transac 改良型集積回路と、該集積回路の使用方法
JPH09282156A (ja) * 1996-04-17 1997-10-31 Ricoh Co Ltd プログラム保護装置及びプログラム保護方法
JPH10222065A (ja) * 1997-02-03 1998-08-21 Nippon Telegr & Teleph Corp <Ntt> 冪乗剰余演算方法及び装置
JP2000501541A (ja) * 1997-06-26 2000-02-08 ブル・セー・ペー・８ 予測不可能なマイクロプロセッサまたはマイクロコンピュータ
JP2000259799A (ja) * 1999-03-09 2000-09-22 Hitachi Ltd Ｉｃカードと半導体集積回路装置
JP2003502905A (ja) * 1999-06-11 2003-01-21 ジェネラル・インストルメント・コーポレーション 暗号演算に対するパワーアタックおよびタイミングアタックへの対策
JP2001094550A (ja) * 1999-09-17 2001-04-06 Toshiba Corp 信号処理装置
JP2005512240A (ja) * 2001-12-13 2005-04-28 キャナル プラス テクノロジーズ 電気式解析から保護されるデジタル電子部品
JP2003263617A (ja) * 2001-12-19 2003-09-19 Koninkl Philips Electronics Nv 無許可アクセスに対する回路の安全性を向上させる方法及び装置
JP2003244104A (ja) * 2002-02-21 2003-08-29 Ntt Advanced Technology Corp 漏洩電磁波による情報再生の防止方法、及び情報機器
JP2006510127A (ja) * 2002-12-12 2006-03-23 エイアールエム リミテッド データ処理装置内の命令タイミング制御
JP2018528719A (ja) * 2015-09-25 2018-09-27 ジエマルト・エス・アー ランダムクロック発生器
JP2018535606A (ja) * 2016-02-23 2018-11-29 グーグル エルエルシー 暗号攻撃に対する防御のためのクロック周期ランダム化
JP2020058034A (ja) * 2016-02-23 2020-04-09 グーグル エルエルシー 暗号攻撃に対する防御のためのクロック周期ランダム化
US10958414B2 (en) 2016-02-23 2021-03-23 Google Llc Clock period randomization for defense against cryptographic attacks
US11750361B2 (en) 2016-02-23 2023-09-05 Google Llc Clock period randomization for defense against cryptographic attacks
JP2018182737A (ja) * 2017-04-19 2018-11-15 シーゲイト テクノロジー エルエルシーＳｅａｇａｔｅ Ｔｅｃｈｎｏｌｏｇｙ ＬＬＣ 電力変動攻撃対策を有するコンピューティングシステム

Also Published As

Publication number Publication date
ATE196581T1 (de) 2000-10-15
KR100210524B1 (ko) 1999-07-15
KR950023026A (ko) 1995-07-28
EP0660562A3 (en) 1997-06-18
EP0660562A2 (en) 1995-06-28
DE69425952T2 (de) 2001-05-10
NO944432L (no) 1995-06-22
DE69425952D1 (de) 2000-10-26
EP0660562B1 (en) 2000-09-20
TW228042B (en) 1994-08-11
NO944432D0 (no) 1994-11-18
US5404402A (en) 1995-04-04

Similar Documents

Publication Publication Date Title
JPH07239837A (ja) 秘密保護マイクロプロセッサのためのクロック周波数変調
US9608804B2 (en) Secure key authentication and ladder system
JP3655921B2 (ja) 伝送地点において複数のサービスを一意的に暗号化するための方法及び装置
KR100726871B1 (ko) 보안 요소로부터 디코더에 송신된 정보 항목을 보호하는방법 및 이를 사용한 보호 시스템
CN1655495B (zh) 用于以强配对将安全密钥传送到目标用户的系统和方法
AU685416B2 (en) Methods and apparatus for uniquely encrypting data at a plurality of data transmission sites
US5115467A (en) Signal encryption apparatus for generating common and distinct keys
USRE33189E (en) Security system for SSTV encryption
JPH06125554A (ja) 加入衛星テレビジョン暗号化用防護方法
US5243650A (en) Method and apparatus for encryption/decryption of digital multisound in television
US8229115B2 (en) Use of copyright text in key derivation function
JPH08195735A (ja) デコーダ装置
JPH065956B2 (ja) テレビジョン信号のスクランブル又はデスクランブル方法及びテレビジヨン受像機
KR20110066871A (ko) 수신기로의 제어 워드들의 제공
US4876718A (en) Secure data packet transmission system and method
US4464678A (en) Time window key system for video scrambling
JP2004515159A (ja) 条件付きアクセス・システムのためのしきい値暗号方法およびシステム
RU2534925C2 (ru) Способ защиты, способ расшифрования, носитель информации и терминал для способа защиты
KR100226625B1 (ko) 비디오 신호의 암호화 장치
KR960012504B1 (ko) 종합유선방송용 영상신호 스크램블 및 디스크램블 장치
JPH046142B2 (ja)
JPS63245191A (ja) 加入放送システム