JP2002517787A - データ処理方法および装置 - Google Patents

データ処理方法および装置

Info

Publication number
JP2002517787A
JP2002517787A JP2000552567A JP2000552567A JP2002517787A JP 2002517787 A JP2002517787 A JP 2002517787A JP 2000552567 A JP2000552567 A JP 2000552567A JP 2000552567 A JP2000552567 A JP 2000552567A JP 2002517787 A JP2002517787 A JP 2002517787A
Authority
JP
Japan
Prior art keywords
random number
data
control device
number generator
encoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000552567A
Other languages
English (en)
Inventor
ゼトラク ホルガー
ゼーネ ペーター
スモラ ミヒャエル
ヴァルシュタープ シュテファン
Original Assignee
インフィネオン テクノロジース アクチエンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19828936A external-priority patent/DE19828936A1/de
Application filed by インフィネオン テクノロジース アクチエンゲゼルシャフト filed Critical インフィネオン テクノロジース アクチエンゲゼルシャフト
Publication of JP2002517787A publication Critical patent/JP2002517787A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • G06F7/723—Modular exponentiation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • G06F2207/7223—Randomisation as countermeasure against side channel attacks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • G06F2207/7266—Hardware adaptation, e.g. dual rail logic; calculate add and double simultaneously
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
    • G06F2211/007—Encryption, En-/decode, En-/decipher, En-/decypher, Scramble, (De-)compress
    • G06F2211/008—Public Key, Asymmetric Key, Asymmetric Encryption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2107—File encryption

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Storage Device Security (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】 データの暗号化および／または復号方法に関する。ここで暗号化用または復号用データは複数の択一手段と同値の暗号化ステップまたは復号ステップから選択されるか、および／または順次に動作する複数の暗号化ステップまたは復号ステップから形成される。その際に、選択された暗号化ステップまたは復号ステップはランダムに選択されているか、および／または暗号化ステップまたは復号ステップはランダムに変更されている。

Description

【発明の詳細な説明】
【０００１】 本発明はデータの処理方法および装置に関する。一般のデータ処理の分野では
、今日ますますセキュリティの観点が重要視されてきている。これは許可されて
いないデータをデータ処理装置から取り出そうと試みるものが増えているからで
ある。これを阻止するために、保護すべきデータを暗号化する暗号プロセスが適
用されることが多くなっている。このため特に“公開鍵プロセス”が使用される
。これはシステムのそれぞれの加入者が、秘密鍵の部分と公開鍵の部分とから成
る鍵の組を所有するものである。加入者のセキュリティは秘密鍵の部分が権限の
ない者にとって未知であることに基づいている。この種のプロセスは特にセキュ
リティが必要とされるコンポーネント、例えばチップカードや装置に挿入して使
用される電子回路（ＩＣとして周知である）などでしばしば行われており、この
プロセス自体は実現されている。したがってこの秘密鍵の部分とセキュリティす
べきコンポーネントとが分離しないようにする必要がある。
【０００２】 また最近では、セキュリティされているコンポーネントの鍵を盗聴する攻撃が
知られるようになった。これは例えばセキュリティされるコンポーネントの電流
消費を測定することによって行われる。電流特性を頻繁に反復して監視すること
により、暗号化過程が実行されているとわかっていれば、最終的には鍵の推論が
可能になってしまう。
【０００３】 したがって本発明の課題は、秘密のキーワードを盗聴することに対するセキュ
リティを向上させる暗号化方法および装置を提供することである。
【０００４】 この課題は本発明により請求項１に記載の方法、および請求項３に記載の手段
により解決される。
【０００５】 暗号化プロセスおよび復号プロセスとこれらのプロセスに随伴する演算とが制
御されることにより、外部からアクセスできるパラメータ（例えば電流消費）の
測定を頻繁に反復したとしても、使用されている鍵を推論することはできなくな
る。
【０００６】 本発明の他の有利な実施形態は従属請求項に記載されている。以下に本発明を
図を参照ながら実施例に則して説明する。ここで図１には本発明の装置の第１の
実施例が示されている。図２には本発明の装置の第２の実施例が示されており、
この実施例に則して本発明の方法を説明する。図３には第３の実施例が示されて
いる。
【０００７】 参照番号１、２で、例えばマイクロコントローラ２および計算機構１から成る
保護すべき回路が示されている。マイクロコントローラ２は計算機構１を制御し
、その際に例えば暗号化過程を実行する。保護すべきこの装置には電流Ｉが供給
され、この電流は測定装置７によって検出可能であり、これにより保護すべき回
路１、２での過程を推論することができる。さらに付加的な回路装置６が設けら
れており、この回路装置は乱数発生器３を介して制御される。この乱数発生器は
例えばシーケンスジェネレータとして線形フィードバックシフトレジスタのかた
ちで構成されており、スタート値がローディングされ、擬似乱数シーケンス（０
，１）を形成する。この場合スタート値はランダムに形成してもよいし、また制
御装置によって例えばキーワードに基づいて形成してもよく、さらにこれら２つ
の手段を組み合わせることもできる。乱数発生器によって形成されたシーケンス
は付加的な回路装置６のスイッチＳを制御し、これによりスイッチＳに直列接続
されたコンデンサがそれぞれその時点で形成された乱数シーケンスに相応に充電
される。このようにして保護すべき回路１、２の電流消費は付加的な回路装置６
、すなわちコンデンサの充電電流により秘匿される。この装置の電流消費全体を
低減するために、付加的な回路装置６が連続して電流消費に寄与する必要はない
。回路装置は暗号化ないし復号の期間中のみ動作するように制限することができ
る。
【０００８】 図２には本発明の別の実施例が示されている。この場合計算機構１、制御装置
２、乱数発生器３、およびメモリ装置５が共通のバス４に接続されている。この
バスは外部からインタフェース９を介してアクセス可能である。インタフェース
９を介して例えば暗号化すべきデータないし復号すべきデータが供給される。メ
モリ装置５には秘密のキーワードが記憶されており、このキーワードは制御装置
２によって制御されて計算機構１へ供給され、これによりインタフェース９を介
してデータバスから供給されるデータが暗号化ないし復号される。乱数発生器３
は乱数を発生し、この乱数が制御装置２へ供給され、制御装置は乱数に基づいて
計算機構１を制御する。その際に２つの手段が可能である。
【０００９】 計算機構１は乱数に基づいて制御装置２により制御され、暗号化アルゴリズム
または復号アルゴリズムはそれぞれの乱数に相応して変調される。これは暗号化
アルゴリズムないし復号アルゴリズムにおいて暗号化ないし復号に対して決定的
な影響を与えることなくランダムな値で動作する計算演算が行われることを意味
する。
【００１０】 続いて暗号化ないし復号アルゴリズムのバリエーションの実施例を説明する。
【００１１】 周知の方法はいわゆるＲＳＡプロセスである。このプロセスはモジュロＮの未
知の剰余類の部分群において動作し、べき乗はモジュロＮの乗算から合成される
。モジュロｐの楕円曲線に対するプロトコルのバリエーションはモジュロの加法
および乗法から成る基底演算、いわゆる楕円曲線の点群における加算および逓倍
を有しており、これはべき乗として合成される。第３の大きなグループは有限体
上の楕円曲線から成り、この有限体の元の数は素数のべき乗、例えば２のべき乗
であることが多い。この構造は共通してＧＦ（ｐｎ）として表されている。基底
計算はこの体では、体の元を基礎体ＧＦ（ｐ）または他の適切な中間体の係数を
有する多項式として表すことにより行われる。多項式は固定の体の多項式のモジ
ュロの乗算により相互結合されており、係数により加算される。このようにして
ＧＦ（ｐｎ）ないし楕円曲線での演算がモジュロ計算演算として行われる。この
場合以下の３つの本発明の方法に相応するバリエーション手段が得られる。
【００１２】 ａ）モジュロＮはｒ＊Ｎで置換され、ここでｒは０とは異なる乱数である。ＧＦ
（ｐｎ）の場合、体の多項式はランダムに選択された０とは異なる多項式との積
により置換される。このステップは計算に入る前または部分ステップの前に行う
べきであり、続いてモジュロＮの結果ないし部分結果の換算により補償される。
【００１３】 ｂ）モジュロ計算の演算の入力パラメータＸは値Ｘ＋ｓ＊Ｎによって置換され、
ここでｓは乱数である。これは種々の計算ステップで行われる。同じ演算の複数
の入力パラメータを相応に変更することも可能である。
【００１４】 ｃ）べき乗ＥはＥ＋ｔ＊ｑで置換され、ここでｔは乱数であり、ｑはいわゆる実
行すべきべき乗の基底の位数であるか、または適切な倍数である。ｑのべき乗の
値はシステムパラメータから導出することが多い。モジュロＮ ｑ＝φ（Ｎ）の
べき乗および電気的な曲線ｑに対してはこの曲線の点の数が選択される。ここで
しばしばより良好な選択手段が与えられる。
【００１５】 別の手段は、供給された乱数にしたがってランダムに選択された選択的かつ同
値の暗号化アルゴリズムないし復号アルゴリズムを計算機構１内で実行すること
である。
【００１６】 前述の暗号化アルゴリズムないし復号アルゴリズムの変調の際には装置の電流
消費が乱数によって変更されるだけではなく、必要な計算時間も変更される。こ
のことも測定量として秘密鍵を推論するために使用できる。同様のことが同値の
計算演算のランダム制御された選択にもあてはまる。
【００１７】 第３の手段は図１の実施例に類似して付加的な回路ユニット６を設け（このこ
とは破線で図示されている）、これを同様に供給装置４に接続することである。
制御装置２は付加的な回路装置６を乱数発生器２から供給装置４を介して供給さ
れた乱数にしたがって制御する。図示の装置全体の電流消費の解析はしたがって
計算機構１の動作のみによっては求められず、付加的な回路装置においてランダ
ムに制御される電流消費を求めなければならない。
【００１８】 さらにそれぞれのアルゴリズムを付加的な回路ユニット６により“ダミー動作
”として組み合わせることも有効であることを付言しておく。
【００１９】 図３には本発明の第３の実施例が示されている。ここではＣＰＵのかたちの制
御装置２にデータ端子Ｄを介してデータが供給される。同時に“ウェイトステー
ト端子”ＷＳが乱数発生器３に接続される。乱数発生器３はここでは乱数シーケ
ンス“１”、“０”を形成する。プログラミングに相応してこの場合つねに“１
”、“０”が入力側に印加され、ＣＰＵの動作が停止または再開される。これに
よりＣＰＵの動作は確かに図示されていないクロック発生器に同期して動作する
が、均一的な処理サイクルは有さない。このように固定の均一的なフレームが存
在しないので、ＣＰＵの処理過程を監視しても簡単には読み取れず、解析もきわ
めて困難となる。これはＣＰＵ内で処理すべき過程が“消滅”してしまうことを
意味する。この種の装置の扱いやすさを向上させるために、乱数発生器３はどの
時間フレームで処理を最大に経過させるかを定めることができるようにプログラ
ミングされる。特にこのためにシステム全体が故障しているか否かを検出する必
要はない。
【００２０】 特に、図１または図２の装置を備えた図３の装置、またはこれらの装置を組み
合わせることにより、例えばシステム全体の処理を解析することが困難となるの
で有利である。
【図面の簡単な説明】
【図１】 本発明の装置の第１の実施例を示す図である。
【図２】 本発明の装置の第２の実施例を示す図である。
【図３】 本発明の装置の第３の実施例を示す図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年７月１４日（２０００．７．１４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】 また最近では、セキュリティされているコンポーネントの鍵を盗聴する攻撃が
知られるようになった。これは例えばセキュリティされるコンポーネントの電流
消費を測定することによって行われる。電流特性を頻繁に反復して監視すること
により、暗号化過程が実行されているとわかっていれば、最終的には鍵の推論が
可能になってしまう。 米国特許第４９３２０５３号明細書からは、乱数発生器によって駆動されるメ
モリセルを乱数発生器から出力されたデータに基づいて動作させる方法が公知で
ある。メモリセルの電流消費はその駆動に基づいているので、装置全体の電流消
費はランダムに分散されたメモリセルの電流消費により、全体としてはランダム
に定められている。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＢＲ，ＣＮ，Ｉ Ｎ，ＪＰ，ＫＲ，ＭＸ，ＲＵ，ＵＡ (72)発明者 ミヒャエル スモラ ドイツ連邦共和国 ミュンヘン ユタシュ トラーセ 17 (72)発明者 シュテファン ヴァルシュタープ ドイツ連邦共和国 ミュンヘン グスタフ −ハイネマン−リング 55 Ｆターム(参考） 5J104 AA04 AA44 FA01 JA24 NA23

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 処理ユニット（１、２）においてデータ線路を介して供給さ
    れたデータを処理し、 付加信号を前記処理ユニットへ供給し、 該付加信号に依存して処理を行う、 ことを特徴とするデータ処理方法。
  2. 【請求項２】 前記付加信号を乱数発生器により制御する、請求項１記載の
    方法。
  3. 【請求項３】 適切な位置でオペランドに乱数を加え、別の適切な位置で相
    応の補償オペランドに同じ乱数を加える、請求項２記載の方法。
  4. 【請求項４】 データの処理を複数の個別のステップから形成し、該個別の
    ステップを複数の択一手段と同値の個別ステップから選択するか、および／また
    は順次に動作する複数の可変の個別ステップから形成し、その際に選択および／
    または変更を前記付加信号に基づいて行う、請求項２記載の方法。
  5. 【請求項５】 供給装置（４）を介してデータが供給される計算装置（１）
    と、乱数発生器（３）と、前記計算装置を制御する制御装置（２）とを有してお
    り、 乱数発生器（３）の出力信号により制御装置（２）および／または計算装置（
    ２）が制御される、 ことを特徴とする請求項１記載の方法を実施する装置。
  6. 【請求項６】 前記制御装置（２）には補助回路（６）が接続されており、
    該補助回路は制御装置（２）により乱数発生器（３）から供給される出力信号に
    基づいて制御される、請求項５記載の装置。
JP2000552567A 1998-05-29 1999-05-14 データ処理方法および装置 Withdrawn JP2002517787A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE19824163.1 1998-05-29
DE19824163 1998-05-29
DE19828936.7 1998-06-29
DE19828936A DE19828936A1 (de) 1998-05-29 1998-06-29 Verfahren und Vorrichtung zum Verarbeiten von Daten
PCT/DE1999/001461 WO1999063419A1 (de) 1998-05-29 1999-05-14 Verfahren und vorrichtung zum verarbeiten von daten

Publications (1)

Publication Number Publication Date
JP2002517787A true JP2002517787A (ja) 2002-06-18

Family

ID=26046521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000552567A Withdrawn JP2002517787A (ja) 1998-05-29 1999-05-14 データ処理方法および装置

Country Status (6)

Country Link
EP (1) EP1080400B1 (ja)
JP (1) JP2002517787A (ja)
CN (1) CN100530025C (ja)
AT (1) ATE227445T1 (ja)
BR (1) BR9910802A (ja)
WO (1) WO1999063419A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000305453A (ja) * 1999-04-21 2000-11-02 Nec Corp 暗号化装置，復号装置，および暗号化・復号装置
JP2008502283A (ja) * 2004-06-08 2008-01-24 エイチアールエル　ラボラトリーズ，エルエルシー 差分電力解析を妨害する命令マスクや他の手法を備えた暗号アーキテクチャ
JP2008067416A (ja) * 2000-01-31 2008-03-21 Oberthur Card Systems Sa ２つの電子的エンティティ間における暗号プロトコル実行方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7587044B2 (en) 1998-01-02 2009-09-08 Cryptography Research, Inc. Differential power analysis method and apparatus
WO1999035782A1 (en) 1998-01-02 1999-07-15 Cryptography Research, Inc. Leak-resistant cryptographic method and apparatus
IL139935A (en) 1998-06-03 2005-06-19 Cryptography Res Inc Des and other cryptographic processes with leak minimization for smartcards and other cryptosystems
CA2334597C (en) 1998-07-02 2007-09-04 Cryptography Research, Inc. Leak-resistant cryptographic indexed key update

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2638869B1 (fr) * 1988-11-10 1990-12-21 Sgs Thomson Microelectronics Dispositif de securite contre la detection non autorisee de donnees protegees
US5404402A (en) * 1993-12-21 1995-04-04 Gi Corporation Clock frequency modulation for secure microprocessors
US5533123A (en) * 1994-06-28 1996-07-02 National Semiconductor Corporation Programmable distributed personal security
DE19523466C1 (de) * 1995-06-28 1997-04-03 Informatikzentrum Der Sparkass Verfahren zur gegenseitigen Authentifikation von elektronischen Partnern mit einem Rechnersystem
FR2745099B1 (fr) * 1996-02-19 1998-03-27 Sgs Thomson Microelectronics Procede de sequencement d'un circuit integre

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000305453A (ja) * 1999-04-21 2000-11-02 Nec Corp 暗号化装置，復号装置，および暗号化・復号装置
JP2008067416A (ja) * 2000-01-31 2008-03-21 Oberthur Card Systems Sa ２つの電子的エンティティ間における暗号プロトコル実行方法
JP2008502283A (ja) * 2004-06-08 2008-01-24 エイチアールエル　ラボラトリーズ，エルエルシー 差分電力解析を妨害する命令マスクや他の手法を備えた暗号アーキテクチャ
JP2011239461A (ja) * 2004-06-08 2011-11-24 Hrl Laboratories Llc 差分電力解析を妨害する命令マスクや他の手法を備えた暗号アーキテクチャ
JP2012095345A (ja) * 2004-06-08 2012-05-17 Hrl Lab Llc 差分電力解析を妨害する命令マスクや他の手法を備えた暗号アーキテクチャ
JP2013141323A (ja) * 2004-06-08 2013-07-18 Hrl Lab Llc 差分電力解析を妨害する命令マスクや他の手法を備えた暗号アーキテクチャ

Also Published As

Publication number Publication date
WO1999063419A1 (de) 1999-12-09
BR9910802A (pt) 2001-02-13
ATE227445T1 (de) 2002-11-15
CN100530025C (zh) 2009-08-19
EP1080400A1 (de) 2001-03-07
EP1080400B1 (de) 2002-11-06
CN1303493A (zh) 2001-07-11

Similar Documents

Publication Publication Date Title
Wollinger et al. Security on FPGAs: State-of-the-art implementations and attacks
US6876745B1 (en) Method and apparatus for elliptic curve cryptography and recording medium therefore
US8280041B2 (en) Chinese remainder theorem-based computation method for cryptosystems
US20210021405A1 (en) Key sequence generation for cryptographic operations
Lin et al. A high-throughput low-cost AES cipher chip
KR20070085129A (ko) 인크립션 프로세싱 방법 및 인크립션 프로세싱 장치
GB2318709A (en) Private key with random and sequential components
US10680810B2 (en) Method of generating an elliptic curve cryptographic key pair
US20110170685A1 (en) Countermeasure method and devices for asymmetric encryption with signature scheme
Hafsa et al. A hardware-software co-designed AES-ECC cryptosystem
CN112865957A (zh) 数据加密传输方法、装置、计算机目标设备和存储介质
EP0782069A1 (en) Pseudorandom number generator
JP2002517787A (ja) データ処理方法および装置
US20030044014A1 (en) Method for scrambling a calculation with a secret quantity
US7050579B1 (en) Cryptographic methods and apparatus using word-wise montgomery multiplication
KR20010043816A (ko) 데이터 처리 방법 및 장치
US20030118190A1 (en) Method and apparatus for processing data where a part of the current supplied is supplied to an auxiliary circuit
JP2001066987A (ja) 代数曲線暗号における安全なパラメータの生成装置、生成方法、および記録媒体
KR101990861B1 (ko) 논-모듈러 승산기, 논-모듈러 승산 방법 및 계산 장치
RU2103828C1 (ru) Способ блочного шифрования данных
KR100498754B1 (ko) 소수체를 기반으로 하는 공개키 암호장치
JPH0895490A (ja) 秘密鍵暗号方法及び装置
JP2001154580A (ja) 素数生成方法及び装置及び素数生成プログラムを格納した記憶媒体
JPH076025A (ja) 冪剰余演算方法および装置
US11036472B2 (en) Random number generator generating random number by using at least two algorithms, and security device comprising the random number generator

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060801