KR20010043816A - 데이터 처리 방법 및 장치 - Google Patents

데이터 처리 방법 및 장치 Download PDF

Info

Publication number
KR20010043816A
KR20010043816A KR1020007013249A KR20007013249A KR20010043816A KR 20010043816 A KR20010043816 A KR 20010043816A KR 1020007013249 A KR1020007013249 A KR 1020007013249A KR 20007013249 A KR20007013249 A KR 20007013249A KR 20010043816 A KR20010043816 A KR 20010043816A
Authority
KR
South Korea
Prior art keywords
random number
data
supplied
encoding
number generator
Prior art date
Application number
KR1020007013249A
Other languages
English (en)
Inventor
홀거 제들라크
페터 죄네
미하엘 스몰라
슈테판 발스탑
Original Assignee
칼 하인쯔 호르닝어
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼 하인쯔 호르닝어, 지멘스 악티엔게젤샤프트 filed Critical 칼 하인쯔 호르닝어
Priority claimed from PCT/DE1999/001461 external-priority patent/WO1999063419A1/de
Publication of KR20010043816A publication Critical patent/KR20010043816A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • G06F7/723—Modular exponentiation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • G06F2207/7223—Randomisation as countermeasure against side channel attacks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • G06F2207/7223—Randomisation as countermeasure against side channel attacks
    • G06F2207/7233—Masking, e.g. (A**e)+r mod n
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • G06F2207/7266—Hardware adaptation, e.g. dual rail logic; calculate add and double simultaneously
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
    • G06F2211/007—Encryption, En-/decode, En-/decipher, En-/decypher, Scramble, (De-)compress
    • G06F2211/008—Public Key, Asymmetric Key, Asymmetric Encryption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2107—File encryption

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Storage Device Security (AREA)
  • Power Sources (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

본 발명은 데이터의 인코딩 및/또는 디코딩을 위한 방법에 관한 것이다. 본 발명에 따라, 인코딩 또는 디코딩을 위한 데이터는 인코딩 또는 디코딩 단계에서 제공되며, 상기 단계는 다수의 택일적 등가의 인코딩 또는 디코딩 단계로부터 선택되며, 및/또는 다수의 순차적으로 처리되는 인코딩 또는 디코딩 부분 단계로 이루어진다. 선택된 인코딩 또는 디코딩 단계는 무작위로 선택되고, 및/또는 상기 인코딩 또는 디코딩 단계는 무작위로 변형된다.

Description

데이터 처리 방법 및 장치 {METHOD AND DEVICE FOR PROCESSING DATA}
오늘날 통상적인 데이터 처리 영역에서 안정성 측면이 점점 더 중요해진다. 왜냐하면, 데이터 처리 장치로부터 불법으로 데이터를 얻어내려는 시도가 점점 더 증가되기 때문이다. 이를 막기 위해, 보호될 데이터를 암호화하는 암호 방식의 사용이 점점 더 늘고 있다. 이를 위해, 특히 예컨대 "공용 키 방식"이 사용되는데, 이때 시스템의 개별 가입자는 전용 키 부분과 공용 키 부분으로 이루어진 키 쌍을 소유하게 된다. 가입자의 안전성은 전용 키 부분이 권한이 없는 사람에게는 알려지지 않는다는데 있다. 상기와 같은 방식은 매우 안전한 부품, 예컨대 칩카드에서 자주 실시되지만, 예전에 장치 내에 삽입된 전자 회로-또한 IC로 공지되어 있는- 에서도 실시되며, 여기서 상기 방법은 그 자체로 구현된다. 따라서, 암호의 비밀 부분은 이러한 안전한 부품에서는 알 수 없다.
그러나, 안전한 부품 내에 있는 키를 탐색하려고 하는 어택(attack)이 최근에 공지되어 있다. 이는 예컨대 안전한 부품들의 전력 소비를 측정함으로써 가능해진다. 전류 흐름에 대한 반복된 관찰에 의해, 그리고 암호화 과정과 같은 것이 실행됨으로써, 최종적으로 키를 추론할 수 있게 된다.
본 발명은 데이터를 처리하기 위한 방법 또는 장치에 관한 것이다.
도 1은 본 발명에 따른 장치의 제 1 실시예,
도 2는 본 발명에 따른 방법을 설명하는, 본 발명에 따른 장치의 제 2 실시예,
도 3은 제 3 실시예.
본 발명의 목적은 인코딩 방법, 또는 전용 키워드의 탐색에 대한 안정성을 증가시키는 장치를 제공하는데 있다.
상기 목적은 본 발명에 따라 청구항 제 1항 또는 3항에 따른 처리 또는 방법에 의해 달성된다.
상기 목적은 인코딩 또는 디코딩 방법은, 외부로부터 접근하기 쉬운 예컨대 전류 소비와 같은 파라미터의 반복된 측정시에도 사용된 키가 추론될 수 없도록 제어되거나, 또는 이러한 방법에 연산이 부가되어 제어됨으로써 달성된다.
본 발명의 바람직한 실시예는 종속항에 제시된다. 첨부된 도면을 참고로 본 발명의 실시예를 살펴보면 하기와 같다.
도면 부호 1, 2는 예컨대 마이크로컨트롤러(2) 및 산술 연산 장치(1)로 이루어진 보호 회로를 가리킨다. 여기서, 상기 마이크로컨트롤러(2)는 예컨대 인코딩 과정이 실행되는 산술 연산 장치(1)를 제어한다. 이러한 보호 장치에는 측정 장치(7)에 의해 검출될 수 있는 전류(I)가 공급된다. 이를 통해, 보호 회로(1, 2)에서의 과정들이 추론되어야만 한다. 여기서, 난수 발생기(3)에 의해 제어되는 부가의 회로 장치(6)가 제공된다. 상기 난수 발생기는 예컨대 시퀀스 제너레이터로서 선형으로 피드백된, 개시값이 주어진 시프트 레지스터의 형태로 실행될 수 있으며, 상기 시프트 레지스터는 의사 랜덤 시퀀스-0 및 1-를 생성한다. 여기서, 상기 개시값은 무작위로 생성되거나 또는 제어 장치에 의해 예컨대 키워드를 기초로 하여 발생되며, 또한 두 가능성의 결합도 생각할 수 있다. 난수 발생기에 의해 생성된 시퀀스는 부가의 회로 장치(6)에서 스위치(S)를 제어함으로써, 상기 스위치(S)와 일렬로 놓인 커패시터는 직접 생성된 각각의 랜덤 시퀀스에 상응하여 충전된다. 이러한 방식으로 보호 회로(1, 2)의 전력 소비는 부가의 회로 장치(6)에 의해, 다시 말해 커패시터의 충전 전류에 의해 은폐된다. 이러한 장치의 전체 전력 소비를 최소화하기 위해, 부가의 회로 장치(6)가 지속적으로 전류 소비에 기여할 필요는 없다. 상기 회로 장치(6)는 단지 오히려 인코딩 또는 디코딩시에만 일시적으로 작동할 수 있다.
도 2는 본 발명에 따른 부가의 실시예를 도시한다. 여기서, 산술 연산 장치(1) 및 제어 장치(2), 난수 발생기(3) 및 메모리 장치(5)는 인터페이스(9)에 의해 외부로부터 접근하기 쉬운 공동의 버스(4)에 놓여있다. 상기 인터페이스(9)에 의해 예컨대 인코딩 또는 디코딩될 데이터가 공급된다. 상기 메모리 장치(5)에는 키워드가 저장되며, 상기 키워드는 인터페이스(9)에 의해 데이터 버스로부터 공급된 데이터를 인코딩하거나 또는 디코딩하기 위해 제어 장치(2)에 의해 제어되어 산술 연산 장치(1)로 공급된다. 상기 난수 발생기(3)는 난수를 생성하며, 상기 난수는 제어 장치(2)로 공급되며, 상기 제어 장치(2)는 난수를 기초로 하여 산술 연산 장치(1)를 제어한다. 여기서, 두 개의 가능성을 생각할 수 있다.
상기 산술 연산 장치(1)는 난수를 기초로 하여 제어 장치(2)에 의해, 각각의 난수의 인코딩 또는 디코딩 알고리즘이 이에 상응하여 변조되도록 제어된다. 이는 인코딩 또는 디코딩 알고리즘에서 인코딩 또는 디코딩에 대한 종료 효과없이 랜덤 값에 의해 작동하는 산술 연산이 이루어진다는 것을 의미한다.
하기에 예컨대 인코딩 또는 디코딩 알고리즘의 변화에 대한 예가 기술되어 있다.
공지된 방식은 소위 RSA-인코딩이다. 상기 인코딩은 N을 기초로 한 외부 잔여 클래스 일부에서 집단적으로 동작하고 N의 곱셈으로 이루어진 거듭제곱을 조성한다. p를 기초로 한 타원형 곡선에 대한 이러한 프로토콜의 변형은 모듈러 덧셈 및 곱셈으로 이루어진 기본 연산, 소위 타원형 곡선의 포인트 그룹에서의 덧셈 및 곱을 가지며, 상기 타원형 곡선측은 거듭제곱으로 조성된다. 제 3의 대 그룹은 한정된 필드 위의 타원형 곡선으로 이루어지며, 상기 필드의 기본수는 2 제곱된 소수 거듭제곱이다. 이러한 구조는 통상적으로 GF(pn)으로서 표시된다. 이러한 필드에서의 기본 알고리즘은 필드 엘리먼트가 기본 필드(GF(p)) 또는 적합한 중간 필드로 이루어진 계수를 갖는 다항식으로서 표시됨으로써 실행되며, 상기 다항식은 확정된 필드 다항식을 기초로 한 곱셈에 의해 서로 결합되고 및 계수 형태에 따라 가산된다. 이러한 의미에서 연산은 GF(pn) 또는 상기 필드 위의 타원형 곡선에서 모듈러 산술 연산으로서 풀이될 수 있다. 여기서, 하기에 기술된, 본 발명에 따른 세 방법에 상응하는 변형 가능성이 가능해진다.
a) 모듈(N)은 r*N으로 대체되며, 이때 r은 0과 다른 난수이다. GF(pn)일 경우 필드 다항식은 무작위로 선택된 상이한 0의 다항식과의 곱에 의해 대체된다. 이러한 단계는 계산하기 전 또는 부분 단계 전에 실행될 수 있고 그 다음에 N을 기초로 한 결과 또는 부분 결과의 환산에 의해 보상될 수 있다.
b) 모듈러 산술 연산의 입력 파라미터(X)는 값 X + s*N으로 대체되며, 여기서 s는 난수이다. 이는 상이한 계산 단계에서 실행될 수 있다. 또한 동일한 연산의 다수의 입력 파라미터의 상응하는 변화가 가능해진다.
c) 지수(E)는 E + t*q로 대체되며, 여기서 t는 난수이고 q는 실행되는 거듭제곱의 기본의 배열이고, 또는 적합한 배수이다. q의 퍼텐셜 값은 종종 시스템 파라미터로부터 도출될 수 있다. 따라서, N을 기초로 한 거듭제곱에 대해 q=φ(N)이고 전기 곡선에 대해 q는 이러한 곡선의 포인트의 수로서 선택되며, 이때 더욱 개선된 선택 가능성이 주어진다.
공급된 난수에 따라 무작위적으로 선택되는 택일적 등가의 인코딩 또는 디코딩 알고리즘이 산술 연산 장치(1)에서 실행될 수 있는 부가의 가능성이 존재한다.
미리 공지된 인코딩 또는 디코딩 알고리즘의 변화에 있어서, 단지 장치의 전력 소비는 난수에 의해 변화될 뿐만 아니라, 필요한 계산 시간에 의해서도 변화된다. 또한 이러한 변화는 측정 변수로서 암호에 대한 추론을 제공한다. 등가의 산술 연산의 랜덤 제어된 선택에서도 동일한 것이 적용된다.
도 1에 따른 실시예와 유사하게 부가의 회로 장치(6)가 미리 제공되는데(선으로 도시되어있음) 제 3의 가능성이 존재하며, 상기 회로 장치(6)는 마찬가지로 공급 장치(4)에 접속된다. 상기 제어 장치(2)는 난수 발생기(3)로부터 공급 장치(4)에 의해 공급된 난수에 따라 부가의 회로 장치(6)를 제어한다. 따라서, 도시된 조망도의 전력 소비에 대한 분석은 산술 연산 장치(1)에서의 동작에 의해서만 검출될 뿐만 아니라, 마찬가지로 부가의 회로 장치의 무작위로 제어된 전력 소비에 의해서도 검출된다.
부가로, "더미 동작"으로 개별 알고리즘의 변조에 의한 부가의 회로 장치(6)와의 결합이 나타난다는 것이 중요하다는 것이 언급될지도 모른다.
도 3은 본 발명에 따른 제 3의 실시예를 도시한다. 여기서, 상기 제어 장치(2)에는 CPU의 형태로 데이터 흐름(D)에 의해 데이터가 공급된다. 동시에 "대기 상태 접속부"(WS)가 난수 발생기(3)에 접속된다. 상기 난수 발생기(3)는 랜덤 시퀀스에서 "1"과 "0"을 발생시킨다. 프로그래밍에 상응하여 "1" 또는 "0"이 입력부에 인가될때마다, CPU의 동작은 중지되거나 재수용된다. 이에 따라, CPU의 동작은 도시되지 않은 클럭 제너레이터와 동시에 동작하지만, 일체형 처리 사이클은 더이상 갖지 않는다. 이러한 방식으로 고정된 일체형 범주가 존재하지 않기 때문에, CPU의 관찰에 의해 그것의 작업 과정은 더이상 복원되지 않고 단지 분석을 더 어렵게 만든다. 이는 CPU에서 끝나가는 과정은 "점차 사라진다"는 것을 의미한다. 이러한 구조의 조종 가능성을 증가시키기 위해, 난수 발생기(3)는 고정입력될 수 있도록 프로그래밍되며, 상기 난수 발생기(3)의 시간적 범주 내에서 처리가 최대로 진행된다. 이는 특히 시스템이 전체적으로 고장났는지를 검출하기 위해 필요하다.
예컨대 전체 시스템의 처리를 분석을 어렵게 만들기 위해, 도 1 또는 2에 따른 장치를 포함하는 도 3에 따른 장치, 또는 둘을 결합시키는 장치가 특히 중요하다.

Claims (6)

  1. 데이터 처리 방법에 있어서,
    처리 장치(1, 2)에서 데이터 라인을 통해 공급된 데이터가 처리되며, 상기 처리 장치에 부가 신호가 공급되며, 및 상기 부가 신호에 따라 처리가 이루어지는 것을 특징으로 하는 데이터 처리 방법.
  2. 제 1항에 있어서,
    상기 부가 신호가 난수 발생기에 의해 제어되는 것을 특징으로 하는 데이터 처리 방법.
  3. 제 2항에 있어서,
    적합한 지점에서 오퍼랜드에 난수가 공급되며, 및 부가의 적합한 지점에서 상응하는 보상 오퍼랜드에 동일한 난수가 공급되는 것을 특징으로 하는 데이터 처리 방법.
  4. 제 2항에 있어서,
    데이터 처리가 다수의 개별 단계로 이루어지며, 상기 단계가 다수의 택일적 등가의 개별 단계로부터 선택되고, 및/또는 순차적으로 처리되는 다수의 가변 개별 단계로 이루어지며, 선택 및/또는 변경이 부가 신호를 기초로 하여 이루어지는 것을 특징으로 하는 데이터 처리 방법.
  5. 제 1항에 있어서,
    공급 장치(4)에 의해 데이터가 공급되는 계산 장치(1), 및 난수 발생기(3), 및 계산 장치를 제어하는 제어 장치(2)를 포함하며, 상기 난수 발생기(3)의 출력 신호가 제어 장치(2) 및/또는 계산 장치(2)에 영향을 끼치는 것을 특징으로 하는 데이터 처리 방법.
  6. 제 5항에 있어서,
    상기 제어 장치(2)에 보조 회로(6)가 접속되며, 상기 보조 회로(6)는 상기 제어 장치(2)에 의해 난수 발생기(3)로부터 공급된 출력 신호를 기초로 하여 제어되는 것을 특징으로 하는 데이터 처리 방법.
KR1020007013249A 1998-05-29 1999-05-14 데이터 처리 방법 및 장치 KR20010043816A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE19824163.1 1998-05-29
DE19824163 1998-05-29
DE19828936.7 1998-06-29
DE19828936A DE19828936A1 (de) 1998-05-29 1998-06-29 Verfahren und Vorrichtung zum Verarbeiten von Daten
PCT/DE1999/001461 WO1999063419A1 (de) 1998-05-29 1999-05-14 Verfahren und vorrichtung zum verarbeiten von daten

Publications (1)

Publication Number Publication Date
KR20010043816A true KR20010043816A (ko) 2001-05-25

Family

ID=7869376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007013249A KR20010043816A (ko) 1998-05-29 1999-05-14 데이터 처리 방법 및 장치

Country Status (3)

Country Link
EP (1) EP1280037A3 (ko)
KR (1) KR20010043816A (ko)
DE (2) DE19828936A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10042234C2 (de) * 2000-08-28 2002-06-20 Infineon Technologies Ag Verfahren und Vorrichtung zum Durchführen einer modularen Exponentiation in einem kryptographischen Prozessor
DE10128573A1 (de) * 2001-06-13 2003-01-02 Infineon Technologies Ag Verhindern der unerwünschten externen Erfassung von Operationen in integrierten Digitalschaltungen
DE10304451B3 (de) 2003-02-04 2004-09-02 Infineon Technologies Ag Modulare Exponentiation mit randomisiertem Exponenten
JP4335561B2 (ja) * 2003-03-28 2009-09-30 Ｎｅｃエレクトロニクス株式会社 半導体集積回路装置
ATE441159T1 (de) * 2003-04-22 2009-09-15 Nxp Bv Elektronische schaltung für kryptographische anwendungen
DE10360343A1 (de) * 2003-12-22 2005-07-28 Giesecke & Devrient Gmbh Tragbarer Datenträger
DE602008003953D1 (de) 2007-05-31 2011-01-27 Semiconductor Energy Lab Stromversorgung für RFID-Transponder
FR2925968B1 (fr) 2007-12-26 2011-06-03 Ingenico Sa Procede de securisation d'un microprocesseur, programme d'ordinateur et dispositif correspondants

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2638869B1 (fr) * 1988-11-10 1990-12-21 Sgs Thomson Microelectronics Dispositif de securite contre la detection non autorisee de donnees protegees
US5404402A (en) * 1993-12-21 1995-04-04 Gi Corporation Clock frequency modulation for secure microprocessors
DE19642560A1 (de) * 1996-10-15 1998-04-16 Siemens Ag Elektronische Datenverarbeitungsschaltung

Also Published As

Publication number Publication date
EP1280037A3 (de) 2005-04-13
EP1280037A2 (de) 2003-01-29
DE59903326D1 (de) 2002-12-12
DE19828936A1 (de) 1999-12-02

Similar Documents

Publication Publication Date Title
Kocher et al. Introduction to differential power analysis and related attacks
KR100542267B1 (ko) 2개의 데이터 처리 유닛의 상호 인증 방법 및 장치
US9250671B2 (en) Cryptographic logic circuit with resistance to differential power analysis
KR100490114B1 (ko) 엔코딩 기능을 가진 마이크로 프로세서 장치
CN106664204B (zh) 差分功率分析对策
US20100027788A1 (en) Asymmetric Cryptographic Device With Local Private Key Generation and Method Therefor
CN102648600B (zh) 由定制的掩蔽保护的低复杂度电子电路
JPH10154976A (ja) タンパーフリー装置
US20060120527A1 (en) Methods, circuits, and computer program products for processing masked data in an advanced encryption system
EP2698780A2 (en) Encryption processing device and method
JP2008516502A (ja) 命令の暗号セットを自動的に生成する方法および装置ならびにコード生成
CA2733667C (en) Method for detecting abnormalities in a cryptographic circuit protected by differential logic, and circuit for implementing said method
KR20020060221A (ko) 엔코딩 장치
TW583554B (en) Safety-data-processing unit and its method
KR20010043816A (ko) 데이터 처리 방법 및 장치
JP6167876B2 (ja) 電子回路、電子機器及び認証システム
JP3586475B2 (ja) 擬似乱数列の発生方法および回路装置
KR20050086347A (ko) 인증을 위한 시스템과 방법
CN116232586A (zh) 基于分数阶忆阻神经网络时间反馈控制的图像加密方法
US7290151B2 (en) Logic circuit with variable internal polarities
Kokila et al. Resource efficient metering scheme for protecting SoC FPGA device and IPs in IOT applications
JP4386766B2 (ja) データ処理装置における誤り検出
US20030118190A1 (en) Method and apparatus for processing data where a part of the current supplied is supplied to an auxiliary circuit
US10826679B2 (en) Encrypting and decrypting unit for RSA cryptographic system, resistant to faults injection
CN100530025C (zh) 处理数据的方法和装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid