JP2003263617A - 無許可アクセスに対する回路の安全性を向上させる方法及び装置 - Google Patents
無許可アクセスに対する回路の安全性を向上させる方法及び装置Info
- Publication number
- JP2003263617A JP2003263617A JP2002363430A JP2002363430A JP2003263617A JP 2003263617 A JP2003263617 A JP 2003263617A JP 2002363430 A JP2002363430 A JP 2002363430A JP 2002363430 A JP2002363430 A JP 2002363430A JP 2003263617 A JP2003263617 A JP 2003263617A
- Authority
- JP
- Japan
- Prior art keywords
- self
- circuit
- timed
- time
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
- G06K7/0086—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers the connector comprising a circuit for steering the operations of the card connector
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
- G06K7/0086—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers the connector comprising a circuit for steering the operations of the card connector
- G06K7/0091—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers the connector comprising a circuit for steering the operations of the card connector the circuit comprising an arrangement for avoiding intrusions and unwanted access to data inside of the connector
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
- H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/08—Randomization, e.g. dummy operations or using noise
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Artificial Intelligence (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Signal Processing (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Engineering & Computer Science (AREA)
- Storage Device Security (AREA)
- Power Sources (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】 （修正有）
【課題】無許可アクセス／微分電力解析方法（ＤＰＡ）
を伴う攻撃に対し、スマートカードの安全性を改善す
る。 【解決手段】ＤＰＡは、集積回路（例えば、スマートカ
ード制御装置）に格納されている内部情報をも得ること
を可能にするプロシージャである。非クロック動作クラ
スの回路の大部分は、回路の性能が利用可能な電圧に自
動的に調整する特性を有する。集積回路、特に非クロッ
ク動作ハンドシェイクロジックをＤＰＡから保護するこ
とを可能とする新しい方法を採用している。この場合、
特殊な電源を用いることによってセルフタイム式ロジッ
クの特殊な性質を利用する。その結果、セルフタイム式
ロジックにおける処理は予測不可能に行われ、電流消費
は激しいノイズの影響を受け、ＤＰＡをうまく適用する
ことはできない。 【効果】スマートカードの電流消費及び電圧を測定する
ことにより電気回路の内部動作に関する情報を解析され
ることを防止する。
を伴う攻撃に対し、スマートカードの安全性を改善す
る。 【解決手段】ＤＰＡは、集積回路（例えば、スマートカ
ード制御装置）に格納されている内部情報をも得ること
を可能にするプロシージャである。非クロック動作クラ
スの回路の大部分は、回路の性能が利用可能な電圧に自
動的に調整する特性を有する。集積回路、特に非クロッ
ク動作ハンドシェイクロジックをＤＰＡから保護するこ
とを可能とする新しい方法を採用している。この場合、
特殊な電源を用いることによってセルフタイム式ロジッ
クの特殊な性質を利用する。その結果、セルフタイム式
ロジックにおける処理は予測不可能に行われ、電流消費
は激しいノイズの影響を受け、ＤＰＡをうまく適用する
ことはできない。 【効果】スマートカードの電流消費及び電圧を測定する
ことにより電気回路の内部動作に関する情報を解析され
ることを防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、無許可アクセスに
対する回路の安全性を向上させる方法及び装置に関し、
特に、その両方とも、電流又は電圧消費量を測定するこ
とにより電気回路の内部動作に関する情報を得ることを
目的とする攻撃に対し、カード、特にスマートカードの
安全性を改善するために利用され得る。
対する回路の安全性を向上させる方法及び装置に関し、
特に、その両方とも、電流又は電圧消費量を測定するこ
とにより電気回路の内部動作に関する情報を得ることを
目的とする攻撃に対し、カード、特にスマートカードの
安全性を改善するために利用され得る。
【０００２】
【従来の技術、及び、発明が解決しようとする課題】７
０年代のマイクロ電子機器の発展によって、ユーザイン
タフェースのないクレジットカード形式の小型コンピュ
ータが生産できるようになった。この種のコンピュータ
はスマートカードと呼ばれる。スマートカードにおいて
は、データメモリ及び算術演算、論理演算装置が、数平
方ミリメートルの大きさのシングルチップに統合されて
いる。スマートカードは、特にテレフォンカード及びＧ
ＳＭＳＩＭカードとして使用され、また金融分野及び医
療において使用されている。従って、スマートカードは
あらゆる場所においてコンピュータのプラットフォーム
となっている。
０年代のマイクロ電子機器の発展によって、ユーザイン
タフェースのないクレジットカード形式の小型コンピュ
ータが生産できるようになった。この種のコンピュータ
はスマートカードと呼ばれる。スマートカードにおいて
は、データメモリ及び算術演算、論理演算装置が、数平
方ミリメートルの大きさのシングルチップに統合されて
いる。スマートカードは、特にテレフォンカード及びＧ
ＳＭＳＩＭカードとして使用され、また金融分野及び医
療において使用されている。従って、スマートカードは
あらゆる場所においてコンピュータのプラットフォーム
となっている。
【０００３】現在、スマートカードは、主に機密データ
を保持する非常に安全な場所として、また暗号アルゴリ
ズムを行う非常に安全なプラットフォームとして考えら
れている。カード上のデータ及びアルゴリズムは比較的
安全性が高いと考えられる理由は、カードのハードウェ
ア構造及び外部に延長するインタフェースにある。外部
からは、カードは「ブラックボックス」のように見え、
その機能は明確なハードウェア及びソフトウェアインタ
フェースを介してのみアクセスすることができ、ある程
度のセキュリティポリシーを順守することが強制され
る。一方では、データへのアクセスはある条件に結びつ
いていることもある。例えば、公開鍵プロセスにおける
秘密鍵等の重要なデータへの外部からのアクセスは、完
全に禁じられてさえいる。他方においては、スマートカ
ードは個々の動作の実行を外部から監視することができ
ない状態で、アルゴリズムを行うことができる。アルゴ
リズム自体はカード上で、改竄されたり読み出されたり
することから保護され得る。オブジェクト指向の意味で
は、スマートカードは明確なインタフェースを有し、特
定の方法で動作し、それ自体がその状態に関してある完
全性条件を遵守することを確実にすることができる一種
の抽象データとして考えることができる。
を保持する非常に安全な場所として、また暗号アルゴリ
ズムを行う非常に安全なプラットフォームとして考えら
れている。カード上のデータ及びアルゴリズムは比較的
安全性が高いと考えられる理由は、カードのハードウェ
ア構造及び外部に延長するインタフェースにある。外部
からは、カードは「ブラックボックス」のように見え、
その機能は明確なハードウェア及びソフトウェアインタ
フェースを介してのみアクセスすることができ、ある程
度のセキュリティポリシーを順守することが強制され
る。一方では、データへのアクセスはある条件に結びつ
いていることもある。例えば、公開鍵プロセスにおける
秘密鍵等の重要なデータへの外部からのアクセスは、完
全に禁じられてさえいる。他方においては、スマートカ
ードは個々の動作の実行を外部から監視することができ
ない状態で、アルゴリズムを行うことができる。アルゴ
リズム自体はカード上で、改竄されたり読み出されたり
することから保護され得る。オブジェクト指向の意味で
は、スマートカードは明確なインタフェースを有し、特
定の方法で動作し、それ自体がその状態に関してある完
全性条件を遵守することを確実にすることができる一種
の抽象データとして考えることができる。
【０００４】基本的に、スマートカードには２つのタイ
プがある。メモリカードは、単にシリアルインタフェー
ス、アドレッシング及びセキュリティロジック、ＲＯＭ
及びＥＥＰＲＯＭメモリを有する。このようなカードは
限られた機能のみを実行し、特定の用途に用いられる。
このため、これらのカードは特に製造が安価である。マ
イクロプロセッサカードの形態で製造されるスマートカ
ードは、原則として、完全な汎用コンピュータを構成す
る。
プがある。メモリカードは、単にシリアルインタフェー
ス、アドレッシング及びセキュリティロジック、ＲＯＭ
及びＥＥＰＲＯＭメモリを有する。このようなカードは
限られた機能のみを実行し、特定の用途に用いられる。
このため、これらのカードは特に製造が安価である。マ
イクロプロセッサカードの形態で製造されるスマートカ
ードは、原則として、完全な汎用コンピュータを構成す
る。
【０００５】チップカードの製造及び供給過程は、以下
の段階に分類される。 ― チップの製造 ― チップの埋め込み ― カードのプリント ― カードの個人化 ― カードの発行 この過程の各段階は一般的に、その特定業務を専門とす
る企業によって行われる。チップの製造時、とりわけ関
係するカードが配線セキュリティロジックを有する場
合、会社内での安全を充分に確保するように注意をしな
ければならない。製造業者が適切な最終検査を行うこと
ができるように、メモリ全体が自由にアクセスできなけ
ればならない。最終検査の後のみ、チップは輸送コード
によって安全にされる。その後は、カードメモリへのア
クセスは輸送コードを知る許可された者によってのみ可
能となる。従って、全く新しいチップを盗み取ることは
意味がない。許可された者は、カードを個人化する者又
は発行する者であってよい。埋め込み及びプリント動作
には、更なる安全対策機能は要求されない。関係企業
は、輸送コードを知る必要はない。
の段階に分類される。 ― チップの製造 ― チップの埋め込み ― カードのプリント ― カードの個人化 ― カードの発行 この過程の各段階は一般的に、その特定業務を専門とす
る企業によって行われる。チップの製造時、とりわけ関
係するカードが配線セキュリティロジックを有する場
合、会社内での安全を充分に確保するように注意をしな
ければならない。製造業者が適切な最終検査を行うこと
ができるように、メモリ全体が自由にアクセスできなけ
ればならない。最終検査の後のみ、チップは輸送コード
によって安全にされる。その後は、カードメモリへのア
クセスは輸送コードを知る許可された者によってのみ可
能となる。従って、全く新しいチップを盗み取ることは
意味がない。許可された者は、カードを個人化する者又
は発行する者であってよい。埋め込み及びプリント動作
には、更なる安全対策機能は要求されない。関係企業
は、輸送コードを知る必要はない。
【０００６】一般に、カードに個人データを入力するの
はカードの製造業者ではなく、発行する者（例えば、銀
行、電話会社、民間又は公営の医療組織）である。この
プロセスは個人化として知られており、これを実行する
ためには、輸送コードを知る必要がある。
はカードの製造業者ではなく、発行する者（例えば、銀
行、電話会社、民間又は公営の医療組織）である。この
プロセスは個人化として知られており、これを実行する
ためには、輸送コードを知る必要がある。
【０００７】カードの発行、即ちカードが発行者からカ
ードの所持者に移ることは別の安全上の問題を呈してい
る。正確には、安全であるのは、サイン及び身分証明書
又は他の証明の作成と引き換えに直接カードの所持者に
カードを発行することのみである。多くの場合、郵送の
方が低費用であるが、あまり安全ではないことは事実で
ある。また別の問題は、カードの所持者にＰＩＮ番号を
知らせることであり、この場合、カードの場合と同様の
注意をしなければならない。
ードの所持者に移ることは別の安全上の問題を呈してい
る。正確には、安全であるのは、サイン及び身分証明書
又は他の証明の作成と引き換えに直接カードの所持者に
カードを発行することのみである。多くの場合、郵送の
方が低費用であるが、あまり安全ではないことは事実で
ある。また別の問題は、カードの所持者にＰＩＮ番号を
知らせることであり、この場合、カードの場合と同様の
注意をしなければならない。
【０００８】スマートカード制御装置内にあるメモリに
保持されている安全性に関する情報の潜在的危険性のた
め、上記の安全対策を講じなければならないだけでな
く、考えられるハッカーの活動に対しての更なる防御も
備える必要があり、それはカードの製造に始まり、その
輸送及び使用から、使用できなくなったカードの取り扱
いに至るまで、スマートカードの存続期間のあらゆる局
面に及ぶ。
保持されている安全性に関する情報の潜在的危険性のた
め、上記の安全対策を講じなければならないだけでな
く、考えられるハッカーの活動に対しての更なる防御も
備える必要があり、それはカードの製造に始まり、その
輸送及び使用から、使用できなくなったカードの取り扱
いに至るまで、スマートカードの存続期間のあらゆる局
面に及ぶ。
【０００９】機密情報にアクセスする、一つの考えられ
る方法としては、スマートカードの制御装置をいわゆる
微分電力解析（ＤＰＡ）することであり、その目的は消
費電力を分析することによってスマートカード制御装置
内で行われている内部動作に関して推論を引き出すこと
である。ＤＰＡは、単に純粋に機能上の詳細だけでな
く、集積回路（例えば、スマートカード制御装置）に格
納されている内部情報をも得ることを可能にする新しい
プロシージャである。このプロシージャの基本は、入出
力信号に加え、所定の演算が行われている間、集積回路
の電流消費又は電源装置のピーク電圧のいずれかを分析
することである。
る方法としては、スマートカードの制御装置をいわゆる
微分電力解析（ＤＰＡ）することであり、その目的は消
費電力を分析することによってスマートカード制御装置
内で行われている内部動作に関して推論を引き出すこと
である。ＤＰＡは、単に純粋に機能上の詳細だけでな
く、集積回路（例えば、スマートカード制御装置）に格
納されている内部情報をも得ることを可能にする新しい
プロシージャである。このプロシージャの基本は、入出
力信号に加え、所定の演算が行われている間、集積回路
の電流消費又は電源装置のピーク電圧のいずれかを分析
することである。
【００１０】（演算によって）異なるオペランドｋ＝
｛１，．．．，Ａ｝を持つ時間ｔ（即ち、電流又は電圧
のいずれか）に渡るアナログ電力トレースＳ（ｋ，ｔ）
の数Ａが以下のように合計され得るとき、解析は成功す
る。
｛１，．．．，Ａ｝を持つ時間ｔ（即ち、電流又は電圧
のいずれか）に渡るアナログ電力トレースＳ（ｋ，ｔ）
の数Ａが以下のように合計され得るとき、解析は成功す
る。
【００１１】
【数１】
Ａは、通常、１０，０００である。所定の時間ｔ＝ｔ１
で異なる電力トレースＳ（ｋ１，ｔ１），Ｓ（ｋ２，ｔ
１）及びＳ（ｋ３，ｔ１）を考慮した場合、ｋ＝
｛１，．．．，Ａ｝のオペランドが異なるのに反し、集
積回路がこれらの時間で同じ動作をしているときのみ、
微分電力解析をうまく適用することができる。言い換え
れば、ＤＰＡを成功させるためには、すべての電力トレ
ースＳ（ｋ，ｔ）において同じ動作が同じ時間に行われ
なければならない。詳細は、参考文献［１］及び［２］
を参照。
で異なる電力トレースＳ（ｋ１，ｔ１），Ｓ（ｋ２，ｔ
１）及びＳ（ｋ３，ｔ１）を考慮した場合、ｋ＝
｛１，．．．，Ａ｝のオペランドが異なるのに反し、集
積回路がこれらの時間で同じ動作をしているときのみ、
微分電力解析をうまく適用することができる。言い換え
れば、ＤＰＡを成功させるためには、すべての電力トレ
ースＳ（ｋ，ｔ）において同じ動作が同じ時間に行われ
なければならない。詳細は、参考文献［１］及び［２］
を参照。
【００１２】本発明は、回路の動作又は性能が自動的に
利用可能な電圧に適応するクラスの回路に関する。非ク
ロック動作クラスの回路の大部分はこの性質を有してお
り、多くのクロック動作のものも同様である。セルフタ
イム式ロジックを有するこの種の回路の例としては、以
下のようなものが挙げられる。 ― 例えば、参考文献［６］に記載されるオンチップ遅
延線を用いて自身のタイミングを得るセルフタイム式ク
ロック回路 ― データの有効性がデータそのものに暗号化されてい
るセルフタイム式データ経路、例えば複軌条データ経路
を有する非クロック動作回路（参考文献［４］及び
［５］を参照） ― いわゆる「ディレイマッチ」されたデータ経路、及
び、いわゆる「単軌条」回路又はデータが一括される回
路を有する非クロック動作回路（参考文献［３、４、
５］を参照） これら３つの異なる例に共通するものは、回路の正しい
機能動作が利用可能な電源装置に左右されないことであ
る。無論、回路の性能は、電圧における変化の関数とし
て変化する。
利用可能な電圧に適応するクラスの回路に関する。非ク
ロック動作クラスの回路の大部分はこの性質を有してお
り、多くのクロック動作のものも同様である。セルフタ
イム式ロジックを有するこの種の回路の例としては、以
下のようなものが挙げられる。 ― 例えば、参考文献［６］に記載されるオンチップ遅
延線を用いて自身のタイミングを得るセルフタイム式ク
ロック回路 ― データの有効性がデータそのものに暗号化されてい
るセルフタイム式データ経路、例えば複軌条データ経路
を有する非クロック動作回路（参考文献［４］及び
［５］を参照） ― いわゆる「ディレイマッチ」されたデータ経路、及
び、いわゆる「単軌条」回路又はデータが一括される回
路を有する非クロック動作回路（参考文献［３、４、
５］を参照） これら３つの異なる例に共通するものは、回路の正しい
機能動作が利用可能な電源装置に左右されないことであ
る。無論、回路の性能は、電圧における変化の関数とし
て変化する。
【００１３】特に電流消費又は供給電圧を測定すること
によって機密データがハッカー被害を受けることを防止
するため、様々なプロシージャが提案されている。
によって機密データがハッカー被害を受けることを防止
するため、様々なプロシージャが提案されている。
【００１４】公報ＤＥ１９９０７５７５Ａ１には、供給
電圧源から電子回路に供給電流を供給する回路装置が記
載されており、この回路装置は、第１及び第２の所定の
一定電流の供給の間で切り替えることができる制御可能
な電流源装置を有し、第２の一定電流は第１の一定電流
よりも大きく、その入力は供給電圧源に接続し、その出
力はエネルギー蓄積素子及び電子回路に接続し、第１の
基準電圧及び第１の基準電圧より大きい第２の基準電圧
を供給する第１の基準電圧源を有し、供給電流を供給す
ることにより電子回路及びエネルギー蓄積素子で発生さ
れる供給電圧を第１及び第２の基準電圧と比較し、供給
電圧が第２の基準電圧を超える場合は電流源装置を第１
の一定電流に切り替え、供給電圧が第１の基準電圧以下
の場合は第２の一定電流に切り替える比較装置を有す
る。
電圧源から電子回路に供給電流を供給する回路装置が記
載されており、この回路装置は、第１及び第２の所定の
一定電流の供給の間で切り替えることができる制御可能
な電流源装置を有し、第２の一定電流は第１の一定電流
よりも大きく、その入力は供給電圧源に接続し、その出
力はエネルギー蓄積素子及び電子回路に接続し、第１の
基準電圧及び第１の基準電圧より大きい第２の基準電圧
を供給する第１の基準電圧源を有し、供給電流を供給す
ることにより電子回路及びエネルギー蓄積素子で発生さ
れる供給電圧を第１及び第２の基準電圧と比較し、供給
電圧が第２の基準電圧を超える場合は電流源装置を第１
の一定電流に切り替え、供給電圧が第１の基準電圧以下
の場合は第２の一定電流に切り替える比較装置を有す
る。
【００１５】このプロセスによって達成されることは、
電子回路への供給電流及び供給電圧が電子回路内で行わ
れている動作に左右されないということである。この場
合、プロセッサのタイミングの変化は利用されず、その
代わりに複雑で高価な回路が要求される。
電子回路への供給電流及び供給電圧が電子回路内で行わ
れている動作に左右されないということである。この場
合、プロセッサのタイミングの変化は利用されず、その
代わりに複雑で高価な回路が要求される。
【００１６】ヨーロッパ特許出願ＥＰ１０９８４７２Ａ
２には、ＤＰＡへの感受性を低減する暗号化装置及びそ
の適用法が記載されている。この場合、第１の機能を有
する暗号鍵が変形し、それによって乱数の機能として第
１の一時鍵が作られる。メッセージはこの一時鍵の中に
暗号化されることにより、変更した形態のメッセージが
作られる。この変更された形のメッセージはこのように
暗号化されるため、第２の機能によって変形される。こ
の暗号化は、変形されない鍵を使用する直接暗号化と同
一のものである。一時鍵はＤＰＡを防止するため常に変
更される。
２には、ＤＰＡへの感受性を低減する暗号化装置及びそ
の適用法が記載されている。この場合、第１の機能を有
する暗号鍵が変形し、それによって乱数の機能として第
１の一時鍵が作られる。メッセージはこの一時鍵の中に
暗号化されることにより、変更した形態のメッセージが
作られる。この変更された形のメッセージはこのように
暗号化されるため、第２の機能によって変形される。こ
の暗号化は、変形されない鍵を使用する直接暗号化と同
一のものである。一時鍵はＤＰＡを防止するため常に変
更される。
【００１７】ＤＰＡによって行われる攻撃を防止するこ
とを目的とする別のシステムがＧＢ特許出願２，３４
５，２２９に開示されている。ここでは、ブロック暗号
にアルゴリズムを用いることによってメッセージを暗号
化することが問題である。メッセージのブロックが鍵の
ブロックと組み合わされる。各暗号化動作又は繰り返し
段階においてブロックの組み合わせ方法が変更される。
組み合わせをランダムに変更するには都合が良い。
とを目的とする別のシステムがＧＢ特許出願２，３４
５，２２９に開示されている。ここでは、ブロック暗号
にアルゴリズムを用いることによってメッセージを暗号
化することが問題である。メッセージのブロックが鍵の
ブロックと組み合わされる。各暗号化動作又は繰り返し
段階においてブロックの組み合わせ方法が変更される。
組み合わせをランダムに変更するには都合が良い。
【００１８】この方法の欠点は、コードが復号化されて
いるときにデータがアクセス可能になってしまうことで
ある。
いるときにデータがアクセス可能になってしまうことで
ある。
【００１９】カード上のコイルを使うことによってチッ
プカードのカード安全性を向上させることがＷＯ００／
１０１２４Ａ１に記載されている。このコイルは、ピー
ク電圧が不正に検出されることを防止している。この方
法は、非接触型カード及び接触型カードの両方に適用す
ることができる。
プカードのカード安全性を向上させることがＷＯ００／
１０１２４Ａ１に記載されている。このコイルは、ピー
ク電圧が不正に検出されることを防止している。この方
法は、非接触型カード及び接触型カードの両方に適用す
ることができる。
【００２０】対応する信号波形間の相関関係は、破壊さ
れることなく単に不明確にされる。
れることなく単に不明確にされる。
【００２１】更なる測定方法が国際特許出願ＷＯ００／
１９３５３Ａ１に提示されている。記載されているの
は、データ記憶媒体、特にチップカードであり、これは
１つのデータ処理ユニット及び少なくとも１つの非接触
型インタフェースを有し、この非接触型インタフェース
を介して、データ処理ユニットを動作させるためのデー
タ信号交換及び電気エネルギーの取得のために、データ
処理ユニットは書込み／読出しユニットと連結すること
ができ、データ処理ユニットは、少なくとも大部分は非
クロック動作方法において動作されるロジックモジュー
ルから少なくとも大部分を構築される。
１９３５３Ａ１に提示されている。記載されているの
は、データ記憶媒体、特にチップカードであり、これは
１つのデータ処理ユニット及び少なくとも１つの非接触
型インタフェースを有し、この非接触型インタフェース
を介して、データ処理ユニットを動作させるためのデー
タ信号交換及び電気エネルギーの取得のために、データ
処理ユニットは書込み／読出しユニットと連結すること
ができ、データ処理ユニットは、少なくとも大部分は非
クロック動作方法において動作されるロジックモジュー
ルから少なくとも大部分を構築される。
【００２２】国際特許出願ＷＯ０１／０８０８８Ａ１に
おいては、マイクロコントローラの電流消費から許可さ
れていない方法で情報を定めることを目的とする攻撃か
ら保護されるマイクロコントローラが提示されている。
このマイクロコントローラは、例えばチップカードに組
み込まれてもよい。供給電圧（ＶＣＣ）のための接触
部、入力及び出力のための接触部、プロセッサ及びメモ
リ等の通常のアイテムだけでなく、マイクロコントロー
ラはプロセッサへの供給電圧を変化させるために使用さ
れる手段も備えている。
おいては、マイクロコントローラの電流消費から許可さ
れていない方法で情報を定めることを目的とする攻撃か
ら保護されるマイクロコントローラが提示されている。
このマイクロコントローラは、例えばチップカードに組
み込まれてもよい。供給電圧（ＶＣＣ）のための接触
部、入力及び出力のための接触部、プロセッサ及びメモ
リ等の通常のアイテムだけでなく、マイクロコントロー
ラはプロセッサへの供給電圧を変化させるために使用さ
れる手段も備えている。
【００２３】しかしながら、非クロック動作ロジックで
も相関させることができる電力トレースを生じてしまう
ため、記載されている対策は、ＤＰＡの防止を成功させ
ることを可能とするためには更なる防御措置でバックア
ップしなくてはならない。
も相関させることができる電力トレースを生じてしまう
ため、記載されている対策は、ＤＰＡの防止を成功させ
ることを可能とするためには更なる防御措置でバックア
ップしなくてはならない。
【００２４】従って、本発明の目的は、一般的な種類の
方法及び装置を特定し、それを用いて従来の防御対策の
欠点を克服し、特に、その電流及び電圧消費を測定する
ことにより電気回路の内部動作に関する情報を得ること
を防止することである。
方法及び装置を特定し、それを用いて従来の防御対策の
欠点を克服し、特に、その電流及び電圧消費を測定する
ことにより電気回路の内部動作に関する情報を得ること
を防止することである。
【００２５】
【課題を解決するための手段】本発明によれば、この目
的は、序文の主要点と請求項１及び７の特徴節の構成と
の協働的な関係を用いて達成される。本発明の好適な実
施例は、従属項において詳述される。
的は、序文の主要点と請求項１及び７の特徴節の構成と
の協働的な関係を用いて達成される。本発明の好適な実
施例は、従属項において詳述される。
【００２６】無許可アクセスに対する回路の安全性を向
上させる方法の特定の利点は、セルフタイム式回路にお
けるデータ処理動作によって生ずる信号トレースが分離
されることである。
上させる方法の特定の利点は、セルフタイム式回路にお
けるデータ処理動作によって生ずる信号トレースが分離
されることである。
【００２７】無許可アクセスに対する回路の安全性を向
上させる装置は、電流調整をする制御可能な装置がセル
フタイム式回路の電源装置とセルフタイム式回路自体と
の間で接続していることに特徴づけられる。
上させる装置は、電流調整をする制御可能な装置がセル
フタイム式回路の電源装置とセルフタイム式回路自体と
の間で接続していることに特徴づけられる。
【００２８】本発明による方法の好ましい実施例におい
て、時間の経過に伴ってセルフタイム式回路の又はセル
フタイム式回路内の個々の機能ユニットのクロック周波
数を変化させることによって達成される信号トレースの
分離を提供する。この場合、時間の経過に伴って供給電
流を変化させることによってクロック周波数の時間の経
過に伴う変化が得られれば都合がよい。あるいは、時間
の経過に伴って供給電圧を変化させることによってクロ
ック周波数の時間の経過に伴う変化を得ることも可能で
ある。
て、時間の経過に伴ってセルフタイム式回路の又はセル
フタイム式回路内の個々の機能ユニットのクロック周波
数を変化させることによって達成される信号トレースの
分離を提供する。この場合、時間の経過に伴って供給電
流を変化させることによってクロック周波数の時間の経
過に伴う変化が得られれば都合がよい。あるいは、時間
の経過に伴って供給電圧を変化させることによってクロ
ック周波数の時間の経過に伴う変化を得ることも可能で
ある。
【００２９】これと同様に、本発明による方法の好まし
い実施例において、乱数発生器によって制御される供給
電流又は供給電圧の時間の経過に伴う変化が提供され
る。
い実施例において、乱数発生器によって制御される供給
電流又は供給電圧の時間の経過に伴う変化が提供され
る。
【００３０】供給電流又は供給電圧の時間の経過に伴う
変化は、チップカード用の書込み／読出し装置の一部で
あって、時間の経過に伴って変化する電流を供給される
又は時間の経過に伴って変化する電圧を供給されるチッ
プカード、特にスマートカード上のセルフタイム式回路
が含まれる手段によって実行されることが有利であると
考えられている。
変化は、チップカード用の書込み／読出し装置の一部で
あって、時間の経過に伴って変化する電流を供給される
又は時間の経過に伴って変化する電圧を供給されるチッ
プカード、特にスマートカード上のセルフタイム式回路
が含まれる手段によって実行されることが有利であると
考えられている。
【００３１】本発明による装置の好ましい実施例におい
て、デジタル―アナログ変換器を介して乱数発生器に接
続される電流調整装置が提供される。
て、デジタル―アナログ変換器を介して乱数発生器に接
続される電流調整装置が提供される。
【００３２】本発明による装置の好ましい実施例におい
て、セルフタイム式回路は、非クロック動作ハンドシェ
イクロジックの形態である。セルフタイム式回路は、オ
ンチップ遅延線を有するクロック回路の形態を取ること
も同様に可能である。
て、セルフタイム式回路は、非クロック動作ハンドシェ
イクロジックの形態である。セルフタイム式回路は、オ
ンチップ遅延線を有するクロック回路の形態を取ること
も同様に可能である。
【００３３】本発明による装置の利点は、セルフタイム
式回路がスマートカード制御装置の一部であることであ
る。
式回路がスマートカード制御装置の一部であることであ
る。
【００３４】制御可能な電流調整装置、及び、必要に応
じて、乱数発生器及びデジタル―アナログ変換器は、チ
ップカード用の書込み／読出し装置の一部であることも
有利である。
じて、乱数発生器及びデジタル―アナログ変換器は、チ
ップカード用の書込み／読出し装置の一部であることも
有利である。
【００３５】本発明は、セルフタイム式ロジック、特に
非クロック動作のいわゆるハンドシェイクロジックを用
いる集積回路をＤＰＡから保護することを可能とする新
しい方法を採用している。この場合、特殊な電源装置を
用いることによってセルフタイム式ロジックの特殊な性
質を利用する。その結果、セルフタイム式ロジックにお
ける処理は予測不可能に行われ、電流消費は激しいノイ
ズの影響を受け、ＤＰＡをうまく適用することはできな
い。
非クロック動作のいわゆるハンドシェイクロジックを用
いる集積回路をＤＰＡから保護することを可能とする新
しい方法を採用している。この場合、特殊な電源装置を
用いることによってセルフタイム式ロジックの特殊な性
質を利用する。その結果、セルフタイム式ロジックにお
ける処理は予測不可能に行われ、電流消費は激しいノイ
ズの影響を受け、ＤＰＡをうまく適用することはできな
い。
【００３６】本発明には、特に集積回路に、より広範囲
に渡る保護を与えるために要求される付加的構成要素が
僅かであるという利点がある。
に渡る保護を与えるために要求される付加的構成要素が
僅かであるという利点がある。
【００３７】ＤＰＡに対する感受性がどれだけ低減され
得るかというこれまで示されてきた考えと比べ、本発明
は少なくともＤＰＡに対する他の対策を援助し又は向上
させる新しいアプローチである。この新しいアプローチ
の注目すべき側面は、他の提案のほとんどと比べ、安価
で実施しやすいことである。変動する供給電圧によっ
て、セルフタイム式ロジックを場合に応じて速く又は遅
く動作させることができる。供給される電圧が低い場
合、セルフタイム式ロジックは通常の電圧レベルのとき
よりも遅く動作する。本発明は電圧供給及びこれによっ
て演算性能を制御することによりこの効果を利用し、後
者は演算の位相をシフトする。その結果、如何なる電力
トレースにおいても演算の位相との相関はもはや不可能
である。
得るかというこれまで示されてきた考えと比べ、本発明
は少なくともＤＰＡに対する他の対策を援助し又は向上
させる新しいアプローチである。この新しいアプローチ
の注目すべき側面は、他の提案のほとんどと比べ、安価
で実施しやすいことである。変動する供給電圧によっ
て、セルフタイム式ロジックを場合に応じて速く又は遅
く動作させることができる。供給される電圧が低い場
合、セルフタイム式ロジックは通常の電圧レベルのとき
よりも遅く動作する。本発明は電圧供給及びこれによっ
て演算性能を制御することによりこの効果を利用し、後
者は演算の位相をシフトする。その結果、如何なる電力
トレースにおいても演算の位相との相関はもはや不可能
である。
【００３８】従って本発明の長所は、例えば時間の経過
に伴うピーク電圧のパターン等の信号パターンと所定の
データ処理動作とを相関させることがより一層難しくな
るということにある。従って、ＤＰＡをうまく適用させ
ることが可能となる測定を得ようとする試みの数が一定
電圧又は電流供給と比較して著しく高くなると推測でき
る。
に伴うピーク電圧のパターン等の信号パターンと所定の
データ処理動作とを相関させることがより一層難しくな
るということにある。従って、ＤＰＡをうまく適用させ
ることが可能となる測定を得ようとする試みの数が一定
電圧又は電流供給と比較して著しく高くなると推測でき
る。
【００３９】
【発明の実施の形態】これら及び他の本発明の側面は、
以下に説明する実施例を参照して明らかとなる。
以下に説明する実施例を参照して明らかとなる。
【００４０】本発明の最も重要な部分は、関係する時間
に行われるデータ処理動作又は演算に一時的分散ピーク
電流を与えることをより一層難しくするように回路又は
あるロジックブロックの性能の自動調整を利用すること
である。
に行われるデータ処理動作又は演算に一時的分散ピーク
電流を与えることをより一層難しくするように回路又は
あるロジックブロックの性能の自動調整を利用すること
である。
【００４１】本発明の背景にある考えは、データ処理動
作に関連する電力トレース間の相関関係を破壊すること
である。図１は、２つの異なる電力トレースを示してい
る。ＤＰＡを成功するには、異なる電力トレースにおけ
る対応する演算の位相に占められる時間領域が同一とな
る（例えば、Ｃ１１はＣ２１に対応する）ように個々の
電力トレースを互いに並べられることが非常に重要であ
る。この条件下で、合計Ｔ（ｉ、ｔ）は、機密情報（上
記参照）と判明する。図１において、演算の位相は一致
しない。Ｃ１１はＣ２１と一致せず、Ｃ１２はＣ２２と
一致しない。
作に関連する電力トレース間の相関関係を破壊すること
である。図１は、２つの異なる電力トレースを示してい
る。ＤＰＡを成功するには、異なる電力トレースにおけ
る対応する演算の位相に占められる時間領域が同一とな
る（例えば、Ｃ１１はＣ２１に対応する）ように個々の
電力トレースを互いに並べられることが非常に重要であ
る。この条件下で、合計Ｔ（ｉ、ｔ）は、機密情報（上
記参照）と判明する。図１において、演算の位相は一致
しない。Ｃ１１はＣ２１と一致せず、Ｃ１２はＣ２２と
一致しない。
【００４２】ＤＰＡに対処する対策を取らない場合、セ
ルフタイム式ロジックでさえ相関可能な電力トレースを
作り出してしまう。このことは、対応する演算の位相が
互いに一致し、Ｔ（ｉ、ｔ）を作り出す合計がうまく当
てはめられてしまうということを意味している。
ルフタイム式ロジックでさえ相関可能な電力トレースを
作り出してしまう。このことは、対応する演算の位相が
互いに一致し、Ｔ（ｉ、ｔ）を作り出す合計がうまく当
てはめられてしまうということを意味している。
【００４３】以下の特殊な電源装置と共に用いられた場
合、セルフタイム式ロジックの動作は大きく変わってし
まう。図２は、電流調整装置２を介して外部電源３から
送られる電圧が供給されるセルフタイム式ロジック１を
示している。セルフタイム式ロジックへの供給電圧は時
間の経過に伴って変化する。変化は、デジタル―アナロ
グ変換器５を介して電流調整装置２に接続されている乱
数発生器４によって制御される。このデジタル―アナロ
グ変換器５はデジタル乱数を、変化する供給電圧を発生
するアナログ制御信号に変換する。図２において、使用
されている参照番号及び文字は以下を示している。 １ セルフタイム式ロジック ２ 電流調整装置 ３ 外部電源 ４ 乱数発生器 ５ デジタル―アナログ変換器 ＺＺ 乱数 ＫＳ 制御信号 ＮＩ 電流調整装置２への入力における入力供給電圧 ＮＯ 電流調整装置２からの出力における出力供給電
圧 出力電圧ＡＳを乱数ＺＺに対して描いて示す図３は、ラ
ンダムに生成されたデータが如何に供給電圧を制御する
かの一例を示している。その望ましい効果は、変動する
供給電圧によってセルフタイム式ロジックが場合に応じ
てより速く又は遅く動作することである。供給される電
圧が低い場合、セルフタイム式ロジックは通常の電圧レ
ベルのときよりも遅く動作する。本発明は、電圧供給及
びこれによって演算性能を制御することによりこの効果
を利用し、後者は演算の位相をシフトする。その結果、
如何なる電力トレース内においても演算の位相との相関
はもはや不可能である。
合、セルフタイム式ロジックの動作は大きく変わってし
まう。図２は、電流調整装置２を介して外部電源３から
送られる電圧が供給されるセルフタイム式ロジック１を
示している。セルフタイム式ロジックへの供給電圧は時
間の経過に伴って変化する。変化は、デジタル―アナロ
グ変換器５を介して電流調整装置２に接続されている乱
数発生器４によって制御される。このデジタル―アナロ
グ変換器５はデジタル乱数を、変化する供給電圧を発生
するアナログ制御信号に変換する。図２において、使用
されている参照番号及び文字は以下を示している。 １ セルフタイム式ロジック ２ 電流調整装置 ３ 外部電源 ４ 乱数発生器 ５ デジタル―アナログ変換器 ＺＺ 乱数 ＫＳ 制御信号 ＮＩ 電流調整装置２への入力における入力供給電圧 ＮＯ 電流調整装置２からの出力における出力供給電
圧 出力電圧ＡＳを乱数ＺＺに対して描いて示す図３は、ラ
ンダムに生成されたデータが如何に供給電圧を制御する
かの一例を示している。その望ましい効果は、変動する
供給電圧によってセルフタイム式ロジックが場合に応じ
てより速く又は遅く動作することである。供給される電
圧が低い場合、セルフタイム式ロジックは通常の電圧レ
ベルのときよりも遅く動作する。本発明は、電圧供給及
びこれによって演算性能を制御することによりこの効果
を利用し、後者は演算の位相をシフトする。その結果、
如何なる電力トレース内においても演算の位相との相関
はもはや不可能である。
【００４４】本発明は、ここに示され説明された実施例
に制限されるものではない。上述の手段及び特長を組み
合わせ変形することにより、事実、それによって本発明
の範囲を越えることなく他の変形例を生み出すことが可
能である。
に制限されるものではない。上述の手段及び特長を組み
合わせ変形することにより、事実、それによって本発明
の範囲を越えることなく他の変形例を生み出すことが可
能である。
【００４５】参考文献
［１］ 「微分電力解析及び関係する攻撃の概論」。Ｐ
・コチャ、Ｊ・ジャフ、Ｂ・ジュン。http://www.crypt
ography.com/dpa/technicalにて閲覧可能 （"Introduction to Differential Power Analysis and
Related Attacks". P.Kocher, J. Jaffe, B. Jun. Ava
ilable from htt://www.cryptography. com/dpa/techni
cal） ［２］ 「微分電力解析」。Ｐ．コチャ、Ｊ．ジャフ、
Ｂ．ジュン。暗号法の進歩：クリプト‘９９会報、スプ
リンガ−バーラグ、１９９９、ｐｐ．３３８−３９７ （"Differential Power Analysis" P. Kocher, J. Jaff
e, B . Jun. Advances in Cryptology: Proceedings of
Crypto '99, Springer-Verlag, 1 999, pp.388-397） ［３］ 「タングラムフレームワーク：低電力用非同期
回路」、Ｊ．ケッセルズ及びＡ．ピーターズ。ＡＳＰＤ
ＡＣの会報、２００１年２月、ｐｐ．２５５−２６０ （"The Tangram Framework: Asynchronous Circuits fo
r Low Power", J. Kessels and A. Peeters. Proceedin
gs of ASPDAC, February 2001 , pp. 255-260） ［４］ 「非同期回路の応用」、Ｃ．Ｈ．バンバーケ
ル、Ｍ．Ｂ．ジョセフス及びＳ．Ｍ．ノウィック。ＩＥ
ＥＥ、８７（２）の会報、１９９９年２月、ｐｐ．２２
３−２３３ （"Applications of Asynchronous Circuits", C. H. v
an Berkel, M. B. Josephs and S. M. Nowick. Proceed
ings of the IEEE, 87 (2), February 1999, pp.223-23
3） ［５］ 「セルタイム式回路を用いた低電力動作及び供
給電圧の適応スケーリング」、Ｌ．ニールセン、Ｃ．ニ
ールセン、Ｊ．スパーソ及びＫ．バンバーケル。ＶＬＳ
Ｉシステム上のＩＥＥＥ処理、１９９４年１２月、ｐ
ｐ．３９１−３９７（"Low-Power Operation Using Sel
f-Timed Circuits and Adaptive Scaling ofSupply Vol
tage", L. Nielsen, C. Niessen, J. Sparso and K. va
n Berkel. IEEE Transactions on VLSI Systems, Decem
ber 1994, pp. 391-397） ［６］ 「変化供給電圧低電力処理用の効果的な制御装
置」、Ｖ・ガトニック及びＡ・チャンドラカサン。ＶＬ
ＳＩ回路についてのシンポジウム、技術論文のダイジェ
スト、１９９６年、ｐｐ．１５８−１５９ （"An Efficient Controller for Variable Supply-Vol
tage Low Power Processing", V. Gutnik and A. Chand
rakasan. Symposium on VLSI Circuits, Digestof Tech
nical Papers, 1996, pp. 158-159）
・コチャ、Ｊ・ジャフ、Ｂ・ジュン。http://www.crypt
ography.com/dpa/technicalにて閲覧可能 （"Introduction to Differential Power Analysis and
Related Attacks". P.Kocher, J. Jaffe, B. Jun. Ava
ilable from htt://www.cryptography. com/dpa/techni
cal） ［２］ 「微分電力解析」。Ｐ．コチャ、Ｊ．ジャフ、
Ｂ．ジュン。暗号法の進歩：クリプト‘９９会報、スプ
リンガ−バーラグ、１９９９、ｐｐ．３３８−３９７ （"Differential Power Analysis" P. Kocher, J. Jaff
e, B . Jun. Advances in Cryptology: Proceedings of
Crypto '99, Springer-Verlag, 1 999, pp.388-397） ［３］ 「タングラムフレームワーク：低電力用非同期
回路」、Ｊ．ケッセルズ及びＡ．ピーターズ。ＡＳＰＤ
ＡＣの会報、２００１年２月、ｐｐ．２５５−２６０ （"The Tangram Framework: Asynchronous Circuits fo
r Low Power", J. Kessels and A. Peeters. Proceedin
gs of ASPDAC, February 2001 , pp. 255-260） ［４］ 「非同期回路の応用」、Ｃ．Ｈ．バンバーケ
ル、Ｍ．Ｂ．ジョセフス及びＳ．Ｍ．ノウィック。ＩＥ
ＥＥ、８７（２）の会報、１９９９年２月、ｐｐ．２２
３−２３３ （"Applications of Asynchronous Circuits", C. H. v
an Berkel, M. B. Josephs and S. M. Nowick. Proceed
ings of the IEEE, 87 (2), February 1999, pp.223-23
3） ［５］ 「セルタイム式回路を用いた低電力動作及び供
給電圧の適応スケーリング」、Ｌ．ニールセン、Ｃ．ニ
ールセン、Ｊ．スパーソ及びＫ．バンバーケル。ＶＬＳ
Ｉシステム上のＩＥＥＥ処理、１９９４年１２月、ｐ
ｐ．３９１−３９７（"Low-Power Operation Using Sel
f-Timed Circuits and Adaptive Scaling ofSupply Vol
tage", L. Nielsen, C. Niessen, J. Sparso and K. va
n Berkel. IEEE Transactions on VLSI Systems, Decem
ber 1994, pp. 391-397） ［６］ 「変化供給電圧低電力処理用の効果的な制御装
置」、Ｖ・ガトニック及びＡ・チャンドラカサン。ＶＬ
ＳＩ回路についてのシンポジウム、技術論文のダイジェ
スト、１９９６年、ｐｐ．１５８−１５９ （"An Efficient Controller for Variable Supply-Vol
tage Low Power Processing", V. Gutnik and A. Chand
rakasan. Symposium on VLSI Circuits, Digestof Tech
nical Papers, 1996, pp. 158-159）
【図１】電力トレースＳ（１，ｔ）及びＳ（２，ｔ）の
２つの例を示す。
２つの例を示す。
【図２】電流調整装置に装備されるセルフタイム式回路
のための電源装置のブロック回路図である。
のための電源装置のブロック回路図である。
【図３】乱数を用いた電流調整を示す。
１ セルフタイム式ロジック
２ 電流調整装置
３ 外部電源
４ 乱数発生器
５ デジタル―アナログ変換器
ＺＺ 乱数
ＫＳ 制御信号
ＮＩ 電流調整装置２への入力における入力供給電圧
ＮＯ 電流調整装置２からの出力における出力供給電圧
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 エイドリアヌス、マリヌス、ジラーダス、
ピータース
オランダ国5656、アーアー、アインドーフ
ェン、プロフ．ホルストラーン、６
(72)発明者 マルカス、フォイザー
ドイツ連邦共和国ハンブルク、ハーゲンベ
ックシュトラーセ、165
Ｆターム(参考） 5B017 BA06 BB03 CA14
5B035 AA13 BB09 CA11 CA29 CA38
5B058 CA22 CA25 KA31 KA35
Claims (12)
- 【請求項１】セルフタイム式回路におけるデータ処理動
作によって生成される信号トレースが分離されることを
特徴とする、無許可アクセスに対する回路の安全性を向
上させる方法。 - 【請求項２】信号トレースの分離は、時間の経過に伴っ
てセルフタイム式回路又はセルフタイム式回路の個々の
機能ユニットのクロック周波数を変化させることによっ
て達成されることを特徴とする請求項１に記載の方法。 - 【請求項３】時間の経過に伴うクロック周波数の変化
は、時間の経過に伴って供給電流を変化させることによ
り行われることを特徴とする請求項２に記載の方法。 - 【請求項４】時間の経過に伴うクロック周波数の変化
は、時間の経過に伴って供給電圧を変化させることによ
り行われることを特徴とする請求項２に記載の方法。 - 【請求項５】時間の経過に伴う供給電流又は供給電圧の
変化は、乱数発生器によって制御されることを特徴とす
る請求項１乃至４のいずれかに記載の方法。 - 【請求項６】時間の経過に伴う供給電流又は供給電圧の
変化は、チップカード用の書込み／読出し装置の一部で
あって、時間の経過に伴って変化する電流を供給される
又は時間と共に変化する電圧を供給される、チップカー
ド、特にスマートカード上のセルフタイム式回路が含ま
れる手段によって実行されることを特徴とする請求項１
乃至５のいずれかに記載の方法。 - 【請求項７】電流調整のための制御可能な装置は、セル
フタイム式回路の電源とセルフタイム式回路自体との間
に接続されていることを特徴とする、無許可アクセスに
対する回路の安全性を向上させる装置。 - 【請求項８】電流調整のための装置は、デジタル―アナ
ログ変換器を介して乱数発生器に接続されていることを
特徴とする請求項７に記載の装置。 - 【請求項９】セルフタイム式回路は、非クロック動作ハ
ンドシェイクロジックの形態であることを特徴とする請
求項７又は請求項８に記載の装置。 - 【請求項１０】セルフタイム式回路は、オンチップ遅延
線を有する非クロック動作回路の形態であることを特徴
とする請求項７又は請求項８に記載の装置。 - 【請求項１１】セルフタイム式回路は、スマートカード
制御装置の一部であることを特徴とする請求項７乃至１
０のいずれかに記載の装置。 - 【請求項１２】電源装置、電流調整のための制御可能な
装置、並びに、必要に応じて、乱数発生器及びデジタル
―アナログ変換器は、チップカード用の書込み／読出し
装置の一部であることを特徴とする請求項７乃至１１の
いずれかに記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10162309.7 | 2001-12-19 | ||
| DE10162309A DE10162309A1 (de) | 2001-12-19 | 2001-12-19 | Verfahren und Anordnung zur Erhöhung der Sicherheit von Schaltkreisen gegen unbefugten Zugriff |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003263617A true JP2003263617A (ja) | 2003-09-19 |
Family
ID=7709749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002363430A Pending JP2003263617A (ja) | 2001-12-19 | 2002-12-16 | 無許可アクセスに対する回路の安全性を向上させる方法及び装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7500110B2 (ja) |
| EP (1) | EP1321888B1 (ja) |
| JP (1) | JP2003263617A (ja) |
| CN (1) | CN100422960C (ja) |
| AT (1) | ATE383619T1 (ja) |
| DE (2) | DE10162309A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2844896A1 (fr) * | 2002-09-19 | 2004-03-26 | St Microelectronics Sa | Alimentation d'un circuit de traitement asynchrone de donnees |
| KR100706787B1 (ko) * | 2004-11-29 | 2007-04-11 | 삼성전자주식회사 | 향상된 보안 기능을 갖는 스마트 카드 |
| US20100264982A1 (en) * | 2007-12-13 | 2010-10-21 | Nxp B.V. | Electronic circuit and method of masking current requirements of an electronic circuit |
| US9213835B2 (en) | 2010-04-07 | 2015-12-15 | Xilinx, Inc. | Method and integrated circuit for secure encryption and decryption |
| US8522052B1 (en) * | 2010-04-07 | 2013-08-27 | Xilinx, Inc. | Method and integrated circuit for secure encryption and decryption |
| GB2487901B (en) * | 2011-02-03 | 2019-12-04 | Advanced Risc Mach Ltd | Power signature obfuscation |
| US8413906B2 (en) | 2011-05-22 | 2013-04-09 | King Saud University | Countermeasures to secure smart cards |
| CN202189369U (zh) * | 2011-07-18 | 2012-04-11 | 中国电力科学研究院 | 一种防御功耗攻击的集成电路 |
| CN102735985B (zh) * | 2012-06-12 | 2016-05-25 | 福建睿矽微电子科技有限公司 | 随机电流型防探测装置及防探测方法 |
| US9417844B2 (en) * | 2013-09-25 | 2016-08-16 | Netronome Systems, Inc. | Storing an entropy signal from a self-timed logic bit stream generator in an entropy storage ring |
| US9164730B2 (en) * | 2013-09-25 | 2015-10-20 | Netronome Systems, Inc. | Self-timed logic bit stream generator with command to run for a number of state transitions |
| CN106503590B (zh) * | 2016-10-17 | 2019-02-01 | 杭州国芯科技股份有限公司 | 一种芯片防功耗攻击电路及防止功耗攻击的方法 |
| FR3065556B1 (fr) * | 2017-04-19 | 2020-11-06 | Tiempo | Circuit electronique securise par perturbation de son alimentation. |
| DE102017005057A1 (de) | 2017-05-26 | 2018-11-29 | Giesecke+Devrient Mobile Security Gmbh | Personalisieren eines Halbleiterelements |
| CN110689335B (zh) * | 2019-09-04 | 2022-07-15 | 捷德(中国)科技有限公司 | 智能卡及其锁存控制方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04263384A (ja) * | 1990-10-09 | 1992-09-18 | Gemplus Card Internatl Sa | チップカードの保護を強化する方法及び装置 |
| JPH07239837A (ja) * | 1993-12-21 | 1995-09-12 | General Instr Corp Of Delaware | 秘密保護マイクロプロセッサのためのクロック周波数変調 |
| WO2000007142A1 (de) * | 1998-07-29 | 2000-02-10 | Infineon Technologies Ag | Getaktete integrierte halbleiterschaltung und verfahren zum betreiben einer solchen |
| WO2000019353A1 (de) * | 1998-09-30 | 2000-04-06 | Koninklijke Philips Electronics N.V. | Datenträger |
| JP2000259799A (ja) * | 1999-03-09 | 2000-09-22 | Hitachi Ltd | Ｉｃカードと半導体集積回路装置 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4790009A (en) * | 1984-10-29 | 1988-12-06 | Victor Company Of Japan, Ltd. | Scrambler system |
| US5347172A (en) * | 1992-10-22 | 1994-09-13 | United Memories, Inc. | Oscillatorless substrate bias generator |
| JP3125622B2 (ja) * | 1995-05-16 | 2001-01-22 | 富士電機株式会社 | 半導体装置 |
| KR100492048B1 (ko) * | 1996-11-15 | 2005-08-31 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 자체-타이밍명령실행유닛을갖춘데이터처리회로 |
| FR2759175B1 (fr) * | 1997-02-05 | 1999-02-26 | Thomson Multimedia Sa | Dispositif de desembrouillage d'element de securite et element de securite comprenant un tel dispositif |
| JP3451579B2 (ja) * | 1997-03-03 | 2003-09-29 | 日本電信電話株式会社 | 自己同期型パイプラインデータパス回路 |
| US7587044B2 (en) * | 1998-01-02 | 2009-09-08 | Cryptography Research, Inc. | Differential power analysis method and apparatus |
| FR2776410B1 (fr) * | 1998-03-20 | 2002-11-15 | Gemplus Card Int | Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur |
| CA2333095C (en) * | 1998-06-03 | 2005-05-10 | Cryptography Research, Inc. | Improved des and other cryptographic processes with leak minimization for smartcards and other cryptosystems |
| WO2000010124A1 (de) | 1998-08-10 | 2000-02-24 | Kreft Hans Diedrich | Chipkarte mit erhöhter kartensicherheit |
| JP2000156678A (ja) * | 1998-11-19 | 2000-06-06 | Sony Corp | 信号処理回路 |
| US6594760B1 (en) * | 1998-12-21 | 2003-07-15 | Pitney Bowes Inc. | System and method for suppressing conducted emissions by a cryptographic device |
| GB2345229B (en) | 1998-12-23 | 2003-12-03 | Motorola Ltd | Method for encrypting data |
| US6289465B1 (en) * | 1999-01-11 | 2001-09-11 | International Business Machines Corporation | System and method for power optimization in parallel units |
| DE19907575A1 (de) * | 1999-02-23 | 2000-08-24 | Philips Corp Intellectual Pty | Schaltungsanordnung zum Liefern eines Speisestromes |
| CN1175570C (zh) * | 1999-05-12 | 2004-11-10 | 因芬尼昂技术股份公司 | 用于在集成电路的供电电流中产生电流脉冲的电路装置 |
| US6583534B1 (en) * | 1999-06-07 | 2003-06-24 | Matsushita Electric Industrial Co., Ltd. | Piezoelectric transformer, piezoelectric transformer drive circuit, piezoelectric transformer drive method and cold cathode tube drive apparatus using piezoelectric transformer |
| FR2796738B1 (fr) | 1999-07-22 | 2001-09-14 | Schlumberger Systems & Service | Micro-controleur securise contre les attaques en courant |
| US6724894B1 (en) | 1999-11-05 | 2004-04-20 | Pitney Bowes Inc. | Cryptographic device having reduced vulnerability to side-channel attack and method of operating same |
| US6766455B1 (en) * | 1999-12-09 | 2004-07-20 | Pitney Bowes Inc. | System and method for preventing differential power analysis attacks (DPA) on a cryptographic device |
| GB2365153A (en) * | 2000-01-28 | 2002-02-13 | Simon William Moore | Microprocessor resistant to power analysis with an alarm state |
| US6518791B2 (en) * | 2000-03-21 | 2003-02-11 | Kabushiki Kaisha Toshiba | Gate driver for driving a switching element, and a power converter in which the gate driver and an output element are integrated in one-chip |
| JP3420162B2 (ja) * | 2000-03-23 | 2003-06-23 | 西芝電機株式会社 | 発電設備の系統連系保護装置 |
| FR2811790A1 (fr) * | 2000-07-11 | 2002-01-18 | Schlumberger Systems & Service | Microcontroleur securise contre des attaques dites en courant |
-
2001
- 2001-12-19 DE DE10162309A patent/DE10162309A1/de not_active Withdrawn
-
2002
- 2002-12-13 US US10/319,894 patent/US7500110B2/en not_active Expired - Lifetime
- 2002-12-16 JP JP2002363430A patent/JP2003263617A/ja active Pending
- 2002-12-16 CN CNB021399840A patent/CN100422960C/zh not_active Expired - Fee Related
- 2002-12-18 EP EP02102788A patent/EP1321888B1/de not_active Expired - Lifetime
- 2002-12-18 DE DE50211514T patent/DE50211514D1/de not_active Expired - Lifetime
- 2002-12-18 AT AT02102788T patent/ATE383619T1/de not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04263384A (ja) * | 1990-10-09 | 1992-09-18 | Gemplus Card Internatl Sa | チップカードの保護を強化する方法及び装置 |
| JPH07239837A (ja) * | 1993-12-21 | 1995-09-12 | General Instr Corp Of Delaware | 秘密保護マイクロプロセッサのためのクロック周波数変調 |
| WO2000007142A1 (de) * | 1998-07-29 | 2000-02-10 | Infineon Technologies Ag | Getaktete integrierte halbleiterschaltung und verfahren zum betreiben einer solchen |
| WO2000019353A1 (de) * | 1998-09-30 | 2000-04-06 | Koninklijke Philips Electronics N.V. | Datenträger |
| JP2000259799A (ja) * | 1999-03-09 | 2000-09-22 | Hitachi Ltd | Ｉｃカードと半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7500110B2 (en) | 2009-03-03 |
| EP1321888B1 (de) | 2008-01-09 |
| DE10162309A1 (de) | 2003-07-03 |
| US20030154389A1 (en) | 2003-08-14 |
| ATE383619T1 (de) | 2008-01-15 |
| CN100422960C (zh) | 2008-10-01 |
| DE50211514D1 (de) | 2008-02-21 |
| CN1427345A (zh) | 2003-07-02 |
| EP1321888A1 (de) | 2003-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5949881A (en) | Apparatus and method for cryptographic companion imprinting | |
| Bajikar | Trusted platform module (tpm) based security on notebook pcs-white paper | |
| US6209098B1 (en) | Circuit and method for ensuring interconnect security with a multi-chip integrated circuit package | |
| US6357004B1 (en) | System and method for ensuring integrity throughout post-processing | |
| JP5149195B2 (ja) | モービル・セキュリティ・システム及び方法 | |
| JP2003263617A (ja) | 無許可アクセスに対する回路の安全性を向上させる方法及び装置 | |
| US20170154193A1 (en) | Gate-level masking | |
| JP2003516071A (ja) | 暗号化機能を備えるマイクロプロセッサ装置 | |
| JP2003256282A (ja) | メモリカード | |
| US20050175182A1 (en) | Encryption key device, encryption device and decryption device | |
| TW583554B (en) | Safety-data-processing unit and its method | |
| Buskey et al. | Protected jtag | |
| JP2004266360A (ja) | 認証処理装置及びセキュリティ処理方法 | |
| CN114785503A (zh) | 密码卡及其根密钥保护方法、计算机可读存储介质 | |
| JP4062604B2 (ja) | データ処理デバイス | |
| KR102519828B1 (ko) | 회로 칩 및 그 동작 방법 | |
| Leng | Smart card applications and security | |
| US9780949B2 (en) | Data processing device and method for protecting a data processing device against tampering | |
| WO2010116666A1 (ja) | メモリ装置、メモリ認証システム、及びメモリ認証プログラム | |
| Kim et al. | On the design of an embedded biometric smart card reader | |
| CN101897148A (zh) | 电子电路和遮蔽电子电路的电流要求的方法 | |
| JP2001273468A (ja) | Ｉｃカード発行装置、及び方法 | |
| JP2004023351A (ja) | マイクロコンピュータのプログラム保護方法 | |
| JP2010092117A (ja) | データ処理装置及びデータ処理方法 | |
| Anton | AN ANALYSIS UPON PRESENT CONTACTLESS SMART CARD TECHNOLOGIES |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051214 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080801 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081104 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090327 |